JP3716152B2

JP3716152B2 - Power converter

Info

Publication number: JP3716152B2
Application number: JP2000052469A
Authority: JP
Inventors: 健介宮野
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2000-02-28
Filing date: 2000-02-28
Publication date: 2005-11-16
Anticipated expiration: 2020-02-28
Also published as: JP2001245477A

Description

【０００１】
【発明の属する技術分野】
本発明は、高速スイッチングを行う３相のインバータ／コンバータを含む電力変換装置に関するもので、特に、コモンモードノイズを低減するようにした電力変改装置に関する。
【０００２】
【従来の技術】
例えば図１９に示す「特開平９−２６６６７７号公報」に記されたノイズ低減回路では、電力ラインの漏れ電流（零相電流）を電流検出器７で検出し、ノイズ低減回路６により、電動機５からの漏れ電流を低減するものである。
【０００３】
また、例えば「特開平１０−９４２４４号公報」に記されたノイズ低減回路では、インバータの３相出力をコンデンサで分圧してコモンモードの電圧を検出し、検出したコモンモードの電圧を用いてノイズを低減するものである。
【０００４】
【発明が解決しようとする課題】
このように、従来のノイズ低減回路には電力ラインの漏れ電流（零相電流）を検出する手段、もしくは３相出力のコモンモード電圧を検出する手段を含んでいた。
漏れ電流やコモンモード電圧を検出する検出器が存在すると、回路構成が複雑になり、装置の大型化も招くほか、配線を含む検出器の部分にノイズが重畳するとノイズ低減回路としてうまく動作しない場合も考えられる。
【０００５】
また、高速にスイッチングするＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）素子等を用いたインバータ／コンバータシステムでは、発生するコモンモードノイズも高速（高周波）となるため、制御遅れ等の問題から検出部分にフィルターを追加することは困難である。
また、漏れ電流やコモンモード電圧を検出する検出器も高速応答の高精度ものが要求されるため高価となる。
【０００６】
そこで、本発明では電力ラインの漏れ電流（零相電流）、もしくはコモンモード電圧等を検出する手段を付加することなくノイズ低減を行い、低コスト、小型化及び高性能化を図った電力変換装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明に係る電力変換装置によれば、主回路にスイッチング手段を備えた３相インバータを含む電力変換装置に於いて、前記スイッチング手段を制御する３相のスイッチングパターンに基づいて前記３相の中性点電位を演算し該中性点電位の時間変化の極性に応じた制御信号を発生する制御手段と、前記制御信号により制御され前記電力変換装置の出力に含まれるコモンモードノイズを低減するノイズ低減手段とを備えたものである。
【０００８】
請求項２に記載の発明に係る電力変換器によれば、主回路にスイッチング手段を備えた３相インバータを含む電力変換装置に於いて、前記スイッチング手段を制御する３相のスイッチングパターンに基づいて前記３相の中性点電位を演算し該中性点電位の時間変化の極性に応じた制御信号を発生する制御手段と、前記制御信号により制御され前記電力変換装置の負荷に流れるコモンモードノイズを低減するノイズ低減手段とを備えたものである。
【０００９】
請求項３に記載の発明に係る電力変換器によれば、主回路にスイッチング手段を備えた３相コンバータを含む電力変換装置に於いて、前記スイッチング手段を制御する３相のスイッチングパターンに基づいて前記３相の中性点電位を演算し該中性点電位の時間変化の極性に応じた制御信号を発生する制御手段と、前記制御信号により制御され前記電力変換装置の出力に含まれるコモンモードノイズを低減するノイズ低減手段とを備えたものである。
【００１０】
請求項４に記載の発明に係る電力変換器によれば、主回路にスイッチング手段を備えた３相コンバータを含む電力変換装置に於いて、前記スイッチング手段を制御する３相のスイッチングパターンに基づいて前記３相の中性点電位を演算し該中性点電位の時間変化の極性に応じた制御信号を発生する制御手段と、前記制御信号により制御され前記コンバータの入力側に接続された変圧器に流れるコモンモードノイズを低減するノイズ低減手段とを備えたものである。
【００１１】
請求項５に記載の発明に係る電力変換器によれば、前記制御信号は、前記３相の中性点電位の時間変化が正のときには正のパルスであり、前記時間変化が負のときには負のパルスであり、且つこれらのパルスの波高値は、前記中性点電位の大きさに応じた値であることを特徴とするものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１、図２、図３及び図４を用いて実施の形態１を説明する。
図１に示す電力変換装置は、交流電源１（単相でも３相でも可）に接続された交流を直流に変換する整流回路２と、整流回路の出力である直流母線Ｐ、Ｎの両端に接続された平滑用コンデンサ３と、直流母線Ｐ、Ｎに接続された３相の２レベルインバータ４ａと、ノイズ低減手段としてのノイズ低減回路６ a と、２レベルインバータ４ａ内に設けられ、ノイズ低減回路６ａを制御する制御信号を発生する制御手段としての制御回路４１とを含み、この２レベルインバータ４ａの出力側に負荷としての３相の交流電動機５が接続されている。
【００１３】
３相の２レベルインバータ４ａの内部回路図を図２に示す。３相の２レベルインバータ４ａは、主回路に６個のスイッチング手段としてのスイッチング素子ＵＳ１、ＵＳ２、ＶＳ１、ＶＳ２、ＷＳ１、ＷＳ２を備えて構成され、任意の３相交流出力を得るためにＰＷＭ制御が行われる。
図２において、直流母線Ｐ、Ｎの中間電位を仮想中性点としてレベル０とし、Ｐ電位を＋Ｅｄ、Ｎ電位を−Ｅｄ（マイナスＥｄ）とすると、２レベルインバータ４ａの各相出力は下記となる。
【００１４】
Ｕ相：（ＵＳ１、ＵＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＵＳ１、ＵＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
Ｖ相：（ＶＳ１、ＶＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＶＳ１、ＶＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
Ｗ相：（ＷＳ１、ＷＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＷＳ１、ＷＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
【００１５】
ここで、ＯｕｔＵ、Ｖ、Ｗの出力電圧をＶｕ、Ｖｖ、Ｖｗとすると、３相ＰＷＭインバータの特徴として（Ｖｕ、Ｖｖ、Ｖｗ）＝（＋Ｅｄ、＋Ｅｄ、−Ｅｄ）のように３相出力の合計が０にならないため、３相出力の中性点電位＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３はコモンモード電圧として、電動機ステータコイルの中性点を変動させる。
【００１６】
図３にＰＷＭ制御時のＵ、Ｖ、Ｗ相のパルスパターン（出力電圧）例、及びその時のＵ−Ｖ線間電圧波形と３相出力の中性点電圧波形を示す。
ここで、Ｖｕ＝Ｕ（Ｒ）相電圧
Ｖｖ＝Ｖ（Ｓ）相電圧
Ｖｗ＝Ｗ（Ｔ）相電圧
とする。
図３から、３相出力の中性点電位（Ｖ0 ＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３）はほぼ下記パターンのように「２／３Ed」の電位変化を繰り返していることがわかる。
「−Ｅｄ」→「−１／３・Ｅｄ」→「＋１／３・Ｅｄ」→「＋Ｅｄ」→ 「＋１／３・Ｅｄ」→「−１／３・Ｅｄ」→「−Ｅｄ」
【００１７】
上記のように中性点電位Ｖ0 は常に変化しながら電動機ステータコイルの中性点を変動させるため、電動機ステータコイルの中性点とフレーム（アース電位）間の静電容量（図１のＣ２）を充放電し、漏れ電流Ｉ0＝Ｃ２・ｄＶ0／ｄｔ＝Ｃ２・（２／３・Ｅｄ）／ｄｔが流れる。
漏れ電流Ｉ0はアースＥ２→Ｅ１→電源とアース系統を含めた電力ラインを環流し、コモンモードノイズを発生させる。
【００１８】
図４に中性点電位Ｖ0＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３、漏れ電流Ｉ0の波形を示す。
中性点電位Ｖ0の時間変化ｄＶ0／ｄｔが正の時には漏れ電流Ｉ0も正、Ｖ0の時間変化ｄＶ0／ｄｔが負の時には漏れ電流Ｉ0も負になることがわかる。
図１の２レベルインバータ４ａ内の制御回路１では、３相のパルスパターンから
Ｖ0＊＝（Ｖｕ＊＋Ｖｖ＊＋Ｖｗ＊）／３
を演算し（＊印は指令値）、Ｖ0＊の時間変化ｄＶ0＊／ｄｔが正の時には図１のノイズ低減回路６ａのＴｐ１をｄｔ間オン（Ｖｐ１出力）、Ｖ0の時間変化ｄＶ0／ｄｔが負の時にはＴｎ１をｄｔ間オン（Ｖｎ１出力）して、漏れ電流Ｉ0を打ち消すようにキャンセル電流Ｉｃを出力する。
【００１９】
キャンセル電流ＩｃはＴｐ１をオンした時には、「Ｐ→Ｔｐ１→Ｃ２→電動機ステータコイルの中性点→インバータ主回路→Ｎ」の経路で流れ、Ｔｎ１をオンした時には、「Ｐ→インバータ主回路→電動機ステータコイルの中性点→Ｃ２→Ｔｎ１→Ｎ」の経路で流れる。
【００２０】
また、電動機ステータコイルの中性点とフレーム間の静電容量Ｃ２と中性点電位Ｖ0の時間変化ｄＶ0／ｄｔの値より漏れ電流Ｉ0の値は推定可能であるため、Ｉ0＝Ｉｃとなるようにノイズ低減回路６ａのＲ１を選定すれば、漏れ電流Ｉ0は打ち消され、アース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
なお、抵抗Ｒ１の代わりにコンデンサ（浮遊容量Ｃ２より容量の大きい）を用いてもよい。
【００２１】
以上のようにこの実施の形態によれば、３相のインバータ／コンバータが発生するコモンモードノイズを低減することが可能なので、アース系を含めた電力ライン全体のノイズを低減することができる。
【００２２】
また、コモンモードノイズが電動機や電動機に接続された機械の軸受け部分の静電容量に印加されることによって発生する「軸受電食」の現象を防止する効果もある。
【００２３】
なお、ここで先行技術文献である特開平９−３７５９３号公報と本発明との違いは、公報が主回路Ｕ、Ｖ、Ｗの出力を直接使ってコモンモードノイズを低減する方式に対し、本発明は主回路出力より前段階の制御回路のスイッチングパルスを発生する段階でコモンモードノイズを低減するように動作する。
つまり、両者には以下の差異がある。
【００２４】
（１）本発明は、高周波で変化するコモンモードノイズに対して、主回路出力より前段階の制御回路で制御するため、制御遅れが発生することなくコモンモードノイズを低減できる。
（２）上記公報では、高圧のインバータになると主回路の出力を直接制御に用いることが困難になり、絶縁対策等の技術的・コスト的な問題が発生する。これに対し本発明では低電圧の制御回路内で処理するため、インバータが高圧であっても絶縁対策等は不要となる。
【００２５】
実施の形態２．
図５、図６、図７及び図８を用いて実施の形態２を説明する。
図５に示す電力変換装置は、交流電源１（単相でも３相でも可）に接続された交流を直流に変換する整流回路２と、整流回路の出力である直流母線Ｐ、Ｎの両端に接続された平滑用コンデンサ３と、直流母線Ｐ、Ｎに接続された３相の３レベルインバータ４ｂと、ノイズ低減手段としてのノイズ低減回路６ａと、３レベルインバータ４ｂ内に設けられ、ノイズ低減回路６ａを制御する制御信号を発生する制御手段としての制御回路４２とを含み、３レベルインバータ４ｂの出力側に負荷としての３相の交流電動機５が接続されている。
【００２６】
３相の３レベルインバータ４ｂの内部回路図を図６に示す。３相の３レベルインバータ４ｂは、主回路に１２個のスイッチング手段としてのスイッチング素子ＵＳ１、ＵＳ２、ＵＳ３、ＵＳ４、ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４、及びＷＳ１、ＷＳ２、ＷＳ３、ＷＳ４、及びダイオードＵＤＰ、ＵＤＮ、ＶＤＰ、ＶＤＮ、ＷＤＰ、ＷＤＮを備えて構成され、任意の３相交流出力を得るためにＰＷＭ制御が行われる。
図６において、直流母線Ｐ、Ｎの中間電位を仮想中性点としてレベル０とし、Ｐ電位を＋Ｅｄ、Ｎ電位を−Ｅｄ（マイナスＥｄ）とすると、３レベルインバータの各相出力は下記となる。
【００２７】
Ｕ相：（ＵＳ１、ＵＳ２、ＵＳ３、ＵＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｕ相：（ＵＳ１、ＵＳ２、ＵＳ３、ＵＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｕ相：（ＵＳ１、ＵＳ２、ＵＳ３、ＵＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００２８】
Ｖ相：（ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｖ相：（ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｖ相：（ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００２９】
Ｗ相：（ＷＳ１、ＷＳ２、ＷＳ３、ＷＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｗ相：（ＷＳ１、ＷＳ２、ＷＳ３、ＷＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｗ相：（ＷＳ１、ＷＳ２、ＷＳ３、ＷＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００３０】
３相ＰＷＭインバータの特徴として（Ｖｕ、Ｖｖ、Ｖｗ）＝（＋Ｅｄ、＋Ｅｄ、−Ｅｄ）のように３相出力の合計が０にならないため、３相出力の中性点電位＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３はコモンモード電圧として、電動機ステータコイルの中性点を変動させる。
【００３１】
図７にＰＷＭ制御時のＵ、Ｖ、Ｗ相のパルスパターン（出力電圧）例、及びその時のＵ−Ｖ線間電圧波形と３相出力の中性点電圧波形を示す。
図７から、３相出力の中性点電位（Ｖ0＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３）はほぼ下記パターンのように「１／３・Ｅｄ」の電位変化を繰り返していることがわかる。
「−Ｅｄ」→「−２／３・Ｅｄ」→「−１／３・Ｅｄ」→「０」→「＋１／３・Ｅｄ」→「＋２／３・Ｅｄ」→「＋Ｅｄ」→「＋２／３・Ｅｄ」→「＋１／３・Ｅｄ」→「０」→「−１／３・Ｅｄ」→「−２／３・Ｅｄ」→「−Ｅｄ」
【００３２】
上記のように中性点電位Ｖ0は常に変化しながら電動機ステータコイルの中性点を変動させるため、電動機ステータコイルの中性点とフレーム（アース電位）間の静電容量（図５のＣ２）を充放電し、漏れ電流Ｉ0＝Ｃ２・ｄＶ0／ｄｔ＝Ｃ２・（１／３・Ｅｄ）／ｄｔが流れる。漏れ電流Ｉ0はアースＥ２→Ｅ１→電源とアース系統を含めた電力ラインを環流し、コモンモードノイズを発生させる。
【００３３】
図８に中性点電位Ｖ0＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３、漏れ電流Ｉ0の波形を示す。
中性点電位Ｖ0の時間変化ｄＶ0／ｄｔが正の時には漏れ電流Ｉ0も正、Ｖ0の時間変化ｄＶ0／ｄｔが負の時には漏れ電流Ｉ0も負になることがわかる。
【００３４】
図５のインバータ４ｂ内の制御回路２では、３相のパルスパターンから
Ｖ0＊＝（Ｖｕ＊＋Ｖｖ＊＋Ｖｗ＊）／３
を演算し、Ｖ0＊の時間変化ｄＶ0＊／ｄｔが正の時には図５のノイズ低減回路６ａのＴｐ１をｄｔ間オン（Ｖｐ１出力）、Ｖ0の時間変化ｄＶ0／ｄｔが負の時にはＴｎ１をｄｔ間オン（Ｖｎ１出力）して、漏れ電流Ｉ0を打ち消すようにキャンセル電流Ｉｃを出力する。
【００３５】
キャンセル電流ＩｃはＴｐ１をオンした時には、「Ｐ→Ｔｐ１→Ｃ２→電動機ステータコイルの中性点→インバータ主回路→Ｎ」の経路で流れ、Ｔｎ１をオンした時には、「Ｐ→インバータ主回路→電動機ステータコイルの中性点→Ｃ２→Ｔｎ１→Ｎ」の経路で流れる。
【００３６】
また、電動機ステータコイルの中性点とフレーム間の静電容量Ｃ２と中性点電位Ｖ0の時間変化ｄＶ0／ｄｔの値より漏れ電流Ｉ0 の値は推定可能であるため、Ｉ0＝Ｉｃとなるようにノイズ低減回路６ａのＲ１を選定すれば、漏れ電流Ｉ0は打ち消され、アース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００３７】
実施の形態３．
図９、図１０、図４及び図３を用いて実施の形態３を説明する。
図９に示す電力変換装置は、３相の交流電源１に接続されたトランス８と、トランス８の２次側に接続された交流を直流に変換する３相の２レベルコンバータ２aと、この２レベルコンバータの出力である直流母線Ｐ、Ｎの両端に接続された平滑用コンデンサ３と、直流母線Ｐ、Ｎに接続されたインバータ４（単相でも３相でも可）と、ノイズ低減回路６aと、２レベルコンバータ２ a 内に設けられノイズ低減回路６ａを制御する制御信号を発生する制御手段としての制御回路４１とを含み、インバータ４の出力側に負荷としての交流電動機５が接続されている。
【００３８】
３相の２レベルコンバータ２ａの内部回路図を図１０に示す。３相の２レベルコンバータ２ａは、主回路に６個のスイッチング手段としてのスイッチング素子ＲＳ１、ＲＳ２、ＳＳ１、ＳＳ２、ＴＳ１、ＴＳ２を備えて構成され、任意の３相交流入力を得るためにＰＷＭ制御が行われる。
図１０において、直流母線Ｐ、Ｎの中間電位を仮想中性点としてレベル０とし、Ｐ電位を＋Ｅｄ、Ｎ電位を−Ｅｄ（マイナスＥｄ）とすると、２レベルコンバータの各相入力は下記となる。
【００３９】
Ｒ相：（ＲＳ１、ＲＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＲＳ１、ＲＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
Ｓ相：（ＳＳ１、ＳＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＳＳ１、ＳＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
Ｔ相：（ＴＳ１、ＴＳ２）＝（ＯＮ、ＯＦＦ）の時「＋Ｅｄ」
（ＴＳ１、ＴＳ２）＝（ＯＦＦ、ＯＮ）の時「−Ｅｄ」
【００４０】
３相ＰＷＭコンバータの特徴として（Ｖｒ、Ｖｓ、Ｖｔ）＝（＋Ｅｄ、＋Ｅｄ、−Ｅｄ）のように３相入力の合計が０にならないため、３相入力の中性点電位＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３はコモンモード電圧として、トランス巻線の中性点を変動させる。
【００４１】
図３にＰＷＭ制御時のＲ、Ｒ、Ｔ相のパルスパターン（入力電圧）例、及びその時のＲ−Ｓ線間電圧波形と３相出力の中性点電圧波形を示す。
図３から、３相入力の中性点電位（Ｖ0 ＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３）はほぼ下記パターンのように「２／３・Ｅｄ」の電位変化を繰り返していることがわかる。
「−Ｅｄ」→「−１／３・Ｅｄ」→「＋１／３・Ｅｄ」→「＋Ｅｄ」→「＋１／３・Ｅｄ」→「−１／３・Ｅｄ」→「−Ｅｄ」
【００４２】
上記のように中性点電位Ｖ0 は常に変化しながらトランス巻線の中性点を変動させるため、トランス巻線の中性点とフレーム（アース電位）間の静電容量（図９のＣ２）を充放電し、漏れ電流Ｉ0＝Ｃ２・ｄＶ0 ／ｄｔ＝Ｃ２・（２／３・Ｅｄ）／ｄｔが流れる。漏れ電流Ｉ0はアースＥ２→Ｅ１→電源とアース系統を含めた電力ラインを環流し、コモンモードノイズを発生させる。
【００４３】
図４に中性点電位Ｖ0＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３、漏れ電流Ｉ0の波形を示す。
中性点電位Ｖ0 の時間変化ｄＶ0／ｄｔが正の時には漏れ電流Ｉ0も正、Ｖ0の時間変化ｄＶ0／ｄｔが負の時には漏れ電流Ｉ0も負になることがわかる。
【００４４】
図９のコンバータ２ａ内の制御回路１では、３相のパルスパターンから
Ｖ0＊＝（Ｖｒ＊＋Ｖｓ＊＋Ｖｔ＊）／３
を演算し、Ｖ0＊の時間変化ｄＶ0＊／ｄｔが正の時には図１のノイズ低減回路６ａのＴｐ１をｄｔ間オン（Ｖｐ１出力）、Ｖ0の時間変化ｄＶ0／ｄｔが負の時にはＴｎ１をｄｔ間オン（Ｖｎ１出力）して、漏れ電流Ｉ0を打ち消すようにキャンセル電流Ｉｃを出力する。
【００４５】
キャンセル電流ＩｃはＴｐ１をオンした時には、「Ｐ→Ｔｐ１→Ｃ２→トランス巻線の中性点→コンバータ主回路→Ｎ」の経路で流れ、Ｔｎ１をオンした時には、「Ｐ→コンバータ主回路→トランス巻線の中性点→Ｃ２→Ｔｎ１→Ｎ」の経路で流れる。
【００４６】
また、トランス巻線の中性点とフレーム間の静電容量Ｃ２と中性点電位Ｖ0の時間変化ｄＶ0／ｄｔの値より漏れ電流Ｉ0 の値は推定可能であるため、Ｉ0＝Ｉｃとなるようにノイズ低減回路６ａのＲ１を選定すれば、漏れ電流Ｉ0は打ち消され、アース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００４７】
実施の形態４．
図１１、図１２、図７及び図８を用いて実施の形態４を説明する。
図１１に示す電力変換装置は、３相の交流電源１に接続されたトランス８と、トランス２次側に接続された交流を直流に変換する３相の３レベルコンバータ２ｂと、３レベルコンバータの出力である直流母線Ｐ、Ｎの両端に接続された平滑用コンデンサ３と、直流母線Ｐ、Ｎに接続されたインバータ４（単相でも３相でも可）と、ノイズ低減回路６ａと、３レベルコンバータ２ｂ内に設けられノイズ低減回路６ａを制御する制御信号を発生する制御手段としての制御回路４１とを含み、インバータ４の出力側に負荷としての交流電動機５が接続されている。
【００４８】
３相の３レベルコンバータ２ｂの内部回路図を図１２に示す。３相の３レベルコンバータ２ｂは、主回路に１２個のスイッチング手段としてのスイッチング素子ＲＳ１、ＲＳ２ＲＳ３、ＲＳ４、ＳＳ１、ＳＳ２、ＳＳ３、ＳＳ４、ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４、及びダイオードＲＤＰ、ＲＤＮ、ＳＤＰ、ＳＤＮ、ＴＤＰ、ＴＤＮを備えて構成され、任意の３相交流入力を得るためにＰＷＭ制御が行われる。
図１２において、直流母線Ｐ、Ｎの中間電位を仮想中性点としてレベル０とし、Ｐ電位を＋Ｅｄ、Ｎ電位を−Ｅｄ（マイナスＥｄ）とすると、３レベルコンバータの各相入力は下記となる。
【００４９】
Ｒ相：（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｒ相：（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｒ相：（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００５０】
Ｓ相：（ＳＳ１、ＳＳ２、ＳＳ３、ＳＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｓ相：（ＳＳ１、ＳＳ２、ＳＳ３、ＳＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｓ相：（ＳＳ１、ＳＳ２、ＳＳ３、ＳＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００５１】
Ｔ相：（ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４）＝（ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦ）の時「＋Ｅｄ」
Ｔ相：（ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４）＝（ＯＦＦ、ＯＮ、ＯＮ、ＯＦＦ）の時「０」
Ｔ相：（ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４）＝（ＯＦＦ、ＯＦＦ、ＯＮ、ＯＮ）の時「−Ｅｄ」
【００５２】
３相ＰＷＭコンバータの特徴として（Ｖｒ、Ｖｓ、Ｖｔ）＝（＋Ｅｄ、＋Ｅｄ、−Ｅｄ）のように３相入力の合計が０にならないため、３相入力の中性点電位＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３はコモンモード電圧として、トランス巻線の中性点を変動させる。
【００５３】
図７にＰＷＭ制御時のＲ、Ｓ、Ｔ相のパルスパターン（出力電圧）例、及びその時のＲ−Ｓ線間電圧波形と３相入力の中性点電圧波形を示す。
図７から、３相入力の中性点電位（Ｖ0＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３）はほぼ下記パターンのように「１／３・Ｅｄ」の電位変化を繰り返していることがわかる。
「−Ｅｄ」→「−２／３・Ｅｄ」→「−１／３・Ｅｄ」→「０」→「＋１／３・Ｅｄ」→「＋２／３・Ｅｄ」→「＋Ｅｄ」→「＋２／３・Ｅｄ」→「＋１／３・Ｅｄ」→「０」→「−１／３・Ｅｄ」→「−２／３・Ｅｄ」→「−Ｅｄ」…
【００５４】
上記のように中性点電位Ｖ0 は常に変化しながらトランス巻線の中性点を変動させるため、トランス巻線の中性点とフレーム（アース電位）間の静電容量（図１１のＣ２）を充放電し、漏れ電流Ｉ0＝Ｃ２・ｄＶ0／ｄｔ＝Ｃ２・（１／３・Ｅｄ）／ｄｔが流れる。漏れ電流Ｉ0はアースＥ２→Ｅ１→電源とアース系統を含めた電力ラインを環流し、コモンモードノイズを発生させる。
【００５５】
図８に中性点電位Ｖ0＝（Ｖｒ＋Ｖｓ＋Ｖｔ）／３、漏れ電流Ｉ0の波形を示す。
中性点電位Ｖ0の時間変化ｄＶ0／ｄｔが正の時には漏れ電流Ｉ0も正、Ｖ0の時間変化ｄＶ0／ｄｔが負の時には漏れ電流Ｉ0も負になることがわかる。
【００５６】
図１１のコンバータ２ｂ内の制御回路２では、３相のパルスパターンから
Ｖ0＊＝（Ｖｒ＊＋Ｖｓ＊＋Ｖｔ＊）／３
を演算し、Ｖ0＊の時間変化ｄＶ0＊／ｄｔが正の時には図１１のノイズ低減回路６ａのＴｐ１をｄｔ間オン（Ｖｐ１出力）、Ｖ0の時間変化ｄＶ0／ｄｔが負の時にはＴｎ１をｄｔ間オン（Ｖｎ１出力）して、漏れ電流Ｉ0を打ち消すようにキャンセル電流Ｉｃを出力する。
【００５７】
キャンセル電流ＩｃはＴｐ１をオンした時には、「Ｐ→Ｔｐ１→Ｃ２→トランス巻線の中性点→コンバータ主回路→Ｎ」の経路で流れ、Ｔｎ１をオンした時には、「Ｐ→コンバータ主回路→トランス巻線の中性点→Ｃ２→Ｔｎ１→Ｎ」の経路で流れる。
【００５８】
また、トランス巻線の中性点とフレーム間の静電容量Ｃ２と中性点電位Ｖ0の時間変化ｄＶ0／ｄｔの値より漏れ電流Ｉ0の値は推定可能であるため、Ｉ0＝Ｉｃとなるようにノイズ低減回路６ａのＲ１を選定すれば、漏れ電流Ｉ0は打ち消され、アース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００５９】
実施の形態５．
図１３、図２、図１４及び図３を用いて第５の実施の形態５を説明する。
図２と図３に関しては、実施の形態１と同じ動作なので説明を省略する。図１３に示す電力変換装置は、図１に示す電力変換装置とほぼ同じであるが、ノイズ低減回路６ｂが２段構成となっている。
【００６０】
これは図３のパルスパターンにおいて、中性点電位（Ｖ0 ）はほぼ「２／３・Ｅｄ」の電位変化を繰り返すと記したが、過渡制御時やパルスの非同期性により、図１４に示すようにまれに「４／３・Ｅｄ」の電位変化をする場合もある。
【００６１】
この時の漏れ電流は、Ｉ0＝Ｃ２・ｄＶ0／ｄｔより「２／３・Ｅｄ」の時の電位変化時よりも大きな値となるため、図１３の６ｂのようにノイズ低減回路のＲ２の抵抗値をＲ１より小さな値にすることによってキャンセル電流Ｉｃのレベルも２段階出力が可能なようにする。そうすることによって、常にアース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００６２】
実施の形態６．
図１５、図６、図１６及び図７を用いて実施の形態６を説明する。
図６と図７に関しては、実施の形態２と同じ動作なので説明を省略する。
図１５に示す電力変換装置は、図５に示す電力変換装置とほぼ同じであるが、ノイズ低減回路６ｂが２段構成となっている。
【００６３】
これは図７のパルスパターンにおいて、中性点電位（Ｖ0）はほぼ「１／３・Ｅｄ」の電位変化を繰り返すと記したが、過渡制御時やパルスの非同期性により、図１６に示すようにまれに「２／３・Ｅｄ」の電位変化をする場合もある。
【００６４】
この時の漏れ電流は、Ｉ0＝Ｃ２・ｄＶ0 ／ｄｔより「１／３・Ｅｄ」の時の電位変化時よりも大きな値となるため、図１５の６ｂのようにノイズ低減回路のＲ２の抵抗値をＲ１より小さな値にすることによってキャンセル電流Ｉｃのレベルも２段階出力が可能なようにする。そうすることによって、常にアース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００６５】
実施の形態７．
図１７、図１０、図１４及び図３を用いて実施の形態７を説明する。
図１０と図３に関しては、実施の形態３と同じ動作なので説明を省略する。
図１７に示す電力変換装置は、図９に示す電力変換装置とほぼ同じであるが、ノイズ低減回路６ｂが２段構成となっている。
【００６６】
これは図３のパルスパターンにおいて、中性点電位（Ｖ0）はほぼ「２／３・Ｅｄ」の電位変化を繰り返すと記したが、過渡制御時やパルスの非同期性により、図１４に示すようにまれに「４／３・Ｅｄ」の電位変化をする場合もある。
【００６７】
この時の漏れ電流は、Ｉ0＝Ｃ２・ｄＶ0／ｄｔより「２／３・Ｅｄ」の時の電位変化時よりも大きな値となるため、図１３の６ｂのようにノイズ低減回路のＲ２の抵抗値をＲ１より小さな値にすることによってキャンセル電流Ｉｃのレベルも２段階出力が可能なようにする。そうすることによって、常にアース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００６８】
実施の形態８．
図１８、図１２、図１６及び図７を用いて実施の形態８を説明する。
図１２と図７に関しては、実施の形態４と同じ動作なので説明を省略する。
図１８に示す電力変換装置は、図１１に示す電力変換装置とほぼ同じであるが、ノイズ低減回路６ｂが２段構成となっている。
【００６９】
これは図７のパルスパターンにおいて、中性点電位（Ｖ0）はほぼ「１／３・Ｅｄ」の電位変化を繰り返すと記したが、過渡制御時やパルスの非同期性により、図１６に示すようにまれに「２／３・Ｅｄ」の電位変化をする場合もある。
【００７０】
この時の漏れ電流は、Ｉ0＝Ｃ２・ｄＶ0／ｄｔより「１／３・Ｅｄ」の時の電位変化時よりも大きな値となるため、図１５の６ｂのようにノイズ低減回路のＲ２の抵抗値をＲ１より小さな値にすることによってキャンセル電流Ｉｃのレベルも２段階出力が可能なようにする。そうすることによって、常にアース電流Ｉｅはほぼ０となりコモンモードノイズもほぼ０となる。
【００７１】
実施の形態９．
本発明は上述の実施の形態に限定されるものではなく、例えば次の変形が可能である。
（１）実施の形態５及び実施の形態７の図１４において「４／３・Ｅｄ」の電位変動の例を示したが、場合によっては「２Ｅｄ」の電位変動もあり得る。その場合は、図１３、図１７のノイズ低減回路を３段構成にすることによってコモンモードノイズをほぼ０にすることができる。
【００７２】
（２）実施の形態６及び実施の形態８の図１６において「２／３・Ｅｄ」の電位変動の例を示したが、場合によっては「Ｅｄ」「４／３・Ｅｄ」「５／３・Ｅｄ」「２Ｅｄ」の電位変動もあり得る。その場合は、図１５、図１８のノイズ低減回路をそれぞれ３、４、５、６段構成にすることによってコモンモードノイズをほぼ０にすることができる。
【００７３】
実施の形態１０．
上記実施の形態ではインバータの負荷は電動機で「Ｙ結線」になっているが、「△結線」でもよく、この場合も電動機のステータとフレーム間の静電容量を介してフレームからアースに流れる電流を低減する。
また、負荷は電動機以外のその他の負荷にも適用でき、その負荷の通電部分とケース等の間に生じる静電容量を介して流れる電流を低減する。
【００７４】
実施の形態１１．
実施の形態３では、トランス８がΔＹ結線であるが、ＹＹ結線でも、Δ△結線でも、ＹΔ結線でも本発明が適用できる。要するにトランス８の漏洩電流を導出して低減するようにすればよい。これらトランスの結線は実施の形態３のみでなく実施の形態４、７、８についても適用できる。
【００７５】
【発明の効果】
以上のようにこの発明によれば、３相のインバータ／コンバータを制御するスイッチングパターンからコモンモードノイズを演算し、その演算結果に応じてコモンモードノイズを低減するようにしたので、漏れ電流（零相電流）やコモンモード電圧等を検出する手段を付加することなく、また、主回路電圧との絶縁対策を必要としない、低コスト、小型化、及び即応性のある電力変換装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による電力変換装置のブロック図である。
【図２】この発明の実施の形態１、５による２レベルインバータの主回路構成図である。
【図３】この発明の実施の形態１、３、５、７による２レベルインバータ／コンバータのスイッチング例を示す波形図である。
【図４】この発明の実施の形態１、３による制御回路のスイッチングパターンを示す図である。
【図５】この発明の実施の形態２による電力変換装置のブロック図である。
【図６】この発明の実施の形態２、６による３レベルインバータの主回路構成図である。
【図７】この発明の実施の形態２、４、６、８による３レベルインバータ／コンバータのスイッチング例を示す波形図である。
【図８】この発明の実施の形態２、４による制御回路のスイッチングパターンを示す図である。
【図９】この発明の実施の形態３による電力変換装置のブロック図である。
【図１０】この発明の実施の形態３、７による２レベルコンバータの主回路構成図である。
【図１１】この発明の実施の形態４による電力変換装置のブロック図である。
【図１２】この発明の実施の形態４、８による３レベルインバータの主回路構成図である。
【図１３】この発明の実施の形態５による電力変換装置のブロック図である。
【図１４】この発明の実施の形態５、７による制御回路のスイッチングパターンを示す図である。
【図１５】この発明の実施の形態６による電力変換装置のブロック図である。
【図１６】この発明の実施の形態６、８による制御回路のスイッチングパターンを示す図である。
【図１７】この発明の実施の形態７による電力変換装置のブロック図である。
【図１８】この発明の実施の形態８による電力変換装置のブロック図である。
【図１９】従来のコモンモードノイズ低減回路を有する電力変換装置のブロック図である。
【符号の説明】
１交流電源２整流回路
２ａ２レベルコンバータ２ｂ３レベルコンバータ
３平滑用コンデンサ４ａ２レベルインバータ
４ｂ３レベルインバータ５電動機
６ａ、６ｂノイズ低減回路８トランス
４１、４２、４３、４４制御回路Ｐ、Ｎ直流母線
Ｕ、Ｖ、Ｗ交流出力ラインＲ、Ｓ、Ｔ交流入力ライン[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a power conversion device including a three-phase inverter / converter that performs high-speed switching, and more particularly to a power conversion device that reduces common mode noise.
[0002]
[Prior art]
  For example, in the noise reduction circuit described in “JP-A-9-266677” shown in FIG. 19, the leakage current (zero phase current) of the power line is detected by the current detector 7, and the motor 5 is detected by the noise reduction circuit 6. This is to reduce the leakage current.
[0003]
  Further, for example, in the noise reduction circuit described in “JP-A-10-94244”, the common-mode voltage is detected by dividing the three-phase output of the inverter with a capacitor, and noise is detected using the detected common-mode voltage. Is reduced.
[0004]
[Problems to be solved by the invention]
  As described above, the conventional noise reduction circuit includes means for detecting the leakage current (zero phase current) of the power line or means for detecting the common mode voltage of the three-phase output.
  The presence of a detector that detects leakage current and common mode voltage complicates the circuit configuration and leads to an increase in the size of the device. In addition, when noise is superimposed on the detector, including the wiring, it does not work well as a noise reduction circuit Is also possible.
[0005]
  In addition, in an inverter / converter system using IGBT (insulated gate bipolar transistor) elements that switch at high speed, the generated common mode noise is also high speed (high frequency). It is difficult to add.
  In addition, a detector for detecting leakage current and common mode voltage is also expensive because it requires a high-accuracy high-speed response.
[0006]
  Accordingly, in the present invention, a power conversion device that reduces noise without adding a means for detecting a leakage current (zero phase current) of a power line or a common mode voltage, and achieves low cost, downsizing, and high performance. The purpose is to obtain.
[0007]
[Means for Solving the Problems]
  According to the power conversion device of the first aspect of the present invention, in a power conversion device including a three-phase inverter having a switching means in a main circuit, based on a three-phase switching pattern for controlling the switching means. Control means for calculating a neutral point potential of the three phases and generating a control signal corresponding to the polarity of the neutral point potential over time, and a common mode controlled by the control signal and included in the output of the power converter Noise reduction means for reducing noise.
[0008]
  According to the power converter of the second aspect of the present invention, in a power converter including a three-phase inverter having a switching means in a main circuit, based on a three-phase switching pattern for controlling the switching means. Control means for calculating a neutral point potential of the three phases and generating a control signal according to the polarity of the neutral point potential over time; and common mode noise controlled by the control signal and flowing to the load of the power converter Noise reduction means for reducing the noise.
[0009]
  According to the power converter of the third aspect of the present invention, in the power converter including the three-phase converter having the switching means in the main circuit, based on the three-phase switching pattern for controlling the switching means. Control means for calculating a neutral point potential of the three phases and generating a control signal corresponding to the polarity of the neutral point potential over time, and a common mode controlled by the control signal and included in the output of the power converter Noise reduction means for reducing noise.
[0010]
  According to the power converter of the invention described in claim 4, in the power converter including the three-phase converter having the switching means in the main circuit, based on the three-phase switching pattern for controlling the switching means. Control means for calculating a neutral point potential of the three phases and generating a control signal according to the polarity of the neutral point potential over time, and a transformer controlled by the control signal and connected to the input side of the converter Noise reduction means for reducing the common mode noise flowing through the.
[0011]
  According to the power converter of the fifth aspect of the invention, the control signal is a positive pulse when the time change of the neutral phase potential of the three phases is positive, and is negative when the time change is negative. And the peak value of these pulses is a value corresponding to the magnitude of the neutral point potential.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
  The first embodiment will be described with reference to FIG. 1, FIG. 2, FIG. 3, and FIG.
  As shown in FIG.Power conversion deviceA rectifier circuit 2 for converting alternating current connected to an alternating current power source 1 (which may be single-phase or three-phase) into direct current; a smoothing capacitor 3 connected to both ends of the direct current buses P and N that are outputs of the rectifier circuit; A three-phase two-level inverter 4a connected to the DC buses P and N;Noise reduction circuit 6 as noise reduction means a And a control circuit 41 provided in the two-level inverter 4a and serving as a control means for generating a control signal for controlling the noise reduction circuit 6a, and a three-phase alternating current as a load on the output side of the two-level inverter 4a An electric motor 5 is connected.
[0013]
  FIG. 2 shows an internal circuit diagram of the three-phase two-level inverter 4a. The three-phase two-level inverter 4a has six main circuits.With switching elements US1, US2, VS1, VS2, WS1, WS2 as switching meansIn order to obtain an arbitrary three-phase AC output, PWM control is performed.
  In FIG. 2, if the intermediate potential of the DC buses P and N is set to level 0 with a virtual neutral point, the P potential is set to + Ed, and the N potential is set to −Ed (minus Ed), each phase output of the two-level inverter 4a is as follows. Become.
[0014]
U phase: “+ Ed” when (US1, US2) = (ON, OFF)
     “-Ed” when (US1, US2) = (OFF, ON)
V phase: “+ Ed” when (VS1, VS2) = (ON, OFF)
     “−Ed” when (VS1, VS2) = (OFF, ON)
W phase: “+ Ed” when (WS1, WS2) = (ON, OFF)
     “−Ed” when (WS1, WS2) = (OFF, ON)
[0015]
  Here, when the output voltages of OutU, V, and W are Vu, Vv, and Vw, the three-phase PWM inverter is characterized by a three-phase output such as (Vu, Vv, Vw) = (+ Ed, + Ed, −Ed). Since the sum does not become 0, the neutral point potential of the three-phase output = (Vu + Vv + Vw) / 3 changes the neutral point of the motor stator coil as a common mode voltage.
[0016]
  FIG. 3 shows examples of U, V, and W phase pulse patterns (output voltages) during PWM control, and U-V line voltage waveforms and neutral phase voltage waveforms of three-phase outputs at that time.
Where Vu = U (R) phase voltage
        Vv = V (S) phase voltage
        Vw = W (T) phase voltage
And
  FIG. 3 shows that the neutral point potential (V0 = (Vu + Vv + Vw) / 3) of the three-phase output repeats the potential change of “2 / 3Ed” as shown in the following pattern.
  “−Ed” → “−1 / 3 · Ed” → “+ 1/3 · Ed” → “+ Ed” → “+ 1/3 · Ed” → “−1 / 3 · Ed” → “−Ed”
[0017]
  As described above, since the neutral point potential V0 constantly changes and the neutral point of the motor stator coil is changed, the capacitance between the neutral point of the motor stator coil and the frame (ground potential) (C2 in FIG. 1). The leakage current I0 = C2 · dV0 / dt = C2 · (2/3 · Ed) / dt flows.
  The leakage current I0 circulates through the power line including the ground E2-> E1-> power source and the ground system, and generates common mode noise.
[0018]
  FIG. 4 shows the waveform of the neutral point potential V0 = (Vu + Vv + Vw) / 3 and the leakage current I0.
  It can be seen that when the time change dV0 / dt of the neutral point potential V0 is positive, the leakage current I0 is also positive, and when the time change dV0 / dt of V0 is negative, the leakage current I0 is also negative.
  In the control circuit 1 in the two-level inverter 4a of FIG.
    V0 * = (Vu * + Vv * + Vw *) / 3
(* Indicates a command value), and when the time change dV0 * / dt of V0 * is positive, Tp1 of the noise reduction circuit 6a in FIG. 1 is turned on for dt (Vp1 output), and the time change dV0 / dt of V0 is When negative, Tn1 is turned on for dt (Vn1 output), and a cancel current Ic is output so as to cancel the leakage current I0.
[0019]
  When Tp1 is turned on, the cancel current Ic flows through a path of “P → Tp1 → C2 → neutral point of motor stator coil → inverter main circuit → N”, and when Tn1 is turned on, “P → inverter main circuit → motor”. It flows through the path of neutral point of stator coil → C2 → Tn1 → N ”.
[0020]
  Further, since the value of the leakage current I0 can be estimated from the value of the capacitance C2 between the neutral point and the frame of the motor stator coil and the time change dV0 / dt of the neutral point potential V0, I0 = Ic. If R1 of the noise reduction circuit 6a is selected, the leakage current I0 is canceled, the ground current Ie is almost zero, and the common mode noise is also almost zero.
  Note that a capacitor (capacitance larger than the stray capacitance C2) may be used instead of the resistor R1.
[0021]
  As described above, according to this embodiment, the common mode noise generated by the three-phase inverter / converter can be reduced, so that the noise of the entire power line including the ground system can be reduced.
[0022]
  In addition, there is also an effect of preventing the phenomenon of “bearing galvanic corrosion” that occurs when the common mode noise is applied to the capacitance of the motor or the bearing portion of the machine connected to the motor.
[0023]
  Here, the difference between the prior art document JP-A-9-37593 and the present invention is that this publication is different from the system in which the output of the main circuit U, V, W is used directly to reduce common mode noise. The invention operates to reduce the common mode noise at the stage of generating the switching pulse of the control circuit at the stage before the main circuit output.
That is, there is the following difference between the two.
[0024]
(1) Since the present invention controls common mode noise that changes at high frequencies with a control circuit in a stage before the main circuit output, the common mode noise can be reduced without causing a control delay.
(2) According to the above publication, when a high voltage inverter is used, it becomes difficult to directly use the output of the main circuit for control, and technical and cost problems such as insulation measures occur. In contrast, in the present invention, since processing is performed in a low-voltage control circuit, measures against insulation or the like are not required even if the inverter has a high voltage.
[0025]
Embodiment 2. FIG.
  The second embodiment will be described with reference to FIGS. 5, 6, 7 and 8.
  As shown in FIG.Power converterA rectifier circuit 2 for converting alternating current connected to an alternating current power source 1 (which may be single-phase or three-phase) into direct current, and a smoothing capacitor 3 connected to both ends of direct current buses P and N which are outputs of the rectifier circuit; Three-phase three-level inverter 4b connected to DC buses P and N;Including a noise reduction circuit 6a as a noise reduction means and a control circuit 42 provided in the three-level inverter 4b and generating a control signal for controlling the noise reduction circuit 6a. The output side of the three-level inverter 4b A three-phase AC motor 5 is connected as a load.
[0026]
  FIG. 6 shows an internal circuit diagram of the three-phase three-level inverter 4b. The three-phase three-level inverter 4bSwitching elements US1, US2 as twelve switching means in the main circuit US3, US4, VS1, VS2, VS3, VS4, WS1, WS2, WS3, WS4, and diode UDP, UDN, VDP, VDN, WDP, WDNIn order to obtain an arbitrary three-phase AC output, PWM control is performed.
  In FIG. 6, assuming that the intermediate potential of the DC buses P and N is a virtual neutral point, the level is 0, the P potential is + Ed, and the N potential is -Ed (minus Ed), each phase output of the 3-level inverter is as follows. .
[0027]
Phase U: “+ Ed” when (US1, US2, US3, US4) = (ON, ON, OFF, OFF)
U phase: “0” when (US1, US2, US3, US4) = (OFF, ON, ON, OFF)
U phase: “−Ed” when (US1, US2, US3, US4) = (OFF, OFF, ON, ON)
[0028]
V phase: “+ Ed” when (VS1, VS2, VS3, VS4) = (ON, ON, OFF, OFF)
V phase: “0” when (VS1, VS2, VS3, VS4) = (OFF, ON, ON, OFF)
V-phase: “−Ed” when (VS1, VS2, VS3, VS4) = (OFF, OFF, ON, ON)
[0029]
W phase: “+ Ed” when (WS1, WS2, WS3, WS4) = (ON, ON, OFF, OFF)
W phase: “0” when (WS1, WS2, WS3, WS4) = (OFF, ON, ON, OFF)
W phase: “-Ed” when (WS1, WS2, WS3, WS4) = (OFF, OFF, ON, ON)
[0030]
  The characteristic of the three-phase PWM inverter is that the sum of the three-phase outputs does not become 0 as (Vu, Vv, Vw) = (+ Ed, + Ed, −Ed), and therefore the neutral point potential of the three-phase output = (Vu + Vv + Vw) / 3 changes the neutral point of the motor stator coil as a common mode voltage.
[0031]
  FIG. 7 shows examples of U, V, and W phase pulse patterns (output voltages) during PWM control, and the U-V line voltage waveform and the three-phase output neutral point voltage waveform at that time.
  From FIG. 7, it can be seen that the neutral point potential (V0 = (Vu + Vv + Vw) / 3) of the three-phase output repeats the potential change of “1/3 · Ed” almost like the following pattern.
“−Ed” → “−2 / 3 · Ed” → “−1 / 3 · Ed” → “0” → “+ 1/3 · Ed” → “+ 2/3 · Ed” → “+ Ed” → “+ 2 / 3 · Ed ”→“ + 1/3 · Ed ”→“ 0 ”→“ −1 / 3 · Ed ”→“ −2 / 3 · Ed ”→“ −Ed ”
[0032]
  As described above, since the neutral point potential V0 constantly changes and the neutral point of the motor stator coil is changed, the capacitance between the neutral point of the motor stator coil and the frame (ground potential) (C2 in FIG. 5). And the leakage current I0 = C2 / dV0 / dt = C2 * (1/3 * Ed) / dt flows. The leakage current I0 circulates through the power line including the ground E2-> E1-> power source and the ground system, and generates common mode noise.
[0033]
  FIG. 8 shows the waveform of the neutral point potential V0 = (Vu + Vv + Vw) / 3 and the leakage current I0.
  It can be seen that when the time change dV0 / dt of the neutral point potential V0 is positive, the leakage current I0 is also positive, and when the time change dV0 / dt of V0 is negative, the leakage current I0 is also negative.
[0034]
  In the control circuit 2 in the inverter 4b of FIG.
    V0 * = (Vu * + Vv * + Vw *) / 3
When the time change dV0 * / dt of V0 * is positive, Tp1 of the noise reduction circuit 6a in FIG. 5 is turned on for dt (Vp1 output), and when time change dV0 / dt of V0 is negative, Tn1 is set to dt Turns on (Vn1 output) and outputs a cancel current Ic so as to cancel the leakage current I0.
[0035]
  When Tp1 is turned on, the cancel current Ic flows through a path of “P → Tp1 → C2 → neutral point of motor stator coil → inverter main circuit → N”, and when Tn1 is turned on, “P → inverter main circuit → motor”. It flows through the path of neutral point of stator coil → C2 → Tn1 → N ”.
[0036]
  Further, since the value of the leakage current I0 can be estimated from the value of the capacitance C2 between the neutral point and the frame of the motor stator coil and the time change dV0 / dt of the neutral point potential V0, I0 = Ic. If R1 of the noise reduction circuit 6a is selected, the leakage current I0 is canceled, the ground current Ie is almost zero, and the common mode noise is also almost zero.
[0037]
Embodiment 3 FIG.
  The third embodiment will be described with reference to FIGS. 9, 10, 4 and 3. FIG.
  As shown in FIG.Power conversion deviceA transformer 8 connected to a three-phase AC power source 1, and a transformer8'sA three-phase two-level converter 2a for converting alternating current connected to the secondary side into direct current, a DC capacitor P connected to both ends of the DC buses P and N which are outputs of the two-level converter, and a DC bus P , N connected to inverter 4 (single phase or three phase is acceptable), noise reduction circuit 6a,2 level converter 2 a And a control circuit 41 as a control means for generating a control signal for controlling the noise reduction circuit 6a. An AC motor 5 as a load is connected to the output side of the inverter 4.
[0038]
  FIG. 10 shows an internal circuit diagram of the three-phase two-level converter 2a. The three-phase two-level converter 2aThe main circuit includes six switching elements RS1, RS2, SS1, SS2, TS1, TS2 as switching means.It is configured and PWM control is performed to obtain an arbitrary three-phase AC input.
  In FIG. 10, assuming that the intermediate potential of the DC buses P and N is a virtual neutral point, level 0, P potential is + Ed, and N potential is -Ed (minus Ed), each phase input of the 2-level converter is as follows. .
[0039]
R phase: “+ Ed” when (RS1, RS2) = (ON, OFF)
     “-Ed” when (RS1, RS2) = (OFF, ON)
S phase: “+ Ed” when (SS1, SS2) = (ON, OFF)
     “-Ed” when (SS1, SS2) = (OFF, ON)
T phase: “+ Ed” when (TS1, TS2) = (ON, OFF)
     “−Ed” when (TS1, TS2) = (OFF, ON)
[0040]
  As a feature of the three-phase PWM converter, since the sum of the three-phase inputs does not become 0 as (Vr, Vs, Vt) = (+ Ed, + Ed, −Ed), the neutral point potential of the three-phase input = (Vr + Vs + Vt) / 3 changes the neutral point of the transformer winding as a common mode voltage.
[0041]
  FIG. 3 shows an example of R, R, and T-phase pulse patterns (input voltages) during PWM control, and the R-S line voltage waveform and the three-phase output neutral point voltage waveform at that time.
  From FIG. 3, it can be seen that the neutral point potential (V0 = (Vr + Vs + Vt) / 3) of the three-phase input repeats the potential change of “2/3 · Ed” almost like the following pattern.
“−Ed” → “−1 / 3 · Ed” → “+ 1/3 · Ed” → “+ Ed” → “+ 1/3 · Ed” → “−1 / 3 · Ed” → “−Ed”
[0042]
  As described above, since the neutral point potential V0 constantly changes and the neutral point of the transformer winding is changed, the capacitance between the neutral point of the transformer winding and the frame (ground potential) (C2 in FIG. 9). The leakage current I0 = C2 / dV0 / dt = C2 / (2 / 3.Ed) / dt flows. The leakage current I0 circulates through the power line including the ground E2-> E1-> power source and the ground system, and generates common mode noise.
[0043]
  FIG. 4 shows the waveform of the neutral point potential V0 = (Vr + Vs + Vt) / 3 and the leakage current I0.
  It can be seen that when the time change dV0 / dt of the neutral point potential V0 is positive, the leakage current I0 is also positive, and when the time change dV0 / dt of V0 is negative, the leakage current I0 is also negative.
[0044]
  In the control circuit 1 in the converter 2a of FIG. 9, from the three-phase pulse pattern
    V0 * = (Vr * + Vs * + Vt *) / 3
When the time change dV0 * / dt of V0 * is positive, Tp1 of the noise reduction circuit 6a of FIG. 1 is turned on for dt (Vp1 output), and when the time change dV0 / dt of V0 is negative, Tn1 is set between dt Turns on (Vn1 output) and outputs a cancel current Ic so as to cancel the leakage current I0.
[0045]
  When Tp1 is turned on, the cancel current Ic flows through a path “P → Tp1 → C2 → neutral point of transformer winding → converter main circuit → N”, and when Tn1 is turned on, “P → converter main circuit → transformer”. It flows through the path of the neutral point of the winding → C2 → Tn1 → N ”.
[0046]
  Further, since the value of the leakage current I0 can be estimated from the value of the capacitance C2 between the neutral point and the frame of the transformer winding and the value of the time change dV0 / dt of the neutral point potential V0, I0 = Ic. If R1 of the noise reduction circuit 6a is selected, the leakage current I0 is canceled, the ground current Ie is almost zero, and the common mode noise is also almost zero.
[0047]
Embodiment 4 FIG.
  The fourth embodiment will be described with reference to FIGS. 11, 12, 7 and 8.
  As shown in FIG.Power conversion deviceA transformer 8 connected to the three-phase AC power source 1, a three-phase three-level converter 2b for converting the AC connected to the secondary side of the transformer to DC, and DC buses P and N which are outputs of the three-level converter A smoothing capacitor 3 connected to both ends, an inverter 4 connected to the DC buses P and N (single-phase or three-phase is possible), a noise reduction circuit 6a,A control circuit 41 that is provided in the three-level converter 2 b and that generates a control signal for controlling the noise reduction circuit 6 a is included, and an AC motor 5 as a load is connected to the output side of the inverter 4.
[0048]
  FIG. 12 shows an internal circuit diagram of the three-phase three-level converter 2b. The three-phase three-level converter 2bThe main circuit is equipped with 12 switching elements RS1, RS2RS3, RS4, SS1, SS2, SS3, SS4, TS1, TS2, TS3, TS4 and diodes RDP, RDN, SDP, SDN, TDP, TDN as switching means Configured,PWM control is performed to obtain an arbitrary three-phase AC input.
  In FIG. 12, if the intermediate potential of the DC buses P and N is a virtual neutral point and the level is 0, the P potential is + Ed, and the N potential is -Ed (minus Ed), each phase input of the three-level converter is as follows. .
[0049]
R phase: “+ Ed” when (RS1, RS2, RS3, RS4) = (ON, ON, OFF, OFF)
R phase: “0” when (RS1, RS2, RS3, RS4) = (OFF, ON, ON, OFF)
R phase: “−Ed” when (RS1, RS2, RS3, RS4) = (OFF, OFF, ON, ON)
[0050]
S phase: “+ Ed” when (SS1, SS2, SS3, SS4) = (ON, ON, OFF, OFF)
S phase: “0” when (SS1, SS2, SS3, SS4) = (OFF, ON, ON, OFF)
S phase: “−Ed” when (SS1, SS2, SS3, SS4) = (OFF, OFF, ON, ON)
[0051]
T phase: “+ Ed” when (TS1, TS2, TS3, TS4) = (ON, ON, OFF, OFF)
T phase: “0” when (TS1, TS2, TS3, TS4) = (OFF, ON, ON, OFF)
T phase: “−Ed” when (TS1, TS2, TS3, TS4) = (OFF, OFF, ON, ON)
[0052]
  As a feature of the three-phase PWM converter, since the sum of the three-phase inputs does not become 0 as (Vr, Vs, Vt) = (+ Ed, + Ed, −Ed), the neutral point potential of the three-phase input = (Vr + Vs + Vt) / 3 changes the neutral point of the transformer winding as a common mode voltage.
[0053]
  FIG. 7 shows examples of R, S, and T phase pulse patterns (output voltages) during PWM control, and the R-S line voltage waveform and the three-phase input neutral point voltage waveform at that time.
  From FIG. 7, it can be seen that the neutral point potential (V0 = (Vr + Vs + Vt) / 3) of the three-phase input repeats the potential change of “1/3 · Ed” almost like the following pattern.
“−Ed” → “−2 / 3 · Ed” → “−1 / 3 · Ed” → “0” → “+ 1/3 · Ed” → “+ 2/3 · Ed” → “+ Ed” → “+ 2 / 3 · Ed ”→“ + 1/3 · Ed ”→“ 0 ”→“ −1 / 3 · Ed ”→“ −2 / 3 · Ed ”→“ −Ed ”
[0054]
  As described above, since the neutral point potential V0 constantly changes and the neutral point of the transformer winding is changed, the capacitance between the neutral point of the transformer winding and the frame (ground potential) (C2 in FIG. 11). And the leakage current I0 = C2 / dV0 / dt = C2 * (1/3 * Ed) / dt flows. The leakage current I0 circulates through the power line including the ground E2-> E1-> power source and the ground system, and generates common mode noise.
[0055]
  FIG. 8 shows the waveform of the neutral point potential V0 = (Vr + Vs + Vt) / 3 and the leakage current I0.
It can be seen that when the time change dV0 / dt of the neutral point potential V0 is positive, the leakage current I0 is also positive, and when the time change dV0 / dt of V0 is negative, the leakage current I0 is also negative.
[0056]
  In the control circuit 2 in the converter 2b of FIG. 11, from the three-phase pulse pattern
    V0 * = (Vr * + Vs * + Vt *) / 3
When the time change dV0 * / dt of V0 * is positive, Tp1 of the noise reduction circuit 6a of FIG. 11 is turned on for dt (Vp1 output), and when time change dV0 / dt of V0 is negative, Tn1 is set to dt Turns on (Vn1 output) and outputs a cancel current Ic so as to cancel the leakage current I0.
[0057]
  When Tp1 is turned on, the cancel current Ic flows through a path “P → Tp1 → C2 → neutral point of transformer winding → converter main circuit → N”, and when Tn1 is turned on, “P → converter main circuit → transformer”. It flows through the path of the neutral point of the winding → C2 → Tn1 → N ”.
[0058]
  Further, since the value of the leakage current I0 can be estimated from the value of the capacitance C2 between the neutral point and the frame of the transformer winding and the time variation dV0 / dt of the neutral point potential V0, I0 = Ic. If R1 of the noise reduction circuit 6a is selected, the leakage current I0 is canceled, the ground current Ie is almost zero, and the common mode noise is also almost zero.
[0059]
Embodiment 5. FIG.
  A fifth embodiment 5 will be described with reference to FIGS. 13, 2, 14, and 3.
  Since FIG. 2 and FIG. 3 are the same operations as those in the first embodiment, description thereof is omitted. As shown in FIG.Power conversion deviceAs shown in FIG.Power converter andAlthough almost the same, the noise reduction circuit 6b has a two-stage configuration.
[0060]
  In the pulse pattern of FIG. 3, the neutral point potential (V 0) is described as repeating a potential change of almost “2/3 · Ed”. However, as shown in FIG. In rare cases, a potential change of “4/3 · Ed” may occur.
[0061]
  Since the leakage current at this time is larger than the potential change at the time of “2/3 · Ed” than I0 = C2 · dV0 / dt, the resistance of R2 of the noise reduction circuit is 6b in FIG. By making the value smaller than R1, the level of the canceling current Ic can be output in two steps. By doing so, the ground current Ie is always almost zero and the common mode noise is also almost zero.
[0062]
Embodiment 6 FIG.
  Embodiment 6 will be described with reference to FIGS. 15, 6, 16 and 7. FIG.
  Since FIG. 6 and FIG. 7 are the same operations as those of the second embodiment, description thereof is omitted.
  As shown in FIG.Power converterAs shown in FIG.Power converter andAlthough almost the same, the noise reduction circuit 6b has a two-stage configuration.
[0063]
  In the pulse pattern of FIG. 7, the neutral point potential (V 0) is described as repeating a potential change of almost “1/3 · Ed”. However, as shown in FIG. In rare cases, a potential change of “2/3 · Ed” may occur.
[0064]
  Since the leakage current at this time is larger than that at the time of potential change when “1/3 · Ed” than I0 = C2 · dV0 / dt, the resistance of R2 of the noise reduction circuit as shown in 6b of FIG. By making the value smaller than R1, the level of the canceling current Ic can be output in two steps. By doing so, the ground current Ie is always almost zero and the common mode noise is also almost zero.
[0065]
Embodiment 7 FIG.
  The seventh embodiment will be described with reference to FIGS. 17, 10, 14, and 3.
  Since FIG. 10 and FIG. 3 are the same operations as those in the third embodiment, description thereof is omitted.
  As shown in FIG.Power conversion deviceAs shown in FIG.Power converter andAlthough almost the same, the noise reduction circuit 6b has a two-stage configuration.
[0066]
  In the pulse pattern of FIG. 3, the neutral point potential (V 0) is described as repeating a potential change of almost “2/3 · Ed”. However, as shown in FIG. In rare cases, a potential change of “4/3 · Ed” may occur.
[0067]
  Since the leakage current at this time is larger than the potential change at the time of “2/3 · Ed” than I0 = C2 · dV0 / dt, the resistance of R2 of the noise reduction circuit is 6b in FIG. By making the value smaller than R1, the level of the canceling current Ic can be output in two steps. By doing so, the ground current Ie is always almost zero and the common mode noise is also almost zero.
[0068]
Embodiment 8 FIG.
  The eighth embodiment will be described with reference to FIGS. 18, 12, 16 and 7. FIG.
  Since FIG. 12 and FIG. 7 are the same operations as those in the fourth embodiment, description thereof is omitted.
  As shown in FIG.Power conversion deviceAs shown in FIG.Power converter andAlthough almost the same, the noise reduction circuit 6b has a two-stage configuration.
[0069]
  In the pulse pattern of FIG. 7, the neutral point potential (V 0) is described as repeating a potential change of almost “1/3 · Ed”. However, as shown in FIG. In rare cases, a potential change of “2/3 · Ed” may occur.
[0070]
  Since the leakage current at this time is larger than that when the potential changes when “1/3 · Ed” than I0 = C2 · dV0 / dt, the resistance of R2 of the noise reduction circuit as shown in 6b in FIG. By making the value smaller than R1, the level of the canceling current Ic can be output in two steps. By doing so, the ground current Ie is always almost zero and the common mode noise is also almost zero.
[0071]
Embodiment 9 FIG.
  The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.
(1) Although the example of the potential fluctuation of “4/3 · Ed” is shown in FIG. 14 of the fifth and seventh embodiments, the potential fluctuation of “2Ed” may be present depending on the case. In that case, the common mode noise can be reduced to almost zero by configuring the noise reduction circuits of FIGS. 13 and 17 in three stages.
[0072]
(2) In FIG. 16 of the sixth embodiment and the eighth embodiment, the example of the potential fluctuation of “2/3 · Ed” is shown. There may be potential fluctuations of “Ed” and “2Ed”. In that case, the common mode noise can be reduced to almost zero by configuring the noise reduction circuits of FIGS. 15 and 18 in three, four, five, and six stages, respectively.
[0073]
Embodiment 10 FIG.
    In the above embodiment, the load of the inverter is “Y connection” in the electric motor, but it may be “Δ connection”. In this case also, the current flowing from the frame to the ground via the electrostatic capacity between the stator and the frame of the electric motor. Reduce.
    Further, the load can be applied to other loads other than the electric motor, and the current flowing through the electrostatic capacitance generated between the energized portion of the load and the case is reduced.
[0074]
Embodiment 11 FIG.
  In the third embodiment, the transformer 8 has a ΔY connection, but the present invention can be applied to a YY connection, a ΔΔ connection, or a YΔ connection. In short, the leakage current of the transformer 8 may be derived and reduced. These transformer connections can be applied not only to the third embodiment but also to the fourth, seventh and eighth embodiments.
[0075]
【The invention's effect】
  As described above, according to the present invention, the common mode noise is calculated from the switching pattern for controlling the three-phase inverter / converter, and the common mode noise is reduced according to the calculation result. It is possible to obtain a low-cost, downsized, and responsive power converter that does not require a means for detecting a phase current) or a common mode voltage, and that does not require insulation measures from the main circuit voltage. it can.
[Brief description of the drawings]
FIG. 1 is a block diagram of a power conversion apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a main circuit configuration diagram of a two-level inverter according to embodiments 1 and 5 of the present invention;
FIG. 3 is a waveform diagram showing a switching example of a two-level inverter / converter according to the first, third, fifth and seventh embodiments of the present invention.
FIG. 4 is a diagram showing a switching pattern of a control circuit according to the first and third embodiments of the present invention.
FIG. 5 is a block diagram of a power converter according to Embodiment 2 of the present invention.
FIG. 6 is a main circuit configuration diagram of a three-level inverter according to Embodiments 2 and 6 of the present invention;
FIG. 7 is a waveform diagram showing a switching example of a three-level inverter / converter according to Embodiments 2, 4, 6, and 8 of the present invention.
FIG. 8 is a diagram showing a switching pattern of a control circuit according to second and fourth embodiments of the present invention.
FIG. 9 is a block diagram of a power conversion device according to Embodiment 3 of the present invention.
FIG. 10 is a main circuit configuration diagram of a two-level converter according to Embodiments 3 and 7 of the present invention;
FIG. 11 is a block diagram of a power conversion device according to Embodiment 4 of the present invention.
FIG. 12 is a main circuit configuration diagram of a three-level inverter according to Embodiments 4 and 8 of the present invention;
FIG. 13 is a block diagram of a power conversion device according to Embodiment 5 of the present invention.
FIG. 14 is a diagram showing a switching pattern of a control circuit according to fifth and seventh embodiments of the present invention.
FIG. 15 is a block diagram of a power conversion device according to Embodiment 6 of the present invention.
FIG. 16 is a diagram showing a switching pattern of a control circuit according to sixth and eighth embodiments of the present invention.
FIG. 17 is a block diagram of a power conversion device according to Embodiment 7 of the present invention.
FIG. 18 is a block diagram of a power conversion device according to embodiment 8 of the present invention.
FIG. 19 is a block diagram of a power converter having a conventional common mode noise reduction circuit.
[Explanation of symbols]
  1 AC power supply 2 Rectifier circuit
  2a 2 level converter 2b 3 level converter
  3 Smoothing capacitor 4a 2 level inverter
  4b 3 level inverter 5 Electric motor
  6a, 6b Noise reduction circuit 8 Transformer
  41, 42, 43, 44 Control circuit P, N DC bus
  U, V, W AC output line R, S, T AC input line

Claims

In a power converter including a three-phase inverter provided with a switching means in a main circuit, the neutral point potential is calculated by calculating a neutral point potential of the three phases based on a three-phase switching pattern for controlling the switching means. Control means for generating a control signal according to the polarity of the time change of the signal, and noise reduction means for reducing common mode noise controlled by the control signal and included in the output of the power converter. Power conversion device.

In a power converter including a three-phase inverter provided with a switching means in a main circuit, the neutral point potential is calculated by calculating a neutral point potential of the three phases based on a three-phase switching pattern for controlling the switching means. Power control means for generating a control signal in accordance with the polarity of the time change, and noise reduction means for reducing common mode noise that is controlled by the control signal and flows to the load of the power converter. Conversion device.

In a power converter including a three-phase converter having a switching means in a main circuit, the neutral point potential is calculated by calculating the neutral point potential of the three phases based on a three-phase switching pattern for controlling the switching means. Control means for generating a control signal according to the polarity of the time change of the signal, and noise reduction means for reducing common mode noise controlled by the control signal and included in the output of the power converter. Power conversion device.

In a power converter including a three-phase converter having a switching means in a main circuit, the neutral point potential is calculated by calculating the neutral point potential of the three phases based on a three-phase switching pattern for controlling the switching means. Control means for generating a control signal according to the polarity of the time change of the noise, and noise reduction means for reducing common mode noise flowing in the transformer controlled by the control signal and connected to the input side of the converter The power converter characterized by this.

The control signal is a positive pulse when the time change of the neutral point potential of the three phases is positive, is a negative pulse when the time change is negative, and the peak value of these pulses is The power conversion device according to claim 1, wherein the power conversion device has a value corresponding to the magnitude of the sex point potential.