JP2018011400A - Single phase inverter unit - Google Patents
Single phase inverter unit Download PDFInfo
- Publication number
- JP2018011400A JP2018011400A JP2016137810A JP2016137810A JP2018011400A JP 2018011400 A JP2018011400 A JP 2018011400A JP 2016137810 A JP2016137810 A JP 2016137810A JP 2016137810 A JP2016137810 A JP 2016137810A JP 2018011400 A JP2018011400 A JP 2018011400A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminal
- phase inverter
- output
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、誘導加熱などに用いられ、大電流を出力する単相インバータユニットに関するものである。 The present invention relates to a single-phase inverter unit that is used for induction heating and outputs a large current.
特許文献1では、スイッチ素子とコンデンサとを一対にし、それらを並列接続することによって、スイッチ素子及びコンデンサの分担電流が均等になるように配線を構成することを提案している。例えば、スイッチ素子から見たコンデンサまでの配線インダクタンスを均等化することにより、分担電流のアンバランスを抑制している。 Japanese Patent Application Laid-Open No. 2004-228620 proposes that the wiring is configured so that the sharing current of the switching element and the capacitor is equalized by pairing the switching element and the capacitor and connecting them in parallel. For example, the sharing current unbalance is suppressed by equalizing the wiring inductance from the switch element to the capacitor.
高周波で使用するには、配線インダクタンスによる寄生振動やその磁束による局部加熱等を抑制するために、配線インダクタンスを小さくすることが求められる。そのため、上記の従来技術のように、配線インダクタンスを利用して分担電流のアンバランスを抑制することは、高周波での使用には不向きである。
本発明の課題は、電流のアンバランスを効果的に抑制することである。
In order to use at a high frequency, it is required to reduce the wiring inductance in order to suppress parasitic vibration due to the wiring inductance, local heating due to the magnetic flux, and the like. For this reason, as in the above-described prior art, it is unsuitable for use at a high frequency to suppress the unbalance of the shared current using the wiring inductance.
An object of the present invention is to effectively suppress current imbalance.
本発明の一態様に係る単相インバータユニットは、直列に接続した高電位側スイッチ素子及び低電位側スイッチ素子を内蔵する複数のモジュールと、複数のモジュールの出力端子同士を並列接続し一端側に外部出力端子が形成された出力導体と、モジュールの正極端子同士を並列接続する正極導体と、モジュールの負極端子同士を並列接続する負極導体と、を有する一対の制御部を備える。そして、両制御部の正極導体同士および負極導体同士の一方又は両方を出力導体の他端側に接続されたモジュール側で接続する。 A single-phase inverter unit according to one embodiment of the present invention includes a plurality of modules each including a high-potential side switch element and a low-potential side switch element connected in series, and output terminals of the plurality of modules connected in parallel to one end side. A pair of control units including an output conductor having an external output terminal, a positive conductor that connects the positive terminals of the modules in parallel, and a negative conductor that connects the negative terminals of the modules in parallel are provided. Then, one or both of the positive electrode conductors and the negative electrode conductors of both control units are connected on the module side connected to the other end side of the output conductor.
本発明によれば、正極導体同士及び負極導体同士の少なくとも一方を、外部出力端子とは反対側で接続するため、電流のアンバランスを効果的に抑制することができる。 According to the present invention, since at least one of the positive electrode conductors and the negative electrode conductors is connected on the side opposite to the external output terminal, current imbalance can be effectively suppressed.
以下、本発明の実施形態を図面に基づいて説明する。なお、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものでない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Each drawing is schematic and may be different from the actual one. Further, the following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the configuration is not specified as follows. That is, the technical idea of the present invention can be variously modified within the technical scope described in the claims.
《構成》
図1は、単相インバータユニットの斜視図である。
単相インバータユニット10は、正極同士及び負極同士を接続した第1相制御部11(U相)、及び第2相制御部12(V相)を備える。
第1相制御部11は、第一のアーム構成部21と、第二のアーム構成部22と、第三のアーム構成部23と、P導体24(正極導体)と、N導体25(負極導体)と、出力導体26と、を備える。
第一のアーム構成部21、第二のアーム構成部22、及び第三のアーム構成部23は、予め定めた配列方向に沿って所定の間隔を空けて順に並べられている(並列配置)。ここでは、配列方向と直交する方向をユニット幅方向とする。
"Constitution"
FIG. 1 is a perspective view of a single-phase inverter unit.
The single-
The
The first
第一のアーム構成部21は、モジュール31、及び直流コンデンサ41を有する。モジュール31は、ユニット幅方向に沿って延在するようにパッケージされており、直列に接続した高電位側の半導体スイッチ素子、及び低電位側の半導体スイッチ素子が内蔵されている。半導体スイッチ素子は、具体的にはSi‐MOSFET、Si‐IGBTの他、SiC‐MOSFET、IGBT等のワイドバンドギャップ半導体素子を適用できる。モジュール31の上面には、ユニット幅方向の外側から内側に向けて順に、P端子111(正極端子)、N端子121(負極端子)、及び出力端子131が設けられている。P端子111は、高電位側の半導体スイッチ素子におけるドレインに接続され、N端子121は、低電位側の半導体スイッチ素子におけるソースに接続されている。出力端子131は、高電位側の半導体スイッチ素子におけるソースと、低電位側の半導体スイッチ素子のドレインと、の間に接続されている。直流コンデンサ41は、低インダクタンスのコンデンサであり、略直方体となるようにパッケージされており、P端子111の上方に配置され、モジュール31のP端子111、及びN端子121に並列に接続される。
The
同様に、第二のアーム構成部22は、モジュール32、及び直流コンデンサ42を有する。モジュール32の上面には、P端子112、N端子122、及び出力端子132が設けられている。直流コンデンサ42は、モジュール32のP端子112、及びN端子122に並列に接続される。第三のアーム構成部23は、モジュール33、及び直流コンデンサ43を有する。モジュール33の上面には、P端子113、N端子123、及び出力端子133が設けられている。直流コンデンサ43は、モジュール33のP端子113、及びN端子123に並列に接続される。
Similarly, the
直流コンデンサ41は、下方に引き出された口出し部51、並びに口出し部51に形成されたP端子141、及びN端子151を備える。口出し部51は、P端子用の口出し板と、N端子用の口出し板とを、絶縁物を介して密着させた構造であるが、ここでは便宜的に口出し部51をシート状にして描いている。同様に、直流コンデンサ42は、口出し部52、P端子142、及びN端子152を備え、直流コンデンサ43は、口出し部53、P端子143、及びN端子153を備える。
The
N導体25は、モジュール31〜33の上面に配置されると共に、配列方向に沿って延在し、P端子111、112、113、及びN端子121、122、123に対応する範囲を覆っている。P導体24は、N導体25の上面に配置されると共に、配列方向に沿って延在し、P端子111、112、113に対応する範囲を覆っている。P導体24とN導体25とは、絶縁フィルムシートを介して重ね合わせてラミネートし、低インダクタンス化している。なお、P導体24とN導体25は、夫々、端面も含めて全面を、絶縁フィルシートによってラミネートすることが好ましい。N導体25は、各モジュールのN端子121、122、123の夫々に、ボルトを介して接続される。P導体24は、各モジュールのP端子111、112、113の夫々に、ボルトを介して接続される。なお、N導体25は、P端子111、112、113に接続されるボルトとは絶縁されている。
The
P導体24には、ユニット幅方向における外側の端縁から上方に立ち上がる折り曲げ部27が形成されている。折り曲げ部27は、口出し部51におけるユニット幅方向の内面側に接触し、各直流コンデンサのP端子141、142、143の夫々に、ボルトを介して接続される。N導体25には、折り曲げ部27におけるユニット幅方向の内面側に沿って上方に立ち上がる折り曲げ部28が形成されている。折り曲げ部28は、口出し部51におけるユニット幅方向の外面側に接触し、各直流コンデンサのN端子151、152、153の夫々に、ボルトを介して接続される。折り曲げ部27と折り曲げ部28は、絶縁フィルムシートを介して重ね合わせてラミネートしてある。
出力導体26は、モジュール31〜33の上面に配置されると共に、配列方向に沿って延在し、各モジュールの出力端子131、132、133の夫々に接続される。出力導体26は、配列方向の一端側がモジュール33よりも外側に延長されており、その延長された部位に外部出力端子134を備える。
The
The
第2相制御部12は、第1相制御部11に対向して配置されており、ユニット幅方向の中心を通り、配列方向に沿った中心線Lを境にして、反転させた線対称の構成をなす。そのため詳細な説明は省略するが、第2相制御部12は、第1相制御部11と同様の構成を有する。すなわち、第2相制御部12は、第一のアーム構成部61と、第二のアーム構成部62と、第三のアーム構成部63と、P導体64(正極導体)と、N導体65(負極導体)と、出力導体66と、を備える。
第一のアーム構成部61は、モジュール71、及び直流コンデンサ81を有し、第二のアーム構成部62は、モジュール72、及び直流コンデンサ82を有し、第三のアーム構成部63は、モジュール73、及び直流コンデンサ83を有する。
The second
The
モジュール71の上面には、P端子211、N端子221、及び出力端子231が設けられている。モジュール72の上面には、P端子212、N端子222、及び出力端子232が設けられる。モジュール73の上面には、P端子213、N端子223、及び出力端子233が設けられている。
直流コンデンサ81は、口出し部91、P端子241、及びN端子251を備え、直流コンデンサ82は、口出し部92、P端子242、及びN端子252を備え、直流コンデンサ83は、口出し部93、P端子243、及びN端子253を備える。
P導体64には、折り曲げ部67が形成され、N導体65には、折り曲げ部68が形成される。出力導体66は、外部出力端子234を備える。
A P
The
A
第1相のP導体24、及び第2相のP導体64は、モジュール33,73側に形成された外部出力端子134、234とは反対側である配列方向の他端側に配置されたモジュール31,71側を、ユニット幅方向に沿って延在する接続部13によって接続されている。したがって、第1相のP導体24、及び第2相のP導体64は、接続部13で一体に接続されて、平面視で略U字状に形成されている。第1相のN導体25、及び第2相のN導体65は、モジュール33,73側に形成された外部出力端子134、234とは反対側である配列方向の他端側に配置されたモジュール31,71側を、ユニット幅方向に沿って延在する接続部14によって接続されている。したがって、第1相のN導体25、及び第2相のN導体65は、接続部14で一体に接続されて、平面視で略U字状に形成されている。P導体側の接続部13とN導体側の接続部14とは、絶縁フィルムシートを介して重ね合わせてラミネートしてある。
第1相の各モジュール31〜33、及び第2相の各モジュール71〜73は、冷却板15(冷却部)の上面に配置される。冷却板15には、フィンを設けた空冷形式や、水冷ジャケットの水冷形式を適用できる。
The first-
The first-
図2は、N導体及びP導体の断面を模式的に示す図である。
P導体24とN導体25とは、絶縁フィルムシート101によってラミネートされている。N導体25には、P端子111に接続されるボルト102との絶縁を確保するために、ボルト径よりも大きな貫通孔103が形成されている。すなわち、ボルト102は、N導体25と絶縁された状態で、P導体24及びP端子111に締結される。なお、N導体25は、ボルト104を介してN端子121に接続される。
FIG. 2 is a diagram schematically showing a cross section of the N conductor and the P conductor.
The
図3は、単相インバータユニットの等価回路を示す図である。
モジュール31において、高電位側の半導体スイッチ素子をQ11とし、低電位側の半導体スイッチ素子をQ21とし、コンデンサ素子をC11とする。半導体スイッチ素子Q11の配線インピーダンスをSZ11とし、半導体スイッチ素子Q21の配線インピーダンスをSZ21とし、コンデンサ素子C11の配線インピーダンスをCZ11とする。モジュール32において、高電位側の半導体スイッチ素子をQ12とし、低電位側の半導体スイッチ素子をQ22とし、コンデンサ素子をC12とする。半導体スイッチ素子Q12の配線インピーダンスをSZ12とし、半導体スイッチ素子Q22の配線インピーダンスをSZ22とし、コンデンサ素子C12の配線インピーダンスをCZ12とする。モジュール33において、高電位側の半導体スイッチ素子をQ13とし、低電位側の半導体スイッチ素子をQ21とし、コンデンサ素子をC13とする。半導体スイッチ素子Q13の配線インピーダンスをSZ13とし、半導体スイッチ素子Q23の配線インピーダンスをSZ23とし、コンデンサ素子C13の配線インピーダンスをCZ13とする。
FIG. 3 is a diagram showing an equivalent circuit of the single-phase inverter unit.
In the
P導体24において、第一のアーム構成部21と第二のアーム構成部22との間の配線ピーダンスをLZ11とし、第二のアーム構成部22と第三のアーム構成部23との間の配線インピーダンスをLZ12とする。N導体25において、第一のアーム構成部21と第二のアーム構成部22との間の配線ピーダンスをLZ21とし、第二のアーム構成部22と第三のアーム構成部23との間の配線インピーダンスをLZ22とする。出力導体26において、第一のアーム構成部21と第二のアーム構成部22との間の配線ピーダンスをLZ21とし、第二のアーム構成部22と第三のアーム構成部23との間の配線インピーダンスをLZ22とする。
In the
モジュール71において、高電位側の半導体スイッチ素子をQ31とし、低電位側の半導体スイッチ素子をQ41とし、コンデンサ素子をC31とする。半導体スイッチ素子Q31の配線インピーダンスをSZ31とし、半導体スイッチ素子Q41の配線インピーダンスをSZ41とし、コンデンサ素子C31の配線インピーダンスをCZ31とする。モジュール72において、高電位側の半導体スイッチ素子をQ32とし、低電位側の半導体スイッチ素子をQ42とし、コンデンサ素子をC32とする。半導体スイッチ素子Q32の配線インピーダンスをSZ32とし、半導体スイッチ素子Q42の配線インピーダンスをSZ42とし、コンデンサ素子C32の配線インピーダンスをCZ32とする。モジュール73において、高電位側の半導体スイッチ素子をQ33とし、低電位側の半導体スイッチ素子をQ43とし、コンデンサ素子をC33とする。半導体スイッチ素子Q33の配線インピーダンスをSZ33とし、半導体スイッチ素子Q43の配線インピーダンスをSZ43とし、コンデンサ素子C33の配線インピーダンスをCZ33とする。
In the
P導体64において、第一のアーム構成部61と第二のアーム構成部62との間の配線ピーダンスをLZ41とし、第二のアーム構成部62と第三のアーム構成部63との間の配線インピーダンスをLZ42とする。N導体65において、第一のアーム構成部61と第二のアーム構成部62との間の配線ピーダンスをLZ51とし、第二のアーム構成部62と第三のアーム構成部63との間の配線インピーダンスをLZ52とする。出力導体66において、第一のアーム構成部61と第二のアーム構成部62との間の配線ピーダンスをLZ61とし、第二のアーム構成部62と第三のアーム構成部63との間の配線インピーダンスをLZ62とする。
接続部13、つまり第1相制御部11及び第2相制御部12の正極同士間の配線インピーダンスをLZ71とする。接続部14、つまり第1相制御部11及び第2相制御部12の負極同士間の配線インピーダンスをLZ72とする。
In the
The wiring impedance between the positive electrodes of the
《作用効果》
次に、作用効果について説明する。
先ず、正極側の配線インピーダンスLZ71と、負極側の配線インピーダンスLZ71と、が不均等である場合について説明する。例えば、負極側の配線インピーダンスLZ72が、正極側の配線インピーダンスLZ71よりも大きいとする。半導体スイッチ素子Q11〜Q13、Q41〜Q43が導通しているとき、U相の第1相制御部11から出力した電流は、負荷回路に流れた後、V相の第2相制御部12に戻る。そして、半導体スイッチ素子Q41〜Q43から、先ずコンデンサ素子C31〜C33を通り、次に半導体スイッチ素子Q11〜Q13を通り、U相へと流れる。
<Effect>
Next, operational effects will be described.
First, the case where the wiring impedance LZ71 on the positive electrode side and the wiring impedance LZ71 on the negative electrode side are unequal will be described. For example, it is assumed that the wiring impedance LZ72 on the negative electrode side is larger than the wiring impedance LZ71 on the positive electrode side. When the semiconductor switch elements Q11 to Q13 and Q41 to Q43 are conducting, the current output from the U-phase first
ここで、V相の第2相制御部12に入り、V相の第2相制御部12から出るまでに、各半導体スイッチ素子、各コンデンサ素子に流れる電流は、配線インピーダンスLZ61、LZ62、LZ41、LZ42、LZ51、LZ52のうち二つを必ず通る。そのため、各半導体スイッチ素子と各コンデンサ素子に、電流アンバランスは生じづらくなる。これは、U相の第1相制御部11に入り、U相の第1相制御部11から出るときも同様である。また、半導体スイッチ素子Q21〜Q23、Q31〜Q33が導通しているときも同様である。さらに、正極側の配線インピーダンスLZ71が、負極側の配線インピーダンスLZ72よりも大きいときも同様である。
Here, the currents flowing through the semiconductor switch elements and the capacitor elements before entering the V-phase second
次に、正極側の配線インピーダンスLZ71と、負極側の配線インピーダンスLZ71と、が均等である場合について説明する。半導体スイッチ素子Q11〜Q13、Q41〜Q43が導通しているとき、U相の第1相制御部11から出力した電流は、負荷回路に流れた後、V相の第2相制御部12に戻る。V相の第2相制御部12に入り、U相の第1相制御部11から出るまでに、配線インピーダンスLZ61、LZ62、LZ41、LZ42、LZ51、LZ52のうち二つと、配線インピーダンスLZ71、LZ72のうち一つと、配線インピーダンスLZ11、LZ12、LZ21、LZ22、LZ31、LZ32のうち二つの、計五つを必ず通る。そのため、各半導体スイッチ素子と各コンデンサ素子に電流アンバランスは生じづらくなる。特に、この場合はコンデンサ素子C11〜C13、C31〜C33に分流することになる。これは、U相の第1相制御部11に入り、U相の第1相制御部11から出るときも同様である。また、半導体スイッチ素子Q21〜Q23、Q31〜Q33が導通しているときも同様である。
Next, a case where the wiring impedance LZ71 on the positive electrode side and the wiring impedance LZ71 on the negative electrode side are equal will be described. When the semiconductor switch elements Q11 to Q13 and Q41 to Q43 are conducting, the current output from the U-phase first
次に、比較例について説明する。
図4は、比較例を示す単相インバータユニットの斜視図である。
ここでは、U相の第1相制御部11だけを図示し、V相の第2相制御部12は図示を省略してある。図1と異なる点は、P導体同士の接続位置、及びN導体同士の接続位置であり、具体的にはP導体同士及びN導体同士を、配列方向の中央で接続している。
P導体24には、モジュール32の上面で折り曲げ部27に対向し、ユニット幅方向における内側の端縁から上方に立ち上がる折り曲げ部16が形成されている。折り曲げ部16には、図示しないV相の第2相制御部12におけるP導体と接続されるP端子161が形成されている。N導体25には、折り曲げ部16におけるユニット幅方向の内面側に沿って上方に立ち上がる折り曲げ部17が形成されている。折り曲げ部17には、図示しないV相の第2相制御部12におけるN導体と接続されるN端子162が形成されている。折り曲げ部16と折り曲げ部17とは、絶縁フィルムシートを介して重ね合わせてラミネートしてある。
Next, a comparative example will be described.
FIG. 4 is a perspective view of a single-phase inverter unit showing a comparative example.
Here, only the U-phase first
The
図5は、比較例を示す単相インバータユニットの等価回路を示す図である。
ここでは、折り曲げ部16、つまり第1相制御部11及び第2相制御部12の正極同士間の配線インピーダンスをLZ81とする。折り曲げ部17、つまり第1相制御部11及び第2相制御部12の負極同士間の配線インピーダンスをLZ82とする。
比較例における電流の流れについて説明する。
半導体スイッチ素子Q11〜Q13、Q41〜Q43が導通しているときには、U相の第1相制御部11から出力した電流は、負荷回路に流れた後、V相の第2相制御部12に戻る。そして、半導体スイッチ素子Q41〜Q43から、先ずコンデンサ素子C31〜C33を通り、次に半導体スイッチ素子Q11〜Q13を通り、U相へと流れる。または、半導体スイッチ素子Q41〜Q43から、先ずコンデンサ素子C11〜C13を通り、次に半導体スイッチ素子Q11〜Q13を通り、U相へと流れる。このとき、配線インピーダンスLZ61、LZ41、LZ51、LZ31、LZ11、LZ21の影響により、配列方向において、外部出力端子134に近い第三のアーム構成部23や、中央に位置する第二のアーム構成部22に電流が流れやすくなる。つまり、一部のアーム構成部の半導体スイッチ素子やコンデンサ素子に電流が流れやすくなり、電流のアンバランスが生じてしまう。
FIG. 5 is a diagram showing an equivalent circuit of a single-phase inverter unit showing a comparative example.
Here, the wiring impedance between the positive electrodes of the
A current flow in the comparative example will be described.
When the semiconductor switch elements Q11 to Q13 and Q41 to Q43 are conducting, the current output from the U-phase first
これに対して、図1及び図3の実施形態では、正極導体同士及び負極導体同士を、外部出力端子134、234とは反対側で接続しているため、一部のアーム構成部にだけ電流が流れやすくなるといった事態を抑制することができる。すなわち、効果的に電流のアンバランスを抑制することができる。
P導体24とN導体25(又はP導体64とN導体65)、折り曲げ部27と折り曲げ部28(折り曲げ部67と折り曲げ部68)、及び接続部13と接続部14は、夫々、絶縁フィルムシートを介して重ね合わせてラミネートしてある。これにより、省スペース化を実現でき、さらに部品点数の削減による組み立て作業時間の短縮を図ることができる。
各モジュールを、冷却板15の上面に配置しているので、各半導体スイッチ素子の過熱を抑制することができる。
On the other hand, in the embodiment of FIGS. 1 and 3, the positive conductors and the negative conductors are connected on the side opposite to the
The
Since each module is arranged on the upper surface of the cooling
《変形例》
上記の実施形態では、第1相制御部11の出力導体26と、第2相制御部12の出力導体66とを、個別に設けているが、これに限定されるものではなく、双方の一部を、絶縁材を介して重ね合わせてもよい。
図6は、出力導体の断面を模式に示した図である。
ここでは、第2相制御部12の出力導体66の一部に、第1相制御部11の出力導体26の一部を重ね合わせ、双方を絶縁フィルムシート101を介してラミネートしている。これにより、部品点数の削減による組み立て作業時間の短縮を図ることができる。
<Modification>
In the above embodiment, the
FIG. 6 is a diagram schematically showing a cross section of the output conductor.
Here, a part of the
上記の実施形態では、第1相制御部11、及び第2相制御部12の正極同士及び負極同士の双方を、出力端子とは反対側で接続しているが、これに限定されるものではない。すなわち、正極同士及び負極同士の少なくとも一方を、出力端子とは反対側で接続できればよい。
上記の実施形態では、N導体25の上にP導体24を重ねているが、これに限定されるものではなく、P導体24の上にN導体25を重ねるようにしてもよい。これに伴い、N導体65とP導体64との関係、及び接続部14と接続部13との関係も整合させる必要がある。
In the above embodiment, both the positive electrodes and the negative electrodes of the first
In the above embodiment, the
上記の実施形態では、モジュール31において、ユニット幅方向の外側から内側に向けてP端子111、及びN端子121を順に形成しているが、これに限定されるものではない。ユニット幅方向の外側から内側に向けてN端子121、及びP端子111を順に形成するようにしてもよい。また、モジュール31において、ユニット幅方向の外側から内側に向けて出力端子131、N端子121、及びP端子111の順、あるいはユニット幅方向の外側から内側に向けて出力端子131、P端子111、及びN端子121の順に形成するようにしてもよい。これに伴い、各モジュール32、33、71〜73においても、夫々のP端子及びN端子の配置を整合させる必要がある。
上記の実施形態では、三つのアーム構成部を並列に接続しているが、これに限定されるものではなく、二つのアーム構成部だけを並列に接続したり、四つ以上のアーム構成部を並列に接続したりしてもよい。
In the above embodiment, in the
In the above embodiment, the three arm components are connected in parallel, but the present invention is not limited to this, and only two arm components are connected in parallel, or four or more arm components are connected. You may connect in parallel.
以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。 Although the present invention has been described with reference to a limited number of embodiments, the scope of rights is not limited thereto, and modifications of the embodiments based on the above disclosure are obvious to those skilled in the art.
10…単相インバータユニット、11…第1相制御部、12…第2相制御部、13…接続部、14…接続部、15…冷却板、16、17…折り曲げ部、21〜23…アーム構成部、24…P導体、25…N導体、26…出力導体、27、28…折り曲げ部、31〜33…モジュール、41〜43…直流コンデンサ、51〜53…口出し部、61〜63…アーム構成部、64…P導体、65…N導体、66…出力導体、67、68…折り曲げ部、71〜73…モジュール、81〜83…直流コンデンサ、91〜93…口出し部、101…絶縁フィルムシート、102…ボルト、103…貫通孔、104…ボルト、111〜113…P端子、121〜123…N端子、131〜133…出力端子、134…外部出力端子、141〜143…P端子、151〜153…N端子、161…P端子、162…N端子、211〜213…P端子、221〜223…N端子、231〜233…出力端子、234…外部出力端子、241〜243…P端子、251〜253…N端子、LZ11、LZ12、LZ21、LZ22、LZ31、LZ32、LZ41、LZ42、LZ51、LZ52、LZ61、LZ62、LZ71、LZ72、LZ81、LZ82…配線インピーダンス、Q11〜Q13…半導体スイッチ素子、Q21〜Q23…半導体スイッチ素子、Q31〜Q33…半導体スイッチ素子、Q41〜Q43…半導体スイッチ素子、C11〜C13…コンデンサ素子、C31〜C33…コンデンサ素子、
DESCRIPTION OF
Claims (8)
前記複数のモジュールの出力端子同士を並列接続し一端側に外部出力端子が形成された出力導体と、
前記モジュールの正極端子同士を並列接続する正極導体と、
前記モジュールの負極端子同士を並列接続する負極導体と、
を有する一対の制御部を備え、
両制御部の正極導体同士および負極導体同士の一方又は両方を前記出力導体の他端側に接続されたモジュール側で接続したことを特徴とする単相インバータユニット。 A plurality of modules incorporating a high potential side switch element and a low potential side switch element connected in series; and
An output conductor in which the output terminals of the plurality of modules are connected in parallel and an external output terminal is formed on one end side;
A positive conductor for connecting the positive terminals of the modules in parallel;
A negative conductor for connecting the negative terminals of the module in parallel;
A pair of control units having
A single-phase inverter unit characterized in that one or both of the positive electrode conductors and the negative electrode conductors of both control units are connected on the module side connected to the other end side of the output conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137810A JP2018011400A (en) | 2016-07-12 | 2016-07-12 | Single phase inverter unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016137810A JP2018011400A (en) | 2016-07-12 | 2016-07-12 | Single phase inverter unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018011400A true JP2018011400A (en) | 2018-01-18 |
Family
ID=60994470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016137810A Withdrawn JP2018011400A (en) | 2016-07-12 | 2016-07-12 | Single phase inverter unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018011400A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201510A (en) * | 2018-05-18 | 2019-11-21 | 東芝三菱電機産業システム株式会社 | Electric power conversion system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245951A (en) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | Semiconductor stack |
JPH10501679A (en) * | 1994-06-10 | 1998-02-10 | ノースロップ グラマン コーポレーション | Improved EMI filter shape for power inverter |
JP2002017092A (en) * | 2000-06-30 | 2002-01-18 | Nissan Motor Co Ltd | Wiring structure |
JP2006121834A (en) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | Power conversion apparatus |
US20070247027A1 (en) * | 2006-04-20 | 2007-10-25 | Abb Oy | Electric connection and electric component |
JP2008311344A (en) * | 2007-06-13 | 2008-12-25 | Fuji Electric Systems Co Ltd | Capacitor |
-
2016
- 2016-07-12 JP JP2016137810A patent/JP2018011400A/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245951A (en) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | Semiconductor stack |
JPH10501679A (en) * | 1994-06-10 | 1998-02-10 | ノースロップ グラマン コーポレーション | Improved EMI filter shape for power inverter |
JP2002017092A (en) * | 2000-06-30 | 2002-01-18 | Nissan Motor Co Ltd | Wiring structure |
JP2006121834A (en) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | Power conversion apparatus |
US20070247027A1 (en) * | 2006-04-20 | 2007-10-25 | Abb Oy | Electric connection and electric component |
JP2008311344A (en) * | 2007-06-13 | 2008-12-25 | Fuji Electric Systems Co Ltd | Capacitor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201510A (en) * | 2018-05-18 | 2019-11-21 | 東芝三菱電機産業システム株式会社 | Electric power conversion system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153708B2 (en) | Three-level power converter | |
US9520810B2 (en) | Three-level power converter and power unit thereof | |
US9641092B2 (en) | Power converter | |
CN105593989B (en) | Semiconductor stack for a converter with buffer-capacitors | |
JPH03285570A (en) | Inverter device | |
JP5835167B2 (en) | Power module structure | |
JP2021035205A (en) | Semiconductor switching unit | |
US10284111B2 (en) | Power conversion apparatus having connection conductors having inductance which inhibits ripple current | |
US10536090B2 (en) | Bus bar structure and power conversion device using same | |
JP2014222962A (en) | Power conversion device | |
JP4957842B2 (en) | Power converter | |
JP2018011400A (en) | Single phase inverter unit | |
EP3562023B1 (en) | Power conversion device | |
US9929677B2 (en) | Three-level active neutral point converter | |
JP6575072B2 (en) | Phase unit and three-level power converter using the same | |
JP6604097B2 (en) | Switching circuit and power converter | |
JPH08140363A (en) | Power converter | |
JP6314099B2 (en) | Power converter | |
JP2008306867A (en) | Power conversion equipment and method of connecting electrical part | |
JP2002044960A (en) | Power converter | |
JP2005065414A (en) | Inverter device | |
JP5012233B2 (en) | Power converter and method for connecting laminated wiring conductor | |
US11469681B2 (en) | Power supply device | |
JP2015091178A (en) | Three-level power conversion device | |
JP2023018359A (en) | power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200924 |