JP2023018359A - power converter - Google Patents

power converter Download PDF

Info

Publication number
JP2023018359A
JP2023018359A JP2021122421A JP2021122421A JP2023018359A JP 2023018359 A JP2023018359 A JP 2023018359A JP 2021122421 A JP2021122421 A JP 2021122421A JP 2021122421 A JP2021122421 A JP 2021122421A JP 2023018359 A JP2023018359 A JP 2023018359A
Authority
JP
Japan
Prior art keywords
fuses
phase
multilayer laminated
laminated conductor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021122421A
Other languages
Japanese (ja)
Inventor
高明 原田
Takaaki Harada
智大 田中
Tomohiro Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2021122421A priority Critical patent/JP2023018359A/en
Publication of JP2023018359A publication Critical patent/JP2023018359A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a power converter capable of improving current balance.SOLUTION: A power converter comprises: a power conversion component that includes a capacitor and a semiconductor switch; and a multilayer laminated conductor that alternately laminates a plurality of plate-shaped conductors electrically connected to the power conversion component and a plurality of plate-shaped insulators with respect to the plurality of plate-shaped conductors. The multilayer insulation conductor includes: a first sub-multilayer laminated conductor connected to the semiconductor switch; and a second sub-multilayer laminated conductor connected to the capacitor, each provided corresponding to each phase. The power converter further comprises: a plurality of first fuses provided corresponding to a positive side; and a plurality of second fuses provided corresponding to a negative side, connected between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor, each corresponding to each phase. The plurality of first and second fuses are arranged in a first direction. One fuses of the plurality of first and second fuses arranged between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor are arranged so as not to be adjacent to each other.SELECTED DRAWING: Figure 9

Description

本開示は、電力変換装置に関する。 The present disclosure relates to power converters.

従来の電力変換装置は、多層積層導体上に複数のスイッチング素子および電解コンデンサが載置されて構成されている。 A conventional power converter is configured by mounting a plurality of switching elements and electrolytic capacitors on a multilayer laminated conductor.

多層積層導体は、正側の導体板と負側の導体板とが絶縁板を介して積層されて構成されている(特許文献1および2)。各スイッチング素子の正側の端子および負側の端子は、それぞれ多層積層導体の正側の導体板および負側の導体板に接続されている。また、電解コンデンサの正側の端子および負側の端子は、それぞれ多層積層導体の正側の導体板および負側の導体板に接続されている。 A multilayer laminated conductor is configured by laminating a positive conductor plate and a negative conductor plate via an insulating plate (Patent Documents 1 and 2). A positive terminal and a negative terminal of each switching element are connected to a positive conductor plate and a negative conductor plate of the multilayer laminated conductor, respectively. The positive terminal and the negative terminal of the electrolytic capacitor are connected to the positive conductor plate and the negative conductor plate of the multilayer laminated conductor, respectively.

電力変換装置に多層積層導体を用いることによりインダクタンス低下をさせることが可能であり、回路素子のサージ電圧を低下させることが可能である。 By using a multilayer laminated conductor in a power conversion device, it is possible to reduce the inductance, and it is possible to reduce the surge voltage of circuit elements.

特許5609298号Patent No. 5609298 特許6824840号Patent No. 6824840

一方で、電力変換装置の多層積層導体に回路素子を配置する際において、回路素子の電流バランスを改善することは重要である。電流バランスが悪い回路素子の配置の場合には発熱量が多くなり電力変換装置の温度許容値を超える可能性があるからである。この点で、電力変換装置において電流バランスを改善する点でさらに工夫する必要がある。 On the other hand, it is important to improve the current balance of the circuit elements when arranging the circuit elements on the multi-layer laminated conductor of the power converter. This is because, in the case of arrangement of circuit elements with poor current balance, the amount of heat generated increases and may exceed the allowable temperature value of the power converter. In this respect, it is necessary to devise further in terms of improving the current balance in the power converter.

本開示は、上記の課題を解決するためになされたものであって、電流バランスを改善することが可能な電力変換装置を提供する。 The present disclosure has been made to solve the above problems, and provides a power conversion device capable of improving current balance.

ある局面に従う電力変換装置は、コンデンサと、半導体スイッチとを含む電力変換部品と、電力変換部品と電気的に接続する、複数の板状導体と、複数の板状導体に対して複数の板状絶縁体を交互に積層した多層積層導体とを備える。多層積層導体は、各相にそれぞれ対応して設けられる、半導体スイッチと接続される第1サブ多層積層導体と、コンデンサと接続される第2サブ多層積層導体とを含む。各相にそれぞれ対応して、第1サブ多層積層導体と第2サブ多層積層導体との間に接続され、正極側に対応して設けられる複数の第1ヒューズと、負極側に対応して設けられる複数の第2ヒューズとをさらに備える。複数の第1および第2ヒューズは、第1方向に沿って配置される。第1サブ多層積層導体と第2サブ多層積層導体との間に配置される複数の第1および第2のヒューズのうちの一方のヒューズが互いに隣接しないように配置する。 A power conversion device according to one aspect includes a power conversion component including a capacitor and a semiconductor switch, a plurality of plate-shaped conductors electrically connected to the power conversion component, and a plurality of plate-shaped conductors for the plurality of plate-shaped conductors. and a multilayer laminated conductor in which insulators are alternately laminated. The multilayer laminated conductor includes a first sub-multilayer laminated conductor connected to the semiconductor switch and a second sub-multilayer laminated conductor connected to the capacitor, which are provided corresponding to each phase. A plurality of first fuses connected between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor corresponding to each phase and provided corresponding to the positive electrode side, and a plurality of first fuses provided corresponding to the negative electrode side. and a plurality of second fuses that are connected to each other. A plurality of first and second fuses are arranged along a first direction. One fuse of the plurality of first and second fuses arranged between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor is arranged so as not to be adjacent to each other.

好ましくは、電流経路が形成される複数の第1のヒューズおよび複数の第2のヒューズのうちの一方のヒューズは互いに隣接しないように配置する。 Preferably, one of the plurality of first fuses and the plurality of second fuses forming the current path is arranged so as not to be adjacent to each other.

好ましくは、複数の第1および第2ヒューズの各々は、交互に順番に配置される。
好ましくは、コンデンサと半導体スイッチは、多層積層導体の一方側に設けられる。複数の第1および第2ヒューズは、多層積層導体の他方側に設けられる。
Preferably, each of the plurality of first and second fuses are arranged in alternating order.
Preferably, the capacitor and the semiconductor switch are provided on one side of the multilayer laminated conductor. A plurality of first and second fuses are provided on the other side of the multilayer laminated conductor.

好ましくは、各相に対応して設けられる第1サブ多層積層導体は、半導体スイッチと複数の第1および第2ヒューズとの間に開口領域を有する。 Preferably, the first sub-multilayer laminated conductor provided corresponding to each phase has an open area between the semiconductor switch and the plurality of first and second fuses.

本開示の電力変換装置は、電流バランスを改善することが可能である。 The power conversion device of the present disclosure can improve current balance.

実施形態に基づく電力変換システム1の構成について説明する図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the structure of the power conversion system 1 based on embodiment. 実施形態に基づく双方向変換器2の回路構成について説明する図である。It is a figure explaining circuit composition of bidirectional converter 2 based on an embodiment. 実施形態に基づく双方向変換器2の構成について説明する図である。It is a figure explaining the structure of the bidirectional converter 2 based on embodiment. 実施形態に基づく多層積層導体について説明する図である。It is a figure explaining the multilayer laminated conductor based on embodiment. 実施形態に基づく多層積層導体の概略構造について説明する図である。It is a figure explaining the schematic structure of the multilayer laminated conductor based on embodiment. 比較例に基づく電力変換装置のヒューズ20の配置について説明する図である。FIG. 10 is a diagram illustrating the arrangement of fuses 20 in a power conversion device based on a comparative example; 比較例に基づく電力変換装置のヒューズ20の配置に従う電流経路について説明する図である。FIG. 5 is a diagram illustrating current paths according to the arrangement of fuses 20 in a power conversion device based on a comparative example; 別の比較例に基づく電力変換装置のヒューズ20の配置について説明する図である。FIG. 11 is a diagram illustrating the arrangement of fuses 20 in a power conversion device based on another comparative example; 実施形態に基づく電力変換装置のヒューズ20の配置について説明する図である。It is a figure explaining arrangement|positioning of the fuse 20 of the power converter device based on embodiment. 実施形態および比較例に基づく電流ばらつきの解析結果について説明する図である。FIG. 5 is a diagram for explaining analysis results of current variations based on the embodiment and a comparative example; 実施形態の変形例に従う電力変換装置の多層積層導体について説明する図である。It is a figure explaining the multilayer laminated conductor of the power converter device according to the modification of embodiment.

本実施形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。 This embodiment will be described in detail with reference to the drawings. The same or corresponding parts in the drawings are given the same reference numerals, and the description thereof will not be repeated.

図1は、実施形態に基づく電力変換システム1の構成について説明する図である。図1を参照して、電力変換システム1は、商用電源5と接続され、交流負荷15に電力を供給する瞬低補償装置10を含む。瞬低補償装置10は、補償給電回路11と、ハイスピードスイッチ(以下、HSSとも称する)8と、入力遮断器6と、出力遮断器7,9と、バイパス回路に設けられたバイパス遮断器12とを含む。補償給電回路11は、双方向変換器2と、蓄電装置3と、変圧器4とを含む。 Drawing 1 is a figure explaining the composition of power conversion system 1 based on an embodiment. Referring to FIG. 1 , power conversion system 1 includes voltage sag compensator 10 that is connected to commercial power source 5 and supplies power to AC load 15 . The voltage sag compensator 10 includes a compensating power supply circuit 11, a high speed switch (hereinafter also referred to as HSS) 8, an input circuit breaker 6, output circuit breakers 7 and 9, and a bypass circuit breaker 12 provided in a bypass circuit. including. Compensating power supply circuit 11 includes bidirectional converter 2 , power storage device 3 , and transformer 4 .

本例においては、電力変換装置である主に双方向変換器2について説明するが、その他の電力変換装置についても同様に適用可能である。 In this example, the bidirectional converter 2, which is a power conversion device, will be mainly described, but other power conversion devices can be similarly applied.

双方向変換器2は、蓄電装置3と、変圧器4との間に設けられ、蓄電装置3に充電するために直流電圧を供給し、蓄電装置3から放電される直流電圧を交流電圧に変換して出力する。 The bidirectional converter 2 is provided between the power storage device 3 and the transformer 4, supplies a DC voltage to charge the power storage device 3, and converts the DC voltage discharged from the power storage device 3 into an AC voltage. and output.

図2は、実施形態に基づく双方向変換器2の回路構成について説明する図である。図2を参照して、双方向変換器2は、半導体スイッチである複数の半導体スイッチIGBTと、複数のコンデンサ40とを含む。 FIG. 2 is a diagram illustrating the circuit configuration of the bidirectional converter 2 based on the embodiment. Referring to FIG. 2 , bidirectional converter 2 includes a plurality of semiconductor switch IGBTs, which are semiconductor switches, and a plurality of capacitors 40 .

U相、V相、W相の各相に対応して複数の半導体スイッチIGBTが設けられる。各相に対応して保護回路としてスナバ回路30が設けられる。スナバ回路30は、半導体スイッチIGBTの遮断時に生じる過渡的な高電圧を吸収する。 A plurality of semiconductor switch IGBTs are provided corresponding to each phase of U-phase, V-phase and W-phase. A snubber circuit 30 is provided as a protection circuit for each phase. The snubber circuit 30 absorbs a transient high voltage that occurs when the semiconductor switch IGBT is cut off.

本例においては、スナバ回路30~32(以下、総称してスナバ回路30とも称する)がそれぞれ設けられている場合が示されている。 In this example, snubber circuits 30 to 32 (hereinafter also collectively referred to as snubber circuit 30) are provided.

また、各相に対応して正極側(P側)と、負極側(N側)の電流経路にそれぞれヒューズが設けられている。一例として、U相の正極側(P側)にヒューズ20と、U相の負極側(N側)にヒューズ21とが設けられている。V相の正極側(P側)にヒューズ22と、U相の負極側(N側)にヒューズ23とが設けられている。W相の正極側(P側)にヒューズ24と、U相の負極側(N側)にヒューズ25とが設けられている。本例においては、総称してヒューズ20とも称する。 Further, fuses are provided in the current paths of the positive electrode side (P side) and the negative electrode side (N side) corresponding to each phase. As an example, a fuse 20 is provided on the positive side (P side) of the U phase, and a fuse 21 is provided on the negative side (N side) of the U phase. A fuse 22 is provided on the positive side (P side) of the V phase, and a fuse 23 is provided on the negative side (N side) of the U phase. A fuse 24 is provided on the positive side (P side) of the W phase, and a fuse 25 is provided on the negative side (N side) of the U phase. In this example, they are also collectively referred to as fuses 20 .

複数のコンデンサ40は、互いに並列に設けられている。正電極PBと中性電極MBとの間および負電極NBと中性電極MBとの間に接続される。 A plurality of capacitors 40 are provided in parallel with each other. It is connected between the positive electrode PB and the neutral electrode MB and between the negative electrode NB and the neutral electrode MB.

図3は、実施形態に基づく双方向変換器2の構成について説明する図である。
図3を参照して、双方向変換器2は、後述する多層積層導体上に半導体スイッチIGBTと、コンデンサ40と、ヒューズ20と、スナバ回路30とが実装されることにより構成されている。
FIG. 3 is a diagram illustrating the configuration of the bidirectional converter 2 based on the embodiment.
Referring to FIG. 3, bidirectional converter 2 is configured by mounting a semiconductor switch IGBT, a capacitor 40, a fuse 20, and a snubber circuit 30 on a multilayer laminated conductor, which will be described later.

双方向変換器2は、複数の半導体スイッチIGBTと、9つのスナバ回路30と、12個のヒューズ20と、12個のコンデンサ40とを含む。 Bidirectional converter 2 includes a plurality of semiconductor switches IGBTs, nine snubber circuits 30 , twelve fuses 20 and twelve capacitors 40 .

双方向変換器2の各部品は多層積層導体を用いて接続される。
本例においては、各部品は、積層された正電極PBと、中性電極MBと、負電極NBと適宜接続される。
Each component of the bidirectional transducer 2 is connected using multilayer laminated conductors.
In this example, each component is appropriately connected to the stacked positive electrode PB, neutral electrode MB, and negative electrode NB.

一例として、多層積層導体の上面(表面)側には、スナバ回路30と、ヒューズ20とが配置される。多層積層導体の下面(背面)側には、コンデンサ40と、半導体スイッチIGBTとが配置される。 As an example, a snubber circuit 30 and a fuse 20 are arranged on the top (surface) side of the multilayer laminated conductor. A capacitor 40 and a semiconductor switch IGBT are arranged on the lower surface (back surface) side of the multilayer laminated conductor.

多層積層導体の端部領域には、U相、V相、W相の交流ラインが接続されている。
図4は、実施形態に基づく多層積層導体について説明する図である。
U-phase, V-phase, and W-phase AC lines are connected to end regions of the multilayer conductor.
FIG. 4 is a diagram illustrating a multilayer laminated conductor based on the embodiment.

図4を参照して、本例においては、多層積層導体に実装されるヒューズ20以外の他の部品を除いた場合が示されている。 Referring to FIG. 4, this example shows a case where components other than the fuse 20 mounted on the multilayer laminated conductor are excluded.

多層積層導体は、各(U、V、W)相にそれぞれ対応して設けられる、半導体スイッチIGBT等と接続される第1サブ多層積層導体SB0~SB2と、コンデンサ40と接続される第2サブ多層積層導体SB3とを含む。 The multilayer laminated conductor includes first sub-multilayer laminated conductors SB0 to SB2 connected to semiconductor switches IGBTs and the like, and second sub-layered conductors SB0 to SB2 connected to the capacitor 40, which are provided corresponding to the respective (U, V, W) phases. and a multilayer laminated conductor SB3.

また、ヒューズ20は、各相にそれぞれ対応して、第1サブ多層積層導体SB0~SB2と、第2サブ多層積層導体SB3との間に接続され、電流経路を形成する。 The fuses 20 are connected between the first sub-multilayer laminated conductors SB0 to SB2 and the second sub-multilayer laminated conductor SB3 corresponding to each phase to form current paths.

図5は、実施形態に基づく多層積層導体の概略構造について説明する図である。
図5に示されるように、多層積層導体は、電力変換部品と電気的に接続する、複数の板状導体と、複数の板状導体に対して複数の板状絶縁体を交互に積層した多層積層導体である。具体的には、多層積層導体は、第1電極(負電極NB)が形成された第1導体板122と、第2電極(中性電極MB)が形成された第2導体板123と、第3電極(正電極PB)が形成された第3導体板124と、4枚の絶縁板126~129とを有する。
FIG. 5 is a diagram illustrating a schematic structure of a multilayer laminated conductor based on the embodiment.
As shown in FIG. 5, the multilayer laminated conductor includes a plurality of plate-shaped conductors electrically connected to the power conversion component, and a plurality of plate-shaped insulators alternately laminated on the plurality of plate-shaped conductors. It is a laminated conductor. Specifically, the multilayer laminated conductor includes a first conductor plate 122 having a first electrode (negative electrode NB) formed thereon, a second conductor plate 123 having a second electrode (neutral electrode MB) formed thereon, and a second conductor plate 123 having a second electrode (neutral electrode MB) formed thereon. It has a third conductor plate 124 on which three electrodes (positive electrode PB) are formed, and four insulating plates 126-129.

これらは、下方から絶縁板126、負電極導体板122、絶縁板127、中性電極導体板123、絶縁板128、正電極導体板124、絶縁板129の順で積層されている。多層積層導体は、板状であり、その板面の形状は、略長方形に形成されている。なお、説明を簡易にするために絶縁板126~129は省略している。 These are laminated in the order of insulating plate 126, negative electrode conductor plate 122, insulating plate 127, neutral electrode conductor plate 123, insulating plate 128, positive electrode conductor plate 124, and insulating plate 129 from below. The multilayer laminated conductor is plate-shaped, and the shape of the plate surface is formed in a substantially rectangular shape. Note that the insulating plates 126 to 129 are omitted for simplification of explanation.

第1導体板122~第3導体板124および絶縁板126~129の所定の位置には、穴あけ加工による複数の接続孔が形成されていて、複数の接続孔には接続用ボルト(図示しない。)が挿入されている。この接続用ボルトにより、各部品と正電極PB、中性電極MB、負電極NBを所定位置で電気的に接続することが可能に設けられている。 A plurality of connection holes are formed by drilling at predetermined positions of the first conductor plate 122 to third conductor plate 124 and the insulating plates 126 to 129, and connection bolts (not shown) are inserted into the plurality of connection holes. ) is inserted. These connecting bolts are provided so as to electrically connect each component with the positive electrode PB, the neutral electrode MB, and the negative electrode NB at predetermined positions.

図6は、比較例に基づく電力変換装置のヒューズ20の配置について説明する図である。図6において、多層積層導体の表面側を上面視した場合が示されている。ヒューズ20は、各相にそれぞれ対応して、第1サブ多層積層導体SB0~SB2と、第2サブ多層積層導体SB3との間に接続され、電流経路を形成している。 FIG. 6 is a diagram illustrating the arrangement of fuses 20 in a power converter based on a comparative example. FIG. 6 shows the case where the surface side of the multilayer laminated conductor is viewed from above. The fuses 20 are connected between the first sub-multilayer laminated conductors SB0 to SB2 and the second sub-multilayer laminated conductor SB3 corresponding to each phase to form current paths.

複数のヒューズ20は、水平方向に沿って配置される。各ヒューズ20は、第2サブ多層積層導体SB3に対して水平方向と直交する垂直方向に配置された第1サブ多層積層導体SB0~SB2と接続されるように配置される。 A plurality of fuses 20 are arranged along the horizontal direction. Each fuse 20 is arranged to be connected to the first sub-multilayer laminated conductors SB0 to SB2 arranged in the vertical direction perpendicular to the horizontal direction with respect to the second sub-multilayer laminated conductor SB3.

ここで、ヒューズ20は、P側と、N側とに2個ずつ設けられる。配置順は、各相に対応して左からN、N、P、P側の順番でヒューズ20を配置した場合が示されている。 Here, two fuses 20 are provided on the P side and two on the N side. The order of arrangement shows the case where the fuses 20 are arranged in the order of N, N, P, P side from the left corresponding to each phase.

図7は、比較例に基づく電力変換装置のヒューズ20の配置に従う電流経路について説明する図である。図7において、V相のACラインと、U相のACラインとの間の電流経路が示されている。 FIG. 7 is a diagram illustrating current paths according to the arrangement of fuses 20 in a power conversion device based on a comparative example. FIG. 7 shows current paths between the V-phase AC line and the U-phase AC line.

本例においては、U相に対応して設けられた複数の半導体スイッチIGBTに流れる8つの電流解析パターン(1)~(8)について説明する。 In this example, eight current analysis patterns (1) to (8) flowing through a plurality of semiconductor switches IGBTs provided corresponding to the U phase will be described.

電流解析パターン(1)は、U相の負極(N)側の半導体スイッチIGBTがスイッチングし、V相の正極(P)側の半導体スイッチIGBTが全て常にオンする場合である。 The current analysis pattern (1) is a case where the U-phase negative (N) side semiconductor switch IGBT switches and the V-phase positive (P) side semiconductor switch IGBTs are all always turned on.

電流経路は、V相のACライン→V相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→U相の負極(N)側の半導体スイッチIGBT→U相のACラインとなる。 The current path is V-phase AC line→V-phase positive electrode (P) side semiconductor switch IGBT→P-side fuse→P-side capacitor→N-side capacitor→N-side fuse→U-phase negative electrode (N) side Semiconductor switch IGBT→AC line of U phase.

電流解析パターン(2)は、U相の負極(N)側の半導体スイッチIGBTがスイッチングし、W相の正極(P)側の半導体スイッチIGBTが全て常にオンする場合である。 Current analysis pattern (2) is a case where the semiconductor switch IGBT on the U-phase negative (N) side switches and all the semiconductor switches IGBT on the W-phase positive (P) side are always on.

電流経路は、W相のACライン→W相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→U相の負極(N)側の半導体スイッチIGBT→U相のACラインとなる。 The current path is: W-phase AC line → W-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → U-phase negative (N) side Semiconductor switch IGBT→AC line of U phase.

電流解析パターン(3)は、U相の正極(P)側の半導体スイッチIGBTがスイッチングし、V相の負極(N)側の半導体スイッチIGBTが全て常にオンする場合である。 The current analysis pattern (3) is a case where the U-phase positive (P) side semiconductor switch IGBT switches and the V-phase negative (N) side semiconductor switch IGBTs are all always turned on.

電流経路は、U相のACライン→U相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→V相の負極(N)側の半導体スイッチIGBT→V相のACラインとなる。 The current path is: U-phase AC line → U-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → V-phase negative (N) side Semiconductor switch IGBT→V-phase AC line.

電流解析パターン(4)は、U相の正極(P)側の半導体スイッチIGBTがスイッチングし、W相の負極(N)側の半導体スイッチIGBTが全て常にオンする場合である。 Current analysis pattern (4) is a case where the semiconductor switch IGBT on the positive (P) side of the U phase switches and all the semiconductor switches IGBT on the negative (N) side of the W phase are always on.

電流経路は、U相のACライン→U相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→W相の負極(N)側の半導体スイッチIGBT→V相のACラインとなる。 The current path is: U-phase AC line → U-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → W-phase negative (N) side Semiconductor switch IGBT→V-phase AC line.

電流解析パターン(5)は、V相の正極(P)側の半導体スイッチIGBTがスイッチングし、U相の負極(N)側の半導体スイッチIGBTが全て常にオンする場合である。 Current analysis pattern (5) is a case where the semiconductor switch IGBT on the positive (P) side of the V phase is switched, and the semiconductor switch IGBT on the negative (N) side of the U phase is always on.

電流経路は、V相のACライン→V相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→U相の負極(N)側の半導体スイッチIGBT→U相のACラインとなる。 The current path is V-phase AC line→V-phase positive electrode (P) side semiconductor switch IGBT→P-side fuse→P-side capacitor→N-side capacitor→N-side fuse→U-phase negative electrode (N) side Semiconductor switch IGBT→AC line of U phase.

電流解析パターン(6)は、W相の正極(P)側の半導体スイッチIGBTがスイッチングし、U相の負極(N)側の半導体スイッチIGBTが全て常にオンする場合である。 Current analysis pattern (6) is a case where the semiconductor switch IGBT on the W-phase positive (P) side switches and the semiconductor switch IGBT on the U-phase negative (N) side are all always on.

電流経路は、W相のACライン→W相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→U相の負極(N)側の半導体スイッチIGBT→U相のACラインとなる。 The current path is: W-phase AC line → W-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → U-phase negative (N) side Semiconductor switch IGBT→AC line of U phase.

電流解析パターン(7)は、V相の負極(N)側の半導体スイッチIGBTがスイッチングし、U相の正極(P)側の半導体スイッチIGBTが全て常にオンする場合である。 The current analysis pattern (7) is a case where the V-phase negative (N) side semiconductor switch IGBTs are switched, and the U-phase positive (P) side semiconductor switch IGBTs are all always turned on.

電流経路は、U相のACライン→U相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→V相の負極(N)側の半導体スイッチIGBT→V相のACラインとなる。 The current path is: U-phase AC line → U-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → V-phase negative (N) side Semiconductor switch IGBT→V-phase AC line.

電流解析パターン(8)は、W相の負極(N)側の半導体スイッチIGBTがスイッチングし、U相の正極(P)側の半導体スイッチIGBTが全て常にオンする場合である。 The current analysis pattern (8) is a case where the W-phase negative (N) side semiconductor switch IGBT switches and the U-phase positive (P) side semiconductor switch IGBTs are all always turned on.

電流経路は、U相のACライン→U相の正極(P)側の半導体スイッチIGBT→P側のヒューズ→P側コンデンサ→N側コンデンサ→N側のヒューズ→W相の負極(N)側の半導体スイッチIGBT→W相のACラインとなる。 The current path is: U-phase AC line → U-phase positive (P) side semiconductor switch IGBT → P-side fuse → P-side capacitor → N-side capacitor → N-side fuse → W-phase negative (N) side Semiconductor switch IGBT→W-phase AC line.

実施形態においては、各電流解析パターンの電流ばらつきを算出する。具体的には、電流ばらつき率を算出する。 In the embodiment, the current variation of each current analysis pattern is calculated. Specifically, the current variation rate is calculated.

電流ばらつき率は、(最大電流値-平均電流値)/平均電流値×100により算出される。すなわち、最大電流値と平均電流値との差が大きいほど電流ばらつき率は大きくなる。電流ばらつき率が低いほど電流バランスが良く、電流ばらつき率が大きいほど電流バランスが悪い。 The current variation rate is calculated by (maximum current value−average current value)/average current value×100. That is, the greater the difference between the maximum current value and the average current value, the greater the current variation rate. The lower the current variation rate, the better the current balance, and the higher the current variation rate, the worse the current balance.

本例に示されている電流経路は、電流解析パターン(7)に従うものである。この場合、電流ばらつき率が大きい結果が得られた。その理由は、U相からV相に電流が流れる際に電流が流れやすい電流経路が形成されるからである。具体的には、P側のヒューズが互いに隣接し、N側のヒューズも互いに隣接し、電流経路として分断されにくい配置となるからである。 The current paths shown in this example follow the current analysis pattern (7). In this case, a large current variation rate was obtained. The reason for this is that a current path is formed in which the current flows easily when the current flows from the U-phase to the V-phase. Specifically, this is because the P-side fuses are adjacent to each other, and the N-side fuses are also adjacent to each other, so that the current paths are less likely to be cut off.

また、電流解析パターン(8)もU相からW相に電流が流れる際に電流が流れやすい電流経路が形成される。P側のヒューズが互いに隣接し、N側のヒューズも互いに隣接し、電流経路として分断されにくい配置となるからである。 Also, the current analysis pattern (8) forms a current path through which the current flows easily when the current flows from the U phase to the W phase. This is because the fuses on the P side are adjacent to each other, and the fuses on the N side are also adjacent to each other, so that the current paths are not easily cut off.

実施形態においては、電流経路となるヒューズ20の配置を工夫することにより電流バランスを改善する。 In the embodiment, the current balance is improved by devising the arrangement of the fuses 20 serving as current paths.

具体的には、隣接する相間であるU相とV相との間で電流が流れる際に電流経路となるP側およびN側のヒューズ20同士がともに隣接しないように配置する。 Specifically, the P-side and N-side fuses 20 serving as a current path when current flows between the U phase and the V phase, which are adjacent phases, are arranged so as not to be adjacent to each other.

第1サブ多層積層導体SB0と第2サブ多層積層導体SB3との間に配置されるP側およびN側の一方のヒューズ20が互いに隣接しないように配置する。 One of the P-side and N-side fuses 20 arranged between the first sub-multilayer laminated conductor SB0 and the second sub-multilayer laminated conductor SB3 is arranged so as not to be adjacent to each other.

第1サブ多層積層導体SB1,SB2と第2サブ多層積層導体SB3との間に配置されるP側およびN側のヒューズ20の配置についても上記と同様のパターン形式である。 The arrangement of the P-side and N-side fuses 20 arranged between the first sub-multilayer laminated conductors SB1, SB2 and the second sub-multilayer laminated conductor SB3 also has the same pattern format as above.

図8は、実施形態に基づく電力変換装置のヒューズ20の配置について説明する図である。図8に示されるように、ヒューズ20は、P側と、N側とに2個ずつ設けられる。配置順は、各相に対応して左からP、N、P、N側の順番でヒューズ20を配置した場合が示されている。P側、N側の極性のヒューズ20を交互に配置する。 FIG. 8 is a diagram illustrating the arrangement of the fuses 20 of the power conversion device based on the embodiment. As shown in FIG. 8, two fuses 20 are provided on the P side and two on the N side. The order of arrangement shows the case where the fuses 20 are arranged in the order of P, N, P, N side from the left corresponding to each phase. P-side and N-side polar fuses 20 are alternately arranged.

この場合、P側もN側もともにヒューズ20が互いに隣接しない配置である。これにより、電流ばらつき率が比較的小さい結果が得られた。その理由は、電流経路として分断される配置だからである。 In this case, the fuses 20 are not adjacent to each other on both the P-side and the N-side. As a result, a relatively small current variation rate was obtained. The reason is that the arrangement is divided as a current path.

図9は、実施形態に基づく電力変換装置のヒューズ20の配置について説明する図である。図9に示されるように、ヒューズ20は、P側と、N側とに2個ずつ設けられる。配置順は、各相に対応して左からP、N、N、P側の順番でヒューズ20を配置した場合が示されている。 FIG. 9 is a diagram illustrating the arrangement of the fuses 20 of the power converter based on the embodiment. As shown in FIG. 9, two fuses 20 are provided on the P side and two on the N side. The arrangement order shows the case where the fuses 20 are arranged in the order of P, N, N, P side from the left corresponding to each phase.

この場合、N側は互いに隣接しているが、P側はヒューズ20が離れた位置に配置されている。これにより、電流ばらつき率が比較的小さい結果が得られた。その理由は、電流経路として分断される配置だからである。 In this case, the N sides are adjacent to each other, but the fuses 20 are spaced apart on the P side. As a result, a relatively small current variation rate was obtained. The reason is that the arrangement is divided as a current path.

図10は、実施形態および比較例に基づく電流ばらつきの解析結果について説明する図である。図10に示されるように、電流解析パターン(1)~(8)において、比較例に従うヒューズ配置と、実施形態に基づくヒューズ配置の電流ばらつき率の結果が示されている。一例として、電流が通過する半導体スイッチIGBTで電流値を計測した。この点で、電流値のばらつきが大きくなる半導体スイッチIGBTのターンオフ時に計測した。例えば、電流解析パターン(1)においては、U相負極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(2)においては、U相負極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(3)においては、U相正極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(4)においては、U相正極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(5)においては、V相正極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(6)においては、W相正極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(7)においては、V相負極側の半導体スイッチIGBTのターンオフ時に計測した。電流解析パターン(8)においては、W相負極側の半導体スイッチIGBTのターンオフ時に計測した。 FIG. 10 is a diagram illustrating analysis results of current variations based on the embodiment and the comparative example. As shown in FIG. 10, the current analysis patterns (1) to (8) show the results of the current variation rate of the fuse arrangement according to the comparative example and the fuse arrangement based on the embodiment. As an example, a current value was measured with a semiconductor switch IGBT through which current passes. In this respect, the measurement was performed when the semiconductor switch IGBT was turned off when the variation in the current value became large. For example, in the current analysis pattern (1), the measurement was performed when the U-phase negative side semiconductor switch IGBT was turned off. In the current analysis pattern (2), the measurement was performed when the semiconductor switch IGBT on the U-phase negative electrode side was turned off. In the current analysis pattern (3), the measurement was performed when the U-phase positive side semiconductor switch IGBT was turned off. In the current analysis pattern (4), the measurement was performed when the semiconductor switch IGBT on the positive side of the U phase was turned off. In the current analysis pattern (5), the measurement was performed when the semiconductor switch IGBT on the V-phase positive electrode side was turned off. In the current analysis pattern (6), the measurement was performed when the semiconductor switch IGBT on the W-phase positive electrode side was turned off. In the current analysis pattern (7), the measurement was performed when the semiconductor switch IGBT on the V-phase negative electrode side was turned off. In the current analysis pattern (8), the measurement was performed when the W-phase negative side semiconductor switch IGBT was turned off.

なお、本例においては、U相に対応して設けられた複数の半導体スイッチIGBTに流れる電流解析について説明したが他のV相、W相についても同様に適用可能である。 In this example, analysis of currents flowing through a plurality of semiconductor switches IGBTs provided corresponding to the U-phase has been described, but the same can be applied to other V-phases and W-phases.

本例に示されるように、U相とV相との間で電流が流れる際に電流経路となるP側およびN側のヒューズ20のうち一方のヒューズ20が隣接しないように配置する。すなわち、互いに相が異なる第1サブ多層積層導体SB0,SB1と第2サブ多層積層導体SB3との間に配置されるヒューズ20の一方の極性が互いに隣接しないように配置する。P側およびN側の少なくとも一方の極性のヒューズ20が分散的に配置されることにより電流経路を分断することが可能である。 As shown in this example, one of the P-side and N-side fuses 20 serving as a current path when current flows between the U-phase and the V-phase is arranged so that the fuses 20 are not adjacent to each other. That is, one polarity of the fuse 20 arranged between the first sub-multilayer laminated conductors SB0, SB1 and the second sub-multilayer laminated conductor SB3, which phases are different from each other, is arranged so as not to be adjacent to each other. Dispersively arranging the fuses 20 of at least one of the P-side and N-side polarities can divide the current path.

この点で、各相に対応するヒューズの配置順として、例えば、P側およびN側を交互に順番に配置してもよいし、水平方向に沿って配置された複数のヒューズ20を2分する垂直方向の中心線を基準に対称となる順番に配置するようにしてもよい。 In this respect, the fuses corresponding to each phase may be arranged alternately, for example, the P side and the N side, or the plurality of fuses 20 arranged along the horizontal direction may be divided into two. They may be arranged in symmetrical order with respect to the vertical center line.

当該電力変換装置の構成により、電流バランスを改善することが可能である。
(変形例)
図11は、実施形態の変形例に従う多層積層導体の構成について説明する図である。図11に示されるように、図4の多層積層導体の構成と比較して、第1サブ多層積層導体SB0~SB2は、それぞれ半導体スイッチIGBTと複数のヒューズ20との間に角穴(開口領域)200を有する。当該構成により、電流経路が直線的に形成されるのを抑制することが可能となる。これにより、電流ばらつきを抑制して電流バランスを改善することが可能である。角穴(開口領域)200が設けられることにより直線的な電流経路ではなく、角穴(開口領域)200により電流が分断されるため電流バランスを改善することが可能である。
The configuration of the power converter can improve the current balance.
(Modification)
FIG. 11 is a diagram illustrating the configuration of a multilayer laminated conductor according to a modification of the embodiment; As shown in FIG. 11, compared with the configuration of the multilayered laminated conductor of FIG. ) 200. With this configuration, it is possible to suppress the current path from being formed linearly. Thereby, it is possible to suppress the current variation and improve the current balance. By providing the square hole (open area) 200, the current is divided by the square hole (open area) 200 instead of the straight current path, so that the current balance can be improved.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The scope of the present disclosure is indicated by the scope of claims rather than the above description, and is intended to include all modifications within the scope and meaning of equivalents of the scope of claims.

1 電力変換システム、2 双方向変換器、3 蓄電装置、4 変圧器、5 商用電源、6 入力遮断器、7,9 出力遮断器、10 瞬低補償装置、11 補償給電回路、12 バイパス遮断器、15 交流負荷、20~25 ヒューズ、30~32 スナバ回路、40 コンデンサ。 1 power conversion system, 2 bidirectional converter, 3 power storage device, 4 transformer, 5 commercial power supply, 6 input circuit breaker, 7, 9 output circuit breaker, 10 voltage sag compensator, 11 compensating feeder circuit, 12 bypass circuit breaker , 15 AC load, 20-25 fuse, 30-32 snubber circuit, 40 capacitor.

Claims (5)

コンデンサと、半導体スイッチとを含む電力変換部品と、
前記電力変換部品と電気的に接続する、複数の板状導体と、前記複数の板状導体に対して複数の板状絶縁体を交互に積層した多層積層導体とを備え、
前記多層積層導体は、
各相にそれぞれ対応して設けられる、前記半導体スイッチと接続される第1サブ多層積層導体と、
前記コンデンサと接続される第2サブ多層積層導体とを含み、
各相にそれぞれ対応して、前記第1サブ多層積層導体と前記第2サブ多層積層導体との間に接続され、正極側に対応して設けられる複数の第1ヒューズと、負極側に対応して設けられる複数の第2ヒューズとをさらに備え、
前記複数の第1および第2ヒューズは、第1方向に沿って配置され、
前記第1サブ多層積層導体と前記第2サブ多層積層導体との間に配置される前記複数の第1および第2のヒューズのうちの一方のヒューズが互いに隣接しないように配置する、電力変換装置。
a power conversion component including a capacitor and a semiconductor switch;
A plurality of plate-shaped conductors electrically connected to the power conversion component, and a multilayer laminated conductor in which a plurality of plate-shaped insulators are alternately laminated on the plurality of plate-shaped conductors,
The multilayer laminated conductor is
a first sub-multilayer laminated conductor connected to the semiconductor switch, provided corresponding to each phase;
a second sub-multilayer laminated conductor connected to the capacitor;
A plurality of first fuses connected between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor corresponding to each phase and provided corresponding to the positive electrode side, and a plurality of first fuses corresponding to the negative electrode side. further comprising a plurality of second fuses provided in the
the plurality of first and second fuses are arranged along a first direction;
A power conversion device, wherein one fuse of the plurality of first and second fuses arranged between the first sub-multilayer laminated conductor and the second sub-multilayer laminated conductor is arranged so as not to be adjacent to each other. .
電流経路が形成される前記複数の第1のヒューズおよび前記複数の第2のヒューズのうちの一方のヒューズは互いに隣接しないように配置する、請求項1記載の電力変換装置。 2. The power converter according to claim 1, wherein one of said plurality of first fuses and said plurality of second fuses forming a current path is arranged so as not to be adjacent to each other. 前記複数の第1および第2ヒューズの各々は、交互に順番に配置される、請求項1記載の電力変換装置。 2. The power converter of claim 1, wherein each of the plurality of first and second fuses are arranged in alternating order. 前記コンデンサと前記半導体スイッチは、前記多層積層導体の一方側に設けられ、
前記複数の第1および第2ヒューズは、前記多層積層導体の他方側に設けられる、請求項1記載の電力変換装置。
The capacitor and the semiconductor switch are provided on one side of the multilayer laminated conductor,
2. The power converter according to claim 1, wherein said plurality of first and second fuses are provided on the other side of said multilayer laminated conductor.
各相に対応して設けられる前記第1サブ多層積層導体は、前記半導体スイッチと前記複数の第1および第2ヒューズとの間に角穴を有する、請求項1記載の電力変換装置。 2. The power converter according to claim 1, wherein said first sub-multilayer laminated conductor provided corresponding to each phase has a square hole between said semiconductor switch and said plurality of first and second fuses.
JP2021122421A 2021-07-27 2021-07-27 power converter Pending JP2023018359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021122421A JP2023018359A (en) 2021-07-27 2021-07-27 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021122421A JP2023018359A (en) 2021-07-27 2021-07-27 power converter

Publications (1)

Publication Number Publication Date
JP2023018359A true JP2023018359A (en) 2023-02-08

Family

ID=85158319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021122421A Pending JP2023018359A (en) 2021-07-27 2021-07-27 power converter

Country Status (1)

Country Link
JP (1) JP2023018359A (en)

Similar Documents

Publication Publication Date Title
US10153708B2 (en) Three-level power converter
JP5132175B2 (en) Power converter
WO2007113979A1 (en) Power converter and its assembling method
JP2011010496A (en) Electronic power converter
JP2007116861A (en) Power conversion device
EP3528605B1 (en) Compact design of multilevel power converter systems
JP2012165611A (en) Semiconductor unit and power conversion device
JP2004135444A (en) Stack structure of power converter
EP3883114A1 (en) Power converter
WO2014021112A1 (en) Switching element unit
CN111865100A (en) Power conversion device
CN105593989B (en) Semiconductor stack for a converter with buffer-capacitors
US10284111B2 (en) Power conversion apparatus having connection conductors having inductance which inhibits ripple current
JP2009055664A (en) Three-level power converter
EP3562023B1 (en) Power conversion device
JP2023018359A (en) power converter
JP6314099B2 (en) Power converter
JP2019134543A (en) Power supply device
JP2020505731A (en) Relay mechanism with improved heat dissipation and converter with such a relay mechanism
JP2005166867A (en) Conductor structure for power conversion apparatus
JP2002044960A (en) Power converter
JP2017112682A (en) Three-level power conversion device
JP4828170B2 (en) Power converter
WO2015047892A1 (en) Bus structure with sealed dielectric interface to semiconductor switch package input connections for reduced terminal spacing and lower inductance while meeting regulatory agency requirements
JP2015089185A (en) Three-level power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507