JP4231857B2

JP4231857B2 - ノイズ抑制回路

Info

Publication number: JP4231857B2
Application number: JP2005101199A
Authority: JP
Inventors: 満成鈴木; 憲幸平林; 義広斉藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2009-03-04
Anticipated expiration: 2025-03-31
Also published as: KR20060105684A; CN1841877A; JP2006287335A; CN100401612C; US20060220772A1; US7199692B2; KR100717558B1

Description

本発明は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。

スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。

また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。

なお、２本の導電線を伝搬するノイズには、２本の導電線の間で電位差を生じさせるノーマルモード（ディファレンシャルモード）ノイズと、２本の導電線を同じ位相で伝搬するコモンモードノイズとがある。

これらのノイズを抑制するために、電源ラインや信号ラインなどにラインフィルタを設けることが有効である。特許文献１には、ＡＣ電源ライン上のノイズを除去するＡＣラインフィルタが記載されている。このＡＣラインフィルタは、一対の電源ライン上に、ノーマルモード抑制用の逆相トランスと２つのコモンモードチョークコイルとを備えている。すなわち、同一のライン上に複数のインダクタを備えている。
特開平１０−２５６８５９

ここで、ラインフィルタでは、ライン上のインダクタに大きな電流が流れるため、少ない巻き数で大きなインダクタンスが得られることが望まれる。少ない巻き数で大きなインダクタンスが得られればインダクタの小型化にも貢献できる。よって、ライン上のインダクタを互いに磁気結合させ、インダクタンスを大きくさせることが考えられる。この場合、良好な減衰特性を得るためには、磁気結合の度合いを考慮した適切な回路構成にすることが望ましい。特許文献１では、この磁気結合の度合いを考慮した回路構成については記載されていない。

本発明はかかる問題点に鑑みてなされたもので、その目的は、導電線上に設けられた複数のインダクタ間に磁気結合がある場合であっても、良好な減衰特性を得ることができるようにしたノイズ抑制回路を提供することにある。

本発明の第１ないし第３の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、一端が第１のインダクタと第２のインダクタとの間に接続された第１のキャパシタと、一端が第１のキャパシタの他端に接続されると共に他端が接地され、第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、一端が第４のインダクタと第５のインダクタとの間に接続されると共に他端が第３のインダクタの一端に接続され、第３のインダクタと共に第２の直列回路を構成する第２のキャパシタとを備え、第１および第２のインダクタの組と第４および第５のインダクタの組とが互いに磁気的に結合されているものである。

特に、本発明の第１の観点に係るノイズ抑制回路は、第３のインダクタのインダクタンスＬ３に関し、以下の条件を満たすようにしたものである。
Ｌ３＝（Ｍ１＋Ｍ５）／２ ……（Ａ−１）
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
ｋ１：第１および第２のインダクタの結合係数
ｋ５：第１および第５のインダクタの結合係数
とする。

また特に、本発明の第２の観点に係るノイズ抑制回路は、第３のインダクタのインダクタンスＬ３に関し、以下の条件を満たすようにしたものである。
Ｌ３＞（Ｍ１＋Ｍ５）／２ ……（Ｂ−１）
かつ、
Ｌ３≦（Ｌ１＋Ｍ１＋Ｍ３＋Ｍ５）（Ｌ２＋Ｍ１＋Ｍ４＋Ｍ５）／２（Ｌ１＋Ｌ２＋２Ｍ１＋Ｍ３＋Ｍ４＋２Ｍ５）＋（Ｍ１＋Ｍ５）／２
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ３＝ｋ３（Ｌ１・Ｌ４）^1/2
Ｍ４＝ｋ４（Ｌ２・Ｌ５）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
ｋ１：第１および第２のインダクタの結合係数
ｋ３：第１および第４のインダクタの結合係数
ｋ４：第２および第５のインダクタの結合係数
ｋ５：第１および第５のインダクタの結合係数
とする。

また特に、本発明の第３の観点に係るノイズ抑制回路は、第３のインダクタのインダクタンスＬ３に関し、以下の条件を満たすようにしたものである。
Ｌ３＜（Ｍ１＋Ｍ５）／２ ……（Ｃ−１）
かつ、
Ｌ３≧０．９（Ｍ１＋Ｍ５）／２
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
ｋ１：第１および第２のインダクタの結合係数
ｋ５：第１および第５のインダクタの結合係数
とする。

本発明の第１ないし第３の観点に係るノイズ抑制回路では、所望のノイズ減衰特性が得られるような適切な回路条件が設定されているので、第１および第２のインダクタの結合係数ｋ１と、第４および第５のインダクタの結合係数ｋ２と、第１および第４のインダクタの結合係数ｋ３と、第２および第５のインダクタの結合係数ｋ４と、第１および第５のインダクタの結合係数ｋ５と、第２および第４のインダクタの結合係数ｋ６とがすべて１よりも小さい場合であっても、ノイズの減衰量の周波数特性に関して、例えば理想状態とほぼ同じ特性、もしくは似た傾向の特性、または部分的に理想状態よりも優れた特性が得られる。
ここで、理想状態とは、結合係数ｋ１〜ｋ６＝１と仮定して、第１〜第５のインダクタのインダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。例えば第１，第２のインダクタのインダクタンスＬ１，Ｌ２および第４，第５のインダクタのインダクタンスＬ４，Ｌ５を共に同じ値Ｌ０とし、さらに第３のインダクタのインダクタンスＬ３も同じ値Ｌ０とした状態のことをいう。

特に、本発明の第１の観点に係るノイズ抑制回路では、ノイズの減衰量の周波数特性に関して、理想状態とほぼ同じ特性が得られる。

また特に、本発明の第２の観点に係るノイズ抑制回路では、ノイズの減衰量の周波数特性に関して、理想状態のときにはなかった共振点が得られる。これにより、共振点より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。

また特に、本発明の第３の観点に係るノイズ抑制回路では、ノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示す。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。

なお、本発明の第１ないし第３の観点に係るノイズ抑制回路において、以下の条件を満足し、第１の導電線上のインダクタと第２の導電線上のインダクタとの関係が対称的になっていることが好ましい。これにより、コモンモードノイズの抑制に適した回路が得られる。ただし、完全に以下の条件を満たさずとも製造誤差程度の違いがあっても良い。
Ｌ１＝Ｌ４
Ｌ２＝Ｌ５
ｋ１＝ｋ２
ｋ５＝ｋ６
ただし、
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
とする。

本発明の第４ないし第６の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、一端が第１のインダクタと第２のインダクタとの間に接続された第１のキャパシタと、一端が第１のキャパシタの他端に接続されると共に他端が接地され、第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、一端が第４のインダクタと第５のインダクタとの間に接続されると共に他端が第３のインダクタの一端に接続され、第３のインダクタと共に第２の直列回路を構成する第２のキャパシタとを備え、第１および第２のインダクタの組と第４および第５のインダクタの組とが互いに磁気的に分離されているものである。

本発明の第４ないし第６の観点に係るノイズ抑制回路では、所望とするノイズ減衰特性に応じた適切な回路条件を設定することで、第１および第２のインダクタの結合係数ｋ１と第４および第５のインダクタの結合係数ｋ２とが１よりも小さい場合であっても、ノイズの減衰量の周波数特性に関して、例えば理想状態とほぼ同じ特性、もしくは似た傾向の特性、または部分的に理想状態よりも優れた特性が得られる。
ここで、理想状態とは、結合係数ｋ１，２＝１と仮定して、第１〜第５のインダクタのインダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。例えば第１，第２のインダクタのインダクタンスＬ１，Ｌ２および第４，第５のインダクタのインダクタンスＬ４，Ｌ５を共に同じ値Ｌ０とし、さらに第３のインダクタのインダクタンスＬ３も同じ値Ｌ０とした状態のことをいう。

特に、本発明の第４の観点に係るノイズ抑制回路では、第３のインダクタのインダクタンスＬ３を、以下の条件を満たすようにしたので、ノイズの減衰量の周波数特性に関して、理想状態とほぼ同じ特性が得られる。
Ｌ３＝Ｍ１／２ ……（Ａ−２）
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
とする。

また特に、本発明の第５の観点に係るノイズ抑制回路では、第３のインダクタのインダクタンスＬ３を、以下の条件を満たすようにしたので、ノイズの減衰量の周波数特性に関して、理想状態のときにはなかった共振点が得られる。これにより、共振点より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。
Ｌ３＞Ｍ１／２ ……（Ｂ−２）
の条件を満足し、かつ
Ｌ３≦（Ｌ１＋Ｍ１）（Ｌ２＋Ｍ１）／２（Ｌ１＋Ｌ２＋２Ｍ１）＋Ｍ１／２
の条件を満たす。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
とする。

また特に、本発明の第６の観点に係るノイズ抑制回路では、第４のインダクタのインダクタンスＬ３を、以下の条件を満たすようにしたので、ノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示す。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
Ｌ３＜Ｍ１／２ ……（Ｃ−２）
の条件を満足し、かつ
Ｌ３≧０．９・Ｍ１／２
の条件を満たす。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
とする。

なお、本発明の第４ないし第６の観点に係るノイズ抑制回路において、以下の条件を満足し、第１の導電線上のインダクタと第２の導電線上のインダクタとの関係が対称的になっていることが好ましい。これにより、コモンモードノイズの抑制に適した回路が得られる。ただし、完全に以下の条件を満たさずとも製造誤差程度の違いがあっても良い。
Ｌ１＝Ｌ４
Ｌ２＝Ｌ５
ｋ１＝ｋ２
ただし、
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
とする。

本発明の各観点に係るノイズ抑制回路によれば、導電線上の複数のインダクタ間の磁気的な結合状態を考慮した適切な回路構成を満足するようにしたので、導電線上に設けられた複数のインダクタ間に磁気結合がある場合であっても、良好な減衰特性を得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］

まず、本発明の第１の実施の形態に係るノイズ抑制回路について説明する。図１は、本実施の形態に係るノイズ抑制回路の一構成例を示している。このノイズ抑制回路はコモンモードを抑制する回路に関するものである。

このノイズ抑制回路は、一対の端子１Ａ，１Ｂと、他の一対の端子２Ａ，２Ｂと、端子１Ａ，２Ａ間を接続する第１の導電線３と、端子１Ｂ、２Ｂ間を接続する第２の導電線４とを備えている。このノイズ抑制回路はまた、第１の導電線３に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタ２１，２２と、一端が第１のインダクタ２１と第２のインダクタ２２との間に接続された第１のキャパシタ３１と、一端が第１のキャパシタ３１の他端に接続されると共に他端が接地され、第１のキャパシタ３１と共に第１の直列回路を構成する第３のインダクタとを備えている。このノイズ抑制回路はまた、第２の導電線４に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタ２４，２５と、一端が第４のインダクタ２４と第５のインダクタ２５との間に接続されると共に他端が第３のインダクタ２３の一端に接続され、第３のインダクタ２３と共に第２の直列回路を構成する第２のキャパシタ３２とを備えている。第１のキャパシタ３１と第２のキャパシタ３２は、第３のインダクタ２３を共有する形で、第１および第２の直列回路を構成している。

第１および第２のインダクタ２１，２２は、第１および第２の巻線１１，１２を有している。第３のインダクタ２３は、コア４２に第３の巻線１３が巻かれることで形成されている。第４および第５のインダクタ２４，２５は、第４および第５の巻線１４，１５を有している。第１および第２のキャパシタ３１，３２は、周波数が所定値以上のコモンモード信号を通過させるハイパスフィルタとして機能する。

このノイズ抑制回路はさらに、第１および第２の巻線１１，１２と第４および第５の巻線１４，１５とが共通に巻かれたコア４１を備えている。第１の導電線３側において、第１および第２の巻線１１，１２とそれらが共通に巻かれたコア４１とによって、各巻線部分で第１および第２のインダクタ２１，２２が形成されている。同様に第２の導電線４側において、第４および第５の巻線１４，１５とそれらが共通に巻かれたコア４１とによって、各巻線部分で第４および第５のインダクタ２４，２５が形成されている。各インダクタは共通の同じコア４１で形成されているので、互いに磁気的に結合される。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２の巻線１１，１２の極性は同一方向であることが好ましい。第４および第５の巻線１４，１５の極性も同一方向であることが好ましい。
第１および第２のインダクタ２１，２２のインダクタンスは同一の値であることが好ましい。同様に第４および第５のインダクタ２４，２５のインダクタンスは同一の値であることが好ましい。第１および第２のインダクタ２１，２２と第４および第５のインダクタ２４，２５は、協働してコモンモードノイズを抑制する。

なお、各インダクタ間の磁気結合が適切に行われるのであれば、コア４１が２以上に分割されていても良い。また、第１および第２のインダクタ２１，２２は、別々の巻線ではなく単一の巻線で構成しても良い。第４および第５のインダクタ２４，２５も、別々の巻線ではなく単一の巻線で構成しても良い。この場合、単一の巻線の途中（好ましくは中点）に第１および第２のキャパシタ３１，３２の一端を接続する。

ここで、図２を参照して、このノイズ抑制回路の回路条件を説明する。
図２に示したように、第１のインダクタ２１のインダクタンスをＬ１、第２のインダクタ２２のインダクタンスをＬ２、第３のインダクタ２３のインダクタンスをＬ３、第４のインダクタ２４のインダクタンスをＬ４、第５のインダクタ２５のインダクタンスをＬ５とする。また、第１のキャパシタ３１のキャパシタンスをＣ１、第２のキャパシタ３２のキャパシタンスをＣ２とする。また、第１および第２のインダクタ２１，２２間の結合係数をｋ１、第４および第５のインダクタ２４，２５間の結合係数をｋ２、第１および第４のインダクタ２１，２４間の結合係数をｋ３、第２および第５のインダクタ２２，２５間の結合係数をｋ４、第１および第５のインダクタ２１，２５間の結合係数をｋ５、第２および第４のインダクタ２２，２４間の結合係数をｋ６と定義する。

このノイズ抑制回路は、以下の条件を満足し、第１の導電線３上のインダクタと第２の導電線４上のインダクタとの関係が対称的になっていることが好ましい。これにより、コモンモードノイズの抑制に適した回路が得られる。ただし、完全に以下の条件を満たさずとも製造誤差程度の違いがあっても良い。
Ｌ１＝Ｌ４
Ｌ２＝Ｌ５
ｋ１＝ｋ２
ｋ５＝ｋ６

このノイズ抑制回路は、第１および第２のインダクタ２１，２２の組と第４および第５のインダクタ２４，２５の組とが、互いに磁気的に結合されており、各結合係数ｋ１〜ｋ６の値は理想的には１となる。しかしながら、実際には結合係数が１というのは実現できない。結合状態が比較的良い状態でも、０．９９８などの値となる。さらに、コアの材質、巻き数、巻き方などにより結合係数は影響され、低下してしまう。例えば巻き数が少ないほど、結合係数が小さくなりやすい。また磁心の透磁率が小さいほど、結合係数が小さくなりやすい。この場合、結合係数を１とみなして各回路素子の値を決定すると、当初期待していた減衰量を得ることができないといった問題が生じる。

そこで、本実施の形態に係るノイズ抑制回路では、各インダクタ間の結合係数ｋ１〜ｋ６の値が実際には１よりも小さくなることを考慮し、特に第３のインダクタ２３のインダクタンスＬ３が、結合係数ｋ１〜ｋ６が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数ｋ１〜ｋ６の値に応じた値に設定されている。なお、インダクタンスＬ３の値の具体的な条件については後に詳述する。

次に、このノイズ抑制回路の作用を説明する。
まず、図３を参照して、このノイズ抑制回路によるノイズ抑制動作の原理を説明する。第１および第２のインダクタ２１，２２のインダクタンスＬ１，Ｌ２は互いに同一の値とし、第１のキャパシタ３１のインピーダンスは無視できるほど小さい低インピーダンスであるものとする。同様に、第４および第５のインダクタ２４，２５のインダクタンスＬ４，Ｌ５は互いに同一の値とし、第２のキャパシタ３２のインピーダンスは無視できるほど小さい低インピーダンスであるものとする。

始めに、端子１Ａ，１Ｂにコモンモードの電圧Ｖｉが印加された場合について説明する。この場合、第１の導電線３とアース間において第１の巻線１１側にコモンモードの電圧Ｖｉが印加されると、第２の導電線４とアース間にも第４の巻線１４側に同位相のコモンモードの電圧Ｖｉが印加される。第１の導電線３とアース間に印加された電圧Ｖｉは、第１のインダクタ２１と第３のインダクタ２３とによって分圧され、第１のインダクタ２１の両端間と第１の直列回路（第３のインダクタ２３と第１のキャパシタ３１）の両端間とにそれぞれ同一向きの所定の電圧Ｖ１，Ｖ３が発生する。なお、図中の矢印は、その先の方が高い電位であることを表している。第１のインダクタ２１と第２のインダクタ２２は互いに磁気的に結合されているので、第１のインダクタ２１の両端間に発生した所定の電圧Ｖ１に応じて、第２のインダクタ２２の両端間にも電圧Ｖ１と同一の電圧Ｖ２が発生する。第１の直列回路の一端は第１の巻線１１と第２の巻線１２との間に接続されていることから、第２のインダクタ２２の両端間に発生する電圧Ｖ２の向きは、第１の直列回路の両端間に発生する電圧Ｖ３の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第１の導電線３とアース間における第２の巻線１２側での電圧Ｖｏは、第１の巻線１１側に印加された電圧Ｖｉよりも小さくなる。

同様に、第２の導電線４とアース間において第４の巻線１４側に印加された電圧Ｖｉは、第４のインダクタ２４と第３のインダクタ２３とによって分圧され、第４のインダクタ２４の両端間と第２の直列回路（第３のインダクタ２３と第２のキャパシタ３２）の両端間とにそれぞれ同一向きの所定の電圧Ｖ１，Ｖ３が発生する。第４のインダクタ２４と第５のインダクタ２５は互いに磁気的に結合されているので、第４のインダクタ２４の両端間に発生した所定の電圧Ｖ１に応じて、第５のインダクタ２５の両端間にも電圧Ｖ１と同一の電圧Ｖ２が発生する。第２の直列回路の一端は第４の巻線１４と第５の巻線１５との間に接続されていることから、第５のインダクタ２５の両端間に発生する電圧Ｖ２の向きは、第２の直列回路の両端間に発生する電圧Ｖ３の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第２の導電線４とアース間における第５の巻線１５側での電圧Ｖｏは、第４の巻線１４側に印加された電圧Ｖｉよりも小さくなる。

また、この回路において、端子２Ａ，２Ｂにコモンモードの電圧Ｖｏが印加された場合も、上記の説明と同様にして、端子１Ａ，１Ｂに発生するコモンモードの電圧Ｖｉは、端子２Ａ，２Ｂに印加されたコモンモードの電圧Ｖｏよりも小さくなる。このように、各インダクタで発生する電圧を利用することで、端子１Ａ，１Ｂにコモンモードノイズが印加された場合と、端子２Ａ，２Ｂにコモンモードノイズが印加された場合のいずれの場合にも、広い周波数範囲にわたってコモンモードノイズを良好に抑制することができる。

ここで、このノイズ抑制回路が理想状態である場合の作用について説明する。
このノイズ抑制回路において、理想状態とは、結合係数ｋ１〜ｋ６＝１と仮定して、第１〜第５のインダクタ２１〜２５のインダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。特に、第１および第２のインダクタ２１，２２のインダクタンスＬ１，Ｌ２および第４および第５のインダクタ２４，２５のインダクタンスＬ４，Ｌ５を共に同じ値Ｌ０とし、さらに第３のインダクタ２３のインダクタンスＬ３も同じ値Ｌ０とした状態のことをいう。

この理想状態では、例えば端子１Ａ，１Ｂにコモンモードの電圧Ｖｉが印加された場合には、第１のインダクタ２１の両端間と第１の直列回路（第３のインダクタ２３と第１のキャパシタ３１）の両端間とに上記した電圧Ｖ１，Ｖ３として、それぞれ同一向きで、かつ絶対値の等しい電圧Ｖｉ／２が発生する。第２のインダクタ２２の両端間にも電圧Ｖ２として、絶対値の等しい電圧Ｖｉ／２が発生する。その結果、電圧Ｖ２と電圧Ｖ３は、向きが逆方向で、かつ絶対値が互いに等しいので、それらが互いに相殺されることで、第１の導電線３とアース間における第２の巻線１２側での電圧Ｖｏが、原理的にはゼロとなる。同様にして、第２の導電線４とアース間において第４の巻線１４側に印加された電圧Ｖｉについても、第５の巻線１５側での電圧Ｖｏが、原理的にはゼロとなる。端子２Ａ，２Ｂにコモンモードの電圧Ｖｏが印加された場合も同様にして、端子１Ａ，１Ｂに発生するコモンモードの電圧Ｖｉは、原理的にはゼロとなる。

本実施の形態に係るノイズ抑制回路では、以下で説明するように結合係数ｋ１〜ｋ６が理想状態から外れ、１より小さい状態であっても、第３のインダクタ２３のインダクタンスＬ３の値が結合係数ｋ１〜ｋ６の値に応じて設定されていることにより、減衰特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性が得られる。または、任意の周波数に共振点を作ることで、部分的に理想状態よりも優れた特性が得られる。

次に、このインダクタンスＬ３の値による減衰特性の変化を、以下のシミュレーションの結果により具体的に説明する。図４は、このシミュレーションに用いたノイズ抑制回路の等価回路を示している。なお、Ｒ１，Ｒ２は、入出力インピーダンスとして設定したものである。またＲ３，Ｒ４は、各導電線上のインピーダンス成分として設定したものである。図４にも示したように、結合係数は以下のように設定した。
ｋ１＝ｋ２＝０．９５
ｋ３＝ｋ４＝０．９
ｋ５＝ｋ６＝０．８
また、第１および第２のインダクタ２１，２２のインダクタンスＬ１，Ｌ２、ならびに第４および第５のインダクタ２４，２５のインダクタンスＬ４，Ｌ５は共に、同じ値（Ｌ１，Ｌ２，Ｌ４，Ｌ５＝Ｌ０＝１０μＨ）に設定した。

なお、この場合、以下で定義されるＭ１〜Ｍ５の値は、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2＝９．５μＨ
Ｍ２＝ｋ２（Ｌ４・Ｌ５）^1/2＝９．５μＨ
Ｍ３＝ｋ３（Ｌ１・Ｌ４）^1/2＝９．０μＨ
Ｍ４＝ｋ４（Ｌ２・Ｌ５）^1/2＝９．０μＨ
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2＝８．０μＨ
Ｍ６＝ｋ６（Ｌ２・Ｌ４）^1/2＝８．０μＨ
となる。

このような回路条件で、第３のインダクタ２３のインダクタンスＬ３の値を種々変化させた場合の減衰特性を計算した。図５は、そのシミュレーション結果を示している。なお、横軸は周波数（Ｈｚ）を表し、縦軸は利得（ゲイン）（ｄＢ）を表している。ゲインが小さいほど、すなわち、マイナス方向のゲインの絶対値が大きいほど、ノイズの減衰量は大きい。
図５において、符号５１で示した線はＬ３＝１７．８８μＨとした場合、符号５２で示した線はＬ３＝９μＨとした場合、符号５３で示した線はＬ３＝８．７５μＨとした場合、符号５４で示した線はＬ３＝８．５μＨとした場合、符号５５で示した線はＬ３＝７．８８μＨとした場合のシミュレーション結果を示している。

図５のシミュレーション結果から、インダクタンスＬ３の値とその減衰特性との関係に関して以下のことが言える。インダクタンスＬ３の値により、おおきく以下の３つの条件（Ａ−１），（Ｂ−１），（Ｃ−１）に分けられる。

（Ａ−１）Ｌ３＝（Ｍ１＋Ｍ５）／２のとき。
図５のシミュレーションでは、符号５３で示した線が該当する（Ｌ３＝８．７５μＨ）。この場合、各結合係数が１未満であっても、減衰特性に関して理想状態とほぼ同じ特性が得られる。理想状態の減衰特性は図示していないが、符号５３で示した線とほぼ重なる。ここでの理想状態とは、図４の等価回路において、ｋ１〜ｋ６＝１．０，Ｌ３＝Ｌ０＝１０μＨとした場合のことをいう。

（Ｂ−１）Ｌ３＞（Ｍ１＋Ｍ５）／２のとき。
図５のシミュレーションでは、符号５１，５２で示した線が該当する（Ｌ３＞８．７５μＨ）。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（２・Ｌ３−Ｍ１−Ｍ５）
と求められる。√は、Ｃ（２・Ｌ３−Ｍ１−Ｍ５）全体の平方根を取ることを示す。Ｃは、第１および第２のキャパシタ３１，３２のキャパシタンスＣ１，Ｃ２の値を示す。したがってこの場合、Ｌ３の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図５からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（Ｌ１＋Ｍ１＋Ｍ３＋Ｍ５）（Ｌ２＋Ｍ１＋Ｍ４＋Ｍ５）／２（Ｌ１＋Ｌ２＋２・Ｍ１＋Ｍ３＋Ｍ４＋２・Ｍ５）＋（Ｍ１＋Ｍ５）／２
であることが望ましい。図５のシミュレーションでは、符号５１で示した線が、この式から求められる最大値での特性を示している（Ｌ３＝１７．８８μＨ）。

（Ｃ−１）Ｌ３＜（Ｍ１＋Ｍ５）／２のとき。
図５のシミュレーションでは、符号５４，５５で示した線が該当する（Ｌ３＜８．７５μＨ）。この場合、図５の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションの結果を考慮すると、
Ｌ３≧０．９（Ｍ１＋Ｍ５）／２
であることが望ましい。図５のシミュレーションでは、符号５５で示した線が、この式から求められる最小値での特性を示している（Ｌ３＝７．８８μＨ）。

以上説明したように、本実施の形態に係るノイズ抑制回路によれば、各インダクタ間の結合係数が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような回路条件を満足するようにしたので、各インダクタ間に磁気結合がある場合であっても、良好な減衰特性を得ることができる。
［第２の実施の形態］

次に、本発明の第２の実施の形態に係るノイズ抑制回路について説明する。
図６は、本実施の形態に係るノイズ抑制回路の一構成例を示している。本実施の形態は、上記第１の実施の形態と同様、コモンモードノイズを抑制する回路に関するものである。なお、上記第１の実施の形態に係るノイズ抑制回路と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

このノイズ抑制回路は、図１に示した上記第１の実施の形態に係るノイズ抑制回路に比べて、各インダクタの結合状態を各導電線間で磁気的に分離したものである。すなわち、第１の導電線３上の第１および第２のインダクタ２１，２２の組と第２の導電線４上の第４および第５のインダクタ２４，２５の組とを互いに磁気的に分離したものである。このノイズ抑制回路は、図１におけるコア４１に代えて、２つのコア４１Ａ，４１Ｂを備えている。

第１の導電線３側において、第１および第２の巻線１１，１２とそれらが共通に巻かれたコア４１Ａとによって、各巻線部分で第１および第２のインダクタ２１，２２が形成されている。同様に第２の導電線４側において、第４および第５の巻線１４，１５とそれらが共通に巻かれたコア４１Ｂとによって、各巻線部分で第４および第５のインダクタ２４，２５が形成されている。各導電線間のインダクタは磁気的に分離されたコア４１Ａ，４１Ｂで形成されているので、互いに磁気的に分離される。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２の巻線１１，１２の極性は同一方向であることが好ましい。第４および第５の巻線１４，１５の極性も同一方向であることが好ましい。
第１および第２のインダクタ２１，２２のインダクタンスは同一の値であることが好ましい。同様に第４および第５のインダクタ２４，２５のインダクタンスは同一の値であることが好ましい。

なお、第１の導電線３上で各インダクタ間の磁気結合が適切に行われるのであれば、コア４１Ａが２以上に分割されていても良い。同様に、第２の導電線４上で各インダクタ間の磁気結合が適切に行われるのであれば、コア４１Ｂが２以上に分割されていても良い。また、第１および第２のインダクタ２１，２２は、別々の巻線ではなく単一の巻線で構成しても良い。第４および第５のインダクタ２４，２５も、別々の巻線ではなく単一の巻線で構成しても良い。この場合、単一の巻線の途中（好ましくは中点）に第１および第２のキャパシタ３１，３２の一端を接続する。

ここで、図７を参照して、このノイズ抑制回路の回路条件を説明する。
図７に示したように、各インダクタのインダクタンスの値を上記第１の実施の形態と同様にＬ１〜Ｌ５とする。同様に各キャパシタのキャパシタンスをＣ１，Ｃ２とする。また、第１および第２のインダクタ２１，２２間の結合係数をｋ１、第４および第５のインダクタ２４，２５間の結合係数をｋ２と定義する。このノイズ抑制回路では、第１および第２のインダクタ２１，２２の組と第４および第５のインダクタ２４，２５の組とが各導電線間で磁気的に分離されているので、上記第１の実施の形態におけるｋ３〜ｋ６は考えなくて良い。

このノイズ抑制回路は、以下の条件を満足し、第１の導電線３上のインダクタと第２の導電線４上のインダクタとの関係が対称的になっていることが好ましい。これにより、コモンモードノイズの抑制に適した回路が得られる。ただし、完全に以下の条件を満たさずとも製造誤差程度の違いがあっても良い。
Ｌ１＝Ｌ４
Ｌ２＝Ｌ５
ｋ１＝ｋ２

このノイズ抑制回路は、各導電線上において第１および第２のインダクタ２１，２２が互いに磁気的に結合されると共に、第４および第５のインダクタ２４，２５が互いに磁気的に結合されており、各結合係数ｋ１，ｋ２の値は理想的には１となる。しかしながら、実際には結合係数が１というのは実現できない。

そこで、本実施の形態に係るノイズ抑制回路では、各インダクタ間の結合係数ｋ１，ｋ２の値が実際には１よりも小さくなることを考慮し、特に第３のインダクタ２３のインダクタンスＬ３が、結合係数ｋ１，ｋ２が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数ｋ１，ｋ２の値に応じた値に設定されている。なお、インダクタンスＬ３の値の具体的な条件については後に詳述する。

次に、このノイズ抑制回路の作用を説明する。
このノイズ抑制回路によるノイズ抑制動作の原理は、図３を参照して説明した上記第１の実施の形態に係る回路と同様である。このノイズ抑制回路においても、理想状態では、コモンモードノイズを原理的にはゼロにすることができる。

ここで、このノイズ抑制回路において理想状態とは、結合係数ｋ１，ｋ２＝１と仮定して、第１〜第５のインダクタ２１〜２５のインダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。特に、第１および第２のインダクタ２１，２２のインダクタンスＬ１，Ｌ２および第４および第５のインダクタ２４，２５のインダクタンスＬ４，Ｌ５を共に同じ値Ｌ０とし、さらに第３のインダクタ２３のインダクタンスＬ３も同じ値Ｌ０とした状態のことをいう。

本実施の形態に係るノイズ抑制回路では、以下で説明するように結合係数ｋ１，ｋ２が理想状態から外れ、１より小さい状態であっても、第３のインダクタ２３のインダクタンスＬ３の値が結合係数ｋ１，ｋ２の値に応じて設定されていることにより、減衰特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性が得られる。または、任意の周波数に共振点を作ることで、部分的に理想状態よりも優れた特性が得られる。

次に、このインダクタンスＬ３の値による減衰特性の変化を、以下のシミュレーションの結果により具体的に説明する。図８は、このシミュレーションに用いたノイズ抑制回路の等価回路を示している。なお、Ｒ１，Ｒ２は、入出力インピーダンスとして設定したものである。またＲ３，Ｒ４は、各導電線上のインピーダンス成分として設定したものである。図８にも示したように、結合係数は以下のように設定した。
ｋ１＝ｋ２＝０．９
また、第１および第２のインダクタ２１，２２のインダクタンスＬ１，Ｌ２、ならびに第４および第５のインダクタ２４，２５のインダクタンスＬ４，Ｌ５は共に、同じ値（Ｌ１，Ｌ２，Ｌ４，Ｌ５＝Ｌ０＝１０μＨ）に設定した。

なお、この場合、以下で定義されるＭ１，Ｍ２の値は、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2＝９．０μＨ
Ｍ２＝ｋ２（Ｌ４・Ｌ５）^1/2＝９．０μＨ
となる。

このような回路条件で、第３のインダクタ２３のインダクタンスＬ３の値を種々変化させた場合の減衰特性を計算した。図９は、そのシミュレーション結果を示している。なお、横軸は周波数（Ｈｚ）を表し、縦軸は利得（ゲイン）（ｄＢ）を表している。ゲインが小さいほど、すなわち、マイナス方向のゲインの絶対値が大きいほど、ノイズの減衰量は大きい。
図９において、符号９１で示した線はＬ３＝９．２５μＨとした場合、符号９２で示した線はＬ３＝４．７μＨとした場合、符号９３で示した線はＬ３＝４．５μＨとした場合、符号９４で示した線はＬ３＝４．３μＨとした場合、符号９５で示した線はＬ３＝４．０５μＨとした場合のシミュレーション結果を示している。

図９のシミュレーション結果から、インダクタンスＬ３の値とその減衰特性との関係に関して以下のことが言える。インダクタンスＬ３の値により、おおきく以下の３つの条件（Ａ−２），（Ｂ−２），（Ｃ−２）に分けられる。

（Ａ−２）Ｌ３＝Ｍ１／２のとき。
図９のシミュレーションでは、符号９３で示した線が該当する（Ｌ３＝４．５μＨ）。この場合、各結合係数が１未満であっても、減衰特性に関して理想状態とほぼ同じ特性が得られる。理想状態の減衰特性は図示していないが、符号９３で示した線とほぼ重なる。ここでの理想状態とは、図８の等価回路において、ｋ１，ｋ２＝１．０，Ｌ３＝Ｌ０＝１０μＨとした場合のことをいう。

（Ｂ−２）Ｌ３＞Ｍ１／２のとき。
図９のシミュレーションでは、符号９１，９２で示した線が該当する（Ｌ３＞４．５μＨ）。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（２・Ｌ３−Ｍ１）
と求められる。√は、Ｃ（２・Ｌ３−Ｍ１）全体の平方根を取ることを示す。Ｃは、第１および第２のキャパシタ３１，３２のキャパシタンスＣ１，Ｃ２の値を示す。したがってこの場合、Ｌ３の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図９からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（Ｌ１＋Ｍ１）（Ｌ２＋Ｍ１）／２（Ｌ１＋Ｌ２＋２・Ｍ１）＋Ｍ１／２
であることが望ましい。図９のシミュレーションでは、符号９１で示した線が、この式から求められる最大値での特性を示している（Ｌ３＝９．２５μＨ）。

（Ｃ−２）Ｌ３＜Ｍ１／２のとき。
図９のシミュレーションでは、符号９４，９５で示した線が該当する（Ｌ３＜４．５μＨ）。この場合、図９の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションの結果を考慮すると、
Ｌ３≧０．９・Ｍ１／２
であることが望ましい。図９のシミュレーションでは、符号９５で示した線が、この式から求められる最小値での特性を示している（Ｌ３＝４．０５μＨ）。

以上説明したように、本実施の形態に係るノイズ抑制回路によれば、各インダクタ間の結合係数が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような回路条件を満足するようにしたので、各インダクタ間に磁気結合がある場合であっても、良好な減衰特性を得ることができる。

本発明の第１の実施の形態に係るノイズ抑制回路の構成を示す回路図である。本発明の第１の実施の形態に係るノイズ抑制回路における各インダクタ間の結合係数についての説明図である。本発明の第１の実施の形態に係るノイズ抑制回路の動作を説明するための図である。本発明の第１の実施の形態に係るノイズ抑制回路の減衰特性を計算するのに用いた回路値の説明図である。本発明の第１の実施の形態に係るノイズ抑制回路の減衰特性をシミュレーションした結果を示す特性図である。本発明の第２の実施の形態に係るノイズ抑制回路の構成を示す回路図である。本発明の第２の実施の形態に係るノイズ抑制回路における各インダクタ間の結合係数についての説明図である。本発明の第２の実施の形態に係るノイズ抑制回路の減衰特性を計算するのに用いた回路値の説明図である。本発明の第２の実施の形態に係るノイズ抑制回路の減衰特性をシミュレーションした結果を示す特性図である。

符号の説明

１１…第１の巻線、１２…第２の巻線、１３…第３の巻線、１４…第４の巻線、１５…第５の巻線、２１…第１のインダクタ、２２…第２のインダクタ、２３…第３のインダクタ、２４…第４のインダクタ、２５…第５のインダクタ。

Claims

第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に結合されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＝（Ｍ１＋Ｍ５）／２ ……（Ａ−１）
の条件を満足する
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
Ｌ５：前記第５のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
ｋ５：前記第１および第５のインダクタの結合係数
とする。
第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に結合されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＞（Ｍ１＋Ｍ５）／２ ……（Ｂ−１）
の条件を満足し、かつ
Ｌ３≦（Ｌ１＋Ｍ１＋Ｍ３＋Ｍ５）（Ｌ２＋Ｍ１＋Ｍ４＋Ｍ５）／２（Ｌ１＋Ｌ２＋２・Ｍ１＋Ｍ３＋Ｍ４＋２・Ｍ５）＋（Ｍ１＋Ｍ５）／２
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ３＝ｋ３（Ｌ１・Ｌ４）^1/2
Ｍ４＝ｋ４（Ｌ２・Ｌ５）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
Ｌ４：前記第４のインダクタのインダクタンス
Ｌ５：前記第５のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
ｋ３：前記第１および第４のインダクタの結合係数
ｋ４：前記第２および第５のインダクタの結合係数
ｋ５：前記第１および第５のインダクタの結合係数
とする。
第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に結合されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＜（Ｍ１＋Ｍ５）／２ ……（Ｃ−１）
の条件を満足し、かつ
Ｌ３≧０．９（Ｍ１＋Ｍ５）／２
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｍ５＝ｋ５（Ｌ１・Ｌ５）^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
Ｌ５：前記第５のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
ｋ５：前記第１および第５のインダクタの結合係数
とする。
第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に分離されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＝Ｍ１／２ ……（Ａ−２）
の条件を満足する
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２） ^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
とする。
第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に分離されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＞Ｍ１／２ ……（Ｂ−２）
の条件を満足し、かつ
Ｌ３≦（Ｌ１＋Ｍ１）（Ｌ２＋Ｍ１）／２（Ｌ１＋Ｌ２＋２・Ｍ１）＋Ｍ１／２
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
とする。
第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
前記第１の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
一端が前記第１のインダクタと前記第２のインダクタとの間に接続された第１のキャパシタと、
一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第３のインダクタと、
前記第２の導電線に互いに直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと、
一端が前記第４のインダクタと前記第５のインダクタとの間に接続されると共に他端が前記第３のインダクタの一端に接続され、前記第３のインダクタと共に第２の直列回路を構成する第２のキャパシタと
を備え、
前記第１および第２のインダクタの組と前記第４および第５のインダクタの組とが互いに磁気的に分離されており、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＜Ｍ１／２ ……（Ｃ−２）
の条件を満足し、かつ
Ｌ３≧０．９・Ｍ１／２
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）^1/2
Ｌ１：前記第１のインダクタのインダクタンス
Ｌ２：前記第２のインダクタのインダクタンス
ｋ１：前記第１および第２のインダクタの結合係数
とする。