JP7199262B2 - Series multiplex power converter - Google Patents
Series multiplex power converter Download PDFInfo
- Publication number
- JP7199262B2 JP7199262B2 JP2019046581A JP2019046581A JP7199262B2 JP 7199262 B2 JP7199262 B2 JP 7199262B2 JP 2019046581 A JP2019046581 A JP 2019046581A JP 2019046581 A JP2019046581 A JP 2019046581A JP 7199262 B2 JP7199262 B2 JP 7199262B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- command value
- voltage command
- unit
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、 単相インバータユニットを2台以上直列に接続した1パルス多重方式の直列多重電力変換装置に係り、特に、最小オンパルス幅の影響を抑制するゲート生成方法に関する。 The present invention relates to a one-pulse multiplexing serial multiplexed power converter in which two or more single-phase inverter units are connected in series, and more particularly to a gate generation method for suppressing the influence of a minimum on-pulse width.
特許文献1には、単相インバータユニット2台を直列接続した直列多重電力変換装置の例が記載されている。 Patent Literature 1 describes an example of a series multiple power converter in which two single-phase inverter units are connected in series.
図6にインバータユニット6台を直列接続して電圧を多重にした直列多重電力変換装置の構成を示す。このような構成の直列多重電力変換装置におけるゲート信号生成方法として、図7に示すように電圧指令値Vrefと固定のゲート閾値とを比較しゲート信号を得る1パルス制御方式がある。 FIG. 6 shows the configuration of a series multiplex power converter in which six inverter units are connected in series to multiplex voltages. As a method for generating a gate signal in such a serial multiplex power converter, there is a one-pulse control method in which a gate signal is obtained by comparing a voltage command value Vref and a fixed gate threshold as shown in FIG.
ユニット1のゲート閾値Vth1a、Vth1bとゲート信号GU1,GV1,GX1,GY1(すなわち、スイッチング素子のオンオフ状態)の関係は以下のようになる。
・Vref>Vth1aならばGU1をON、GX1をOFF、Vref<Vth1aならばGU1をOFF、GX1をON
・Vref>Vth1bならばGY1をON、GV1をOFF、Vref<Vth1bならばGY1をOFF、GV1をON。
The relationship between the gate threshold values Vth1a and Vth1b of the unit 1 and the gate signals GU1, GV1, GX1 and GY1 (that is, the ON/OFF states of the switching elements) is as follows.
・If Vref>Vth1a, GU1 is ON and GX1 is OFF. If Vref<Vth1a, GU1 is OFF and GX1 is ON.
If Vref>Vth1b, GY1 is turned on and GV1 is turned off, and if Vref<Vth1b, GY1 is turned off and GV1 is turned on.
他のユニット2~6も同様にゲート信号を生成する。この方式により、各ユニットの出力電圧(以下、ユニット出力電圧と称する)Vo1~Vo6の合計として階段状の出力電圧Voutが得られる。電圧指令値Vrefの絶対値がそのユニットに対応するゲート閾値未満の場合は、そのユニットの出力電圧は0となる。 Other units 2 to 6 similarly generate gate signals. With this method, a stepwise output voltage Vout is obtained as the sum of the output voltages (hereinafter referred to as unit output voltages) Vo1 to Vo6 of each unit. When the absolute value of the voltage command value Vref is less than the gate threshold corresponding to that unit, the output voltage of that unit becomes zero.
図6の例では6台構成だが、ユニット台数が多いほど正弦波に近い出力電圧Voutが得られる。 In the example of FIG. 6, there are six units, but as the number of units increases, an output voltage Vout closer to a sine wave can be obtained.
電圧指令値Vrefが増加し、それまで電圧を出力していなかったユニットに対応するゲート閾値を超え、電圧を出力しているユニット台数が増加する(運転台数が増加する)場合を考える。 Consider a case where the voltage command value Vref increases, exceeds the gate threshold value corresponding to the unit that has not output voltage until then, and the number of units outputting voltage increases (the number of operating units increases).
図8に2台運転から3台運転になった場合の出力電圧を示す。ユニット3のゲート閾値Vth3a、Vth3bを電圧指令値Vrefの絶対値が超えることで、ユニット出力電圧Vo3が出力され3台運転となる。 FIG. 8 shows the output voltage when the operation of two units is changed to the operation of three units. When the absolute value of the voltage command value Vref exceeds the gate threshold values Vth3a and Vth3b of the unit 3, the unit output voltage Vo3 is output and three units are operated.
スイッチング素子は、素子保護のために最小オンパルス幅以下のオン時間では駆動できない。そのため一台のユニットが出力できる最小の電圧幅は最小オンパルス幅で制限される。 The switching element cannot be driven with an on-time shorter than the minimum on-pulse width for protection of the element. Therefore, the minimum voltage width that one unit can output is limited by the minimum on-pulse width.
よって、ユニット出力電圧Vo3は、電圧指令値Vrefとゲート閾値Vth3a,Vth3bの比較結果が最小オンパルス幅未満のパルス幅となったとしても、最小オンパルス幅以上の電圧しか出力できないため、理想のオンパルス幅よりも大きい電圧を出力してしまうという問題がある。 Therefore, even if the comparison result between the voltage command value Vref and the gate thresholds Vth3a and Vth3b results in a pulse width less than the minimum on-pulse width, the unit output voltage Vo3 can only output a voltage equal to or greater than the minimum on-pulse width. There is a problem of outputting a voltage higher than
図9に図8の電圧指令値Vrefとユニット3におけるゲート閾値Vth3aの比較とユニット出力電圧Vo3の拡大図を示す。理想的には、ゲート閾値Vth3aを電圧指令値Vrefが超えている間のみユニット出力電圧Vo3が出力されるのが望ましいが、最小オンパルス幅によって、理想のパルス幅よりも広い幅の電圧が出力されてしまう。 FIG. 9 shows a comparison between the voltage command value Vref in FIG. 8 and the gate threshold value Vth3a in the unit 3, and an enlarged view of the unit output voltage Vo3. Ideally, it is desirable that the unit output voltage Vo3 is output only while the voltage command value Vref exceeds the gate threshold Vth3a. end up
運転台数が減少する場合にあっても、同様の問題は発生する。また、2台-3台間に限らず全ての運転台数で発生する。 A similar problem occurs even when the number of operating vehicles decreases. In addition, it occurs not only between 2 and 3 machines, but all the number of machines in operation.
以上示したようなことから、直列多重電力変換装置において、最小オンパルス幅未満の電圧を出力することが課題となる。 As described above, it is a problem to output a voltage less than the minimum on-pulse width in the series multiple power converter.
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、ブリッジセルのユニットを複数直列接続し、出力周波数1kHz以上の単相電圧を出力する1パルス多重方式の直列多重電力変換装置であって、電圧指令値のピーク時点とゼロクロス時点を判定してゲート閾値の更新タイミングとして出力する位相判定部と、前記各ユニットのゲート閾値と前記電圧指令値とを比較することで現在運転しているユニットの台数を判定して運転台数判定値として出力する運転台数判定部と、前記ゲート閾値の更新タイミングおよび前記運転台数判定値に基づいて、前記電圧指令値の正側のピーク時点で運転しているユニットの正側のゲート閾値を入れ替え、前記電圧指令値の負側のピーク時点で運転しているユニットの負側のゲート閾値を入れ替え、前記電圧指令値のゼロクロス点で入れ替えたゲート閾値を元に戻す閾値制御部と、前記各ユニット毎に、前記電圧指令値と、前記閾値制御部から出力された正負のゲート閾値と、を比較してスイッチング素子のゲート信号を生成するPWM制御部と、を備えたことを特徴とする。 The present invention has been devised in view of the above-mentioned conventional problems, and one aspect thereof is a one-pulse multiplexing series bridge cell unit in which a plurality of bridge cell units are connected in series and a single-phase voltage with an output frequency of 1 kHz or higher is output. A multiplex power converter, comprising: a phase determination unit that determines a peak time point and a zero crossing time point of a voltage command value and outputs them as updating timing of a gate threshold; and comparing the gate threshold of each unit with the voltage command value. and an operating unit determination unit that determines the number of units currently operating and outputs it as an operating unit determination value; The positive side gate threshold of the unit operating at the peak point is exchanged, the negative side gate threshold of the unit operating at the negative side peak point of the voltage command value is exchanged, and at the zero crossing point of the voltage command value A threshold controller that restores the replaced gate threshold to the original value, and compares the voltage command value and the positive and negative gate thresholds output from the threshold controller for each unit to generate a gate signal for the switching element. and a PWM control unit.
また、その一態様として、前記閾値制御部は、前記電圧指令値の正側のピーク時点において、運転しているユニットのうち、ゲート閾値の絶対値の大きい上位2つの正側のゲート閾値のみを入れ替え、前記電圧指令値の負側のピーク時点において、運転しているユニットのうち、ゲート閾値の絶対値の大きい上位2つの負側のゲート閾値のみを入れ替えることを特徴とする。 In addition, as one aspect thereof, the threshold control unit selects only the top two positive gate thresholds having a large absolute value of the gate threshold among the operating units at the time of the positive peak of the voltage command value. The switching is characterized in that only the two highest negative gate thresholds having the largest absolute value of the gate threshold among the operating units are replaced at the negative peak point of the voltage command value.
また、他の態様として、前記閾値制御部は、前記電圧指令値の正側のピーク時点において、運転している全てのユニットの正側のゲート閾値の絶対値の大きさを逆順に並び替え、前記電圧指令値の負側のピーク時点において、運転している全てのユニットの負側のゲート閾値の絶対値の大きさを逆順に並び替えることを特徴とする。 In another aspect, the threshold control unit rearranges the absolute values of the positive gate thresholds of all operating units in reverse order at the positive peak point of the voltage command value, The magnitude of the absolute value of the gate threshold value on the negative side of all the operating units is rearranged in reverse order at the peak point of the voltage command value on the negative side.
本発明によれば、直列多重電力変換装置において、最小オンパルス幅未満の電圧を出力することが可能となる。 According to the present invention, it is possible to output a voltage less than the minimum on-pulse width in a series multiple power converter.
以下、本願発明における直列多重電力変換装置の実施形態1,2を図1~図5に基づいて詳述する。 Embodiments 1 and 2 of the series multiplex power converter according to the present invention will be described in detail below with reference to FIGS. 1 to 5. FIG.
[実施形態1]
本実施形態1は、図1に示す直列多重電力変換装置を例として、最小オンパルス幅未満の電圧を出力する方法を説明する。まず、図1に示す直列多重電力変換装置の主回路構成について説明する。
[Embodiment 1]
Embodiment 1 describes a method of outputting a voltage less than the minimum on-pulse width, taking the series multiplex power converter shown in FIG. 1 as an example. First, the main circuit configuration of the series multiple power converter shown in FIG. 1 will be described.
図1に示すように、本実施形態1における直列多重電力変換装置は、6つの第1~第6ユニット(ブリッジセル)1~6を備える。第1ユニット1はスイッチング素子U1,V1,X1,Y1がブリッジ接続される。スイッチング素子U1,V1の共通接続点とスイッチング素子X1,Y1の共通接続点との間に直流電圧原C1が接続される。 As shown in FIG. 1, the series multiplex power converter in Embodiment 1 includes six first to sixth units (bridge cells) 1 to 6. In FIG. In the first unit 1, switching elements U1, V1, X1 and Y1 are bridge-connected. A DC voltage source C1 is connected between the common connection point of the switching elements U1 and V1 and the common connection point of the switching elements X1 and Y1.
第1ユニット1のスイッチング素子U1とスイッチング素子X1の共通接続点はリアクトルLの一端に接続される。第1ユニット1のスイッチング素子V1,Y1の共通接続点と第2ユニット2のスイッチング素子U2,X2の共通接続点が接続される。同様に、第2ユニット2と第3ユニット3、第3ユニット3と第4ユニット4、第4ユニット4と第5ユニット5、第5ユニット5と第6ユニット6が接続される。リアクトルLの他端と第6ユニット6のスイッチング素子V6,Y6の共通接続点との間にコンデンサCが接続される。 A common connection point of the switching element U1 and the switching element X1 of the first unit 1 is connected to one end of the reactor L. A common connection point of the switching elements V1 and Y1 of the first unit 1 and a common connection point of the switching elements U2 and X2 of the second unit 2 are connected. Similarly, the second unit 2 and the third unit 3, the third unit 3 and the fourth unit 4, the fourth unit 4 and the fifth unit 5, and the fifth unit 5 and the sixth unit 6 are connected. A capacitor C is connected between the other end of the reactor L and a common connection point of the switching elements V6 and Y6 of the sixth unit 6 .
スイッチング素子U1,X1の共通接続点とスイッチング素子V1,Y1の共通接続点との間の電圧をユニット出力電圧Vo1とする。同様に、第2~第6ユニット2~6のユニット出力電圧をVo2~Vo6とする。また、第1ユニット1のスイッチング素子U1,X1の共通接続点と、第6ユニット6のスイッチング素子V6,Y6の共通接続点との間を合計の出力電圧Voutとする。なお、本実施形態1では、例えば、出力周波数1kHz以上の単相電圧を出力する。 A unit output voltage Vo1 is the voltage between the common connection point of the switching elements U1 and X1 and the common connection point of the switching elements V1 and Y1. Similarly, the unit output voltages of the second to sixth units 2 to 6 are Vo2 to Vo6. Further, the total output voltage between the common connection point of the switching elements U1 and X1 of the first unit 1 and the common connection point of the switching elements V6 and Y6 of the sixth unit 6 is Vout. In the first embodiment, for example, a single-phase voltage with an output frequency of 1 kHz or more is output.
また、直列多重電力変換装置は、位相判定部10と、運転台数判定部20と、閾値制御部30と、PWM制御部PWMと、を備える。
The serial multiplex power conversion device also includes a
位相判定部10は、電圧指令値Vrefの位相θより、ゲート閾値の更新タイミング(位相0°,90°,180°,270°)を判定し、閾値制御部30に出力する。
The
運転台数判定部20は、各ユニットのゲート閾値と電圧指令値Vrefを比較することで現在運転しているユニットの台数を判定し、運転台数判定値として閾値制御部30に出力する。
The operating
閾値制御部30は、ゲート閾値の更新タイミングと運転台数判定値に基づいて、ゲート閾値の更新タイミング(位相0°,90°,180°,270°)で各ユニットのゲート閾値の制御を行う。電圧指令値Vrefの位相90°270°(ピーク)時点で、運転台数に応じてゲート閾値の入れ替えを行う。電圧指令値Vrefの位相0°,180°(ゼロクロス)時点で、交換していたゲート閾値を元に戻す。
The
PWM制御部PWMは、1パルス制御方式のパルス幅変調制御を行う。PWM制御部PWMは、電圧指令値Vrefと閾値制御部30から出力されたゲート閾値を比較し、ゲート信号を生成する。ゲート閾値は、少なくとも電圧指令値Vefの1/4周期の間一定の値をとる正負のゲート閾値とする。比較の際、デッドタイム処理と最小オンパルス処理を行う。
The PWM control section PWM performs pulse width modulation control of the one-pulse control method. The PWM controller PWM compares the voltage command value Vref and the gate threshold output from the
次に、最小オンパルス幅未満の電圧を出力する方法を説明する。本実施形態1では、出力電圧Voutの最上段のパルスを、ユニット2台の出力電圧の重なりで出力することで、それぞれのユニットの最小オンパルス幅によるパルス幅制限を回避する。 Next, a method of outputting a voltage less than the minimum on-pulse width will be described. In the first embodiment, the uppermost pulse of the output voltage Vout is output by overlapping the output voltages of the two units, thereby avoiding the pulse width limitation due to the minimum ON pulse width of each unit.
本実施形態1では、運転中のユニットのうちゲート閾値の絶対値が大きい上位2つのユニットのゲート閾値のみを変更する方法を説明する。 In the first embodiment, a method of changing only the gate thresholds of the top two units having the largest absolute values of the gate thresholds among the units in operation will be described.
PWM制御部PWMにおいて、電圧指令値Vrefと各ユニットのゲート閾値との比較は従来と同様に行う。運転台数判定部20は、電圧指令値Vrefのピーク部(位相90°、270°)でその時点での運転台数を判定する。閾値制御部30は、電圧指令値Vrefの位相90°(ピーク部)の時点で運転しているユニットのうち正側のゲート閾値の絶対値が一番大きいユニットと正側のゲート閾値の絶対値が2番目に大きいユニットのゲート閾値を入れ替える。また、電圧指令値Vrefの位相270°(ピーク部)の時点で運転しているユニットのうち負側のゲート閾値の絶対値が一番大きいユニットと負側のゲート閾値の絶対値が2番目に大きいユニットのゲート閾値を入れ替える。また、電圧指令値Vrefの位相0°,180°で入れ替えたゲート閾値を元に戻す。あとは出力開始と同様に電圧指令値Vrefとゲート閾値との比較を行う。
In the PWM control section PWM, comparison between the voltage command value Vref and the gate threshold value of each unit is performed in the same manner as in the conventional art. The operating
図2に3台運転の場合の例を示す。正電圧を出力する場合について説明する。ユニット1~3の正側のゲート閾値Vth1a、Vth2a、Vth3aを電圧指令値Vrefが超えると、ユニット1~3がそれぞれ正電圧を出力する。電圧指令値Vrefの位相90°(ピーク部)時点で運転台数を判定し、運転中のユニット1~3の正側のゲート閾値Vth1a,Vth2a,Vth3aの中から絶対値の大きい上位2つのゲート閾値を選択する。ここでは、絶対値の大きい上位2つのゲート閾値はゲート閾値Vth3a,Vth2aであるため、ゲート閾値Vth3aとゲート閾値Vth2aを入れ替える(図2下線部)。 FIG. 2 shows an example of three-unit operation. A case of outputting a positive voltage will be described. When voltage command value Vref exceeds positive-side gate thresholds Vth1a, Vth2a, and Vth3a of units 1-3, units 1-3 output positive voltages, respectively. The number of operating units is determined at the time of the phase 90° (peak portion) of the voltage command value Vref, and the top two gate thresholds having the largest absolute value among the positive side gate thresholds Vth1a, Vth2a, and Vth3a of the units 1 to 3 in operation. to select. Here, the gate thresholds Vth3a and Vth2a are the top two gate thresholds having the largest absolute values, so the gate thresholds Vth3a and Vth2a are interchanged (underlined portion in FIG. 2).
電圧指令値Vrefの位相90°後は、入れ替え後のゲート閾値と電圧指令値Vrefとの比較が行われ、ユニット2、ユニット3、ユニット1の順で出力が0になる。これにより、出力電圧Voutの最上段の電圧はユニット2、3のユニット出力電圧Vo2,Vo3の重ね合わせで構成されるようになる。各ユニット出力電圧Vo1~Vo6のパルス幅は十分最小オンパルス幅よりも大きいため、最小オンパルス幅に制限されることなく出力電圧Voutを構成することができる。 After the phase 90° of the voltage command value Vref, the gate threshold after switching is compared with the voltage command value Vref, and the output of unit 2, unit 3, and unit 1 becomes 0 in this order. As a result, the voltage at the top of the output voltage Vout is composed of the unit output voltages Vo2 and Vo3 of the units 2 and 3 superimposed. Since the pulse width of each unit output voltage Vo1-Vo6 is sufficiently larger than the minimum on-pulse width, the output voltage Vout can be configured without being restricted by the minimum on-pulse width.
なお、電圧指令値Vrefの位相180°(ゼロクロス)の時点でゲート閾値を元の順番に戻す。負電圧を出力する場合も同様に、電圧指令値Vrefの位相270°(ピーク部)時点で運転しているユニットのうち負側のゲート閾値の絶対値が大きい上位2つ(ゲート閾値Vth3b,Vth2b)を交換する。その後、電圧指令値Vrefの位相360°(ゼロクロス)の時点でゲート閾値を元の順番に戻す。 It should be noted that the gate threshold values are returned to the original order at the point of phase 180° (zero cross) of the voltage command value Vref. Similarly, when a negative voltage is output, among the units operating at the phase 270° (peak portion) of the voltage command value Vref, the two highest absolute values of the gate thresholds on the negative side (gate thresholds Vth3b, Vth2b ). Thereafter, the gate thresholds are returned to the original order at the point of phase 360° (zero crossing) of the voltage command value Vref.
図3に6台の場合の例を示す。正電圧を出力する場合について説明する。ユニット1~6のゲート閾値Vth1a,Vth2a,Vth3a,Vth4a,Vth5a,Vth6aを電圧指令値Vrefが超えると、ユニット1~6がそれぞれ正電圧を出力する。運転台数判定部20は、電圧指令値Vref=90°(ピーク部)時点で運転台数を判定する。閾値制御部30は、運転中のユニット1~6の正側のゲート閾値Vth1a,Vth2a,Vth3a,Vth4a,Vth5a,Vth6aの中から絶対値の大きい2つのゲート閾値を選択する。ここでは、絶対値の大きい2つの正側のゲート閾値はゲート閾値Vth6a,Vth5aであるため、ゲート閾値Vth6aとゲート閾値Vth5aを入れ替える(図3下線部)。
FIG. 3 shows an example of the case of 6 units. A case of outputting a positive voltage will be described. When voltage command value Vref exceeds gate thresholds Vth1a, Vth2a, Vth3a, Vth4a, Vth5a, and Vth6a of units 1-6, units 1-6 output positive voltages, respectively. The operating
入れ替え後のゲート閾値に対して電圧指令値Vrefとの比較が行われ、ユニット5,ユニット6,ユニット4,ユニット3,ユニット2,ユニット1の順で出力が0になる。これにより、出力電圧Voutの最上段の電圧はユニット5、6のユニット出力電圧Vo5,Vo6の重ね合わせで構成されるようになる。各ユニット出力電圧Vo1~Vo6のパルス幅は十分最小オンパルス幅よりも大きいため、最小オンパルス幅に制限されることなく出力電圧Voutを構成することができる。 The gate threshold after replacement is compared with the voltage command value Vref, and the output becomes 0 in the order of unit 5, unit 6, unit 4, unit 3, unit 2, and unit 1. FIG. As a result, the uppermost voltage of the output voltage Vout is composed of the unit output voltages Vo5 and Vo6 of the units 5 and 6 superimposed. Since the pulse width of each unit output voltage Vo1-Vo6 is sufficiently larger than the minimum on-pulse width, the output voltage Vout can be configured without being restricted by the minimum on-pulse width.
なお、電圧指令値Vrefの位相180°(ゼロクロス)の時点でゲート閾値を元の順番に戻す。負電圧を出力する場合も同様に、電圧指令値Vrefの位相270°(ピーク部)時点で運転しているユニットのうち負側のゲート閾値の絶対値が大きい上位2つ(ゲート閾値Vth6b,Vth5b)を入れ替える。その後、電圧指令値Vrefの位相360°(ゼロクロス)の時点でゲート閾値を元の順番に戻す。 It should be noted that the gate threshold values are returned to the original order at the point of phase 180° (zero cross) of the voltage command value Vref. Similarly, in the case of outputting a negative voltage, among the units operating at the phase 270° (peak portion) of the voltage command value Vref, the two highest absolute values of the gate thresholds on the negative side (gate thresholds Vth6b, Vth5b ). Thereafter, the gate thresholds are returned to the original order at the point of phase 360° (zero crossing) of the voltage command value Vref.
以上示したように、本実施形態1によれば、各ユニットが最小オンパルス幅による出力電圧幅の制限を受けないため、直列多重電力変換装置として最小オンパルス幅未満の出力電圧Voutを出力できるようになる。また、本実施形態1は、最小オンパルス幅の部分を除けば、従来のゲート生成方法と同一の出力電圧波形となる。 As described above, according to the first embodiment, since each unit is not subject to the limitation of the output voltage width due to the minimum on-pulse width, it is possible to output the output voltage Vout less than the minimum on-pulse width as a series multiplex power converter. Become. Further, in the first embodiment, the output voltage waveform is the same as that of the conventional gate generation method, except for the portion of the minimum on-pulse width.
[実施形態2]
実施形態1では、運転しているユニットのうちゲート閾値の絶対値が大きい上位2つのユニットのゲート閾値を交換する方法について説明したが、本実施形態2では、運転している全てのユニットのゲート閾値を変更する方法を説明する。
[Embodiment 2]
In the first embodiment, the method of exchanging the gate thresholds of the top two units having the largest absolute value of the gate threshold among the units in operation has been described. A method for changing the threshold will be described.
PWM制御部PWMにおける電圧指令値Vrefと各ユニットのゲート閾値との比較は従来と同様に行う。運転台数判定部20は、電圧指令値Vrefの位相90°(ピーク部)の時点での運転台数を判定する。閾値制御部30は、電圧指令値Vrefの位相90°(ピーク部)の時点で運転しているユニットの正側のゲート閾値を逆順に並び替える。また、電圧指令値Vrefの位相270°(ピーク部)の時点で運転しているユニットの負側のゲート閾値を逆順に並び替える。また、電圧指令値Vrefの位相0°,180°で入れ替えたゲート閾値を元に戻す。あとは、通常と同様に電圧指令値Vrefと各ゲート閾値とを比較し、ゲート信号を生成する。
Comparison between the voltage command value Vref and the gate threshold value of each unit in the PWM control section PWM is performed in the same manner as in the conventional art. The operating
図4に3台運転の場合の例を示す。正電圧を出力する場合について説明する。ユニット1~3のゲート閾値Vth1a、Vth2a、Vth3aを電圧指令値Vrefが超えると、ユニット1~3がそれぞれ正電圧を出力する。 FIG. 4 shows an example of three-unit operation. A case of outputting a positive voltage will be described. When voltage command value Vref exceeds gate thresholds Vth1a, Vth2a, and Vth3a of units 1-3, units 1-3 output positive voltages, respectively.
電圧指令値の位相90°時点で運転台数を判定する。3台運転であるため、ユニット1~3の正側のゲート閾値Vth1a,Vth2a,Vth3aの絶対値の大きさを逆順にする。具体的には、正側のゲート閾値の絶対値の小さい順からゲート閾値Vth1a、Vth2a、Vth3aであったものを、逆順にして正側のゲート閾値の絶対値の小さい順からVth3a、Vth2a、Vth1aに並び替える(図4下線部)。 The number of operating units is determined when the phase of the voltage command value is 90°. Since three units are operated, the magnitudes of the absolute values of the positive gate thresholds Vth1a, Vth2a, and Vth3a of units 1 to 3 are reversed. Specifically, the gate thresholds Vth1a, Vth2a, and Vth3a in ascending order of the absolute value of the positive gate threshold are reversed to Vth3a, Vth2a, and Vth1a in ascending order of the absolute value of the positive gate threshold. (underlined in FIG. 4).
並び替えた正側のゲート閾値Vth3a、Vth2a、Vth1aと電圧指令値Vrefとの比較が行われ、ユニット1、ユニット2、ユニット3の順でユニット出力電圧Vo1,Vo2,Vo3が0になる。 The rearranged positive gate thresholds Vth3a, Vth2a, Vth1a are compared with the voltage command value Vref, and the unit output voltages Vo1, Vo2, Vo3 become 0 in the order of unit 1, unit 2, unit 3.
これにより、出力電圧Voutの最上段の電圧はユニット1、3のユニット出力電圧Vo1,Vo3の重ね合わせで構成されるようになる。各ユニット出力電圧Vo1~Vo6のパルス幅は、十分最小オンパルス幅よりも大きいため、最小オンパルス幅に制限されることなく出力電圧Voutを構成することができる。 As a result, the uppermost voltage of the output voltage Vout is composed of the unit output voltages Vo1 and Vo3 of the units 1 and 3 superimposed. Since the pulse width of each of the unit output voltages Vo1-Vo6 is sufficiently larger than the minimum on-pulse width, the output voltage Vout can be configured without being restricted by the minimum on-pulse width.
なお、電圧指令値Vrefの位相180°(ゼロクロス)時点でゲート閾値を元の順番に戻す。負電圧を出力する場合も同様に、電圧指令値Vrefの位相270°の時点で運転しているユニットの負側のゲート閾値の絶対値の大きさを逆順にする。その後、電圧指令値Vrefの位相360°(ゼロクロス)時点でゲート閾値を元の順番に戻す。 It should be noted that the gate threshold values are returned to the original order at the point of phase 180° (zero cross) of the voltage command value Vref. Similarly, when outputting a negative voltage, the magnitude of the absolute value of the gate threshold on the negative side of the unit that is operating at the time of the phase 270° of the voltage command value Vref is reversed. Thereafter, the gate thresholds are returned to the original order at the phase 360° (zero cross) of the voltage command value Vref.
図5に6台運転の場合の例を示す。正電圧を出力する場合について説明する。ユニット1~6の正側のゲート閾値Vth1a,Vth2a,Vth3a,Vth4a,Vth5a,Vth6aを電圧指令値Vrefが超えると、ユニット1~6がそれぞれ正電圧を出力する。 FIG. 5 shows an example of operation of six units. A case of outputting a positive voltage will be described. When voltage command value Vref exceeds positive gate thresholds Vth1a, Vth2a, Vth3a, Vth4a, Vth5a and Vth6a of units 1-6, units 1-6 output positive voltages, respectively.
運転台数判定部20は、電圧指令値Vrefの位相90°(ピーク部)時点で運転台数を判定する。閾値制御部30は、6台運転であるため、ユニット1~6の正側のゲート閾値Vth1a,Vth2a,Vth3a,Vth4a,Vth5a,Vth6aの絶対値の大きさを逆順にする。具体的には、正側のゲート閾値の絶対値の小さい順からゲート閾値Vth1a、Vth2a、Vth3a,Vth4a,Vth5a,Vth6aであったものを、逆順にして正側のゲート閾値の絶対値の小さい順からVth6a,Vth5a,Vth4a,Vth3a,Vth2a,Vth1aに並び替える(図5下線部)。
The operating
並び替えた正側のゲート閾値Vth6a,Vth5a,Vth4a,Vth3a,Vth2a,Vth1aと電圧指令値Vrefとの比較が行われ、ユニット1,ユニット2,ユニット3,ユニット4,ユニット5,ユニット6の順で出力が0になる。 The rearranged positive gate threshold values Vth6a, Vth5a, Vth4a, Vth3a, Vth2a, and Vth1a are compared with the voltage command value Vref. output becomes 0.
これにより、出力電圧Voutの最上段の電圧はユニット1,6のユニット出力電圧Vo1,Vo6の出力の重ね合わせで構成されるようになる。各ユニット出力電圧Vo1~Vo6のパルス幅は、十分最小オンパルス幅よりも大きいため、最小オンパルス幅に制限されることなく出力電圧Voutを構成することができる。 As a result, the voltage at the top of the output voltage Vout is formed by superimposing the outputs of the unit output voltages Vo1 and Vo6 of the units 1 and 6. FIG. Since the pulse width of each of the unit output voltages Vo1-Vo6 is sufficiently larger than the minimum on-pulse width, the output voltage Vout can be configured without being restricted by the minimum on-pulse width.
なお、電圧指令値Vrefの位相180°(ゼロクロス)時点でゲート閾値を元の順番に戻す。負電圧を出力する場合も同様に、電圧指令値Vrefの位相270°(ピーク)の時点で運転しているユニットの負側のゲート閾値の絶対値の大きさを逆順にする。その後、電圧指令値Vrefの位相360°(ゼロクロス)時点でゲート閾値を元の順番に戻す。 It should be noted that the gate threshold values are returned to the original order at the point of phase 180° (zero crossing) of the voltage command value Vref. Similarly, when outputting a negative voltage, the magnitude of the absolute value of the gate threshold on the negative side of the unit operating at the phase 270° (peak) of the voltage command value Vref is reversed. Thereafter, the gate thresholds are returned to the original order at the phase 360° (zero cross) of the voltage command value Vref.
以上示したように、本実施形態2によれば、実施形態1と同様の作用効果を奏する。また、本実施形態2は、実施形態1よりも、全てのユニット出力電圧幅が均一に近づく。 As described above, according to the second embodiment, the same effects as those of the first embodiment are obtained. Further, in the second embodiment, all the unit output voltage widths are more uniform than in the first embodiment.
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。 Although the present invention has been described in detail only with respect to the specific examples described above, it is obvious to those skilled in the art that various modifications and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are, of course, covered by the claims.
10:位相判定部
20:運転台数判定部
30:閾値制御部
PWM:PWM制御部
Vth1a~Vth6a,Vth1b~Vth6b…ゲート閾値
Vo1~Vo6:ユニット出力電圧
Vout:出力電圧
Vref:電圧指令値
U1~U6,V1~V6,X1~X6,Y1~Y6:スイッチング素子
C1~C6:直流電圧源
C:コンデンサ
L:リアクトル
GU1,GV1,GX1,GY1:ゲート信号
10: Phase determination unit 20: Number of operating units determination unit 30: Threshold control unit PWM: PWM control unit Vth1a to Vth6a, Vth1b to Vth6b ... Gate threshold Vo1 to Vo6: Unit output voltage Vout: Output voltage Vref: Voltage command value U1 to U6 , V1 to V6, X1 to X6, Y1 to Y6: Switching element C1 to C6: DC voltage source C: Capacitor L: Reactor GU1, GV1, GX1, GY1: Gate signal
Claims (3)
電圧指令値のピーク時点とゼロクロス時点を判定してゲート閾値の更新タイミングとして出力する位相判定部と、
前記各ユニットのゲート閾値と前記電圧指令値とを比較することで現在運転しているユニットの台数を判定して運転台数判定値として出力する運転台数判定部と、
前記ゲート閾値の更新タイミングおよび前記運転台数判定値に基づいて、前記電圧指令値の正側のピーク時点で運転しているユニットの正側のゲート閾値を入れ替え、前記電圧指令値の負側のピーク時点で運転しているユニットの負側のゲート閾値を入れ替え、前記電圧指令値のゼロクロス点で入れ替えたゲート閾値を元に戻す閾値制御部と、
前記各ユニット毎に、前記電圧指令値と、前記閾値制御部から出力された正負のゲート閾値と、を比較してスイッチング素子のゲート信号を生成するPWM制御部と、
を備えたことを特徴とする直列多重電力変換装置。 A one-pulse multiplexing serial multiplex power converter that connects a plurality of bridge cell units in series and outputs a single-phase voltage with an output frequency of 1 kHz or higher,
a phase determination unit that determines the peak time point and the zero crossing time point of the voltage command value and outputs them as update timings of the gate threshold;
an operating number determination unit that determines the number of units that are currently operating by comparing the gate threshold value of each unit with the voltage command value, and outputs the number as an operating number determination value;
Based on the update timing of the gate threshold and the determination value of the number of operating units, the positive side gate threshold of the unit operating at the time of the positive side peak of the voltage command value is replaced, and the negative side peak of the voltage command value is replaced. a threshold control unit that replaces the gate threshold on the negative side of the unit that is operating at the time and restores the replaced gate threshold at the zero crossing point of the voltage command value;
a PWM control unit that compares the voltage command value and a positive or negative gate threshold output from the threshold control unit for each of the units to generate a gate signal for a switching element;
A series multiplex power converter, comprising:
前記電圧指令値の正側のピーク時点において、運転しているユニットのうち、ゲート閾値の絶対値の大きい上位2つの正側のゲート閾値のみを入れ替え、
前記電圧指令値の負側のピーク時点において、運転しているユニットのうち、ゲート閾値の絶対値の大きい上位2つの負側のゲート閾値のみを入れ替えることを特徴とする請求項1記載の直列多重電力変換装置。 The threshold control unit is
At the time of the peak on the positive side of the voltage command value, among the operating units, only the top two positive gate thresholds with the largest absolute values of the gate thresholds are exchanged,
2. The series multiplexing according to claim 1, wherein at the negative peak of said voltage command value, only the two highest negative gate thresholds having a larger absolute value of the gate threshold among the operating units are exchanged. Power converter.
前記電圧指令値の正側のピーク時点において、運転している全てのユニットの正側のゲート閾値の絶対値の大きさを逆順に並び替え、
前記電圧指令値の負側のピーク時点において、運転している全てのユニットの負側のゲート閾値の絶対値の大きさを逆順に並び替えることを特徴とする請求項1記載の直列多重電力変換装置。 The threshold control unit is
At the positive peak point of the voltage command value, the absolute values of the positive gate threshold values of all the units in operation are rearranged in reverse order,
2. The series multiplex power conversion according to claim 1, wherein the magnitudes of the absolute values of the gate thresholds on the negative side of all the units in operation are rearranged in reverse order at the point of peak on the negative side of the voltage command value. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046581A JP7199262B2 (en) | 2019-03-14 | 2019-03-14 | Series multiplex power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046581A JP7199262B2 (en) | 2019-03-14 | 2019-03-14 | Series multiplex power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150688A JP2020150688A (en) | 2020-09-17 |
JP7199262B2 true JP7199262B2 (en) | 2023-01-05 |
Family
ID=72430890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019046581A Active JP7199262B2 (en) | 2019-03-14 | 2019-03-14 | Series multiplex power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7199262B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006320103A (en) | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | Controller of series multiplex power conversion device |
JP2013090358A (en) | 2011-10-13 | 2013-05-13 | Fuji Electric Co Ltd | Series multiplex inverter device |
JP2017085812A (en) | 2015-10-29 | 2017-05-18 | 株式会社東芝 | Power conversion device and control method therefor |
JP6391897B1 (en) | 2018-01-29 | 2018-09-19 | 三菱電機株式会社 | Series multiple inverter |
-
2019
- 2019-03-14 JP JP2019046581A patent/JP7199262B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006320103A (en) | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | Controller of series multiplex power conversion device |
JP2013090358A (en) | 2011-10-13 | 2013-05-13 | Fuji Electric Co Ltd | Series multiplex inverter device |
JP2017085812A (en) | 2015-10-29 | 2017-05-18 | 株式会社東芝 | Power conversion device and control method therefor |
JP6391897B1 (en) | 2018-01-29 | 2018-09-19 | 三菱電機株式会社 | Series multiple inverter |
Also Published As
Publication number | Publication date |
---|---|
JP2020150688A (en) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7535738B2 (en) | Method and apparatus including multi-drive configurations for medium voltage loads | |
JP6552739B2 (en) | Parallel power supply | |
JP5045137B2 (en) | Power converter | |
WO2010143514A1 (en) | Control device for load-driving system | |
EP2156542A2 (en) | Prediction scheme for step wave power converter and inductive inverter topology | |
US9991820B2 (en) | Multi-level converter and method of operating same | |
EP2903144A1 (en) | Power conversion system and method of operating the same | |
JP6391897B1 (en) | Series multiple inverter | |
JP2014090581A (en) | Power conversion device and power conversion method | |
US7821802B2 (en) | Control method for direct power converter | |
JP7199262B2 (en) | Series multiplex power converter | |
EP3176941B1 (en) | Neutral point potential control method for single phase npc inverter | |
JP5737268B2 (en) | Power converter | |
KR101197793B1 (en) | Method for generating the three phase voltage and cascade H-bridge high power inverter using the method | |
JP2001177997A (en) | Parallel operation circuit of power converter | |
KR101224589B1 (en) | Multilevel inverter | |
JP2012010596A (en) | Power converter | |
JP2014241693A (en) | Power converter | |
WO2022185675A1 (en) | Motor control device | |
WO2023181368A1 (en) | Power converter | |
JPH08228488A (en) | Method of correcting dead time of high frquency link dc/ac converter | |
JP7021624B2 (en) | Series multiplex power converter and its control method | |
JP7318443B2 (en) | Series multiple inverter and control method for serial multiple inverter | |
JP2005094918A (en) | Noise reduction circuit for power conversion apparatus | |
JP4407892B2 (en) | Matrix converter controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7199262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |