JP5810765B2 - Noise reduction device and power conversion device including the same - Google Patents
Noise reduction device and power conversion device including the same Download PDFInfo
- Publication number
- JP5810765B2 JP5810765B2 JP2011192279A JP2011192279A JP5810765B2 JP 5810765 B2 JP5810765 B2 JP 5810765B2 JP 2011192279 A JP2011192279 A JP 2011192279A JP 2011192279 A JP2011192279 A JP 2011192279A JP 5810765 B2 JP5810765 B2 JP 5810765B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- noise reduction
- capacitor
- power conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電力変換回路の動作に起因してアースとの間に発生する雑音端子電圧を低減するためのノイズ低減装置およびこれを備えた電力変換装置に関する。 The present invention relates to a noise reduction device for reducing a noise terminal voltage generated between the power conversion circuit and the ground due to the operation of the power conversion circuit, and a power conversion device including the noise reduction device.
図１７は、三相誘導電動機を三相インバータ回路で駆動するシステムに適用されるノイズ低減装置を示しており、例えば特許文献１に記載されているものと実質的に同じノイズ低減装置である。
FIG. 17 shows a noise reduction device applied to a system in which a three-phase induction motor is driven by a three-phase inverter circuit. For example, the noise reduction device is substantially the same as that described in
図１７において、１ａは交流電源である。２ａは、交流電源１ａの交流電圧を直流電圧に変換する整流回路である。３は、整流回路２ａによって整流された電圧を平滑するためのコンデンサである。４は、電力変換回路の一例であって、三相のインバータ回路である。５は、その筐体がアースに接続され、インバータ回路４の負荷として駆動される誘導電動機である。６は、直流電源である。７は、環状コアからなる零相変流器等の漏洩電流検出器である。８は、インバータ回路４のスイッチング素子Ｑ１〜Ｑ６を選択的にオンオフ動作させるためのインバータ制御回路である。９は、誘導電動機５の筐体からアースに漏洩する電流を打ち消すための電流を生成するノイズ低減回路である。１０は、ノイズ低減回路の動作を制御するノイズ低減制御回路である。
In FIG. 17, 1a is an AC power source. 2a is a rectifier circuit that converts an AC voltage of the AC power source 1a into a DC voltage.
ノイズ低減装置は、漏洩電流検出器７、ノイズ低減回路９およびノイズ低減制御回路１０から構成されている。
整流回路２ａは、その交流入力端子が交流電源１ａの交流出力端子に接続される。整流回路２ａの正側直流出力端子はインバータ回路４の正側直流入力端子に接続される。この接続点をＰとする。また、整流回路２ａの負側直流出力端子はインバータ回路４の負側直流入力端子に接続される。この接続点をＮとする。
The noise reduction device includes a leakage
The AC input terminal of the rectifier circuit 2a is connected to the AC output terminal of the AC power source 1a. The positive DC output terminal of the rectifier circuit 2 a is connected to the positive DC input terminal of the inverter circuit 4. Let this connection point be P. The negative DC output terminal of the rectifier circuit 2 a is connected to the negative DC input terminal of the inverter circuit 4. Let this connection point be N.
コンデンサ３は、整流回路２ａの直流出力端子Ｐ，Ｎ間に接続されている。交流電源１ａの電圧は、整流回路２ａで全波整流された後、コンデンサ３で平滑される。ここで、整流回路２ａとコンデンサ３とが直流電源を構成する。
The
インバータ回路４は、直流入力端子Ｐ，Ｎ間に並列に接続されたＵ相アーム，Ｖ相アーム，Ｗ相アームで構成されている。Ｕ相アームは、スイッチング素子Ｑ１とＱ４とが直列接続された回路である。Ｖ相アームは、スイッチング素子Ｑ２とＱ５とが直列接続された回路である。Ｗ相アームは、スイッチング素子Ｑ３とＱ６とが直列接続された回路である。 The inverter circuit 4 includes a U-phase arm, a V-phase arm, and a W-phase arm that are connected in parallel between the DC input terminals P and N. The U-phase arm is a circuit in which switching elements Q1 and Q4 are connected in series. The V-phase arm is a circuit in which switching elements Q2 and Q5 are connected in series. The W-phase arm is a circuit in which switching elements Q3 and Q6 are connected in series.
ここで、スイッチング素子Ｑ１とＱ４との接続中点を、インバータ回路４の出力端子Ｕとする。同様に、スイッチング素子Ｑ２とＱ５との接続中点を、インバータ回路４の出力端子Ｖとする。さらに、スイッチング素子Ｑ３とＱ６との接続中点を、インバータ回路４の出力端子Ｗとする。 Here, the midpoint of connection between the switching elements Q1 and Q4 is defined as the output terminal U of the inverter circuit 4. Similarly, the connection midpoint between the switching elements Q2 and Q5 is defined as the output terminal V of the inverter circuit 4. Further, the midpoint of connection between switching elements Q3 and Q6 is defined as output terminal W of inverter circuit 4.
スイッチング素子Ｑ１〜Ｑ６は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体素子である。スイッチング素子Ｑ１〜Ｑ６には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。 Switching elements Q1-Q6 are semiconductor elements, such as IGBT (insulated gate bipolar transistor). Diodes D1 to D6 are connected in antiparallel to the switching elements Q1 to Q6, respectively.
制御回路８は、インバータ回路４のスイッチング素子Ｑ１〜Ｑ６をオンオフ制御するためのゲート信号Ｇ１〜Ｇ６を生成する。ゲート信号Ｇ１〜Ｇ６は、パルス幅変調されている。
The
コンデンサ３で平滑された直流電圧は、インバータ回路４のスイッチング素子Ｑ１〜Ｑ６のオンオフ動作によって、所望の三相交流電圧に変換される。インバータ回路４によって生成された三相交流電圧は、出力端子Ｕ，Ｖ，Ｗから出力され、誘導電動機５に供給される。
The DC voltage smoothed by the
ノイズ低減回路９は、電源変圧器Ｔ１、整流回路Ｒｆ、コンデンサＣ４，Ｃ５、トランジスタＴｒ１，Ｔｒ２、およびコンデンサＣ１を備えている。
電源変圧器Ｔ１の一次巻線は交流電源１ａの両端に接続され、その二次巻線は整流回路Ｒｆの交流入力端子に接続されている。整流回路Ｒｆの直流出力端子には、コンデンサＣ４，Ｃ５の直列回路とトランジスタＴｒ１，Ｔｒ２の直列回路が並列に接続されている。コンデンサＣ４，Ｃ５の接続中点は、インバータ回路４の負側直流入力端子Ｎに接続されている。トランジスタＴｒ１，Ｔｒ２の接続中点は、コンデンサＣ１を介してアースに接続されている。
The noise reduction circuit 9 includes a power transformer T1, a rectifier circuit Rf, capacitors C4 and C5, transistors Tr1 and Tr2, and a capacitor C1.
The primary winding of the power transformer T1 is connected to both ends of the AC power source 1a, and the secondary winding is connected to the AC input terminal of the rectifier circuit Rf. A series circuit of capacitors C4 and C5 and a series circuit of transistors Tr1 and Tr2 are connected in parallel to the DC output terminal of the rectifier circuit Rf. The midpoint of connection of the capacitors C4 and C5 is connected to the negative side DC input terminal N of the inverter circuit 4. A midpoint of connection between the transistors Tr1 and Tr2 is connected to the ground via a capacitor C1.
トランジスタＴｒ１はＮＰＮ型、トランジスタＴｒ２はＰＮＰ型トランジスタである。増幅器Ａｍｐはノイズ低減制御回路で生成された制御信号ＳＢを増幅する。トランジスタＴｒ１，Ｔｒ２は、増幅器Ａｍｐで増幅された信号によって駆動される。誘導電動機５の筐体からアースに漏洩する電流を打ち消すための電流は、トランジスタＴｒ１，Ｔｒ２の接続中点とアースとの間の電位差によって流れる。
The transistor Tr1 is an NPN type, and the transistor Tr2 is a PNP type transistor. Amplifier Amp amplifies the control signal S B generated by the noise reduction control circuit. The transistors Tr1 and Tr2 are driven by the signal amplified by the amplifier Amp. The current for canceling the current leaking from the casing of the
ところで、誘導電動機５の巻線と筐体との間には、図１７に破線で示すように浮遊容量Ｃｓが存在する。誘導電動機５の巻線には、インバータ回路４によってパルス幅変調された矩形波状のパルス電圧が印加される。このパルス状の電圧は、浮遊容量Ｃｓの両端に印加されることになる。その結果、浮遊容量Ｃｓを充放電するパルス状の電流Ｉ１が、漏洩電流として、誘導電動機５の巻線とアースとの間で流れる。
Incidentally, a stray capacitance Cs exists between the winding of the
パルス状の電流Ｉ１は、Ｉ１＝Ｃｓ×（ｄｖ／ｄｔ）で表される。ｄｖ／ｄｔはインバータ回路４のスイッチング素子Ｑ１〜Ｑ６のスイッチング動作によって誘導電動機５の巻線に印加される矩形波状パルス電圧の時間変化率である。
The pulsed current I1 is represented by I1 = Cs × (dv / dt). dv / dt is a time change rate of the rectangular wave pulse voltage applied to the winding of the
例えば、スイッチング素子Ｑ１がオンすると、誘導電動機５の巻線の電位が筐体の電位に対してステップ的に上昇する。このとき、誘導電動機５の巻線からアースに向かって漏洩電流Ｉ１が流れる。一方、スイッチング素子Ｑ４がオンすると、誘導電動機５の巻線の電位がステップ的に下降する。このとき、アースから誘導電動機５の巻線に向かって漏洩電流Ｉ１が流れる。
For example, when the switching element Q1 is turned on, the potential of the winding of the
この漏洩電流Ｉ１は、アースおよび直流電源６を経てインバータ回路４の直流入力端子に戻る。この漏洩電流Ｉ１がアースに流れるとノイズ電流となって、感電や漏電ブレーカを誤動作させる原因になるので、これを除去する必要がある。 This leakage current I1 returns to the DC input terminal of the inverter circuit 4 through the ground and the DC power supply 6. If this leakage current I1 flows to the ground, it becomes a noise current, which may cause an electric shock or malfunction of the leakage breaker, and must be removed.
そこで、特許文献１には、漏洩電流検出器７で検出した漏洩電流Ｉ１と逆極性かつ同じ大きさの電流をアースに注入して、漏洩電流Ｉ１を打消すノイズ低減装置が開示されている。
Therefore,
ノイズ低減制御回路１０は、スイッチング素子Ｑ１〜Ｑ６のゲート信号Ｇ１〜Ｇ６に基づいて生成された信号と漏洩電流検出器７が検出する信号とを加算する。そして、この加算された信号から、トランジスタＴｒ１，Ｔｒ２を駆動するための制御信号ＳＢを生成する。
The noise
トランジスタＴｒ１，Ｔｒ２の制御信号ＳＢは、インバータ回路４の上アームであるスイッチング素子Ｑ１〜Ｑ３のゲート信号は減算し、下アームであるスイッチング素子Ｑ４〜Ｑ６のゲート信号は加算することにより得られる。 Control signal S B of the transistors Tr1, Tr2, the gate signal of the switching element Q1~Q3 is the upper arm of the inverter circuit 4 subtracts, obtained by adding the gate signal of the switching element Q4~Q6 a lower arm .
ノイズ低減制御回路１０で生成された制御信号ＳＢは、ベース信号増幅器Ａｍｐで増幅された上でトランジスタＴｒ１，Ｔｒ２の両ベース端子（制御端子）に与えられる。トランジスタＴｒ１とトランジスタＴｒ２は、制御信号ＳＢに従って互いに逆の動作を行う。トランジスタＴｒ１，Ｔｒ２の動作により、漏洩電流Ｉ１を打消すための電流Ｉ２が、アースに注入される。
Control signal S B generated by the noise
また、特許文献２には、コモンモード電圧を相殺して電源側に漏洩する電流を補償するとともに、コイルを付加して雑音端子電圧を低減するノイズ低減装置が開示されている。
このノイズ低減装置は、交流電源１ａと整流回路２ａとの間の主回路ラインに接続された接地コンデンサの両端電圧を検出する。そして、この検出した電圧と逆極性かつ同じ大きさの相殺電圧を発生する。この相殺電圧は、コモンモードトランスを介して、交流電源１ａと接地コンデンサの接続点との間に重畳される。雑音端子電圧を低減するためのコイルは、コモンモードトランスと電源との間に設けられている。
This noise reduction device detects the voltage across the grounding capacitor connected to the main circuit line between the AC power source 1a and the rectifier circuit 2a. Then, a canceling voltage having the opposite polarity and the same magnitude as the detected voltage is generated. This canceling voltage is superimposed between the AC power supply 1a and the connection point of the grounding capacitor via the common mode transformer. The coil for reducing the noise terminal voltage is provided between the common mode transformer and the power source.
しかしながら、特許文献１に開示されているノイズ低減装置は、スイッチング素子Ｑ１〜Ｑ６のすべてのオンオフ動作タイミングで動作する。そのため、漏洩電流が流れていないタイミングでも漏洩電流を打ち消すための電流を発生する。この電流は、不要なノイズ電流になるという問題がある。
However, the noise reduction device disclosed in
また、特許文献２に開示されているノイズ低減装置では、主回路電流が流れる経路にコモンモードトランスとコイルを挿入する必要がある。そのため、装置が大型化するという問題がある。
Further, in the noise reduction device disclosed in
本発明は、電力変換装置の主回路部にコモンモードトランス等の大型部品を設けることなく、電力変換装置の入力部に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供することを目的とする。 The present invention provides a noise reduction device that can effectively reduce the noise terminal voltage generated at the input portion of the power conversion device without providing large components such as a common mode transformer in the main circuit portion of the power conversion device. For the purpose.
上記目的を達成するために、第１の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。 In order to achieve the above object, a noise reduction device provided by the first invention is a noise reduction device for a power conversion circuit that converts a voltage of a DC power supply or an AC power supply into an AC voltage by an on / off operation of a switching element. It has the structure of.
すなわち、本発明に係るノイズ低減装置は、電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路を備えている。接地コンデンサ直列回路は、補償コンデンサと接地コンデンサとが直列に接続された回路である。さらに、本発明に係るノイズ低減装置は、出力端子が補償コンデンサの両端に接続される相殺電圧発生回路を備えている。そして、相殺電圧発生回路は、スイッチング素子のオンオフ動作によって接地コンデンサの両端に生じる雑音電圧（雑音端子電圧に相当する電圧）と逆極性の電圧を生成し、この電圧を雑音電圧の波形と同形状の相殺電圧に波形調整して出力するものである。 That is, the noise reduction device according to the present invention includes a grounding capacitor series circuit connected between the input main circuit line of the power conversion circuit and the ground. The ground capacitor series circuit is a circuit in which a compensation capacitor and a ground capacitor are connected in series. Furthermore, the noise reduction device according to the present invention includes a canceling voltage generation circuit whose output terminals are connected to both ends of the compensation capacitor. The cancellation voltage generation circuit generates a voltage of the opposite polarity to the noise voltage (voltage corresponding to the noise terminal voltage) generated at both ends of the grounding capacitor by the on / off operation of the switching element, and this voltage has the same shape as the waveform of the noise voltage. The waveform is adjusted to the canceling voltage and output.
また、上記目的を達成するために、第２の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。 In order to achieve the above object, a noise reduction device provided by the second invention is a noise reduction device for a power conversion circuit that converts a voltage of a DC power supply or an AC power supply into an AC voltage by an on / off operation of a switching element. The following configuration is provided.
すなわち、本発明に係るノイズ低減装置は、波形調整回路と、スイッチング素子のオンオフ動作によって波形調整回路の両端に生じる雑音電圧とは逆極性の相殺電圧を出力端子に発生させる相殺電圧発生回路とを備えている。そして、波形調整回路と相殺電圧発生回路の出力端子とは、電力変換回路の入力側主回路ラインとアースとの間に直列に接続される。また、波形調整回路は、その両端に生じる雑音電圧を、前記相殺電圧の波形と同形状に波形調整するものである。 That is, the noise reduction device according to the present invention includes a waveform adjustment circuit, and a cancellation voltage generation circuit that generates, at the output terminal, a cancellation voltage having a polarity opposite to the noise voltage generated at both ends of the waveform adjustment circuit due to the on / off operation of the switching element. I have. The waveform adjustment circuit and the output terminal of the cancellation voltage generation circuit are connected in series between the input main circuit line of the power conversion circuit and the ground. The waveform adjusting circuit adjusts the noise voltage generated at both ends thereof in the same shape as the waveform of the canceling voltage.
さらに、第１の発明または第２の発明に係るノイズ低減装置は、電力変換回路の出力電流の極性信号と電力変換回路のスイッチング素子をオンオフ動作させる信号とに基づいて定まる所定のタイミングで、相殺電圧発生回路から出力される相殺電圧を変化させるものである。 Furthermore, the noise reduction device according to the first or second invention cancels at a predetermined timing determined based on the polarity signal of the output current of the power conversion circuit and the signal for turning on / off the switching element of the power conversion circuit. The canceling voltage output from the voltage generating circuit is changed.
第１の発明によると、相殺電圧発生回路で発生した相殺電圧は、接地コンデンサの両端に生じる雑音電圧と逆極性であって、その波形は雑音電圧と同じ形状である。したがって、接地コンデンサの両端に生じる雑音電圧とこの相殺電圧を加算することで、接地コンデンサ直列回路の両端に生じる電圧変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。 According to the first invention, the canceling voltage generated by the canceling voltage generating circuit is opposite in polarity to the noise voltage generated at both ends of the ground capacitor, and the waveform thereof has the same shape as the noise voltage. Therefore, by adding the canceling voltage to the noise voltage generated at both ends of the ground capacitor, voltage fluctuation generated at both ends of the ground capacitor series circuit is suppressed. As a result, the noise terminal voltage can be effectively reduced.
第２の発明によると、波形調整回路の両端電圧に生じる雑音電圧は、波形調整されて矩形状の波形となる。相殺電圧発生回路からは、この雑音電圧と逆極性であって、かつ同一振幅となる矩形状の相殺電圧が出力される。したがって、波形調整された雑音電圧と相殺電圧とが加算されることにより、接地回路の両端電圧の変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。 According to the second aspect of the invention, the noise voltage generated at the voltage across the waveform adjustment circuit is adjusted to a rectangular waveform. The canceling voltage generating circuit outputs a rectangular canceling voltage having a polarity opposite to that of the noise voltage and having the same amplitude. Therefore, the fluctuation of the voltage across the ground circuit is suppressed by adding the noise-adjusted voltage and the canceling voltage. As a result, the noise terminal voltage can be effectively reduced.
また、第１の発明または第２の発明において、雑音端子電圧の発生タイミングに同期して相殺電圧発生回路から相殺電圧が出力されるので、より効果的に雑音端子電圧を低減することができる。 In the first invention or the second invention, since the canceling voltage is output from the canceling voltage generating circuit in synchronization with the generation timing of the noise terminal voltage, the noise terminal voltage can be more effectively reduced.
また、第１の発明または第２の発明において、電力変換装置の主回路部にコモンモードトランス等の大型部品を設ける必要はない。 In the first invention or the second invention, it is not necessary to provide a large component such as a common mode transformer in the main circuit portion of the power converter.
以下、本発明の実施の形態を図１〜図１６を参照して詳細に説明する。なお、図１〜図１６において、図１７に示した電力変換装置およびノイズ低減装置と共通する構成要素には同符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. In FIG. 1 to FIG. 16, the same reference numerals are given to components common to the power conversion device and the noise reduction device shown in FIG. 17, and description thereof is omitted.
図１は、本発明に係るノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
図１に示す実施形態において、１ｃは直流電源である。３ａと３ｂは、直流電源１ｃの両端に直列に接続されたコンデンサである。４は、直流電源１ｃの電圧を三相交流電圧に変換するインバータ回路である。５ａは、誘導電動機等のインバータ回路４の負荷である。８は、インバータ回路４を制御するインバータ制御回路である。
FIG. 1 is a diagram for explaining an embodiment of a power conversion device including a noise reduction device according to the present invention.
In the embodiment shown in FIG. 1, 1c is a DC power source. Reference numerals 3a and 3b denote capacitors connected in series to both ends of the DC power source 1c. Reference numeral 4 denotes an inverter circuit that converts the voltage of the DC power source 1c into a three-phase AC voltage. 5a is a load of the inverter circuit 4 such as an induction motor.
９ａは、インバータ回路４の動作によって入力側主回路ラインに生じる雑音端子電圧を抑制するためのノイズ低減回路である。１０ａは、ノイズ低減回路９ａの動作を制御するノイズ低減制御回路である。３１〜３３は、インバータ回路４の出力電流を検出するための電流検出器である。
9a is a noise reduction circuit for suppressing the noise terminal voltage generated in the input side main circuit line by the operation of the inverter circuit 4. Reference numeral 10a denotes a noise reduction control circuit that controls the operation of the noise reduction circuit 9a.
Ｃｓ１〜Ｃｓ３は、インバータ回路４の出力側主回路ラインとアースとの間で漏洩電流が流れる経路（以下、漏洩電流流出経路という。）の浮遊容量を等価的に表したものである。また、Ｒｓ１〜Ｒｓ３は漏洩電流流出経路の抵抗成分を等価的に表した抵抗である。 Cs1 to Cs3 represent equivalently the stray capacitance of a path (hereinafter referred to as a leakage current outflow path) through which a leakage current flows between the output-side main circuit line of the inverter circuit 4 and the ground. Rs1 to Rs3 are resistances equivalently representing resistance components of the leakage current outflow path.
まず、ノイズ低減装置を構成するノイズ低減回路９ａとノイズ低減制御回路１０ａの構成および動作を、以下に説明する。
ノイズ低減回路９ａは、接地コンデンサ直列回路と相殺電圧発生回路とを備えている。
First, the configuration and operation of the noise reduction circuit 9a and the noise reduction control circuit 10a constituting the noise reduction device will be described below.
The noise reduction circuit 9a includes a grounded capacitor series circuit and a cancellation voltage generation circuit.
接地コンデンサ直列回路は、補償コンデンサＣｃと接地コンデンサＣｅとの直列回路からなる。接地コンデンサ直列回路は、コンデンサ３ａ，３ｂの接続中点とアースとの間に接続される。コンデンサ３ａ，３ｂの接続中点をＧ点とする。 The ground capacitor series circuit includes a series circuit of a compensation capacitor Cc and a ground capacitor Ce. The ground capacitor series circuit is connected between the connection midpoint of the capacitors 3a and 3b and the ground. A connection middle point of the capacitors 3a and 3b is set as a G point.
相殺電圧発生回路は、相殺電圧電源Ｖｄ、コンデンサＣ４，Ｃ５の直列回路、トランジスタＴｒ１，Ｔｒ４の直列回路、トランジスタＴｒ２，Ｔｒ５の直列回路、トランジスタＴｒ３，Ｔｒ６の直列回路、相殺変圧器Ｔ２、波形調整回路Ｚａを備えている。 The cancellation voltage generation circuit includes a cancellation voltage power supply Vd, a series circuit of capacitors C4 and C5, a series circuit of transistors Tr1 and Tr4, a series circuit of transistors Tr2 and Tr5, a series circuit of transistors Tr3 and Tr6, a cancellation transformer T2, and a waveform adjustment A circuit Za is provided.
コンデンサＣ４，Ｃ５の直列回路、トランジスタＴｒ１，Ｔｒ４の直列回路、トランジスタＴｒ２，Ｔｒ５の直列回路、トランジスタＴｒ３，Ｔｒ６の直列回路は、相殺電圧電源Ｖｄに並列に接続されている。 The series circuit of the capacitors C4 and C5, the series circuit of the transistors Tr1 and Tr4, the series circuit of the transistors Tr2 and Tr5, and the series circuit of the transistors Tr3 and Tr6 are connected in parallel to the canceling voltage power supply Vd.
相殺変圧器Ｔ２の一次巻線の一端は、コンデンサＣ４，Ｃ５直列回路の接続中点に接続されている。相殺変圧器Ｔ２の一次巻線の他端は、コンデンサＣ１を介してトランジスタＴｒ１，Ｔｒ４直列回路の接続中点に接続されている。また、相殺変圧器Ｔ２の一次巻線の他端は、コンデンサＣ２を介してトランジスタＴｒ２，Ｔｒ５直列回路の接続中点に接続されている。さらに、相殺変圧器Ｔ２の一次巻線の他端は、コンデンサＣ３を介してトランジスタＴｒ３，Ｔｒ６直列回路の接続中点に接続されている。 One end of the primary winding of the canceling transformer T2 is connected to a connection midpoint of the series circuits of the capacitors C4 and C5. The other end of the primary winding of the cancellation transformer T2 is connected to the connection midpoint of the transistor Tr1, Tr4 series circuit via the capacitor C1. The other end of the primary winding of the canceling transformer T2 is connected to a connection midpoint of the transistor Tr2 and Tr5 series circuit via a capacitor C2. Furthermore, the other end of the primary winding of the canceling transformer T2 is connected to the connection midpoint of the transistor Tr3, Tr6 series circuit via the capacitor C3.
相殺変圧器Ｔ２の二次巻線は、波形調整回路Ｚａを介して、補償コンデンサＣｃの両端に接続されている。
トランジスタＴｒ１〜Ｔｒ３は、ＮＰＮ型トランジスタである。トランジスタＴｒ４〜Ｔｒ６は、ＰＮＰ型トランジスタである。
The secondary winding of the cancellation transformer T2 is connected to both ends of the compensation capacitor Cc via the waveform adjustment circuit Za.
The transistors Tr1 to Tr3 are NPN transistors. The transistors Tr4 to Tr6 are PNP transistors.
トランジスタＴｒ１，Ｔｒ４は、ノイズ低減制御回路１０ａから出力される制御信号ＳＢＵに応じて互いに逆の動作をする。同様に、トランジスタＴｒ２，Ｔｒ５は、ノイズ低減制御回路１０ａから出力される制御信号ＳＢＶに応じて互いに逆の動作をする。トランジスタＴｒ３，Ｔｒ６は、ノイズ低減制御回路１０ａから出力される制御信号ＳＢＷに応じて互いに逆の動作をする。 The transistors Tr1 and Tr4 perform operations opposite to each other in accordance with the control signal SBU output from the noise reduction control circuit 10a. Similarly, the transistors Tr2 and Tr5 perform operations opposite to each other in accordance with the control signal SBV output from the noise reduction control circuit 10a. The transistors Tr3 and Tr6 perform operations opposite to each other according to the control signal SBW output from the noise reduction control circuit 10a.
トランジスタＴｒ１〜Ｔｒ６の動作により、接地コンデンサＣｅの両端に発生する雑音電圧とは逆極性の電圧が、相殺変圧器Ｔ２の一次巻線に印加される。相殺変圧器Ｔ２の一次巻線に電圧が印加されるタイミングは、接地コンデンサＣｅの両端に発生する雑音電圧と同じタイミングである。相殺変圧器Ｔ２の一次巻線に印加された電圧は、変圧されて、二次巻線に誘起する。 By the operation of the transistors Tr1 to Tr6, a voltage having a polarity opposite to the noise voltage generated at both ends of the ground capacitor Ce is applied to the primary winding of the canceling transformer T2. The timing at which the voltage is applied to the primary winding of the canceling transformer T2 is the same timing as the noise voltage generated across the ground capacitor Ce. The voltage applied to the primary winding of the canceling transformer T2 is transformed and induced in the secondary winding.
例えば、スイッチング素子Ｑ１〜Ｑ６のオンオフ動作により、インバータ回路４の出力端子Ｕ，出力端子Ｖ，出力端子Ｗに、図２（ａ）〜（ｃ）に示す電位変化が生じた場合を考える。この場合、出力側主回路ラインとアースとの間の電圧は図２（ｄ）に示す波形となる。一方、ノイズ低減制御回路から出力される制御信号ＳＢＵ，ＳＢＶ，ＳＢＷは、図２（ｅ）〜（ｇ）のように変化する。その結果、相殺変圧器Ｔ２の二次巻線には、図２（ｈ）に示す電圧が発生する。 For example, consider the case where the potential changes shown in FIGS. 2A to 2C occur at the output terminal U, the output terminal V, and the output terminal W of the inverter circuit 4 due to the on / off operation of the switching elements Q1 to Q6. In this case, the voltage between the output side main circuit line and the ground has a waveform shown in FIG. On the other hand, the control signals S BU , S BV , S BW output from the noise reduction control circuit change as shown in FIGS. As a result, the voltage shown in FIG. 2 (h) is generated in the secondary winding of the canceling transformer T2.
なお、上述した相殺電圧発生回路は、以下に説明するノイズ低減制御回路で作成された制御信号に基づいて、雑音端子電圧とは逆極性の電圧を発生させる回路の一例である。したがって、相殺電圧発生回路は、雑音端子電圧とは逆極性の電圧を発生させる機能を実現できれば、他の回路構成をとるものであっても構わない。 The cancellation voltage generation circuit described above is an example of a circuit that generates a voltage having a polarity opposite to that of the noise terminal voltage based on a control signal created by a noise reduction control circuit described below. Therefore, the cancellation voltage generation circuit may have another circuit configuration as long as it can realize a function of generating a voltage having a polarity opposite to that of the noise terminal voltage.
ノイズ低減制御回路は、出力端子Ｕ，Ｖ，Ｗの電位が変化するタイミングで相殺変圧器Ｔ２の一次巻線に雑音端子電圧とは逆極性の電圧を印加するための制御論理演算を行う回路である。ノイズ低減制御回路の動作の詳細については後述する。 The noise reduction control circuit is a circuit that performs a control logic operation for applying a voltage having a polarity opposite to that of the noise terminal voltage to the primary winding of the cancellation transformer T2 at the timing when the potentials of the output terminals U, V, and W change. is there. Details of the operation of the noise reduction control circuit will be described later.
次に、図１に示したノイズ低減装置が波形調整回路Ｚａを有しない場合と有する場合のＧ点電位の違いについて、図３（ａ）〜（ｃ）および図４（ａ），（ｂ）を参照して説明する。 Next, regarding the difference in potential at point G between the case where the noise reduction apparatus shown in FIG. 1 does not have the waveform adjustment circuit Za and the case where it has the waveform adjustment circuit Za, FIGS. 3 (a) to (c) and FIGS. Will be described with reference to FIG.
スイッチング素子Ｑ１〜Ｑ６のオンオフ動作によって、インバータ回路４の出力側主回路ラインとアースとの間で漏洩電流が流れる。この漏洩電流流出経路は、図１に示すように、等価的に、浮遊容量Ｃｓ１〜Ｃｓ３と抵抗Ｒｓ１〜Ｒｓ３との直列回路で表すことができる。 A leakage current flows between the output-side main circuit line of the inverter circuit 4 and the ground by the on / off operation of the switching elements Q1 to Q6. As shown in FIG. 1, this leakage current outflow path can be equivalently represented by a series circuit of stray capacitances Cs1 to Cs3 and resistors Rs1 to Rs3.
この場合、波形調整回路Ｚａは抵抗Ｒｃ１からなる。抵抗Ｒｃ１は、図３（ａ）に示すように、相殺変圧器Ｔ２の二次巻線と補償コンデンサＣｃとの間に接続される。抵抗Ｒｃ１の抵抗値は、抵抗Ｒｃ１と補償コンデンサＣｃとからなる直列回路の時定数が、抵抗Ｒｓ１〜Ｒｓ３と浮遊容量Ｃｓ１〜Ｃｓ３のそれぞれからなる各直列回路の時定数と等しくなるように決定される。 In this case, the waveform adjustment circuit Za includes a resistor Rc1. As shown in FIG. 3A, the resistor Rc1 is connected between the secondary winding of the canceling transformer T2 and the compensation capacitor Cc. The resistance value of the resistor Rc1 is determined so that the time constant of the series circuit including the resistor Rc1 and the compensation capacitor Cc is equal to the time constant of each series circuit including the resistors Rs1 to Rs3 and the stray capacitances Cs1 to Cs3. The
漏洩電流流出経路の等価回路にさらにインダクタＬｓ１〜Ｌｓ３が直列に存在する場合がある。この場合、波形調整回路Ｚａは、図３（ｂ）または図３（ｃ）に示すように、補償コンデンサＣｃ１と抵抗Ｒｃ１の直列回路に、さらにインダクタＬｃ１が直列に追加された回路となる。インダクタＬｃ１の値は、抵抗Ｒｃ１，インダクタＬｃ１，補償コンデンサＣｃからなる直列回路の時定数が、抵抗Ｒｓ１〜Ｒｓ３，インダクタＬｓ１〜Ｌｓ３，浮遊容量Ｃｓ１〜Ｃｓ３のそれぞれからなる各直列回路の時定数と等しくなるように決定される。
Inductors Ls1 to Ls3 may further exist in series in the equivalent circuit of the leakage current outflow path. In this case, the waveform adjusting circuit Za, as shown in FIG. 3 (b) or FIG. 3 (c), the series circuit of the compensation
図４（ａ）は、図１の実施形態において、ノイズ低減装置が波形調整回路Ｚａを有しない場合のＧ点電位を説明するための図である。
接地コンデンサＣｅの両端には、浮遊容量Ｃｓ１〜Ｃｓ３の両端に生じる電圧と相似形の雑音電圧Ｖｃｅが発生する。
FIG. 4A is a diagram for explaining the potential at point G when the noise reduction apparatus does not have the waveform adjustment circuit Za in the embodiment of FIG.
At both ends of the ground capacitor Ce, a noise voltage Vce similar to the voltage generated at both ends of the stray capacitances Cs1 to Cs3 is generated.
一方、補償コンデンサＣｃの両端には、相殺変圧器Ｔ２の二次巻線に誘起する電圧が印加される。相殺変圧器Ｔ２の二次巻線に誘起する電圧は、トランジスタＴｒ１〜Ｔｒ６の動作によって生じる矩形状の電圧を雑音電圧Ｖｃｅと逆極性かつ同振幅に変圧された電圧である。 On the other hand, a voltage induced in the secondary winding of the canceling transformer T2 is applied to both ends of the compensation capacitor Cc. The voltage induced in the secondary winding of the canceling transformer T2 is a voltage obtained by transforming a rectangular voltage generated by the operation of the transistors Tr1 to Tr6 to have the opposite polarity and the same amplitude as the noise voltage Vce.
アースに対するＧ点電位は、接地コンデンサＣｅの両端に発生する雑音電圧Ｖｃｅと補償コンデンサＣｃの両端に発生する相殺電圧Ｖｃｃとが加算された電位である。したがって、Ｇ点には、図４（ａ）に示すように、雑音電圧Ｖｃｅと相殺電圧Ｖｃｃとが加算されたスパイク状の電位変動が生じる。 The point G potential with respect to the ground is a potential obtained by adding the noise voltage Vce generated at both ends of the ground capacitor Ce and the canceling voltage Vcc generated at both ends of the compensation capacitor Cc. Therefore, as shown in FIG. 4A, a spike-like potential fluctuation in which the noise voltage Vce and the cancellation voltage Vcc are added occurs at the point G.
図４（ｂ）は、図１の実施形態において、ノイズ低減装置が波形調整回路Ｚａを有する場合のＧ点電位を説明するための図である。波形調整回路Ｚａは図３（ａ）に示した回路である。 FIG. 4B is a diagram for explaining the point G potential when the noise reduction apparatus has the waveform adjustment circuit Za in the embodiment of FIG. The waveform adjustment circuit Za is the circuit shown in FIG.
接地コンデンサＣｅの両端に生じる雑音電圧Ｖｃｅの波形は、図４（ａ）に示した雑音電圧Ｖｃｅの波形と同じである。
一方、補償コンデンサＣｃの両端には、相殺電圧Ｖｃｃが印加される。相殺電圧Ｖｃｃは、波形調整回路Ｚａと補償コンデンサＣｃとの回路によって、雑音電圧Ｖｃｅと正負対象に波形調整された電圧である。
The waveform of the noise voltage Vce generated at both ends of the ground capacitor Ce is the same as the waveform of the noise voltage Vce shown in FIG.
On the other hand, a cancellation voltage Vcc is applied across the compensation capacitor Cc. The cancellation voltage Vcc is a voltage whose waveform has been adjusted to a noise voltage Vce and a positive / negative object by a circuit including a waveform adjustment circuit Za and a compensation capacitor Cc.
この場合、相殺電圧Ｖｃｃによって雑音電圧Ｖｃｅの変動が打ち消されるので、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。
なお、漏洩電流流出経路の等価回路にさらにインダクタ成分が直列に含まれている場合には、波形調整回路Ｚａを図３（ｂ），（ｃ）に示した回路にすればよい。
In this case, since the fluctuation of the noise voltage Vce is canceled by the canceling voltage Vcc, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
When an inductor component is further included in series in the equivalent circuit of the leakage current outflow path, the waveform adjustment circuit Za may be a circuit shown in FIGS. 3B and 3C.
このようにしても、相殺電圧Ｖｃｃによって雑音電圧Ｖｃｅの変動が打ち消されるので、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Even in this case, the fluctuation of the noise voltage Vce is canceled by the canceling voltage Vcc, so that the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
図５（ａ）〜（ｃ）は、図３（ａ）〜（ｃ）に示した波形調整回路Ｚａを、相殺変圧器Ｔ２の一次側に設けた実施形態を説明するための図である。
相殺変圧器Ｔ２の一次側に波形調整回路Ｚａを設けても、相殺電圧Ｖｃｃは図４（ｂ）に示す波形となる。
FIGS. 5A to 5C are diagrams for describing an embodiment in which the waveform adjustment circuit Za shown in FIGS. 3A to 3C is provided on the primary side of the canceling transformer T2.
Even if the waveform adjusting circuit Za is provided on the primary side of the canceling transformer T2, the canceling voltage Vcc has the waveform shown in FIG.
この場合も、相殺電圧Ｖｃｃによって雑音電圧Ｖｃｅの変動が打消されるので、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。
なお、図３（ａ）〜（ｃ）に示した波形調整回路Ｚａを構成するインピーダンス素子と補償コンデンサＣｃの電気量は、補償コンデンサＣｃの両端に発生する相殺電圧Ｖｃｃの波形が雑音電圧Ｖｃｅの波形と同形状となるように定められている。
Also in this case, since the fluctuation of the noise voltage Vce is canceled by the canceling voltage Vcc, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
Note that the amount of electricity between the impedance element and the compensation capacitor Cc constituting the waveform adjustment circuit Za shown in FIGS. 3A to 3C is such that the waveform of the cancellation voltage Vcc generated at both ends of the compensation capacitor Cc is the noise voltage Vce. It is determined to have the same shape as the waveform.
すなわち、波形調整回路Ｚａを構成するインピーダンス素子と補償コンデンサＣｃの電気量は、これらによって構成される回路のインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定となるように定められている。 That is, the electrical quantity of the impedance element and the compensation capacitor Cc constituting the waveform adjustment circuit Za is such that the ratio between the impedance value of the circuit constituted by these and the impedance value of the equivalent circuit of the leakage current outflow path does not depend on the frequency. It is determined to be constant.
次に、図６を参照して、インバータ制御回路８とノイズ低減制御回路１０ａの動作を説明する。
インバータ制御回路８は、スイッチング素子Ｑ１〜Ｑ６のゲート信号Ｇ１〜Ｇ６を生成するための回路である。インバータ制御回路８は、Ｕ，Ｖ，Ｗ相のＰＷＭ（パルス幅変調）制御部８１〜８３とゲート信号生成部８４〜８６とから構成されている。
Next, operations of the
The
Ｕ相ゲート信号生成部８４は、Ｕ相ＰＷＭ制御部８１から出力される信号に基づいて、インバータ回路４のＵ相を構成するスイッチング素子Ｑ１とＱ４のゲート信号Ｇ１とＧ４とを生成する。Ｕ相ゲート信号生成部８４のゲート信号Ｇ１は、スイッチング素子Ｑ１をオンするときは「１」であり、オフするときは「０」である。スイッチング素子Ｑ４のゲート信号Ｇ４はゲート信号Ｇ１の「１」と「０」とを反転した信号である。ただし、スイッチング素子Ｑ１とＱ４とが同時にオンしないよう、ゲート信号Ｇ１とＧ４とがともに「０」となる休止期間が設けられている。 The U-phase gate signal generation unit 84 generates the gate signals G1 and G4 of the switching elements Q1 and Q4 constituting the U-phase of the inverter circuit 4 based on the signal output from the U-phase PWM control unit 81. The gate signal G1 of the U-phase gate signal generation unit 84 is “1” when the switching element Q1 is turned on and is “0” when the switching element Q1 is turned off. The gate signal G4 of the switching element Q4 is a signal obtained by inverting “1” and “0” of the gate signal G1. However, in order to prevent the switching elements Q1 and Q4 from being turned on at the same time, a pause period in which both the gate signals G1 and G4 are “0” is provided.
同様に、Ｖ相ゲート信号生成部８５は、スイッチング素子Ｑ２とＱ５のゲート信号Ｇ２，Ｇ５を生成する。Ｗ相ゲート信号生成部８６は、スイッチング素子Ｑ３とＱ６のゲート信号Ｇ３，Ｇ６を生成する。
Similarly, V-phase gate signal generation unit 85 generates gate signals G2 and G5 for switching elements Q2 and Q5. W-phase
ノイズ低減制御回路１０ａは、電流極性判定部１０１〜１０３，論理反転演算子１１１〜１１６，論理積演算子（ＡＮＤ）１２１〜１２６および論理和演算子（ＯＲ）１３１〜１３３で構成されている。
The noise reduction control circuit 10a includes current
Ｕ相の電流極性判定部１０１は、電流検出器３１から入力されるＵ相の電流信号Ｉｕと基準値０［Ａ］との大小比較をして、Ｕ相電流の極性を判定する。電流極性判定部１０１は、電流極性を判定した結果、Ｕ相電流が０［Ａ］よりも大きいときは「１」を出力し、小さいときは「０」を出力する。
The U-phase current
論理積演算子１２１は、スイッチング素子Ｑ１のゲート信号Ｇ１と電流極性判定部１０１の出力信号との間で論理積演算を行う。論理積演算子１２１は、ゲート信号Ｇ１が「１」かつ電流極性判定部１０１の出力信号が「１」のとき、「１」を出力する。ゲート信号Ｇ１または電流極性判定部１０１の出力信号のいずれかが「０」のとき、「０」を出力する。
The logical product operator 121 performs a logical product operation between the gate signal G1 of the switching element Q1 and the output signal of the current
論理反転演算子１１１は、電流極性判定部１０１から入力される信号に対し、「１」と「０」とを反転した信号を出力する。
論理反転演算子１１４は、スイッチング素子Ｑ４のゲート信号Ｇ４に対し、「１」と「０」とを反転した信号を出力する。
The logic inversion operator 111 outputs a signal obtained by inverting “1” and “0” with respect to the signal input from the current
The logic inversion operator 114 outputs a signal obtained by inverting “1” and “0” with respect to the gate signal G4 of the switching element Q4.
論理積演算子１２２は、論理反転演算子１１１から出力される信号と論理反転演算子１１４から出力される信号との間で論理積演算を行う。論理積演算子１２２は、論理反転演算子１１１から出力される信号が「１」かつ論理反転演算子１１４から出力される信号が「１」のとき、「１」を出力する。論理反転演算子１１１から出力される信号と論理反転演算子１１４から出力される信号のいずれかが「０」のとき、「０」を出力する。
The
以上の論理演算により、論理積演算子１２１の出力信号は、Ｕ相電流が正極性の期間において、スイッチング素子Ｑ１がオン状態にあるときに「１」となる。そして、それ以外の期間のときは「０」となる。 With the above logical operation, the output signal of the AND operator 121 becomes “1” when the switching element Q1 is in the ON state in the period in which the U-phase current is positive. In other periods, it is “0”.
一方、論理積演算子１２２の出力信号は、Ｕ相電流が負極性の期間において、スイッチング素子Ｑ４がオフ状態にあるときに「１」となる。そして、それ以外の期間のときは「０」となる。
On the other hand, the output signal of the AND
Ｖ相電流とＶ相スイッチング素子Ｑ２，Ｑ５のゲート信号Ｇ２，Ｇ５との間でも同様の演算処理が行われる。
Ｗ相電流とＷ相スイッチング素子Ｑ３，Ｑ６のゲート信号Ｇ３，Ｇ６との間でも同様の演算処理が行われる。
Similar arithmetic processing is performed between the V-phase current and the gate signals G2 and G5 of the V-phase switching elements Q2 and Q5.
Similar calculation processing is performed between the W-phase current and the gate signals G3 and G6 of the W-phase switching elements Q3 and Q6.
Ｖ相用論理積演算子１２３の出力信号は、Ｖ相電流が正極性の期間において、スイッチング素子Ｑ２のゲート信号がオンのときにのみ「１」となる。そして、それ以外の期間のときは「０」となる。また、論理積演算子１２４の出力信号は、Ｖ相電流が負極性の期間において、スイッチング素子Ｑ５のゲート信号がオフのときにのみ「１」となる。そして、それ以外の期間のときは「０」となる。
The output signal of the V-phase AND operator 123 becomes “1” only when the gate signal of the switching element Q2 is on during the period in which the V-phase current is positive. In other periods, it is “0”. Further, the output signal of the AND
Ｗ相用論理積演算子１２５の出力信号は、Ｗ相電流が正極性の期間において、スイッチング素子Ｑ３のゲート信号がオンのときにのみ「１」となる。そして、それ以外の期間のときは「０」となる。また、論理積演算子１２６の出力信号は、Ｗ相電流が負極性の期間において、スイッチング素子Ｑ６のゲート信号がオフのときにのみ「１」となる。そして、それ以外の期間のときは「０」となる。 The output signal of the W-phase AND operator 125 is “1” only when the gate signal of the switching element Q3 is on in the period in which the W-phase current is positive. In other periods, it is “0”. Further, the output signal of the AND operator 126 becomes “1” only when the gate signal of the switching element Q6 is OFF during the period when the W-phase current is negative. In other periods, it is “0”.
論理和演算子１３１は論理積演算子１２１の出力信号と論理積演算子１２２の出力信号との論理和演算を行う。論理和演算子１３１の出力信号は、トランジスタＴｒ１とＴｒ４とを制御するための信号ＳＢＵである。
The logical sum operator 131 performs a logical sum operation on the output signal of the logical product operator 121 and the output signal of the
論理和演算子１３２は論理積演算子１２３の出力信号と論理積演算子１２４の出力信号との論理和演算を行う。論理和演算子１３２の出力信号は、トランジスタＴｒ２とＴｒ５とを制御するための信号ＳＢＶである。
The logical sum operator 132 performs a logical sum operation on the output signal of the logical product operator 123 and the output signal of the
論理和演算子１３３は論理積演算子１２５の出力信号と論理積演算子１２６の出力信号との論理和演算を行う。論理和演算子１３３の出力信号は、トランジスタＴｒ３とＴｒ６とを制御するための信号ＳＢＷである。
The
以上の論理演算により、制御信号ＳＢＵは、スイッチング素子Ｑ１，Ｑ４のオンオフ動作によって出力端子Ｕの電位が変化するタイミングでのみ変化する信号となる。同様に、制御信号ＳＢＶは、スイッチング素子Ｑ２，Ｑ５のオンオフ動作によって出力端子Ｖの電位が変化するタイミングでのみ変化する信号となる。制御信号ＳＢＷは、スイッチング素子Ｑ３，Ｑ６のオンオフ動作によって出力端子Ｗの電位が変化するタイミングでのみ変化する信号となる。 With the above logical operation, the control signal SBU becomes a signal that changes only at the timing when the potential of the output terminal U changes due to the on / off operation of the switching elements Q1, Q4. Similarly, the control signal S BV is a signal that changes only at the timing when the potential of the output terminal V changes due to the on / off operation of the switching elements Q2 and Q5. The control signal S BW is a signal that changes only at the timing when the potential of the output terminal W changes due to the on / off operation of the switching elements Q3 and Q6.
次に、図７〜図９を参照して、制御信号ＳＢＵ，ＳＢＶ，ＳＢＷの変化タイミングが、インバータ回路４の主回路部とアースとの間に生じる電位変化のタイミングと一致することを詳細に説明する。 Next, referring to FIG. 7 to FIG. 9, the change timing of the control signals S BU , S BV , S BW matches the timing of the potential change that occurs between the main circuit portion of the inverter circuit 4 and the ground. Will be described in detail.
Ｕ相のスイッチング素子Ｑ１とＱ４のゲート信号には図７に示す４つの期間（期間１〜期間４）が存在する。期間１はスイッチング素子Ｑ１がオンし、スイッチング素子Ｑ４がオフしている期間である。期間３は逆にスイッチング素子Ｑ４がオンし、スイッチング素子Ｑ１がオフしている期間である。期間２と期間４とは、スイッチング素子Ｑ１，Ｑ４が同時にオンしないように設けられている休止期間である。休止期間では、スイッチング素子Ｑ１，Ｑ４のいずれもがオフしている。
The gate signals of the U-phase switching elements Q1 and Q4 have four periods (
期間１〜期間４のときに、正極性のＵ相電流が流れる経路と出力端子Ｕの電圧との関係を、図８（ａ）〜（ｄ）を参照して、具体的に説明する。
図８（ａ）期間１のとき、スイッチング素子Ｑ１がオンしている。そのため、スイッチング素子Ｑ１を経由して直流入力端子Ｐから負荷５に向かってＵ相電流が流れる。
The relationship between the path through which the positive U-phase current flows during the
In the
図８（ｂ）期間２のとき、スイッチング素子Ｑ１，Ｑ４がオフしている。そのため、ダイオードＤ４を経由して直流入力端子Ｎから負荷５に向かってＵ相電流が流れる。
図８（ｃ）期間３のとき、スイッチング素子Ｑ１がオフしている。そのため、Ｕ相電流はダイオードＤ４を経由して直流入力端子Ｎから負荷５に向かって流れる。
In the
In the
図８（ｄ）期間４のとき、スイッチング素子Ｑ１，Ｑ４がオフしている。そのため、期間２のときと同様、Ｕ相電流はダイオードＤ４を経由して直流入力端子Ｎから負荷５に向かって流れる。
In the period 4 in FIG. 8D, the switching elements Q1 and Q4 are turned off. Therefore, as in
すなわち、Ｕ相電流の極性が正のとき、出力端子Ｕの電圧が直流入力端子Ｐの電位になるのは、スイッチング素子Ｑ１がオンしている期間１のときのみである。出力端子Ｕの電圧は、その他の期間において直流入力端子Ｎの電位となる。したがって、期間４から期間１に移行するときに、出力端子Ｕの電位が直流入力端子Ｎの電位から直流入力端子Ｐの電位に変化する。また、期間１から期間２に移行するときに、出力端子Ｕの電位が直流入力端子Ｐの電位から直流入力端子Ｎの電位に変化する。
That is, when the polarity of the U-phase current is positive, the voltage of the output terminal U becomes the potential of the DC input terminal P only during the
一方、期間２から期間３に移行するときおよび期間３から期間４に移行するときは、スイッチング素子Ｑ４のオンオフ動作に関係なく、出力端子Ｕの電位に変化は生じない。
以上より、Ｕ相電流の極性が正の期間における出力端子Ｕの電位変化は、スイッチング素子Ｑ１のオンオフ動作にのみ同期している。
On the other hand, when shifting from the
As described above, the potential change of the output terminal U during the period when the polarity of the U-phase current is positive is synchronized only with the on / off operation of the switching element Q1.
期間１〜期間４のときに負極性のＵ相電流が流れる経路と出力端子Ｕの電位の関係を、図９（ａ）〜（ｄ）を参照して、具体的に説明する。
Ｕ相電流の極性が負のとき（負荷５側からインバータ回路４に向かって電流が流れるとき）も同様に、Ｕ相のスイッチング素子Ｑ１とＱ４のゲート信号には図７に示す４つの期間が存在する。
The relationship between the path through which the negative-polarity U-phase current flows during
Similarly, when the polarity of the U-phase current is negative (when the current flows from the
図９（ａ）期間１のとき、スイッチング素子Ｑ４がオフしている。そのため、ダイオードＤ１を経由して負荷５から直流入力端子Ｐに向かってＵ相電流が流れる。
図９（ｂ）期間２のとき、スイッチング素子Ｑ１，Ｑ４がオフしている。そのため、期間１と同様、Ｕ相電流はダイオードＤ１を経由して負荷５から直流入力端子Ｎに向かって流れる。
In the
In the
図９（ｃ）期間３のとき、スイッチング素子Ｑ４がオンしている。そのため、Ｕ相電流はスイッチング素子Ｑ４を経由して負荷５から直流入力端子Ｎに向かって流れる。
図９（ｄ）期間４のとき、スイッチング素子Ｑ１，Ｑ４がオフしている。そのため、期間２のときと同様、Ｕ相電流はダイオードＤ１を経由して負荷５から直流入力端子Ｎに向かって流れる。
In the
In the period 4 in FIG. 9D, the switching elements Q1 and Q4 are turned off. Therefore, as in the
すなわち、Ｕ相電流の極性が負のとき、出力端子Ｕの電圧が直流入力端子Ｎの電位になるのは、スイッチング素子Ｑ４がオンしている期間３のときのみである。出力端子Ｕの電圧は、その他の期間において直流入力端子Ｐの電位となる。したがって、期間２から期間３に移行するときに、出力端子Ｕの電位が直流入力端子Ｐの電位から直流入力端子Ｎの電位に変化する。また、期間３から期間４に移行するときに、出力端子Ｕの電位が直流入力端子Ｎの電位から直流入力端子Ｐの電位に変化する。
That is, when the polarity of the U-phase current is negative, the voltage of the output terminal U becomes the potential of the DC input terminal N only during the
一方、期間４から期間１に移行するときおよび期間１から期間２に移行するときは、スイッチング素子Ｑ１のオンオフ動作に関係なく、出力端子Ｕの電位に変化は生じない。
以上より、Ｕ相電流の極性が負の期間における出力端子Ｕの電位変化は、スイッチング素子Ｑ４のオンオフ動作にのみ同期している。
On the other hand, when the period 4 shifts to the
As described above, the potential change of the output terminal U during the period in which the polarity of the U-phase current is negative is synchronized only with the on / off operation of the switching element Q4.
同様に、出力端子Ｖの電位変化は、Ｖ相電流が正極性のときはＶ相のスイッチング素子Ｑ２のゲート信号Ｇ２が変化するタイミングに同期している。Ｖ相電流が負極性のときはＶ相のスイッチング素子Ｑ５のゲート信号Ｇ５が変化するタイミングに同期している。 Similarly, the potential change of the output terminal V is synchronized with the timing at which the gate signal G2 of the V-phase switching element Q2 changes when the V-phase current is positive. When the V-phase current is negative, it is synchronized with the timing at which the gate signal G5 of the V-phase switching element Q5 changes.
また、出力端子Ｗの電位変化は、Ｗ相電流が正極性のときはＷ相のスイッチング素子Ｑ３のゲート信号Ｇ３が変化するタイミングに同期している。Ｗ相電流が負極性のときはＷ相のスイッチング素子Ｑ６のゲート信号Ｇ６が変化するタイミングに同期している。 The potential change of the output terminal W is synchronized with the timing at which the gate signal G3 of the W-phase switching element Q3 changes when the W-phase current is positive. When the W-phase current is negative, it is synchronized with the timing at which the gate signal G6 of the W-phase switching element Q6 changes.
したがって、ノイズ低減制御回路１０ａによって生成された制御信号ＳＢＵが変化するタイミングは、インバータ回路４の出力端子Ｕの電位変化のタイミングと一致する。同様に、制御信号ＳＢＶが変化するタイミングは、出力端子Ｖの電位変化のタイミングと一致する。制御信号ＳＢＷが変化するタイミングは、出力端子Ｗの電位変化のタイミングと一致する。 Therefore, the timing at which the control signal S BU generated by the noise reduction control circuit 10a changes coincides with the timing at which the potential of the output terminal U of the inverter circuit 4 changes. Similarly, the timing at which the control signal S BV changes coincides with the timing at which the potential at the output terminal V changes. The timing at which the control signal S BW changes coincides with the timing at which the potential at the output terminal W changes.
図１に戻って、インバータ回路４から負荷５に向かって正極性のＵ相電流が流れているときに、スイッチング素子Ｑ１がオフ状態からオン状態に移行する場合を考える。
この場合、出力端子Ｕの電位は、直流入力端子Ｎの電位から直流入力端子Ｐの電位に変化する。その結果、インバータ回路４の出力側主回路ラインとアースとの間に電位変化が生じる。この電位変化により、接地コンデンサＣｅの両端には雑音端子電圧に略等しい雑音電圧Ｖｃｅが発生する。
Returning to FIG. 1, consider a case where switching element Q <b> 1 shifts from an off state to an on state when a positive U-phase current flows from inverter circuit 4 toward
In this case, the potential of the output terminal U changes from the potential of the DC input terminal N to the potential of the DC input terminal P. As a result, a potential change occurs between the output side main circuit line of the inverter circuit 4 and the ground. Due to this potential change, a noise voltage Vce substantially equal to the noise terminal voltage is generated at both ends of the ground capacitor Ce.
接地コンデンサＣｅの両端に発生する雑音電圧Ｖｃｅを雑音端子電圧と略等しい電圧とするためには、コンデンサ３ａ，３ｂの静電容量値を、接地コンデンサＣｅの静電容量値の１００倍程度大きい値にすればよい。 In order to make the noise voltage Vce generated at both ends of the ground capacitor Ce substantially equal to the noise terminal voltage, the capacitance values of the capacitors 3a and 3b are about 100 times larger than the capacitance value of the ground capacitor Ce. You can do it.
一方、ノイズ低減制御回路１０ａからは、「１」の制御信号ＳＢＵが出力される。「１」の制御信号ＳＢＵが出力されると、ノイズ低減回路９ａのトランジスタＴｒ１とＴｒ４の動作状態がステップ的に変化する。トランジスタＴｒ１とＴｒ４の動作状態の変化により、相殺変圧器Ｔ２の一次巻線に制御信号ＳＢＵに対応する矩形状の電圧が印加される。 On the other hand, the control signal S BU of “1” is output from the noise reduction control circuit 10a. When the control signal S BU of “1” is output, the operation states of the transistors Tr1 and Tr4 of the noise reduction circuit 9a change stepwise. A rectangular voltage corresponding to the control signal SBU is applied to the primary winding of the cancellation transformer T2 due to a change in the operating state of the transistors Tr1 and Tr4.
相殺変圧器Ｔ２の一次巻線に印加された電圧は変圧され、相殺変圧器Ｔ２の二次巻線に誘起する。相殺変圧器Ｔ２の二次巻線に誘起した矩形状の電圧は、波形調整回路Ｚａによって雑音電圧Ｖｃｅと同じ形状に調整される。 The voltage applied to the primary winding of the canceling transformer T2 is transformed and induced in the secondary winding of the canceling transformer T2. The rectangular voltage induced in the secondary winding of the canceling transformer T2 is adjusted to the same shape as the noise voltage Vce by the waveform adjustment circuit Za.
したがって、補償コンデンサＣｃの両端に印加された相殺電圧Ｖｃｃによって、接地コンデンサＣｅの両端に誘起した雑音電圧Ｖｃｅの変動が打ち消される。
その結果、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。
Therefore, the fluctuation of the noise voltage Vce induced at both ends of the ground capacitor Ce is canceled by the canceling voltage Vcc applied to both ends of the compensation capacitor Cc.
As a result, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
なお、コンデンサＣ１は、トランジスタＴｒ１，Ｔｒ４の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。同様に、コンデンサＣ２は、トランジスタＴｒ２，Ｔｒ５の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。コンデンサＣ３は、トランジスタＴｒ３，Ｔｒ６の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。 Capacitor C1 is a coupling capacitor for removing a DC component and a low-frequency component from the voltage generated by the operation of transistors Tr1 and Tr4. Similarly, the capacitor C2 is a coupling capacitor for removing a direct current component and a low frequency component from the voltage generated by the operation of the transistors Tr2 and Tr5. The capacitor C3 is a coupling capacitor for removing a direct current component and a low frequency component from the voltage generated by the operation of the transistors Tr3 and Tr6.
また、トランジスタＴｒ１〜Ｔｒ６の動作により、相殺変圧器Ｔ２には、スイッチング素子Ｑ１〜Ｑ６がオンオフ動作をする周波数の電圧が印加される。スイッチング素子Ｑ１〜Ｑ６のスイッチング周波数は一般に数ｋＨｚ〜数１０ｋＨｚと、商用周波数５０Ｈｚまたは６０Ｈｚに比べて高い周波数である。 In addition, a voltage having a frequency at which the switching elements Q1 to Q6 perform the on / off operation is applied to the canceling transformer T2 by the operation of the transistors Tr1 to Tr6. The switching frequency of the switching elements Q1 to Q6 is generally several kHz to several tens kHz, which is higher than the commercial frequency of 50 Hz or 60 Hz.
次に、図１０および図１１を参照して、本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図１０に示した実施形態では、直流電源は、単相の交流電源１ａと整流回路２ａとで構成されている。また、整流回路２ａの交流入力端子間に、コンデンサ４１，４２からなるコンデンサ直列回路が設けられている。
Next, with reference to FIG. 10 and FIG. 11, another embodiment of the power converter device provided with the noise reduction device according to the present invention will be described.
In the embodiment shown in FIG. 10, the DC power supply is composed of a single-phase AC power supply 1a and a rectifier circuit 2a. A capacitor series circuit composed of
コンデンサ４１，４２の接続中点とアースとの間に、補償コンデンサＣｃと接地コンデンサＣｅとが直列に接続される。さらに補償コンデンサＣｃの両端に、波形調整回路Ｚａを介して、相殺変圧器Ｔ２の二次巻線が接続される。本実施形態おいて、コンデンサ４１，４２の接続中点をＧ点とする。その他の構成要素については、図１に示した実施形態と同じである。
A compensation capacitor Cc and a ground capacitor Ce are connected in series between the midpoint of connection of the
このような構成をとっても、接地コンデンサＣｅの両端に生じる雑音電圧Ｖｃｅの変動を打消すための相殺電圧Ｖｃｃを補償コンデンサの両端に発生させることができる。雑音電圧Ｖｃｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Even with such a configuration, it is possible to generate the canceling voltage Vcc at both ends of the compensation capacitor to cancel the fluctuation of the noise voltage Vce generated at both ends of the grounding capacitor Ce. By canceling the fluctuation of the noise voltage Vce, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
次に、図１１は、交流電源が三相電源の場合の実施形態である。本実施形態では、直流電源が、三相の交流電源１ｂと三相の整流回路２ｂとで構成されている。整流回路２ｂの交流入力端子間には星型にコンデンサ４１〜４３が接続されている。 Next, FIG. 11 is an embodiment when the AC power supply is a three-phase power supply. In the present embodiment, the DC power supply includes a three-phase AC power supply 1b and a three-phase rectifier circuit 2b. Capacitors 41 to 43 are connected in a star shape between the AC input terminals of the rectifier circuit 2b.
星型結線されたコンデンサ４１〜４３の中性点とアースとの間に、補償コンデンサＣｃと接地コンデンサＣｅとが直列に接続される。さらに補償コンデンサＣｃの両端に、波形調整回路Ｚａを介して相殺変圧器Ｔ２の二次巻線が接続される。本実施形態おいて、コンデンサ４１〜４３の中性点をＧ点とする。その他の構成要素については、図１に示した実施形態と同じである。 A compensation capacitor Cc and a grounding capacitor Ce are connected in series between the neutral point of the star-connected capacitors 41 to 43 and the ground. Furthermore, the secondary winding of the cancellation transformer T2 is connected to both ends of the compensation capacitor Cc via the waveform adjustment circuit Za. In the present embodiment, the neutral point of the capacitors 41 to 43 is a G point. Other components are the same as those in the embodiment shown in FIG.
このような構成をとっても、接地コンデンサＣｅの両端に生じる雑音電圧Ｖｃｅの変動を打ち消すための相殺電圧Ｖｃｃを補償コンデンサの両端に発生させることができる。雑音電圧Ｖｃｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Even with such a configuration, it is possible to generate the canceling voltage Vcc at both ends of the compensation capacitor for canceling the fluctuation of the noise voltage Vce generated at both ends of the grounding capacitor Ce. By canceling the fluctuation of the noise voltage Vce, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
なお、上述の実施形態において、補償コンデンサＣｃと接地コンデンサＣｅとからなる接地コンデンサ直列回路の静電容量値は、コンデンサ３ａ，３ｂの静電容量の合計値またはコンデンサ４１〜４３の静電容量の合計値の１／１０倍程度とするのが好適である。この場合、接地コンデンサ直列回路の両端には、インバータ回路４の入力端子に発生する雑音端子電圧の約９０％に相当する電圧が発生する。 In the above-described embodiment, the capacitance value of the ground capacitor series circuit composed of the compensation capacitor Cc and the ground capacitor Ce is the sum of the capacitances of the capacitors 3a and 3b or the capacitances of the capacitors 41 to 43. It is preferable to set it to about 1/10 times the total value. In this case, a voltage corresponding to about 90% of the noise terminal voltage generated at the input terminal of the inverter circuit 4 is generated at both ends of the ground capacitor series circuit.
また、接地コンデンサＣｅの静電容量値は、浮遊容量Ｃｓ１〜Ｃｓ３の静電容量値の１００倍程度に設定するのが好適である。この場合、接地コンデンサＣｅの両端に発生する雑音電圧Ｖｃｅは、インバータ回路４の出力側主回路ラインとアースとの間に生じる電位の約１００分の１の電圧となる。 The capacitance value of the grounding capacitor Ce is preferably set to about 100 times the capacitance values of the stray capacitances Cs1 to Cs3. In this case, the noise voltage Vce generated at both ends of the grounding capacitor Ce is about 1 / 100th of the potential generated between the output side main circuit line of the inverter circuit 4 and the ground.
接地コンデンサ直列回路の静電容量値および補償コンデンサＣｃの静電容量値を上記のようにすることにより、ノイズ低減回路９ａが発生する相殺電圧Ｖｃｃを直流電源の電圧Ｖ１に対して極めて低い電圧にすることができる。これにより、ノイズ低減回路９ａを小型化することができる。 By setting the capacitance value of the ground capacitor series circuit and the capacitance value of the compensation capacitor Cc as described above, the canceling voltage Vcc generated by the noise reduction circuit 9a is set to a very low voltage with respect to the voltage V1 of the DC power supply. can do. Thereby, the noise reduction circuit 9a can be reduced in size.
例えば、直流電源の電圧Ｖ１が６００［Ｖ］の場合、接地コンデンサＣｅの両端に生じる雑音電圧Ｖｃｅの最大値は約６［Ｖ］となる。雑音電圧Ｖｃｅの最大値が約６［Ｖ］であれば、ノイズ低減回路９ａの相殺電圧電源Ｖｄの電圧は１０［Ｖ］程度であればよい。 For example, when the voltage V1 of the DC power supply is 600 [V], the maximum value of the noise voltage Vce generated at both ends of the ground capacitor Ce is about 6 [V]. If the maximum value of the noise voltage Vce is about 6 [V], the voltage of the canceling voltage power supply Vd of the noise reduction circuit 9a may be about 10 [V].
したがって、ノイズ低減装置は、数１０Ｖの端子相互間耐電圧を有するトランジスタＴｒ１〜Ｔｒ６やコンデンサＣ１〜Ｃ３などで構成することができる。このような低耐電圧部品を使用することにより、安価かつ小型なノイズ低減装置を提供することができる。 Therefore, the noise reduction device can be composed of transistors Tr1 to Tr6 and capacitors C1 to C3 having a withstand voltage between terminals of several tens of volts. By using such a low withstand voltage component, an inexpensive and small noise reduction device can be provided.
また、一般に、低耐電圧の部品は高周波特性にも優れている。したがって、このような低耐電圧の部品により構成されるノイズ低減装置は、高周波の雑音端子電圧を効果的に低減することができる。 In general, low withstand voltage components are also excellent in high frequency characteristics. Therefore, the noise reduction device composed of such low withstand voltage components can effectively reduce the high-frequency noise terminal voltage.
次に、図１２〜図１６を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明する。
図１２は、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
Next, with reference to FIGS. 12-16, embodiment of the power converter device provided with the other noise reduction apparatus which concerns on this invention is described.
FIG. 12 is a diagram for explaining an embodiment of a power conversion device including another noise reduction device according to the present invention.
本実施形態において、漏洩電流流出経路の等価回路は、浮遊容量Ｃｓ１〜Ｃｓ３に対して、浮遊容量Ｃｓ４〜Ｃｓ６と抵抗成分Ｒｓ１〜Ｒｓ３との直列回路が並列に接続された回路である。 In the present embodiment, the equivalent circuit of the leakage current outflow path is a circuit in which a series circuit of stray capacitances Cs4 to Cs6 and resistance components Rs1 to Rs3 is connected in parallel to the stray capacitances Cs1 to Cs3.
また、Ｇ点とアースとの間に相殺変圧器Ｔ２の二次巻線と波形調整回路Ｚａとが直列に接続されている。
なお、相殺変圧器Ｔ２の二次巻線に漏洩電流の高周波数成分が流れると、二次巻線の漏れインダクタンスによって雑音端子電圧が発生する。そこで、本実施形態では、相殺変圧器Ｔ２の二次巻線の両端に補償コンデンサＣｃを接続している。このような構成にすることにより、漏洩電流の高周波数成分は主に補償コンデンサＣｃを流れる。その結果、相殺変圧器Ｔ２の漏れインダクタンスによって生じる雑音端子電圧の増加が防止される。
Further, the secondary winding of the canceling transformer T2 and the waveform adjusting circuit Za are connected in series between the point G and the ground.
When a high frequency component of the leakage current flows through the secondary winding of the canceling transformer T2, a noise terminal voltage is generated due to the leakage inductance of the secondary winding. Therefore, in this embodiment, the compensation capacitor Cc is connected to both ends of the secondary winding of the cancellation transformer T2. With this configuration, the high frequency component of the leakage current mainly flows through the compensation capacitor Cc. As a result, an increase in the noise terminal voltage caused by the leakage inductance of the canceling transformer T2 is prevented.
以上の点で、本実施形態は図１に示した実施形態と異なる。
図１２に示す実施形態において、波形調整回路Ｚａは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。具体的には、図１２の波形調整回路Ｚａは、図１３（ａ）に示すように、接地コンデンサＣｅと抵抗器ＲａとコンデンサＣａとからなる。抵抗器ＲａとコンデンサＣａとは直列に接続される。この直列回路が、接地コンデンサＣｅに対して並列に接続される。
In this respect, the present embodiment is different from the embodiment shown in FIG.
In the embodiment shown in FIG. 12, the waveform adjustment circuit Za is an impedance circuit having the same frequency dependency as the equivalent circuit of the leakage current outflow path. Specifically, as shown in FIG. 13A, the waveform adjustment circuit Za in FIG. 12 includes a grounding capacitor Ce, a resistor Ra, and a capacitor Ca. Resistor Ra and capacitor Ca are connected in series. This series circuit is connected in parallel to the grounding capacitor Ce.
以下に、波形調整回路Ｚａが接地コンデンサＣｅのみで構成されている場合と、波形調整回路Ｚａが図１３（ａ）に示す回路で構成されている場合のＧ点電位の違いについて説明する。 In the following, the difference in potential at point G between the case where the waveform adjustment circuit Za is composed of only the ground capacitor Ce and the case where the waveform adjustment circuit Za is composed of the circuit shown in FIG.
図１４（ａ）は、波形調整回路Ｚａが接地コンデンサＣｅのみで構成されている場合のＧ点電位を説明するための図である。
波形調整回路Ｚａの両端には、漏洩電流流出経路の等価回路を構成する浮遊容量Ｃｓ１〜Ｃｓ３の両端電圧と浮遊容量Ｃｓ４〜Ｃｓ６の両端電圧とをそれぞれ加算した電圧と相似形の雑音電圧Ｖｅが発生する。
FIG. 14A is a diagram for explaining the potential at the point G when the waveform adjustment circuit Za is composed of only the ground capacitor Ce.
At both ends of the waveform adjustment circuit Za, a noise voltage Ve similar to a voltage obtained by adding the both-ends voltages of the stray capacitances Cs1 to Cs3 and the both-ends voltages of the stray capacitances Cs4 to Cs6 constituting the equivalent circuit of the leakage current outflow path is obtained. Occur.
一方、補償コンデンサＣｃの両端には、相殺変圧器Ｔ２の二次巻線に誘起した電圧が印加される。相殺変圧器Ｔ２の二次巻線に誘起する電圧は、一次巻線に印加された矩形状の電圧が雑音電圧Ｖｅと同じ振幅に変圧された電圧である。 On the other hand, a voltage induced in the secondary winding of the canceling transformer T2 is applied to both ends of the compensation capacitor Cc. The voltage induced in the secondary winding of the canceling transformer T2 is a voltage obtained by transforming the rectangular voltage applied to the primary winding to the same amplitude as the noise voltage Ve.
アースに対するＧ点電位は、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅと補償コンデンサＣｃの両端に発生する相殺電圧Ｖｃｃとが加算された電位である。したがって、Ｇ点には、図１４（ａ）に示すように、雑音電圧Ｖｅと相殺電圧Ｖｃｃとが加算されたスパイク状の電位変動が生じる。 The point G potential with respect to the ground is a potential obtained by adding the noise voltage Ve generated at both ends of the waveform adjustment circuit Za and the canceling voltage Vcc generated at both ends of the compensation capacitor Cc. Therefore, as shown in FIG. 14A, a spike-like potential fluctuation in which the noise voltage Ve and the canceling voltage Vcc are added occurs at the point G.
図１４（ｂ）は、波形調整回路Ｚａの周波数依存性と漏洩電流流出経路の等価回路が有する周波数依存性とが同じ場合のＧ点電位を説明するための図である。
この場合、波形調整回路Ｚａのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比が、周波数に依存せず一定となる。したがって、波形調整回路Ｚａの両端に生じる雑音電圧Ｖｅは、スイッチング素子Ｑ１〜Ｑ６のオンオフ動作によって生じる矩形状の電圧を一定の比で分圧した電圧となる。
FIG. 14B is a diagram for explaining the point G potential when the frequency dependency of the waveform adjustment circuit Za and the frequency dependency of the equivalent circuit of the leakage current outflow path are the same.
In this case, the ratio between the impedance value of the waveform adjustment circuit Za and the impedance value of the equivalent circuit of the leakage current outflow path is constant regardless of the frequency. Therefore, the noise voltage Ve generated at both ends of the waveform adjustment circuit Za is a voltage obtained by dividing the rectangular voltage generated by the on / off operation of the switching elements Q1 to Q6 by a certain ratio.
一方、補償コンデンサＣｃの両端には、相殺変圧器Ｔ２の二次巻線に誘起した相殺電圧Ｖｃｃが印加される。相殺変圧器Ｔ２の二次巻線に誘起する相殺電圧Ｖｃｃは、一次巻線に印加された矩形状の電圧を雑音電圧Ｖｅと同じ振幅に変圧された電圧である。また、その極性は、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅと逆極性である。 On the other hand, a canceling voltage Vcc induced in the secondary winding of the canceling transformer T2 is applied to both ends of the compensation capacitor Cc. The cancellation voltage Vcc induced in the secondary winding of the cancellation transformer T2 is a voltage obtained by transforming a rectangular voltage applied to the primary winding to the same amplitude as the noise voltage Ve. The polarity is opposite to that of the noise voltage Ve generated at both ends of the waveform adjustment circuit Za.
したがって、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅの変動は、相殺電圧Ｖｃｃによって打消される。雑音電圧Ｖｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Therefore, the fluctuation of the noise voltage Ve generated at both ends of the waveform adjustment circuit Za is canceled by the canceling voltage Vcc. By canceling the fluctuation of the noise voltage Ve, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
なお、図１２に示す漏洩電流流出経路の等価回路おいて、抵抗Ｒｓ１〜Ｒｓ３をインダクタに置き換えた回路が考えられる。この場合、波形調整回路Ｚａは、図１３（ｂ）に示すように、接地コンデンサＣｅとインダクタＬａとコンデンサＣａとからなる。インダクタＬａとコンデンサＣａとは直列に接続される。この直列回路が、接地コンデンサＣｅに対して並列に接続される。 In the equivalent circuit of the leakage current outflow path shown in FIG. 12, a circuit in which the resistors Rs1 to Rs3 are replaced with inductors can be considered. In this case, the waveform adjustment circuit Za includes a ground capacitor Ce, an inductor La, and a capacitor Ca as shown in FIG. Inductor La and capacitor Ca are connected in series. This series circuit is connected in parallel to the grounding capacitor Ce.
この場合においても、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅの変動は、相殺電圧Ｖｃｃによって打消される。雑音電圧Ｖｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Even in this case, the fluctuation of the noise voltage Ve generated at both ends of the waveform adjustment circuit Za is canceled by the canceling voltage Vcc. By canceling the fluctuation of the noise voltage Ve, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
また、浮遊容量Ｃｓ１〜Ｃｓ３に並列に接続される回路が、浮遊容量Ｃｓ４〜Ｃｓ６と抵抗成分とインダクタ成分との直列回路で表される場合がある。この場合、波形調整回路Ｚａは、図１３（ｃ）に示すように、接地コンデンサＣｅと抵抗ＲａとインダクタＬａとコンデンサＣａとからなる。抵抗ＲａとインダクタＬａとコンデンサＣａとは直列に接続される。この直列回路が、接地コンデンサＣｅに対して並列に接続される。 A circuit connected in parallel to the stray capacitances Cs1 to Cs3 may be represented by a series circuit of stray capacitances Cs4 to Cs6, a resistance component, and an inductor component. In this case, the waveform adjustment circuit Za is composed of a ground capacitor Ce, a resistor Ra, an inductor La, and a capacitor Ca as shown in FIG. The resistor Ra, the inductor La, and the capacitor Ca are connected in series. This series circuit is connected in parallel to the grounding capacitor Ce.
この場合においても、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅの変動は、相殺電圧Ｖｃｃによって打消される。雑音電圧Ｖｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することにより、雑音端子電圧が低減される。 Even in this case, the fluctuation of the noise voltage Ve generated at both ends of the waveform adjustment circuit Za is canceled by the canceling voltage Vcc. By canceling the fluctuation of the noise voltage Ve, the fluctuation of the G point potential is suppressed. The noise terminal voltage is reduced by stabilizing the point G potential.
なお、図１３（ａ）〜（ｃ）に示した波形調整回路Ｚａを構成するインピーダンス素子の電気量は、波形調整回路Ｚａの両端に発生する雑音電圧Ｖｅの波形が相殺電圧Ｖｃｃの波形と同形状となるように定められている。 Note that the amount of electricity of the impedance elements constituting the waveform adjustment circuit Za shown in FIGS. 13A to 13C is the same as that of the cancellation voltage Vcc in the waveform of the noise voltage Ve generated at both ends of the waveform adjustment circuit Za. It is determined to be a shape.
すなわち、波形調整回路Ｚａを構成するインピーダンス素子の電気量は、波形調整回路Ｚａのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定になるように定められている。 That is, the amount of electricity of the impedance element constituting the waveform adjustment circuit Za is determined so that the ratio between the impedance value of the waveform adjustment circuit Za and the impedance value of the equivalent circuit of the leakage current outflow path is constant regardless of the frequency. It has been.
次に、図１５および図１６を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図１５に示す実施形態において、直流電源は、単相の交流電源１ａと整流回路２ａで構成されている。また、整流回路２ａの交流入力端子間にコンデンサ４１，４２からなるコンデンサ直列回路が設けられている。そして、コンデンサ４１，４２の接続中点とアースとの間に、補償コンデンサＣｃと波形調整回路Ｚａとが直列接続される。本実施形態において、コンデンサ４１，４２の接続中点をＧ点とする。
Next, with reference to FIG. 15 and FIG. 16, another embodiment of the power conversion device including another noise reduction device according to the present invention will be described.
In the embodiment shown in FIG. 15, the DC power supply is composed of a single-phase AC power supply 1a and a rectifier circuit 2a. Further, a capacitor series
その他の構成要素については、図１２に示した実施形態と同じである。
このような構成としても、雑音電圧Ｖｅの変動が相殺電圧Ｖｃｃによって打ち消される。雑音電圧Ｖｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することより、雑音端子電圧が低減される。
Other components are the same as those in the embodiment shown in FIG.
Even in such a configuration, the fluctuation of the noise voltage Ve is canceled by the canceling voltage Vcc. By canceling the fluctuation of the noise voltage Ve, the fluctuation of the G point potential is suppressed. Since the potential at the point G is stabilized, the noise terminal voltage is reduced.
図１６の実施形態において、直流電源は、三相の交流電源１ｂと三相の整流回路２ｂとで構成されている。また、整流回路２ｂの交流入力端子間には星型にコンデンサ４１〜４３が接続されている。そして、星型結線されたコンデンサ４１〜４３の中性点とアースとの間に、補償コンデンサＣｃと波形調整回路Ｚａとが直列に接続される。本実施形態において、星型結線されたコンデンサ４１〜４３の中性点をＧ点とする。 In the embodiment of FIG. 16, the DC power source is composed of a three-phase AC power source 1b and a three-phase rectifier circuit 2b. Capacitors 41 to 43 are connected in a star shape between the AC input terminals of the rectifier circuit 2b. The compensation capacitor Cc and the waveform adjustment circuit Za are connected in series between the neutral point of the capacitors 41 to 43 connected in a star shape and the ground. In the present embodiment, the neutral point of the capacitors 41 to 43 connected in a star shape is defined as a G point.
その他の構成要素については、図１２に示した実施形態と同じである。
このような構成としても、雑音電圧Ｖｅの変動が相殺電圧Ｖｃｃによって打ち消される。雑音電圧Ｖｅの変動が打ち消されることにより、Ｇ点電位の変動が抑制される。Ｇ点電位が安定することより、雑音端子電圧が低減される。
Other components are the same as those in the embodiment shown in FIG.
Even in such a configuration, the fluctuation of the noise voltage Ve is canceled by the canceling voltage Vcc. By canceling the fluctuation of the noise voltage Ve, the fluctuation of the G point potential is suppressed. Since the potential at the point G is stabilized, the noise terminal voltage is reduced.
なお、図１５および図１６の波形調整回路Ｚａは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。したがって、漏洩電流流出経路の等価回路に応じて、図１３（ａ）〜（ｃ）のインピーダンス回路または他のインピーダンス回路が選択されるのは、図１２に示した実施形態の場合と同様である。 15 and 16 is an impedance circuit having the same frequency dependency as the equivalent circuit of the leakage current outflow path. Accordingly, the impedance circuit shown in FIGS. 13A to 13C or another impedance circuit is selected according to the equivalent circuit of the leakage current outflow path, as in the embodiment shown in FIG. .
１ａ，１ｂ・・・交流電源、１ｃ・・・直流電源、２ａ，２ｂ・・・整流回路、３，３ａ，３ｂ・・・コンデンサ、４・・・インバータ回路、５・・・誘導電動機、５ａ・・・負荷、６・・・直流電源、７・・・漏洩電流検出器、８・・・インバータ制御回路、９，９ａ，９ｂ・・・ノイズ低減回路、１０，１０ａ・・・ノイズ低減制御回路、３１〜３３・・・電流検出器、４１〜４３・・・コンデンサ、８１・・・Ｕ相ＰＷＭ制御部、８２・・・Ｖ相ＰＷＭ制御部、８３・・・Ｗ相ＰＷＭ制御部、８４・・・Ｕ相ゲート信号生成部、８５・・・Ｖ相ゲート信号生成部、８６・・・Ｗ相ゲート信号生成部、１０１〜１０３・・・電流極性判定部、１１１〜１１６・・・論理反転演算子、１２１〜１２６・・・論理積演算子、１３１〜１１３・・・論理和演算子、Ａｍｐ１〜Ａｍｐ３・・・ベース信号増幅器、Ｃ１〜Ｃ５・・・コンデンサ、Ｃｅ・・・接地コンデンサ、Ｃｃ・・・補償コンデンサ、Ｃｓ１〜Ｃｓ６・・・浮遊容量、Ｄ１〜Ｄ６・・・ダイオード、Ｑ１〜Ｑ６・・・スイッチング素子、Ｒｆ・・・整流回路、Ｒｓ１〜Ｒｓ３・・・抵抗、Ｔ１・・・電源変圧器、Ｔ２・・・相殺変圧器、Ｔｒ１〜Ｔｒ６・・・トランジスタ、Ｖｄ・・・相殺電圧電源、Ｚａ・・・波形調整回路。
DESCRIPTION OF SYMBOLS 1a, 1b ... AC power source, 1c ... DC power source, 2a, 2b ... Rectifier circuit, 3, 3a, 3b ... Capacitor, 4 ... Inverter circuit, 5 ... Induction motor, 5a ... Load, 6 ... DC power supply, 7 ... Leakage current detector, 8 ... Inverter control circuit, 9, 9a, 9b ... Noise reduction circuit, 10, 10a ... Noise reduction control Circuits, 31 to 33, current detectors, 41 to 43, capacitors, 81, U phase PWM control unit, 82, V phase PWM control unit, 83, W phase PWM control unit, 84... U phase gate signal generation unit, 85... V phase gate signal generation unit, 86... W phase gate signal generation unit, 101 to 103... Current polarity determination unit, 111 to 116. Logical inversion operator, 121-126... AND operator, 131-113. OR operator, Amp1 to Amp3, base signal amplifier, C1 to C5, capacitor, Ce, ground capacitor, Cc, compensation capacitor, Cs1 to Cs6, stray capacitance, D1 to D6 ... Diodes, Q1-Q6 ... Switching elements, Rf ... Rectifier circuit, Rs1-Rs3 ... Resistance, T1 ... Power transformer, T2 ... Canceling transformer, Tr1-Tr6 ... Transistor, Vd ... cancellation voltage power supply, Za ... waveform adjustment circuit.
Claims (17)
前記ノイズ低減装置は、
補償コンデンサと接地コンデンサとを直列に接続し、前記電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路と、
出力端子が前記補償コンデンサの両端に接続され、前記スイッチング素子のオンオフ動作によって前記接地コンデンサの両端に生じる雑音電圧と逆極性であるとともに前記雑音電圧の波形と同形状に波形調整された相殺電圧を前記出力端子に発生させる相殺電圧発生回路と、
を備えていることを特徴とするノイズ低減装置。 A noise reduction device for a power conversion circuit that converts a voltage of a DC power supply or an AC power supply into an AC voltage by an on / off operation of a switching element,
The noise reduction device is:
A grounding capacitor series circuit connected between the compensation capacitor and the grounding capacitor in series, and connected between the input main circuit line of the power conversion circuit and the ground;
An output terminal is connected to both ends of the compensation capacitor, and a canceling voltage having a polarity opposite to that of the noise voltage generated at both ends of the ground capacitor due to the on / off operation of the switching element and adjusted in the same shape as the waveform of the noise voltage A cancellation voltage generating circuit to be generated at the output terminal;
A noise reduction device comprising:
前記ノイズ低減装置は、
波形調整回路と、
前記スイッチング素子のオンオフ動作によって前記波形調整回路の両端に生じる雑音電圧と逆極性となる相殺電圧を出力端子に発生させる相殺電圧発生回路と、
を備え、
出力端子が前記電力変換回路の入力側主回路ラインと前記波形調整回路との間に接続され、
前記波形調整回路と前記相殺電圧発生回路の出力端子とは、前記電力変換回路の入力側主回路ラインとアースとの間に直列に接続されるとともに、
前記波形調整回路の両端に生じる雑音電圧は、前記相殺電圧の波形と同形状に波形調整されていることを特徴とするノイズ低減装置。 A noise reduction device for a power conversion circuit that converts a voltage of a DC power supply or an AC power supply into an AC voltage by an on / off operation of a switching element,
The noise reduction device is:
A waveform adjustment circuit;
A canceling voltage generating circuit for generating a canceling voltage having an opposite polarity to a noise voltage generated at both ends of the waveform adjusting circuit by an on / off operation of the switching element at an output terminal;
With
An output terminal is connected between the input side main circuit line of the power conversion circuit and the waveform adjustment circuit,
The waveform adjustment circuit and the output terminal of the cancellation voltage generation circuit are connected in series between the input side main circuit line of the power conversion circuit and the ground,
The noise reduction apparatus according to claim 1, wherein the noise voltage generated at both ends of the waveform adjustment circuit is adjusted in the same shape as the waveform of the cancellation voltage.
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第１のタイミングと、
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第２のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第３のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第４のタイミングと、
であることを特徴とする請求項１５に記載のノイズ低減装置。 The timing at which the cancellation voltage generation circuit changes the cancellation voltage in a stepwise manner is as follows:
In a period in which the output current of the power conversion circuit is positive, the gate signal of the switching element changes to change the switching element connected to the positive input terminal of the power conversion circuit from a non-conductive state to a conductive state. The first timing;
During a period in which the output current of the power conversion circuit is positive, the gate signal of the switching element changes in order to change the switching element connected to the positive input terminal of the power conversion circuit from a conductive state to a non-conductive state. A second timing;
In a period in which the output current of the power conversion circuit is negative, the gate signal of the switching element changes to change the switching element connected to the negative input terminal of the power conversion circuit from a non-conductive state to a conductive state. The third timing;
In a period in which the output current of the power conversion circuit is negative, the gate signal of the switching element changes in order to change the switching element connected to the negative input terminal of the power conversion circuit from a conductive state to a non-conductive state. The fourth timing;
The noise reduction device according to claim 15 , wherein
The power converter device provided with the noise reduction apparatus of any one of Claims 1 thru | or 16 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011192279A JP5810765B2 (en) | 2011-09-05 | 2011-09-05 | Noise reduction device and power conversion device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011192279A JP5810765B2 (en) | 2011-09-05 | 2011-09-05 | Noise reduction device and power conversion device including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013055797A JP2013055797A (en) | 2013-03-21 |
| JP5810765B2 true JP5810765B2 (en) | 2015-11-11 |
Family
ID=48132315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011192279A Active JP5810765B2 (en) | 2011-09-05 | 2011-09-05 | Noise reduction device and power conversion device including the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5810765B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6252816B2 (en) * | 2014-08-25 | 2017-12-27 | 富士電機株式会社 | Power converter |
| JP6195676B2 (en) | 2014-09-17 | 2017-09-13 | 三菱電機株式会社 | Power converter and compressor drive device |
| JP7052554B2 (en) | 2018-05-21 | 2022-04-12 | 富士電機株式会社 | Power conversion circuit |
| US11159085B2 (en) | 2018-12-10 | 2021-10-26 | Fuji Electric Co., Ltd. | Integrated circuit and switching circuit |
| WO2021234760A1 (en) * | 2020-05-18 | 2021-11-25 | 三菱電機株式会社 | Power conversion device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331881B2 (en) * | 1995-12-21 | 2002-10-07 | 三菱電機株式会社 | Inverter device, compressor |
| JP2005094918A (en) * | 2003-09-17 | 2005-04-07 | Fuji Electric Holdings Co Ltd | Noise reduction circuit for power conversion apparatus |
| JP5119824B2 (en) * | 2007-09-20 | 2013-01-16 | サンケン電気株式会社 | Active filter device and power conversion device |
| JP5317032B2 (en) * | 2008-06-09 | 2013-10-16 | 東芝エレベータ株式会社 | Noise reduction device for power converter |
-
2011
- 2011-09-05 JP JP2011192279A patent/JP5810765B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013055797A (en) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863833B2 (en) | Active common mode canceller | |
| JP4068617B2 (en) | Active EMI filter | |
| Chen et al. | A novel inverter-output passive filter for reducing both differential-and common-mode $ dv/dt $ at the motor terminals in PWM drive systems | |
| JP3044650B2 (en) | Power converter noise reduction device | |
| US7602622B2 (en) | Compensator with filter for use with a three-phase drive powering a one-phase load | |
| JP6491349B2 (en) | Power converter | |
| US11088614B2 (en) | Conductive noise suppressor, power converter, and motor device | |
| KR100544758B1 (en) | Active common mode filter connected in a-c line | |
| JP5810765B2 (en) | Noise reduction device and power conversion device including the same | |
| JP2010057268A (en) | Conductive noise filter | |
| JP5093452B2 (en) | Common mode leakage current suppression circuit applied to power conversion equipment | |
| JP4792951B2 (en) | Three-phase four-wire AC-AC converter | |
| JP7132248B2 (en) | Inverter with intermediate circuit capacitor cascade and DC-side common-mode and differential-mode filters | |
| JP5621533B2 (en) | Noise reduction device and power conversion device including the same | |
| Brovont et al. | Equivalent circuits for common-mode analysis of naval power systems | |
| CA3103081C (en) | Power conversion device | |
| JP2002252985A (en) | Noise reducing apparatus for power converter | |
| US20090016089A1 (en) | Electromechanical power transfer system with even phase number dynamoelectric machine and three level inverter | |
| JP5316767B2 (en) | Power conversion device and power supply system | |
| JPH0937593A (en) | Motor driver employing inverter | |
| JP6385626B1 (en) | Power converter | |
| JP5317032B2 (en) | Noise reduction device for power converter | |
| Zhou et al. | Input resonance investigation and LC filter design for PWM current source rectifiers | |
| JP4132316B2 (en) | Control method of three-phase voltage source inverter | |
| JP5707846B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5810765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |