JP5805059B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5805059B2 JP5805059B2 JP2012275197A JP2012275197A JP5805059B2 JP 5805059 B2 JP5805059 B2 JP 5805059B2 JP 2012275197 A JP2012275197 A JP 2012275197A JP 2012275197 A JP2012275197 A JP 2012275197A JP 5805059 B2 JP5805059 B2 JP 5805059B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- voltage
- output
- power
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、直流電力を交流電力に変換する電力変換装置に関し、特には太陽光電圧を電力系統に連系するパワーコンディショナ等に用いる電力変換装置に関するものである。 The present invention relates to a power conversion device that converts direct current power into alternating current power, and more particularly to a power conversion device that is used in a power conditioner or the like that links solar power to a power system.
従来のパワーコンディショナでは、太陽光電圧をチョッパ回路で昇圧した直流電圧を直流源とした第１のインバータの交流側出力線に第２のインバータを直列に接続して、各インバータの発生電圧の総和により所要の出力電圧を得るようにパワーコンディショナを構成している。なお、第１インバータの交流側出力線に対して接続される第２のインバータは、単一もしくは複数のフルブリッジインバータで構成される。 In the conventional power conditioner, a second inverter is connected in series to the AC side output line of the first inverter using a DC voltage obtained by boosting the sunlight voltage by a chopper circuit as a DC source, and the generated voltage of each inverter is The power conditioner is configured to obtain a required output voltage by the sum. In addition, the 2nd inverter connected with respect to the alternating current side output line of a 1st inverter is comprised with a single or some full bridge inverter.
この場合、第１のインバータは、商用周波数の方形波状の出力波形であり、最終的な電力変換装置の出力波形が正弦波交流になるように、第２のインバータが正弦波交流から第１のインバータの出力電圧を差し引いた差分電圧を出力している（例えば、下記の特許文献１参照）。
In this case, the first inverter has a square wave-like output waveform at a commercial frequency, and the second inverter changes from the sine wave AC to the first so that the output waveform of the final power converter becomes a sine wave AC. A differential voltage obtained by subtracting the output voltage of the inverter is output (for example, see
上記の特許文献１記載の従来の電力変換装置において、第１のインバータは商用周波数の方形波状の電圧を出力し、その出力期間で第１のインバータが出力する電力が電力系統への出力電力になるような条件を満たせば、１電源周期における第２のフルブリッジインバータの出力電力の収支は０となり、第２のインバータの母線電圧は一定に保たれる。この場合、第２のインバータの母線電圧は、第１のインバータの母線電圧値よりも小さくてよく、スイッチングロスが小さくなるため、高効率化を実現することができる。
In the conventional power conversion device described in
しかし、第２のインバータには、その母線電圧に応じて出力可能な交流電圧指令値を与える必要がある一方、第１のインバータはこの制限を受けて出力を行うため、入出力電圧の条件によって電力収支の制御が不足し、第２のインバータの母線電圧が異常値となるケースが存在する。特に、電力系統の事故によって電力系統の電圧が低下する、いわゆる瞬時電圧低下が生じた場合にこれが顕著となる。このような事態になった場合、従来の電力変換装置では、エラー電圧を検出したものとして装置を停止せねばならず、連続運転を継続することができないという問題があった。 However, while the second inverter needs to be given an AC voltage command value that can be output according to its bus voltage, the first inverter outputs in response to this limitation. There is a case where the control of the power balance is insufficient and the bus voltage of the second inverter becomes an abnormal value. This is particularly noticeable when a so-called instantaneous voltage drop occurs due to a power system fault resulting in a power system voltage drop. In such a situation, the conventional power conversion device has had a problem that the device must be stopped as an error voltage is detected, and continuous operation cannot be continued.
なお、別途ＤＣ／ＤＣコンバータを用意し、このＤＣ／ＤＣコンバータから第２のインバータに電力供給することで、第２のインバータの母線電圧をこのＤＣ／ＤＣコンバータによってハードウェア的に制御することも考えられるが、単純にＤＣ／ＤＣコンバータで第２のインバータの母線電圧を制御すると、非常に大きな電源容量が要求され、コスト的に高価になるという問題がある。 It is also possible to prepare a separate DC / DC converter and supply power to the second inverter from this DC / DC converter so that the bus voltage of the second inverter is controlled by this DC / DC converter in hardware. Although it is conceivable, if the bus voltage of the second inverter is simply controlled by a DC / DC converter, there is a problem that a very large power source capacity is required and the cost becomes high.
この発明は、上記の課題を解決するためになされたもので、電力系統事故によって電力系統の電圧が異常低下もしくは異常上昇した場合でも、第２のインバータにおいて通常制御に必要な母線電圧を維持して連続運転を継続することができ、系統事故が回復した直後から、第１のインバータをパルス出力とする高効率な動作モードに高速に復帰することができ、しかも、これを安価に実現可能な電力変換装置を提供することを目的とする。 The present invention has been made to solve the above-described problem, and maintains the bus voltage necessary for normal control in the second inverter even when the voltage of the power system is abnormally decreased or abnormally increased due to a power system failure. The system can be continuously operated, and immediately after the system fault is recovered, it can return to the high-efficiency operation mode with the first inverter as a pulse output at high speed, and this can be realized at low cost. An object is to provide a power converter.
この発明の電力変換装置は、直流源から直流電力が供給される第１のインバータと、上記第１のインバータの交流出力線に直列接続された第２のインバータとを有し、上記第２のインバータは、上記第１のインバータにより電力が供給される充放電用のコンデンサを備え、上記コンデンサの電圧は上記直流源の電圧よりも低く設定され、上記第１、第２のインバータの出力電圧の総和により電力系統への出力電圧を制御する制御手段を備えており、
上記制御手段は、上記コンデンサの電圧が予め設定された所定の不足電圧値を下回るときには、上記第２のインバータが上記電力系統へ出力する交流電流と逆位相の交流電圧を出力して充電動作を行い、上記コンデンサの電圧が予め設定された所定の過電圧値を超えるときには、上記第２のインバータが上記電力系統へ出力する交流電流と同位相の交流電圧を出力して放電動作を行うように上記第２のインバータをＰＷＭ制御するとともに、上記コンデンサの電圧が上記不足電圧値を下回る場合および上記過電圧値を超える場合のいずれの場合も上記第１のインバータが上記電力系統への出力電圧と上記第２のインバータの出力電圧との差分電圧をＰＷＭ制御により出力する第１の制御モードで動作するように制御し、
上記コンデンサの電圧が上記過電圧値と上記不足電圧値との範囲内にある通常動作時には、上記第１のインバータが方形波状の電圧出力を行い、第２のインバータが上記電力系統への総出力電圧と上記第１のインバータの出力電圧との差分電圧をＰＷＭ制御により出力する第２の制御モードで動作するように制御する。
The power converter of the present invention includes a first inverter supplied with DC power from a DC source, and a second inverter connected in series to the AC output line of the first inverter. The inverter includes a charging / discharging capacitor to which power is supplied by the first inverter, and the voltage of the capacitor is set lower than the voltage of the DC source, and the output voltage of the first and second inverters It has a control means to control the output voltage to the power system by the sum,
When the voltage of the capacitor falls below a predetermined undervoltage value set in advance, the control means outputs an AC voltage having a phase opposite to that of the AC current output from the second inverter to the power system and performs a charging operation. When the voltage of the capacitor exceeds a predetermined overvoltage value set in advance, the second inverter outputs an AC voltage in phase with the AC current output to the power system so as to perform a discharging operation. In addition to PWM control of the second inverter, the first inverter controls the output voltage to the power system and the first voltage in both cases where the voltage of the capacitor falls below the undervoltage value and exceeds the overvoltage value. Control to operate in a first control mode in which a differential voltage from the output voltage of the inverter of 2 is output by PWM control;
During normal operation in which the voltage of the capacitor is within the range between the overvoltage value and the undervoltage value, the first inverter outputs a square wave voltage, and the second inverter outputs the total output voltage to the power system. And control to operate in a second control mode in which a differential voltage between the output voltage of the first inverter and the output voltage of the first inverter is output by PWM control.
系統事故が発生した際に第２のインバータの電力収支が成り立たない状況となり、第２のインバータの母線電圧が異常低下もしくは異常上昇した場合には、第１のインバータがＰＷＭ制御による波形出力を行うとともに、第２のインバータは、自己の母線電圧を制御するように電力系統への出力電流の正負極性に合わせた交流電圧波形を出力してコンデンサの充放電制御を行うので、系統事故発生時にも通常制御に必要な母線電圧を維持することができる。このため、系統事故発生時にも連続運転を継続することができ、系統事故が解消された瞬間から、第１のインバータをパルス出力とする高効率な動作モードに高速に復帰することが可能となり、しかも、母線電圧不足による電力系統からの電流の流れ込みも抑制することができる。さらに、各第１、第２のインバータの波形制御のみで母線電圧制御を行えるため、別途、容量の大きいコンバータを用いた充放電が不要であり、安価なシステムを構築することが可能となる。 When a power failure of the second inverter does not hold when a system fault occurs and the bus voltage of the second inverter drops abnormally or rises abnormally, the first inverter outputs a waveform by PWM control At the same time, the second inverter outputs an AC voltage waveform that matches the positive and negative polarity of the output current to the power system so as to control its own bus voltage, and performs charge / discharge control of the capacitor. The bus voltage required for normal control can be maintained. For this reason, continuous operation can be continued even when a system fault occurs, and from the moment the system fault is resolved, it is possible to quickly return to a high-efficiency operation mode with the first inverter as a pulse output, In addition, current flow from the power system due to insufficient bus voltage can be suppressed. Furthermore, since the bus voltage control can be performed only by the waveform control of each of the first and second inverters, it is not necessary to separately charge / discharge using a converter having a large capacity, and an inexpensive system can be constructed.
実施の形態１．
図１はこの発明の実施の形態１における電力変換装置の全体を示す回路ブロック図である。
1 is a circuit block diagram showing the entirety of a power conversion device according to
この実施の形態１の電力変換装置は、太陽電池などに代表される直流電源１を主電源としてＤＣ／ＤＣコンバータ１２で昇圧された直流電圧を直流源とし、この直流源から母線電圧平滑用の平滑コンデンサ２を介して単相のフルブリッジ型のインバータ（以下、単に単相インバータという）で構成される第１の単相インバータ３に直流電力が供給される。また、第１の単相インバータ３の交流出力線には第２の単相インバータ４が直列に接続され、さらに第２の単相インバータ４の出力側には平滑フィルタ６を介して正弦波交流の電力系統７が接続されている。
The power conversion apparatus according to the first embodiment uses a DC voltage boosted by a DC /
第１の単相インバータ３は、ＩＧＢＴやＭＯＳＦＥＴのような自己消弧型の半導体素子とこれに逆並列に還流用のダイオードが接続されてなる４つのスイッチング素子Ｑ１〜Ｑ４を備える。また、第１の単相インバータ３は、上下２つのスイッチング素子Ｑ１、Ｑ２およびＱ３、Ｑ４からなる左右一対のアーム間に２個の半導体スイッチング素子Ｑａ、Ｑｂからなる短絡用双方向スイッチ１１が接続されている。そのため、第１の単相インバータ３は、＋、０、−の３レベルの電位差を出力線間に出力することができる。
The first single-
また、第２の単相インバータ４は、ＩＧＢＴやＭＯＳＦＥＴのような自己消弧型の半導体素子とこれに逆並列に還流用のダイオードが接続されてなる４つのスイッチング素子Ｑ５〜Ｑ８を備える。また、第２の単相インバータ４は、第１の単相インバータ３により電力が供給される充放電用のコンデンサ５を備え、このコンデンサ５は、上下２つのスイッチング素子Ｑ５、Ｑ６およびＱ７、Ｑ８からなる左右一対のアーム間の直流母線に接続されている。
なお、上記の第１、第２の単相インバータ３、４が、特許請求の範囲の第１、第２のインバータに対応している。
The second single-
The first and second single-
さらに、この実施の形態１の電力変換装置は、電力系統７との連系運転を行うために、第１、第２の単相インバータ３、４の動作を制御するＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の演算素子を用いた制御器１０を備えている。そして、この制御器１０から第１、第２の単相インバータ３、４に与えられる駆動信号Ｓ８、Ｓ９によって各スイッチング素子Ｑ１〜Ｑ４、Ｑ５〜Ｑ８がオン／オフ動作される。なお、この制御器１０は、特に図示しないが、電力変換装置の入力電圧や出力電圧、電流等の制御に必要な情報のセンシングも行っている。
Further, the power conversion device according to the first embodiment has a DSP (Digital Signal Processor) that controls the operation of the first and second single-
ここで、電力系統７に系統事故が発生していない通常時において、第１の単相インバータ３は、図２（Ａ）に示すような低周波の方形波状の出力電圧Ｓ１３を発生する。一方、第２の単相インバータ４は、電力変換装置の出力電圧Ｓ１４が電力系統７の正弦交流波形の電圧になるように、図２（Ｂ）に示すように、電力変換装置の電力系統７への出力電圧Ｓ１４から第１の単相インバータ３の出力電圧Ｓ１３を差し引いた差分電圧波形をもつ出力電圧Ｓ１５をＰＷＭ方式により発生する。
Here, in a normal time when no grid fault has occurred in the
その場合、第１の単相インバータ３と第２の単相インバータ４は直列に接続されているので、第１の単相インバータ３の出力電圧Ｓ１３と第２の単相インバータ４の出力電圧Ｓ１５の両波形が直列加算されて電力系統７に対して出力電圧Ｓ１４として供給されることになる。
ここでは、第１の単相インバータ３が低周波の方形波状の出力電圧Ｓ１３を発生する動作モードを第１インバータパルス制御モードと呼ぶこととする。
In this case, since the first single-
Here, the operation mode in which the first single-
上記のように、第２の単相インバータ４は、電力変換装置の電力系統７への出力電圧Ｓ１４から第１の単相インバータ３の出力電圧Ｓ１３を差し引いた差分電圧波形をもつ出力電圧Ｓ１５をＰＷＭ方式により発生する関係上、正極性の電力のみである一般的なＰＷＭインバータとは異なり、たとえ電力変換装置の出力電力の力率が１であっても、第２の単相インバータ４の出力電力は正極性と負極性の時が存在する。
As described above, the second single-
そして、第２の単相インバータ４の電力が正極性時、つまり第２の単相インバータ４の出力電圧Ｓ１５と電力変換装置の電力系統７への出力電流の極性が一致する場合、第２の単相インバータ４の直流母線のコンデンサ５が放電される。また、第２の単相インバータ４の電力が負極性時、つまり第２の単相インバータ４の出力電圧Ｓ１５と電力変換装置の電力系統７への出力電流の極性が一致しない場合、第２の単相インバータ４の直流母線のコンデンサ５が充電される。そして、コンデンサ５の充電および放電の電力量が同じになるように、第１の単相インバータ３の出力パルス幅を制御することにより、第２の単相インバータ４には個別に直流電源を用意する必要性がない。
When the power of the second single-
また、ＰＷＭ制御により高周波スイッチングを行う第２の単相インバータ４の母線電圧Ｖ２を、第１の単相インバータ３の母線電圧よりも低く設定することにより、第２の単相インバータ４として性能の良い低耐圧な素子を選択することができるとともに、スイッチングロスを大幅に減らすことができ、また平滑フィルタ６のリアクトルの小型化や低損失化を図ることができる。
Further, by setting the bus voltage V2 of the second single-
ここで、第２の単相インバータ４のコンデンサ５の端子間の母線電圧をＶ２とし、第１の単相インバータ３の入力端子間の母線電圧をＶ１とする。また、図２に示すように、電力変換装置の電力系統７への出力電圧Ｓ１４と第１の単相インバータ３の出力電圧Ｓ１３との交点の電圧をＶＴＨとする。このＶＴＨは、第２の単相インバータ４の電力収支が０となる場合の閾値に相当する。
Here, the bus voltage between the terminals of the
いま、第１の単相インバータ３の出力電圧Ｓ１３の絶対値はＶＴＨ以上必要であるとする。このとき、第１インバータパルス制御モードにおいて、コンデンサ５の母線電圧Ｖ２に必要な電圧条件として、下記の（式１）および（式２）を共に満たす必要がある。
Now, it is assumed that the absolute value of the output voltage S13 of the first single-
Ｖ２≧ＶＴＨ … （式１）
Ｖ２≧Ｖ１−ＶＴＨ … （式２）
V2 ≧ VTH (Formula 1)
V2 ≧ V1-VTH (Formula 2)
上記のＶＴＨの値は、上記のように第２の単相インバータ４の電力収支が０となる場合の閾値である。したがって、このＶＴＨの値は、電力変換装置の電力系統７への出力電圧Ｓ１４によって左右される。このため、電力系統７の電圧変化幅が大きいと、第２の単相インバータ４の母線電圧Ｖ２を高く設定せねばならず、そうするとスイッチング損失が増加してしまう。第２の単相インバータ４の母線電圧Ｖ２の値、および第１の単相インバータ３の母線電圧Ｖ１の相関条件によって、前述のように（式１）および（式２）を満足せず、正負の電力量が同じにならない事態が生じる。
The value of VTH is a threshold value when the power balance of the second single-
この問題が特に顕著となるのは、系統事故による電圧低下、つまり瞬時電圧低下と呼ばれる現象である。瞬時電圧低下のように電力系統７の系統電圧が非常に低くなる場合、第２の単相インバータ４の電力収支を０にするための閾値としての上記ＶＴＨの値が電力系統７の電圧に対して高くなり（式１）および（式２）を共に満足することが非常に難しくなる。そして、第２の単相インバータ４だけで動作するなど、エネルギー収支の制御ができないまま動作させた場合、第２の単相インバータ４の母線電圧Ｖ２が異常上昇もしくは異常低下する。このため、従来では電力変換装置を停止させなければ行けないという不都合が生じる。
This problem is particularly prominent in a phenomenon called voltage drop due to a system fault, that is, instantaneous voltage drop. When the system voltage of the
これに対処するため、この実施の形態１では、電力系統７の瞬時電圧低下などの電圧異常時にも電力変換装置を停止させずに継続運転が行えるようにするため、制御器１０は、第２の単相インバータ４の母線電圧Ｖ２が低下している場合はエネルギーを充電するように電力系統７への出力電流と逆位相の電圧を出力し、またこれとは逆に、母線電圧Ｖ２が上昇している場合はエネルギーを放電するように電力系統７への出力電流と同位相の電圧を出力するような制御を行う。具体的には、以下の（ａ）、（ｂ）の制御動作を行う。
In order to cope with this, in the first embodiment, in order to enable continuous operation without stopping the power conversion device even when a voltage abnormality such as an instantaneous voltage drop of the
（ａ）第２の単相インバータ４の母線電圧Ｖ２が所定の制御目標電圧Ｖｓｅｔよりも低くなった場合
この場合には、図３に示すように、第２の単相インバータ４は電力変換装置の電力系統７への出力電流Ｓ１６の位相とは逆位相の出力電圧Ｓ１５を発生し、コンデンサ５を充電させる。その場合の出力電圧Ｓ１５の振幅は、制御目標電圧Ｖｓｅｔとセンサにより検出した第２の単相インバータ４の母線電圧Ｖ２とのΔ偏差（＝Ｖ２−Ｖｓｅｔ）により比例制御等を行って決定すれば良い。例えば、制御器１０により、制御目標電圧Ｖｓｅｔと第２の単相インバータ４の母線電圧Ｖ２との偏差Δに基づいて比例成分（比率ｋ）を求め、その比率ｋを電力変換装置の電力系統７への目標となる出力電圧Ｓ１４に掛け合わせた電圧値を第２の単相インバータ４の出力電圧Ｓ１５とする。その比率ｋはプラス／マイナスで表され、電圧Ｖ２が制御目標電圧Ｖｓｅｔより低い場合にはマイナス、高い場合にはプラスとなるように偏差Δを計算する。
(A) When the bus voltage V2 of the second single-
その間、第１の単相インバータ３は、図２（Ａ）に示したような方形波状の出力電圧Ｓ１３の発生を止め、ＰＷＭインバータとして動作する。その出力電圧Ｓ１３の波形は、電力変換装置の電力系統７への出力電圧Ｓ１４の波形と第２の単相インバータ４の逆位相の出力電圧Ｓ１５の波形との差となる。
Meanwhile, the first single-
（ｂ）第２の単相インバータ４の母線電圧Ｖ２が所定の制御目標電圧Ｖｓｅｔよりも高くなった場合
この場合には、図４に示すように、第２の単相インバータ４は、電力変換装置の電力系統７への出力電流Ｓ１６の位相と同位相の出力電圧Ｓ１５を発生し、コンデンサ５を放電させる。その場合の出力電圧Ｓ１５の振幅は、前述の場合と同様に、制御目標電圧Ｖｓｅｔとセンサにより検出した第２の単相インバータ４の母線電圧Ｖ２との偏差Δにより比例制御等を行って決定すれば良い。
(B) When the bus voltage V2 of the second single-
その間、第１の単相インバータ３は、図２（Ａ）に示したような方形波状の出力電圧Ｓ１３の発生を止め、ＰＷＭインバータとして動作する。その出力電圧Ｓ１３の波形は、電力変換装置の電力系統７への出力電圧Ｓ１４の波形と第２の単相インバータ４の同位相の出力電圧Ｓ１５の波形との差となる。
Meanwhile, the first single-
図３および図４に示したように、上記（ａ）、（ｂ）のいずれの場合も第１の単相インバータ３はＰＷＭインバータとして動作する。このように第１の単相インバータ３がＰＷＭインバータとして動作するモードを、以下、第１インバータＰＷＭ制御モードと呼ぶこととする。
なお、この第１インバータＰＷＭ制御モードが特許請求の範囲における第１の制御モードに、前述の第１インバータパルス制御モードが特許請求の範囲における第２の制御モードにそれぞれ対応している。
As shown in FIGS. 3 and 4, the first single-
The first inverter PWM control mode corresponds to the first control mode in the claims, and the first inverter pulse control mode corresponds to the second control mode in the claims.
次に、（１）第１インバータパルス制御モードから第１インバータＰＷＭ制御モードに遷移させる場合と、（２）第１インバータＰＷＭ制御モードから第１インバータパルス制御モードに遷移させる場合の制御器１０における各判定の仕方について説明する。
Next, in the
（１）第１インバータパルス制御モードから第１インバータＰＷＭ制御モードに遷移させる場合
この場合の判定は、図５（Ｂ）に示すように、第２の単相インバータ４の母線電圧Ｖ２により決定する。まず、電力変換装置を停止させる判定のエラー電圧として、過電圧Ｖ２ＥＲＲＨと不足電圧Ｖ２ＥＲＲＬとがある。そして、第２の単相インバータ４の母線電圧Ｖ２が上昇した場合のモード遷移閾値ＶＰＷＭＨを、上記の過電圧Ｖ２ＥＲＲＨと制御目標電圧Ｖｓｅｔとの間に設定する。同様に、第２の単相インバータ４の母線電圧Ｖ２が低下した場合のモード遷移閾値ＶＰＷＭＬを、上記の不足電圧Ｖ２ＥＲＲＬと制御目標電圧Ｖｓｅｔとの間に設定する。
そして、第２の単相インバータ４の母線電圧Ｖ２が過電圧側のモード遷移閾値ＶＰＷＭＨを超えた場合、あるいは不足電圧側のモード遷移閾値ＶＰＷＭＬを下回った場合に、第１インバータパルス制御モードから第１インバータＰＷＭ制御モードに遷移させる。
(1) Transition from the first inverter pulse control mode to the first inverter PWM control mode The determination in this case is determined by the bus voltage V2 of the second single-
Then, when the bus voltage V2 of the second single-
この場合、前者の過電圧側のモード遷移閾値ＶＰＷＭＨは、第２の単相インバータ４の素子故障が生じない電圧値の上限を考慮して設定されており、これが特許請求の範囲における過電圧値に対応する。また、後者の不足電圧側のモード遷移閾値ＶＰＷＭＬは、第２の単相インバータ４の電圧制御が可能な下限を考慮して設定されており、これが特許請求の範囲における不足電圧値に対応する。
In this case, the mode transition threshold value VPWMH on the overvoltage side of the former is set in consideration of the upper limit of the voltage value at which no element failure of the second single-
なお、母線電圧Ｖ２を瞬時値で判定する場合、母線電圧Ｖ２にはリプル電圧変動があるため、過電圧側のモード遷移閾値ＶＰＷＭＨは通常動作で反応しないように、定常動作時の母線電圧Ｖ２の極大値よりも高い値に設定する。同様に、不足電圧側のモード遷移閾値ＶＰＷＭＬは通常動作で反応しないように、定常動作時の母線電圧Ｖ２の極小値よりも低い値に設定する。 When the bus voltage V2 is determined by an instantaneous value, the bus voltage V2 has a ripple voltage variation. Therefore, the mode transition threshold VPWMH on the overvoltage side is the maximum of the bus voltage V2 during steady operation so that it does not react in normal operation. Set to a higher value. Similarly, the mode transition threshold value VPWML on the undervoltage side is set to a value lower than the minimum value of the bus voltage V2 during steady operation so as not to react in normal operation.
（２）第１インバータＰＷＭ制御モードから第１インバータパルス制御モードに遷移させる場合
この場合の判定には、第１の遷移条件として第２の単相インバータ４の母線電圧Ｖ２を、第２の遷移条件として電力系統７の電圧値を用いる。
(2) When transitioning from the first inverter PWM control mode to the first inverter pulse control mode In this case, the determination is made by using the bus voltage V2 of the second single-
第１の遷移条件では、第１インバータＰＷＭ制御モードと第１インバータパルス制御モードのモード遷移が頻繁に繰り返されてハンチングが生じるのを回避するため、モード遷移に対してヒステリシス特性を持たせる。そのため、過電圧側の第１インバータパルス制御モードへのモード遷移閾値ＶＰＵＬＳＥＨを、前述の第１インバータＰＷＭ制御モードへのモード遷移閾値ＶＰＷＭＨと制御目標電圧Ｖｓｅｔとの間に、また、不足電圧側の第１インバータパルス制御モードへのモード遷移閾値ＶＰＵＬＳＥＬを、前述の第１インバータＰＷＭ制御モードへのモード遷移閾値ＶＰＷＭＬと制御目標電圧Ｖｓｅｔとの間に、それぞれ設定する。そして、第２の単相インバータ４の母線電圧Ｖ２が両モード遷移閾値ＶＰＵＬＳＥＨ、ＶＰＵＬＳＥＬで挟まれる範囲内であれば第１の遷移条件が成立したものとする。
In the first transition condition, in order to avoid the occurrence of hunting due to frequent repetition of the mode transition between the first inverter PWM control mode and the first inverter pulse control mode, a hysteresis characteristic is given to the mode transition. Therefore, the mode transition threshold value VPULSEH to the first inverter pulse control mode on the overvoltage side is set between the mode transition threshold value VPWMH to the first inverter PWM control mode and the control target voltage Vset, and the first threshold value on the undervoltage side. The mode transition threshold value VPULSEL for the 1 inverter pulse control mode is set between the mode transition threshold value VPWML for the first inverter PWM control mode and the control target voltage Vset. If the bus voltage V2 of the second single-
第２の遷移条件では、電力系統７の電圧の実効値が正常動作範囲、すなわち前述の（式１）、（式２）が共に成立して第２の単相インバータ４の電力収支が０の状態に戻っていれば、この第２の遷移条件が成立したものとする。このように、第２の遷移条件を設定することで、第２の単相インバータ４の母線電圧Ｖ２の異常原因が完全に取り除かれた段階で遷移させることができるため、モード遷移の繰り返しを防止することができる。
こうして第１と第２の遷移条件が共に成立した場合に、第１インバータＰＷＭ制御モードから第１インバータパルス制御モードに遷移させる。
Under the second transition condition, the effective value of the voltage of the
Thus, when both the first and second transition conditions are satisfied, the transition is made from the first inverter PWM control mode to the first inverter pulse control mode.
その動作の一例として、系統事故により電力系統７の電圧が瞬時低下し、これに伴って第２の単相インバータ４の母線電圧Ｖ２が低下した場合の波形例を図５に示す。
As an example of the operation, FIG. 5 shows an example of a waveform when the voltage of the
図５（Ａ）において、時刻ｔａで系統事故により電圧が瞬時低下し、時刻ｔｂで系統電圧が回復したものとする。このとき、図５（Ｂ）において、系統事故の発生（時刻ｔａ）により、第２の単相インバータ４の母線電圧Ｖ２が次第に低下して時刻ｔ１で不足電圧側のモード遷移閾値ＶＰＷＭＬ以下になると、第１インバータパルスモードから第１インバータＰＷＭ制御モードに遷移する。
In FIG. 5A, it is assumed that the voltage instantaneously drops due to a system fault at time ta and the system voltage is restored at time tb. At this time, in FIG. 5B, due to the occurrence of a system fault (time ta), the bus voltage V2 of the second single-
この第１インバータＰＷＭ制御モードになると、図３に示したように、第２の単相インバータ４は、電力系統７への出力電流Ｓ１６の位相とは逆位相の出力電圧Ｓ１５を発生し、コンデンサ５を充電させるので、時刻ｔ１以降は第２の単相インバータ４の母線電圧Ｖ２が次第に増加する。そして、時刻ｔ２では第２の単相インバータ４の母線電圧Ｖ２は、モード遷移閾値ＶＰＵＬＳＥＬよりも大きくなるので、上記の第１の遷移条件を満足することになる。しかし、上記の第２の遷移条件は未だ満足されていないので、第１インバータＰＷＭ制御モードが継続される。
In this first inverter PWM control mode, as shown in FIG. 3, the second single-
そして、時刻ｔｂで系統事故が回復された後、時刻ｔ３になると、上記の第１、第２の遷移条件が共に満足されるので、このときに第１インバータＰＷＭ制御モードから第１インバータパルスモードに遷移する。 Then, after the system fault is recovered at time tb, at time t3, both the first and second transition conditions are satisfied. At this time, from the first inverter PWM control mode to the first inverter pulse mode. Transition to.
以上のように、この実施の形態１では、系統事故が発生した際に第２の単相インバータ４の電力収支が成り立たない状況となり、第２の単相インバータ４の母線電圧Ｖ２が異常低下もしくは異常上昇した場合には、各第１、第２の単相インバータ３、４の波形制御のみで母線電圧制御を行う。すなわち、第１の単相インバータ３がＰＷＭ制御による波形出力を行うとともに、第２の単相インバータ４は、自己の母線電圧Ｖ２を制御するように、電力変換装置の電力系統７への出力電流Ｓ１６の正負極性に合わせた交流波形の出力電圧Ｓ１５を発生してコンデンサ５の充放電制御を行うので、系統事故発生時にも通常制御に必要な母線電圧Ｖ２を維持することができ、連続運転の継続が可能となる。また、系統事故から回復した直後から、第１の単相インバータ３をパルス出力とする高効率な動作モードに高速に復帰することが可能となり、しかも、母線電圧Ｖ２の不足による電力系統７からの電流の流れ込みも抑制することができる。
As described above, in the first embodiment, when a system fault occurs, the power balance of the second single-
なお、第２の単相インバータ４の母線電圧Ｖ２および第１の単相インバータ３の母線電圧Ｖ１の相関条件によって前述の（式１）および（式２）を満足させるのが難しくて、正負電力量が同じにならない場合には、例えば、図６に示すように、第１の単相インバータ３の前段の平滑コンデンサ２を入力電源としたＤＣ／ＤＣコンバータ１７により第２の単相インバータ４へ電力を送り込むようにしてもよい。この構成の場合、ＤＣ／ＤＣコンバータ１７はハードウェアであり、容量が大きいほどコストが増加するため、可能な限り回路の大容量化を避ける必要がある。
Note that it is difficult to satisfy the above-described (Equation 1) and (Equation 2) depending on the correlation condition between the bus voltage V2 of the second single-
実施の形態２．
図７はこの発明の実施の形態２における電力変換装置において、第１、第２の単相インバータの１アーム分を構成する２つの半導体スイッチング素子と、これらの素子を駆動するブートストラップ回路を備えたゲート駆動回路を示す回路図である。なお、この実施の形態２の電力変換装置の全体の回路構成は図１に示したものと基本的に同じである。
FIG. 7 shows a power conversion device according to
ここで、第１、第２の単相インバータ３、４を構成する各スイッチング素子Ｑ１〜Ｑ８は、ゲート駆動回路によりオン／オフ駆動される。この場合、従来から、高電位側のスイッチング素子Ｑ１、Ｑ３、Ｑ５、Ｑ７（以下、これらの各スイッチング素子を総称して符号Ｑ２４で表記する）のゲート駆動回路１８の電源は、低電位側のスイッチング素子Ｑ２、Ｑ４、Ｑ６、Ｑ８（以下、これらの各スイッチング素子を総称して符号Ｑ２５で表記する）のゲート駆動回路１９に設けた電源２０からブートストラップ回路により供給される構成を採用したものがある。
Here, each of the switching elements Q1 to Q8 constituting the first and second single-
ブートストラップ回路は、低電位側のスイッチング素子２５がオンしている期間のみ当該素子２５のゲート駆動回路１９の電源２０からダイオード２２と抵抗２１を介して高電位側のスイッチング素子２４のゲート駆動回路１８の電源となるコンデンサ２３を充電する。したがって、低電位側のスイッチング素子２５のオフ状態が継続した場合、高電位側のゲート駆動回路１８のコンデンサ２３は充電されない。そのため、コンデンサ２３の充電電圧は、漏れ電流や放電抵抗といった損失成分により低下し続ける。そして、コンデンサ２３の充電電圧がゲート駆動回路１８に使用されているＩＣの必要電源電圧を下回った場合には、ゲート駆動回路１８が動作しないため、例えば電力系統７の系統事故から電圧が正常に回復しても高電位側のスイッチング素子２４を直ちにオンできない事態が生ずる。
The bootstrap circuit is a gate drive circuit for the switching
特に、前述のように、第１インバータＰＷＭ制御モードにおいて、第２の単相インバータ４の出力電圧Ｓ１５の振幅は、制御目標電圧Ｖｓｅｔと母線電圧Ｖ２との偏差Δを入力とした比例制御等より決めているので、偏差Δがなくなると、振幅が０となる場合が起こる。このとき、第２の単相インバータ４のスイッチング動作が停止するため、高電位側のゲート駆動回路１８の電源電圧が低下する。そのため、電力系統７が電圧低下から復帰してもスイッチング素子２４が正常に動作しないという不具合が生じる。
In particular, as described above, in the first inverter PWM control mode, the amplitude of the output voltage S15 of the second single-
そこで、この対策として、この実施の形態２では、第２の単相インバータ４のスイッチング動作を継続させるため、第１インバータＰＷＭ制御モードにおいて、例えば図３に示した第２の単相インバータ４のコンデンサ５を充電する動作時には、第２の単相インバータ４の出力電圧Ｓ１５に対して、同図中の破線で示すように、電力変換装置の電力系統７への出力電流Ｓ１６の位相から９０度、もしくは２７０度位相をずらした波形の補償電圧Ｓ１７を常に重畳させて出力させる。この重畳する波形の補償電圧Ｓ１７の振幅は固定値でもよいが、ゲート駆動回路１８の電源電圧を制御するように振幅を変数にしてもよい。
Therefore, as a countermeasure, in the second embodiment, in order to continue the switching operation of the second single-
このようにして補償電圧Ｓ１７を重畳することにより、図８に示すように、重畳後の第２の単相インバータ４の出力電圧Ｓ１８の波形は、電力変換装置の電力系統７への出力電流Ｓ１６の位相に対して９０度若しくは２７０度ずらした電圧波形となる。したがって、第２の単相インバータ４から見ると、発生する電力は無効電力成分になり、エネルギー収支に影響は無く、電圧変動はリプル電圧のみである。
By superimposing the compensation voltage S17 in this way, as shown in FIG. 8, the waveform of the output voltage S18 of the second single-
なお、図８では第１インバータＰＷＭ制御モードにおいて、第２の単相インバータ４のコンデンサ５を充電する制御動作時の場合を例にとって説明したが、第１インバータＰＷＭ制御モードにおいて、第２の単相インバータ４のコンデンサ５を放電する場合の制御動作についても同様である。
In FIG. 8, the case of the control operation for charging the
以上のように、この実施の形態２では、第１インバータＰＷＭ制御モードにおいて、第２の単相インバータ４は母線電圧Ｖ２を維持したまま、スイッチング動作を継続することができる。これにより、ゲート駆動回路１８の電源電圧を維持できるため、電力系統７が電圧低下から復帰した際にスイッチング素子２４が正常に動作しないといった状況を確実に回避することが可能となる。
As described above, in the second embodiment, in the first inverter PWM control mode, the second single-
なお、前述の説明では、第２の単相インバータ４の出力に重畳する補償電圧Ｓ１７の波形は、出力電流Ｓ１６と同じ周波数の交流波形であったが、無効電力となる波形であればよいので、第２次調波に代表される偶数次調波の波形であってもよい。
In the above description, the waveform of the compensation voltage S17 superimposed on the output of the second single-
実施の形態３．
図９はこの発明の実施の形態３における電力変換装置の全体を示す回路ブロック図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
FIG. 9 is a circuit block diagram showing the entirety of the power conversion device according to
前述の実施の形態１〜２の電力変換装置では、第２の単相インバータ４が１台のみであったが、必ずしも１台である必要性はない。この実施の形態３では、例えば、図９に示すように、第２の単相インバータ４として複数（本例では２台）の単相インバータ４１、４２を備え、各単相インバータ４１、４２の各交流出力線が電力系統７に対して直列に、かつ各コンデンサ５１、５２の母線電圧の合計が実施の形態１、２と同じ母線電圧Ｖ２を維持する形で接続されている。
In the power converters of
この実施の形態３のように、第２の単相インバータ４を複数の単相インバータ４１、４２で構成する場合でも、実施の形態１、２と同様の作用、効果を得ることができる。
Even when the second single-
実施の形態４．
図１０はこの発明の実施の形態４における電力変換装置の全体を示す回路ブロック図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
FIG. 10 is a circuit block diagram showing the entire power conversion device according to the fourth embodiment of the present invention, and the same reference numerals are given to components corresponding to or corresponding to those of the first embodiment shown in FIG.
前述の実施の形態１〜３においては、単相交流システムで構成された場合を示したが、この実施の形態４では、図１０に示すように、第１のインバータを三相インバータ２８とし、その各相の出力線に対してＵ相の第２の単相インバータ４Ｕ、Ｖ相の第２の単相インバータ４Ｖ、Ｗ相の第２の単相インバータ４Ｗをそれぞれ個別に直列接続して三相交流システムとして構成している。この実施の形態４の構成の場合でも、実施の形態１〜３と同様の効果を得ることができる。
In the above-described first to third embodiments, the case of the single-phase AC system is shown. However, in this fourth embodiment, as shown in FIG. 10, the first inverter is a three-
実施の形態５．
図１１はこの発明の実施の形態５における電力変換装置の全体を示す回路ブロック図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
FIG. 11 is a circuit block diagram showing the entirety of the power conversion apparatus according to
この実施の形態５の電力変換装置の特徴は、前述の実施の形態１で示した第１の単相インバータ３の短絡用双方向スイッチ１１を省いて、２レベルフルブリッジインバータで動作するように構成したものである。この実施の形態５の構成の場合でも、実施の形態１、２と同様の効果を得ることができる。
The feature of the power conversion device of the fifth embodiment is that it operates as a two-level full-bridge inverter by omitting the short-circuit
なお、この発明は、上記の実施の形態１〜５の各構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１〜５を自由に組み合わせたり、各実施の形態１〜５について適宜構成を変更したり、省略したりすることが可能である。 In addition, this invention is not limited only to each structure of said Embodiment 1-5, Within the range which does not deviate from the meaning of this invention, each Embodiment 1-5 can be combined freely, For each of the first to fifth embodiments, the configuration can be appropriately changed or omitted.
１ 直流電源、２ 平滑コンデンサ、３ 第１の単相インバータ、
４ 第２の単相インバータ、５ コンデンサ、７ 電力系統、
Ｑ１〜Ｑ８ スイッチング素子、１０ 制御器、１１ 短絡用双方向スイッチ、
２８ 三相インバータ、４Ｕ Ｕ相の単相インバータ、４Ｖ Ｖ相の単相インバータ、
４Ｗ Ｗ相の単相インバータ。
1 DC power supply, 2 smoothing capacitor, 1st single phase inverter,
4 Second single-phase inverter, 5 capacitor, 7 power system,
Q1-Q8 switching element, 10 controller, 11 short-circuit bidirectional switch,
28 Three-phase inverter, 4U U-phase single-phase inverter, 4V V-phase single-phase inverter,
4W W-phase single-phase inverter.
Claims (7)
上記制御手段は、上記コンデンサの電圧が予め設定された所定の不足電圧値を下回るときには、上記第２のインバータが上記電力系統へ出力する交流電流と逆位相の交流電圧を出力して充電動作を行い、上記コンデンサの電圧が予め設定された所定の過電圧値を超えるときには、上記第２のインバータが上記電力系統へ出力する交流電流と同位相の交流電圧を出力して放電動作を行うように上記第２のインバータをＰＷＭ制御するとともに、上記コンデンサの電圧が上記不足電圧値を下回る場合および上記過電圧値を超える場合のいずれの場合も上記第１のインバータが上記電力系統への出力電圧と上記第２のインバータの出力電圧との差分電圧をＰＷＭ制御により出力する第１の制御モードで動作するように制御し、
上記コンデンサの電圧が上記過電圧値と上記不足電圧値との範囲内にある通常動作時には、上記第１のインバータが方形波状の電圧出力を行い、第２のインバータが上記電力系統への総出力電圧と上記第１のインバータの出力電圧との差分電圧をＰＷＭ制御により出力する第２の制御モードで動作するように制御する電力変換装置。 A first inverter supplied with DC power from a DC source; and a second inverter connected in series to an AC output line of the first inverter, the second inverter being the first inverter And a capacitor for charging / discharging to which power is supplied, wherein the voltage of the capacitor is set lower than the voltage of the DC source, and the output voltage to the power system is the sum of the output voltages of the first and second inverters. In a power conversion device provided with a control means for controlling
When the voltage of the capacitor falls below a predetermined undervoltage value set in advance, the control means outputs an AC voltage having a phase opposite to that of the AC current output from the second inverter to the power system and performs a charging operation. When the voltage of the capacitor exceeds a predetermined overvoltage value set in advance, the second inverter outputs an AC voltage in phase with the AC current output to the power system so as to perform a discharging operation. In addition to PWM control of the second inverter, the first inverter controls the output voltage to the power system and the first voltage in both cases where the voltage of the capacitor falls below the undervoltage value and exceeds the overvoltage value. Control to operate in a first control mode in which a differential voltage from the output voltage of the inverter of 2 is output by PWM control;
During normal operation in which the voltage of the capacitor is within the range between the overvoltage value and the undervoltage value, the first inverter outputs a square wave voltage, and the second inverter outputs the total output voltage to the power system. And a power conversion device that controls to operate in a second control mode in which a differential voltage between the output voltage of the first inverter and the output voltage of the first inverter is output by PWM control.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275197A JP5805059B2 (en) | 2012-12-18 | 2012-12-18 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275197A JP5805059B2 (en) | 2012-12-18 | 2012-12-18 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014121185A JP2014121185A (en) | 2014-06-30 |
| JP5805059B2 true JP5805059B2 (en) | 2015-11-04 |
Family
ID=51175574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012275197A Active JP5805059B2 (en) | 2012-12-18 | 2012-12-18 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5805059B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106301042A (en) * | 2016-09-18 | 2017-01-04 | 华东交通大学 | A kind of seven electrical level inverters |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104333246A (en) * | 2014-11-28 | 2015-02-04 | 南京工业大学 | Cuk-Sepic single-stage inverter |
| WO2022205101A1 (en) * | 2021-03-31 | 2022-10-06 | 华为数字能源技术有限公司 | Power supply system, inverter, and method for controlling positive and negative bus voltages of inverter |
| JPWO2023037459A1 (en) * | 2021-09-08 | 2023-03-16 |
-
2012
- 2012-12-18 JP JP2012275197A patent/JP5805059B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106301042A (en) * | 2016-09-18 | 2017-01-04 | 华东交通大学 | A kind of seven electrical level inverters |
| CN106301042B (en) * | 2016-09-18 | 2019-03-26 | 华东交通大学 | A kind of seven electrical level inverters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014121185A (en) | 2014-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227041B2 (en) | Multi-level inverter | |
| US8649196B2 (en) | Power converting apparatus with an output voltage that is the sum of voltages generated by individual inverters | |
| CN104521097B (en) | Apparatus and method for providing uninterrupted power source | |
| TWI538351B (en) | Uninterruptible power supply device | |
| JP5939096B2 (en) | Power converter | |
| JP5949932B2 (en) | Inverter device | |
| JP5400961B2 (en) | Power converter | |
| JP5454011B2 (en) | Uninterruptible power supply system | |
| JP5805059B2 (en) | Power converter | |
| US20150357939A1 (en) | Cascaded h-bridge inverter capable of operating in bypass mode | |
| JP5362657B2 (en) | Power converter | |
| JP5645209B2 (en) | Power converter | |
| JP5734083B2 (en) | Power converter | |
| JP4968465B2 (en) | Power converter | |
| JP2016063687A (en) | Power conversion system | |
| JP2014107931A (en) | Method for operating inverter device, and inverter device | |
| JP6789197B2 (en) | Power converter | |
| JP6718019B2 (en) | Power supply | |
| JP2013046431A (en) | Chopper device | |
| JP2015015778A (en) | Power conversion system for system interconnection | |
| JP5624504B2 (en) | Inverter device | |
| JP5400955B2 (en) | Power converter | |
| JP2010252437A (en) | Charge/discharge controller for capacitor, and control method for the capacitor | |
| JP2016082783A (en) | Z-source inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5805059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |