JP6789197B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6789197B2 JP6789197B2 JP2017182021A JP2017182021A JP6789197B2 JP 6789197 B2 JP6789197 B2 JP 6789197B2 JP 2017182021 A JP2017182021 A JP 2017182021A JP 2017182021 A JP2017182021 A JP 2017182021A JP 6789197 B2 JP6789197 B2 JP 6789197B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- threshold value
- value
- phase
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、分散型電源として使われるパワーコンディショナや無停電電源装置等の電力変換装置である、ＤＣ／ＡＣインバータまたはＡＣ／ＤＣコンバータまたは、双方向ＤＣ／ＡＣインバータの変調方法に関するものである。 The present invention relates to a DC / AC inverter or AC / DC converter, or a bidirectional DC / AC inverter modulation method, which is a power conversion device such as a power conditioner or an uninterruptible power supply used as a distributed power source. ..
系統の停電時の対策として、太陽電池や蓄電池システムに代表される自立して運転できる分散電源や無停電電源装置の需要が高まっている。そのため、バックアップ時間の長さ、平常時の損失低減が求められ、電力変換効率が重要な要素となっている。上記の装置に使われる電力変換装置には直流と交流とを変換するインバータ（ＤＣ／ＡＣインバータ等）を利用しており、そのインバータの高効率な変調方法としてユニポーラ変調がある。
ユニポーラ変調は、例えば特許文献１及び特許文献２に示すように、フルブリッジインバータを構成する２組のインバータアームのうち、一方を高周波にスイッチングし、他方を電源周期の半周期に１回のみスイッチングを行うため、２組とも高周波スイッチングするバイポーラ変調に比べスイッチング損失が少ない変調方式である。
Demand for distributed power sources and uninterruptible power supplies that can operate independently, such as solar cells and storage battery systems, is increasing as a countermeasure against system power outages. Therefore, long backup time and reduction of loss in normal times are required, and power conversion efficiency is an important factor. The power conversion device used in the above device uses an inverter (DC / AC inverter or the like) that converts direct current and alternating current, and unipolar modulation is a highly efficient modulation method for the inverter.
In unipolar modulation, for example, as shown in
また様々な負荷に安定した波形を出力するためにはインバータの出力制御応答をより高くすることが要求される。そのためにインバータの電流制御応答を上げる方法としてマイコン等による固定スイッチング周波数をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式で制御するのではなく、特許文献１に示すようなアナログ制御回路にて電流閾値到達時にスイッチングを行う電流ヒステリシス方式を採用するケースもある。
また、例えば特許文献２の図５に示されているが、各インバータのアーム出力端のリアクトルとともに平滑フィルタを構成するフィルタコンデンサを、各相から直流母線を構成する別のコンデンサの一端に帰線するように接続し、スイッチングにより発生する高周波数成分を除去する方法が知られている。
Further, in order to output a stable waveform to various loads, it is required to make the output control response of the inverter higher. Therefore, as a method of increasing the current control response of the inverter, instead of controlling the fixed switching frequency by a microcomputer or the like by the PWM (Pulse Width Modulation) method, switching is performed when the current threshold is reached by the analog control circuit as shown in
Further, for example, as shown in FIG. 5 of
特許文献１、２に示された従来のユニポーラ変調方式のＤＣ／ＡＣインバータでは、ＰＷＭアームの出力端であるＵ相は電流センサを有し電流ヒステリシス制御により一定の電流幅で出力電流は制御される。しかし、極性アームによってインバータの出力極性が切り替えられた時の電位急変に伴い、極性アームの出力端に接続されるリアクトルに過大電流が流れ、フィルタ回路を構成するフィルタ回路のリアクトルとコンデンサとが共振してしまう恐れがあった。極性アームの出力端であるＶ相の出力電流及び高周波数成分の高調波除去フィルタの帰線を経由して流れる電流は制御されていないため、この過電流及び上記過電流に起因する共振電流を制御することができない。そのため、半導体素子の破壊を回避するために、想定外の大きな電流まで考慮し、高電流対応の半導体素子を採用する必要があり、コスト増加に繋がっていた。
In the conventional unipolar modulation type DC / AC inverters shown in
この発明は、このような課題を解決するためになされたものであり、インバータの出力極性の切り替え時に発生する共振を伴う過電流を制御、抑制する方法を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a method for controlling and suppressing an overcurrent accompanied by resonance that occurs when the output polarity of an inverter is switched.
本発明における電力変換装置は、直流を交流に変換するフルブリッジ回路を備えた電力変換装置であって、前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、前記フルブリッジ回路をユニポーラ変調で制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、前記制御装置は、交流電力として出力される出力電流を波形成形する電流指令値より低い値に設定された第１の閾値と、前記出力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とするものである。 The power conversion device in the present invention is a power conversion device including a full bridge circuit that converts DC to AC, and is connected to an intermediate point of a PWM arm that switches at a high frequency of the full bridge circuit, and is the first phase. A second current sensor that is connected to the midpoint of the polarity arm that determines the output polarity of the full bridge circuit and a second current sensor that detects the current of the second phase, and the full bridge circuit. The control device includes a control device that controls switching between the PWM arm and the polar arm by using the values of the first current sensor and the second current sensor. , The output current output as AC power is defined by a first threshold value set to a value lower than the current command value for waveform shaping and a second threshold value set to a value higher than the output current command value. The switching of the PWM arm is controlled so that the current value of the first phase detected by the first current sensor is within the first current hysteresis width with respect to the first current hysteresis width. When the current value of the second phase detected by the second current sensor exceeds the current hysteresis width of the first phase, the polarity is changed so that the positive and negative polarities of the second phase are exchanged for a predetermined period of time. It is characterized by controlling the switching of the arm.
本発明に係る電力変換装置によれば、ＰＷＭアームの中間点に接続された第１の電流センサにより検出される第１の相の電流を出力電流指令値に基づいて設定された第１の電流ヒステリシス幅内で制御するとともに、極性アームの中間点に接続された第２の電流センサにより検出される第２の相の電流が第１の電流ヒステリシス幅を超えた時に第２の相の正負の極性を所定期間入れ替えるように、極性アームのスイッチングを制御するようにしたので、インバータの出力極性が切り替えられた時に発生する共振を伴う過電流を抑制することができる。すなわち、急な電位変動が発生し出力が大きく振動する場合に、一時的に極性アームが高周波で出力極性の切り替えを行い、共振を伴う過電流を制御できることから、半導体素子の故障を抑制できる。これにより高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。 According to the power conversion device according to the present invention, the current of the first phase detected by the first current sensor connected to the intermediate point of the PWM arm is set based on the output current command value. While controlling within the hysteresis width, the positive and negative of the second phase when the current of the second phase detected by the second current sensor connected to the midpoint of the polar arm exceeds the first current hysteresis width. Since the switching of the polarity arm is controlled so that the polarities are exchanged for a predetermined period, it is possible to suppress an overcurrent accompanied by resonance that occurs when the output polarity of the inverter is switched. That is, when a sudden potential fluctuation occurs and the output vibrates greatly, the polarity arm temporarily switches the output polarity at a high frequency and can control the overcurrent accompanied by resonance, so that the failure of the semiconductor element can be suppressed. As a result, unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and a voltage waveform with less distortion can be output, so that a high-quality power converter can be provided. It is not necessary to use a semiconductor element having a high withstand current for failure suppression, which can contribute to cost reduction of the power conversion device.
以下、本発明を実施するための形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In each figure, the same reference numerals indicate the same or corresponding parts.
実施の形態１．
本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置について、図を用いて説明する。
図１は本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置１００の回路構成を示した図である。
ＤＣ／ＡＣインバータ１００は直流電源１から出力を交流に変換し、負荷１５に出力する。直流電源１には、インバータの母線用のコンデンサ２が並列に接続される。このコンデンサ２の電圧を母線電圧としたフルブリッジ回路３は半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４で構成される。フルブリッジ回路３に用いるＱ１からＱ４の半導体素子にはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔｉｖｅ Ｔｒａｎｓｉｓｔｏｒ）などに代表される自己消弧形の半導体スイッチング素子が用いられる。このスイッチングを行う半導体素子はそれぞれ並列にフリーホイールダイオードが接続されている。ＭＯＳＦＥＴの場合はフリーホイールダイオードを接続せずに寄生ダイオードを利用してもよい。
なお、直流電源１は通常の電源だけでなく、太陽電池や蓄電池のような直流分散電源等でも良いし、ＤＣ／ＤＣコンバータの直流出力等でも良い。
The power conversion device which is a DC / AC inverter according to the first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a circuit configuration of a
The DC /
The
本実施の形態に係るＤＣ／ＡＣインバータ１００はユニポーラ変調により出力波形を制御するものであり、フルブリッジ回路３において半導体素子Ｑ１とＱ２で構成されるブリッジを極性アーム３ａ、半導体素子Ｑ３とＱ４で構成されるブリッジをＰＷＭアーム３ｂと呼ぶ。
また、ＰＷＭアーム３ｂの出力相をＵ相とし、ＰＷＭアーム３ｂの中間点３ｂ１（出力端）にはＵ相のリアクトル５が接続され、極性アーム３ａの出力相をＶ相とし、極性アーム３ａの中間点３ａ１（出力端）にはＶ相のリアクトル６が接続される。このＵ相とＶ相の出力の線間電圧が負荷１５に印加され電力が出力される。
The DC /
Further, the output phase of the
Ｕ相のリアクトル５にはコンデンサ７が接続されて、リアクトル５とコンデンサ７でフィルタを構成する。また、Ｖ相のリアクトル６にはコンデンサ８が接続されて、リアクトル６とコンデンサ８とでフィルタを構成する。コンデンサ７とコンデンサ８とは直列に接続され、そのコンデンサ中性点２８と直流母線の低電位側である直流母線Ｎ接点２７が結線される。この接続間には抵抗を挿入してもよい。またフィルタコンデンサ中性点２８と直流母線の高電位側である直流母線Ｐ接点２６を結線してもよい。
第１の出力相であるＵ相のリアクトル電流１７を検出する第１の電流センサ９及び第２の出力相であるＶ相のリアクトル電流１８を検出する第２の電流センサ１０を備え、またインバータ母線電圧を検出する直流電圧センサ１１及び出力交流電圧を検出する交流電圧センサ１２を備え、これら２つの電流センサと２つの電圧センサの情報は制御装置１６に入力にされる。制御装置１６からは各半導体素子を制御するため極性アーム用ゲート信号１３及びＰＷＭアーム用ゲート信号１４が出力され、ＤＣ／ＡＣインバータ１００の動作が制御される。
A
It is provided with a first
次に動作について説明する。
図２は実施の形態１に係るＤＣ／ＡＣインバータ１００の出力電圧指令値（波形）、出力電流指令値（波形）２１ａ及び各スイッチング素子である半導体素子のゲート信号の波形を示した図である。出力電圧指令値及び出力電流指令値は正弦波であり、出力電流指令値２１ａは図１における出力電流２１を波形成形する指令信号である。ユニポーラ変調では、極性アーム用ゲート信号１３により極性アームを構成する半導体素子Ｑ１とＱ２は、正弦波の半周期に１回スイッチングされる。ＰＷＭアーム３ｂを構成する半導体素子Ｑ３とＱ４は、ＰＷＭアーム用ゲート信号１４により正弦波を形成するように高周波でオンオフのスイッチングが行われる。このスイッチングにはパルス幅変調（ＰＷＭ方式）が使われることが多いが、本実施の形態では電流ヒステリシス制御により前記ＰＷＭアーム３ｂの半導体素子Ｑ３とＱ４のスイッチング動作が決定される。
Next, the operation will be described.
FIG. 2 is a diagram showing the output voltage command value (waveform), output current command value (waveform) 21a of the DC /
［ＰＷＭアームの電流ヒステリシス制御］
以下、この電流ヒステリシス制御について図を参照して説明する。
電流ヒステリシス制御は、出力電流２１を一定の変動幅内の所望の波形に成形するために、ＰＷＭアーム３ｂのＵ相の出力電流であるＵ相のリアクトル電流１７を制御する方法である。
図３は電流ヒステリシス制御を説明するための図である。図３において、出力電流指令値２１ａは図２に示された正弦波である出力電流指令値２１ａの一部である。この出力電流指令値２１ａは以下に示す理由で一定の変動をするが、一定の変動幅を許容し、所望の出力電流２１を波形成形する。
直流電源１の出力であるインバータ母線電圧は出力する交流電圧のピーク値より大きく設定される。インバータの母線電圧は直流電圧センサ１１で、出力の交流電圧は交流電圧センサ１２でそれぞれ検出される。ＰＷＭアーム３ｂの半導体素子Ｑ３をオンしＱ４をオフする条件では、リアクトルで発生するリプル電流は上昇する。また半導体素子Ｑ３をオフしＱ４をオンする条件では、リアクトルで発生するリプル電流は下降する。すなわち、リプル電流の増減分、Ｕ相のリアクトル電流１７は変動する。
[Current hysteresis control of PWM arm]
Hereinafter, this current hysteresis control will be described with reference to the drawings.
The current hysteresis control is a method of controlling the U-phase reactor current 17, which is the U-phase output current of the
FIG. 3 is a diagram for explaining current hysteresis control. In FIG. 3, the output
The inverter bus voltage, which is the output of the
そこで、出力電流指令値２１ａを基準にし、この出力電流指令値２１ａより低い値に第１の閾値Ｔｈ１としてＰＷＭアーム用第１のセット信号１９を設ける。また、出力電流指令値２１ａより高い値に第２の閾値Ｔｈ２としてＰＷＭアーム用第１のリセット信号２０を設ける。前記第１の閾値Ｔｈ１と第２の閾値Ｔｈ２とで規定される電流幅を第１の電流ヒステリシス幅ｄｉ１とする。図３において、ＰＷＭアーム用第１のセット信号１９（第１の閾値Ｔｈ１）及びＰＷＭアーム用第１のリセット信号２０（第２の閾値Ｔｈ２）を一点鎖線で示している。
まず、図中時刻ｔ１において、半導体素子Ｑ３がオンＱ４がオフの状態であり、リプル電流増加に伴い、Ｕ相リアクトル電流センサ９で検出されるＵ相リアクトル電流１７は上昇する（ステップ１（Ｓ１））。時刻ｔ２において、Ｕ相リアクトル電流１７の値が第２の閾値Ｔｈ２に達した時、制御装置１６からのＰＷＭアーム用ゲート信号１４によりＰＷＭアーム３ｂのスイッチング状態を半導体素子Ｑ３がオンからオフに、Ｑ４がオフからオンになるように制御し、出力電流を下降させる（ステップ２（Ｓ２））。
時刻ｔ３において、Ｕ相リアクトル電流１７の値が第１の閾値Ｔｈ１に達した時、制御装置１６からのＰＷＭアーム用ゲート信号１４によりＰＷＭアーム３ｂのスイッチング状態を半導体素子Ｑ３がオフからオンに、Ｑ４がオンからオフになるように制御し、出力電流を上昇させる（ステップ３（Ｓ３））。
Therefore, based on the output
First, at time t1 in the figure, the semiconductor element Q3 is on and Q4 is off, and the U-phase reactor current 17 detected by the U-phase reactor
At time t3, when the value of the U-phase reactor current 17 reaches the first threshold value Th1, the switching state of the
図３に示すように、第１の電流ヒステリシス幅ｄｉ１内にＵ相リアクトル電流１７が収まるように、順次時刻ｔ１、ｔ２、ｔ３・・・のタイミングで、ＰＷＭアーム３ｂの半導体素子Ｑ３、Ｑ４を制御して電流ヒステリシス制御を行う。その結果が、図２の半導体素子Ｑ３、Ｑ４のゲート信号のパルス波形である。制御されたＵ相リアクトル電流１７は平均的には出力電流指令値２１ａとほぼ等しくなる。さらに、制御されたＵ相リアクトル電流１７はフィルタコンデンサ７により高周波成分が除去され、出力電流指令値２１ａによる出力電流２１が得られる。
As shown in FIG. 3, the semiconductor elements Q3 and Q4 of the
［共振電流と極性アームの電流ヒステリシス制御］
次に、共振を伴う過電流について説明する。
図４は、図１の回路おいて共振電流が流れる経路を示したものである。図において、極性アーム３ａの半導体素子Ｑ２がオンしている状態でＶ相のフィルタを構成するリアクトル６とコンデンサ８とが共振し、共振電流Ｉｒがフィルタコンデンサの中性点２８と直流母線Ｎ接点２７を結線した配線を介して流れる。
この共振電流の発生の主原因は、本回路がユニポーラ変調であり、極性が入れ替わる時、すなわち極性アーム３ａにて半導体素子Ｑ１がオンの状態から半導体素子Ｑ２がオンとなる状態に切り替わった時の出力電位の急変によるものである。回路的には交流ゼロクロス時のように電位が変わることになる。この共振電流はＵ相のフィルタリアクトル５には流れないため、前述したＵ相リアクトル電流センサ９を用いたＰＷＭアーム３ｂでの電流ヒステリシス制御には考慮されない。そのため、この共振を伴う過電流に対して無制御状態となってしまう。
上記過電流がフィルタコンデンサ８に流れることから出力の交流電圧には過電流位相に対してコンデンサによる遅れ位相となる成分が高調波として重畳するため歪んだ電圧波形となる。本制御にて出力電流指令値２１ａは交流電圧センサ１２で得られる検出値と目標値の差分を偏差として電圧を正弦波に制御していることから、結果出力電流指令値２１ａが交流電圧歪みと同様に歪むことで、出力されるＵ相リアクトル電流１７も歪むことになる。
[Resonant current and current hysteresis control of polar arm]
Next, an overcurrent accompanied by resonance will be described.
FIG. 4 shows a path through which a resonant current flows in the circuit of FIG. In the figure, the
The main cause of the generation of this resonance current is unipolar modulation in this circuit, and when the polarities are switched, that is, when the semiconductor element Q1 is switched from the state where the semiconductor element Q1 is turned on to the state where the semiconductor element Q2 is turned on by the
Since the overcurrent flows through the
過電流発生時にこの過電流を一定の範囲内に抑制するため、本実施の形態ではＶ相リアクトル電流センサ１０により検出される第２の出力相であるＶ相のリアクトル電流１８の値に基づいて、極性アーム３ａの半導体素子Ｑ１、Ｑ２のスイッチング状態を強制的に反転させるように制御する。
以下、図を参照して制御動作の例について説明する。
In order to suppress this overcurrent within a certain range when an overcurrent occurs, in the present embodiment, it is based on the value of the V-phase reactor current 18 which is the second output phase detected by the V-phase
An example of the control operation will be described below with reference to the figure.
図５は、本実施の形態１における極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用電流ヒステリシス制御を説明するための図である。図中（ａ）は図２のうち出力波形（出力電圧指令値及び出力電流指令値）と半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。図中（ｂ）は（ａ）中破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図中（ｃ）は（ｂ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図５では、Ｖ相のリアクトル電流１８が第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０を超える場合について説明する。図中（ｂ）において、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より高い値に第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２を、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より低い値に第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３を設定する。
FIG. 5 is a diagram for explaining the current hysteresis control for the polar arm for forcibly reversing the switching state of the
FIG. 5 describes a case where the V-phase reactor current 18 exceeds the
まず、時刻ｔ１１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。領域Ｐｏにおいては時刻ｔ１１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は上昇し、時刻ｔ１２で第３の閾値Ｔｈ３の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
First, at time t11, the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on by the polar
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は低下する。時刻ｔ１３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。図５では、時刻ｔ１３以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
なお、通常極性モードでのインバータ極性の決定は、出力する交流電圧指令値の正負条件を用いて決定するが、極性の決定は電流指令値の正負条件を用いてもよい。
When the forced polarity reversal mode is entered, the value of the V-phase reactor current 18 detected by the V-phase
In the normal polarity mode, the polarity of the inverter is determined by using the positive / negative conditions of the output AC voltage command value, but the polarity may be determined by using the positive / negative conditions of the current command value.
ここで、第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２の値と第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３の値との間の電流幅を第２の電流ヒステリシス幅ｄｉ２とする。
Here, the current width between the value of the
図５では、第４の閾値Ｔｈ４は出力電流指令値２１ａより高く設定されていたが、出力電流指令値２１ａより低く設定してもよい。また、Ｖ相のリアクトル電流１８が第３の閾値Ｔｈ３に達したのが１回の例であったが、複数回到達しても制御可能であることは言うまでもない。
図６は、図５中（ｂ）において第４の閾値Ｔｈ４を出力電流指令値２１ａより低く設定した例を示した図である。図６中（ａ）は図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図６中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
In FIG. 5, the fourth threshold value Th4 is set higher than the output
FIG. 6 is a diagram showing an example in which the fourth threshold value Th4 is set lower than the output
制御動作は図５を用いて説明したと同様である。時刻ｔ１１で極性が反転し、通常極性モードに入った後、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は上昇し、時刻ｔ１２で第３の閾値Ｔｈ３に到達する。ここで、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。時刻ｔ１３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。Ｖ相リアクトル電流１８の値はその後、ｔ１４で再度第３の閾値Ｔｈ３に到達し、ここで、制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。その後、時刻ｔ１５でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４での値を下回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。
The control operation is the same as described with reference to FIG. After the polarity is reversed at time t11 and the normal polarity mode is entered, the value of the V-phase reactor current 18 detected by the V-phase
図６のように、Ｖ相のリアクトル電流１８が第３の閾値Ｔｈ３に複数回達しても強制極性反転モードになるように制御することは可能であり、共振を伴う過電流を抑制できる。
また、第４の閾値Ｔｈ４を出力電流指令値２１ａより低くすると第２の電流ヒステリシス幅ｄｉ２は大きくなる。
As shown in FIG. 6, it is possible to control the forced polarity inversion mode even if the V-phase reactor current 18 reaches the third threshold value Th3 a plurality of times, and it is possible to suppress an overcurrent accompanied by resonance.
Further, when the fourth threshold value Th4 is lower than the output
次に、Ｖ相のリアクトル電流１８が第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９を超えて低下する場合について図を参照して説明する。
図７は、本実施の形態１における極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用ヒステリシス制御を説明するための図である。図中（ａ）は、図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図中（ｂ）において、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より低い値に第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値を、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より高い値に第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を設定する。
Next, a case where the V-phase reactor current 18 drops beyond the
FIG. 7 is a diagram for explaining the hysteresis control for the polar arm for forcibly reversing the switching state of the
In the figure (b), the value of the
まず、時刻ｔ２１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。領域Ｐｏにおいて、時刻ｔ２１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は、時刻ｔ２２で第５の閾値Ｔｈ５に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
First, at time t21, the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on by the polar
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は上昇する。時刻ｔ２３でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。その後、再度Ｖ相リアクトル電流１８の値は、時刻ｔ２４で第５の閾値Ｔｈ５に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオフからオンに、半導体素子Ｑ２がオンからオフになり、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ２５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンになり、通常極性モードに戻る。
図７において、時刻ｔ２５以降、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
When the forced polarity reversal mode is entered, the value of the V-phase reactor current 18 detected by the V-phase
In FIG. 7, the V-phase reactor current 18 is an example of fluctuation within the first current hysteresis width di1 after the time t25, and has the same behavior as the
ここで、第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値と第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値との間の電流幅を第３の電流ヒステリシス幅ｄｉ３とする。
Here, the current width between the value of the
図７では、第６の閾値Ｔｈ６の値は出力電流指令値２１ａより低く設定されていたが、出力電流指令値２１ａより高く設定してもよい。また、Ｖ相のリアクトル電流１８が第６の閾値Ｔｈ６に２回に達した例を示したが、１回であっても複数回到達しても制御可能であることは言うまでもない。
図８は、図７中（ｂ）において第６の閾値Ｔｈ６の値を出力電流指令値２１ａより高く設定した例を示した図である。図８中（ａ）は図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図８中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
In FIG. 7, the value of the sixth threshold value Th6 is set lower than the output
FIG. 8 is a diagram showing an example in which the value of the sixth threshold value Th6 is set higher than the output
制御動作は図７を用いて説明したと同様である。すなわち、時刻ｔ２１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。時刻ｔ２１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は、時刻ｔ２２で第５の閾値Ｔｈ５の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
The control operation is the same as described with reference to FIG. That is, at time t21, the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on by the polar
強制極性反転モードに入ると、Ｖ相リアクトル電流１８の値は上昇する。時刻ｔ２３でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。
When the forced polarity reversal mode is entered, the value of the V-phase reactor current 18 increases. When the value of the V-phase reactor current 18 exceeds the value of the sixth threshold value Th6 at time t23, the forced polarity reversal mode is terminated and the normal polarity mode is shifted to by the polarity
図８では、Ｖ相のリアクトル電流１８が第６の閾値Ｔｈ６に１回に達した例である。
また、時刻ｔ２３以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
図８のように、第６の閾値Ｔｈ６の値を出力電流指令値２１ａより高く設定すると第３の電流ヒステリシス幅ｄｉ３は図７と比して大きくなる。
図６や図８のように第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３を大きくすることは、スイッチング周波数を小さくすることになる。通常極性モードだけの切り替えに比して通常モード期間内にスイッチングが生じるとその分損失が生じることになる。ここで、スイッチング周波数の増加を抑制することで、電力変換装置の効率への影響を小さくすることができる。
以上説明したように、極性アームの電流ヒステリシス制御を用いて制御されたＶ相リアクトル電流１８は、平均的には出力電流指令値２１ａとほぼ等しくなる。さらに、制御されたＶ相リアクトル電流１８はコンデンサ８により高周波成分が除去され、出力電流指令値２１ａによる出力電流２１が得られる。
FIG. 8 shows an example in which the V-phase reactor current 18 reaches the sixth threshold value Th6 once.
Further, after time t23, the V-phase reactor current 18 is an example of fluctuation within the first current hysteresis width di1, and has the same behavior as the
As shown in FIG. 8, when the value of the sixth threshold value Th6 is set higher than the output
Increasing the second current hysteresis width di2 and the third current hysteresis width di3 as shown in FIGS. 6 and 8 reduces the switching frequency. If switching occurs within the normal mode period as compared with switching only in the normal polarity mode, a loss will occur accordingly. Here, by suppressing the increase in the switching frequency, the influence on the efficiency of the power conversion device can be reduced.
As described above, the V-phase reactor current 18 controlled by using the current hysteresis control of the polar arm is substantially equal to the output
本実施の形態１では、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられた時の共振を伴う過電流抑制について説明したが、半導体素子Ｑ２がオンからオフに、半導体素子Ｑ１がオフからオンに切り替えられた場合に発生する共振を伴う過電流についても同様の制御で抑制することができる。
この場合、図９に示すように共振電流Ｉｒが流れるが、上述のように通常極性モードと強制極性反転モードが切り替えられるように制御すればよい。
In the first embodiment, the overcurrent suppression accompanied by resonance when the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on has been described, but the semiconductor element Q2 is turned from on to off and the semiconductor. The same control can be used to suppress an overcurrent accompanied by resonance that occurs when the element Q1 is switched from off to on.
In this case, the resonance current Ir flows as shown in FIG. 9, but it may be controlled so that the normal polarity mode and the forced polarity inversion mode can be switched as described above.
本実施の形態１によれば、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。 According to the first embodiment, since the overcurrent accompanied by resonance can be controlled, the unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and the voltage waveform with less distortion can be output, so that the quality is high. It becomes possible to provide a power converter. Further, it is possible to suppress the failure of the semiconductor element, or it is not necessary to use the semiconductor element having a high withstand current for the failure suppression, which can contribute to the cost reduction of the power conversion device.
実施の形態２．
実施の形態１では、図１は本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置１００について、ＰＷＭアームの電流ヒステリシス制御と極性アームの電流ヒステリシス制御とを用いて、出力電流を制御する方法について説明した。極性アームの電流ヒステリシス制御については、Ｖ相リアクトル電流１８の値が第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との範囲内での制御を個別に説明したが、本実施の形態２では、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した例について説明する。
In the first embodiment, FIG. 1 shows the output current of the
図１０は本実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームの電流ヒステリシス制御を説明する図である。
図中（ａ）において、図５中（ｂ）のように、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より高い値に第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２を、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より低い値に第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３を設定する。また、図１０中（ａ）において、図７中（ａ）のように第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より低い値に第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値を、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より高い値に第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を設定する。
図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
FIG. 10 is a diagram illustrating current hysteresis control of the polar arm of the power conversion device which is the DC / AC inverter according to the second embodiment.
In the figure (a), as shown in FIG. 5 (b), a value higher than the
In the figure, (b) shows the gate signals of the semiconductor elements Q1 and Q2 whose switching state is switched by the current value of the V-phase reactor current 18 in (a).
まず、時刻ｔ３１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。極性が変わる領域Ｐｏにおいて、時刻ｔ３１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は、時刻ｔ３２で第３の閾値Ｔｈ３に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
First, at time t31, the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on by the polar
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は低下する。時刻ｔ３３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。
その後、Ｖ相リアクトル電流１８の値は、時刻ｔ３４で第５の閾値Ｔｈ５に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフとなり、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ３５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンとなり、通常極性モードに戻る。
図１０では、時刻ｔ３５以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
When the forced polarity reversal mode is entered, the value of the V-phase reactor current 18 detected by the V-phase
After that, the value of the V-phase reactor current 18 reaches the fifth threshold value Th5 at time t34, where the semiconductor elements Q1 and Q2 of the
In FIG. 10, after the time t35, the V-phase reactor current 18 is an example of fluctuation within the first current hysteresis width di1, and has the same behavior as the
図１１は本実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームの別の電流ヒステリシス制御を説明する図である。
図１０と異なるのは、図中（ａ）において、第４の閾値Ｔｈ４は出力電流指令値２１より低く（図６参照）、第６の閾値Ｔｈ６の値は出力電流指令値２１ａより高く設定（図８参照）している。
図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図中（ｂ）の制御動作は図１１と同様である。
FIG. 11 is a diagram illustrating another current hysteresis control of the polar arm of the power conversion device which is the DC / AC inverter according to the second embodiment.
The difference from FIG. 10 is that in FIG. 10A, the fourth threshold value Th4 is lower than the output current command value 21 (see FIG. 6), and the value of the sixth threshold value Th6 is set higher than the output
In the figure, (b) shows the gate signals of the semiconductor elements Q1 and Q2 whose switching state is switched by the current value of the V-phase reactor current 18 in (a).
The control operation in FIG. 11B is the same as in FIG.
このように、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
また、図１０と図１１を比較すると第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方とも図１０の方が小さく、強制極性反転モードの期間が短くなる。従って、スイッチング周波数は高くなるためスイッチング損失が多く発生する。そのため、電力変換装置の効率の点では、図１１のほうが有利である。
In this way, control can be performed in consideration of both the second current hysteresis width di2 and the third current hysteresis width di3. Therefore, since the overcurrent accompanied by resonance can be controlled, unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and a voltage waveform with less distortion can be output, so that a high-quality power converter can be provided. Become. Further, it is possible to suppress the failure of the semiconductor element, or it is not necessary to use the semiconductor element having a high withstand current for the failure suppression, which can contribute to the cost reduction of the power conversion device.
Further, when FIG. 10 and FIG. 11 are compared, both the second current hysteresis width di2 and the third current hysteresis width di3 are smaller in FIG. 10, and the period of the forced polarity reversal mode is shortened. Therefore, since the switching frequency becomes high, a large amount of switching loss occurs. Therefore, FIG. 11 is more advantageous in terms of the efficiency of the power converter.
次に、各閾値の設定と第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との関係について検討する。
図５、６、１０、１１で示したように、Ｖ相リアクトル電流１８の値が第３の閾値Ｔｈ３に到達して強制極性反転モードとなり、第４の閾値Ｔｈ４を下回った時に通常極性モードに戻り、第１の電流ヒステリシス幅ｄｉ１内で制御される。また、第４の閾値Ｔｈ４は小さい方が第２の電流ヒステリシス幅ｄｉ２は大きくなり、スイッチング損失の点で有利であり、第４の閾値Ｔｈ４は第２の閾値Ｔｈ２より小さいため、Ｔｈ２＞Ｔｈ４≧Ｔｈ１の関係であることがわかる。
図１２は図１１において、Ｔｈ４＝Ｔｈ１とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。
図１２は図１１の場合よりも、時刻ｔ４２とｔ４３の間の強制極性反転モードの期間が長くなり第２の電流ヒステリシス幅ｄｉ２が大きくなる。
Next, the relationship between the setting of each threshold value and the second current hysteresis width di2 and the third current hysteresis width di3 will be examined.
As shown in FIGS. 5, 6, 10 and 11, when the value of the V-phase reactor current 18 reaches the third threshold value Th3, the forced polarity reversal mode is set, and when the value falls below the fourth threshold value Th4, the normal polarity mode is set. It returns and is controlled within the first current hysteresis width di1. Further, the smaller the fourth threshold value Th4, the larger the second current hysteresis width di2, which is advantageous in terms of switching loss. Since the fourth threshold value Th4 is smaller than the second threshold value Th2, Th2> Th4 ≧ It can be seen that the relationship is Th1.
FIG. 12 shows the control of the current value of the V-phase reactor current 18 when Th4 = Th1 in FIG.
In FIG. 12, the period of the forced polarity reversal mode between the times t42 and t43 is longer than in the case of FIG. 11, and the second current hysteresis width di2 is larger.
また、図７、８、１０、１１で示したように、Ｖ相リアクトル電流１８の値が第５の閾値Ｔｈ５に到達して強制極性反転モードとなり、第６の閾値Ｔｈ６を上回った時に通常極性モードに戻り、第１の電流ヒステリシス幅ｄｉ１内で制御される。第６の閾値Ｔｈ６は大きい方が第３の電流ヒステリシス幅ｄｉ３は大きくなり、スイッチング損失の点で有利であり、第６の閾値Ｔｈ６は第２の閾値Ｔｈ１より大きいため、Ｔｈ２≧Ｔｈ６＞Ｔｈ１の関係であることがわかる。
図１３は図１１において、Ｔｈ２＝Ｔｈ６とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。
図１３は図１１の場合よりも、時刻ｔ５４とｔ５５の間の強制極性反転モードの期間が長くなり第３の電流ヒステリシス幅ｄｉ３が大きくなる。
Further, as shown in FIGS. 7, 8, 10 and 11, when the value of the V-phase reactor current 18 reaches the fifth threshold value Th5, the forced polarity reversal mode is set and the value exceeds the sixth threshold value Th6, the normal polarity is obtained. It returns to the mode and is controlled within the first current hysteresis width di1. The larger the sixth threshold Th6, the larger the third current hysteresis width di3, which is advantageous in terms of switching loss. Since the sixth threshold Th6 is larger than the second threshold Th1, Th2 ≧ Th6> Th1. It turns out that it is a relationship.
FIG. 13 shows the control of the current value of the V-phase reactor current 18 when Th2 = Th6 in FIG.
In FIG. 13, the period of the forced polarity reversal mode between the times t54 and t55 is longer than in the case of FIG. 11, and the third current hysteresis width di3 is larger.
さらに、図１４は図１１において、Ｔｈ４＝Ｔｈ１かつＴｈ２＝Ｔｈ６とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。図１４は図１１、１２、１３のいずれの場合よりも、時刻ｔ６２とｔ６３との間および時刻ｔ６４とｔ６５との間の
強制極性反転モードの期間が長くなり、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３ともに大きくなる。すなわち、スイッチング周波数を抑え、スイッチング損失の低減が可能となり、電力変換装置の効率化に寄与できる。
また、電流ヒステリシス制御はその閾値判定を制御装置１６内のアナログ回路で判定しゲート信号１３として出力する。実施の形態１及び実施の形態２で示した電流ヒステリシス制御に関する第１から第６の閾値のうち１つまたは２つを併用することで、６個の閾値数を５個あるいは４個に減らすことが可能となる。そのため、制御装置１６の閾値作成用の演算回路数を減らすことができる。
Further, FIG. 14 shows the control of the current value of the V-phase reactor current 18 when Th4 = Th1 and Th2 = Th6 in FIG. FIG. 14 shows that the period of the forced polarity reversal mode between the times t62 and t63 and between the times t64 and t65 is longer than in any of the cases of FIGS. 11, 12, and 13, and the second current hysteresis width di2 and Both the third current hysteresis width di3 become large. That is, the switching frequency can be suppressed, the switching loss can be reduced, and the efficiency of the power conversion device can be improved.
Further, in the current hysteresis control, the threshold value determination is determined by the analog circuit in the
なお、本実施の形態２では図１０から図１４で、第３の閾値Ｔｈ３および第５の閾値Ｔｈ５に達する回数がそれぞれ１回の例を説明したが複数回生じても制御することができる。 In the second embodiment, FIGS. 10 to 14 have described an example in which the number of times the third threshold value Th3 and the fifth threshold value Th5 are reached is once, but it can be controlled even if the number of times reaches a plurality of times.
このように、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。 By appropriately setting the threshold value in this way, it is possible to perform control in consideration of both the second current hysteresis width di2 and the third current hysteresis width di3. Therefore, since the overcurrent accompanied by resonance can be controlled, unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and a voltage waveform with less distortion can be output, so that a high-quality power converter can be provided. Become. Further, it is possible to suppress the failure of the semiconductor element, or it is not necessary to use the semiconductor element having a high withstand current for the failure suppression, which can contribute to the cost reduction of the power conversion device.
実施の形態３．
本発明の実施の形態３に係るＡＣ／ＤＣコンバータである電力変換装置について、図を用いて説明する。
図１５は本発明の実施の形態３に係るＡＣ／ＤＣコンバータである電力変換装置２００の回路構成を示した図である。電力変換装置１００の回路構成は実施の形態１の電力変換装置１００と同様であるが、ＡＣ／ＤＣコンバータである電力変換装置２００には直流負荷２９とコンバータの直流出力であるコンデンサ２が並列に接続され、Ｕ相フィルタ用のコンデンサ７とＶ相フィルタ用のコンデンサ８に交流電源３０から電力（入力電流２１ｂ）が入力される点が異なる。
また、リアクトル５とコンデンサ７及びリアクトル６とコンデンサ８でそれぞれ入力フィルタ部を構成する。
The power conversion device which is the AC / DC converter according to the third embodiment of the present invention will be described with reference to the drawings.
FIG. 15 is a diagram showing a circuit configuration of a
Further, the
次に動作について説明する。
本発明の実施の形態３に係るＡＣ／ＤＣコンバータ２００は、ユニポーラ変調により出力波形を制御する。
図１６は実施の形態２に係るＡＣ／ＤＣコンバータ２００への入力電力である正弦波の交流電力波形（電圧、電流）と直流変換するための各スイッチング素子のゲート信号の波形を示した図である。極性アーム３ａを構成する半導体素子のうち交流電圧が正の期間では半導体素子Q２をオン、負では半導体素子Q１をオンし、ＰＷＭアーム３ｂを構成する半導体素子Q３、Q４をＰＷＭ制御することで直流のパルス波形に変換し、整流されて所望の電圧をコンデンサ２に出力する。
ユニポーラ変調では、極性アーム用ゲート信号１３により極性アーム３ａを構成する半導体素子Ｑ１と半導体素子Ｑ２とは、正弦波の半周期に１回スイッチングされる。ＰＷＭアーム３ｂを構成する半導体素子Ｑ３、Ｑ４は、ＰＷＭアーム用ゲート信号１４により直流のパルス波形を形成するように高周波でオンオフのスイッチングが行われる。このスイッチングにはパルス幅変調（ＰＷＭ方式）が使われることが多いが、本実施の形態３では実施の形態１と同様に電流ヒステリシス制御により前記ＰＷＭアーム３ｂの半導体素子Ｑ３とＱ４のスイッチング動作が決定される。
Next, the operation will be described.
The AC /
FIG. 16 is a diagram showing a sine wave AC power waveform (voltage, current) which is an input power to the AC /
In unipolar modulation, the semiconductor element Q1 and the semiconductor element Q2 constituting the
［ＰＷＭアームの電流ヒステリシス制御］
本実施の形態３では実施の形態１と同様に、交流側より直流側の方の電圧を高く設定する。すなわち、直流電圧センサ１１で検出されるコンバータ出力である直流電圧は、交流電圧センサ１２でそれぞれ検出される入力側の交流電圧のピーク値より大きく設定される。そのため、ＰＷＭアーム３ｂの半導体素子Ｑ３をオンしＱ４をオフする条件では、リアクトルで発生するリプル電流は上昇する。また半導体素子Ｑ３をオフしＱ４をオンする条件では、リアクトルで発生するリプル電流は下降する。
このリプル電流の影響により、交流電源からの出力である交流電流に高調波が重畳し、最終的に変換された直流出力に影響を及ぼす。そのため、このリプル電流の影響を抑制するために実施の形態１の図３のように、第１の電流ヒステリシス幅ｄｉ１内にコンバータへの入力電流を制御する。第１の電流ヒステリシス幅ｄｉ１は第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０と第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０とで規定されることも実施の形態１と同様である。なお、本実施の形態３では、図３の出力電流指令値２１ａを入力電流指令値２１ｃと読み替える。なお、入力電流指令値２１ｃは、入力電流２１ｂを波形成形する指令信号である。
ＰＷＭアーム３ｂの電流ヒステリシス制御は図３に倣い、実施の形態１と同様のためここでは説明を省略する。
[Current hysteresis control of PWM arm]
In the third embodiment, the voltage on the DC side is set higher than that on the AC side, as in the first embodiment. That is, the DC voltage, which is the converter output detected by the DC voltage sensor 11, is set to be larger than the peak value of the AC voltage on the input side detected by the
Due to the influence of this ripple current, harmonics are superimposed on the AC current, which is the output from the AC power supply, and finally affect the converted DC output. Therefore, in order to suppress the influence of the ripple current, the input current to the converter is controlled within the first current hysteresis width di1 as shown in FIG. 3 of the first embodiment. It is also implemented that the first current hysteresis width di1 is defined by the
Since the current hysteresis control of the
［共振電流と極性アームの電流ヒステリシス制御］
次に、共振を伴う過電流について説明する。
本実施の形態３に係るＡＣ／ＤＣコンバータ２００においても、反周期ごとに半導体素子Ｑ１とＱ２のスイッチングにより極性が反転するため、実施の形態１で説明したと同様に、過電流が発生しＶ相のフィルタであるリアクトル６とコンデンサ８とが共振による過電流の恐れがある。そのため、本実施の形態３においても極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用電流ヒステリシス制御を用いる。
[Resonant current and current hysteresis control of polar arm]
Next, an overcurrent accompanied by resonance will be described.
Also in the AC /
実施の形態３に係る極性アーム用電流ヒステリシス制御も実施の形態１における極性アーム用電流ヒステリシス制御と同様である。ここでは実施の形態２の図１０を参照して本実施の形態３に係るＡＣ／ＤＣコンバータ２００における極性アームの電流ヒステリシス制御の一例を説明する。なお、図中の出力電流指令値２１ａを入力電流指令値２１ｃと読み替える。
図において、第３の閾値Ｔｈ３から第６の閾値Ｔｈ６を設定することも実施の形態１と同様である。
まず、時刻ｔ３１で極性アーム用ゲート信号１３により、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。実施の形態１、２の領域Ｐｏと同様に本実施の形態で説明する極性が反転する領域では、時刻ｔ３１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は、時刻ｔ３２で第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、コンバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
The polar arm current hysteresis control according to the third embodiment is the same as the polar arm current hysteresis control according to the first embodiment. Here, an example of current hysteresis control of the polar arm in the AC /
In the figure, setting the third threshold value Th3 to the sixth threshold value Th6 is the same as in the first embodiment.
First, at time t31, the semiconductor element Q1 is switched from on to off and the semiconductor element Q2 is switched from off to on by the polar
強制極性反転モードに入ると、Ｖ相リアクトル電流１８の値は低下する。時刻ｔ３３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。
その後、Ｖ相リアクトル電流１８の値は、時刻ｔ３４で第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ３５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。
実施の形態２と同様、時刻ｔ３５以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となる。
When the forced polarity reversal mode is entered, the value of the V-phase reactor current 18 decreases. When the value of the V-phase reactor current 18 falls below the value of the
After that, the value of the V-phase reactor current 18 reaches the value of the
Similar to the second embodiment, after the time t35, the V-phase reactor current 18 is an example of fluctuation within the first current hysteresis width di1, and the behavior is the same as that of the
以上実施の形態２の図１０を参照して説明したが、各閾値の設定、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との関係についても実施の形態２と同様である。すなわち、第４の閾値Ｔｈ４は小さい方が第２の電流ヒステリシス幅ｄｉ２は大きくなり、スイッチング損失の点で有利であり、Ｔｈ２＞Ｔｈ４≧Ｔｈ１の関係がある。第６の閾値Ｔｈ６は大きい方が第３の電流ヒステリシス幅ｄｉ３は大きくなり、スイッチング損失の点で有利でありＴｈ２≧Ｔｈ６＞Ｔｈ１の関係がある。Ｔｈ４＝Ｔｈ１、Ｔｈ２＝Ｔｈ６とした場合、スイッチング損失が抑制されるだけでなく、閾値数を５個あるいは４個に減らすことが可能となり、制御装置１６の閾値作成用の演算回路数を減らすことができる。
また、本実施の形態３では実施の形態２の図１０に倣って、第３の閾値Ｔｈ３および第５の閾値Ｔｈ５に達する回数がそれぞれ１回の例を説明したが複数回生じても制御可能であることは言うまでもない。
Although the above description has been described with reference to FIG. 10 of the second embodiment, the setting of each threshold value and the relationship between the second current hysteresis width di2 and the third current hysteresis width di3 are the same as those of the second embodiment. That is, the smaller the fourth threshold value Th4, the larger the second current hysteresis width di2, which is advantageous in terms of switching loss, and there is a relationship of Th2> Th4 ≧ Th1. The larger the sixth threshold value Th6, the larger the third current hysteresis width di3, which is advantageous in terms of switching loss, and there is a relationship of Th2 ≧ Th6> Th1. When Th4 = Th1 and Th2 = Th6, not only the switching loss is suppressed, but also the number of threshold values can be reduced to 5 or 4, and the number of arithmetic circuits for creating the threshold value of the
Further, in the third embodiment, the number of times the third threshold value Th3 and the fifth threshold value Th5 are reached is described once, respectively, according to FIG. 10 of the second embodiment, but it can be controlled even if a plurality of times occur. Needless to say,
以上のように、実施の形態３に係るＡＣ／ＤＣコンバータにおいて、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、記極性アームの動作による共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。 As described above, in the AC / DC converter according to the third embodiment, by appropriately setting the threshold value, control is performed in consideration of both the second current hysteresis width di2 and the third current hysteresis width di3. Can be done. Therefore, since the overcurrent accompanied by resonance due to the operation of the polar arm can be controlled, the unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and the voltage waveform with less distortion can be output, so that the power is of high quality. It becomes possible to provide a converter. Further, it is possible to suppress the failure of the semiconductor element, or it is not necessary to use the semiconductor element having a high withstand current for the failure suppression, which can contribute to the cost reduction of the power conversion device.
実施の形態４．
上記実施の形態１から３では、電力変換装置としてＤＣ／ＡＣインバータとＡＣ／ＤＣコンバータとを個別に説明したが、電力変換装置は双方向インバータであってもよい。
たとえば、図１において直流電源１を蓄電池、負荷１５を交流電力系統への接続機器とし、順方向として図１のＤＣ／ＡＣインバータを動作させ、逆方向として図１５のＡＣ／ＤＣコンバータを動作させることができる。また、同様に順方向として図１５のＡＣ／ＤＣコンバータを動作させ、逆方向として図１のＤＣ／ＡＣインバータを動作させることもできる。
In the above-described first to third embodiments, the DC / AC inverter and the AC / DC converter have been described individually as the power conversion device, but the power conversion device may be a bidirectional inverter.
For example, in FIG. 1, the
本実施の形態４に係る双方向インバータは、実施の形態１から３で説明した制御で動作するので、実施の形態１から３と同様の効果を奏する。
すなわち、実施の形態４に係る双方向インバータにおいて、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、記極性アームの動作による共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
Since the bidirectional inverter according to the fourth embodiment operates under the control described in the first to third embodiments, the same effect as that of the first to third embodiments is obtained.
That is, in the bidirectional inverter according to the fourth embodiment, by appropriately setting the threshold value, it is possible to perform control in consideration of both the second current hysteresis width di2 and the third current hysteresis width di3. Therefore, since the overcurrent accompanied by resonance due to the operation of the polar arm can be controlled, the unipolar modulation can be maintained in the phase where the high current instantaneous value becomes high, and the voltage waveform with less distortion can be output, so that the power is of high quality. It becomes possible to provide a converter. Further, it is possible to suppress the failure of the semiconductor element, or it is not necessary to use the semiconductor element having a high withstand current for the failure suppression, which can contribute to the cost reduction of the power conversion device.
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略したりすることが可能である。 In the present invention, the embodiments can be appropriately modified or omitted within the scope of the invention.
１ 直流電源、 ２ コンデンサ、 ３ フルブリッジ回路、
３ａ 極性アーム、 ３ａ１ 極性アームの中間点、 ３ｂ ＰＷＭアーム、
３ｂ１ ＰＷＭアームの中間点、 ５、６ リアクトル、
７、８ コンデンサ、 ９ Ｕ相リアクトル電流センサ、
１０ Ｖ相リアクトル電流センサ、 １１ 直流電圧センサ、
１２ 交流電圧センサ、 １３ 極性アーム用ゲート信号、
１４ ＰＷＭアーム用ゲート信号、 １５ 負荷、 １６ 制御装置、
１７ Ｕ相リアクトル電流、 １８ Ｖ相リアクトル電流、
１９ ＰＷＭアーム用第１のセット信号、２０ ＰＷＭアーム用第１のリセット信号、
２１ 出力電流、 ２１ａ 出力電流指令値、 ２１ｂ 入力電流、
２１ｃ 入力電流指令値、 ２２ 極性アーム用第２のセット信号、
２３ 極性アーム用第２のリセット信号、 ２４ 極性アーム用第３のセット信号、
２５ 極性アーム用第３のリセット信号、 ２６ 直流母線Ｐ接点、
２７ 直流母線Ｎ接点、 ２８ フィルタコンデンサ中性点、
２９ 直流負荷、 ３０ 交流電源、 １００ ＤＣ／ＡＣインバータ、
２００ ＡＣ／ＤＣコンバータ、
ｄｉ１ 第１の電流ヒステリシス幅、 ｄｉ２ 第２の電流ヒステリシス幅、
ｄｉ３ 第３の電流ヒステリシス幅、 Ｉｒ 共振電流、
Ｐｏ 極性の反転する領域、 Ｑ１、Ｑ２、Ｑ３、Ｑ４ 半導体素子、
Ｔｈ１ 第１の閾値、 Ｔｈ２ 第２の閾値、 Ｔｈ３ 第３の閾値、
Ｔｈ４ 第４の閾値、 Ｔｈ５ 第５の閾値、 Ｔｈ６ 第６の閾値。
1 DC power supply, 2 capacitors, 3 full bridge circuit,
3a polar arm, midpoint of 3a1 polar arm, 3b PWM arm,
Midpoint of 3b1 PWM arm, 5, 6 reactors,
7, 8 capacitors, 9 U-phase reactor current sensor,
10 V-phase reactor current sensor, 11 DC voltage sensor,
12 AC voltage sensor, 13 Polar arm gate signal,
14 PWM arm gate signal, 15 load, 16 control unit,
17 U-phase reactor current, 18 V-phase reactor current,
19 First set signal for PWM arm, 20 First reset signal for PWM arm,
21 output current, 21a output current command value, 21b input current,
21c input current command value, 22 second set signal for polar arm,
23 Second reset signal for polar arm, 24 Third set signal for polar arm,
25 Third reset signal for polar arm, 26 DC bus P contact,
27 DC bus N contact, 28 filter capacitor neutral point,
29 DC load, 30 AC power supply, 100 DC / AC inverter,
200 AC / DC converter,
di1 1st current hysteresis width, di2 2nd current hysteresis width,
di3 Third current hysteresis width, Ir resonance current,
Region where Po polarity is inverted, Q1, Q2, Q3, Q4 semiconductor elements,
Th1 first threshold, Th2 second threshold, Th3 third threshold,
Th4 4th threshold, Th5 5th threshold, Th6 6th threshold.
Claims (8)
前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、
前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、
前記フルブリッジ回路をユニポーラ変調により制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、
前記制御装置は、
交流電力として出力される出力電流を波形成形する出力電流指令値より低い値に設定された第１の閾値と、前記出力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とする電力変換装置。 A power converter equipped with a full bridge circuit that converts direct current to alternating current.
A first current sensor connected to the midpoint of the PWM arm that switches at high frequency in the full bridge circuit and detects the current of the first phase, and
A second current sensor connected to the midpoint of the polarity arm that determines the output polarity of the full bridge circuit and detects the current of the second phase, and
A control device for controlling the full bridge circuit by unipolar modulation and controlling switching between the PWM arm and the polar arm by using the values of the first current sensor and the second current sensor is provided.
The control device is
It is defined by a first threshold value set to a value lower than the output current command value for waveform-forming the output current output as AC power and a second threshold value set to a value higher than the output current command value. The switching of the PWM arm is controlled so that the current value of the first phase detected by the first current sensor is within the first current hysteresis width with respect to the first current hysteresis width.
When the current value of the second phase detected by the second current sensor exceeds the current hysteresis width of the first phase, the polarity is changed so that the positive and negative polarities of the second phase are exchanged for a predetermined period of time. A power conversion device characterized by controlling the switching of an arm.
前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、
前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、
前記フルブリッジ回路をユニポーラ変調により制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、
前記制御装置は、
交流電力として入力される入力電流を波形成形する入力電流指令値より低い値に設定された第１の閾値と、前記入力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とする電力変換装置。 A power converter equipped with a full bridge circuit that converts alternating current to direct current.
A first current sensor connected to the midpoint of the PWM arm that switches at high frequency in the full bridge circuit and detects the current of the first phase, and
A second current sensor connected to the midpoint of the polarity arm that determines the output polarity of the full bridge circuit and detects the current of the second phase, and
A control device for controlling the full bridge circuit by unipolar modulation and controlling switching between the PWM arm and the polar arm by using the values of the first current sensor and the second current sensor is provided.
The control device is
It is defined by a first threshold value set to a value lower than the input current command value for waveform-forming the input current input as AC power and a second threshold value set to a value higher than the input current command value. The switching of the PWM arm is controlled so that the current value of the first phase detected by the first current sensor is within the first current hysteresis width with respect to the first current hysteresis width.
When the current value of the second phase detected by the second current sensor exceeds the current hysteresis width of the first phase, the polarity is changed so that the positive and negative polarities of the second phase are exchanged for a predetermined period of time. A power conversion device characterized by controlling the switching of an arm.
前記極性アームの中間点に直列に接続されたリアクトルとコンデンサとからなる第２の相のフィルタ回路と、を備え、
前記第１の電流センサは前記ＰＷＭアームの中間点に接続されたリアクトルの電流を検出し、
前記第２の電流センサは前記極性アームの中間点に接続されたリアクトルの電流を検出することを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。 A first-phase filter circuit consisting of a reactor and a capacitor connected in series with the midpoint of the PWM arm, and
A second phase filter circuit consisting of a reactor and a capacitor connected in series with the midpoint of the polar arm is provided.
The first current sensor detects the current of the reactor connected to the midpoint of the PWM arm and detects the current.
The power conversion device according to any one of claims 1 to 3, wherein the second current sensor detects a current of a reactor connected to an intermediate point of the polar arm.
前記第２の閾値より高い値である第３の閾値と前記第２の閾値より低い値である第４の閾値と、前記第３の閾値と前記第４の閾値とで規定された第２の電流ヒステリシス幅とに対し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第２の閾値を超え、前記第３の閾値に達した時に、前記第２の相の正負の極性を入れ替え、
その後前記第２の相の電流値が前記第４の閾値に達した時に、前記第２の相の正負の極性を入れ替えて極性を戻すようにし、前記第２の電流ヒステリシス幅で決まる期間、前記第２の相の正負の極性を入れ替えるように前記極性アームのスイッチングを制御することを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。 The control device is
A third threshold value higher than the second threshold value, a fourth threshold value lower than the second threshold value, and a second threshold value defined by the third threshold value and the fourth threshold value. With respect to the current hysteresis width
When the current value of the second phase detected by the second current sensor exceeds the second threshold value and reaches the third threshold value, the positive and negative polarities of the second phase are exchanged.
After that, when the current value of the second phase reaches the fourth threshold value, the positive and negative polarities of the second phase are exchanged to return the polarity, and the period determined by the second current hysteresis width is described. The power conversion device according to any one of claims 1 to 4, wherein the switching of the polarity arm is controlled so as to switch the positive and negative polarities of the second phase.
前記第１の閾値より低い値である第５の閾値と前記第１の閾値より高い値である第６の閾値と、前記第５の閾値と前記第６の閾値とで規定された第３の電流ヒステリシス幅とに対し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の閾値を超えて下回り、前記第５の閾値に達した時に、前記第２の相の正負の極性を入れ替え、
その後前記第２の相の電流値が前記第６の閾値に達した時に、前記第２の相の正負の極性を入れ替えて極性を戻すようにし、前記第３の電流ヒステリシス幅で決まる期間、前記第２の相の正負の極性を入れ替えるように前記極性アームのスイッチングを制御することを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。 The control device is
A fifth threshold value lower than the first threshold value, a sixth threshold value higher than the first threshold value, and a third threshold value defined by the fifth threshold value and the sixth threshold value. With respect to the current hysteresis width
When the current value of the second phase detected by the second current sensor falls below the first threshold value and reaches the fifth threshold value, the positive and negative polarities of the second phase are exchanged. ,
After that, when the current value of the second phase reaches the sixth threshold value, the positive and negative polarities of the second phase are exchanged to return the polarity, and the period determined by the third current hysteresis width is described. The power conversion device according to any one of claims 1 to 6, wherein the switching of the polar arm is controlled so as to switch the positive and negative polarities of the second phase.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017182021A JP6789197B2 (en) | 2017-09-22 | 2017-09-22 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017182021A JP6789197B2 (en) | 2017-09-22 | 2017-09-22 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019058019A JP2019058019A (en) | 2019-04-11 |
| JP6789197B2 true JP6789197B2 (en) | 2020-11-25 |
Family
ID=66107740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017182021A Active JP6789197B2 (en) | 2017-09-22 | 2017-09-22 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6789197B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2606373A (en) * | 2021-05-05 | 2022-11-09 | Eaton Intelligent Power Ltd | Power inverter and method for controlling a power inverter |
| CN113675874B (en) * | 2021-09-03 | 2023-06-30 | 青岛鼎信通讯股份有限公司 | Self-adaptive hysteresis control method applied to flexible direct-current comprehensive voltage regulating device |
-
2017
- 2017-09-22 JP JP2017182021A patent/JP6789197B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019058019A (en) | 2019-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9509230B2 (en) | Power conversion device | |
| EP2757678B1 (en) | System and method for power conversion | |
| US9531298B2 (en) | Inverter device | |
| JP6671045B2 (en) | Power conversion system | |
| US9397582B2 (en) | Power converter, and inverter device including the power converter | |
| JP6789197B2 (en) | Power converter | |
| JP5362657B2 (en) | Power converter | |
| JP4329692B2 (en) | Power converter | |
| JP6378828B2 (en) | Converter and power conversion device using the same | |
| JP2009095083A (en) | Power converter | |
| JP5805059B2 (en) | Power converter | |
| CN109075719B (en) | Converter and power conversion device using same | |
| KR102318868B1 (en) | Power control device, power conversion system and power control method | |
| JP6111726B2 (en) | Control method of multi-level power conversion circuit | |
| JP5989396B2 (en) | Inverter device, power conversion device, and distributed power supply system | |
| US9343995B2 (en) | Power conversion device | |
| JP6125761B2 (en) | Inverter device, power conversion device, and distributed power supply system | |
| JP5908754B2 (en) | Inverter device, power conditioner, and solar power generation system | |
| WO2024053452A1 (en) | Multi-level inverter | |
| JP7058771B2 (en) | Power converter | |
| JP2023075634A (en) | Power conversion apparatus | |
| WO2013099462A1 (en) | Overcurrent protection device | |
| JP2005137166A (en) | Power converter | |
| KR20170011903A (en) | High efficiency photovoltaic inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201102 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6789197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |