JP4999361B2

JP4999361B2 - 処理装置

Info

Publication number: JP4999361B2
Application number: JP2006144025A
Authority: JP
Inventors: 達夫平松
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-05-24
Filing date: 2006-05-24
Publication date: 2012-08-15
Anticipated expiration: 2026-05-24
Also published as: JP2007316824A

Description

本発明は、四則演算や論理演算等の複数の機能を実現可能な処理装置に関する。

近年、ハードウェアを固定的に用いるのではなく、与えられたデータに従い、或る程度の動作変更が可能となるように構成されたリコンフィギャラブル回路が注目されている。このようなリコンフィギャラブル回路では、多くのＡＬＵ（Arithmetic and Logic Unit）を並列動作させる構成をとることが多い。各ＡＬＵは、与えられたコマンドに従って演算処理を行う。

この種の回路では、演算処理を行うべき各タイミングにおいて、全てのＡＬＵにコマンドを同時に供給する必要がある。例えば、４×６＝２４個のＡＬＵを用いる場合、１つのＡＬＵに与えるコマンドが４ビットのデジタル信号で表現されていたとしても、１回のコマンド供給あたり、合計９６ビットのコマンドデータが必要となる。

このコマンドデータは、通常、リコンフィギャラブル回路に内蔵されたコマンドＲＡＭ（Random Access Memory）に格納され、コマンドデータの増大は、リコンフィギャラブル回路の回路規模増大を招く。このため、この種の回路においては、コマンドのデータ量を如何に減らすかが重要な課題となっている。

コマンドのデータ量を削減することを目的とした手法が下記特許文献１に開示されている。下記特許文献１では、ＡＬＵが絶えず稼動している訳ではなく、稼動しない場合は無効コマンド（ＮＯＰ）がＡＬＵに供給される、ということを利用している。具体的には、無効コマンドを除き有効コマンドのみを詰めて記載したデータを形成すると共に、各コマンドの有効／無効を示すインデックスのようなデータを形成する。

特開平７−１７５６４８号公報

上記特許文献１に記載されている手法は、コマンドＲＡＭの必要メモリ領域の削減に貢献するものであり、或る局面においては、有効に機能しうる。しかし、無効コマンドの出現頻度はアプリケーションによって大きく異なり、コマンドＲＡＭとしては、最も使用メモリの大きなアプリケーションにあわせたものを準備しておく必要があるため、常に十分なコマンド圧縮効果を得ることができるとは言えない。

また、インデックスを格納するためのメモリが必要であることから、元のコマンドのビット数が少ない場合は、全データに対するインデックスのデータ量の割合が大きくなり、圧縮効果が下がってしまう。また、デコードの際、詰めて記載したデータを伸張する必要があり、伸張回路が大きくなって消費電力が増大してしまう。

そこで本発明は、ＡＬＵ等の可変機能実現手段に対して供給が必要なデータの量の削減に寄与する処理装置を提供することを目的とする。

本発明に係る処理装置は、第１のＡＬＵと、複数のＡＬＵからの入力信号のうち、選択信号に従って選択した信号を第１のＡＬＵに出力する選択部と、第１のＡＬＵに対する命令信号を生成する命令生成部と、前記選択部に供給する選択信号を生成する選択信号生成部と、を備え、前記前記選択信号生成部は、前記選択部に対し前記複数のＡＬＵのいずれかからの入力信号が存在しない場合、第１のＡＬＵに対する命令信号の一部を生成することを特徴とする。

本発明は、ＡＬＵ等の可変機能実現手段に対して供給が必要なデータの量の削減に寄与する。

以下、本発明の実施の形態につき、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付す。図１は、本発明の実施の形態に係る集積回路１の概略構成ブロック図である。

集積回路１は、ＡＬＵ（Arithmetic and Logic Unit）１０、セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣ、ＡＬＵ１１、１２及び１３、並びに、ＲＡＭ（Random Access Memory）１４、１５及び１６及び１７を有して構成される。

集積回路１は、例えば、論理回路の再構成を可能とする機能を備えたリコンフィギャラブル回路であり、内部に四則演算や論理演算などを行うＡＬＵを複数個、備えている。例えば、並列処理を行う数１０〜数１００個程度のＡＬＵ（不図示）が集積回路１に組み込まれており、各ＡＬＵに対して同時にコマンドが供給される。

図１は、その複数個のＡＬＵの内の１つのＡＬＵ１０に着目した部分のみを図示している。セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣは、ＡＬＵ１０に付随して設けられており、ＡＬＵ１０、セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣから成る部位と同様或いは類似する部位が、多数、集積回路１に設けられる。

図２は、ＡＬＵ１０の周辺回路の構成ブロック図である。図１の集積回路１には、更に、図２に示す選択信号生成部２１、２２及び２３、主コマンド信号生成部２４並びにデコーダ２５が設けられている。選択信号生成部２２及び２３並びに主コマンド信号生成部２４は、ＡＬＵ制御部（制御手段）２６を形成する。

セレクタＳＥＬＡは、ＡＬＵ１１、１２及び１３の夫々からの出力信号と、ＲＡＭ１４及びＲＡＭ１５の夫々からの出力信号と、の合計５つの信号を入力信号として受ける。そして、図２の選択信号生成部２１にて生成された選択信号ＩＮＡに基づいて、その５つの入力信号の中から１つの入力信号を選択し、選択した信号をＡＬＵ１０に対して出力する。セレクタＳＥＬＡは、自身への５つの入力信号の何れをも選択可能に構成されており、それ故に、上記の選択信号ＩＮＡは、３ビットのデジタル信号から形成される。

セレクタＳＥＬＢは、ＡＬＵ１１、１２及び１３の夫々からの出力信号と、ＲＡＭ１６及びＲＡＭ１７の夫々からの出力信号と、の合計５つの信号を入力信号として受ける。そして、図２の選択信号生成部２２にて生成された選択信号ＩＮＢに基づいて、その５つの入力信号の中から１つの入力信号を選択し、選択した信号をＡＬＵ１０に対して出力する。セレクタＳＥＬＢは、自身への５つの入力信号の何れをも選択可能に構成されており、それ故に、上記の選択信号ＩＮＢは、３ビットのデジタル信号から形成される。

セレクタＳＥＬＣは、ＡＬＵ１１、１２及び１３の夫々からの合計３つの出力信号を入力信号として受ける。そして、図２の選択信号生成部２３にて生成された選択信号ＩＮＣに基づいて、その３つの入力信号の中から１つの入力信号を選択し、選択した信号をＡＬＵ１０に対して出力する。セレクタＳＥＬＣは、自身への３つの入力信号の何れをも選択可能に構成されており、それ故に、上記の選択信号ＩＮＣは、２ビットのデジタル信号から形成される。

ＡＬＵ１０は、セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣの出力信号を自身への入力信号として受ける。セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣからＡＬＵ１０に与えられた信号を、夫々、信号Ａ、信号Ｂ及び信号Ｃと呼ぶ。セレクタＳＥＬＡ、ＳＥＬＢ及びＳＥＬＣへの各入力信号はデジタル信号であり、信号Ａ、Ｂ及びＣもデジタル信号である。従って、信号Ａ、Ｂ及びＣは、夫々、離散的な値を有する。

ＡＬＵ１０は、複数の機能を実現可能に構成されており、可変機能実現手段として機能する。ＡＬＵ１０は、クロック信号などに同期しつつ次々と必要な処理を実行するが、処理を実行する各タイミングにおいて実際に実行される処理の種類（内容）は、デコーダ２５から与えられる機能制御信号にて決定される。

主コマンド信号生成部２４は、ＡＬＵ１０にて実現される機能を指定するための主コマンド信号α（命令信号）を出力する。この主コマンド信号αは、２ビットのデジタル信号から形成される。

デコーダ２５は、主コマンド信号α、選択信号ＩＮＢ及びＩＮＣに基づいて、上記の機能制御信号を生成し、これをＡＬＵ１０に与える。

尚、選択信号ＩＮＡ、ＩＮＢ及びＩＮＣは、ＡＬＵ１０への入力信号を特定するためのものであるため、選択信号ＩＮＡ、ＩＮＢ及びＩＮＣも、ＡＬＵ１０に対するコマンド信号と解釈することもできる。

図３を参照して、ＡＬＵ１０が実行可能な処理の種類（内容）を例示する。デコーダ２５からの機能制御信号は、ＡＬＵ１０に所望の処理を指示するためのコマンドとして機能するものであり、その機能制御信号の種類（即ち、コマンドの種類）は、１１種類となっている。

この１１種類の機能から所望の機能を択一的に選択するためには、通常、４ビット分の信号が必要となる。しかしながら、本実施形態では、主コマンド信号αが２ビットで表現されている。これを実現するための手法の説明を継続する。

上記の１１種類のコマンドは、コマンドＣＯＭ０、ＣＯＭ１、ＣＯＭ２、ＣＯＭ３、ＣＯＭ４、ＣＯＭ５、ＣＯＭ６、ＣＯＭ７、ＣＯＭ８、ＣＯＭ９及びＣＯＭ１０から構成される。図３において、ＡＬＵ１０のデジタルの出力信号をＹにて表す。

コマンドＣＯＭ０〜ＣＯＭ２に対応する処理は、１つの入力信号にのみ依存する１入力処理である。コマンドＣＯＭ０及びＣＯＭ１は、所謂スルーコマンドである。コマンドＣＯＭ０に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ａをそのまま出力する。コマンドＣＯＭ１に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ｂをそのまま出力する。コマンドＣＯＭ２は否定に対応するコマンドである。コマンドＣＯＭ２に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ａの否定（信号Ａを反転させた値）を出力する。

コマンドＣＯＭ３〜ＣＯＭ８に対応する処理は、２つの入力信号にのみ依存する２入力処理である。コマンドＣＯＭ３〜ＣＯＭ８に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号ＡとＢを用いた演算の演算結果を出力する。

具体的には、コマンドＣＯＭ３、ＣＯＭ４に対応する機能制御信号を受けたとき、ＡＬＵ１０は、夫々、信号Ａと信号Ｂの和（Ａ＋Ｂ）、信号Ａと信号Ｂの差（Ａ−Ｂ）を出力する。コマンドＣＯＭ５、ＣＯＭ６に対応する機能制御信号を受けたとき、ＡＬＵ１０は、夫々、信号Ａと信号Ｂの論理積、信号Ａと信号Ｂの論理和を出力する。コマンドＣＯＭ７に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ａの値と信号Ｂの値を比較し、信号Ｂの値の方が大きい場合に「１」を出力し、そうでない場合に「０」を出力する。コマンドＣＯＭ８に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ａの値と信号Ｂの値を比較し、信号Ａの値の方が大きい場合に「１」を出力し、そうでない場合に「０」を出力する。

コマンドＣＯＭ９及びＣＯＭ１０に対応する処理は、３つの入力信号の全てに依存する３入力処理である。具体的には、コマンドＣＯＭ９に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ｃの値を参照し、信号Ｃの値が「１」ならば信号Ａを出力する一方、信号Ｃの値が「０」ならば信号Ｂを出力する。コマンドＣＯＭ１０に対応する機能制御信号を受けたとき、ＡＬＵ１０は、信号Ｃの値を参照し、信号Ｃの値が「１」ならば信号Ｂを出力する一方、信号Ｃの値が「０」ならば信号Ａを出力する。

このように、ＡＬＵ１０の処理には、１つの入力信号にのみ依存する１入力処理、２つの入力信号にのみ依存する２入力処理、３つの入力信号の全てに依存する３入力処理がある。ところで、１入力処理を実行する場合には、残りの２入力に対する選択信号（コマンド）は不要であり、２入力処理を実行する場合には、残りの１入力に対する選択信号（コマンド）は不要である。

本実施形態は、ここに着目して、不要となる選択信号（コマンド）を、上記の１１種類の機能の選択のために用いる。

図３に示す表の右欄に、信号の具体的な割り当て方を示す。また、図４に、デコーダ２５の内部ブロック図を示す。

主コマンド信号αを形成する２ビットのデジタル値を、α＝（ｉ，ｊ）にて表現する。選択信号ＩＮＣを形成する２ビットのデジタル値を、ＩＮＣ＝（ｉ，ｊ）にて表現する。選択信号ＩＮＢを形成する３ビットのデジタル値を、ＩＮＢ＝（ｉ，ｊ，ｋ）にて表現する。ここで、ｉ、ｊ及びｋは、それぞれ独立に１又は０の値をとる。尚、図３等において“，”の表記は省略している。

コマンドＣＯＭ０及びＣＯＭ２に対応する処理は、信号Ａにのみ依存する１入力処理であるので、これらを実行させる際、ＡＬＵ制御部２６は、主コマンド信号αに加えて選択信号ＩＮＣ及びＩＮＢを、ＡＬＵ１０の機能の選択用信号として使用する。

ＡＬＵ制御部２６から、“α＝（１，１）、ＩＮＣ＝（１，１）且つＩＮＢ＝（０，Ｘ，Ｘ）の信号”を受けたとき、“α＝（１，１）、ＩＮＣ＝（１，１）且つＩＮＢ＝（１，Ｘ，Ｘ）の信号”を受けたとき、デコーダ２５は、夫々、コマンドＣＯＭ０、ＣＯＭ２を表す機能制御信号をＡＬＵ１０に供給する。ここで、選択信号ＩＮＢの内容を表す表記における“Ｘ”は、そのデジタル値が任意である（即ち、１と０のどちらでも良い）ことを表す。

コマンドＣＯＭ１に対応する処理は、１入力処理ではあるが信号Ｂに依存する。このため、コマンドＣＯＭ１に対応する処理を実行させる際、ＡＬＵ制御部２６は、主コマンド信号αと選択信号ＩＮＣをＡＬＵ１０の機能の選択用信号として使用し、選択信号ＩＮＢを該選択用信号としては使用しない。

また、ＣＯＭ３〜８に対応する処理は、信号Ａ及び信号Ｂにのみ依存する２入力処理であるので、これらを実行する際、ＡＬＵ制御部２６は、主コマンド信号αに加えて選択信号ＩＮＣを、ＡＬＵ１０の機能の選択用信号として使用する。

具体体には、ＡＬＵ制御部２６から、
“α＝（１，１）且つＩＮＣ＝（１，０）の信号”を受けたとき、
“α＝（０，１）且つＩＮＣ＝（０，０）の信号”を受けたとき、
“α＝（０，１）且つＩＮＣ＝（０，１）の信号”を受けたとき、
“α＝（０，１）且つＩＮＣ＝（１，０）の信号”を受けたとき、
“α＝（０，１）且つＩＮＣ＝（１，１）の信号”を受けたとき、
“α＝（１，１）且つＩＮＣ＝（０，０）の信号”を受けたとき、
“α＝（１，１）且つＩＮＣ＝（０，１）の信号”を受けたとき、
デコーダ２５は、夫々、コマンドＣＯＭ１、ＣＯＭ３、ＣＯＭ４、ＣＯＭ５、ＣＯＭ６、ＣＯＭ７、ＣＯＭ８を表す機能制御信号をＡＬＵ１０に供給する。

コマンドＣＯＭ９及び１０に対応する処理は、３つの入力信号の全てに依存する３入力処理であるので、ＡＬＵ制御部２６は、主コマンド信号αのみを、ＡＬＵ１０の機能の選択用信号として使用する。

ＡＬＵ制御部２６から、“α＝（０，０）の信号”を受けたとき、“α＝（１，０）の信号”を受けたとき、デコーダ２５は、夫々、コマンドＣＯＭ９、ＣＯＭ１０を表す機能制御信号をＡＬＵ１０に供給する。

ＡＬＵ１０に指定されるべきコマンドを表すデータは、集積回路１に内蔵されたコマンドＲＡＭ（不図示）に格納されることになるが、上記のように構成することにより、通常は４ビット必要になるコマンド信号（本実施形態においては、主コマンド信号α）が２ビットに削減される。この結果、コマンドを格納するために必要なメモリ領域が縮小され、集積回路のチップ面積の小型化及び低消費電力化が図られる。例えば、集積回路１内にＡＬＵ１０と同様のＡＬＵが全部で２４個存在するなら、１回分のコマンド供給に対応して４８ビットのメモリ領域が削減され、一連の処理の全体で考えれば、膨大なメモリ領域が削減されることになる。

図５に、図３の表に示すような信号の割り当ての手順を示す。まず、ステップＳ１において、３入力処理に対応するコマンドＣＯＭ９及び１０に対して、主コマンド信号αを割り当てる。次に、２入力処理に対応するコマンドＣＯＭ３〜ＣＯＭ８に対して、ステップＳ１で用いていない主コマンド信号αと、選択信号ＩＮＣと、を割り当てる（ステップＳ２）。そして、最後に、１入力処理に対応するコマンドＣＯＭ０〜ＣＯＭ２に対して、ステップＳ１とＳ２で用いていない“主コマンド信号αと選択信号ＩＮＣの組み合わせ”を割り当てると共に、コマンドＣＯＭ０及びＣＯＭ２に対しては、更に、選択信号ＩＮＢを割り当てる（ステップＳ３）。

＜＜変形等＞＞
上述した集積回路１の機能は、ハードウェアによって、ソフトウェアによって、或いは、それらの組み合わせによって、実現することが可能である。

尚、上述の実施形態において、可変機能実現装置は、可変機能実現手段としてのＡＬＵ１０と、機能選択手段（機能指定手段）としてのデコーダ２５と、を含んで構成される。デコーダ２５とＡＬＵ制御部２６とで機能選択手段（機能指定手段）が形成される、と考えることもできる。

本発明の実施の形態に係る集積回路の概略構成ブロック図である。図１のＡＬＵの周辺回路の構成ブロック図である。図２のＡＬＵが実行可能な複数の処理と、各処理に対応する信号と、を表す表である。図２のデコーダの内部ブロック図である。図３の表に示すような信号の割り当て方の手順を示すフローチャートである。

符号の説明

１集積回路
１０ＡＬＵ
２１、２２、２３選択信号生成部
２４主コマンド信号生成部
２５デコーダ
２６ＡＬＵ制御部
ＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣセレクタ

Claims

複数の入力信号を入力し演算を行う第１のＡＬＵと、
前記第１のＡＬＵの前段に配置され、前記第１のＡＬＵに対してデータを出力する複数のＡＬＵと、
前記第１のＡＬＵの入力ごとに備わり、前記複数のＡＬＵからのデータを、選択信号に従って選択して前記第１のＡＬＵのそれぞれの入力信号として出力する複数の選択部と、
第１のＡＬＵに対する命令信号を生成する命令生成部と、
前記複数の選択部のそれぞれに対応して備わり、各選択部に供給する選択信号を生成する複数の選択信号生成部と、を備え、
前記複数の選択信号生成部のうち少なくとも１つは、対応する前記選択部に対して前記複数のＡＬＵのいずれからの入力信号も存在しない場合、第１のＡＬＵに対する命令信号の一部を生成する
ことを特徴とする処理装置。