JP4029709B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP4029709B2
JP4029709B2 JP2002284619A JP2002284619A JP4029709B2 JP 4029709 B2 JP4029709 B2 JP 4029709B2 JP 2002284619 A JP2002284619 A JP 2002284619A JP 2002284619 A JP2002284619 A JP 2002284619A JP 4029709 B2 JP4029709 B2 JP 4029709B2
Authority
JP
Japan
Prior art keywords
phase
power
output
inverter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002284619A
Other languages
Japanese (ja)
Other versions
JP2004007941A5 (en
JP2004007941A (en
Inventor
昭弘 鈴木
明彦 岩田
正樹 山田
行盛 岸田
直樹 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002284619A priority Critical patent/JP4029709B2/en
Publication of JP2004007941A publication Critical patent/JP2004007941A/en
Publication of JP2004007941A5 publication Critical patent/JP2004007941A5/ja
Application granted granted Critical
Publication of JP4029709B2 publication Critical patent/JP4029709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、複数のインバータを組み合わせて滑らかな交流出力波形を得ることが可能な電力変換器に関するものである。
【０００２】
【従来の技術】
従来の３相インバータ装置は、交流電源からトランスを介して入力された交流電力を３相コンバータで整流して直流電力に変換し、その直流電力をコンデンサにて平滑化し、さらにこのコンデンサによる直流電力を３相インバータで交流電力に変換する。
このような従来の３相インバータ装置のインバータ部は、例えばダイオードがそれぞれ逆並列に接続された複数の自己消弧型半導体スイッチング素子で構成され、各半導体スイッチング素子をＰＷＭ制御によりオン・オフ制御することで、コンデンサの直流電力を交流電力に変換して出力を得る（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
「半導体電力変換回路」第５版、電気学会発行、オーム社発売、１９９０年４月１０日、ｐ．２１２−２１９
【０００４】
【発明が解決しようとする課題】
従来の３相インバータ装置は、以上のように構成されてＰＷＭ制御にて出力電圧を調整しているため、出力端の電圧変化が大きく、また高調波を抑制するために、図３０に示すようにインバータ１の出力側に複雑で大容量の出力フィルタ２が必要であった。このため、装置が大型化すると共に、この出力フィルタ２の電圧降下分だけ３相インバータの皮相電力を増加しておく必要があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、大容量の出力フィルタを必要とせずに滑らかな交流出力波形を得ることが可能で、小型化、低コスト化の促進された電力変換装置の構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る電力変換装置は、
接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、
前記制御回路は、前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧の波形となるように、前記複数の単相インバータと前記多相インバータとを制御すること
としたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１は、この発明の実施の形態１による３相負荷駆動用の電力変換器の構成を示す図である。図に示すように、３相電力変換器全体は、各相がスター結線されて３相負荷４に電力供給するもので、それぞれの相は３つの単相インバータであるＶaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃを直列接続された単相多重変換器から成る。各単相インバータ３ａ、３ｂ、３ｃは、系統からトランス５を通して引き込まれる３相交流電力を整流して直流電力に変換する３相コンバータ部と、その直流電力を平滑するコンデンサと、該コンデンサを直流電源として直流電力を交流電力に変換する単相インバータ部とを備え、上記３相コンバータ部の例を図２に、単相インバータ部の例を図３に示す。
【００１７】
図２（ａ）に示す３相コンバータ部（コンデンサを含む）は、ダイオード整流回路６ａと平滑フィルタ（L,C）７ａとで構成されるものである。また図２（ｂ）に示す３相コンバータ部（コンデンサを含む）は、サイリスタ整流回路６ｂと平滑フィルタ（L,C）７ａとで構成され、さらに図２（ｃ）に示す３相コンバータ部（コンデンサを含む）は、３相昇圧チョッパ６ｃとコンデンサフィルタ７ｃとで構成される。
図３（ａ）〜図３（ｄ）は、単相インバータ部（コンデンサを含む）の４つの構成例を示したもので、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子でフルブリッジのインバータを構成した。図３（ａ）、図３（ｃ）では、自己消弧型半導体スイッチング素子にＩＧＢＴを用いたものが、図３（ｂ）、図３（ｄ）では、自己消弧型半導体スイッチング素子に、ＧＣＴを用いたものが示される。その他、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等のものでも良い。また自己消弧機能がないサイリスタ等でも強制転流動作が可能であれば使用できる。また、図３（ｃ）、図３（ｄ）に示すように、素子を複数個直列に接続してインバータを構成しても良い。
【００１８】
このように構成される単相インバータ（Ｖaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃ）は、それぞれコンデンサに充電される電圧Ｖa、Ｖb、Ｖcを電圧源として電圧を出力するが、Ｖa、Ｖb、Ｖcの関係は、それぞれ異なる値（Ｖa＜Ｖb＜Ｖc）で、１：２：４、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９のいずれかの関係となる。それぞれの場合について、Ｖaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃの各インバータの出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係を図４のＡ〜Ｇの論理表に示す。
まず、図４のＡ表の場合について説明する。
Ｖa、Ｖb、Ｖcは、１：２：４の関係で、最小電圧値Ｖaの２ｎ（ｎ＝０，１，２）の関係である。Ａ表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ３ａ、３ｂ、３ｃの組み合わせにより、これらの発生電圧の総和で０〜７の８階調の出力電圧が得られる。正弦波出力階調を得るための各単相インバータ出力波形を、図５に示す。Ｖa、Ｖb、Ｖcが１：２：４の場合は、図５（ａ）に示されるもので、３つの単相インバータ３ａ、３ｂ、３ｃの発生電圧の組み合わせにより、非常に滑らかな出力階調電圧が得られていることがわかる。このため、従来の電力変換器の後段に設けられていた平滑用の出力フィルタ２をなくす、あるいは小さな容量にすることができ、電力変換器を低コスト化、小型化、簡略化できる。
【００１９】
次に、図４のＢ〜Ｇ表の場合について説明する。
Ｖa、Ｖb、Ｖcは、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９の関係で、各表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ３ａ、３ｂ、３ｃの組み合わせにより、これらの発生電圧の総和で９階調、１０階調、１１階調、１２階調、１３階調、１４階調の出力電圧が得られる。これらの場合、単相インバータ３ａ、３ｂ、３ｃの発生電圧の中で、単相多重変換器の出力階調の極性と、逆極性のものが存在することがある。例えば、Ｖa、Ｖb、ＶcがＣ表に示す１：３：５の場合、出力階調が１、３、４、５、６、８、９の場合には、それぞれの単相インバータ３ａ、３ｂ、３ｃは出力階調の極性と同じ極性に電圧を発生するが、出力階調が２、７の場合にはＶaインバータ３ａは、逆極性である電圧（−Ｖa）を発生することになる。これは、Ｖaインバータ３ａ内のコンデンサが、回生により充電されることを示す。これにより、連続的な出力階調が得られる。
正弦波出力階調を得るための各単相インバータ出力波形で、Ｖa、Ｖb、Ｖcが１：３：５の場合は、図５（ｂ）に示されるもので、この場合も３つの単相インバータ３ａ、３ｂ、３ｃの発生電圧の組み合わせにより、非常に滑らかな出力階調電圧が得られていることがわかる。このため、平滑用の出力フィルタ２をなくす、あるいは小さな容量にすることができ、電力変換器が低コスト化、小型化、簡略化できる。
他のＢ、Ｄ〜Ｇ表の場合も同様に、非常に滑らかな出力階調電圧が得られ、平滑用の出力フィルタ２を不要化、あるいは小型化でき、電力変換器が低コスト化、小型化、簡略化できる。
【００２０】
実施の形態２．
図６は、この発明の実施の形態２による３相電力変換器の構成を示す図である。図に示すように、上記実施の形態１で示した３相電力変換器の最下位ビットのＶaインバータ３ａの出力に個別のフィルタ８を接続する。
図７は、Ｖaインバータ３ａとフィルタ８との構成例、および最下位ビットのＶaインバータ３ａの出力波形とそれがフィルタ８で平滑化された出力波形を示す。図に示すように、Ｖaインバータ３ａの出力にＬ，Ｃからなるフィルタ８を接続する。さらに、このように出力フィルタ８を備えた最下位ビットのＶaインバータ３ａをＰＷＭ制御あるいはチョッパ制御により出力パルス幅を制御して動作させる。ＰＷＭ制御あるいはチョッパ制御により動作させたＶaインバータ３ａの出力波形はフィルタ８にて平滑化され、図に示すように滑らかな波形が得られる。
図８はＶaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃを直列接続した単相多重変換器により正弦波出力を得る場合の動作波形である。この場合、Ｖb：Ｖc＝２：４の関係となっている。またＶaの大きさは、Ｖa≧1/2・Ｖbであれば、ＰＷＭ制御あるいはチョッパ制御でフィルタ出力電圧を調整することで各出力階調間の電圧の段差を滑らかにすることができ、極めて滑らかな出力電圧波形が得られる。
【００２１】
なお、Ｖb、Ｖcの関係は図４の表のいずれの場合でもよく、そのときＶaは、その表内に示されたＶaの値より等しいか大きく設定しておけば、動作上問題ない。
【００２２】
また、上記実施の形態では、各単相多重変換器のＶaインバータ３ａに個別のフィルタ８を備え、ＰＷＭ制御あるいはチョッパ制御により動作させたが、他の単相インバータ３ｂ、３ｃに適用することもでき、また、複数の単相インバータ３ａ、３ｂ、３ｃに同時に適用することも可能である。
【００２３】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図９は、図１、図６に示した上記実施の形態１、２による３相電力変換器におけるトランス５の変形例を示すものである。上記実施の形態１、２で多数独立に存在していたトランス５の１次側を共通化し、共通一次巻線５ｂと各単相インバータ３ａ、３ｂ、３ｃに接続される多数の２次巻線５ａとで１つのトランス５ｃを構成する。これにより、トランス５ｃの個数が大幅に低減でき、電力変換器の小型・低コスト化が一層促進できる。
【００２４】
実施の形態４．
図１０は、この発明の実施の形態４による３相電力変換器の構成を示す図である。上記実施の形態１、２では３相電力変換器の各単相多重変換器は３つの単相インバータ３ａ、３ｂ、３ｃを直列接続して構成したが、この実施の形態では、図に示すように、２つの単相インバータ３ａ、３ｂを直列接続して各単相多重変換器を構成する。
Ｖa、Ｖbは、互いに異なる値（Ｖa＜Ｖb）で、１：２または１：３の関係となる。Ｖaインバータ３ａ、Ｖbインバータ３ｂの各インバータの出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係は、図４に示す表において、Ｖcインバータ３ｃの出力論理が０の場合に相当する。即ち、２つの単相インバータ３ａ、３ｂの組み合わせにより、これらの発生電圧の総和で、Ｖa、Ｖbが１：２の場合は０〜３の４階調の出力電圧が、また、Ｖa、Ｖbが１：３の場合は０〜４の５階調の出力電圧が得られる。これにより、連続的な出力階調が得られ、滑らかな出力電圧波形による正弦波出力階調を得ることができる。
また、出力階調数は単相インバータが３つある場合に比べて少ないが、装置構成が一層簡略化され、低コスト化、小型化が図れる。
【００２５】
なお、この場合も、上記実施の形態２を適用することができ、単相インバータ３ａ、３ｂのいずれか一方、あるいは双方に出力フィルタ８を設け、ＰＷＭ制御あるいはチョッパ制御により出力パルス幅を制御して動作させても良く、より滑らかな出力電圧波形が得られる。
【００２６】
実施の形態５．
図１１は、この発明の実施の形態５による３相電力変換器の構成を示す図である。上記実施の形態４では３相電力変換器の各単相多重変換器をスター結線して３相負荷４に電力供給するものを示したが、ここでは、上記実施の形態４の各単相多重変換器をΔ結線にした場合を示す。Ｖa、Ｖbの設定は上記実施の形態４と同様であり、同様の効果を奏する。
また、上記実施の形態１、２で示した３相電力変換器をΔ結線で構成した場合の構成図を図１２、図１３に示す。図に示すように、３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器をΔ結線して３相負荷に電力供給する。この場合も、Ｖa、Ｖb、Ｖcの設定はそれぞれ上記実施の形態１、２と同様であり、同様の効果を奏する。
【００２７】
実施の形態６．
図１４（ａ）、図１４（ｂ）は、３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器の構成図である。なお、コンデンサに接続される３相コンバータ部は図示を省略する。図１４（ａ）に示す各単相インバータ３ａ、３ｂ、３ｃは、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子にＩＧＢＴ９を用いたもので、ＩＧＢＴ９はスイッチングの周波数が高く高速のスイッチングが可能なため、スイッチング動作の高速化が図れる。
また、図１４（ｂ）に示す各単相インバータ３ａ、３ｂ、３ｃは、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子にＧＣＴ１０を用いたもので、ＧＣＴ１０はオン電圧が低いため、全体の損失が低下できる。
【００２８】
また、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる素子によって構成された場合の例を図１５に示す。最下位ビットのＶaインバータ３ａと中間ビットのＶbインバータ３ｂとはＩＧＢＴ９で構成し、最上位ビットのＶcインバータ３ｃはＧＣＴ１０で構成する。電圧値の大きい最上位ビットのＶcインバータ３ｃをオン電圧の低いＧＣＴ１０で構成することで、特に電圧値の大きい最上位ビットのオンロスが小さくなり、全体の損失が低減できる。またスイッチング回数の大きい最下位ビットを高速でスイッチング動作するＩＧＢＴ９で構成するため、スイッチング動作の高速化が効率的に図れる。
【００２９】
さらにまた、図１６は、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる直列数によって構成された場合を示す図であり、図１６（ａ）は自己消弧型半導体スイッチング素子にＩＧＢＴ９を使用した場合、図１６（ｂ）は自己消弧型半導体スイッチング素子にＧＣＴ１０を使用した場合の例である。図では最上位ビットが２直列の構成となっているため、より高い電圧を出力することが可能となり、容量の大きな電力変換器の構成が容易となる。
また、図１７は、各ビットの単相インバータ３ａ、３ｂ、３ｃを異なる素子、異なる直列数で構成した場合を示す図である。スイッチング回数の大きな最下位ビットのＶaインバータ３ａに高速スイッチングの可能なＩＧＢＴ９を用いる。また電圧値の大きい最上位ビットのＶcインバータ３ｃにはＧＣＴ１０の２直列の構成とし、中間ビットのＶbインバータ３ｂはＩＧＢＴ９の２直列の構成とする。このような構成とすることにより、全体の損失が低下でき、効率的にスイッチング動作の高速化が図れ、また容量の大きな電力変換器の構成が容易となる。
【００３０】
また、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる素子によって構成される別例として、発生電圧が所定値より低い単相インバータ、例えば最下位ビットのＶaインバータ３ａのみを、半導体スイッチング素子にＭＯＳＦＥＴを用いる。ＭＯＳＦＥＴは、高速スイッチングが可能でスイッチング時の損失も小さい素子であるが、耐電圧が比較的低いため、発生電圧の高いインバータには適さないが、発生電圧が低くスイッチング回数の大きなビットのインバータのみに用いることにより、全体の損失が低下でき、効率的にスイッチング動作の高速化が図れる。
【００３１】
実施の形態７．
上記実施の形態１、２では、図１８に示すように３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器をスター結線して３相負荷４に電力供給するため、９個の単相インバータ３ａ、３ｂ、３ｃを要するものであったが、この実施の形態では、スター結線接続点側の各相の単相インバータ、この場合、最下位ビットのＶaインバータ３ａに替わって３相インバータ１１を設ける。即ち、図１９に示すように、１つのビット分のインバータを３相の中性点を共通として３相インバータ１１で構成する。このため、１つの３相インバータ１１と６個の単相インバータ３ｂ、３ｃで３相電力変換器を構成できる。
図２０は図１９の詳細構成図を示したものである。３相インバータ１１は２レベルインバータにて構成されている。３相インバータの出力電圧は３相負荷から見ると線間電圧であるから、上記実施の形態１によるＶaインバータ３ａの発生電圧Ｖａに対して、√３倍の電圧を３相インバータ１１が出力する必要がある。従って、３相インバータ１１の図示しない３相コンバータ部から供給される電圧は√３Ｖａとなる。
【００３２】
この実施の形態では、スター結線接続点側の１つのビット分を３相インバータ１１で構成したため、インバータの個数、およびトランス５や３相コンバータの個数も低減でき、装置構成が簡略化される。このため、装置の小型化、低コスト化も一層促進できる。
【００３３】
実施の形態８．
上記実施の形態７では、３相電力変換器のスター結線接続点側の１つのビット分を３相インバータ１１で構成したが、この実施の形態では、図２１に示すように、スター結線接続点側の２つのビット分を３相マルチレベルインバータ１２で構成する。即ち、中性点を共通として３相コンバータ部（図示せず）を備えた３相マルチレベルインバータ１２を設け、この３相マルチレベルインバータ１２の出力側には、各単相インバータ３ｄを直列に接続して３相負荷４に電力供給する。
図２２は図２１の詳細構成図を示したものである。図に示すように、３相マルチレベルインバータ１２の構成は、通常の３レベルインバータと同様である。
【００３４】
また、図２３に示すように、３相マルチレベルインバータ１２の２つの電源コンデンサの電圧Ｖx、Ｖyの値を異なるものとすることで、出力電圧の階調数を増加させることができ、Ｗ−Ｖの線間電圧は０、Ｖx、Ｖy、Ｖx＋Ｖyが得られる。すなわち、上記実施の形態の図４に示す論理表のおいて、Ｖx、Ｖyに対応する出力論理は、−１の論理以外であれば出力可能となる。従って、３相マルチレベルインバータ１２の２つの電源コンデンサの電圧Ｖx、Ｖyと、単相インバータ３ｄのコンデンサ電圧Ｖzとを、以下のように設定すれば、連続的な出力階調が得られる。なお、図４における対応する論理表を共に示す。
▲１▼Ｖx、Ｖy＝１：２のとき、Ｖz＝（４/√３）・Ｖx 論理表Ａ
▲２▼Ｖx、Ｖy＝２：４のとき、Ｖz＝１/（２√３）・Ｖx 論理表Ａ
▲３▼Ｖx、Ｖy＝１：４のとき、Ｖz＝（２/√３）・Ｖx 論理表Ａ
▲４▼Ｖx、Ｖy＝３：４のとき、Ｖz＝１/（３√３）・Ｖx 論理表Ｂ
▲５▼Ｖx、Ｖy＝３：５のとき、Ｖz＝１/（３√３）・Ｖx 論理表Ｃ
▲６▼Ｖx、Ｖy＝３：６のとき、Ｖz＝１/（３√３）・Ｖx 論理表Ｄ
このような条件でＶx、Ｖy、Ｖzを設定すれば、図４の論理表Ａ、Ｂ、Ｃ、Ｄの階調相当の滑らかな出力電圧波形が得られる。
【００３５】
上記のように、この実施の形態ではスター結線接続点側の２つのビット分を３相マルチレベルインバータ１２で構成したため、さらに装置構成が簡略化できる。
なお、図４の論理表Ｅ、Ｆ、Ｇに適用するようにＶx、Ｖy、Ｖzを設定して用いることも可能であるが、その場合、途中に出力できない階調が存在し、やや不連続出力階調となる。
【００３６】
実施の形態９．
図２４は、この発明の実施の形態９による３相電力変換器の構成を示す図である。図に示すように、上記実施の形態１で示した３相電力変換器の最下位ビットの単相インバータを、交流電源からの電力供給を不要としてトランス５およびコンバータ部を省略した単相インバータ１３ａとする。このような単相インバータ１３ａは、Ｖaインバータ３ａと同様に電圧Ｖaを発生するもので、回路構成例を図２５に示す。図に示すように、平滑コンデンサと単相インバータ部とのみで構成されており、３相コンデンサ部はない。図２５（ａ）では、半導体スイッチング素子にＩＧＢＴ９を用い、図２５（ｂ）では、半導体スイッチング素子にＧＣＴ１０を用いたものを示す。
【００３７】
このように構成される３相電力変換器の動作について図２６に基づいて以下に説明する。
Ｖa、Ｖb、Ｖcを１：２：４の関係とすると、図２６に示すように、同じ階調レベルを出力する論理として、２種類の場合が存在する。左図（周期Ａ）の場合、最下位ビットの単相インバータ１３ａは、出力時の論理値が全て１で、３相負荷４の力率が１の場合には「力行」動作となる。次に右図（周期Ｂ）の場合、単相インバータ１３ａは、出力時の論理値が全て負で−1であり、３相負荷４の力率が１の場合には「回生」動作となる。周期Ａと周期Ｂとの論理を交互に選択すると、単相インバータ１３ａは力行動作と回生動作とをある周期で交互に繰り返し、負荷が安定であれば、力行時と回生時とのエネルギー収支は概ゼロとなり、交流電源からのトランスおよびコンバータを介してのエネルギー供給は不要となる。
図２６では、周期Ａと周期Ｂとの交互の選び方を示している。図２６（ａ）では、正弦波出力の半周期毎に交互に入れ替えている。図２６（ｂ）では、１周期毎に、図２６（ｃ）では、１/４周期毎に交互に入れ替えている。これにより、単相インバータ１３ａは力行と回生とを交互に繰り返し、単相インバータ１３ａの電圧源であるコンデンサは放電と充電とを交互に繰り返すことにより、電圧発生する。
【００３８】
これにより、単相インバータ１３ａは入力側のトランス５、コンバータ部が省略された簡略な構成でも出力でき、３相電力変換器の装置構成を更に簡略化できる。
なお、周期Ａの力行動作と周期Ｂの回生動作との交互の選び方については、上述したものに限るものではなく、エネルギー収支の総和が概ゼロとなるような選択の仕方であれば良い。例えば、単相インバータ１３ａの電圧源であるコンデンサ電圧を監視し、予め設定された上限値、下限値により、力行と回生との動作を切り替えても良い。
【００３９】
また、この実施の形態は、各単相多重変換器をスター結線したが、図２７に示すようにΔ結線としても良く、同様の効果を奏する。
さらにまた、図２８、図２９に示すように、この実施の形態のスター結線の場合に、上記実施の形態７、８をそれぞれ適用しても良く、さらに装置構成が簡略化される。図２８は、図２４のスター結線接続点側の１つのビット分を３相の中性点を共通として３相インバータ１１ｃで構成したものである。また、図２９は、図２４のスター結線接続点側の２つのビット分を３相の中性点を共通として３相マルチレベルインバータ１２で構成したものである。
【００４０】
実施の形態１０．
上記実施の形態１〜６では、直列接続された複数の単相インバータ３ａ、３ｂ、３ｃ内にそれぞれ電圧が異なる１つのコンデンサを備えたが、各単相インバータ内に複数のコンデンサを備えたものを以下に示す。
図３０は、この発明の実施の形態１０による電力変換装置内の１つの単相インバータ２０ｃの構成を示したものである。なお、３つの単相インバータ２０ａ、２０ｂ、２０ｃの交流側を直列接続した単相多重変換器を３相に結線して電力変換器を構成するが、１相分の単相多重変換器の例を図３１に示す。
図３０に示すように、単相インバータ２０ｃは、例えばダイオードを逆並列に接続したＩＧＢＴ等の自己消弧型半導体スイッチング素子から成る４個のスイッチ9sw31〜9sw34でフルブリッジのインバータ部２１を構成し、２個のコンデンサＶ３１、Ｖ３２と４個の切替スイッチ9sw35〜9sw38とから成る電源２２をインバータ部２１の入力電源として備える。２個のコンデンサＶ３１、Ｖ３２は、その充電電圧の比を１：２とする。なお、例えばコンデンサＶ３１、Ｖ３２の静電容量比を２：１にすることで、直列接続されたコンデンサＶ３１、Ｖ３２の充電電圧を容易に１：２にすることができる。
【００４１】
このような構成の単相インバータ２０ｃでは、４個の切替スイッチ9sw35〜9sw38の切替制御により各コンデンサＶ３１、Ｖ３２の電圧を組み合わせて、単相インバータは０〜３の４階調の発生電圧（絶対値）が得られる。
インバータ部のスイッチ9sw31〜9sw34を含む各スイッチ9sw31〜9sw38のオンオフと単相インバータ２０ｃの出力階調（電圧レベル）の関係を図３２に示す。また、各スイッチ9sw31〜9sw38のゲート駆動信号ｇ３１〜ｇ３８によるオンオフタイミングと単相インバータ２０ｃの出力電圧波形の関係を図３３に示す。このように、単相インバータ２０ｃの２つのコンデンサＶ３１、Ｖ３２の電圧を組み合わせることにより、０〜３の４階調の電圧を出力できる。
【００４２】
また、図３１に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続して単相多重変換器を構成するが、各単相インバータ２０ａ、２０ｂ、２０ｃはそれぞれ、上述したようにインバータ部２１と入力電源２２とを備え、各入力電源２２内の２個のコンデンサＶ１１・Ｖ１２、Ｖ２１・Ｖ２２、Ｖ３１・Ｖ３２は、それぞれ充電電圧の比は１：２である。また、各単相インバータ２０ａ、２０ｂ、２０ｃのそれぞれのコンデンサＶ１１・Ｖ１２、Ｖ２１・Ｖ２２、Ｖ３１・Ｖ３２は、図示しない交流電源からトランス５を介して引き込まれる交流電力を整流器２３により整流して変換した直流電力により充電されると共に、インバータ部２１に入力される直流電力の平滑コンデンサとして用いられる。
また、各単相インバータ２０ａ、２０ｂ、２０ｃの電圧の小さい方のコンデンサＶ１１、Ｖ２１、Ｖ３１における充電電圧の比を１：４：４２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：２：４：８：１６：３２となる。
【００４３】
各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜３の４階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２、３の４階調、中間ビットの単相インバータ２０ｂでは０、４、８、１２の４階調、最上位ビットの単相インバータ２０ｃでは０、１６、３２、４８の４階調の出力電圧が得られる。これら各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧をさらに組み合わせることにより、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧の総和で０〜６３の６４階調の出力電圧（絶対値）が得られる。これにより飛躍的に出力電圧の階調数が多くなり、ほぼ正弦波に近い滑らかな出力階調電圧が得られ、平滑用の出力フィルタ２を不要化、あるいは小型化でき、電力変換器が低コスト化、小型化、簡略化できる。
【００４４】
なお、上記実施の形態では、３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続したが、４つ以上の単相インバータを直列接続しても良く、その場合、各単相インバータ内の電圧の小さい方のコンデンサにおける充電電圧の比は該４Ｋ（Ｋ＝０，１，２，・・）となる。
【００４５】
また、負荷がＬ負荷で電流遅れ位相となる場合には以下のような注意が必要である。ここでは図３０に示す単相インバータ２０ｃを用いて説明する。
例えば単相インバータ２０ｃが−３〜３の出力階調の内、−１を出力する場合、抵抗負荷であれば、入力→スイッチ9sw32→コンデンサＶ３１(正出力)→スイッチ9sw38→スイッチ9sw35のダイオード→スイッチ9sw33→出力、の経路で動作させることができる。しかしながら電流遅れ位相の場合には、後述する処置（スイッチ9sw35、9sw35の制御）をしない場合、スイッチ9sw32、9sw38、9sw33がオンした状態で、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２(負出力)→スイッチ9sw38のダイオード→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で誤って−３の階調を出力してしまう。
これを防ぐため、−１を出力する場合にはスイッチ9sw35をオンして、左入力→スイッチ9sw33のダイオード→スイッチ9sw35→スイッチ9sw38のダイオード→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で出力動作させると、確実に−１の階調で出力できる。
同様に、＋１の階調を出力する場合にもスイッチ9sw35をオンし、±３の階調を出力する場合にはスイッチ9sw36をオンする。これにより電流遅れ位相が発生する場合にも、信頼性良く確実に階調制御できる。
【００４６】
上述したような、負過電流に位相差が生じない条件、例えば抵抗負荷を用いる場合は、スイッチ9sw35、9sw36は常時オフでよく、そのときのスイッチ9sw31〜9sw38のオンオフと単相インバータ２０ｃの出力階調（電圧レベル）の関係を図３４に示す。また、各スイッチ9sw31〜9sw38のゲート駆動信号ｇ３１〜ｇ３８によるオンオフタイミングと単相インバータ２０ｃの出力電圧波形の関係を図３５に示す。このように、スイッチ9sw35、9sw36を常時オフで用いる場合、スイッチ9sw35、9sw36は、ＩＧＢＴ等の能動素子を用いる必要はなくダイオードを用いることができる。これにより安価な回路構成となり、制御系も簡略にできる。
【００４７】
実施の形態１１．
この実施の形態では、上記実施の形態１０において、各単相インバータ２０ａ、２０ｂ、２０ｃの電圧の小さい方のコンデンサＶ１１、Ｖ２１、Ｖ３１における充電電圧の比を１：７：７２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：２：７：１４：４９：９８となる。
各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜３の４階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２、３の４階調、中間ビットの単相インバータ２０ｂでは０、７、１４、２１の４階調、最上位ビットの単相インバータ２０ｃでは０、４９、９８、１４７の４階調の出力電圧が得られる。各単相インバータ２０ａ、２０ｂ、２０ｃの出力階調Ｖ１、Ｖ２、Ｖ３をそれぞれ−３〜３として、その各出力階調Ｖ１、Ｖ２、Ｖ３と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図３６に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、７、４９である。
この場合、単相インバータ２０ａ、２０ｂ、２０ｃの中で、単相多重変換器の出力電圧の極性と逆極性のものが存在することがある。即ち、コンデンサＶ１１〜Ｖ３２の中で逆極性の電圧を出力させるものがあり、その場合、該コンデンサは回生により充電されることを示す。これにより、さらに階調数を増大させて０〜１７１の１７２階調の電圧（絶対値）を出力でき、一層滑らかで正弦波に近い出力電圧波形が得られる。
【００４８】
なお、上記実施の形態においても４つ以上の単相インバータを直列接続しても良く、その場合、各単相インバータ内の電圧の小さい方のコンデンサにおける充電電圧の比は該７Ｋ（Ｋ＝０，１，２，・・）となる。
【００４９】
また、上記実施の形態１０、１１では、各単相インバータに２つのコンデンサを備えたが、例えば単相インバータ内にて最小のコンデンサ電圧に対して概２Ｋ倍（Ｋ＝０，１，２，・・）の電圧の３個以上のコンデンサを、それぞれの単相インバータに備えても良く、各単相インバータの発生電圧が大きな階調数で階調制御でき、さらに格段と多い階調数で単相多重変換器からの出力電圧が得られる。
【００５０】
実施の形態１２．
上記実施の形態１０、１１では、各単相インバータ内の２個のコンデンサは、その充電電圧の比を１：２としたが、２個のコンデンサを同じ充電電圧とするものを以下に示す。
図３９に示すように、４個のスイッチ9sw31〜9sw34でフルブリッジのインバータ部２１を構成し、電圧の等しい２個のコンデンサＶ３１、Ｖ３２と切替スイッチ9sw37とダイオード４２とから成る電源２２を備える。
このような構成の単相インバータ２０ｃでは、切替スイッチ9sw37の切替制御により各コンデンサＶ３１、Ｖ３２の電圧を組み合わせて、単相インバータは０〜２の３階調の発生電圧（絶対値）が得られる。
【００５１】
このように構成された最下位ビット、中間ビット、最上位ビットの３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続して単相多重変換器を構成するとき、各単相インバータ２０ａ、２０ｂ、２０ｃの１つのコンデンサにおける充電電圧の比を１：３：３２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：１：３：３：９：９となる。各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜２の３階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２の３階調、中間ビットの単相インバータ２０ｂでは０、３、６の３階調、最上位ビットの単相インバータ２０ｃでは０、９、１８の３階調の出力電圧が得られる。
【００５２】
各単相インバータ２０ａ、２０ｂ、２０ｃの出力階調Ｖ１、Ｖ２、Ｖ３と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図３８に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、３、９である。図に示すように、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧をさらに組み合わせることにより、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧の総和で０〜２６の２７階調の出力電圧（絶対値）が得られる。
このように、各単相インバータ２０ａ、２０ｂ、２０ｃ内の２個のコンデンサの電圧を同じものにしても、異なる場合に比して階調数は低減するが、同様に他段階の階調数の出力電圧が得られる。この場合、コンデンサＶ１１〜Ｖ３２の電圧を選択出力するための切替回路（切替スイッチ9sw37およびダイオード４２）の構成が簡略となる。
【００５３】
なお、単相インバータ２０ｃが図３７で示す構成では、上述したよう、負荷がＬ負荷で電流遅れ位相となる場合、例えば単相インバータ２０ｃが−２〜２の出力階調の内、−１を出力する場合、スイッチ9sw32、9sw33がオンした状態で、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２(負出力)→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で誤って−２の階調を出力してしまう。このため、このような電流遅れ位相が生じる条件では、図３９に示すように、ダイオード４２の替わりにスイッチ9sw35を配して用いる。この場合、スイッチ9sw35をオンして、左入力→スイッチ9sw33のダイオード→スイッチ9sw35→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で出力動作させると、確実に−１の階調で出力できる。このようにスイッチ9sw35をオンしておけば、スイッチ9sw37のダイオードはコンデンサＶ３１の充電電圧により逆バイアスされているので導通せず、コンデンサＶ３１を通る経路には電流が流れない。
【００５４】
またこの場合も、単相多重変換器の出力電圧の極性と逆極性の電圧をコンデンサＶ１１〜Ｖ３２の中から出力させることを可能にすると、さらに階調数が増大する。この場合、各単相インバータ２０ａ、２０ｂ、２０ｃの１つのコンデンサにおける充電電圧の比を１：５：５２として、各単相インバータ２０ａ、２０ｂ、２０ｃの各出力階調Ｖ１、Ｖ２、Ｖ３（−２〜２）と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図４０に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、５、２５である。これにより、さらに階調数を増大させて０〜６２の６３階調の電圧（絶対値）を出力でき、一層滑らかで正弦波に近い出力電圧波形が得られる。
【００５５】
さらに、上記実施の形態１０〜１２では、各単相インバータに２つのコンデンサを備えたが、図４１に示すように例えば単相インバータ３０内にて最小のコンデンサ電圧に対して概２Ｋ倍（Ｋ＝０，１，２，・・）の電圧の３個以上のコンデンサＶ３１〜Ｖ３ｎを、それぞれの単相インバータ３０に備えても良く、各単相インバータ３０の発生電圧が大きな階調数で階調制御でき、さらに格段と多い階調数で単相多重変換器からの出力電圧が得られる。
【００５６】
実施の形態１３．
上記実施の形態１０、１１では、１つの単相インバータで０〜３の４階調の出力が得られ、３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続すると、非常に多くの出力階調か得られた。このように多段階の階調数が出力可能な回路構成で、出力可能な階調数よりも少なくて十分な場合、最下位ビットの単相インバータ２０ａでのスイッチングを間引く様に制御する。例えば、図３６で示した最下位ビットの単相インバータ２０ａの出力階調を、−３〜３の中で、−３、−１、０、１、３のみとする。これにより単相多重変換器の出力電圧（絶対値）は１２３階調と低減するが、最下位ビットの単相インバータ２０ａを構成するスイッチング素子のスイッチング回数を低減できるので、スイッチング損失を減少させることができる。
【００５７】
実施の形態１４．
次に、この実施の形態１４による単相多重変換器内の単相インバータの構成を示す。
図４２に示すように、スイッチ9sw38、9sw37が直列に接続された各コンデンサＶ３１、Ｖ３２に並列に、抵抗２６ａ、２６ｂとスイッチ9sw40、9sw39とから成る放電回路２７ａ、２７ｂを配し、各コンデンサＶ３１、Ｖ３２が過充電状態となった場合に放電させる。
負荷によっては回生時に大きなエネルギが負荷側から単相インバータ２５に戻ってくる場合があり、回生電流によって単相インバータ２５内のコンデンサＶ３１、Ｖ３２が充電される。回生動作の初期には、例えば、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２→スイッチ9sw38のダイオード→コンデンサＶ３１→スイッチ9sw32のダイオード→右出力、の経路で単相インバータ２５内のコンデンサＶ３１、Ｖ３２を充電する。
【００５８】
コンデンサＶ３２が所定の電圧を越えたことを検出すると、スイッチ9sw37をオンしてスイッチ9sw37のダイオードを逆バイアスし、スイッチ9sw39をオンして回生電流が抵抗２６ｂを通るようにする。これにより余分な回生エネルギを抵抗２６ｂで消費することができる。同様に、コンデンサＶ３１が所定の電圧を越えたことを検出すると、スイッチ9sw38をオンしてスイッチ9sw38のダイオードを逆バイアスし、スイッチ9sw40をオンして回生電流が抵抗２６ａを通るようにして、余分な回生エネルギを抵抗２６ａで消費することができる。
これにより、コンデンサＶ３１、Ｖ３２の信頼性が向上し、階調制御による出力電圧制御の信頼性がより向上する。
【００５９】
実施の形態１５．
次に、この実施の形態１５による電力変換器の構成を図４３に基づいて以下に説明する。
上記実施の形態１０では、複数（２個）のコンデンサを備えて発生電圧を階調制御する単相インバータの交流側を複数個直列接続して単相多重変換器を構成したが、負荷４と反対側の端に接続される単相インバータを３レベルインバータ４０で構成してもよい。３レベルインバータは、同じ電圧の２個のコンデンサを用いて３レベルの電圧出力を可能にするものであり、広く用いられており、安価な装置構成で多段階の階調制御による出力電圧が得られる。
また、２つの単相インバータを直列接続して単相多重変換器を構成し、該単相多重変換器を３相にスター結線した電力変換器において、スター結線接続点側の各相分の単相インバータに替わって、図４３に示すように、コンデンサ４１を共用とする多相３レベルインバータ４０を設ける。このように３相電力変換器を構成することで、安価な装置構成で出力電圧の多段階の階調制御可能な３相電力変換器が得られる。これにより平滑用の出力フィルタを不要化、あるいは小型化でき、３相電力変換器が低コスト化、小型化、簡略化できる。
なお、図４３では３レベルインバータ４０の各相出力側に単相インバータ２０を１つ接続したが、２つ以上の単相インバータ２０を直列接続したものを３レベルインバータ４０の各相出力側に接続しても良く、さらに階調数が多くなり、一層滑らかな出力電圧波形が得られる。
【００６０】
【発明の効果】
以上のようにこの発明に係る電力変換装置は、接続される負荷に多相交流で電力を出力する電力変換装置であって、前記多相交流の各相を構成する複数の各相電力経路と、前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、前記複数の各相電力経路に接続される多相インバータと、前記多相インバータの直流側に接続される直流電源と、前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路とを備え、前記複数の単相インバータは、前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、前記多相インバータは、前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、前記制御回路は、前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧の波形となるように、前記複数の単相インバータと前記多相インバータとを制御することとしたので、各相電力蓄積手段に電力を蓄積する構成を簡略化することが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電力変換器の構成図である。
【図２】 この発明の実施の形態１による３相コンバータ部の構成図である。
【図３】 この発明の実施の形態１による３相インバータ部の構成図である。
【図４】 この発明の実施の形態１による各単相インバータの出力論理と出力階調レベルとの関係を示す論理表である。
【図５】 この発明の実施の形態１による各単相インバータと単相多重変換器とによる出力波形である。
【図６】 この発明の実施の形態２による電力変換器の構成図である。
【図７】 この発明の実施の形態２による単相インバータの詳細および動作説明の図である。
【図８】 この発明の実施の形態２による各単相インバータと単相多重変換器とによる出力波形である。
【図９】 この発明の実施の形態３によるトランスの構成図である。
【図１０】 この発明の実施の形態４による電力変換器の構成図である。
【図１１】 この発明の実施の形態５による電力変換器の構成図である。
【図１２】 この発明の実施の形態５の別例による電力変換器の構成図である。
【図１３】 この発明の実施の形態５の別例による電力変換器の構成図である。
【図１４】 この発明の実施の形態６による単相多重変換器の構成図である。
【図１５】 この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１６】 この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１７】 この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１８】 この発明の実施の形態７の比較例としての実施の形態１による電力変換器の構成図である。
【図１９】 この発明の実施の形態７による電力変換器の構成図である。
【図２０】 この発明の実施の形態７による電力変換器の詳細構成図である。
【図２１】 この発明の実施の形態８による電力変換器の構成図である。
【図２２】 この発明の実施の形態８による電力変換器の詳細構成図である。
【図２３】 この発明の実施の形態８による電力変換器の別例による詳細構成図である。
【図２４】 この発明の実施の形態９による電力変換器の構成図である。
【図２５】 この発明の実施の形態９による単相インバータの構成図である。
【図２６】 この発明の実施の形態９による電力変換器の動作を説明する図である。
【図２７】 この発明の実施の形態９の別例による電力変換器の構成図である。
【図２８】 この発明の実施の形態９の別例による電力変換器の構成図である。
【図２９】 この発明の実施の形態９の別例による電力変換器の構成図である。
【図３０】 この発明の実施の形態１０による単相インバータの構成図である。
【図３１】 この発明の実施の形態１０による単相多重変換器の構成図である。
【図３２】 この発明の実施の形態１０による各単相インバータのスイッチング動作と出力階調レベルとの関係を示す図である。
【図３３】 この発明の実施の形態１０による各単相インバータのスイッチングのタイミングと出力電圧波形とを示す図である。
【図３４】 この発明の実施の形態１０の別例による各単相インバータのスイッチング動作と出力階調レベルとの関係を示す図である。
【図３５】 この発明の実施の形態１０の別例による各単相インバータのスイッチングのタイミングと出力電圧波形とを示す図である。
【図３６】 この発明の実施の形態１１による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図３７】 この発明の実施の形態１２による単相インバータの構成図である。
【図３８】 この発明の実施の形態１２による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図３９】 この発明の実施の形態１２の別例による単相インバータの構成図である。
【図４０】 この発明の実施の形態１２の別例による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図４１】 この発明の実施の形態１２の他の別例による単相インバータの構成図である。
【図４２】 この発明の実施の形態１４による単相インバータの構成図である。
【図４３】 この発明の実施の形態１５による３相電力変換器の構成図である。
【図４４】 従来の３相インバータ装置の問題点を説明する図である。
【符号の説明】
３ａ，３ｂ，３ｃ，３ｄ 単相インバータ（３相コンバータ部を含む）、
４ ３相負荷、５，５ｃ トランス、６ａ，６ｂ，６ｃ ３相コンバータ部、
８ 出力フィルタ、９ 半導体スイッチング素子としてのＩＧＢＴ、
１０ 半導体スイッチング素子としてのＧＣＴ、
１１，１１ｃ ３相インバータ、１２ ３相マルチレベルインバータ、
１３ａ，２０，２０ａ，２０ｂ，２０ｃ，２５，３０ 単相インバータ、
２１ インバータ部、２２ 電源、２６ａ，２６ｂ 抵抗、
２７ａ，２７ｂ 放電回路、４０ ３レベルインバータ、
４１，Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１〜Ｖ３ｎ コンデンサ、
9SW15〜9SW18，9SW25〜9SW28，9SW35〜9SW38 切替スイッチ、
9SW39，9SW40 スイッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power converter that can obtain a smooth alternating-current output waveform by combining a plurality of inverters.
[0002]
[Prior art]
A conventional three-phase inverter device rectifies AC power input from an AC power source through a transformer by a three-phase converter, converts the DC power to DC power, smoothes the DC power with a capacitor, and further DC power with this capacitor. Is converted into AC power by a three-phase inverter.
The inverter unit of such a conventional three-phase inverter device is composed of, for example, a plurality of self-extinguishing semiconductor switching elements each having a diode connected in antiparallel, and each semiconductor switching element is controlled on / off by PWM control. Thus, the DC power of the capacitor is converted into AC power to obtain an output (see, for example, Non-Patent Document 1).
[0003]
[Non-Patent Document 1]
"Semiconductor Power Conversion Circuit" 5th edition, published by the Institute of Electrical Engineers, Ohm, released on April 10, 1990, p. 212-219
[0004]
[Problems to be solved by the invention]
Since the conventional three-phase inverter device is configured as described above and adjusts the output voltage by PWM control, the voltage change at the output end is large and the harmonics are suppressed as shown in FIG. In addition, a complicated and large-capacity output filter 2 is required on the output side of the inverter 1. For this reason, it is necessary to increase the size of the apparatus and increase the apparent power of the three-phase inverter by the voltage drop of the output filter 2.
[0005]
The present invention has been made to solve the above problems, and can obtain a smooth AC output waveform without requiring a large-capacity output filter, and can be downsized and reduced in cost. An object of the present invention is to provide a structure of a power conversion device that is facilitated.
[0006]
[Means for Solving the Problems]
The power converter according to the present invention is
A power conversion device that outputs power to a connected load by polyphase alternating current,
A plurality of respective phase power paths constituting each phase of the polyphase alternating current;
A plurality of single-phase inverters connected in series to each of the plurality of phase power paths,
A plurality of phase power storage means respectively connected to the DC side of the plurality of single-phase inverters;
A multiphase inverter connected to each of the plurality of phase power paths;
A DC power source connected to the DC side of the multi-phase inverter;
A control circuit for controlling the plurality of single-phase inverters and the multi-phase inverter and outputting power to the load via the plurality of phase power paths;
With
The plurality of single-phase inverters are:
Based on the control of the control circuit, the power stored in the connected phase power storage means is output to the connected phase power paths, or via the connected phase power paths. It is possible to store the input power in each connected phase power storage means,
The multi-phase inverter is
Based on the control of the control circuit, it is possible to output the power of the DC power supply to each phase power path,
The control circuit includes: Power is stored in each phase power storage means, and power is output from each phase power storage means, Controlling the plurality of single-phase inverters and the multi-phase inverter so that the output voltage in each of the plurality of phase power paths has a waveform of a predetermined AC voltage.
It is what.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings.
1 is a diagram showing a configuration of a power converter for driving a three-phase load according to Embodiment 1 of the present invention. As shown in the figure, the entire three-phase power converter is configured such that each phase is star-connected and power is supplied to the three-phase load 4, and each phase includes three single-phase inverters Va inverter 3a and Vb inverter 3b. The Vc inverter 3c is composed of a single-phase multiple converter connected in series. Each of the single-phase inverters 3a, 3b, and 3c includes a three-phase converter unit that rectifies three-phase AC power drawn from the system through the transformer 5 and converts it into DC power, a capacitor that smoothes the DC power, and DC An example of the three-phase converter unit is shown in FIG. 2, and an example of the single-phase inverter unit is shown in FIG.
[0017]
The three-phase converter section (including a capacitor) shown in FIG. 2A is composed of a diode rectifier circuit 6a and a smoothing filter (L, C) 7a. 2B includes a thyristor rectifier circuit 6b and a smoothing filter (L, C) 7a, and further includes a three-phase converter section (shown in FIG. 2C). (Including a capacitor) includes a three-phase boost chopper 6c and a capacitor filter 7c.
3 (a) to 3 (d) show four configuration examples of a single-phase inverter unit (including a capacitor), which is a self-extinguishing semiconductor switching element in which diodes are connected in antiparallel and is a full bridge. An inverter was constructed. 3 (a) and 3 (c), an IGBT is used as the self-extinguishing semiconductor switching element. In FIGS. 3 (b) and 3 (d), the self-extinguishing semiconductor switching element is The one using GCT is shown. In addition, a GTO, a transistor, a MOSFET, or the like may be used. A thyristor or the like that does not have a self-extinguishing function can be used if a forced commutation operation is possible. Further, as shown in FIGS. 3C and 3D, an inverter may be configured by connecting a plurality of elements in series.
[0018]
The single-phase inverters configured as described above (Va inverter 3a, Vb inverter 3b, Vc inverter 3c) output voltages using voltages Va, Vb, Vc charged in capacitors as voltage sources, respectively, Va, Vb, The relationship of Vc is a different value (Va <Vb <Vc), and is 1: 2: 4, 1: 3: 4, 1: 3: 5, 1: 3: 6, 1: 3: 7, 1: 3. : 8 or 1: 3: 9. In each case, the relationship between the output logic of each inverter of the Va inverter 3a, Vb inverter 3b, and Vc inverter 3c and the output gradation (voltage level) of the single-phase multiple converter in which they are connected in series is shown in FIG. Shown in G logical table.
First, the case of Table A in FIG. 4 will be described.
Va, Vb, and Vc have a minimum voltage value Va of 2 in a 1: 2: 4 relationship. n (N = 0, 1, 2). As shown in Table A, the combination of the three single-phase inverters 3a, 3b, and 3c of the least significant bit, the intermediate bit, and the most significant bit results in an output voltage of 8 gradations of 0 to 7 as the sum of these generated voltages. can get. Each single-phase inverter output waveform for obtaining a sine wave output gradation is shown in FIG. When Va, Vb, and Vc are 1: 2: 4, as shown in FIG. 5A, a very smooth output gradation can be obtained by combining the voltages generated by the three single-phase inverters 3a, 3b, and 3c. It can be seen that the voltage is obtained. For this reason, the output filter 2 for smoothing provided in the subsequent stage of the conventional power converter can be eliminated or the capacity can be reduced, and the power converter can be reduced in cost, size, and simplified.
[0019]
Next, the case of Tables B to G in FIG. 4 will be described.
Va, Vb, and Vc are shown in each table in the relationship of 1: 3: 4, 1: 3: 5, 1: 3: 6, 1: 3: 7, 1: 3: 8, 1: 3: 9. As described above, the combination of the three single-phase inverters 3a, 3b, and 3c of the least significant bit, the intermediate bit, and the most significant bit makes the total of these generated voltages 9 gradations, 10 gradations, 11 gradations, and 12 gradations. , 13 gradation and 14 gradation output voltages are obtained. In these cases, among the voltages generated by the single-phase inverters 3a, 3b, and 3c, there are cases where the polarity of the output gradation of the single-phase multiple converter is opposite to the polarity. For example, when Va, Vb, and Vc are 1: 3: 5 shown in Table C, and output gradations are 1, 3, 4, 5, 6, 8, and 9, each single-phase inverter 3a, 3b 3c generates a voltage with the same polarity as the polarity of the output gradation, but when the output gradation is 2 or 7, the Va inverter 3a generates a voltage (-Va) having a reverse polarity. This indicates that the capacitor in the Va inverter 3a is charged by regeneration. Thereby, continuous output gradation is obtained.
When Va, Vb, and Vc are 1: 3: 5 in each single-phase inverter output waveform for obtaining a sine wave output gradation, this is shown in FIG. It can be seen that a very smooth output gradation voltage is obtained by the combination of the voltages generated by the inverters 3a, 3b and 3c. For this reason, the output filter 2 for smoothing can be eliminated or the capacity can be reduced, and the power converter can be reduced in cost, size, and simplified.
Similarly, in the other cases of B and D to G, a very smooth output gradation voltage can be obtained, the output filter 2 for smoothing can be eliminated or downsized, and the power converter can be reduced in cost and size. Can be simplified.
[0020]
Embodiment 2. FIG.
FIG. 6 is a diagram showing a configuration of a three-phase power converter according to Embodiment 2 of the present invention. As shown in the figure, an individual filter 8 is connected to the output of the Va inverter 3a of the least significant bit of the three-phase power converter shown in the first embodiment.
FIG. 7 shows a configuration example of the Va inverter 3 a and the filter 8, an output waveform of the least significant bit Va inverter 3 a, and an output waveform obtained by smoothing the output waveform by the filter 8. As shown in the figure, a filter 8 consisting of L and C is connected to the output of the Va inverter 3a. Furthermore, the lowest-order bit Va inverter 3a having the output filter 8 is operated by controlling the output pulse width by PWM control or chopper control. The output waveform of the Va inverter 3a operated by PWM control or chopper control is smoothed by the filter 8, and a smooth waveform is obtained as shown in the figure.
FIG. 8 shows operation waveforms when a sine wave output is obtained by a single-phase multiple converter in which Va inverter 3a, Vb inverter 3b, and Vc inverter 3c are connected in series. In this case, the relationship is Vb: Vc = 2: 4. If Va is Va ≧ 1/2 · Vb, the voltage difference between output gradations can be smoothed by adjusting the filter output voltage by PWM control or chopper control. A smooth output voltage waveform can be obtained.
[0021]
The relationship between Vb and Vc may be any of the cases shown in the table of FIG. 4. At this time, if Va is set to be equal to or larger than the value of Va shown in the table, there is no problem in operation.
[0022]
In the above embodiment, the Va inverter 3a of each single-phase multiple converter is provided with the individual filter 8 and operated by PWM control or chopper control. However, it may be applied to other single-phase inverters 3b and 3c. It is also possible to apply to a plurality of single-phase inverters 3a, 3b, 3c at the same time.
[0023]
Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.
FIG. 9 shows a modification of the transformer 5 in the three-phase power converter according to the first and second embodiments shown in FIGS. A large number of secondary windings connected to the common primary winding 5b and the single-phase inverters 3a, 3b, and 3c by sharing the primary side of the transformer 5 that existed independently in the first and second embodiments. 5a constitutes one transformer 5c. As a result, the number of transformers 5c can be greatly reduced, and the power converter can be further reduced in size and cost.
[0024]
Embodiment 4 FIG.
FIG. 10 is a diagram showing a configuration of a three-phase power converter according to Embodiment 4 of the present invention. In the first and second embodiments, each single-phase multiple converter of the three-phase power converter is configured by connecting three single-phase inverters 3a, 3b, and 3c in series. In this embodiment, as shown in FIG. In addition, two single-phase inverters 3a and 3b are connected in series to form each single-phase multiple converter.
Va and Vb have different values (Va <Vb) and have a relationship of 1: 2 or 1: 3. The relationship between the output logic of each inverter of the Va inverter 3a and Vb inverter 3b and the output gradation (voltage level) of the single-phase multiple converter in which they are connected in series is the output logic of the Vc inverter 3c in the table shown in FIG. Is equivalent to 0. That is, by combining the two single-phase inverters 3a and 3b, when Va and Vb are 1: 2, the output voltage of 4 gradations from 0 to 3 and Va and Vb are In the case of 1: 3, an output voltage of 5 gradations of 0 to 4 is obtained. Thereby, a continuous output gradation can be obtained, and a sine wave output gradation with a smooth output voltage waveform can be obtained.
Further, although the number of output gradations is small as compared with the case where there are three single-phase inverters, the device configuration is further simplified, and the cost and size can be reduced.
[0025]
In this case as well, the second embodiment can be applied. An output filter 8 is provided in one or both of the single-phase inverters 3a and 3b, and the output pulse width is controlled by PWM control or chopper control. And a smoother output voltage waveform can be obtained.
[0026]
Embodiment 5. FIG.
FIG. 11 is a diagram showing a configuration of a three-phase power converter according to Embodiment 5 of the present invention. In the fourth embodiment, each single-phase multiple converter of the three-phase power converter is star-connected to supply power to the three-phase load 4, but here, each single-phase multiple in the fourth embodiment is described. The case where a converter is made into delta connection is shown. The setting of Va and Vb is the same as that in the fourth embodiment, and has the same effect.
Moreover, the block diagram at the time of comprising the three-phase power converter shown by the said Embodiment 1, 2 by (DELTA) connection is shown in FIG. 12, FIG. As shown in the figure, a single-phase multiple converter in which three single-phase inverters 3a, 3b, and 3c are connected in series is Δ-connected to supply power to a three-phase load. Also in this case, the settings of Va, Vb, and Vc are the same as those in the first and second embodiments, respectively, and the same effect is obtained.
[0027]
Embodiment 6 FIG.
FIGS. 14A and 14B are configuration diagrams of a single-phase multiple converter in which three single-phase inverters 3a, 3b, and 3c are connected in series. The three-phase converter unit connected to the capacitor is not shown. Each single-phase inverter 3a, 3b, 3c shown in FIG. 14 (a) uses an IGBT 9 as a self-extinguishing type semiconductor switching element in which diodes are connected in antiparallel, and the IGBT 9 has a high switching frequency and high speed switching. Therefore, the switching operation can be speeded up.
Further, each of the single-phase inverters 3a, 3b, and 3c shown in FIG. 14B uses a GCT10 as a self-extinguishing semiconductor switching element in which diodes are connected in antiparallel, and the GCT10 has a low on-voltage. Overall loss can be reduced.
[0028]
FIG. 15 shows an example in which the single-phase inverters 3a, 3b, and 3c of each bit are configured by different elements. The least significant bit Va inverter 3a and the intermediate bit Vb inverter 3b are composed of an IGBT 9, and the most significant bit Vc inverter 3c is composed of a GCT10. By configuring the most significant bit Vc inverter 3c having a large voltage value with the GCT 10 having a low on-voltage, the on-loss of the most significant bit having a particularly large voltage value is reduced, and the overall loss can be reduced. In addition, since the least significant bit having a large number of switching operations is constituted by the IGBT 9 that performs a switching operation at a high speed, the switching operation can be speeded up efficiently.
[0029]
FIG. 16 is a diagram showing a case where the single-phase inverters 3a, 3b, and 3c of each bit are configured with different series numbers, and FIG. 16 (a) uses an IGBT 9 as a self-extinguishing semiconductor switching element. In this case, FIG. 16B shows an example in which the GCT 10 is used for the self-extinguishing semiconductor switching element. In the figure, since the most significant bit has a two-series configuration, a higher voltage can be output, and the configuration of a power converter having a large capacity is facilitated.
FIG. 17 is a diagram illustrating a case where the single-phase inverters 3a, 3b, and 3c of each bit are configured with different elements and different series numbers. An IGBT 9 capable of high-speed switching is used as the Va inverter 3a of the least significant bit having a large switching frequency. The most significant bit Vc inverter 3c having a large voltage value has a GCT10 2-series configuration, and the intermediate bit Vb inverter 3b has a 2-series IGBT9 configuration. By adopting such a configuration, the overall loss can be reduced, the switching operation can be efficiently speeded up, and the configuration of a power converter having a large capacity is facilitated.
[0030]
Further, as another example in which the single-phase inverters 3a, 3b, and 3c of each bit are configured by different elements, a single-phase inverter whose generated voltage is lower than a predetermined value, for example, the Va inverter 3a of the least significant bit is used as a semiconductor switching element. MOSFET is used. A MOSFET is an element that can switch at high speed and has low loss during switching. However, its withstand voltage is relatively low, so it is not suitable for an inverter with a high generated voltage, but only a bit inverter with a low generated voltage and a large number of switchings. By using it, the overall loss can be reduced, and the switching operation can be efficiently speeded up.
[0031]
Embodiment 7 FIG.
In the first and second embodiments, as shown in FIG. 18, a single-phase multiple converter in which three single-phase inverters 3a, 3b, and 3c are connected in series is star-connected to supply power to the three-phase load 4. In this embodiment, instead of the single-phase inverters 3a, 3b, 3c, the single-phase inverter of each phase on the star connection point side, in this case, the Va inverter 3a of the least significant bit is replaced. A three-phase inverter 11 is provided. That is, as shown in FIG. 19, an inverter for one bit is constituted by a three-phase inverter 11 with a three-phase neutral point in common. For this reason, a three-phase power converter can be constituted by one three-phase inverter 11 and six single-phase inverters 3b and 3c.
FIG. 20 is a detailed configuration diagram of FIG. The three-phase inverter 11 is composed of a two-level inverter. Since the output voltage of the three-phase inverter is a line voltage when viewed from a three-phase load, the three-phase inverter 11 outputs a voltage √3 times the voltage Va generated by the Va inverter 3a according to the first embodiment. There is a need. Therefore, the voltage supplied from a three-phase converter section (not shown) of the three-phase inverter 11 is √3Va.
[0032]
In this embodiment, since one bit on the star connection point side is constituted by the three-phase inverter 11, the number of inverters and the number of transformers 5 and three-phase converters can be reduced, and the device configuration is simplified. For this reason, size reduction and cost reduction of the apparatus can be further promoted.
[0033]
Embodiment 8 FIG.
In the seventh embodiment, one bit on the star connection node side of the three-phase power converter is configured by the three-phase inverter 11, but in this embodiment, as shown in FIG. The two bits on the side are constituted by a three-phase multilevel inverter 12. That is, a three-phase multilevel inverter 12 having a three-phase converter section (not shown) with a common neutral point is provided, and each single-phase inverter 3d is connected in series on the output side of the three-phase multilevel inverter 12. Connect to supply power to the three-phase load 4.
FIG. 22 shows a detailed block diagram of FIG. As shown in the figure, the configuration of the three-phase multilevel inverter 12 is the same as that of a normal three-level inverter.
[0034]
Further, as shown in FIG. 23, by making the values of the voltages Vx and Vy of the two power supply capacitors of the three-phase multilevel inverter 12 different, the number of gradations of the output voltage can be increased. The line voltage of V is 0, Vx, Vy, and Vx + Vy. That is, in the logic table shown in FIG. 4 of the above embodiment, the output logic corresponding to Vx and Vy can be output if it is other than -1. Therefore, if the voltages Vx and Vy of the two power supply capacitors of the three-phase multilevel inverter 12 and the capacitor voltage Vz of the single-phase inverter 3d are set as follows, a continuous output gradation can be obtained. A corresponding logical table in FIG. 4 is shown together.
(1) When Vx, Vy = 1: 2, Vz = (4 / √3) · Vx logical table A
(2) When Vx, Vy = 2: 4, Vz = 1 / (2√3) · Vx logical table A
(3) When Vx, Vy = 1: 4, Vz = (2 / √3) · Vx logical table A
(4) When Vx, Vy = 3: 4, Vz = 1 / (3√3) · Vx logical table B
(5) When Vx, Vy = 3: 5, Vz = 1 / (3√3) · Vx logical table C
(6) When Vx, Vy = 3: 6, Vz = 1 / (3√3) · Vx logical table D
When Vx, Vy, and Vz are set under such conditions, smooth output voltage waveforms corresponding to the gradations of the logic tables A, B, C, and D in FIG. 4 can be obtained.
[0035]
As described above, in this embodiment, since the two bits on the star connection point side are configured by the three-phase multilevel inverter 12, the apparatus configuration can be further simplified.
Note that Vx, Vy, and Vz can be set and used so as to be applied to the logical tables E, F, and G in FIG. 4, but in that case, there are gradations that cannot be output in the middle and are somewhat discontinuous. Output gradation.
[0036]
Embodiment 9 FIG.
FIG. 24 is a diagram showing the configuration of the three-phase power converter according to the ninth embodiment of the present invention. As shown in the figure, the single-phase inverter of the least significant bit of the three-phase power converter shown in the first embodiment is replaced with the single-phase inverter 13a in which the power supply from the AC power supply is unnecessary and the transformer 5 and the converter unit are omitted. And Such a single-phase inverter 13a generates a voltage Va in the same manner as the Va inverter 3a, and a circuit configuration example is shown in FIG. As shown in the figure, it is composed only of a smoothing capacitor and a single-phase inverter unit, and there is no three-phase capacitor unit. In FIG. 25A, IGBT 9 is used as the semiconductor switching element, and in FIG. 25B, GCT 10 is used as the semiconductor switching element.
[0037]
The operation of the three-phase power converter configured as described above will be described below with reference to FIG.
Assuming that Va, Vb, and Vc have a 1: 2: 4 relationship, as shown in FIG. 26, there are two types of logic as the logic for outputting the same gradation level. In the case of the left figure (cycle A), the single-phase inverter 13a of the least significant bit performs a “powering” operation when the logical values at the time of output are all 1 and the power factor of the three-phase load 4 is 1. Next, in the case of the right figure (cycle B), the single-phase inverter 13a is “regenerative” when all output logical values are negative and −1 and the power factor of the three-phase load 4 is 1. . When the logics of cycle A and cycle B are alternately selected, the single-phase inverter 13a alternately repeats the power running operation and the regenerative operation in a certain cycle, and if the load is stable, the energy balance between the power running and the regeneration is It becomes almost zero, and energy supply from the AC power source via the transformer and converter becomes unnecessary.
FIG. 26 shows how to alternately select the period A and the period B. In FIG. 26A, the sine wave output is alternately switched every half cycle. In FIG. 26 (b), it is alternated every cycle, and in FIG. 26 (c), it is alternated every 1/4 cycle. As a result, the single-phase inverter 13a alternately repeats power running and regeneration, and a capacitor that is a voltage source of the single-phase inverter 13a generates voltage by alternately repeating discharge and charging.
[0038]
Thus, the single-phase inverter 13a can output even a simple configuration in which the transformer 5 and the converter unit on the input side are omitted, and the device configuration of the three-phase power converter can be further simplified.
It should be noted that the method of alternately selecting the power running operation in the cycle A and the regenerative operation in the cycle B is not limited to the above-described method, and any selection method may be used as long as the total energy balance is substantially zero. For example, the capacitor voltage that is the voltage source of the single-phase inverter 13a may be monitored, and the operation between power running and regeneration may be switched according to preset upper and lower limits.
[0039]
In this embodiment, each single-phase multiple converter is star-connected. However, as shown in FIG. 27, it may be Δ-connected, and the same effect is obtained.
Furthermore, as shown in FIGS. 28 and 29, in the case of the star connection of this embodiment, the above-described Embodiments 7 and 8 may be applied, respectively, and the device configuration is further simplified. FIG. 28 shows a configuration in which one bit on the star connection point side in FIG. 24 is configured by a three-phase inverter 11c with a three-phase neutral point in common. FIG. 29 shows a configuration in which two bits on the star connection point side in FIG. 24 are configured by a three-phase multilevel inverter 12 with a three-phase neutral point in common.
[0040]
Embodiment 10 FIG.
In the first to sixth embodiments, the single-phase inverters 3a, 3b, and 3c connected in series are provided with one capacitor having different voltages, but each single-phase inverter is provided with a plurality of capacitors. Is shown below.
FIG. 30 shows a configuration of one single-phase inverter 20c in the power conversion device according to the tenth embodiment of the present invention. In addition, the single phase multiple converter which connected the alternating current side of three single phase inverters 20a, 20b, and 20c in series is connected to three phases, and a power converter is comprised, but the example of the single phase multiple converter for 1 phase Is shown in FIG.
As shown in FIG. 30, the single-phase inverter 20c comprises a full-bridge inverter unit 21 with four switches 9sw31 to 9sw34 made of self-extinguishing semiconductor switching elements such as IGBTs having diodes connected in antiparallel. A power supply 22 including two capacitors V31 and V32 and four changeover switches 9sw35 to 9sw38 is provided as an input power supply for the inverter unit 21. The two capacitors V31 and V32 have a charge voltage ratio of 1: 2. For example, by setting the capacitance ratio of the capacitors V31 and V32 to 2: 1, the charging voltage of the capacitors V31 and V32 connected in series can be easily set to 1: 2.
[0041]
In the single-phase inverter 20c having such a configuration, the voltages of the capacitors V31 and V32 are combined by switching control of the four change-over switches 9sw35 to 9sw38. Value).
FIG. 32 shows the relationship between on / off of each of the switches 9sw31 to 9sw38 including the switches 9sw31 to 9sw34 of the inverter unit and the output gradation (voltage level) of the single-phase inverter 20c. FIG. 33 shows the relationship between the on / off timing of the switches 9sw31 to 9sw38 according to the gate drive signals g31 to g38 and the output voltage waveform of the single-phase inverter 20c. In this way, by combining the voltages of the two capacitors V31 and V32 of the single-phase inverter 20c, it is possible to output four gradation voltages from 0 to 3.
[0042]
In addition, as shown in FIG. 31, three single-phase inverters 20a, 20b, and 20c of the least significant bit, the intermediate bit, and the most significant bit are connected in series to constitute a single-phase multiple converter. , 20b, and 20c each include the inverter unit 21 and the input power source 22 as described above, and the two capacitors V11 · V12, V21 · V22, and V31 · V32 in each input power source 22 have a charging voltage ratio, respectively. Is 1: 2. The capacitors V11, V12, V21, V22, V31, V32 of the single-phase inverters 20a, 20b, 20c rectify and convert AC power drawn from an AC power source (not shown) through the transformer 5 by the rectifier 23. In addition to being charged by the direct current power, it is used as a smoothing capacitor for direct current power input to the inverter unit 21.
Further, the charging voltage ratio of the capacitors V11, V21, V31 having the smaller voltage of each single-phase inverter 20a, 20b, 20c is set to 1: 4: 4. 2 And That is, the charging voltage ratio of the six capacitors V11, V12, V21, V22, V31, and V32 is 1: 2: 4: 8: 16: 32.
[0043]
In each single-phase inverter 20a, 20b, 20c, the voltages of two capacitors are combined to output four gradation voltages of 0 to 3, respectively. For example, when the voltage level of the smallest capacitor voltage is 1, The lower bit single-phase inverter 20a has four gradations 0, 1, 2, and 3, the intermediate bit single-phase inverter 20b has four gradations 0, 4, 8, and 12, and the most significant bit single-phase inverter 20c has 0 gradation. , 16, 32, and 48 gradation output voltages are obtained. By further combining the voltages generated by the single-phase inverters 20a, 20b, and 20c, the output voltage (absolute value) of 64 gradations from 0 to 63 is obtained as the sum of the voltages generated by the single-phase inverters 20a, 20b, and 20c. It is done. As a result, the number of gradations of the output voltage is dramatically increased, a smooth output gradation voltage almost similar to a sine wave is obtained, the smoothing output filter 2 can be eliminated or downsized, and the power converter is low. Cost, size and simplification can be achieved.
[0044]
In the above embodiment, three single-phase inverters 20a, 20b, and 20c are connected in series. However, four or more single-phase inverters may be connected in series. The charging voltage ratio in the smaller capacitor is 4 K (K = 0, 1, 2,...)
[0045]
Further, when the load is L load and the current delay phase is set, the following cautions are necessary. Here, description will be made using the single-phase inverter 20c shown in FIG.
For example, when the single-phase inverter 20c outputs -1 among the output gradations of -3 to 3, if it is a resistive load, the input → switch 9sw32 → capacitor V31 (positive output) → switch 9sw38 → diode of the switch 9sw35 → The switch 9sw33 can be operated along the path of output. However, in the case of the current delay phase, if the measures described later (control of the switches 9sw35 and 9sw35) are not performed, the left input → the diode of the switch 9sw33 → the diode of the switch 9sw37 → the capacitor with the switches 9sw32, 9sw38 and 9sw33 turned on The gradation of -3 is erroneously output through the path of V32 (negative output) → diode of switch 9sw38 → capacitor V31 (negative output) → diode of switch 9sw32 → right output.
To prevent this, turn on switch 9sw35 to output −1, left input → diode of switch 9sw33 → switch 9sw35 → diode of switch 9sw38 → capacitor V31 (negative output) → diode of switch 9sw32 → right output If the output operation is performed along the path (1), it is possible to reliably output with a gradation of -1.
Similarly, the switch 9sw35 is turned on when outputting the +1 gradation, and the switch 9sw36 is turned on when outputting the ± 3 gradation. As a result, even when a current delay phase occurs, gradation control can be performed reliably and reliably.
[0046]
When the negative overcurrent does not cause a phase difference as described above, for example, when a resistive load is used, the switches 9sw35 and 9sw36 may be always off, and the on / off of the switches 9sw31 to 9sw38 and the output of the single-phase inverter 20c at that time FIG. 34 shows the relationship between gradations (voltage levels). Further, FIG. 35 shows the relationship between the on / off timing of the switches 9sw31 to 9sw38 by the gate drive signals g31 to g38 and the output voltage waveform of the single-phase inverter 20c. As described above, when the switches 9sw35 and 9sw36 are always used in an off state, the switches 9sw35 and 9sw36 do not need to use active elements such as IGBTs and can use diodes. As a result, an inexpensive circuit configuration can be obtained and the control system can be simplified.
[0047]
Embodiment 11 FIG.
In this embodiment, the ratio of charging voltages in capacitors V11, V21, and V31 having smaller voltages of the single-phase inverters 20a, 20b, and 20c in the above-described tenth embodiment is 1: 7: 7. 2 And That is, the charging voltage ratio of the six capacitors V11, V12, V21, V22, V31, and V32 is 1: 2: 7: 14: 49: 98.
In each single-phase inverter 20a, 20b, 20c, the voltages of two capacitors are combined to output four gradation voltages of 0 to 3, respectively. For example, when the voltage level of the smallest capacitor voltage is 1, The low-order single-phase inverter 20a has four gradations 0, 1, 2, and 3, the intermediate-bit single-phase inverter 20b has four gradations 0, 7, 14, and 21, and the most significant bit single-phase inverter 20c has 0. , 49, 98, and 147, output voltages with four gradations are obtained. The output gradations V1, V2, and V3 of the single-phase inverters 20a, 20b, and 20c are set to −3 to 3, respectively. The output gradations V1, V2, and V3 and the single-phase inverters 20a, 20b, and 20c are connected in series. FIG. 36 shows the relationship with the output gradation of the single phase multiple converter. Note that the voltage levels of the minimum output units of V1, V2, and V3 are 1, 7, and 49, respectively.
In this case, the single-phase inverters 20a, 20b, and 20c may have a polarity opposite to the polarity of the output voltage of the single-phase multiple converter. That is, among the capacitors V11 to V32, there is one that outputs a voltage having a reverse polarity, and in this case, the capacitor is charged by regeneration. As a result, the number of gradations can be further increased to output a voltage (absolute value) of 172 gradations from 0 to 171, and an output voltage waveform that is smoother and closer to a sine wave can be obtained.
[0048]
In the above embodiment, four or more single-phase inverters may be connected in series. In that case, the ratio of the charging voltage in the capacitor having the smaller voltage in each single-phase inverter is 7 K (K = 0, 1, 2,...)
[0049]
In the tenth and eleventh embodiments, each single-phase inverter is provided with two capacitors. For example, for the minimum capacitor voltage in the single-phase inverter, approximately two K Each single-phase inverter may be provided with three or more capacitors of double (K = 0, 1, 2,...) Voltage, and gradation control is performed with a large number of gradations generated by each single-phase inverter. In addition, the output voltage from the single-phase multiple converter can be obtained with a much larger number of gradations.
[0050]
Embodiment 12 FIG.
In the tenth and eleventh embodiments, the two capacitors in each single-phase inverter have a charge voltage ratio of 1: 2, but the two capacitors have the same charge voltage as follows.
As shown in FIG. 39, four switches 9sw31 to 9sw34 constitute a full-bridge inverter unit 21 and includes a power supply 22 including two capacitors V31 and V32 having the same voltage, a changeover switch 9sw37 and a diode 42.
In the single-phase inverter 20c having such a configuration, the voltages of the capacitors V31 and V32 are combined by switching control of the change-over switch 9sw37, and the generated voltage (absolute value) of three tones of 0 to 2 is obtained in the single-phase inverter. .
[0051]
When the single-phase multiple converter is configured by connecting the three single-phase inverters 20a, 20b, 20c of the least significant bit, the intermediate bit, and the most significant bit configured in this way in series, each single-phase inverter 20a, 20b, The ratio of the charging voltage in one capacitor of 20c is 1: 3: 3 2 And That is, the charging voltage ratio of the six capacitors V11, V12, V21, V22, V31, and V32 is 1: 1: 3: 3: 9: 9. In each of the single-phase inverters 20a, 20b, and 20c, since the voltages of two capacitors are combined to output three gradation voltages of 0 to 2, for example, when the voltage level of the smallest capacitor voltage is 1, the maximum The lower bit single-phase inverter 20a has three gradations 0, 1, and 2, the intermediate bit single-phase inverter 20b has three gradations 0, 3, and 6, and the most significant bit single-phase inverter 20c has 0, 9, and 18 gradations. An output voltage of three gradations is obtained.
[0052]
FIG. 38 shows the relationship between the output gradation V1, V2, V3 of each single-phase inverter 20a, 20b, 20c and the output gradation of a single-phase multiple converter in which the single-phase inverters 20a, 20b, 20c are connected in series. . The voltage levels of the minimum output units of V1, V2, and V3 are 1, 3, and 9, respectively. As shown in the figure, by further combining the generated voltages of the single-phase inverters 20a, 20b, and 20c, the output voltage of 27 gradations from 0 to 26 (the sum of the generated voltages of the single-phase inverters 20a, 20b, and 20c) ( Absolute value) is obtained.
In this way, even if the voltages of the two capacitors in each single-phase inverter 20a, 20b, 20c are the same, the number of gradations is reduced compared to the case where they are different, but the number of gradations at the other stages is similarly reduced. Output voltage is obtained. In this case, the configuration of the changeover circuit (the changeover switch 9sw37 and the diode 42) for selectively outputting the voltages of the capacitors V11 to V32 is simplified.
[0053]
In the configuration in which the single-phase inverter 20c is shown in FIG. 37, as described above, when the load is an L load and the current delay phase is set, for example, the single-phase inverter 20c sets -1 among the output gradations of -2 to -2. To output, with the switches 9sw32 and 9sw33 turned on, the left input → the diode of the switch 9sw33 → the diode of the switch 9sw37 → the capacitor V32 (negative output) → the capacitor V31 (negative output) → the diode of the switch 9sw32 → the right output The tone of -2 is erroneously output on the route. For this reason, under the conditions in which such a current delay phase occurs, a switch 9sw35 is used instead of the diode 42 as shown in FIG. In this case, when the switch 9sw35 is turned on and the output operation is performed in the path of the left input → the diode of the switch 9sw33 → the switch 9sw35 → the capacitor V31 (negative output) → the diode of the switch 9sw32 → the right output. Output in key. If the switch 9sw35 is turned on in this way, the diode of the switch 9sw37 is reverse-biased by the charging voltage of the capacitor V31 and therefore does not conduct, and no current flows through the path passing through the capacitor V31.
[0054]
Also in this case, if it is possible to output a voltage having a polarity opposite to that of the output voltage of the single-phase multiple converter from the capacitors V11 to V32, the number of gradations is further increased. In this case, the ratio of the charging voltage in one capacitor of each single-phase inverter 20a, 20b, 20c is 1: 5: 5. 2 As shown, the output gradations V1, V2, and V3 (−2 to 2) of the single-phase inverters 20a, 20b, and 20c and the output level of the single-phase multiple converter in which the single-phase inverters 20a, 20b, and 20c are connected in series. The relationship with the key is shown in FIG. Note that the voltage levels of the minimum output units of V1, V2, and V3 are 1, 5, and 25, respectively. As a result, the number of gradations can be further increased to output 63 gradation voltages (absolute values) from 0 to 62, and an output voltage waveform that is smoother and closer to a sine wave can be obtained.
[0055]
Furthermore, in each of the above-described tenth to twelfth embodiments, each single-phase inverter is provided with two capacitors. However, for example, as shown in FIG. K Each of the single-phase inverters 30 may be provided with three or more capacitors V31 to V3n of double (K = 0, 1, 2,...) Voltage. The number of gradations can be controlled, and the output voltage from the single-phase multiple converter can be obtained with a much larger number of gradations.
[0056]
Embodiment 13 FIG.
In the tenth and eleventh embodiments, four single gradations of 0 to 3 outputs can be obtained with one single-phase inverter, and when three single-phase inverters 20a, 20b, and 20c are connected in series, a large number of output gradations can be obtained. Or got. In such a circuit configuration capable of outputting the number of gradations in multiple stages, when the number of gradations that can be output is smaller and sufficient, control is performed such that switching at the single-phase inverter 20a of the least significant bit is thinned out. For example, the output gradation of the single-phase inverter 20a of the least significant bit shown in FIG. 36 is set to only −3, −1, 0, 1, 3 among −3 to 3. As a result, the output voltage (absolute value) of the single-phase multiple converter is reduced to 123 gradations, but the switching frequency of the switching elements constituting the single-phase inverter 20a of the least significant bit can be reduced, so that the switching loss is reduced. Can do.
[0057]
Embodiment 14 FIG.
Next, the configuration of the single-phase inverter in the single-phase multiple converter according to the fourteenth embodiment is shown.
As shown in FIG. 42, discharge circuits 27a and 27b including resistors 26a and 26b and switches 9sw40 and 9sw39 are arranged in parallel with the capacitors V31 and V32 to which the switches 9sw38 and 9sw37 are connected in series. , V32 is discharged when overcharged.
Depending on the load, large energy may be returned from the load side to the single-phase inverter 25 during regeneration, and the capacitors V31 and V32 in the single-phase inverter 25 are charged by the regenerative current. In the initial stage of the regenerative operation, for example, the left input → the diode of the switch 9sw33 → the diode of the switch 9sw37 → the capacitor V32 → the diode of the switch 9sw38 → the capacitor V31 → the diode of the switch 9sw32 → the right output Capacitors V31 and V32 are charged.
[0058]
When it is detected that the capacitor V32 exceeds a predetermined voltage, the switch 9sw37 is turned on to reverse-bias the diode of the switch 9sw37, and the switch 9sw39 is turned on so that the regenerative current passes through the resistor 26b. Thereby, extra regenerative energy can be consumed by the resistor 26b. Similarly, when it is detected that the capacitor V31 exceeds a predetermined voltage, the switch 9sw38 is turned on to reverse-bias the diode of the switch 9sw38 and the switch 9sw40 is turned on so that the regenerative current passes through the resistor 26a. Regenerative energy can be consumed by the resistor 26a.
Thereby, the reliability of the capacitors V31 and V32 is improved, and the reliability of output voltage control by gradation control is further improved.
[0059]
Embodiment 15 FIG.
Next, the configuration of the power converter according to the fifteenth embodiment will be described with reference to FIG.
In the tenth embodiment, a single-phase multiple converter is configured by connecting a plurality of AC sides of a single-phase inverter that includes a plurality of (two) capacitors and controls gradation of generated voltage in series. A single-phase inverter connected to the opposite end may be constituted by a three-level inverter 40. The three-level inverter enables three-level voltage output using two capacitors of the same voltage, and is widely used. An output voltage can be obtained by multi-step gradation control with an inexpensive device configuration. It is done.
In addition, in a power converter in which two single-phase inverters are connected in series to form a single-phase multiple converter and the single-phase multiple converter is star-connected to three phases, a single-phase multiple converter is connected to each phase on the star connection point side. Instead of the phase inverter, as shown in FIG. 43, a multiphase three-level inverter 40 sharing the capacitor 41 is provided. By configuring the three-phase power converter in this way, it is possible to obtain a three-phase power converter capable of multi-stage gradation control of the output voltage with an inexpensive apparatus configuration. As a result, the output filter for smoothing can be eliminated or downsized, and the three-phase power converter can be reduced in cost, downsized, and simplified.
In FIG. 43, one single-phase inverter 20 is connected to each phase output side of the three-level inverter 40, but two or more single-phase inverters 20 connected in series are connected to each phase output side of the three-level inverter 40. They may be connected, and the number of gradations is further increased, and a smoother output voltage waveform can be obtained.
[0060]
【The invention's effect】
As described above, the power conversion device according to the present invention is a power conversion device that outputs electric power to a connected load by multiphase alternating current, and includes a plurality of phase power paths that constitute each phase of the polyphase alternating current. A plurality of single-phase inverters connected in series to each of the plurality of phase power paths, a plurality of phase power storage units respectively connected to the DC sides of the plurality of single-phase inverters, Control each of the plurality of phases by controlling a multiphase inverter connected to each phase power path, a DC power source connected to a DC side of the multiphase inverter, the plurality of single phase inverters and the multiphase inverter. And a control circuit for outputting power to the load via a power path, and the plurality of single-phase inverters store power stored in the respective phase power storage means based on control of the control circuit Before being connected It is possible to output to each phase power path, or to store power input via each connected phase power path in each connected phase power storage means, the multi-phase inverter, Based on the control of the control circuit, it is possible to output the power of the DC power supply to each phase power path, the control circuit, Power is stored in each phase power storage means, and power is output from each phase power storage means, Since the plurality of single-phase inverters and the multi-phase inverter are controlled so that the output voltage in each of the plurality of phase power paths has a waveform of a predetermined AC voltage, power is supplied to each phase power storage unit. It becomes possible to simplify the structure which accumulate | stores.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a power converter according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a three-phase converter unit according to Embodiment 1 of the present invention.
FIG. 3 is a configuration diagram of a three-phase inverter unit according to the first embodiment of the present invention.
FIG. 4 is a logic table showing the relationship between output logic and output gradation level of each single-phase inverter according to Embodiment 1 of the present invention;
FIG. 5 is an output waveform from each single-phase inverter and single-phase multiple converter according to Embodiment 1 of the present invention;
FIG. 6 is a configuration diagram of a power converter according to a second embodiment of the present invention.
FIG. 7 is a diagram for explaining details and operation of a single-phase inverter according to Embodiment 2 of the present invention;
FIG. 8 is an output waveform from each single-phase inverter and single-phase multiple converter according to Embodiment 2 of the present invention;
FIG. 9 is a configuration diagram of a transformer according to a third embodiment of the present invention.
FIG. 10 is a configuration diagram of a power converter according to a fourth embodiment of the present invention.
FIG. 11 is a configuration diagram of a power converter according to a fifth embodiment of the present invention.
FIG. 12 is a configuration diagram of a power converter according to another example of the fifth embodiment of the present invention.
FIG. 13 is a configuration diagram of a power converter according to another example of the fifth embodiment of the present invention.
FIG. 14 is a configuration diagram of a single-phase multiple converter according to Embodiment 6 of the present invention.
FIG. 15 is a configuration diagram of a single-phase multiple converter according to another example of the sixth embodiment of the present invention.
FIG. 16 is a configuration diagram of a single-phase multiple converter according to another example of the sixth embodiment of the present invention.
FIG. 17 is a configuration diagram of a single-phase multiple converter according to another example of the sixth embodiment of the present invention.
FIG. 18 is a configuration diagram of a power converter according to the first embodiment as a comparative example of the seventh embodiment of the present invention.
FIG. 19 is a configuration diagram of a power converter according to a seventh embodiment of the present invention.
FIG. 20 is a detailed configuration diagram of a power converter according to a seventh embodiment of the present invention.
FIG. 21 is a configuration diagram of a power converter according to an eighth embodiment of the present invention.
FIG. 22 is a detailed configuration diagram of a power converter according to an eighth embodiment of the present invention.
FIG. 23 is a detailed configuration diagram of another example of the power converter according to the eighth embodiment of the present invention.
FIG. 24 is a configuration diagram of a power converter according to a ninth embodiment of the present invention.
FIG. 25 is a configuration diagram of a single-phase inverter according to a ninth embodiment of the present invention.
FIG. 26 is a diagram for explaining the operation of a power converter according to a ninth embodiment of the present invention.
FIG. 27 is a configuration diagram of a power converter according to another example of the ninth embodiment of the present invention.
FIG. 28 is a configuration diagram of a power converter according to another example of the ninth embodiment of the present invention.
FIG. 29 is a configuration diagram of a power converter according to another example of the ninth embodiment of the present invention.
FIG. 30 is a configuration diagram of a single-phase inverter according to a tenth embodiment of the present invention.
FIG. 31 is a block diagram of a single-phase multiple converter according to Embodiment 10 of the present invention.
FIG. 32 shows the relationship between the switching operation of each single-phase inverter and the output gradation level according to the tenth embodiment of the present invention.
FIG. 33 shows switching timing and output voltage waveform of each single-phase inverter according to Embodiment 10 of the present invention.
FIG. 34 is a diagram showing a relationship between a switching operation and an output gradation level of each single-phase inverter according to another example of the tenth embodiment of the present invention.
FIG. 35 is a diagram showing switching timing and output voltage waveform of each single-phase inverter according to another example of the tenth embodiment of the present invention.
FIG. 36 shows the relationship between the output gradation of each single-phase inverter and the output gradation of the single-phase multiple converter according to Embodiment 11 of the present invention;
FIG. 37 is a configuration diagram of a single-phase inverter according to a twelfth embodiment of the present invention.
FIG. 38 is a diagram showing the relationship between the output gradation of each single-phase inverter and the output gradation of a single-phase multiple converter according to Embodiment 12 of the present invention;
FIG. 39 is a configuration diagram of a single-phase inverter according to another example of the twelfth embodiment of the present invention.
FIG. 40 is a diagram showing a relationship between an output gradation of each single-phase inverter and an output gradation of a single-phase multiple converter according to another example of the twelfth embodiment of the present invention.
FIG. 41 is a configuration diagram of a single-phase inverter according to another example of the twelfth embodiment of the present invention.
FIG. 42 is a configuration diagram of a single-phase inverter according to a fourteenth embodiment of the present invention.
FIG. 43 is a configuration diagram of a three-phase power converter according to a fifteenth embodiment of the present invention.
FIG. 44 is a diagram illustrating a problem of a conventional three-phase inverter device.
[Explanation of symbols]
3a, 3b, 3c, 3d single-phase inverter (including a three-phase converter),
4 3-phase load, 5, 5c transformer, 6a, 6b, 6c 3-phase converter section,
8 output filter, 9 IGBT as semiconductor switching element,
10 GCT as a semiconductor switching element,
11, 11c 3-phase inverter, 12 3-phase multi-level inverter,
13a, 20, 20a, 20b, 20c, 25, 30 single-phase inverter,
21 Inverter part, 22 Power supply, 26a, 26b Resistance,
27a, 27b discharge circuit, 40 3-level inverter,
41, V11, V12, V21, V22, V31 to V3n capacitors,
9SW15 to 9SW18, 9SW25 to 9SW28, 9SW35 to 9SW38 selector switch,
9SW39, 9SW40 switch.

Claims (14)

接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、
前記制御回路は、
前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧となるように、前記複数の単相インバータと前記多相インバータとを制御すること
を特徴とする電力変換装置。A power conversion device that outputs power to a connected load by polyphase alternating current,
A plurality of respective phase power paths constituting each phase of the polyphase alternating current;
A plurality of single-phase inverters connected in series to each of the plurality of phase power paths,
A plurality of phase power storage means respectively connected to the DC side of the plurality of single-phase inverters;
A multiphase inverter connected to each of the plurality of phase power paths;
A DC power source connected to the DC side of the multi-phase inverter;
A control circuit that controls the plurality of single-phase inverters and the multi-phase inverter and outputs power to the load via each of the plurality of phase power paths;
The plurality of single-phase inverters are:
Based on the control of the control circuit, the power stored in the connected phase power storage means is output to the connected phase power paths, or via the connected phase power paths. It is possible to store the input power in each connected phase power storage means,
The multi-phase inverter is
Based on the control of the control circuit, it is possible to output the power of the DC power supply to each phase power path,
The control circuit includes:
The plurality of powers are stored in each phase power storage unit, and the power is output from each phase power storage unit, so that the output voltage in each of the plurality of phase power paths is a predetermined AC voltage. A power conversion device that controls the single-phase inverter and the multi-phase inverter. 前記制御回路は、
前記各相電力蓄積手段に蓄積される電力と、前記各相電力蓄積手段から出力される電力とが所定期間において等しくなるように制御すること
を特徴とする請求項１に記載の電力変換装置。The control circuit includes:
2. The power conversion device according to claim 1, wherein the electric power stored in each phase power storage unit and the power output from each phase power storage unit are controlled to be equal in a predetermined period. 前記制御回路は、
前記各相電力蓄積手段に電力が蓄積される期間と、前記各相電力蓄積手段から電力が出力される期間とが時間的に等しくなるように制御すること
を特徴とする請求項１または２に記載の電力変換装置。The control circuit includes:
3. The control according to claim 1, wherein a period in which power is stored in each phase power storage unit and a period in which power is output from each phase power storage unit are controlled to be equal in time. The power converter described. 前記制御回路は、
前記各相電力蓄積手段に電力が蓄積される期間と、前記各相電力蓄積手段から電力が出力される期間とを前記交流の周期に基づいて設定すること
を特徴とする請求項１から３のいずれか１項に記載の電力変換装置。The control circuit includes:
4. The period in which power is stored in each phase power storage unit and the period in which power is output from each phase power storage unit are set based on the AC cycle. The power converter of any one of Claims. 前記制御回路は、
いずれか一方の期間と他方の期間とを所定周期毎に入れ替えるように制御すること
を特徴とする請求項３または４に記載の電力変換装置。The control circuit includes:
5. The power conversion device according to claim 3, wherein one of the periods and the other period are controlled so as to be switched at predetermined intervals. 6. 前記制御回路は、
前記各相電力蓄積手段の検出電圧に基づいて、前記各相電力蓄積手段に電力を蓄積し、または前記各相電力蓄積手段から電力を出力するよう制御すること
を特徴とする請求項１から５のいずれか１項に記載の電力変換装置。The control circuit includes:
6. Control is performed so that power is stored in each phase power storage means or power is output from each phase power storage means based on a detection voltage of each phase power storage means. The power converter device according to any one of the above. 前記直流電源は多相電力蓄積手段を含んで構成され、
前記多相電力蓄積手段に蓄積される電力の電圧は、前記各相電力蓄積手段に蓄積される電力の電圧よりも大きいこと
を特徴とする請求項１から６のいずれか１項に記載の電力変換装置。The DC power source is configured to include multiphase power storage means,
7. The power according to claim 1, wherein a voltage of power stored in the multiphase power storage unit is larger than a voltage of power stored in the phase power storage unit. Conversion device. 前記多相インバータが出力する電力の電圧は、絶対値が等しい正極、または負極の電圧であること
を特徴とする請求項１から７のいずれか１項に記載の電力変換装置。8. The power conversion device according to claim 1, wherein the voltage of the power output from the multiphase inverter is a positive or negative voltage having the same absolute value. 9. 前記絶対値は一つであること
を特徴とする請求項８に記載の電力変換装置。The power converter according to claim 8, wherein the absolute value is one. 前記絶対値は複数個であること
を特徴とする請求項８に記載の電力変換装置。The power converter according to claim 8, wherein the absolute value is plural. 前記単相インバータは、
スイッチング素子をフルブリッジに構成した回路を備えること
を特徴とする請求項１から１０のいずれか１項に記載の電力変換装置。The single-phase inverter is
The power converter according to any one of claims 1 to 10, further comprising a circuit in which the switching element is configured as a full bridge. 前記スイッチング素子は半導体素子であること
を特徴とする請求項１１に記載の電力変換装置。The power conversion device according to claim 11, wherein the switching element is a semiconductor element. 接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を正の極性の電圧、または負の極性の電圧として接続される前記各相電力経路に出力することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を正の極性の電圧、または負の極性の電圧として前記各相電力経路に出力することを可能とし、
前記制御回路は、
前記単相インバータから出力される電力の電圧の極性と、前記単相インバータが接続される前記各相電力経路における出力電圧の極性とが異なることを可能とし、かつ、
前記複数の各相電力経路における出力電圧が、所定の交流電圧となるように、前記複数の単相インバータと前記多相インバータとを制御すること
を特徴とする電力変換装置。A power conversion device that outputs power to a connected load by polyphase alternating current,
A plurality of respective phase power paths constituting each phase of the polyphase alternating current;
A plurality of single-phase inverters connected in series to each of the plurality of phase power paths,
A plurality of phase power storage means respectively connected to the DC side of the plurality of single-phase inverters;
A multiphase inverter connected to each of the plurality of phase power paths;
A DC power source connected to the DC side of the multi-phase inverter;
A control circuit that controls the plurality of single-phase inverters and the multi-phase inverter and outputs power to the load via each of the plurality of phase power paths;
The plurality of single-phase inverters are:
Based on the control of the control circuit, the power stored in the connected phase power storage means is output to the connected phase power path as a positive polarity voltage or a negative polarity voltage. Made possible
The multi-phase inverter is
Based on the control of the control circuit, it is possible to output the power of the DC power supply to each phase power path as a positive polarity voltage, or a negative polarity voltage,
The control circuit includes:
The polarity of the voltage of the power output from the single-phase inverter can be different from the polarity of the output voltage in each phase power path to which the single-phase inverter is connected, and
The power conversion device, wherein the plurality of single-phase inverters and the multi-phase inverter are controlled so that output voltages in the plurality of phase power paths become a predetermined AC voltage. 前記制御回路は、
前記複数の各相電力経路における出力電圧が所定の交流電圧となるように、前記単相インバータから電力が出力される期間と、前記多相インバータから電力が出力される期間と、前記単相インバータと多相インバータとから電力が出力される期間と、前記多相インバータから電力が出力され前記単相インバータの直流側に接続される各相電力蓄積手段に電力が蓄積される期間とが存在するように制御すること
を特徴とする請求項１または１３に記載の電力変換装置。The control circuit includes:
A period in which power is output from the single-phase inverter, a period in which power is output from the multi-phase inverter, and the single-phase inverter so that an output voltage in each of the plurality of phase power paths is a predetermined AC voltage And a period in which power is output from the multiphase inverter, and a period in which power is output from the multiphase inverter and power is stored in each phase power storage means connected to the DC side of the single phase inverter. The power conversion device according to claim 1, wherein the power conversion device is controlled as follows.
JP2002284619A 2002-04-05 2002-09-30 Power converter Expired - Fee Related JP4029709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002284619A JP4029709B2 (en) 2002-04-05 2002-09-30 Power converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002103261 2002-04-05
JP2002284619A JP4029709B2 (en) 2002-04-05 2002-09-30 Power converter

Publications (3)

Publication Number Publication Date
JP2004007941A JP2004007941A (en) 2004-01-08
JP2004007941A5 JP2004007941A5 (en) 2007-01-18
JP4029709B2 true JP4029709B2 (en) 2008-01-09

Family

ID=30446667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002284619A Expired - Fee Related JP4029709B2 (en) 2002-04-05 2002-09-30 Power converter

Country Status (1)

Country Link
JP (1) JP4029709B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999339A (en) * 2011-12-15 2014-08-20 西门子公司 Converter in delta configuration

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4490309B2 (en) * 2005-02-25 2010-06-23 三菱電機株式会社 Power converter
JP4490308B2 (en) * 2005-02-25 2010-06-23 三菱電機株式会社 Power converter
WO2006090672A1 (en) 2005-02-25 2006-08-31 Mitsubishi Denki Kabushiki Kaisha Power converter
JP4468840B2 (en) * 2005-02-25 2010-05-26 三菱電機株式会社 Power converter
JP4641500B2 (en) * 2006-01-25 2011-03-02 三菱電機株式会社 Power converter
US7825540B2 (en) 2006-03-27 2010-11-02 Mitsubishi Electric Corporation Power conversion device
WO2007129456A1 (en) 2006-04-25 2007-11-15 Mitsubishi Electric Corporation Power converter
JP2008104253A (en) * 2006-10-17 2008-05-01 Yaskawa Electric Corp Power conversion device
ES2674362T3 (en) * 2007-02-22 2018-06-29 Mitsubishi Electric Corporation Three-phase power converter device
JP4898899B2 (en) * 2007-02-22 2012-03-21 三菱電機株式会社 Power converter
JP5260957B2 (en) * 2007-12-28 2013-08-14 三菱電機株式会社 Power converter
JP5266775B2 (en) * 2008-01-31 2013-08-21 富士電機株式会社 Power converter
JP4911733B2 (en) * 2009-03-13 2012-04-04 オムロン株式会社 Power converter, power conditioner, and power generation system
JP2011200099A (en) * 2009-08-31 2011-10-06 Sanyo Electric Co Ltd Inverter and power converter mounted with the same
JP4878645B2 (en) * 2010-01-29 2012-02-15 三菱電機株式会社 Power converter
JP5450157B2 (en) * 2010-02-25 2014-03-26 株式会社日立製作所 Power converter
JP5477237B2 (en) * 2010-09-13 2014-04-23 オムロン株式会社 Inverter
JP5375781B2 (en) 2010-09-13 2013-12-25 オムロン株式会社 Inverter
JPWO2012121207A1 (en) * 2011-03-04 2014-07-17 国立大学法人徳島大学 Waveform compensation method and waveform compensation circuit
JP2014171271A (en) * 2011-06-30 2014-09-18 Sanyo Electric Co Ltd Inverter and power conversion device mounted with the same
JP5645209B2 (en) * 2011-10-14 2014-12-24 三菱電機株式会社 Power converter
DE102012200577A1 (en) * 2012-01-17 2013-07-18 Robert Bosch Gmbh Motor vehicle, battery and method for controlling a battery
WO2013128485A1 (en) * 2012-02-29 2013-09-06 株式会社 日立製作所 Power supply device
JP5624577B2 (en) * 2012-03-16 2014-11-12 株式会社東芝 Power converter for vehicle
JP5408327B2 (en) * 2012-11-02 2014-02-05 富士電機株式会社 Power converter
JP5872494B2 (en) * 2013-01-24 2016-03-01 株式会社東芝 Power converter for vehicle
WO2015005471A1 (en) * 2013-07-12 2015-01-15 日本電気株式会社 Power conversion device, power storage system, and power conversion method
JP2015233394A (en) 2014-06-10 2015-12-24 株式会社東芝 Vehicle power conversion apparatus
JP2017022882A (en) * 2015-07-10 2017-01-26 東洋電機製造株式会社 Power conversion device
JP6598749B2 (en) * 2016-09-01 2019-10-30 東芝三菱電機産業システム株式会社 Power converter and initial charging method thereof
JP6867816B2 (en) * 2017-01-26 2021-05-12 東芝産業機器システム株式会社 Converter
WO2019081503A1 (en) * 2017-10-27 2019-05-02 Abb Schweiz Ag Control of delta-connected converter
JP7168189B2 (en) * 2018-03-29 2022-11-09 国立大学法人東北大学 Power converters, power generation systems, load systems and power transmission and distribution systems
US11804788B2 (en) 2019-06-25 2023-10-31 Mitsubishi Electric Corporation Power converter
JP7329719B1 (en) * 2022-08-02 2023-08-18 三菱電機株式会社 power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999339A (en) * 2011-12-15 2014-08-20 西门子公司 Converter in delta configuration
CN103999339B (en) * 2011-12-15 2016-11-09 西门子公司 Current transformer and operation method according to triangular arrangement

Also Published As

Publication number Publication date
JP2004007941A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP4029709B2 (en) Power converter
US6005788A (en) Hybrid topology for multilevel power conversion
US9325252B2 (en) Multilevel converter systems and sinusoidal pulse width modulation methods
JP5803683B2 (en) Multi-level power conversion circuit
US5841645A (en) Multi-level inverter with low loss snubbing circuits
JP4759673B2 (en) Multi-level converter and control method thereof
JP5417641B2 (en) Power converter
US5621634A (en) Power converter
KR100970566B1 (en) H-bridge type multi-level converter with power regeneration capability
US20080238200A1 (en) Power Converter and Control Method For a Power Converter
WO2019098999A1 (en) Pulse width modulation control for a multilevel converter
US20180091058A1 (en) Multiphase multilevel power converter, control apparatus and methods to control harmonics during bypass operation
JP4096502B2 (en) Multiple power converter control device
JP2004064830A (en) Power converter
JP2013172530A (en) Power conversion device
JP2013055753A (en) Multilevel power converter
JP3903429B2 (en) Power converter
JP2018182841A (en) Multilevel power conversion circuit
JP7168189B2 (en) Power converters, power generation systems, load systems and power transmission and distribution systems
JPH07111784A (en) Power conversion system
JP2000139085A (en) Power-converting device
JP3909685B2 (en) Multi-level PWM inverter control device
JPH04334977A (en) Power converter
JP2013258863A (en) Multilevel power converter
Darijevic et al. Performance comparison of two four-level five-phase open-end winding drives

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees