JP2014171271A - Inverter and power conversion device mounted with the same - Google Patents

Inverter and power conversion device mounted with the same Download PDF

Info

Publication number
JP2014171271A
JP2014171271A JP2011146834A JP2011146834A JP2014171271A JP 2014171271 A JP2014171271 A JP 2014171271A JP 2011146834 A JP2011146834 A JP 2011146834A JP 2011146834 A JP2011146834 A JP 2011146834A JP 2014171271 A JP2014171271 A JP 2014171271A
Authority
JP
Japan
Prior art keywords
voltage
switch
power supply
power
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011146834A
Other languages
Japanese (ja)
Inventor
Keisuke Watanabe
敬輔 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011146834A priority Critical patent/JP2014171271A/en
Priority to PCT/JP2012/003955 priority patent/WO2013001740A1/en
Publication of JP2014171271A publication Critical patent/JP2014171271A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inverter that implements improved power conversion efficiency.SOLUTION: An inverter 200 converts DC power from a plurality of DC power supplies V1, V2, V3 of different voltages to AC power. The inverter 200 includes a control section 20. The control section 20 generates a pseudo sinusoidal wave by using a supply voltage E1 from the first DC power supply V1, a supply voltage E2 from the second DC power supply V2, a supply voltage E3 from the third DC power supply V3, a potential difference (E1-E2) between the supply voltage E1 and the supply voltage E2, a potential difference (E1-E3) between the supply voltage E1 and the supply voltage E3, and a potential difference (E2-E3) between the supply voltage E2 and the supply voltage E3. As for a switch which among a plurality of switches should be on continuously prior to and subsequently to a gradation level change, the control section 20 makes the time when the switch should be off zero at the gradation level change.

Description

本発明は、直流電力を交流電力に変換するインバータ、およびそれを搭載した電力変換装置に関する。   The present invention relates to an inverter that converts direct-current power into alternating-current power, and a power conversion device equipped with the inverter.

近年、太陽光発電システムが急速に普及している。太陽光発電システムでは、太陽電池モジュールで発電された電力を、効率よく利用するためのパワーコンディショナを設置する必要がある。パワーコンディショナには、直流電力を交流電力に変換するためのインバータが搭載される。太陽光発電システムでより多くの電力を得るには、太陽電池セルでのエネルギー変換効率の向上と、パワーコンディショナでの電力変換効率の向上が重要である。パワーコンディショナを系統につなぐためには、高調波及び、電力損失の少ないインバータが求められる。   In recent years, solar power generation systems are rapidly spreading. In the solar power generation system, it is necessary to install a power conditioner for efficiently using the power generated by the solar cell module. The power conditioner is equipped with an inverter for converting DC power into AC power. In order to obtain more power in the solar power generation system, it is important to improve the energy conversion efficiency in the solar battery cell and the power conversion efficiency in the power conditioner. In order to connect the power conditioner to the system, an inverter with less harmonics and power loss is required.

インバータには、多くの場合、電源電圧と接地電位との間でスイッチを直列接続した回路が含まれる。このような回路では、直列に接続されたスイッチが同時にオンとなると貫通電流が流れる危険性がある。したがって、直列に接続されたスイッチのオンオフを制御する際には、すべてのスイッチがオフとなる期間を設けるのが一般的である（たとえば特許文献１参照）。   The inverter often includes a circuit in which switches are connected in series between a power supply voltage and a ground potential. In such a circuit, there is a risk that a through current flows if the switches connected in series are simultaneously turned on. Therefore, when controlling on / off of switches connected in series, it is common to provide a period during which all switches are off (see, for example, Patent Document 1).

特開２０１１−４５５７号公報JP 2011-4557 A

本発明はこうした状況に鑑みてなされたものであり、その目的は、スイッチング損失をさらに低減することによりインバータの電力変換効率を向上させる技術を提供することにある。   This invention is made | formed in view of such a condition, The objective is to provide the technique which improves the power conversion efficiency of an inverter by further reducing switching loss.

上記課題を解決するために、本発明のインバータは、擬似正弦波を発生させるための階調制御型のインバータであって、電圧の階調を形成するために設けられている複数のスイッチのうち、隣り合う階調電圧形成時に通電状態とすべきスイッチに対して、当該階調電圧間においてそのスイッチを連続して通電状態とする制御部を備える。   In order to solve the above problems, an inverter according to the present invention is a gradation control type inverter for generating a pseudo sine wave, and a plurality of switches provided for forming a gradation of voltage. For a switch that is to be energized when adjacent grayscale voltages are formed, a control unit is provided that continuously energizes the switch between the grayscale voltages.

本発明によれば、貫通電流の発生を回避しつつインバータの電力変換効率を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the power conversion efficiency of an inverter can be improved, avoiding generation | occurrence | production of a through current.

本発明の実施の形態１に係るインバータの回路構成を示す図である。It is a figure which shows the circuit structure of the inverter which concerns on Embodiment 1 of this invention. 実施の形態１のインバータの実装回路を示す図である。FIG. 3 is a diagram illustrating a mounting circuit of the inverter according to the first embodiment. 図２に示すインバータにより十三種類の階調レベルを生成する際のスイッチのオンオフ状態を示す図である。It is a figure which shows the ON / OFF state of the switch at the time of producing | generating 13 types of gradation levels by the inverter shown in FIG. 階調レベルを切り替える際のスイッチ動作を説明する説明図である。It is explanatory drawing explaining the switch operation | movement at the time of switching a gradation level. 図２に示すインバータにより、階調レベルを０から６まで変化させて交流出力の位相０からπ／２までの擬似正弦波を生成する際のスイッチのオンオフ状態と、生成される擬似正弦波を示す図である。The inverter shown in FIG. 2 changes the gradation level from 0 to 6 to generate a pseudo sine wave of AC output phase 0 to π / 2, and the generated pseudo sine wave. FIG. 本発明の実施の形態２に係るインバータを搭載したパワーコンディショナを含む太陽光発電システムのシステム構成図である。It is a system block diagram of the solar energy power generation system containing the power conditioner carrying the inverter which concerns on Embodiment 2 of this invention. 本発明の実施の形態３のインバータへの電圧供給に適した電源システムを説明するための図である。It is a figure for demonstrating the power supply system suitable for the voltage supply to the inverter of Embodiment 3 of this invention. 実施の形態３のインバータにより生成された擬似正弦波を示す図である。6 is a diagram illustrating a pseudo sine wave generated by an inverter according to Embodiment 3. FIG. 第３電源装置の基本回路構成を示す図である。It is a figure which shows the basic circuit structure of a 3rd power supply device. 第３電源装置の具体的な回路構成例を示す図である。It is a figure which shows the specific circuit structural example of a 3rd power supply device. 図９に示した第３電源装置の回路構成と比較すべき回路構成を示す図である。It is a figure which shows the circuit structure which should be compared with the circuit structure of the 3rd power supply device shown in FIG.

（実施の形態１）
図１は、本発明の実施の形態に係るインバータ２００の回路構成を示す。ここでは説明の便宜上、直流電源部１００および負荷３００も描いているが、それらはインバータ２００の構成要素には含まれない。インバータ２００は、直流電源部１００に含まれる複数の直流電源からの直流電力を交流電力に変換する。直流電源部１００は、それぞれ電源電圧の異なる第１の直流電源Ｖ１、第２の直流電源Ｖ２および第３の直流電源Ｖ３とを含む。インバータ２００は、第１のＨブリッジ回路１０００、第２のＨブリッジ回路１００２、第３のＨブリッジ回路１００４および制御部２０を備える。制御部２０は、それぞれの直流電源からの電源電圧と、２つの電源電圧の差分電圧（以下、「電位差」ともよぶ）を用いて、擬似正弦波を発生させる。 (Embodiment 1)
FIG. 1 shows a circuit configuration of an inverter 200 according to an embodiment of the present invention. Here, for convenience of explanation, the DC power supply unit 100 and the load 300 are also drawn, but they are not included in the components of the inverter 200. Inverter 200 converts DC power from a plurality of DC power supplies included in DC power supply unit 100 into AC power. DC power supply unit 100 includes a first DC power supply V1, a second DC power supply V2, and a third DC power supply V3, each having a different power supply voltage. The inverter 200 includes a first H bridge circuit 1000, a second H bridge circuit 1002, a third H bridge circuit 1004, and a control unit 20. The control unit 20 generates a pseudo sine wave by using a power supply voltage from each DC power supply and a differential voltage between the two power supply voltages (hereinafter also referred to as “potential difference”).

複数のＨブリッジ回路は、それぞれ電圧が異なる複数の直流電源ごとに設けられ、当該複数の直流電源のそれぞれから負荷３００に順方向電圧および逆方向電圧を供給する。制御部２０は、複数のＨブリッジ回路を制御することにより擬似正弦波を発生させる。   The plurality of H bridge circuits are provided for each of a plurality of DC power supplies having different voltages, and supply a forward voltage and a reverse voltage to the load 300 from each of the plurality of DC power supplies. The control unit 20 generates a pseudo sine wave by controlling a plurality of H bridge circuits.

本実施の形態では、三種類の直流電源（第１の直流電源Ｖ１、第２の直流電源Ｖ２、第３の直流電源Ｖ３）が設けられるため、インバータ２００には、三つのＨブリッジ回路が設けられる。なお、第１の直流電源Ｖ１の電源電圧Ｅ１＞第２の直流電源Ｖ２の電源電圧Ｅ２＞第３の直流電源Ｖ３の電源電圧Ｅ３とする。   In this embodiment, since three types of DC power supplies (first DC power supply V1, second DC power supply V2, and third DC power supply V3) are provided, the inverter 200 is provided with three H bridge circuits. It is done. The power supply voltage E1 of the first DC power supply V1> the power supply voltage E2 of the second DC power supply V2> the power supply voltage E3 of the third DC power supply V3.

第１のＨブリッジ回路１０００は、第１の直流電源Ｖ１から負荷３００に順方向電圧および逆方向電圧を供給する回路で、第１−１スイッチＳ１１、第１−２スイッチＳ１２、第１共通スイッチＳ３および第２共通スイッチＳ４を備える。第１−１スイッチＳ１１および第１−２スイッチＳ１２は、第１の直流電源Ｖ１の高電位側と負荷３００との間に並列に設けられる。第１共通スイッチＳ３および第２共通スイッチＳ４は、第１の直流電源Ｖ１の低電位側と負荷３００との間に並列に設けられる。   The first H-bridge circuit 1000 is a circuit that supplies a forward voltage and a reverse voltage from the first DC power supply V1 to the load 300. The first H-switch circuit S1-1, the 1-2 switch S12, and the first common switch S3 and a second common switch S4 are provided. The 1-1 switch S11 and the 1-2 switch S12 are provided in parallel between the high potential side of the first DC power supply V1 and the load 300. The first common switch S3 and the second common switch S4 are provided in parallel between the low potential side of the first DC power supply V1 and the load 300.

より具体的には、第１−１スイッチＳ１１は、第１の直流電源Ｖ１の高電位側端子と負荷３００の高電位側端子とを結ぶ経路に挿入され、第１−２スイッチＳ１２は、第１の直流電源Ｖ１の高電位側端子と負荷３００の低電位側端子とを結ぶ経路に挿入される。第１共通スイッチＳ３は、第１の直流電源Ｖ１の低電位側端子と負荷３００の高電位側端子とを結ぶ経路に挿入され、第２共通スイッチＳ４は、第１の直流電源Ｖ１の低電位側端子と負荷３００の低電位側端子とを結ぶ経路に挿入される。   More specifically, the 1-1 switch S11 is inserted in a path connecting the high potential side terminal of the first DC power supply V1 and the high potential side terminal of the load 300, and the 1-2 switch S12 is 1 is inserted into a path connecting the high potential side terminal of the DC power supply V1 and the low potential side terminal of the load 300. The first common switch S3 is inserted in a path connecting the low potential side terminal of the first DC power source V1 and the high potential side terminal of the load 300, and the second common switch S4 is a low potential of the first DC power source V1. It is inserted into a path connecting the side terminal and the low potential side terminal of the load 300.

第１のＨブリッジ回路１０００は、第１の直流電源Ｖ１から負荷３００に順方向電圧を印加する場合、制御部２０により第１−１スイッチＳ１１および第２共通スイッチＳ４がオンに、第１−２スイッチＳ１２および第１共通スイッチＳ３がオフに制御される。一方、第１の直流電源Ｖ１から負荷３００に逆方向電圧を印加する場合、第１−１スイッチＳ１１および第２共通スイッチＳ４がオフに、第１−２スイッチＳ１２および第１共通スイッチＳ３がオンに制御される。   When the first H bridge circuit 1000 applies a forward voltage from the first DC power source V1 to the load 300, the control unit 20 turns on the first switch S11 and the second common switch S4, The two switches S12 and the first common switch S3 are controlled to be off. On the other hand, when a reverse voltage is applied from the first DC power source V1 to the load 300, the 1-1 switch S11 and the second common switch S4 are turned off, and the 1-2 switch S12 and the first common switch S3 are turned on. Controlled.

第２のＨブリッジ回路１００２は、第２の直流電源Ｖ２から負荷３００に順方向電圧および逆方向電圧を供給するための回路であり、第２−１スイッチＳ２１、第２−２スイッチＳ２２、第１共通スイッチＳ３および第２共通スイッチＳ４を備える。第２−１スイッチＳ２１および第２−２スイッチＳ２２は、第２の直流電源Ｖ２の高電位側と負荷３００との間に並列に設けられる。第１共通スイッチＳ３および第２共通スイッチＳ４は、第２の直流電源Ｖ２の低電位側と負荷３００との間に並列に設けられる。   The second H-bridge circuit 1002 is a circuit for supplying a forward voltage and a reverse voltage from the second DC power supply V2 to the load 300, and includes a 2-1 switch S21, a 2-2 switch S22, and a second switch. 1 common switch S3 and 2nd common switch S4 are provided. The 2-1 switch S21 and the 2-2 switch S22 are provided in parallel between the high potential side of the second DC power supply V2 and the load 300. The first common switch S3 and the second common switch S4 are provided in parallel between the low potential side of the second DC power supply V2 and the load 300.

第３のＨブリッジ回路１００４は、第３の直流電源Ｖ３から負荷３００に順方向電圧および逆方向電圧を供給するための回路であり、第３−１スイッチＳ３１、第３−２スイッチＳ３２、第１共通スイッチＳ３および第２共通スイッチＳ４を備える。第３−１スイッチＳ３１および第３−２スイッチＳ３２は、第３の直流電源Ｖ３の高電位側と負荷３００との間に並列に設けられる。第１共通スイッチＳ３および第２共通スイッチＳ４は、第３の直流電源Ｖ３の低電位側と負荷３００との間に並列に設けられる。   The third H-bridge circuit 1004 is a circuit for supplying a forward voltage and a reverse voltage from the third DC power supply V3 to the load 300, and includes a 3-1 switch S31, a 3-2 switch S32, 1 common switch S3 and 2nd common switch S4 are provided. The 3-1 switch S31 and the 3-2 switch S32 are provided in parallel between the high potential side of the third DC power supply V3 and the load 300. The first common switch S3 and the second common switch S4 are provided in parallel between the low potential side of the third DC power supply V3 and the load 300.

このように、第１のＨブリッジ回路１０００と、第２のＨブリッジ回路１００２と、第３のＨブリッジ回路１００４において、それらを構成する第１共通スイッチＳ３および第２共通スイッチＳ４が共通化されている。すなわち、３つのＨブリッジ回路１０００、１００２、１００４において、それらを形成する二本の低電位側経路が共通化されている。   As described above, in the first H bridge circuit 1000, the second H bridge circuit 1002, and the third H bridge circuit 1004, the first common switch S3 and the second common switch S4 constituting them are shared. ing. That is, in the three H bridge circuits 1000, 1002, and 1004, the two low-potential side paths forming them are shared.

本実施の形態では第１の直流電源Ｖ１、第２の直流電源Ｖ２および第３の直流電源Ｖ３の低電位側電圧を所定の固定電圧（たとえば、グラウンド電圧）とし、これらの低電位側の配線を共通化する。これにより、インバータ２００に含まれるスイッチの数が減る。   In the present embodiment, the low potential side voltages of the first DC power supply V1, the second DC power supply V2, and the third DC power supply V3 are set to a predetermined fixed voltage (for example, ground voltage), and these low potential side wirings Make common. Thereby, the number of switches included in the inverter 200 is reduced.

第２のＨブリッジ回路１００２に含まれる第２−１スイッチＳ２１、第２−２スイッチＳ２２、第１共通スイッチＳ３および第２共通スイッチＳ４の詳細な接続関係およびオンオフ動作と、第３のＨブリッジ回路１００４に含まれる第３−１スイッチＳ３１、第３−２スイッチＳ３２、第１共通スイッチＳ３および第２共通スイッチＳ４の詳細な接続関係およびオンオフ動作は、それぞれ、第１のＨブリッジ回路１０００に含まれる第１−１スイッチＳ１１、第１−２スイッチＳ１２、第１共通スイッチＳ３および第２共通スイッチＳ４の接続関係およびオンオフ動作と同様であるため、その説明を省略する。   Detailed connection relationship and on / off operation of the 2-1 switch S21, the 2-2 switch S22, the first common switch S3 and the second common switch S4 included in the second H bridge circuit 1002, and a third H bridge The detailed connection relation and on / off operation of the 3-1 switch S31, the 3-2 switch S32, the first common switch S3, and the second common switch S4 included in the circuit 1004 are respectively in the first H bridge circuit 1000. Since it is the same as the connection relationship and on / off operation of the included 1-1 switch S11, 1-2 switch S12, first common switch S3, and second common switch S4, description thereof is omitted.

第１−１スイッチＳ１１、第１−２スイッチＳ１２、第２−１スイッチＳ２１、第２−２スイッチＳ２２、第３−１スイッチＳ３１、第３−２スイッチＳ３２、第１共通スイッチＳ３および第２共通スイッチＳ４には、それぞれパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧａＮトランジスタ、ＳｉＣ−ＦＥＴ等を採用することができる。なお、本実施の形態では、特に明示した場合を除き、スイッチはすべてＮチャンネルパワーＭＯＳＦＥＴである。   1-1 switch S11, 1-2 switch S12, 2-1 switch S21, 2-2 switch S22, 3-1 switch S31, 3-2 switch S32, first common switch S3 and second As the common switch S4, a power MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), a GaN transistor, a SiC-FET, or the like can be employed. In this embodiment, all the switches are N-channel power MOSFETs unless otherwise specified.

制御部２０は、第１のＨブリッジ回路１０００、第２のＨブリッジ回路１００２および第３のＨブリッジ回路１００４を制御し、負荷３００に供給される電圧を時分割に切り換え、擬似正弦波を発生させる。この電圧の数（本明細書では、「階調数」ともいう）が多いほど、滑らかな正弦波が生成できる。   The control unit 20 controls the first H bridge circuit 1000, the second H bridge circuit 1002, and the third H bridge circuit 1004, switches the voltage supplied to the load 300 to time division, and generates a pseudo sine wave. Let As the number of voltages (also referred to as “the number of gradations” in this specification) increases, a smoother sine wave can be generated.

三つの直流電源および三つのＨブリッジ回路を用いるインバータ２００は、正負合わせて六種類の電圧（Ｅ１，Ｅ２，Ｅ３，−Ｅ３，−Ｅ２，−Ｅ１）を生成し、負荷３００に電圧を供給しない状態のゼロ電圧を加えると、七種類の電圧を生成する。本実施の形態では、さらに後述の方法により、直流電源およびＨブリッジ回路を増やさずに別の六種類の電圧を生成する。したがって、合計十三種類の電圧を生成する。   The inverter 200 using three DC power supplies and three H-bridge circuits generates six types of voltages (E1, E2, E3, -E3, -E2, -E1) by combining positive and negative, and does not supply a voltage to the load 300. When the zero voltage of the state is applied, seven kinds of voltages are generated. In the present embodiment, another six types of voltages are generated by a method described later without increasing the DC power supply and the H bridge circuit. Therefore, a total of 13 types of voltages are generated.

以下、別の六種類の電圧の生成方法を説明する。制御部２０は、第１のＨブリッジ回路１０００を形成する二本の高電位側経路および第２のＨブリッジ回路１００２を形成する二本の高電位側経路を有効とし、ならびに第１のＨブリッジ回路１０００を形成する二本の低電位側経路、第２のＨブリッジ回路１００２を形成する二本の低電位側経路および第３のＨブリッジ回路１００４のすべての経路を無効とすることにより、第１及び２のＨブリッジ回路を形成する。すなわち、第１及び２のＨブリッジ回路は、第１のＨブリッジ回路１０００の高電位側の半分と、第２のＨブリッジ回路１００２の高電位側の半分とを組み合わせた回路である。   Hereinafter, another six types of voltage generation methods will be described. The control unit 20 validates the two high potential side paths forming the first H bridge circuit 1000 and the two high potential side paths forming the second H bridge circuit 1002, and the first H bridge. By disabling the two low-potential side paths forming the circuit 1000, the two low-potential side paths forming the second H-bridge circuit 1002, and all the paths of the third H-bridge circuit 1004, the first 1 and 2 H-bridge circuits are formed. That is, the first and second H bridge circuits are a combination of the high potential half of the first H bridge circuit 1000 and the high potential half of the second H bridge circuit 1002.

当該第１及び２のＨブリッジ回路は、第１の直流電源Ｖ１と第２の直流電源Ｖ２との電位差を、負荷３００に対して順方向および逆方向に供給する回路で、第１−１スイッチＳ１１、第１−２スイッチＳ１２、第２−１スイッチＳ２１および第２−２スイッチＳ２２を含む。   The first and second H bridge circuits are circuits that supply a potential difference between the first DC power source V1 and the second DC power source V2 to the load 300 in the forward direction and the reverse direction. S11, 1-2 switch S12, 2-1 switch S21 and 2-2 switch S22 are included.

第１及び２のＨブリッジ回路は、前記の順方向に供給する場合、制御部２０により第１−１スイッチＳ１１および第２−２スイッチＳ２２をオン、第１−２スイッチＳ１２、第２−１スイッチＳ２１をオフとする。一方、逆方向に供給する場合、第１−２スイッチＳ１２および第２−１スイッチＳ２１をオン、第１−１スイッチＳ１１、第２−２スイッチＳ２２をオフとする。   When the first and second H-bridge circuits are supplied in the forward direction, the control unit 20 turns on the 1-1 switch S11 and the 2-2 switch S22, the 1-2 switch S12, the 2-1 Switch S21 is turned off. On the other hand, when supplying in the reverse direction, the 1-2 switch S12 and the 2-1 switch S21 are turned on, and the 1-1 switch S11 and the 2-2 switch S22 are turned off.

制御部２０は、第１のＨブリッジ回路１０００を形成する二本の高電位側経路および第３のＨブリッジ回路１００４を形成する二本の高電位側経路を有効とし、ならびに第１のＨブリッジ回路１０００を形成する二本の低電位側経路、第３のＨブリッジ回路１００４を形成する二本の低電位側経路および第２のＨブリッジ回路１００２のすべての経路を無効とすることにより、第１及び３のＨブリッジ回路を形成する。すなわち、第１及び３のＨブリッジ回路は、第１のＨブリッジ回路１０００の高電位側の半分と、第３のＨブリッジ回路１００４の高電位側の半分とを組み合わせた回路である。   The control unit 20 enables the two high potential side paths forming the first H bridge circuit 1000 and the two high potential side paths forming the third H bridge circuit 1004, and the first H bridge. By disabling the two low potential side paths forming the circuit 1000, the two low potential side paths forming the third H bridge circuit 1004, and all the paths of the second H bridge circuit 1002, the first 1 and 3 H-bridge circuits are formed. That is, the first and third H bridge circuits are a combination of the high potential half of the first H bridge circuit 1000 and the high potential half of the third H bridge circuit 1004.

第１及び３のＨブリッジ回路は、第１の直流電源Ｖ１と第３の直流電源Ｖ３との電位差を、負荷３００に対して順方向および逆方向に供給する回路であり、第１−１スイッチＳ１１、第１−２スイッチＳ１２、第３−１スイッチＳ３１および第３−２スイッチＳ３２を含む。   The first and third H bridge circuits are circuits that supply a potential difference between the first DC power source V1 and the third DC power source V3 to the load 300 in the forward direction and the reverse direction. S11, 1-2 switch S12, 3-1 switch S31, and 3-2 switch S32 are included.

制御部２０は、第２のＨブリッジ回路１００２を形成する二本の高電位側経路および第３のＨブリッジ回路１００４を形成する二本の高電位側経路を有効とし、ならびに第２のＨブリッジ回路１００２を形成する二本の低電位側経路、第３のＨブリッジ回路１００４を形成する二本の低電位側経路および第１のＨブリッジ回路１０００のすべての経路を無効とすることにより、第２及び３のＨブリッジ回路を形成する。すなわち、第２及び３のＨブリッジ回路は、第２のＨブリッジ回路１００２の高電位側の半分と、第３のＨブリッジ回路１００４の高電位側の半分とを組み合わせた回路である。   The control unit 20 enables the two high potential side paths forming the second H bridge circuit 1002 and the two high potential side paths forming the third H bridge circuit 1004, and the second H bridge. By disabling the two low-potential side paths forming the circuit 1002, the two low-potential side paths forming the third H-bridge circuit 1004, and all paths of the first H-bridge circuit 1000, the first Two and three H-bridge circuits are formed. That is, the second and third H bridge circuits are a combination of the high potential half of the second H bridge circuit 1002 and the high potential half of the third H bridge circuit 1004.

第２及び３のＨブリッジ回路は、第２の直流電源Ｖ２と第３の直流電源Ｖ３との電位差を、負荷３００に対して順方向および逆方向に供給する回路であり、第２−１スイッチＳ２１、第２−２スイッチＳ２２、第３−１スイッチＳ３１および第３−２スイッチＳ３２を含む。   The second and third H bridge circuits are circuits that supply the potential difference between the second DC power source V2 and the third DC power source V3 to the load 300 in the forward direction and the reverse direction. S21, 2-2 switch S22, 3-1 switch S31, and 3-2 switch S32 are included.

第１及び３のＨブリッジ回路に含まれる第１−１スイッチＳ１１、第１−２スイッチＳ１２、第３−１スイッチＳ３１および第３−２スイッチＳ３２のオンオフ動作と、第２及び３のＨブリッジ回路に含まれる第２−１スイッチＳ２１、第２−２スイッチＳ２２、第３−１スイッチＳ３１および第３−２スイッチＳ３２のオンオフ動作は、それぞれ、第１及び２のＨブリッジ回路に含まれる第１−１スイッチＳ１１、第１−２スイッチＳ１２、第２−１スイッチＳ２１および第２−２スイッチＳ２２のオンオフ動作と同様であるため、その説明を省略する。   ON / OFF operation of the 1-1 switch S11, the 1-2 switch S12, the 3-1 switch S31, and the 3-2 switch S32 included in the first and 3 H bridge circuits, and the 2 and 3 H bridges ON / OFF operations of the 2-1 switch S21, the 2-2 switch S22, the 3-1 switch S31, and the 3-2 switch S32 included in the circuit are respectively included in the first and second H bridge circuits. Since this is the same as the on / off operation of the 1-1 switch S11, the 1-2 switch S12, the 2-1 switch S21, and the 2-2 switch S22, the description thereof is omitted.

以上のように、制御部２０は、電源電圧Ｅ１、電源電圧Ｅ２、電源電圧Ｅ３、第１電位差（Ｅ１−Ｅ２）、第２電位差（Ｅ１−Ｅ３）、第３電位差（Ｅ２−Ｅ３）を用いて、十三種類の電圧を生成し、擬似正弦波を発生させる。   As described above, the control unit 20 uses the power supply voltage E1, the power supply voltage E2, the power supply voltage E3, the first potential difference (E1-E2), the second potential difference (E1-E3), and the third potential difference (E2-E3). 13 types of voltages are generated to generate a pseudo sine wave.

第２−１スイッチＳ２１および第２−２スイッチＳ２２は、第２のＨブリッジ回路１００２を形成するときと、第１及び２のＨブリッジ回路を形成するときとで、電流の向きが変わる。また、第３−１スイッチＳ３１および第３−２スイッチＳ３２は、第３のＨブリッジ回路１００４を形成するときと、第１及び３のＨブリッジ回路および第２及び３のＨブリッジ回路を形成するときとで、電流の向きが変わる。つまり、第２−１スイッチＳ２１、第２−２スイッチＳ２２、第３−１スイッチＳ３１および第３−２スイッチＳ３２は、双方向に電流が流れる。したがって、第２−１スイッチＳ２１、第２−２スイッチＳ２２、第３−１スイッチＳ３１および第３−２スイッチＳ３２には、双方向スイッチング素子、たとえば、双方向に対応したパワーＭＯＳＦＥＴまたはＩＧＢＴを用いる。または、単方向のパワーＭＯＳＦＥＴまたはＩＧＢＴを、直列または並列にして一つの双方向スイッチング素子を構成してもよい。   In the 2-1 switch S21 and the 2-2 switch S22, the direction of the current is changed when the second H bridge circuit 1002 is formed and when the first and second H bridge circuits are formed. The 3-1 switch S31 and the 3-2 switch S32 form the first H bridge circuit 1004 and the first and third H bridge circuits and the second and third H bridge circuits. Sometimes the direction of the current changes. That is, a current flows in both directions through the 2-1 switch S21, the 2-2 switch S22, the 3-1 switch S31, and the 3-2 switch S32. Therefore, bidirectional switching elements, for example, power MOSFETs or IGBTs corresponding to bidirectional are used for the 2-1 switch S21, the 2-2 switch S22, the 3-1 switch S31, and the 3-2 switch S32. . Alternatively, one bidirectional switching element may be formed by unidirectional power MOSFETs or IGBTs in series or in parallel.

第１−１スイッチＳ１１、第１−２スイッチＳ１２、第１共通スイッチＳ３および第２共通スイッチＳ４は、一方向にしか電流が流れない。したがって、第１−１スイッチＳ１１、第１−２スイッチＳ１２、第１共通スイッチＳ３および第２共通スイッチＳ４には、一般的な単方向スイッチング素子を用いる。   The first-first switch S11, the first-second switch S12, the first common switch S3, and the second common switch S4 flow current in only one direction. Therefore, general unidirectional switching elements are used for the 1-1 switch S11, the 1-2 switch S12, the first common switch S3, and the second common switch S4.

図２は、本実施の形態のインバータ２００の実装回路を示す。第１の直流電源Ｖ１の電源電圧Ｅ１を９６Ｖ、第２の直流電源Ｖ２の電源電圧Ｅ２を８２Ｖ、第３の直流電源Ｖ３の電源電圧Ｅ３を３２Ｖに設定している。図１と比較すると、図２において、第１−１スイッチＳ１１はスイッチＳＷ０、第１−２スイッチＳ１２はスイッチＳＷ２、第１共通スイッチＳ３はスイッチＳＷ１、第２共通スイッチＳ４はスイッチＳＷ３、第２−１スイッチＳ２１はスイッチＳＷ４、ＳＷ５、第２−２スイッチＳ２２はスイッチＳＷ６、ＳＷ７、第３−１スイッチＳ３１はスイッチＳＷ８、ＳＷ９、第３−２スイッチＳ３２はスイッチＳＷ１０、ＳＷ１１に、それぞれ対応する。なお、図１においては、左から右方向を順方向としていたが、説明の便宜上、図２においては、右から左を順方向としている。   FIG. 2 shows a mounting circuit of the inverter 200 of the present embodiment. The power supply voltage E1 of the first DC power supply V1 is set to 96V, the power supply voltage E2 of the second DC power supply V2 is set to 82V, and the power supply voltage E3 of the third DC power supply V3 is set to 32V. Compared to FIG. 1, in FIG. 2, the 1-1 switch S11 is the switch SW0, the 1-2 switch S12 is the switch SW2, the first common switch S3 is the switch SW1, the second common switch S4 is the switch SW3, -1 switch S21 corresponds to switches SW4 and SW5, 2-2 switch S22 corresponds to switches SW6 and SW7, 3-1 switch S31 corresponds to switches SW8 and SW9, and 3-2 switch S32 corresponds to switches SW10 and SW11, respectively. . In FIG. 1, the forward direction is from left to right, but for convenience of explanation, the forward direction is from right to left in FIG. 2.

図３は、図２に示すインバータ２００により十三種類の階調レベルを生成する際の、スイッチのオンオフ状態を示す図である。階調レベル０はゼロ電圧、階調レベル１は電位差（Ｅ１−Ｅ２）（正）、階調レベル２は第３の直流電源Ｖ３の電圧Ｅ３（正）、階調レベル３は電位差（Ｅ２−Ｅ３）（正）、階調レベル４は電位差（Ｅ１−Ｅ３）（正）、階調レベル５は第２の直流電源Ｖ２の電圧Ｅ２（正）、階調レベル６は第１の直流電源Ｖ１の電圧Ｅ１（正）に、それぞれ対応する。制御部２０は、図３に示すように、スイッチＳＷ０〜ＳＷ１１をオンオフ制御する。   FIG. 3 is a diagram showing an on / off state of the switch when the inverter 200 shown in FIG. 2 generates 13 types of gradation levels. Gradation level 0 is zero voltage, gradation level 1 is potential difference (E1-E2) (positive), gradation level 2 is voltage E3 (positive) of third DC power supply V3, and gradation level 3 is potential difference (E2- E3) (positive), gradation level 4 is the potential difference (E1-E3) (positive), gradation level 5 is the voltage E2 (positive) of the second DC power supply V2, and gradation level 6 is the first DC power supply V1. Respectively correspond to the voltage E1 (positive). As illustrated in FIG. 3, the control unit 20 performs on / off control of the switches SW <b> 0 to SW <b> 11.

なお、各スイッチＳＷには、ソースドレイン間に寄生ダイオードが存在している。図３においては、階調レベル１を生成する際のスイッチＳＷ７、階調レベル２を生成する際のスイッチＳＷ８、階調レベル３を生成する際のスイッチＳＷ４およびスイッチＳＷ１１、階調レベル４を生成する際のスイッチＳＷ１１、階調レベル５を生成する際のスイッチＳＷ４をオフにしているが、これは、わざわざオンにしなくても、寄生ダイオードを経由して電流が流れてくれるためである。   In each switch SW, a parasitic diode exists between the source and drain. In FIG. 3, a switch SW7 for generating gradation level 1, a switch SW8 for generating gradation level 2, a switch SW4 and a switch SW11 for generating gradation level 3, and a gradation level 4 are generated. The switch SW11 when turning on and the switch SW4 when generating the gradation level 5 are turned off because the current flows through the parasitic diode even if it is not turned on.

制御部２０は、交流出力の位相０からπ／２までの間、すなわち１／４周期において、出力電圧を、ゼロ電圧、電位差（Ｅ１−Ｅ２）、電圧Ｅ３、電位差（Ｅ２−Ｅ３）、電位差（Ｅ１−Ｅ３）、電圧Ｅ２、電圧Ｅ１の順に変化させる。続いて制御部２０は、交流出力の位相π／２からπまでの間、出力電圧を、電圧Ｅ１、電圧Ｅ２、電位差（Ｅ１−Ｅ３）、電位差（Ｅ２−Ｅ３）、電圧Ｅ３、電位差（Ｅ１−Ｅ２）、ゼロ電圧に変化させる。続いて制御部２０は、交流出力の位相πから（３／２）πまでの間、出力電圧を、ゼロ電圧、電位差（Ｅ２−Ｅ１）、電圧（−Ｅ３）、電位差（Ｅ３−Ｅ２）、電位差（Ｅ３−Ｅ１）、電圧（−Ｅ２）、電圧（−Ｅ１）の順に変化させる。続いて制御部２０は、交流出力の位相（３／２）πから２πまでの間、出力電圧を、電圧（−Ｅ１）、電圧（−Ｅ２）、電位差（Ｅ３−Ｅ１）、電位差（Ｅ３−Ｅ２）、電圧（−Ｅ３）、電位差（Ｅ２−Ｅ１）、ゼロ電圧に変化させる。   The control unit 20 sets the output voltage to zero voltage, potential difference (E1-E2), voltage E3, potential difference (E2-E3), potential difference during the phase 0 to π / 2 of the AC output, that is, in the 1/4 cycle. (E1-E3), voltage E2, and voltage E1 are changed in this order. Subsequently, the control unit 20 outputs the voltage E1, the voltage E2, the potential difference (E1-E3), the potential difference (E2-E3), the voltage E3, the potential difference (E1) during the AC output phase π / 2 to π. -E2), change to zero voltage. Subsequently, the control unit 20 sets the output voltage to zero voltage, potential difference (E2-E1), voltage (-E3), potential difference (E3-E2), from the phase π of the AC output to (3/2) π, The potential difference (E3-E1), the voltage (-E2), and the voltage (-E1) are changed in this order. Subsequently, the control unit 20 changes the output voltage to the voltage (−E1), the voltage (−E2), the potential difference (E3−E1), the potential difference (E3−E3) during the phase (3/2) π to 2π of the AC output. E2), voltage (−E3), potential difference (E2−E1), and zero voltage.

図４（ａ）〜（ｃ）は、階調レベルを切り替える際のスイッチ動作を示す。図４（ａ）は、階調レベルを切り替える際にゲート電圧がオンからオフとなるべき、すなわちスイッチの状態がオンからオフとなるべき本実施の形態のあるスイッチのゲート電圧を表し、図４（ｂ）は、階調レベルを切り替える際にゲート電圧がオフからオンとなるべき、すなわちスイッチ状態がオフからオンとなるべき（隣り合う階調電圧形成時に通電状態となるべき）本実施の形態のあるスイッチのゲート電圧を表し、図４（ｃ）は、階調レベル切り替え前後で連続してゲート電圧がオンとなるべき、すなわち階調レベル切り替え前後で連続してスイッチがオンとなるべき（隣り合う階調電圧形成時に通電状態となるべき）本実施の形態のあるスイッチのゲート電圧を表している。図４において、Ｖｇはゲート電圧を表し、Tｄは階調レベル切り替え時において、すべてのスイッチがオフとなる期間を表している。また、Ｔｈｄは、階調レベル切り替え時において、切り替え前後で連続してオンとなるべきスイッチについては一旦オフにすることなくオンのままで、その他のスイッチがオフとなる期間を表している。   FIGS. 4A to 4C show the switch operation when the gradation level is switched. 4A shows the gate voltage of a switch according to this embodiment in which the gate voltage should be turned off from on, that is, the switch state should be turned on from off when the gradation level is switched. (B) In the present embodiment, the gate voltage should be turned on from off when switching the gradation level, that is, the switch state should be turned on from off (turned on when adjacent gradation voltages are formed). 4 (c) shows that the gate voltage should be continuously turned on before and after the gradation level switching, that is, the switch should be continuously turned on before and after the gradation level switching ( This represents the gate voltage of a switch according to this embodiment (which should be in an energized state when adjacent gradation voltages are formed). In FIG. 4, Vg represents a gate voltage, and Td represents a period during which all switches are turned off at the time of gradation level switching. In addition, Thd represents a period during which the switches that should be continuously turned on before and after switching at the time of gradation level switching remain on without being turned off, and other switches are turned off.

一般に、電源電圧と接地電位との間で直列に接続されたスイッチを含む回路では、直列に接続されたスイッチが同時にオンとなると貫通電流が流れうる。したがって、こうしたスイッチを制御する際、すべてのスイッチがオフとなる期間を設けるのが一般的である。しかし、階調レベル切り替え前後で連続してオンとなるべきスイッチに対して、その切り替え時においてそのスイッチがオフとなるべき期間を設けなくても、他のスイッチがオフとなる期間を設けていれば、電源電圧と接地電位との間で直列に接続されたスイッチが同時にオンとなることはないため、貫通電流は防止できる。   In general, in a circuit including a switch connected in series between a power supply voltage and a ground potential, a through current can flow when the switches connected in series are simultaneously turned on. Therefore, when controlling these switches, it is common to provide a period during which all switches are off. However, for a switch that should be turned on continuously before and after the gradation level switching, there is a period during which the other switches are turned off even if there is no period during which the switch should be turned off. For example, since the switches connected in series between the power supply voltage and the ground potential are not turned on at the same time, a through current can be prevented.

その知見をもとに、階調レベル切り替え前後で連続してオンとなるべきスイッチについては、図４（ｃ）に示すように、ゲート電圧をオンのままにして、その切り替え時においてそのスイッチがオフとなるべき時間をゼロとする。一方、他のスイッチについては、図４（ａ）および（ｂ）に示すように、ゲート電圧をオフにしてその切り替え時においてそのスイッチがオフとなるべき期間を設ける。   Based on this knowledge, as shown in FIG. 4 (c), the switch that should be turned on continuously before and after the gradation level switching is kept on when the gate voltage is kept on. Set the time to turn off to zero. On the other hand, for the other switches, as shown in FIGS. 4A and 4B, the gate voltage is turned off, and a period in which the switch should be turned off at the time of switching is provided.

具体的には、図３に示すとおり、スイッチＳＷ１０は階調レベル３および階調レベル４で連続してオンとなるべき（隣り合う階調電圧形成時に通電状態となるべき）であるため、制御部２０は、階調レベル３から階調レベル４への切り替え時および階調レベル４から階調レベル３への切り替え時において、スイッチＳＷ１０がオフとなるべき時間をゼロとする。また、スイッチＳＷ３は階調レベル５および階調レベル６で連続してオンとなるべき（隣り合う階調電圧形成時に通電状態となるべき）であるため、制御部２０は、階調レベル５から階調レベル６への切り替え時および階調レベル６から階調レベル５への切り替え時において、スイッチＳＷ３がオフとなるべき時間をゼロとする。   Specifically, as shown in FIG. 3, the switch SW10 should be continuously turned on at gradation level 3 and gradation level 4 (to be energized when adjacent gradation voltages are formed). The unit 20 sets the time during which the switch SW10 should be turned off to zero when switching from the gradation level 3 to the gradation level 4 and when switching from the gradation level 4 to the gradation level 3. In addition, since the switch SW3 should be continuously turned on at the gradation level 5 and the gradation level 6 (to be energized when adjacent gradation voltages are formed), the control unit 20 starts from the gradation level 5. At the time of switching to the gradation level 6 and at the time of switching from the gradation level 6 to the gradation level 5, the time during which the switch SW3 should be turned off is set to zero.

これによりインバータの電力変換効率が向上する。階調レベル切り替え時にすべてのスイッチに対してオフとなる期間を設ける場合と比べ、貫通電流を防止しつつもスイッチング回数を減らすことができ、スイッチング損失を低減することができるためである。   This improves the power conversion efficiency of the inverter. This is because the number of times of switching can be reduced and switching loss can be reduced while preventing a through current, compared with the case where a period in which all switches are turned off is provided at the time of gradation level switching.

本実施の形態では、インバータ２００で使用される直流電源の数およびＨブリッジ回路の数を三つに設定する例を説明した。この点、直流電源の数およびＨブリッジ回路の数を二つに設定することも四つ以上設定することもできる。   In the present embodiment, the example in which the number of DC power supplies and the number of H bridge circuits used in the inverter 200 are set to three has been described. In this respect, the number of DC power supplies and the number of H bridge circuits can be set to two, or four or more.

本発明者は、よりスイッチング損失を低減すべく、階調レベル切り替え前後で連続してオンとなるべき（隣り合う階調電圧形成時に通電状態となるべき）スイッチの延べ数と直流電源との関係について考察した。以下、電源数が三つの場合での例（図５）を示しつつ、一般にｎ（ｎは２以上の整数）個の直流電源が使用される場合を示す。   In order to further reduce the switching loss, the present inventor relates to the relationship between the total number of switches that should be continuously turned on before and after the gradation level switching (to be energized when adjacent gradation voltages are formed) and the DC power supply. Considered. Hereinafter, an example (FIG. 5) in the case where the number of power supplies is three is shown, and a case where n (n is an integer of 2 or more) DC power supplies is generally used.

図５は、図２に示すインバータにより、階調レベルを０から６まで変化させて交流出力の位相０からπ／２までの擬似正弦波を生成する際のスイッチのオンオフ状態と、生成される擬似正弦波を示す図である。ここでは、階調レベル切り替え前後で連続してオンとなるべきスイッチが電源数と同じ延べ３個（点線で囲った箇所）となるよう各直流電源の電源電圧を設定したときのスイッチのオンオフ状態および生成される擬似正弦波が示される。図５では、第１の直流電源Ｖ１の電源電圧Ｅ１を９６Ｖ、第２の直流電源Ｖ２の電源電圧Ｅ２を６４Ｖ、第３の直流電源Ｖ３の電源電圧Ｅ３を１４Ｖに設定している。   FIG. 5 shows an ON / OFF state of the switch when the gray level is changed from 0 to 6 to generate a pseudo sine wave from AC phase 0 to π / 2 by the inverter shown in FIG. It is a figure which shows a pseudo sine wave. Here, when the power supply voltage of each DC power supply is set so that the number of switches that should be turned on continuously before and after the gradation level switching is the same as the number of power supplies, the power supply voltage of each DC power supply is set (ON / OFF state) And the pseudo sine wave to be generated is shown. In FIG. 5, the power supply voltage E1 of the first DC power supply V1 is set to 96V, the power supply voltage E2 of the second DC power supply V2 is set to 64V, and the power supply voltage E3 of the third DC power supply V3 is set to 14V.

階調レベル切り替え前後で連続して同じスイッチがオンとなるのは、隣り合う階調レベルで正負も同じ向きで同じ電圧を負荷に印加する場合である。したがって、次の（１）および（２）条件を満たすように各直流電源の電源電圧を設定すれば、階調レベルが０から６に遷移する交流出力の位相０からπ／２までの１／４周期において、隣り合う階調レベルで正負同じ向きで同じ電圧が使用される箇所をｎ箇所以上設けることができ、その結果、階調レベル切り替え前後で連続してオンとなるべきスイッチを延べｎ個以上設けることができる。   The same switch is continuously turned on before and after the gradation level switching when the same voltage is applied to the load in the same direction in the adjacent gradation levels. Therefore, if the power supply voltage of each DC power supply is set so as to satisfy the following conditions (1) and (2), the AC output phase where the gradation level transitions from 0 to 6 is reduced to 1 / from the phase 0 to π / 2. In four cycles, it is possible to provide n or more locations where the same voltage is used in the same direction in the positive and negative directions at adjacent gradation levels. As a result, the number of switches that should be continuously turned on before and after the gradation level switching is increased. More than one can be provided.

（１）最低電圧の直流電源を除く各直流電源について、各直流電源の電源電圧と、その直流電源の電源電圧と最低電圧の直流電源の電源電圧との差分電圧が、それぞれ隣り合う階調レベルとなる。   (1) For each DC power supply except the lowest voltage DC power supply, the power supply voltage of each DC power supply and the differential voltage between the power supply voltage of the DC power supply and the power supply voltage of the lowest voltage DC power supply are adjacent to each other. It becomes.

この条件を満たすことにより、最低電圧の直流電源を除くｎ−１個の直流電源の電源電圧を正負同じ向きで隣り合う階調レベルで使用すること、すなわち、正負も同じ向きで同じ直流電源の電源電圧が使用される箇所をｎ−１箇所設けることができる。   By satisfying this condition, the power supply voltages of n-1 DC power supplies excluding the DC power supply with the lowest voltage are used at adjacent gradation levels in the same direction of positive and negative, that is, the same DC power supply in the same direction. It is possible to provide n-1 places where the power supply voltage is used.

図５では、最低電圧の直流電源である第３の直流電源Ｖ３を除く第１の直流電源Ｖ１および第２の直流電源Ｖ２について、第１の直流電源Ｖ１の電源電圧Ｅ１と、電源電圧Ｅ１と最低電圧の電源電圧Ｅ３との電位差（Ｅ１−Ｅ３）とが隣り合う階調レベル（階調レベル６と階調レベル５）で使用されており、第２の直流電源Ｖ２の電源電圧Ｅ２と、電源電圧Ｅ２と最低電圧の電源電圧Ｅ３との電位差（Ｅ２−Ｅ３）とが隣り合う階調レベル（階調レベル３と階調レベル４）で使用されている。すなわち、正負も同じ向きで同じ直流電源の電源電圧が使用される箇所が２箇所（実線で囲った箇所）設けられている。   In FIG. 5, for the first DC power supply V1 and the second DC power supply V2 except the third DC power supply V3 which is the lowest voltage DC power supply, the power supply voltage E1 of the first DC power supply V1, the power supply voltage E1 and The potential difference (E1-E3) with the lowest power supply voltage E3 is used at adjacent gradation levels (gradation level 6 and gradation level 5), and the power supply voltage E2 of the second DC power supply V2; The potential difference (E2-E3) between the power supply voltage E2 and the lowest power supply voltage E3 is used at adjacent gradation levels (gradation level 3 and gradation level 4). That is, two places (places surrounded by a solid line) where the power supply voltage of the same DC power supply is used in the same direction are provided.

（２）最低電圧の直流電源の電源電圧とゼロ電圧が隣り合う階調レベルとなる。   (2) The power supply voltage of the lowest DC power supply and the zero voltage are adjacent gradation levels.

この条件を満たすことにより、ゼロ電圧を隣り合う階調レベルで使用することができ、正負も同じ向きで同じ電圧が使用される箇所をさらに１箇所設けることができる。   By satisfying this condition, it is possible to use zero voltage at adjacent gradation levels, and it is possible to provide one more place where the same voltage is used in the same direction as positive and negative.

図５では、最低電圧の直流電源である第３の直流電源Ｖ３の電源電圧Ｅ３（Ｅ３−０）とゼロ電圧（０−０）とが隣り合う階調レベルで使用されている（一点鎖線で囲った箇所）。   In FIG. 5, the power supply voltage E3 (E3-0) and the zero voltage (0-0) of the third DC power supply V3, which is the DC power supply with the lowest voltage, are used at adjacent gradation levels (in a one-dot chain line). Enclosed area).

なお、上記の例では階調レベル０から６に遷移する交流出力の位相０からπ／２までの間について、階調レベル切り替え前後で連続してオンとなるべきスイッチを延べｎ個以上設けられることを説明したが、π／２からπまでの間、πから（３／２）πまでの間、（３／２）πからπまでの間についても、それぞれ、ｎ箇所以上設けることができる。   In the above example, a total of n or more switches that should be continuously turned on before and after the gradation level switching are provided between the phase 0 and π / 2 of the AC output transitioning from the gradation level 0 to 6. As described above, n or more points can be provided between π / 2 and π, between π and (3/2) π, and between (3/2) π and π. .

（実施の形態２）
本実施の形態では、インバータを搭載したパワーコンディショナを含む太陽光発電システムについて説明する。本実施の形態において、上述の実施の形態１と同一部分には同一符号を付して詳細な説明は省略する。 (Embodiment 2)
In the present embodiment, a solar power generation system including a power conditioner equipped with an inverter will be described. In the present embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図６は、本実施の形態に係るインバータ２００を搭載したパワーコンディショナ２１０を含む太陽光発電システム５００のシステム構成を示す。太陽光発電システム５００は、太陽電池モジュール１００ａ、接続箱１００ｂおよびパワーコンディショナ２１０を備える。パワーコンディショナ２１０は直流電力を交流電力に変換する電力変換装置として機能する。   FIG. 6 shows a system configuration of a photovoltaic power generation system 500 including a power conditioner 210 equipped with the inverter 200 according to the present embodiment. The photovoltaic power generation system 500 includes a solar cell module 100a, a connection box 100b, and a power conditioner 210. The power conditioner 210 functions as a power converter that converts DC power into AC power.

太陽電池モジュール１００ａは、複数の太陽光パネルを含み、建物の屋根などに設置される。太陽電池モジュール１００ａは、太陽光を直流電力に変換して接続箱１００ｂに出力する。   The solar cell module 100a includes a plurality of solar panels and is installed on the roof of a building. The solar cell module 100a converts sunlight into DC power and outputs it to the connection box 100b.

接続箱１００ｂは、太陽電池モジュール１００ａに含まれる複数の太陽光パネルからの配線をまとめる。接続箱１００ｂは、本実施の形態に係るインバータ２００で使用される直流電源の数に応じた複数の直流電圧を、パワーコンディショナ２１０に供給する。複数の太陽光パネルから当該複数の直流電圧を直接取得できる場合、そのままパワーコンディショナ４００に供給することができる。複数の太陽光パネルから当該複数の直流電圧のすべてを取得できない場合、昇圧回路を用いて直接取得できない直流電圧を生成する。   The connection box 100b collects wiring from a plurality of solar panels included in the solar cell module 100a. Connection box 100b supplies a plurality of DC voltages corresponding to the number of DC power supplies used in inverter 200 according to the present embodiment to power conditioner 210. When the plurality of direct current voltages can be directly obtained from the plurality of solar panels, they can be supplied to the power conditioner 400 as they are. When all of the plurality of DC voltages cannot be acquired from the plurality of solar panels, a DC voltage that cannot be directly acquired is generated using a booster circuit.

パワーコンディショナ２１０は、本実施の形態に係るインバータ２００、およびフィルタ２０５を備える。インバータ２００は、接続箱１００ｂから供給される複数の直流電圧を用いて、擬似正弦波を生成する。フィルタ２０５は、インバータ２００により生成された擬似正弦波を平滑化する。   The power conditioner 210 includes an inverter 200 and a filter 205 according to the present embodiment. Inverter 200 generates a pseudo sine wave using a plurality of DC voltages supplied from junction box 100b. The filter 205 smoothes the pseudo sine wave generated by the inverter 200.

インバータ２００で、より滑らかな正弦波を生成する場合、階調数を増やす、すなわち、インバータ２００で使用される直流電源の数およびＨブリッジ回路の数を増やす必要がある。ただし、インバータ２００で滑らかな正弦波が生成されるほど、後段のフィルタ２０５の強度を低くすることができる。   When the inverter 200 generates a smoother sine wave, it is necessary to increase the number of gradations, that is, increase the number of DC power supplies and the number of H bridge circuits used in the inverter 200. However, as the smoother sine wave is generated by the inverter 200, the strength of the subsequent filter 205 can be lowered.

パワーコンディショナ２１０により生成された交流電力は、負荷３００に供給される。たとえば、家庭用の太陽光発電システム５００では、分電盤を通じて、家庭内の電気機器に供給されるか、送電線網に供給される。   The AC power generated by the power conditioner 210 is supplied to the load 300. For example, in the solar power generation system 500 for home use, it is supplied to electrical equipment in the home or supplied to a power transmission line network through a distribution board.

以上、本実施の形態に係るインバータ２００を、太陽光発電システム５００用のパワーコンディショナ２１０に適用することにより、エネルギー変換効率の高い太陽光発電システム５００を構築することができる。   As described above, by applying the inverter 200 according to the present embodiment to the power conditioner 210 for the solar power generation system 500, the solar power generation system 500 with high energy conversion efficiency can be constructed.

（実施の形態３）
本実施の形態では、階調数を増やすことなく擬似正弦波を滑らかにする手法と、インバータへの電圧供給に適した電源システムについて説明する。本実施の形態において、上述の実施の形態１と同一部分には同一符号を付して詳細な説明は省略する。なお、本実施の形態のインバータ２００は、実施の形態１と同様、図１に示す構成を有する。 (Embodiment 3)
In this embodiment, a method for smoothing a pseudo sine wave without increasing the number of gradations and a power supply system suitable for supplying voltage to an inverter will be described. In the present embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Note that the inverter 200 of the present embodiment has the configuration shown in FIG. 1 as in the first embodiment.

図１の制御部２０は、擬似正弦波を構成する少なくとも一つの階調を、その階調の電圧およびその隣りの階調の電圧をハイレベルおよびローレベルとするＰＷＭ（Pulse Width Modulation）信号を発生させ、インバータ２００を構成する各スイッチに供給する。すなわち、階調レベル１と階調レベル２、階調レベル２と階調レベル３といったように、隣り合う階調レベルの印加電圧間を往復することによりＰＷＭ信号を生成することができる。各階調をＰＷＭ信号で表現れば、擬似正弦波はより滑らかになる。   The control unit 20 in FIG. 1 generates a PWM (Pulse Width Modulation) signal that sets at least one gradation constituting the pseudo sine wave as a high level and a low level as the voltage of the gradation and the voltage of the adjacent gradation. Generated and supplied to each switch constituting the inverter 200. That is, a PWM signal can be generated by reciprocating between applied voltages of adjacent gradation levels, such as gradation level 1 and gradation level 2, gradation level 2 and gradation level 3, and the like. If each gradation is expressed by a PWM signal, the pseudo sine wave becomes smoother.

各階調をＰＷＭ信号で表現した場合、すなわち、隣り合う階調レベル間を繰り返し往復する場合、階調レベル切り替え前後で連続してオンとなるべきスイッチに対して、その切り替え時においてそのスイッチがオフとなるべき時間をゼロとすることによる、スイッチング損失の低減の効果は大きくなる。   When each gradation is expressed by a PWM signal, that is, when reciprocating between adjacent gradation levels repeatedly, the switch that is to be turned on continuously before and after the gradation level switching is turned off at the time of switching. The effect of reducing the switching loss is increased by setting the time to be zero to zero.

本実施の形態のインバータ２００に供給する各電圧の生成に適した電源システム１００ｃについて説明する。なお、以下の説明では実施の形態１における電圧Ｅ１を高電圧ＨＶ、電圧Ｅ２を中電圧ＭＶおよび電圧Ｅ３を低電圧ＬＶと表記する。   A power supply system 100c suitable for generating each voltage supplied to the inverter 200 of the present embodiment will be described. In the following description, voltage E1 in the first embodiment is expressed as high voltage HV, voltage E2 as medium voltage MV, and voltage E3 as low voltage LV.

図７は、本実施の形態のインバータ２００への電圧供給に適した電源システム１００ｃを説明するための図である。電源システム１００ｃには、直流電源（たとえば、太陽電池またはリチウムイオン、ニッケル水素、鉛などの二次電池）から一種類の直流電圧が供給される。電源システム１００ｃは、この直流電圧をもとに高電圧ＨＶ、中電圧ＭＶおよび低電圧ＬＶを生成する。電源システム１００ｃは、第１電源装置１０１（「ＨＶ電源装置」ともいう）、第２電源装置１０２（「ＭＶ電源装置」ともいう）および第３電源装置１０３（「ＬＶ電源装置」ともいう）の三つの電源装置を備える。   FIG. 7 is a diagram for explaining a power supply system 100c suitable for supplying voltage to the inverter 200 according to the present embodiment. One type of DC voltage is supplied to the power supply system 100c from a DC power supply (for example, a solar battery or a secondary battery such as lithium ion, nickel metal hydride, or lead). The power supply system 100c generates a high voltage HV, a medium voltage MV, and a low voltage LV based on this DC voltage. The power supply system 100c includes a first power supply device 101 (also referred to as “HV power supply device”), a second power supply device 102 (also referred to as “MV power supply device”), and a third power supply device 103 (also referred to as “LV power supply device”). Three power supply units are provided.

第１電源装置１０１、第２電源装置１０２および第３電源装置１０３はそれぞれ、高電圧ＨＶ、中電圧ＭＶ、低電圧ＬＶを生成し、インバータ２００に供給する。以下、高電圧ＨＶ、中電圧ＭＶおよび低電圧ＬＶはそれぞれ４８Ｖ、４１Ｖおよび１６Ｖとする。   The first power supply device 101, the second power supply device 102, and the third power supply device 103 generate a high voltage HV, a medium voltage MV, and a low voltage LV, respectively, and supply them to the inverter 200. Hereinafter, the high voltage HV, the medium voltage MV, and the low voltage LV are 48V, 41V, and 16V, respectively.

第１電源装置１０１および第２電源装置１０２は、昇圧型ＤＣ−ＤＣコンバータ（「昇圧チョッパ」ともいう）を含む、一般的な電源装置で構成される。第３電源装置１０３の構成は後述する。   The first power supply device 101 and the second power supply device 102 are configured by a general power supply device including a step-up DC-DC converter (also referred to as a “step-up chopper”). The configuration of the third power supply device 103 will be described later.

図８は、本実施の形態のインバータ２００により生成された擬似正弦波を示す。高電圧ＨＶ：中電圧ＭＶ：低電圧ＬＶ＝４８Ｖ：４１Ｖ：１６Ｖ＝３：２．５６：１である。低電圧ＬＶに維持されるべきノードには、高電圧ＨＶおよび中電圧ＭＶの系統から電流が流れこむ（図８の斜線部参照）。すなわち、平均すれば流入電流＞流出電流の関係になる。中電圧ＭＶに維持されるべきノードにも、高電圧ＨＶの系統から電流が流入するが、接地ＧＮＤ及び低電圧ＬＶに維持されるべきノードに電流を流出するため、一周期で平均すると流入電流＜流出電流の関係になる。   FIG. 8 shows a pseudo sine wave generated by the inverter 200 of the present embodiment. High voltage HV: medium voltage MV: low voltage LV = 48V: 41V: 16V = 3: 2.56: 1. A current flows from the system of the high voltage HV and the medium voltage MV to the node to be maintained at the low voltage LV (see the shaded portion in FIG. 8). That is, on average, the relationship is inflow current> outflow current. Current also flows into the node to be maintained at the medium voltage MV from the system of the high voltage HV. However, since current flows out to the node to be maintained at the ground GND and the low voltage LV, the inflow current is averaged in one cycle. <Outflow current relationship.

図９は、第３電源装置１０３の基本回路構成を示す。第３電源装置１０３は、比較器ＣＰ１および昇圧型ＤＣ−ＤＣコンバータ１０を備える。比較器ＣＰ１は、中電圧ＭＶの系統から電流が流入するノードの電圧と、そのノードを低電圧ＬＶに維持するための参照電圧Ｖｒｅｆとを比較する。   FIG. 9 shows a basic circuit configuration of the third power supply device 103. The third power supply device 103 includes a comparator CP1 and a step-up DC-DC converter 10. The comparator CP1 compares the voltage of a node into which current flows from the medium voltage MV system with the reference voltage Vref for maintaining the node at the low voltage LV.

図９の回路構成では、比較器ＣＰ１はオペアンプで構成され、その非反転入力端子に上記ノードの電圧が印加され、その反転入力端子に参照電圧Ｖｒｅｆが印加される。当該ノードの電圧が参照電圧Ｖｒｅｆを超えるときハイレベル信号を出力し、超えないときローレベル信号を出力する。   In the circuit configuration of FIG. 9, the comparator CP1 is composed of an operational amplifier, the voltage of the node is applied to its non-inverting input terminal, and the reference voltage Vref is applied to its inverting input terminal. A high level signal is output when the voltage of the node exceeds the reference voltage Vref, and a low level signal is output when the voltage does not exceed the reference voltage Vref.

昇圧型ＤＣ−ＤＣコンバータ１０は、比較器ＣＰ１に入力されるノードの電圧を受け、当該電圧を中電圧ＭＶより高い電圧に昇圧し、中電圧ＭＶの系統に印加する。昇圧型ＤＣ−ＤＣコンバータ１０は、比較器ＣＰ１による比較の結果、当該ノードの電圧が参照電圧Ｖｒｅｆより高いとき昇圧機能を有効化し、当該ノードの電圧が参照電圧Ｖｒｅｆ以下のとき昇圧機能を無効化する。図９の回路構成では、比較器ＣＰ１からハイレベル信号が入力されると、昇圧型ＤＣ−ＤＣコンバータ１０の昇圧機能が有効化し、ローレベル信号が入力されると、無効化される。   The step-up DC-DC converter 10 receives the voltage of the node input to the comparator CP1, boosts the voltage to a voltage higher than the intermediate voltage MV, and applies it to the system of the intermediate voltage MV. The boost type DC-DC converter 10 validates the boost function when the voltage of the node is higher than the reference voltage Vref as a result of comparison by the comparator CP1, and invalidates the boost function when the voltage of the node is equal to or lower than the reference voltage Vref. To do. In the circuit configuration of FIG. 9, the boost function of the boost DC-DC converter 10 is validated when a high level signal is input from the comparator CP1, and is invalidated when a low level signal is input.

昇圧型ＤＣ−ＤＣコンバータ１０により昇圧された電圧が、第２電源装置１０２の出力系統に印加されることにより、低電圧ＬＶに維持されるべきノードに蓄積される電荷が中電圧ＭＶの系統に戻される。そのためには、昇圧型ＤＣ−ＤＣコンバータ１０が中電圧ＭＶ（本設定例４１Ｖ）を超える電圧まで昇圧し、昇圧型ＤＣ−ＤＣコンバータ１０から第２電源装置１０２の出力系統に電流を流す必要がある。   The voltage boosted by the step-up DC-DC converter 10 is applied to the output system of the second power supply device 102, so that the charge accumulated at the node to be maintained at the low voltage LV is transferred to the medium voltage MV system. Returned. For this purpose, it is necessary that the boost DC-DC converter 10 boosts the voltage to a voltage exceeding the medium voltage MV (this setting example 41 V), and a current flows from the boost DC-DC converter 10 to the output system of the second power supply device 102. is there.

図１０は、第３電源装置１０３の回路構成例を示す。第３電源装置１０３は、比較器ＣＰ１、可変抵抗器ＶＲ、昇圧型ＤＣ−ＤＣコンバータ１０、パルス発生器１１、ＡＮＤゲート１２およびフォトカプラ１３を含む。   FIG. 10 shows a circuit configuration example of the third power supply device 103. The third power supply device 103 includes a comparator CP1, a variable resistor VR, a step-up DC-DC converter 10, a pulse generator 11, an AND gate 12, and a photocoupler 13.

比較器ＣＰ１の反転入力端子に印加される参照電圧Ｖｒｅｆは、図１０に示す回路構成の電源電圧（たとえば、５Ｖ）を図示しない抵抗分割により生成され、たとえば、２．５Ｖに設定される。低電圧ＬＶは可変抵抗器ＶＲにより抵抗分割されて、比較器ＣＰ１の非反転入力端子に印加される。可変抵抗器ＶＲは、低電圧ＬＶが理想値のとき参照電圧Ｖｒｅｆと一致するように抵抗分割する。   The reference voltage Vref applied to the inverting input terminal of the comparator CP1 is generated by resistance division (not shown) of the power supply voltage (for example, 5V) having the circuit configuration shown in FIG. 10, and is set to 2.5V, for example. The low voltage LV is resistance-divided by the variable resistor VR and applied to the non-inverting input terminal of the comparator CP1. The variable resistor VR divides the resistance so that it matches the reference voltage Vref when the low voltage LV is an ideal value.

パルス発生器１１（たとえば、ファンクションジェネレータ）は、パルス信号を生成する。ＡＮＤゲート１２は、パルス発生器１１により生成されるパルス信号と、比較器ＣＰ１から出力される比較結果信号（イネーブル信号として利用される）を受ける。   The pulse generator 11 (for example, a function generator) generates a pulse signal. The AND gate 12 receives a pulse signal generated by the pulse generator 11 and a comparison result signal (used as an enable signal) output from the comparator CP1.

ＡＮＤゲート１２は、比較器ＣＰ１の出力信号がハイレベルのとき、パルス発生器１１の出力信号をそのまま出力し、比較器ＣＰ１の出力信号がローレベルのとき、ローレベルを出力する。ＡＮＤゲート１２の出力信号は、フォトカプラ１３を介して後述するスイッチング素子Ｍ１に入力される。   The AND gate 12 outputs the output signal of the pulse generator 11 as it is when the output signal of the comparator CP1 is high level, and outputs the low level when the output signal of the comparator CP1 is low level. The output signal of the AND gate 12 is input to the switching element M1 described later via the photocoupler 13.

このように、ＡＮＤゲート１２は、上記ノードの電圧（より厳密には可変抵抗器ＶＲにより分割された低電圧ＶＬ）が参照電圧Ｖｒｅｆより高いとき、パルス信号をスイッチング素子Ｍ１に供給し、当該ノードの電圧が参照電圧Ｖｒｅｆ以下のときスイッチング素子Ｍ１にオフ信号（ローレベル）を供給する。   Thus, the AND gate 12 supplies the pulse signal to the switching element M1 when the voltage of the node (more precisely, the low voltage VL divided by the variable resistor VR) is higher than the reference voltage Vref, and the node When the voltage of is lower than the reference voltage Vref, an off signal (low level) is supplied to the switching element M1.

昇圧型ＤＣ−ＤＣコンバータ１０は、インダクタＬ１、ダイオードＤ１、スイッチング素子Ｍ１、第１キャパシタＣ１および第２キャパシタＣ２を含む。インダクタＬ１とダイオードＤ１の直列回路は、電流が流入するノード（低電圧ＬＶを維持するよう制御されている）に接続される入力端子と、電流を流出している中電圧ＭＶの系統に接続される出力端子との間に設けられる。   The step-up DC-DC converter 10 includes an inductor L1, a diode D1, a switching element M1, a first capacitor C1, and a second capacitor C2. The series circuit of the inductor L1 and the diode D1 is connected to an input terminal connected to a node (currently controlled to maintain the low voltage LV) into which current flows and a medium voltage MV system from which current flows. Between the output terminal.

スイッチング素子Ｍ１は、インダクタＬ１とダイオードＤ１の接続点と、所定の固定電位（図１０では、グラウンド）との間に設けられる。スイッチング素子Ｍ１にパルス信号が入力されると、昇圧型ＤＣ−ＤＣコンバータ１０は昇圧動作を開始し、オフ信号が入力されると停止する。   The switching element M1 is provided between a connection point between the inductor L1 and the diode D1 and a predetermined fixed potential (ground in FIG. 10). When a pulse signal is input to the switching element M1, the step-up DC-DC converter 10 starts a step-up operation and stops when an off signal is input.

第１キャパシタＣ１は、昇圧型ＤＣ−ＤＣコンバータ１０の入力端子と当該固定電位との設けられ、当該入力端子の電圧を平滑化する。第２キャパシタＣ２は、昇圧型ＤＣ−ＤＣコンバータ１０の出力端子と当該固定電位との間に設けられ、当該出力端子の電圧を平滑化する。   The first capacitor C1 is provided with the input terminal of the step-up DC-DC converter 10 and the fixed potential, and smoothes the voltage at the input terminal. The second capacitor C2 is provided between the output terminal of the step-up DC-DC converter 10 and the fixed potential, and smoothes the voltage at the output terminal.

以上、第３電源装置１０３は、昇圧型ＤＣ−ＤＣコンバータの入力側を利用して電流が流入するノードの電圧を一定に保ちつつ、その昇圧機能を利用して余分な電荷を流出元に還流させて、無駄な消費電力の発生を抑制することができる。   As described above, the third power supply device 103 uses the input side of the step-up DC-DC converter to keep the voltage of the node into which the current flows constant, and uses the step-up function to return excess charge to the outflow source. Thus, generation of useless power consumption can be suppressed.

すなわち、当該ノードへの電荷の流入により当該ノードの電位が上昇し、参照電位を上回ると比較器の出力が有意なレベル（上述した例ではハイレベル）に反転する。これにより、昇圧型ＤＣ−ＤＣコンバータが起動する。すなわち、比較器の出力は昇圧型ＤＣ−ＤＣコンバータのイネーブル信号となる。   That is, the potential of the node rises due to the inflow of electric charge to the node, and the output of the comparator is inverted to a significant level (high level in the above example) when the potential exceeds the reference potential. As a result, the step-up DC-DC converter is activated. In other words, the output of the comparator is an enable signal for the step-up DC-DC converter.

昇圧型ＤＣ−ＤＣコンバータの動作開始により、昇圧型ＤＣ−ＤＣコンバータの出力電圧が上記流出元の電圧を超えると、当該流出元に電流が流れ、上記ノードの電位が低下する。そのノードの電位が比較器の参照電位を下回ると、昇圧型ＤＣ−ＤＣコンバータの動作が停止する。したがって、当該ノードの電位を一定に保つことができる。また、当該ノードに余分に蓄積される電荷は、流出元に還元されるため、原理的には無駄な消費電力がまったく発生しないことになる。   When the output voltage of the step-up DC-DC converter exceeds the source voltage due to the start of the operation of the step-up DC-DC converter, a current flows through the source and the potential of the node decreases. When the potential of the node falls below the reference potential of the comparator, the operation of the step-up DC-DC converter is stopped. Therefore, the potential of the node can be kept constant. Further, since the extra charge accumulated in the node is reduced to the outflow source, in principle, useless power consumption does not occur at all.

図１１は、図９に示した第３電源装置１０３の回路構成と比較すべき回路構成を示す図である。この比較例に係る第３電源装置１０３ｃも、電流が流入するノードの電位を一定に保つことができる。当該第３電源装置１０３ｃは、比較器ＣＰ１ｃおよびスイッチング素子Ｍ１ｃおよび抵抗Ｒｃを含む。   FIG. 11 is a diagram illustrating a circuit configuration to be compared with the circuit configuration of the third power supply device 103 illustrated in FIG. 9. The third power supply device 103c according to this comparative example can also keep the potential of the node into which the current flows constant. The third power supply device 103c includes a comparator CP1c, a switching element M1c, and a resistor Rc.

比較器ＣＰ１ｃに入力される電圧は、図１１に示した回路構成と同じである。比較器ＣＰ１ｃの出力端子は、スイッチング素子Ｍ１ｃの制御端子に接続される。スイッチング素子Ｍ１ｃの入力端子は上記ノードに接続され、その出力端子は抵抗Ｒｃを介して接地される。   The voltage input to the comparator CP1c is the same as the circuit configuration shown in FIG. The output terminal of the comparator CP1c is connected to the control terminal of the switching element M1c. The input terminal of the switching element M1c is connected to the above node, and the output terminal thereof is grounded via the resistor Rc.

当該ノードに余分な電荷が流入すると、スイッチング素子Ｍ１ｃがオンし、当該電荷が抵抗Ｒｃに流れ、ジュール熱として放出される。このように、図１１の回路構成と図９の回路構成を比較すると、前者が無駄なエネルギーを消費しており、後者では原理的にエネルギーロスが発生しないことが分かる。   When excess charge flows into the node, the switching element M1c is turned on, the charge flows to the resistor Rc, and is released as Joule heat. Thus, comparing the circuit configuration of FIG. 11 with the circuit configuration of FIG. 9, it can be seen that the former consumes wasted energy and that the latter does not generate energy loss in principle.

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施の形態では、インバータ２００に含まれるすべてのＨブリッジの回路の低電位側の経路を共通化する例を説明したが、共通化しない回路構成も本発明に含まれる。また、すべてのＨブリッジ回路の低電位側経路の一部を共通化し、残りを共通化しない回路構成も本発明に含まれる。   In the embodiment, the example in which the paths on the low potential side of all the H-bridge circuits included in the inverter 200 are shared is described, but a circuit configuration that is not shared is also included in the present invention. In addition, a circuit configuration in which a part of the low-potential side path of all the H-bridge circuits is shared and the rest is not shared is included in the present invention.

実施の形態に係るインバータ２００を太陽光発電システム５００用のパワーコンディショナ２１０に適用する例を説明したが、それに限定されることになく、瞬低保護装置、無停電電源装置（Uninterruptible Power Supply：UPS）、その他の装置にも適用可能である。   Although an example in which the inverter 200 according to the embodiment is applied to the power conditioner 210 for the photovoltaic power generation system 500 has been described, the present invention is not limited to this, but a voltage sag protection device and an uninterruptible power supply (Uninterruptible Power Supply: (UPS) and other devices.

１００ 直流電源部、 ２００ インバータ、 Ｖ１ 第１の直流電源、 Ｖ２ 第２の直流電源、 Ｖ３ 第３の直流電源、 Ｓ１１ 第１−１スイッチ、 Ｓ１２ 第１−２スイッチ、 Ｓ２１ 第２−１スイッチ、 Ｓ２２ 第２−２スイッチ、 Ｓ３１ 第３−１スイッチ、 Ｓ３２ 第３−２スイッチ、 Ｓ３ 第１共通スイッチ、 Ｓ４ 第２共通スイッチ、 ２０ 制御部、 １００ａ 太陽電池モジュール、 １００ｂ 接続箱、 ２０５ フィルタ、 ２１０ パワーコンディショナ、 ３００ 負荷、 ５００ 太陽光発電システム。   100 DC power supply unit, 200 inverter, V1 first DC power supply, V2 second DC power supply, V3 third DC power supply, S11 1-1 switch, S12 1-2 switch, S21 1-2 switch, S22 2-2 switch, S31 3-1 switch, S32 3-2 switch, S3 first common switch, S4 second common switch, 20 control unit, 100a solar cell module, 100b junction box, 205 filter, 210 Power conditioner, 300 load, 500 solar power generation system.

Claims (3)

擬似正弦波を発生させるための階調制御型のインバータであって、
電圧の階調を形成するために設けられている複数のスイッチのうち、隣り合う階調電圧形成時に通電状態とすべきスイッチに対して、当該階調電圧間においてそのスイッチを連続して通電状態とする制御部を備えることを特徴とするインバータ。 A gradation control type inverter for generating a pseudo sine wave,
Among a plurality of switches provided to form voltage gradations, a switch that is to be energized when adjacent gradation voltages are formed is continuously energized between the gradation voltages. An inverter comprising a control unit. 前記階調電圧を形成する際に、ｎ（ｎは２以上の整数）個の電圧が使用される場合、交流出力のいずれかの１／４周期の間において、前記隣り合う階調電圧形成時に通電状態となるべきスイッチが延べｎ個以上であることを特徴とする請求項１に記載のインバータ。   When n (n is an integer of 2 or more) voltages are used when forming the gradation voltage, during the formation of the adjacent gradation voltage during any one-quarter cycle of the AC output. The inverter according to claim 1, wherein the number of switches to be energized is n or more. 請求項１または２に記載のインバータを備えることを特徴とする電力変換装置。   A power conversion device comprising the inverter according to claim 1.
JP2011146834A 2011-06-30 2011-06-30 Inverter and power conversion device mounted with the same Withdrawn JP2014171271A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011146834A JP2014171271A (en) 2011-06-30 2011-06-30 Inverter and power conversion device mounted with the same
PCT/JP2012/003955 WO2013001740A1 (en) 2011-06-30 2012-06-18 Inverter and power converter mounted therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146834A JP2014171271A (en) 2011-06-30 2011-06-30 Inverter and power conversion device mounted with the same

Publications (1)

Publication Number Publication Date
JP2014171271A true JP2014171271A (en) 2014-09-18

Family

ID=47423672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146834A Withdrawn JP2014171271A (en) 2011-06-30 2011-06-30 Inverter and power conversion device mounted with the same

Country Status (2)

Country Link
JP (1) JP2014171271A (en)
WO (1) WO2013001740A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106359A1 (en) 2016-04-07 2017-10-12 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Module for a multilevel converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996876A (en) * 1982-11-25 1984-06-04 Daihen Corp Inverter device
JP3611672B2 (en) * 1996-06-07 2005-01-19 富士通株式会社 Multi-stage voltage generator
JP3402082B2 (en) * 1996-07-25 2003-04-28 松下電工株式会社 Power converter
JPH1189242A (en) * 1997-09-08 1999-03-30 Yaskawa Electric Corp Power converter
JP4029709B2 (en) * 2002-04-05 2008-01-09 三菱電機株式会社 Power converter
JP4111175B2 (en) * 2004-07-07 2008-07-02 日産自動車株式会社 Power conversion device and dual power supply vehicle equipped with the same
JP2011200099A (en) * 2009-08-31 2011-10-06 Sanyo Electric Co Ltd Inverter and power converter mounted with the same

Also Published As

Publication number Publication date
WO2013001740A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
WO2011025029A1 (en) Inverter and power converter having inverter mounted therein
US9571006B2 (en) Multi-level half bridge with sequenced switch states
An et al. Design of a single-switch DC/DC converter for a PV-battery-powered pump system with PFM+ PWM control
US10622914B2 (en) Multi-stage DC-AC inverter
JP4468840B2 (en) Power converter
US20120155139A1 (en) Electrical Energy Conversion Circuit Device
Wang et al. Bidirectional three-level cascaded converter with deadbeat control for HESS in solar-assisted electric vehicles
Ghosh et al. High gain DC-DC step-up converter with multilevel output voltage
Suresh et al. Design and Implementation of Universal Converter Conception et implémentation d’un convertisseur universel
JP2017511103A (en) Power conversion electronics
WO2017038117A1 (en) Step up/down inverter circuit and method for controlling same
Pop-Calimanu et al. New multiphase hybrid Boost converter with wide conversion ratio for PV system
JP4878645B2 (en) Power converter
WO2013001746A1 (en) Inverter and power conversion device equipped with same
Raj et al. A modified charge balancing scheme for cascaded H-bridge multilevel inverter
WO2011093269A1 (en) Power conversion device
Qin et al. A high power density power factor correction front end based on a 7-level flying capacitor multilevel converter
WO2013001740A1 (en) Inverter and power converter mounted therewith
Das et al. A two-stage 110VAC-to-1VDC power delivery architecture using hybrid converters for data centers and telecommunication systems
Das et al. A comparative analysis of PI and PID controlled bidirectional DC-DC converter with conventional bidirectional DC-DC converter
Baby et al. Bidirectional buck-boost quadratic converter using fuzzy controller for distributed generation systems
Khan et al. Hybrid split pi converter
Srinithi et al. Symmetric multilevel inverter using DC-DC zeta converter
Oskouei et al. Generalized space vector controls for MLZSI
CN107492905B (en) Alternating current common mode voltage adjusting device and photovoltaic system applying same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007