JP3370522B2 - Boost type bridge inverter circuit and control method thereof - Google Patents

Boost type bridge inverter circuit and control method thereof

Info

Publication number
JP3370522B2
JP3370522B2 JP23839496A JP23839496A JP3370522B2 JP 3370522 B2 JP3370522 B2 JP 3370522B2 JP 23839496 A JP23839496 A JP 23839496A JP 23839496 A JP23839496 A JP 23839496A JP 3370522 B2 JP3370522 B2 JP 3370522B2
Authority
JP
Japan
Prior art keywords
arm
bridge inverter
connection point
inductor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23839496A
Other languages
Japanese (ja)
Other versions
JPH10271833A (en
Inventor
信幸 荒井
清美 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP23839496A priority Critical patent/JP3370522B2/en
Publication of JPH10271833A publication Critical patent/JPH10271833A/en
Application granted granted Critical
Publication of JP3370522B2 publication Critical patent/JP3370522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】 本発明は、比較的低い電圧の直
流入力電源から高電圧又は大容量の出力を発生するのに
適する昇圧型ブリッジインバータ回路及びその直流入力
電圧を制限する制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a step-up bridge inverter circuit suitable for generating a high-voltage or large-capacity output from a DC input power source having a relatively low voltage, and a control method for limiting the DC input voltage.

【0002】[0002]

【従来の技術】 従来、24V又は48Vのバッテリ電
源を入力として、比較的大容量の高電圧を発生する場
合、あるいは交流100V又は200Vしか得られない
設備で大容量の電力変換を行う場合、低電圧ではスイッ
チング電流が大きくなり、半導体デバイスの電力損失、
トランスの電力損失が増加し、インバータの効率が低下
する。
2. Description of the Related Art Conventionally, when a relatively high-capacity high voltage is generated by using a 24V or 48V battery power source as an input, or when a large-capacity power conversion is performed in a facility that can obtain only 100V or 200V AC, it is low. Switching current increases with voltage, power loss of semiconductor devices,
The power loss of the transformer increases and the efficiency of the inverter decreases.

【0003】 特に高電圧を発生する場合は、トランス
の巻数が大きくなり、効率が低下する。このため、図7
に示すように、インバータINVの前段に昇圧回路BS
Tを接続し、直流入力電源Eの電圧を約2倍程度に昇圧
した後、電源電圧の4倍、例えば48V電源では200
V、AC100V電源では500Vの耐圧のFET又は
IGBTのようなスイッチング素子Q1〜Q4及びこれ
らに逆並列接続された逆並列ダイオードD1〜D4から
なるブリッジインバータINVで電力変換を行ってい
る。
Particularly when a high voltage is generated, the number of turns of the transformer is increased and the efficiency is reduced. Therefore, in FIG.
As shown in, the booster circuit BS is provided in the preceding stage of the inverter INV.
T is connected and the voltage of the DC input power supply E is boosted to about twice, and then four times the power supply voltage, for example, 200 V for a 48V power supply.
In a 100 V power source for V and AC, power conversion is performed by a bridge inverter INV including switching elements Q1 to Q4 such as FETs or IGBTs having a withstand voltage of 500 V and anti-parallel diodes D1 to D4 anti-parallel connected to these.

【0004】[0004]

【発明が解決しようとする課題】 しかし、このような
従来の昇圧型ブリッジインバータにあっては、昇圧回路
などの電力変換部を別途必要とするため、形状が大きく
なり、またコストがかかり経済的でない。特に制御回路
が2系統になり、複雑になる欠点がある。
However, in such a conventional step-up bridge inverter, a power converter such as a step-up circuit is separately required, so that the size is large and the cost is high, which is economical. Not. In particular, there is a drawback that the control circuit has two systems and becomes complicated.

【0005】 本発明は、このような従来の問題点に着
目してなされたもので、構成の簡単な自己昇圧機能を有
するブリッジ型のインバータ装置を提供することによ
り、上記問題点を解決することを目的とする。
The present invention has been made in view of such conventional problems, and solves the above problems by providing a bridge type inverter device having a self-boosting function with a simple configuration. With the goal.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明
は、上記課題を解決するために、直流入力電源に接続さ
れた昇圧型ブリッジインバータと、その交流側に接続さ
れた共振インダクタと、共振コンデンサとを備え、昇圧
型ブリッジインバータを動作させることにより共振イン
ダクタと共振コンデンサとを共振させて負荷に電力を供
給する回路において、 昇圧型ブリッジインバータは、
スイッチング素子とこれと逆並列の逆並列ダイオードと
をそれぞれ備える第1のアームA1から第4のアームA
4をブリッジに接続してなり、上下に位置する前記第1
のアームA1と第3のアームA3との接続点T3と直流
入力電源の正極との間に第1の昇圧インダクタを接続
し、上下に位置する第2のアームA2と前記第4のアー
ムA4との接続点T4と直流入力電源の正極との間に第
2の昇圧インダクタを接続し、左右に位置する第1のア
ームA1と第2のアームA2との接続点T1と、左右に
位置する第3のアームA3と第4のアームA4との接続
点T2との間にエネルギバンク用コンデンサを接続し、
接続点T3と接続点T4との間から昇圧された交流出力
を取り出す構成であり、 第1と第2の昇圧インダクタ
と、スイッチング素子と、逆並列ダイオードとによりそ
のエネルギバンク用コンデンサを昇圧充電することを特
徴とする昇圧型ブリッジインバータ回路を提供するもの
である。
According to a first aspect of the present invention, in order to solve the above-mentioned problems, a step-up bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up bridge inverter, In a circuit that includes a resonance capacitor and operates a step-up bridge inverter to resonate the resonance inductor and the resonance capacitor to supply power to a load, the step-up bridge inverter is
First arm A1 to fourth arm A each including a switching element and an anti-parallel diode anti-parallel to the switching element
4 is connected to a bridge and is located above and below the first
The first boost inductor is connected between the connection point T3 between the arm A1 and the third arm A3 and the positive electrode of the DC input power supply, and the second arm A2 and the fourth arm A4 located above and below are connected. A second step-up inductor is connected between the connection point T4 and the positive electrode of the DC input power supply, and the connection point T1 between the first arm A1 and the second arm A2 located on the left and right, and the connection point T1 located on the left and right. An energy bank capacitor is connected between the connection point T2 between the third arm A3 and the fourth arm A4,
The configuration is such that a boosted AC output is taken out between the connection point T3 and the connection point T4, and the energy bank capacitor is boosted and charged by the first and second boost inductors, the switching element, and the antiparallel diode. A step-up bridge inverter circuit characterized by the above.

【0007】 請求項2に記載の発明は、上記課題を解
決するために、直流入力電源に接続された昇圧型ハーフ
ブリッジインバータと、その交流側に接続された共振イ
ンダクタと、共振コンデンサとを備え、前記昇圧型ハー
フブリッジインバータを動作させることにより前記共振
インダクタと前記共振コンデンサとを共振させて負荷に
電力を供給する回路において、 昇圧型ハーフブリッジ
インバータは、スイッチング素子とこれと逆並列の逆並
列ダイオードとをそれぞれ備える第1のアームA1及び
第2のアームA2と、エネルギバンク用コンデンサをそ
れぞれ備えた第3のアームA3及び第4のアームA4と
を、ブリッジに接続してなり、上下に位置する第1のア
ームA1と第3のアームA3との接続点T3と直流入力
電源の正極との間に昇圧インダクタを接続し、上下に位
置する第2のアームA2と第4のアームA4との接続点
T4と直流入力電源の負極とを接続し、接続点T3と接
続点T4との間から昇圧された交流出力を取り出す構成
であり、 昇圧インダクタと、スイッチング素子と、逆
並列ダイオードとによりそのエネルギバンク用コンデン
サを昇圧充電することを特徴とする昇圧型ブリッジイン
バータ回路を提供するものである。
In order to solve the above-mentioned problems, the invention according to claim 2 is provided with a step-up half-bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the boost half-bridge inverter, and a resonance capacitor. A circuit for supplying electric power to a load by causing the resonance inductor and the resonance capacitor to resonate by operating the step-up half-bridge inverter, wherein the step-up half-bridge inverter is a switching element and an antiparallel antiparallel circuit. A first arm A1 and a second arm A2 each including a diode, and a third arm A3 and a fourth arm A4 each including an energy bank capacitor are connected to a bridge, and are positioned vertically. Between the connection point T3 between the first arm A1 and the third arm A3 and the positive electrode of the DC input power supply A voltage inductor is connected, the connection point T4 between the second arm A2 and the fourth arm A4 located above and below and the negative electrode of the DC input power supply are connected, and the voltage is boosted from between the connection point T3 and the connection point T4. The present invention provides a step-up bridge inverter circuit, which is configured to take out an AC output and is characterized in that a step-up inductor, a switching element, and an antiparallel diode step-up charge an energy bank capacitor.

【0008】 請求項3に記載の発明は、上記課題を解
決するために、請求項1又は請求項2に記載の発明にお
いて、昇圧インダクタと、第1のアームA1と第2のア
ームA2との接続点T1との間に、転流用ダイオードを
直列接続したことを特徴とする昇圧型ブリッジインバー
タ回路を提供するものである。
In order to solve the above-mentioned problems, the invention according to claim 3 is the same as the invention according to claim 1 or 2, wherein a boost inductor, a first arm A1 and a second arm A2 are provided. The present invention provides a step-up bridge inverter circuit characterized in that a commutation diode is connected in series with a connection point T1.

【0009】 請求項4に記載の発明は、上記課題を解
決するために、請求項1ないし請求項3のいずれかに記
載の発明において、昇圧インダクタと接続点T3及び/
又は接続点T4との間に分離用ダイオードを直列接続し
たことを特徴とする昇圧型ブリッジインバータ回路を提
供するものである。
In order to solve the above-mentioned problems, a fourth aspect of the present invention is the invention according to any one of the first to third aspects, in which the boost inductor and the connection point T3 and / or
Alternatively, the present invention provides a step-up bridge inverter circuit in which a separating diode is connected in series between the connecting point T4.

【0010】 請求項5に記載の発明は、上記課題を解
決するために、直流入力電源に接続された昇圧型ブリッ
ジインバータと、その交流側に接続された共振インダク
タと、共振コンデンサとを備え、 昇圧型ブリッジイン
バータは、スイッチング素子とこれと逆並列の逆並列ダ
イオードとをそれぞれ備える第1のアームA1から第4
のアームA4をブリッジに接続してなり、上下に位置す
る第1のアームA1と第3のアームA3との接続点T3
と直流入力電源の正極との間に第1の昇圧インダクタを
接続し、上下に位置する第2のアームA2と第4のアー
ムA4との接続点T4と直流入力電源の正極との間に第
2の昇圧インダクタを接続し、第1のアームA1と第2
のアームA2との接続点T1と、第3のアームA3と第
4のアームA4との接続点T2間にエネルギバンク用コ
ンデンサを接続し、接続点T3と接続点T4との間から
昇圧された交流出力を取り出す構成であり、昇圧型ブリ
ッジインバータを動作させることにより共振インダクタ
と共振コンデンサとを共振させて負荷に昇圧された電力
を供給する制御方法において、 スイッチング素子をオ
ンオフさせることにより、直流入力電源から第1と第2
の昇圧インダクタに磁気エネルギを蓄え、つぎにこの磁
気エネルギと直流入力電源の電圧とでエネルギバンク用
コンデンサを昇圧充電すると共に、昇圧された交流出力
を供給することを特徴とする昇圧型ブリッジインバータ
回路の制御方法を提供するものである。
In order to solve the above-mentioned problems, a fifth aspect of the present invention includes a step-up bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up bridge inverter, and a resonance capacitor, The step-up bridge inverter includes a first arm A1 to a fourth arm each including a switching element and an antiparallel diode antiparallel thereto.
Of the first arm A1 and the third arm A3 which are formed by connecting the arm A4 of the first arm A3 to the bridge and are connected to the bridge.
And a positive electrode of the DC input power source, the first boost inductor is connected between the second arm A2 and the fourth arm A4, which are located above and below, and the positive electrode of the DC input power source. 2 boost inductors are connected to connect the first arm A1 and the second arm
An energy bank capacitor is connected between the connection point T1 with the arm A2 and the connection point T2 with the third arm A3 and the fourth arm A4, and the voltage is boosted from between the connection point T3 and the connection point T4. In the control method that takes out the AC output and operates the step-up bridge inverter to resonate the resonance inductor and the resonance capacitor to supply the boosted electric power to the load, the DC input by turning the switching element on and off. From power supply to first and second
Of a boosted bridge inverter circuit, in which magnetic energy is stored in a boosted inductor, and the energy bank capacitor is boosted and charged by this magnetic energy and the voltage of a DC input power source, and a boosted AC output is supplied. It provides a control method of.

【0011】 請求項6に記載の発明は、上記課題を解
決するために、直流入力電源に接続された昇圧型ハーフ
ブリッジインバータと、その交流側に接続された共振イ
ンダクタと、共振コンデンサとを備え、 昇圧型ハーフ
ブリッジインバータは、スイッチング素子とこれと逆並
列の逆並列ダイオードとをそれぞれ備える第1のアーム
A1及び第2のアームA2とエネルギバンク用コンデン
サをそれぞれ備えた第3のアームA3及び第4のアーム
A4とをブリッジに接続してなり、上下に位置する第1
のアームA1と第3のアームA3との接続点T3と、直
流入力電源の正極を昇圧インダクタを通して第1のアー
ムA1と第3のアームA3との接続点T3に接続し、直
流入力電源の負極を第3のアームA3と第4のアームA
4との接続点T2に接続し、接続点T3と接続点T4と
の間から昇圧された交流出力を取り出す構成であり、
昇圧型ブリッジインバータを動作させることにより共振
インダクタと共振コンデンサとを共振させて負荷に昇圧
された電力を供給する制御方法において、 スイッチン
グ素子をオンオフさせることにより、直流入力電源から
昇圧インダクタに磁気エネルギを蓄え、つぎにこの磁気
エネルギと直流入力電源の電圧とでエネルギバンク用コ
ンデンサを昇圧充電すると共に、昇圧された交流出力を
供給することを特徴とする昇圧型ブリッジインバータ回
路の制御方法を提供するものである。
In order to solve the above-mentioned problems, the invention according to claim 6 comprises a step-up half-bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up half-bridge inverter, and a resonance capacitor. The step-up half-bridge inverter includes a first arm A1 and a second arm A2 each having a switching element and an anti-parallel diode anti-parallel thereto, and a third arm A3 and an third arm A3 each having an energy bank capacitor. 4 arm A4 is connected to the bridge, and the first
Connecting point T3 between the arm A1 and the third arm A3 and the positive electrode of the DC input power source are connected to the connecting point T3 between the first arm A1 and the third arm A3 through the boost inductor, and the negative electrode of the DC input power source is connected. To the third arm A3 and the fourth arm A
4 is connected to the connection point T2 with the connection point 4 and the boosted AC output is taken out from between the connection points T3 and T4.
In the control method of operating the step-up bridge inverter to resonate the resonance inductor and the resonance capacitor to supply the boosted power to the load, the switching element is turned on and off to transfer the magnetic energy from the DC input power supply to the boost inductor. A method of controlling a step-up bridge inverter circuit characterized by storing and then boosting and charging an energy bank capacitor with this magnetic energy and the voltage of a DC input power supply, and supplying a boosted AC output. Is.

【0012】 請求項7に記載の発明は、上記課題を解
決するために、請求項5又は請求項6に記載の発明にお
いて、逆並列ダイオードに流れる電流を、昇圧インダク
タと接続点T3及び/又は接続点T4との間に直列接続
された転流用ダイオードを通して流すことを特徴とする
昇圧型ブリッジインバータ回路の制御方法を提供するも
のである。
In order to solve the above-mentioned problems, the invention according to claim 7 is the invention according to claim 5 or 6, wherein the current flowing through the antiparallel diode is connected to the boost inductor and the connection point T3 and / or The present invention provides a method for controlling a step-up bridge inverter circuit, which is characterized in that it flows through a commutation diode connected in series with a connection point T4.

【0013】 請求項8に記載の発明は、上記課題を解
決するために、請求項5ないし請求項7のいずれかに記
載の発明において、ブリッジインバータ又はハーフブリ
ッジインバータの入力電圧である昇圧充電されたエネル
ギバンク用コンデンサの電圧を検出し、第1の基準電圧
と比較してその第1の誤差増幅器の出力信号によりフォ
トカプラをオンオフさせ、このフォトカプラの受光回路
を第1のコンパレータの入力端子に入力し、この第1の
コンパレータの他方の入力端子には所定の鋸歯状波の電
圧を入力し、第1のコンパレータの出力信号をAND回
路の一方の入力端子に入力すると共に、 負荷への出力
電圧を検出し、第2の基準電圧と比較してその誤差増幅
器の出力信号を第2のコンパレータの入力端子に入力
し、この第2のコンパレータの出力信号を前記AND回
路の他方の入力端子に入力し、AND回路の出力信号を
ゲート回路の一方の入力端子に入力し、このゲート回路
の他方の入力端子にフリップフロップ回路からゲート回
路の極性を決めるパルス信号を入力し、ゲート回路から
の出力信号により半導体スイッチをオンオフさせ、 定
常時は、第1のコンパレータはほぼ一定の最大パルス幅
の出力信号を送出し、出力電圧の変動に対しては第2の
コンパレータの出力信号によりパルス幅を変調させ、
負荷の短絡時や軽負荷時には、第1のコンパレータは小
さなパルス幅の出力信号を送出してパルス幅を小さくす
るように制御することを特徴とする昇圧型ブリッジイン
バータ回路の制御方法を提供するものである。
In order to solve the above-mentioned problems, the invention according to claim 8 is the invention according to any one of claims 5 to 7, wherein boosting charging, which is an input voltage of a bridge inverter or a half-bridge inverter, is performed. The voltage of the energy bank capacitor is detected, the photo coupler is turned on / off by the output signal of the first error amplifier by comparing it with the first reference voltage, and the light receiving circuit of this photo coupler is connected to the input terminal of the first comparator. The voltage of a predetermined sawtooth wave is input to the other input terminal of the first comparator, the output signal of the first comparator is input to one input terminal of the AND circuit, and The output voltage is detected and compared with the second reference voltage, and the output signal of the error amplifier is input to the input terminal of the second comparator. The output signal of the gate circuit is input to the other input terminal of the AND circuit, the output signal of the AND circuit is input to one input terminal of the gate circuit, and the other input terminal of the gate circuit is connected from the flip-flop circuit to the gate circuit. The pulse signal that determines the polarity of is input, the semiconductor switch is turned on and off by the output signal from the gate circuit, and during the constant period, the first comparator outputs the output signal with a substantially constant maximum pulse width, which causes fluctuations in the output voltage. On the other hand, the pulse width is modulated by the output signal of the second comparator,
A method for controlling a step-up bridge inverter circuit, wherein the first comparator outputs an output signal having a small pulse width and controls so as to reduce the pulse width when the load is short-circuited or lightly loaded. Is.

【0014】[0014]

【発明の実施の形態】 図1は、本発明の第1の実施の
形態を説明するための図であり、昇圧機能を有するブリ
ッジインバータ回路のスイッチング素子をPWM制御す
ることにより、インバータ回路の直流入力端子間の電圧
を直流入力電源の電圧よりも昇圧すると同時に、負荷側
へ通常のインバータ回路と同様に電力を供給するPWM
制御型の直列共振コンバータを示している。
FIG. 1 is a diagram for explaining a first embodiment of the present invention, in which a switching element of a bridge inverter circuit having a step-up function is PWM-controlled so that the DC voltage of the inverter circuit is reduced. PWM that boosts the voltage between the input terminals above the voltage of the DC input power supply and at the same time supplies power to the load side in the same way as a normal inverter circuit
1 shows a controlled series resonant converter.

【0015】 図1において、Eはバッテリ又は商用交
流電力を整流する整流器などからなる直流入力電源、Q
1〜Q4はFET又はIGBTのような電力用半導体素
子からなるスイッチング素子、D1〜D4は各スイッチ
ング素子に逆並列に接続されたダイオードであるが、F
ETの場合には通常、FETのボディダイオードが使用
されるので、省略できる。このブリッジインバータ構成
は、スイッチング素子Q1〜Q4と対応するダイオード
D1〜D4の逆並列接続回路それぞれを1アームとし
て、第1ないし第4のアームA1〜A4をブリッジに接
続することにより得られる。
In FIG. 1, E is a DC input power source including a battery or a rectifier for rectifying commercial AC power, and Q.
1 to Q4 are switching elements formed of power semiconductor elements such as FETs or IGBTs, and D1 to D4 are diodes connected in antiparallel to the respective switching elements.
In the case of ET, since the body diode of the FET is usually used, it can be omitted. This bridge inverter configuration is obtained by connecting the first to fourth arms A1 to A4 to the bridge with each antiparallel connection circuit of the diodes D1 to D4 corresponding to the switching elements Q1 to Q4 as one arm.

【0016】 ブリッジ構成の直流端子間、つまり上側
の第1のアームA1と第2のアームA2との接続点T1
と、下側の第3のアームA3と第4のアームA4との接
続点T2との間には、電解コンデンサのような大容量の
エネルギバンク用コンデンサC1がエネルギバンクとし
て接続され、第1のアームA1と第3のアームA3との
接続点T3と、第2のアームA2と第4のアームA4と
の接続点T4との間、即ち交流端子間に共振インダクタ
LO 、直列共振コンデンサCO 、高電圧トランスTF、
整流回路BD、平滑コンデンサCS 、負荷RL が接続さ
れる。
Between the DC terminals of the bridge configuration, that is, the connection point T1 between the upper first arm A1 and the second arm A2
And a connection point T2 between the lower third arm A3 and the fourth arm A4, a large-capacity energy bank capacitor C1 such as an electrolytic capacitor is connected as an energy bank. Between the connection point T3 between the arm A1 and the third arm A3 and the connection point T4 between the second arm A2 and the fourth arm A4, that is, between the AC terminals, the resonance inductor LO, the series resonance capacitor CO, and Voltage transformer TF,
A rectifier circuit BD, a smoothing capacitor CS, and a load RL are connected.

【0017】 次に、本発明の特徴とも言える昇圧イン
ダクタL1及び/又は昇圧インダクタL2が、直流入力
電源Eの正極とブリッジ構成の交流端子である接続点T
3,T4との間にそれぞれ接続され、これらで昇圧機能
一体型のブリッジインバータ回路を構成する。
Next, the step-up inductor L1 and / or the step-up inductor L2, which is a feature of the present invention, is connected to the positive electrode of the DC input power source E and the connection point T which is an AC terminal in a bridge configuration.
3 and T4, which are respectively connected to form a bridge inverter circuit integrated with a boosting function.

【0018】 スイッチング素子Q1〜Q4は、出力電
圧を一定に保つようにスイッチングレギュレータコント
ロールICなどの制御回路CCで通常のPWM制御され
る。ここで、上アームA1,A2のスイッチング素子Q
1,Q2は、通常、下アームA3,A4のスイッチング
素子Q3,Q4のオン期間と同じオン期間で動作し、主
に共振インダクタLO と並列共振コンデンサCO とで決
められる共振周波数とほぼ等しい周波数で動作を行う。
The switching elements Q1 to Q4 are normally PWM-controlled by a control circuit CC such as a switching regulator control IC so as to keep the output voltage constant. Here, the switching element Q of the upper arms A1 and A2
1 and Q2 normally operate in the same ON period as the ON periods of the switching elements Q3 and Q4 of the lower arms A3 and A4, and have a frequency substantially equal to the resonance frequency mainly determined by the resonance inductor LO and the parallel resonance capacitor CO. Take action.

【0019】 スイッチング素子Q1〜Q4は、通常の
ブリッジインバータと同様に、図3に示すようにQ1と
Q4、Q2とQ3の対でスイッチング動作を行っう。例
えば、スイッチング素子Q2とQ3がオンのとき、これ
らスイッチング素子は実質的に同一のパルス幅でオン、
オフ動作を行い、エネルギバンク用コンデンサC1のエ
ネルギを負荷側に供給しながら、直流入力電源Eから昇
圧インダクタL1にエネルギを蓄える。そして、すべて
のスイッチング素子Q1〜Q4がオフの期間に昇圧イン
ダクタL1のエネルギ、及び昇圧インダクタL2にもエ
ネルギが蓄積されていればそのエネルギは分離用ダイオ
ードD5,D6を通してエネルギバンク用コンデンサC
1に放出されてこれを充電する。
The switching elements Q1 to Q4 perform switching operation with a pair of Q1 and Q4 and Q2 and Q3 as shown in FIG. 3, similarly to a normal bridge inverter. For example, when switching elements Q2 and Q3 are on, these switching elements are turned on with substantially the same pulse width,
The off operation is performed, and the energy of the energy bank capacitor C1 is supplied to the load side, and the energy is stored in the boost inductor L1 from the DC input power source E. Then, if energy of the boost inductor L1 and energy is also accumulated in the boost inductor L2 during a period in which all the switching elements Q1 to Q4 are off, the energy is stored in the energy bank capacitor C through the separating diodes D5 and D6.
It is released to 1 to charge it.

【0020】 同様に、スイッチング素子Q1とQ4が
オンのとき、エネルギバンク用コンデンサC1のエネル
ギを負荷側に電力を供給しながら、直流入力電源Eから
昇圧インダクタL2にエネルギを蓄える。そして、すべ
てのスイッチング素子Q1〜Q4がオフの期間に、昇圧
インダクタL2のエネルギ、及び昇圧インダクタL1に
もエネルギが蓄積されていればそのエネルギは分離用ダ
イオードD5,D6を通してエネルギバンク用コンデン
サC1に放出されてこれを充電する。このようにしてエ
ネルギバンク用コンデンサC1はエネルギバンクとして
作用し、その直流電圧は交流に変換されて負荷側に供給
さる。この交流電圧は、共振インダクタンスLO と並列
共振コンデンサCO を通してトランスTFの1次巻線に
供給され、2次巻線に発生する交流電圧は、整流回路B
Dと平滑コンデンサCS により直流に変換されて、負荷
RL に供給される。つまり、スイッチング素子Q1〜Q
4は、通常のブリッジインバータ回路と同様に、コンバ
ータ回路の出力電圧を一定に保つようPWM制御され
る。
Similarly, when the switching elements Q1 and Q4 are on, the energy of the energy bank capacitor C1 is supplied to the load side, and the energy is stored in the boost inductor L2 from the DC input power source E. Then, when all the switching elements Q1 to Q4 are off, the energy of the boost inductor L2 and the energy stored in the boost inductor L1 are stored in the energy bank capacitor C1 through the separating diodes D5 and D6. It is released and charges it. In this way, the energy bank capacitor C1 acts as an energy bank, and its DC voltage is converted into AC and supplied to the load side. This AC voltage is supplied to the primary winding of the transformer TF through the resonance inductance LO and the parallel resonance capacitor CO, and the AC voltage generated in the secondary winding is rectified by the rectifier circuit B.
It is converted into direct current by D and the smoothing capacitor CS and supplied to the load RL. That is, the switching elements Q1 to Q
4 is PWM-controlled so as to keep the output voltage of the converter circuit constant, as in a normal bridge inverter circuit.

【0021】 図2は図1の等価回路である。図1のイ
ンバータ回路は、昇圧インダクタL1とL2、昇圧用ス
イッチング素子Q3’とQ4’、転流用ダイオードD
1’とD2’からなる2つの昇圧回路とブリッジインバ
ータを組み合わせたものと等価であると考えられる。
FIG. 2 is an equivalent circuit of FIG. The inverter circuit of FIG. 1 includes boost inductors L1 and L2, boost switching elements Q3 ′ and Q4 ′, and a commutation diode D.
It is considered to be equivalent to a combination of two booster circuits 1'and D2 'and a bridge inverter.

【0022】 ダッシュの付いた部品は、図1の回路で
はインバータが兼用する。即ち、昇圧用スイッチング素
子Q3’,Q4’は、下アームA3,A4のスイッチン
グ素子Q3,Q4が兼用する。また、転流ダイオードD
1’,D2’は上アームA1,A2のスイッチング素子
Q1,Q2の逆並列ダイオードD1,D2が兼用する。
Inverters in the circuit of FIG. 1 also serve as components with dashes. That is, the boosting switching elements Q3 'and Q4' are also used by the switching elements Q3 and Q4 of the lower arms A3 and A4. Also, the commutation diode D
The antiparallel diodes D1 and D2 of the switching elements Q1 and Q2 of the upper arms A1 and A2 also serve as 1'and D2 '.

【0023】 図1の回路では、昇圧動作をインバータ
回路が同時に行っている。下アームA3のスイッチング
素子Q3がオンしているとき、励磁電流は直流入力電源
Eから昇圧インダクタL1、分離用ダイオードD5及び
スイッチング素子Q3を通して流れ、昇圧インダクタL
1に磁気エネルギを蓄積する。
In the circuit of FIG. 1, the inverter circuit simultaneously performs the boosting operation. When the switching element Q3 of the lower arm A3 is turned on, the exciting current flows from the DC input power source E through the step-up inductor L1, the separating diode D5 and the switching element Q3, and the step-up inductor L3.
1 stores magnetic energy.

【0024】 次にスイッチング素子Q3がオフする
と、昇圧インダクタL1の磁気エネルギはダイオードD
5,D1を介してエネルギバンク用コンデンサC1を充
電する。スイッチング素子Q3がオフした後、今度はス
イッチング素子Q4がオンし、直流入力電源Eから昇圧
インダクタL2、分離用ダイオードD6及びスイッチン
グ素子Q4を通して励磁電流が流れ、昇圧インダクタL
2に磁気エネルギを蓄積する。スイッチング素子Q4が
オフすると、磁気エネルギはダイオードD6,D2を介
してエネルギバンク用コンデンサC1を充電する。
Next, when the switching element Q3 is turned off, the magnetic energy of the boost inductor L1 is changed to the diode D.
The energy bank capacitor C1 is charged via 5, 5 and D1. After the switching element Q3 is turned off, the switching element Q4 is turned on this time, and an exciting current flows from the DC input power source E through the boost inductor L2, the separating diode D6 and the switching element Q4, and the boost inductor L
2 stores magnetic energy. When the switching element Q4 is turned off, the magnetic energy charges the energy bank capacitor C1 via the diodes D6 and D2.

【0025】 このようなインバータでは、各スイッチ
ング素子のデューティサイクルは最大で50%弱であ
り、したがって、この回路のように昇圧回路をインバー
タと一体化することにより、各スイッチング素子のデュ
ーティサイクルは50%を越えないから、昇圧インダク
タL1又はL2に蓄えられたエネルギの放出時間を確保
できる。
In such an inverter, the duty cycle of each switching element is less than 50% at the maximum, and therefore, by integrating the booster circuit with the inverter as in this circuit, the duty cycle of each switching element is 50%. %, The energy stored in the boost inductor L1 or L2 can be discharged for a long time.

【0026】 図2に示す等価回路により昇圧作用につ
いて説明すると、スイッチング素子Q3’又はQ4’の
オン期間に昇圧インダクタL1又はL2に印加される電
圧、つまり直流入力電源Eの電圧をVI とし、昇圧回路
部の出力電圧、つまりエネルギバンク用コンデンサC1
の両端の電圧をVO とすると、スイッチング素子Q3’
又はQ4’のオフ期間に昇圧インダクタL1又はL2に
印加される電圧は(VO −VI )となる。したがって、
昇圧インダクタL1又はL2のインダクタンスをLとす
ると、昇圧インダクタL1又はL2に流れる電流が連続
的な場合、定常状態では、オン期間TONとオフ期間TOF
F の昇圧インダクタL1又はL2を流れる電流の変化分
が等しいから、VI ・TON/L=(VO −VI )・TOF
F /Lとなり、これより出力電圧VO は、VO =(TON
+TOFF )VI /TOFF となる。
Explaining the boosting action with the equivalent circuit shown in FIG. 2, the voltage applied to the boosting inductor L1 or L2 during the ON period of the switching element Q3 ′ or Q4 ′, that is, the voltage of the DC input power source E is VI, and the boosting operation is performed. Output voltage of circuit section, that is, energy bank capacitor C1
Let VO be the voltage across the switching element Q3 '.
Alternatively, the voltage applied to the boost inductor L1 or L2 during the off period of Q4 'is (VO-VI). Therefore,
When the inductance of the step-up inductor L1 or L2 is L, when the current flowing through the step-up inductor L1 or L2 is continuous, in the steady state, the ON period TON and the OFF period TOF are set.
Since the amount of change in the current flowing through the boosting inductor L1 or L2 of F is equal, VI.multidot.TON / L = (VO-VI) .multidot.TOF
F / L, and the output voltage VO becomes VO = (TON
+ TOFF) VI / TOFF.

【0027】 スイッチング素子Q3’又はQ4’のデ
ューティサイクルをほぼ50%とすると、VO =(0.
5+0.5)VI /0.5=2VI となり、したがっ
て、電流が定常状態の場合、出力電圧VO は電源電圧V
I のほぼ2倍に昇圧された電圧となる。このことは、イ
ンバータのデューティサイクルをほぼ50%とすると、
インバータ回路の直流入力端子T1、T2間に印加され
る直流入力電圧が電源電圧VI の約2倍になることを示
す。
Assuming that the duty cycle of the switching element Q3 'or Q4' is approximately 50%, VO = (0.
5 + 0.5) VI / 0.5 = 2VI, so that when the current is in a steady state, the output voltage VO is equal to the power supply voltage V
The voltage is boosted to almost twice as high as I. This means that if the duty cycle of the inverter is almost 50%,
It is shown that the DC input voltage applied between the DC input terminals T1 and T2 of the inverter circuit becomes about twice the power supply voltage VI.

【0028】 次に仮に、図1において、昇圧インダク
タL1,L2を共用して1個、例えばL1のみにし、分
離用ダイオードD6のアノードを昇圧インダクタL1と
分離用ダイオードD5との接続点に接続した場合には、
ブリッジインバータの両側の電力を1個の昇圧インダク
タL1で供給しなければならないため、その蓄えられた
エネルギを放出する時間が確保し難くなり、インバータ
の入力電圧は電源電圧の数倍になり、同時に電源電流が
増加するので、商用電源を入力源とするような電源にと
っては一般的に好ましくない。
Next, in FIG. 1, tentatively, the boosting inductors L1 and L2 are shared and only one, for example, L1 is connected, and the anode of the separating diode D6 is connected to the connection point between the boosting inductor L1 and the separating diode D5. in case of,
Since the power on both sides of the bridge inverter must be supplied by one boost inductor L1, it becomes difficult to secure the time for discharging the stored energy, and the input voltage of the inverter becomes several times the power supply voltage, and at the same time, Since the power supply current increases, it is generally not preferable for a power supply using a commercial power supply as an input source.

【0029】 例えば、図2で説明した、スイッチング
素子Q3’又はQ4’のデューティサイクルが45%で
あったとすると、単一の昇圧インダクタL1に供給され
る電流のデューティサイクルは90%になるから、VO
=(0.9+0.1)VI /0.1=10VI となり、
入力をAC100Vとした場合、出力電圧が1000V
となってしまい、商用交流電圧を降圧せずに用いた場合
には実用的でない。しかし、可搬型の電子機器の場合の
ように、蓄電池又は電池を直流入力電源として、低い直
流入力電圧で用いる場合には適している場合もあること
が分かる。
For example, if the duty cycle of the switching element Q3 ′ or Q4 ′ described in FIG. 2 is 45%, the duty cycle of the current supplied to the single boost inductor L1 is 90%, VO
= (0.9 + 0.1) VI / 0.1 = 10VI,
When the input is AC100V, the output voltage is 1000V
Therefore, it is not practical when the commercial AC voltage is used without being stepped down. However, as in the case of portable electronic devices, it can be seen that it may be suitable when a storage battery or a battery is used as a DC input power source with a low DC input voltage.

【0030】 図4は本発明の第2の実施の形態を説明
するための図である。このような昇圧型のインバータ回
路では、負荷短絡時や負荷開放時にはエネルギバンク用
コンデンサC1の両端の電圧は、定格負荷よりもかなり
上昇することがある。したがって、負荷短絡又は負荷開
放時においてはインバータ入力電圧の上昇を抑制する必
要があり、この実施の形態はインバータ入力電圧の電圧
制限機能が付加された制御回路を備える。主回路は、図
1と同様であるので説明を省略する。
FIG. 4 is a diagram for explaining the second embodiment of the present invention. In such a booster type inverter circuit, the voltage across the energy bank capacitor C1 may be considerably higher than the rated load when the load is short-circuited or opened. Therefore, it is necessary to suppress an increase in the inverter input voltage when the load is short-circuited or opened, and this embodiment includes a control circuit to which a voltage limiting function for the inverter input voltage is added. The main circuit is the same as that in FIG. 1, so description thereof will be omitted.

【0031】 インバータ入力電圧であるエネルギバン
ク用コンデンサC1の両端の電圧は、分圧抵抗R1と電
圧検出抵抗R2により検出される。誤差増幅器AP1は
その検出電圧と基準電圧源E1の基準電圧とを比較し、
その誤差電圧を抵抗R3を通してフォトカプラPに与え
る。定常時には、エネルギバンク用コンデンサC1の両
端の電圧の検出電圧が基準電圧源E1の基準電圧よりも
低いので、フォトカプラPはオンしないから、第1のコ
ンパレータCM1の一方の入力端子には、抵抗R4を通
して高レベルの入力電圧が与えられる。コンパレータC
M1はその高レベルの入力電圧と図示しない制御回路に
より作られた鋸歯状波とを比較し、定常時は、ほぼ一定
の最大パルス幅の第1のパルス信号を出力する。
The voltage across the energy bank capacitor C1 which is the inverter input voltage is detected by the voltage dividing resistor R1 and the voltage detecting resistor R2. The error amplifier AP1 compares the detected voltage with the reference voltage of the reference voltage source E1,
The error voltage is given to the photocoupler P through the resistor R3. In the steady state, the detection voltage of the voltage across the energy bank capacitor C1 is lower than the reference voltage of the reference voltage source E1, so the photocoupler P does not turn on. Therefore, one input terminal of the first comparator CM1 has a resistor A high level input voltage is provided through R4. Comparator C
M1 compares its high level input voltage with a sawtooth wave generated by a control circuit (not shown), and outputs a first pulse signal having a substantially constant maximum pulse width in a steady state.

【0032】 他方、DCーDCコンバータの出力電圧
検出信号は、分圧抵抗R5と電圧検出抵抗R6により検
出され、第2の誤差増幅器AP2はその出力検出電圧と
基準電圧源E2の基準電圧とを比較して、誤差増幅信号
を第2のコンパレータCM2の一方の入力端子に与え
る。第2のコンパレータCM2はその誤差増幅信号と鋸
歯状波電圧とを比較し、パルス幅変調信号を出力する。
このパルス幅変調信号は、第1と第2のゲート回路G
1,G2のそれぞれの入力端子の一方の入力端子に印加
されると共に、アンド回路ADの一方の入力端子に与え
られる。
On the other hand, the output voltage detection signal of the DC-DC converter is detected by the voltage dividing resistor R5 and the voltage detecting resistor R6, and the second error amplifier AP2 outputs the output detection voltage and the reference voltage of the reference voltage source E2. By comparison, the error amplified signal is given to one input terminal of the second comparator CM2. The second comparator CM2 compares the error amplification signal with the sawtooth wave voltage and outputs a pulse width modulation signal.
This pulse width modulation signal is used for the first and second gate circuits G
It is applied to one input terminal of each of the input terminals 1 and G2, and is also applied to one input terminal of the AND circuit AD.

【0033】 アンド回路ADは、第1のコンパレータ
CM1からのほぼ一定の最大パルス幅のパルス信号と、
第2のコンパレータCM2からのパルス幅変調信号とを
AND論理し、それら信号の重なり幅に依存するパルス
幅を有するパルス信号を第3、第4のゲート回路G3、
G4のそれぞれの入力端子の一方の入力端子に印加す
る。
The AND circuit AD includes a pulse signal having a substantially constant maximum pulse width from the first comparator CM1.
AND logic is applied to the pulse width modulation signal from the second comparator CM2, and a pulse signal having a pulse width depending on the overlapping width of those signals is output to the third and fourth gate circuits G3,
The voltage is applied to one of the input terminals of G4.

【0034】 ゲート回路G1,G2,G3,G4のそ
れぞれの入力端子の他方の入力端子には、フリップフロ
ップ回路FFから矩形パルスが印加される。フリップフ
ロップ回路FFから供給されるパルスの極性は、ゲート
回路G1とG2、ゲート回路G3とG4がそれぞれ逆極
性で、ゲート回路G1とG3、ゲート回路G2とG4が
それぞれ同極性である。ゲート回路G1,G2,G3,
G4は前述のようなパルス幅変調信号とパルスとを受け
て、図3に示すような駆動信号をスイッチング素子Q1
〜Q4にそれぞれ与える。
A rectangular pulse is applied from the flip-flop circuit FF to the other input terminal of each of the input terminals of the gate circuits G1, G2, G3, G4. Regarding the polarity of the pulse supplied from the flip-flop circuit FF, the gate circuits G1 and G2, the gate circuits G3 and G4 have opposite polarities, and the gate circuits G1 and G3, and the gate circuits G2 and G4 have the same polarities. Gate circuits G1, G2, G3
G4 receives the pulse width modulation signal and the pulse as described above, and outputs the drive signal as shown in FIG. 3 to the switching element Q1.
To Q4 respectively.

【0035】 前述からも分かるように、定常時は、コ
ンデンサC1の両端の電圧の検出電圧が基準電圧源E1
の基準電圧よりも低いので、コンパレータCM1はほぼ
一定の最大パルス幅のパルス信号を出力するから、実質
的には、スイッチング素子Q1,Q2は出力を一定に保
つように出力誤差信号によってPWM制御され、スイッ
チング素子Q3,Q4はスイッチング素子Q2,Q1そ
れぞれと同期して実質的に等しいパルス幅でスイッチン
グ動作を行う。
As can be seen from the above, in the steady state, the detected voltage across the capacitor C1 is the reference voltage source E1.
Since the comparator CM1 outputs a pulse signal having a substantially constant maximum pulse width, the switching elements Q1 and Q2 are substantially PWM-controlled by the output error signal so as to keep the output constant. The switching elements Q3 and Q4 perform a switching operation with substantially equal pulse widths in synchronization with the switching elements Q2 and Q1, respectively.

【0036】 次に、短絡又は軽負荷によってインバー
タ入力電圧が設定電圧、つまりエネルギバンク用コンデ
ンサC1の両端の電圧の検出電圧が基準電圧源E1の基
準電圧を越えたとすると、誤差増幅器AP1の誤差増幅
信号は増大し、フォトカプラPが導通してフォトカプラ
Pの発光ダイオードの電流を増加させ、その受光トラン
ジスタをオンさせる。この結果、電圧源(+15V)か
ら抵抗R4及びフォトカプラPの受光トランジスタを通
して電流が流れ、そのコレクタ電圧が減少する。このコ
レクタ電圧の低下により第1のコンパレータCM1への
入力端子電圧が低下し、第1のコンパレータCM1が出
力するパルス信号のパルス幅は小さくなる。つまり、エ
ネルギバンク用コンデンサC1の両端の電圧を制限値に
維持するよう、第1のコンパレータCM1が出力するパ
ルス信号のパルス幅は小さくなる。第1のコンパレータ
CM1の出力パルスの時間幅が制限されるのに伴い、ゲ
ート回路G3とG4から出力される駆動信号の時間幅が
図3の鎖線から実線で示すように制限される。この結
果、スイッチング素子Q3、Q4のオン時間が制限さ
れ、インバータ入力電圧の上昇を抑制する。この設定制
限電圧の選定条件は、定格負荷時のインバータ入力電圧
Vo以上であり、また無負荷時にも定格出力電圧を維持
できる電圧である。
Next, if the inverter input voltage exceeds the reference voltage of the reference voltage source E1 by the short circuit or the light load, the inverter input voltage exceeds the reference voltage of the set voltage, that is, the voltage across the energy bank capacitor C1, the error amplification of the error amplifier AP1. The signal increases and the photocoupler P conducts, increasing the current in the light emitting diode of the photocoupler P and turning on its light receiving transistor. As a result, a current flows from the voltage source (+ 15V) through the resistor R4 and the light receiving transistor of the photocoupler P, and the collector voltage thereof decreases. Due to this decrease in the collector voltage, the input terminal voltage to the first comparator CM1 decreases, and the pulse width of the pulse signal output from the first comparator CM1 decreases. That is, the pulse width of the pulse signal output from the first comparator CM1 is reduced so that the voltage across the energy bank capacitor C1 is maintained at the limit value. As the time width of the output pulse of the first comparator CM1 is limited, the time width of the drive signal output from the gate circuits G3 and G4 is limited as shown by the chain line to the solid line in FIG. As a result, the ON time of the switching elements Q3 and Q4 is limited, and the rise of the inverter input voltage is suppressed. The conditions for selecting the set limit voltage are a voltage equal to or higher than the inverter input voltage Vo at the rated load, and a voltage that can maintain the rated output voltage even when there is no load.

【0037】 次に、図5に示す別の実施例は、スイッ
チング素子Q1〜Q4としてMOSFETを用いた場
合、MOSFETのボディダイオードD1,D2の負担
を減少させるために、転流用ダイオードD7,D8を別
途設けたものである。昇圧インダクタL1又はL2に蓄
積された磁気エネルギを、MOSFETのボデイダイオ
ードを使用せずに、又はほとんど使用せずに外部に設け
た転流用ダイオードD7又はD8を通してエネルギバン
ク用コンデンサC1に流すことで、MOSFETの負担
を減少させている。
Next, in another embodiment shown in FIG. 5, when MOSFETs are used as the switching elements Q1 to Q4, commutation diodes D7 and D8 are provided in order to reduce the load on the body diodes D1 and D2 of the MOSFETs. It is provided separately. By flowing the magnetic energy stored in the boost inductor L1 or L2 to the energy bank capacitor C1 through the commutation diode D7 or D8 provided outside without using the body diode of the MOSFET or hardly using it, It reduces the load on the MOSFET.

【0038】 さらに、転流用ダイオードD7をMOS
FETQ1と分離用ダイオードD5とに跨がって、また
ダイオードD8をMOSFETQ2と分離用ダイオード
D6とに跨がって接続することにより、昇圧エネルギを
ダイオードD7,D8を通して流すので、昇圧インダク
タL1又はL2に蓄積された磁気エネルギが分離用ダイ
オードD5,D6を通して流れないので、それらの電力
損失を軽減できる。なお、図5において図1に示した記
号と同一の記号は相当する部材を示すものとする。
Further, the commutation diode D7 is a MOS
By connecting the diode Q8 across the FET Q1 and the separating diode D5 and across the MOSFET Q2 and the separating diode D6, the boosting energy flows through the diodes D7 and D8. Therefore, the boosting inductor L1 or L2 is connected. Since the magnetic energy stored in the capacitor does not flow through the separating diodes D5 and D6, their power loss can be reduced. In FIG. 5, the same symbols as those shown in FIG. 1 indicate corresponding members.

【0039】 次に、本発明の別の実施の形態として、
図6に示すようにハーフブリッジインバータで構成する
こともできる。この場合、ハーフブリッジを構成するよ
うエネルギバンク用コンデンサC1,C2に接続された
スイッチング素子Q1とQ2との接続点T3と直流入力
電源Eとの間に昇圧インダクタLと分離用ダイオードD
との直列接続体を接続する。ハーフブリッジインバータ
のスイッチング素子Q2と、スイッチング素子Q1に逆
並列のダイオードD1、分離用ダイオードD及び昇圧イ
ンダクタLにて昇圧回路を構成する。回路動作は前述の
ブリッジインバータとほぼ同様の考えられるので省略す
る。ハーフブリッジであるため、昇圧インダクタは一つ
ですむ。
Next, as another embodiment of the present invention,
As shown in FIG. 6, a half bridge inverter may be used. In this case, between the DC input power source E and the connection point T3 between the switching elements Q1 and Q2 connected to the energy bank capacitors C1 and C2 so as to form a half bridge, the boost inductor L and the separation diode D are provided.
Connect the series connection with. A step-up circuit is constituted by the switching element Q2 of the half-bridge inverter, the diode D1 antiparallel to the switching element Q1, the separation diode D, and the step-up inductor L. Since the circuit operation is considered to be almost the same as that of the bridge inverter described above, the description thereof will be omitted. Since it is a half bridge, only one boost inductor is required.

【0040】 この回路の動作について簡単に説明す
る。コンデンサバンクとして作用するエネルギバンク用
コンデンサC1,C2が所定電圧まで充電されていると
する。先ず、スイッチング素子Q2がターンオンする
と、エネルギバンク用コンデンサC2のエネルギはトラ
ンスTFの1次巻線、共振用インダクタL0 、接続点T
3及びスイッチング素子Q2からなる閉回路で放電さ
れ、負荷側へ供給される。また、このとき直流入力電源
Eから昇圧インダクタL、分離用ダイオードD、接続点
T3及びスイッチング素子Q2を通して電流が流れ、昇
圧インダクタLに磁気エネルギが蓄えられる。
The operation of this circuit will be briefly described. It is assumed that the energy bank capacitors C1 and C2 acting as a capacitor bank are charged to a predetermined voltage. First, when the switching element Q2 is turned on, the energy of the energy bank capacitor C2 is transferred to the primary winding of the transformer TF, the resonance inductor L0, and the connection point T.
It is discharged in a closed circuit composed of 3 and the switching element Q2 and supplied to the load side. At this time, a current flows from the DC input power source E through the boost inductor L, the separation diode D, the connection point T3 and the switching element Q2, and magnetic energy is stored in the boost inductor L.

【0041】 そして、スイッチング素子Q2がターン
オフすると、昇圧インダクタLに蓄えられた磁気エネル
ギはスイッチング素子Q1と逆並列の逆並列ダイオード
D1を通してエネルギバンク用コンデンサC1,C2及
び直流入力電源Eを通して流れ、エネルギバンク用コン
デンサC1,C2を充電する。次に、スイッチング素子
Q1がターンオンすると、エネルギバンク用コンデンサ
C1に蓄えられたエネルギはスイッチング素子Q1、接
続点T3、共振用インダクタL0 、トランスTFの1次
巻線、及び接続点T4を通して放電され、負荷側に供給
される。この回路構成では、接続点T1とT2間の電圧
を直流入力電源Eの電圧よりも容易に高くすることがで
きる。
When the switching element Q2 is turned off, the magnetic energy stored in the boosting inductor L flows through the energy bank capacitors C1 and C2 and the DC input power source E through the antiparallel diode D1 which is antiparallel to the switching element Q1. The bank capacitors C1 and C2 are charged. Next, when the switching element Q1 is turned on, the energy stored in the energy bank capacitor C1 is discharged through the switching element Q1, the connection point T3, the resonance inductor L0, the primary winding of the transformer TF, and the connection point T4. Supplied to the load side. With this circuit configuration, the voltage between the connection points T1 and T2 can be easily made higher than the voltage of the DC input power source E.

【0042】 ここで、エネルギバンク用コンデンサC
1の充電路は、直流入力電源Eの正極→昇圧インダクタ
L→分離用ダイオードD→逆並列ダイオードD1→コン
デンサC1→C2→直流入力電源Eの負極からなるルー
プ、及び直流入力電源Eの正極→昇圧インダクタL→分
離用ダイオードD→逆並列ダイオードD1→コンデンサ
C1→トランスTFの1次巻線→共振用インダクタL0
→スイッチング素子Q2→直流入力電源Eの負極からな
るループの2回路である。
Here, the energy bank capacitor C
The charging path of No. 1 is a positive electrode of the DC input power source E → step-up inductor L → separation diode D → anti-parallel diode D1 → capacitor C1 → C2 → a loop composed of the negative electrode of the DC input power source E, and the positive electrode of the DC input power source E → Step-up inductor L → separation diode D → anti-parallel diode D1 → capacitor C1 → transformer TF primary winding → resonance inductor L0
-> Switching element Q2-> two circuits of a loop composed of the negative electrode of the DC input power source E.

【0043】 また、エネルギバンク用コンデンサC2
の充電路は、直流入力電源Eの正極→昇圧インダクタL
→分離用ダイオードD→逆並列ダイオードD1→コンデ
ンサC1→C2→直流入力電源Eの負極からなるルー
プ、及び直流入力電源Eの正極→昇圧インダクタL→分
離用ダイオードD→接続点T3→共振用インダクタL0
→トランスTFの1次巻線→コンデンサC2→直流入力
電源Eの負極からなるループの2回路である。したがっ
て、エネルギバンク用コンデンサC1,C2の充電エネ
ルギは十分に確保される。
Further, the energy bank capacitor C2
The charging path of is the positive electrode of the DC input power supply E → the boost inductor L
→ Separation diode D → Antiparallel diode D1 → Capacitor C1 → C2 → Loop consisting of negative pole of DC input power supply E and positive pole of DC input power supply E → Boost inductor L → Separation diode D → Connection point T3 → Resonance inductor L0
→ The primary winding of the transformer TF → The capacitor C2 → The loop of two loops consisting of the negative pole of the DC input power source E. Therefore, sufficient charging energy for the energy bank capacitors C1 and C2 is ensured.

【0044】 なお、スイッチング素子Q1〜Q4とし
てIGBT、サイリスタ、又はバイポーラートランジス
タなどボディダイオードを備えない半導体装置が用いら
れる場合には、スイッチング素子Q1〜Q4それぞれと
逆並列にダイオードを別途接続する必要がある。
When a semiconductor device such as an IGBT, a thyristor, or a bipolar transistor that does not have a body diode is used as the switching elements Q1 to Q4, it is necessary to separately connect a diode in antiparallel with each of the switching elements Q1 to Q4. There is.

【0045】 また、インバータ回路の形式として、出
力制御に周波数制御を用いた直列共振形回路でも適用で
き、この場合には、入力電圧制限回路に周波数変調機能
とPWM機能を併用することが可能である。
Further, as the form of the inverter circuit, a series resonance type circuit using frequency control for output control can also be applied. In this case, the frequency modulation function and the PWM function can be used together in the input voltage limiting circuit. is there.

【0046】 さらに、分離用ダイオードは昇圧インダ
クタのインダクタンス値が小さい場合には必要である
が、そのインダクタンス値が比較的大きい場合には省略
しても回路に悪影響を生じない。
Further, the separating diode is necessary when the inductance value of the boost inductor is small, but when the inductance value is relatively large, even if omitted, it does not adversely affect the circuit.

【0047】[0047]

【発明の効果】以上述べたように、本発明は、簡単な構
成で比較的低い電源電圧を昇圧して交流に変換する昇圧
機能一体型のブリッジインバータ回路を提供するもので
あり、構成部品の減少による電力損失の低減、コストの
削減などの効果が得られる。
As described above, the present invention provides a bridge inverter circuit integrated with a boosting function for boosting a relatively low power supply voltage and converting it into an alternating current with a simple structure. As a result, the power loss can be reduced and the cost can be reduced.

【0048】 また、ブリッジインバータの直流入力電
圧の制限機能を有するので、短絡時又は軽負荷時にもブ
リッジインバータの回路部品を損傷から保護することが
可能である。
Further, since it has the function of limiting the DC input voltage of the bridge inverter, it is possible to protect the circuit components of the bridge inverter from damage even during a short circuit or a light load.

【0049】 なお、本発明による昇圧機能一体型のイ
ンバータ回路は、従来の昇圧回路を前段に備えたインバ
ータ回路と同様に、入力高調波を低減することができ、
力率の改善を行う。
The booster-function-integrated inverter circuit according to the present invention can reduce input harmonics in the same manner as an inverter circuit including a conventional booster circuit in the preceding stage.
Improve power factor.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施の形態を説明するための
図である。
FIG. 1 is a diagram for explaining a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態の等価回路を示す
図である。
FIG. 2 is a diagram showing an equivalent circuit of the first exemplary embodiment of the present invention.

【図3】 本発明の別の実施の形態を説明するための図
である。
FIG. 3 is a diagram for explaining another embodiment of the present invention.

【図4】 本発明の実施の形態を説明するための波形図
である。
FIG. 4 is a waveform diagram for explaining an embodiment of the present invention.

【図5】 本発明の別の実施の形態を説明するための図
である。
FIG. 5 is a diagram for explaining another embodiment of the present invention.

【図6】 本発明の別の実施の形態を説明するための図
である。
FIG. 6 is a diagram for explaining another embodiment of the present invention.

【図7】 従来例を説明するための図である。FIG. 7 is a diagram for explaining a conventional example.

【符号の説明】[Explanation of symbols]

E…直流入力電源 D1〜D4…逆並列ダイオード LO …共振インダクタ TF…トランス CS …平滑コンデンサ L1、L2…昇圧インダクタ CC…制御回路 Q1〜Q4…スイッチング素子 C1…エネルギバンク用コンデンサ CO …並列共振コンデンサ BD…整流回路 RL …負荷 D5、D6…分離用ダイオード D7、D8…転流用ダイオード D1’、D2’…転流用ダイオード Q3’、Q4’…昇圧用スイッチング素子 G1、G2、G3、G4…ゲート回路 A1、A2、A3、A4…ブリッジを構成するアーム E ... DC input power supply D1 to D4 ... Anti-parallel diode LO ... Resonant inductor TF ... trance CS: Smoothing capacitor L1, L2 ... Boost inductor CC ... Control circuit Q1-Q4 ... Switching element C1 ... Energy bank capacitor CO… Parallel resonance capacitor BD ... Rectifier circuit RL ... load D5, D6 ... Separation diode D7, D8 ... Diodes for commutation D1 ', D2' ... Commutation diode Q3 ', Q4' ... Step-up switching element G1, G2, G3, G4 ... Gate circuit A1, A2, A3, A4 ... Arms that form a bridge

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H02M 7/5387 H02M 7/5387 Z (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 3/28 H02M 3/335 H02M 7/06 H02M 7/5387 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 identification code FI H02M 7/5387 H02M 7/5387 Z (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/48 H02M 3 / 28 H02M 3/335 H02M 7/06 H02M 7/5387

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流入力電源に接続された昇圧型ブリッ
ジインバータと、その交流側に接続された共振インダク
タと、共振コンデンサとを備え、 前記昇圧型ブリッジインバータを動作させることにより
前記共振インダクタと前記共振コンデンサとを共振させ
て負荷に電力を供給する回路において、 前記昇圧型ブリッジインバータは、スイッチング素子と
これと逆並列の逆並列ダイオードとをそれぞれ備える第
1のアームA1から第4のアームA4をブリッジに接続
してなり、上下に位置する前記第1のアームA1と第3
のアームA3との接続点T3と前記直流入力電源の正極
との間に第1の昇圧インダクタを接続し、上下に位置す
る第2のアームA2と前記第4のアームA4との接続点
T4と前記直流入力電源の正極との間に第2の昇圧イン
ダクタを接続し、左右に位置する前記第1のアームA1
と前記第2のアームA2との接続点T1と、左右に位置
する前記第3のアームA3と前記第4のアームA4との
接続点T2との間にエネルギバンク用コンデンサを接続
し、前記接続点T3と前記接続点T4との間から昇圧さ
れた交流出力を取り出す構成であり、 前記第1と第2の昇圧インダクタと、前記スイッチング
素子と、前記逆並列ダイオードとにより前記エネルギバ
ンク用コンデンサを昇圧充電することを特徴とする昇圧
型ブリッジインバータ回路。
1. A step-up bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up bridge inverter, and a resonance capacitor. The step-up bridge inverter is operated to operate the resonance inductor and the resonance inductor. In the circuit for supplying electric power to a load by resonating a resonance capacitor, the step-up bridge inverter includes a first arm A1 to a fourth arm A4 each including a switching element and an antiparallel diode antiparallel thereto. The first arm A1 and the third arm which are connected to the bridge and are located above and below
A first step-up inductor is connected between a connection point T3 with the arm A3 and the positive electrode of the DC input power source, and a connection point T4 with the second arm A2 and the fourth arm A4 located above and below. A second boost inductor is connected between the positive electrode of the DC input power supply and the first arm A1 located on the left and right.
And a connection point T1 between the second arm A2 and a connection point T2 between the third arm A3 and the fourth arm A4 located on the left and right, and an energy bank capacitor is connected between the connection point T1 and the second arm A2. A configuration is provided in which a boosted AC output is taken out between a point T3 and the connection point T4, and the energy bank capacitor is formed by the first and second boost inductors, the switching element, and the antiparallel diode. Step-up bridge inverter circuit characterized by step-up charging.
【請求項2】 直流入力電源に接続された昇圧型ハーフ
ブリッジインバータと、その交流側に接続された共振イ
ンダクタと、共振コンデンサとを備え、 前記昇圧型ハーフブリッジインバータを動作させること
により前記共振インダクタと前記共振コンデンサとを共
振させて負荷に電力を供給する回路において、 前記昇圧型ハーフブリッジインバータは、スイッチング
素子とこれと逆並列の逆並列ダイオードとをそれぞれ備
える第1のアームA1及び第2のアームA2と、エネル
ギバンク用コンデンサをそれぞれ備えた第3のアームA
3及び第4のアームA4とを、ブリッジに接続してな
り、上下に位置する前記第1のアームA1と前記第3の
アームA3との接続点T3と前記直流入力電源の正極と
の間に昇圧インダクタを接続し、上下に位置する前記第
2のアームA2と前記第4のアームA4との接続点T4
と前記直流入力電源の負極とを接続し、前記接続点T3
と前記接続点T4との間から昇圧された交流出力を取り
出す構成であり、 前記昇圧インダクタと、前記スイッチング素子と、前記
逆並列ダイオードとにより前記エネルギバンク用コンデ
ンサを昇圧充電することを特徴とする昇圧型ブリッジイ
ンバータ回路。
2. A resonance type inductor comprising a step-up half-bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up half-bridge inverter, and a resonance capacitor. In the circuit for resonating the resonance capacitor and the resonance capacitor to supply electric power to the load, the step-up half-bridge inverter includes a first arm A1 and a second arm A1 each including a switching element and an anti-parallel diode anti-parallel thereto. Arm A2 and third arm A each having an energy bank capacitor
3 and a fourth arm A4 are connected to a bridge, and between a connection point T3 between the first arm A1 and the third arm A3 located above and below and the positive electrode of the DC input power source. A connection point T4 between the second arm A2 and the fourth arm A4, which are connected to the boost inductor and are located above and below.
Is connected to the negative electrode of the DC input power source, and the connection point T3
And a connection point T4 between which the boosted AC output is taken out, wherein the energy bank capacitor is boosted and charged by the boost inductor, the switching element, and the antiparallel diode. Step-up bridge inverter circuit.
【請求項3】 請求項1又は請求項2に記載の昇圧型ブ
リッジインバータ回路において、前記昇圧インダクタ
と、前記第1のアームA1と前記第2のアームA2との
接続点T1との間に、転流用ダイオードを直列接続した
ことを特徴とする昇圧型ブリッジインバータ回路。
3. The step-up bridge inverter circuit according to claim 1, wherein the step-up inductor and a connection point T1 between the first arm A1 and the second arm A2 are connected to each other. Step-up bridge inverter circuit characterized by connecting commutation diodes in series.
【請求項4】 請求項1ないし請求項3のいずれかに記
載の昇圧型ブリッジインバータ回路において、 前記昇圧インダクタと前記接続点T3及び/又は前記接
続点T4との間に分離用ダイオードを直列接続したこと
を特徴とする昇圧型ブリッジインバータ回路。
4. The boosting bridge inverter circuit according to claim 1, wherein a separating diode is connected in series between the boosting inductor and the connection point T3 and / or the connection point T4. A boosted bridge inverter circuit characterized in that
【請求項5】 直流入力電源に接続された昇圧型ブリッ
ジインバータと、その交流側に接続された共振インダク
タと、共振コンデンサとを備え、 前記昇圧型ブリッジインバータは、スイッチング素子と
これと逆並列の逆並列ダイオードとをそれぞれ備える第
1のアームA1から第4のアームA4をブリッジに接続
してなり、上下に位置する前記第1のアームA1と前記
第3のアームA3との接続点T3と前記直流入力電源の
正極との間に第1の昇圧インダクタを接続し、上下に位
置する前記第2のアームA2と前記第4のアームA4と
の接続点T4と前記直流入力電源の正極との間に第2の
昇圧インダクタを接続し、前記第1のアームA1と前記
第2のアームA2との接続点T1と、前記第3のアーム
A3と前記第4のアームA4との接続点T2間にエネル
ギバンク用コンデンサを接続し、前記接続点T3と前記
接続点T4との間から昇圧された交流出力を取り出す構
成であり、 前記昇圧型ブリッジインバータを動作させることにより
前記共振インダクタと前記共振コンデンサとを共振させ
て負荷に昇圧された電力を供給する制御方法において、 前記スイッチング素子をオンオフさせることにより、前
記直流入力電源から前記第1と第2の昇圧インダクタに
磁気エネルギを蓄え、つぎに該磁気エネルギと前記直流
入力電源の電圧とで前記エネルギバンク用コンデンサを
昇圧充電すると共に、昇圧された交流出力を供給するこ
とを特徴とする昇圧型ブリッジインバータ回路の制御方
法。
5. A step-up bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up bridge inverter, and a resonance capacitor, wherein the step-up bridge inverter includes a switching element and an antiparallel circuit. A first arm A1 to a fourth arm A4, each of which includes an anti-parallel diode, are connected to a bridge, and a connection point T3 between the first arm A1 and the third arm A3 located above and below and A first boost inductor is connected between the positive electrode of the DC input power supply and a connection point T4 between the second arm A2 and the fourth arm A4 located above and below and the positive electrode of the DC input power supply. A second step-up inductor is connected to the connection point T1 between the first arm A1 and the second arm A2, and a connection point between the third arm A3 and the fourth arm A4. 2 is a configuration in which an energy bank capacitor is connected between the two, and a boosted AC output is taken out between the connection point T3 and the connection point T4. By operating the step-up bridge inverter, the resonance inductor and the In a control method of resonating a resonance capacitor and supplying boosted power to a load, magnetic energy is stored in the first and second boost inductors from the DC input power source by turning on and off the switching element, A method of controlling a step-up bridge inverter circuit, comprising: boosting and charging the energy bank capacitor with the magnetic energy and the voltage of the DC input power source, and supplying a boosted AC output.
【請求項6】 直流入力電源に接続された昇圧型ハーフ
ブリッジインバータと、その交流側に接続された共振イ
ンダクタと、共振コンデンサとを備え、 前記昇圧型ハーフブリッジインバータは、スイッチング
素子とこれと逆並列の逆並列ダイオードとをそれぞれ備
える第1のアームA1及び第2のアームA2とエネルギ
バンク用コンデンサをそれぞれ備えた第3のアームA3
及び第4のアームA4とをブリッジに接続してなり、上
下に位置する前記第1のアームA1と前記第3のアーム
A3との接続点T3と、前記直流入力電源の正極を昇圧
インダクタを通して前記第1のアームA1と前記第3の
アームA3との接続点T3に接続し、前記直流入力電源
の負極を前記第3のアームA3と前記第4のアームA4
との接続点T2に接続し、前記接続点T3と前記接続点
T4との間から昇圧された交流出力を取り出す構成であ
り、 前記昇圧型ブリッジインバータを動作させることにより
前記共振インダクタと前記共振コンデンサとを共振させ
て負荷に昇圧された電力を供給する制御方法において、 前記スイッチング素子をオンオフさせることにより、前
記直流入力電源から前記昇圧インダクタに磁気エネルギ
を蓄え、つぎに該磁気エネルギと前記直流入力電源の電
圧とで前記エネルギバンク用コンデンサを昇圧充電する
と共に、昇圧された交流出力を供給することを特徴とす
る昇圧型ブリッジインバータ回路の制御方法。
6. A step-up half-bridge inverter connected to a DC input power source, a resonance inductor connected to the AC side of the step-up half-bridge inverter, and a resonance capacitor, wherein the step-up half-bridge inverter includes a switching element and an inverse thereof. A first arm A1 and a second arm A2 each having a parallel anti-parallel diode, and a third arm A3 having an energy bank capacitor, respectively.
And a fourth arm A4 are connected to a bridge, and a connection point T3 between the first arm A1 and the third arm A3 located above and below, and the positive electrode of the DC input power source are passed through a boost inductor to It is connected to a connection point T3 between the first arm A1 and the third arm A3, and the negative electrode of the DC input power source is connected to the third arm A3 and the fourth arm A4.
Is connected to a connection point T2 of the resonance inductor and the resonance capacitor by operating the step-up bridge inverter from the connection point T3 and the connection point T4. In a control method of supplying power boosted to a load by resonating with, the magnetic energy is stored in the boost inductor from the DC input power source by turning on and off the switching element, and then the magnetic energy and the DC input are stored. A method of controlling a step-up bridge inverter circuit, characterized in that the energy bank capacitor is boost-charged with a voltage of a power supply and a boosted AC output is supplied.
【請求項7】 請求項5又は請求項6に記載の昇圧型ブ
リッジインバータ回路の制御方法において、 前記逆並列ダイオードに流れる電流を、前記昇圧インダ
クタと前記接続点T3及び/又は前記接続点T4との間
に直列接続された転流用ダイオードを通して流すことを
特徴とする昇圧型ブリッジインバータ回路の制御方法。
7. The method of controlling a boost bridge inverter circuit according to claim 5, wherein the current flowing through the antiparallel diode is supplied to the boost inductor and the connection point T3 and / or the connection point T4. A method of controlling a step-up bridge inverter circuit, characterized in that the current is passed through a commutation diode connected in series between the two.
【請求項8】 請求項5ないし請求項7のいずれかに記
載の昇圧型ブリッジインバータ回路の制御方法におい
て、 前記ブリッジインバータ又は前記ハーフブリッジインバ
ータの入力電圧である昇圧充電されたエネルギバンク用
コンデンサの電圧を検出し、第1の基準電圧と比較して
その第1の誤差増幅器の出力信号によりフォトカプラを
オンオフさせ、該フォトカプラの受光回路を第1のコン
パレータの入力端子に入力し、該第1のコンパレータの
他方の入力端子には所定の鋸歯状波の電圧を入力し、前
記第1のコンパレータの出力信号をAND回路の一方の
入力端子に入力すると共に、 負荷への出力電圧を検出し、第2の基準電圧と比較して
その誤差増幅器の出力信号を第2のコンパレータの入力
端子に入力し、該第2のコンパレータの出力信号を前記
AND回路の他方の入力端子に入力し、 前記AND回路の出力信号をゲート回路の一方の入力端
子に入力し、該ゲート回路の他方の入力端子にフリップ
フロップ回路から前記ゲート回路の極性を決めるパルス
信号を入力し、前記ゲート回路からの出力信号により前
記半導体スイッチをオンオフさせ、 定常時は、前記第1のコンパレータはほぼ一定の最大パ
ルス幅の出力信号を送出し、出力電圧の変動に対しては
前記第2のコンパレータの出力信号によりパルス幅を変
調させ、 負荷の短絡時や軽負荷時には、前記第1のコンパレータ
は小さなパルス幅の出力信号を送出してパルス幅を小さ
くするように制御することを特徴とする昇圧型ブリッジ
インバータ回路の制御方法。
8. The method for controlling a boosting bridge inverter circuit according to claim 5, wherein the boosting-charged energy bank capacitor is the input voltage of the bridge inverter or the half bridge inverter. The voltage is detected and compared with the first reference voltage to turn on / off the photocoupler by the output signal of the first error amplifier, and the light receiving circuit of the photocoupler is input to the input terminal of the first comparator, A voltage of a predetermined sawtooth wave is input to the other input terminal of the first comparator, the output signal of the first comparator is input to one input terminal of the AND circuit, and the output voltage to the load is detected. , The input signal of the output of the error amplifier compared to the second reference voltage is input to the input terminal of the second comparator, and the output signal of the second comparator is output. The signal is input to the other input terminal of the AND circuit, the output signal of the AND circuit is input to one input terminal of the gate circuit, and the other input terminal of the gate circuit is input from the flip-flop circuit to the polarity of the gate circuit. Inputting a pulse signal that determines the output voltage of the gate circuit, turning on and off the semiconductor switch by the output signal from the gate circuit, and during the constant time, the first comparator sends out an output signal having a substantially constant maximum pulse width, and fluctuations in the output voltage. In order to reduce the pulse width, the pulse width is modulated by the output signal of the second comparator, and when the load is short-circuited or the load is light, the first comparator outputs an output signal having a small pulse width to reduce the pulse width. A method for controlling a step-up bridge inverter circuit, which is characterized in that:
JP23839496A 1996-08-21 1996-08-21 Boost type bridge inverter circuit and control method thereof Expired - Fee Related JP3370522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23839496A JP3370522B2 (en) 1996-08-21 1996-08-21 Boost type bridge inverter circuit and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23839496A JP3370522B2 (en) 1996-08-21 1996-08-21 Boost type bridge inverter circuit and control method thereof

Publications (2)

Publication Number Publication Date
JPH10271833A JPH10271833A (en) 1998-10-09
JP3370522B2 true JP3370522B2 (en) 2003-01-27

Family

ID=17029554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23839496A Expired - Fee Related JP3370522B2 (en) 1996-08-21 1996-08-21 Boost type bridge inverter circuit and control method thereof

Country Status (1)

Country Link
JP (1) JP3370522B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5914984B2 (en) * 2011-05-02 2016-05-11 サンケン電気株式会社 DC converter
JP6554942B2 (en) * 2014-09-24 2019-08-07 サンケン電気株式会社 Switching power supply
JP2017112816A (en) * 2015-12-16 2017-06-22 みんな電力株式会社 Inverter circuit having self-boosting function
JP6750999B2 (en) * 2016-10-13 2020-09-02 日立オートモティブシステムズ株式会社 DC-DC converter and automobile
JP2019033654A (en) * 2017-08-10 2019-02-28 新電元工業株式会社 Power supply circuit and method of controlling the same
CN117200587B (en) * 2023-11-08 2024-02-02 中山市宝利金电子有限公司 Low-power-loss charging pile circuit based on direct power transmission and charging pile

Also Published As

Publication number Publication date
JPH10271833A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
US7272021B2 (en) Power converter with isolated and regulated stages
US6452814B1 (en) Zero voltage switching cells for power converters
JP3382012B2 (en) Self-excited inverter device
KR970006380B1 (en) Ac/dc converter
JP3374917B2 (en) Switching power supply
US6483721B2 (en) Resonant power converter
US7944188B1 (en) Power converter circuits having bipolar outputs and bipolar inputs
JP3286673B2 (en) Converter circuit for charger
CN113746341A (en) Switching converter, operating method thereof and controller circuit
US4138715A (en) Resonant switching converter
JPH09233709A (en) Charger for electric car
JP2500580B2 (en) Power supply circuit
US6487093B1 (en) Voltage regulator
JP3370522B2 (en) Boost type bridge inverter circuit and control method thereof
US11088634B2 (en) Inverter with AC forward bridge and improved DC/DC topology
EP0725475B1 (en) DC converter with improved power factor
JPH08130871A (en) Dc-dc converter
US6788032B2 (en) Softing switching DC-to-DC converter with an active power sink circuit
JP3493273B2 (en) Power factor improvement circuit of three-phase rectifier
JP3635515B2 (en) Power circuit
JPH08168240A (en) Dc-dc converter
KR100356270B1 (en) Centrally-controlled electronic ballast with enhanced power savings
JP3232593B2 (en) Power supply
JP2004153990A (en) Power factor improving converter
JP3205631B2 (en) DC-DC converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees