JP3205631B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP3205631B2
JP3205631B2 JP03569393A JP3569393A JP3205631B2 JP 3205631 B2 JP3205631 B2 JP 3205631B2 JP 03569393 A JP03569393 A JP 03569393A JP 3569393 A JP3569393 A JP 3569393A JP 3205631 B2 JP3205631 B2 JP 3205631B2
Authority
JP
Japan
Prior art keywords
switching element
current
inverter
power supply
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03569393A
Other languages
Japanese (ja)
Other versions
JPH06253537A (en
Inventor
和彦 坂本
順 高橋
拓也 堂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP03569393A priority Critical patent/JP3205631B2/en
Publication of JPH06253537A publication Critical patent/JPH06253537A/en
Application granted granted Critical
Publication of JP3205631B2 publication Critical patent/JP3205631B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • X-Ray Techniques (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直流電源からインバー
タを介して交流電圧を変圧器に送り、その出力を整流し
て直流電圧を負荷に供給するDC−DCコンバータに係
り、特に、上記インバータの各スイッチング素子にかか
る電圧の変化率を小さくして低ノイズ化を図ると共に、
上記スイッチング素子での損失を低減して高効率化を図
ったソフトスイッチング方式のDC−DCコンバータに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter for transmitting an AC voltage from a DC power supply via an inverter to a transformer, rectifying the output and supplying the DC voltage to a load. In addition to reducing the rate of change of the voltage applied to each switching element to reduce noise,
The present invention relates to a DC-DC converter of a soft switching system which achieves high efficiency by reducing loss in the switching element.

【0002】[0002]

【従来の技術】近年、コンバータの一部に共振素子を挿
入して電圧波形あるいは電流波形を正弦波状にし、スイ
ッチング時のスイッチング素子の負担を軽減するコンバ
ータの開発が進んでいる。このような共振型コンバータ
の出力電圧を制御する方法に位相差制御方式があるが、
従来のこの種の制御方式を用いたDC−DCコンバータ
として、特開昭63−190556号公報に記載された
ものがある。
2. Description of the Related Art In recent years, converters have been developed in which a resonant element is inserted into a part of a converter to make a voltage waveform or a current waveform sinusoidal, thereby reducing the load on the switching element during switching. There is a phase difference control method as a method of controlling the output voltage of such a resonance type converter,
As a conventional DC-DC converter using this type of control system, there is one described in Japanese Patent Application Laid-Open No. 63-190556.

【0003】このDC−DCコンバータは、図9に示す
ように、直流電源1と、この直流電源1の正極+に接続
された第1のスイッチング素子2a及び負極−に接続さ
れた第2のスイッチング素子2bからなる第1の直列接
続体を有すると共に上記正極+に接続された第3のスイ
ッチング素子2c及び負極−に接続された第4のスイッ
チング素子2dからなり上記第1の直列接続体に並列接
続された第2の直列接続体を有しかつ上記第1〜第4の
スイッチング素子2a〜2dにそれぞれ逆並列接続され
た第1〜第4のダイオード3a〜3dを有し上記直流電
源1からの直流を交流に変換するインバータ4と、この
インバータ4の出力側にて直列接続されたインダクタン
ス5及びキャパシタンス6と、このインダクタンス5及
びキャパシタンス6に直列接続され出力と絶縁する変圧
器7と、この変圧器7の出力を直流に変換する整流器8
と、この整流器8の出力側に接続された負荷9と、この
負荷9に印加する電圧及び負荷9に流す電流の設定信号
に応じて上記第1〜第4のスイッチング素子2a〜2d
のオン,オフのタイミングを制御する手段(図示省略)
とを有してなっていた。
As shown in FIG. 9, this DC-DC converter includes a DC power supply 1, a first switching element 2a connected to the positive electrode + of the DC power supply 1, and a second switching element connected to the negative electrode-. It has a first series connection consisting of an element 2b and comprises a third switching element 2c connected to the positive electrode + and a fourth switching element 2d connected to the negative electrode-in parallel with the first series connection. The first direct-current power supply 1 includes first to fourth diodes 3a to 3d having a second series-connected body connected thereto and anti-parallel-connected to the first to fourth switching elements 2a to 2d, respectively. An inverter 4 for converting a direct current into an alternating current, an inductance 5 and a capacitance 6 connected in series on the output side of the inverter 4, and an inductance 5 and a capacitance A transformer 7 for insulating the serially connected output, the rectifier 8 to convert the output of the transformer 7 in the DC
And the load 9 connected to the output side of the rectifier 8 and the first to fourth switching elements 2 a to 2 d according to the setting signal of the voltage applied to the load 9 and the current flowing through the load 9.
For controlling the timing of turning on and off the power supply (not shown)
And had.

【0004】なお、図9において、上記第1〜第4のス
イッチング素子2a〜2dとダイオード3a〜3dと
で、それぞれ第1のアーム10aと、第2のアーム10
bと、第3のアーム10cと、第4のアーム10dとが
構成されている。また、上記整流器8は、4つのダイオ
ード11a,11b,11c,11dで入力電圧を全波
整流するようになっている。更に、12は、上記整流器
8の出力電圧を負荷9に印加するための高電圧ケーブル
の静電容量を示しており、整流器8からの出力電圧を平
滑化するキャパシタンスとして機能する。
In FIG. 9, the first to fourth switching elements 2a to 2d and the diodes 3a to 3d respectively include a first arm 10a and a second arm 10a.
b, a third arm 10c, and a fourth arm 10d. The rectifier 8 is configured to perform full-wave rectification of the input voltage by the four diodes 11a, 11b, 11c, and 11d. Further, reference numeral 12 denotes the capacitance of a high-voltage cable for applying the output voltage of the rectifier 8 to the load 9, and functions as a capacitance for smoothing the output voltage from the rectifier 8.

【0005】次に、上記のように構成された従来のDC
−DCコンバータの動作について、図10を参照して簡
単に説明する。図10において、(a),(b),
(c),(d)は、それぞれ図9に示すインバータ4の
第1のスイッチング素子2a,第4のスイッチング素子
2d,第2のスイッチング素子2b,第3のスイッチン
グ素子2cのオン、オフの期間を示している。そして、
この図10から明らかなように、第1のスイッチング素
子2aと第4のスイッチング素子2dとは位相差αだけ
ずれてオンし、また、第2のスイッチング素子2bと第
3のスイッチング素子2cも位相差αだけずれてオンす
るようになっている。更に、第1のスイッチング素子2
aと第2のスイッチング素子2b、及び第3のスイッチ
ング素子2cと第4のスイッチング素子2dは、それぞ
れ180゜の位相差で交互にオンする。
Next, the conventional DC constructed as described above is used.
The operation of the DC converter will be briefly described with reference to FIG. In FIG. 10, (a), (b),
(C) and (d) are the ON and OFF periods of the first switching element 2a, the fourth switching element 2d, the second switching element 2b, and the third switching element 2c of the inverter 4 shown in FIG. Is shown. And
As is clear from FIG. 10, the first switching element 2a and the fourth switching element 2d are turned on with a phase difference α, and the second switching element 2b and the third switching element 2c are also shifted. They are turned on with a shift of the phase difference α. Further, the first switching element 2
a and the second switching element 2b, and the third switching element 2c and the fourth switching element 2d are alternately turned on with a phase difference of 180 °.

【0006】以上の動作では、(a)及び(b)に示す
第1のスイッチング素子2a及び第4のスイッチング素
子2dが同時にオンしている期間(Tb3〜Tb4)、並び
に(c)及び(d)に示す第2のスイッチング素子2b
及び第3のスイッチング素子2cが同時にオンしている
期間(Tb6〜Tb7)だけ図9に示す直流電源1から電力
が供給されるので、インバータ4の出力電力波形Vt は
図10(j)に示すように、上記の期間だけ電圧を正負
の波高値とする方形波となる。
In the above operation, the periods (Tb3 to Tb4) in which the first switching element 2a and the fourth switching element 2d shown in (a) and (b) are simultaneously turned on, and (c) and (d) The second switching element 2b shown in FIG.
Since power is supplied from the DC power supply 1 shown in FIG. 9 only during a period (Tb6 to Tb7) in which the third switching element 2c is simultaneously turned on, the output power waveform Vt of the inverter 4 is shown in FIG. As described above, a square wave having positive and negative peak values of the voltage only during the above period is obtained.

【0007】したがって、第1のスイッチング素子2a
と第4のスイッチング素子2dとの位相差αあるいは第
2のスイッチング素子2bと第3のスイッチング素子2
cとの位相差αを変化させると、それぞれのスイッチン
グ素子2a〜2dが同時にオンする期間を変化させるこ
とができ、図9に示す負荷9に供給する電力を制御する
ことができる。この場合の該当するスイッチング素子間
の位相差αと、出力電圧Vt との関係を示すと図11の
ようになる。この図11は、横軸を位相差αとし、縦軸
を負荷9への出力電圧Vt として、この位相差αと出力
電圧Vt との関係を上記負荷9の抵抗値R1,R2,R3
(R1 >R2 >R3)をパラメータとして所定のカーブ
で表わしたグラフである。
Therefore, the first switching element 2a
Phase difference α between the second switching element 2b and the third switching element 2d.
When the phase difference α with respect to c is changed, the period during which the switching elements 2a to 2d are simultaneously turned on can be changed, and the power supplied to the load 9 shown in FIG. 9 can be controlled. FIG. 11 shows the relationship between the phase difference α between the corresponding switching elements and the output voltage Vt in this case. In FIG. 11, the horizontal axis represents the phase difference α, and the vertical axis represents the output voltage Vt to the load 9, and the relationship between the phase difference α and the output voltage Vt is represented by the resistance values R1, R2, R3 of the load 9.
6 is a graph showing a predetermined curve using (R1>R2> R3) as a parameter.

【0008】ここで、上記構成及び動作において、ター
ンオンが遅れない第1のスイッチング素子2aとこれに
逆並列接続された第1のダイオード3aとからなる第1
のアーム10a、及び第2のスイッチング素子2bとこ
れに逆並列接続された第2のダイオード3bとからなる
第2のアーム10bの動作を検討する。
Here, in the above configuration and operation, a first switching element 2a whose turn-on is not delayed and a first diode 3a connected in anti-parallel to the first switching element 2a.
The operation of the second arm 10b including the second arm 10a and the second switching element 2b and the second diode 3b connected in anti-parallel to the second switching element 2b will be considered.

【0009】図10(e)に示すように、第1のアーム
10aに流れる電流I1 は、第1のスイッチング素子2
aへのオン信号が入力される時点Tb1では負である。し
たがって、この時には、上記第1のスイッチング素子2
aに印加する電圧は、第1のダイオード3aのオン電圧
だけであり、ほぼ零である。そして、電流が負から正に
変化して第1のスイッチング素子2aに電流が流れ始め
る時のそのスイッチング素子2aの損失は、その時の電
圧と電流の積となるので零である。しかし、上記第1の
スイッチング素子2aがターンオフする時点Tb4では、
上記第1のアーム10aに流れる電流I1 は、図10
(e)に示すように正である。
As shown in FIG. 10 (e), the current I1 flowing through the first arm 10a is
It is negative at time Tb1 when the ON signal to a is input. Therefore, at this time, the first switching element 2
The voltage applied to a is only the ON voltage of the first diode 3a and is almost zero. Then, when the current changes from negative to positive and the current starts to flow through the first switching element 2a, the loss of the switching element 2a is zero because it is the product of the voltage and the current at that time. However, at time Tb4 when the first switching element 2a is turned off,
The current I1 flowing through the first arm 10a is as shown in FIG.
It is positive as shown in (e).

【0010】上記第1のスイッチング素子2aがターン
オフを開始して電流が零になるまでの動作を図12に示
すが、この図に示すように電流が零になる前にそのスイ
ッチング素子2aの電圧が増加し始めるので、この電流
と電圧とによって第1のスイッチング素子2aは、斜線
を付して示す領域分の損失を生じることとなる。このよ
うな動作は、第2のアーム10bについても同様であ
る。
FIG. 12 shows the operation until the first switching element 2a starts to turn off and the current becomes zero. As shown in FIG. 12, before the current becomes zero, the voltage of the switching element 2a becomes zero. Begin to increase, the first switching element 2a generates a loss corresponding to the shaded region by the current and the voltage. Such an operation is the same for the second arm 10b.

【0011】上記のような損失を低減するためには、例
えば図13(a)に示すようにキャパシタンス14と抵
抗15を直列接続した構成や、同図(b)に示すように
キャパシタンス14、抵抗15及びダイオード16を組
み合わせた構成の、スナバ回路と呼ばれる回路を、トラ
ンジスタなどのスイッチング素子13に対して並列接続
して用いていた。
In order to reduce the above-mentioned loss, for example, a configuration in which a capacitance 14 and a resistor 15 are connected in series as shown in FIG. 13A, or a configuration in which the capacitance 14 and the resistor 15 are connected as shown in FIG. A circuit called a snubber circuit having a configuration in which the switching element 13 and the diode 16 are combined is used in parallel with the switching element 13 such as a transistor.

【0012】このようなスナバ回路を、上記第1及び第
2のスイッチング素子2a,2bに並列に設けると、各
スイッチング素子2a,2bがターンオフするときの電
圧の立ち上がりが抑制されて、ターンオフ時のスイッチ
ング損失が低減できるものであった。
When such a snubber circuit is provided in parallel with the first and second switching elements 2a and 2b, the rise of the voltage when each of the switching elements 2a and 2b is turned off is suppressed, and the voltage at the time of turning off is suppressed. The switching loss can be reduced.

【0013】しかし、上記のようなスナバ回路では、図
13に示すスイッチング素子13がオフしているとき
に、キャパシタンス14に蓄積された電荷は、上記スイ
ッチング素子13がターンオンすると、そのスイッチン
グ素子13と抵抗15を介して放電されるので、抵抗1
5によって損失が生じる。そして、この抵抗15はこの
時の電流の最大値を制御するものなので、上記抵抗15
がないと過大な電流が流れ、スイッチング素子13を破
壊することとなる。
However, in the snubber circuit as described above, when the switching element 13 shown in FIG. 13 is turned off, the electric charge accumulated in the capacitance 14 turns on the switching element 13 when the switching element 13 is turned on. Discharged through the resistor 15, the resistor 1
5 causes a loss. Since the resistance 15 controls the maximum value of the current at this time, the resistance 15
Otherwise, an excessive current flows, and the switching element 13 is destroyed.

【0014】上記抵抗15による損失は、スイッチング
素子13がターンオンとターンオフとを繰り返す毎に生
じるので、図9に示すインバータ4においては、各スイ
ッチング素子2a,2bの損失がそのインバータ4の動
作周波数に比例して増加する。特に、このようなDC−
DCコンバータにおいては、装置の小型軽量化のために
動作周波数を高くすることが一般的であり、スイッチン
グ損失が非常に大きくなるものであった。
Since the loss caused by the resistor 15 occurs every time the switching element 13 repeats turn-on and turn-off, the loss of each of the switching elements 2a and 2b in the inverter 4 shown in FIG. Increase in proportion. In particular, such DC-
In DC converters, it is common to increase the operating frequency in order to reduce the size and weight of the device, resulting in a very large switching loss.

【0015】次に、図9及び図10に示す構成及び動作
において、ターンオンが遅れる第3のスイッチング素子
2cとこれに逆並列接続された第3のダイオード3cと
からなる第3のアーム10c、及び第4のスイッチング
素子2dとこれに逆並列接続された第4のダイオード3
dとからなる第4のアーム10dの動作を検討する。図
10に示す例では、同図(b)に示す第4のスイッチン
グ素子2dのオン信号が出力されている期間Tb3〜Tb6
内の時点Tb5に第4のアーム10dの電流I4 は零とな
り(図10(f)参照)、その時点Tb5以後は負の電流
が流れる。すなわち、第4のアーム10dにおいて逆並
列接続された第4のダイオード3dに電流が流れる。そ
の後、時点Tb6において、図10(b)に示すように第
4のスイッチング素子2dへのオン信号がなくなり、同
図(d)に示すように第3のスイッチング素子2cがタ
ーンオンを開始する。これにより、それまで上記第4の
ダイオード3dを流れていた電流は、第3のスイッチン
グ素子2cに転流し、第4のダイオード3dは逆バイア
スされてターンオフする。
Next, in the configuration and operation shown in FIGS. 9 and 10, a third arm 10c including a third switching element 2c whose turn-on is delayed and a third diode 3c connected in anti-parallel thereto, and Fourth switching element 2d and fourth diode 3 connected in anti-parallel to this
Consider the operation of the fourth arm 10d consisting of d and d. In the example shown in FIG. 10, the periods Tb3 to Tb6 during which the ON signal of the fourth switching element 2d shown in FIG.
At time Tb5, the current I4 of the fourth arm 10d becomes zero (see FIG. 10 (f)), and a negative current flows after time Tb5. That is, a current flows through the fourth diode 3d connected in antiparallel in the fourth arm 10d. Thereafter, at time Tb6, there is no ON signal to the fourth switching element 2d as shown in FIG. 10B, and the third switching element 2c starts to turn on as shown in FIG. As a result, the current that has been flowing through the fourth diode 3d is commutated to the third switching element 2c, and the fourth diode 3d is reverse-biased and turned off.

【0016】しかし、このとき上記第4のダイオード3
dは瞬時にはターンオフすることができず、そのPN接
合の接合容量を充電するまでダイオード3dにリカバリ
電流と呼ばれる電流が流れる。したがって、このリカバ
リ電流が流れている間は、図9に示す第3のアーム10
cと第4のアーム10dとは短絡されている状態と等し
く、過大な電流が流れてスイッチング損失が増大するば
かりでなく、第3及び第4のスイッチング素子2c,2
dを破壊することもあった。このような動作は、第3の
スイッチング素子2cがターンオフするときにも同様と
なる。
However, at this time, the fourth diode 3
d cannot be turned off instantaneously, and a current called a recovery current flows through the diode 3d until the junction capacitance of the PN junction is charged. Therefore, while the recovery current is flowing, the third arm 10 shown in FIG.
c and the fourth arm 10d are equivalent to a short-circuited state, so that not only an excessive current flows to increase the switching loss, but also the third and fourth switching elements 2c and 2d.
d was sometimes destroyed. Such an operation is the same when the third switching element 2c is turned off.

【0017】[0017]

【発明が解決しようとする課題】以上のように、従来の
DC−DCコンバータにおける位相差制御においては、
図9に示すインバータ4の第1及び第2のアーム10
a,10bの動作と、第3及び第4のアーム10c,1
0dの動作とは異なっており、第1及び第2のアーム1
0a,10bではスナバ回路(図13参照)によるスイ
ッチング損失が増大したり、第3及び第4のアーム10
c,10dでは各スイッチング素子2c,2dに逆並列
接続されたダイオード3c,3dのリカバリ電流による
アーム短絡によって上記各スイッチング素子2c,2d
が破壊されるという問題があった。
As described above, in the phase difference control in the conventional DC-DC converter,
First and second arms 10 of inverter 4 shown in FIG.
a, 10b and the third and fourth arms 10c, 1
0d, the first and second arms 1
0a and 10b, the switching loss due to the snubber circuit (see FIG. 13) increases and the third and fourth arms 10a and 10b
In c and 10d, the switching elements 2c and 2d are connected by the arm short-circuit due to the recovery current of the diodes 3c and 3d connected in anti-parallel to the switching elements 2c and 2d.
Was destroyed.

【0018】その他にも、各スイッチング素子2a〜2
dにかかる電圧が大きく、各スイッチング素子2a〜2
dに流れる電流の時間変化率が大きいことから、発生す
る電磁波障害ノイズが大きくなり、制御系に悪影響を及
ぼすことがあった。特に、このようなDC−DCコンバ
ータをX線装置としてのX線CT装置(X線コンピュー
タ断層装置)などの電源装置に用いた場合、数百ボル
ト、数百アンペアをスイッチングするようなインバータ
4のすぐ近くで診断画像を構成するための微小信号(数
マイクロボルト)を検出しなければならないことにな
り、その電磁波障害ノイズの影響は非常に大きくなり、
強く改善が求められていた。
In addition, each of the switching elements 2a to 2
d, the switching elements 2a to 2
Since the time change rate of the current flowing through d is large, the generated electromagnetic interference noise increases, which may adversely affect the control system. In particular, when such a DC-DC converter is used in a power supply device such as an X-ray CT device (X-ray computed tomography device) as an X-ray device, an inverter 4 that switches hundreds of volts and hundreds of amps is used. It is necessary to detect a small signal (several microvolts) to construct a diagnostic image in the immediate vicinity, and the effect of the electromagnetic interference noise becomes very large,
There was a strong need for improvement.

【0019】本発明は、このような問題点に対処し、イ
ンバータの各スイッチング素子にかかる電圧の変化率が
小さく電磁波障害ノイズを低減できると共に、スイッチ
ング素子での損失を低減して高効率化を図ることができ
るソフトスイッチング方式のDC−DCコンバータを提
供することを目的とする。
The present invention addresses such a problem and has a small rate of change in voltage applied to each switching element of the inverter, thereby reducing electromagnetic interference noise, and at the same time, reducing the loss in the switching element to increase efficiency. It is an object of the present invention to provide a soft-switching DC-DC converter that can be achieved.

【0020】[0020]

【課題を解決するための手段】上記目的は、中性点を有
する直流電源と、この直流電源の正極に接続された第1
のスイッチング素子及び負極に接続された第2のスイッ
チング素子からなる第1の直列接続体を有すると共に上
記正極に接続された第3のスイッチング素子及び負極に
接続された第4のスイッチング素子からなり上記第1の
直列接続体に並列接続された第2の直列接続体を有しか
つ上記第1〜第4のスイッチング素子にそれぞれ逆並列
接続された第1〜第4のダイオードを有し上記直流電源
からの直流を交流に変換するインバータと、このインバ
ータの出力側に接続された少なくとも変圧器を含んだイ
ンバータの出力回路と、この変圧器に接続されその出力
を直流に変換する整流器と、この整流器に接続されたキ
ャパシタンスと、このキャパシタンスに並列接続された
負荷と、この負荷に印加する電圧及び負荷に流す電流の
設定信号に応じて上記第1〜第4のスイッチング素子の
オン,オフのタイミングを制御する手段とを有してなる
DC−DCコンバータにおいて、上記第1〜第4のスイ
ッチング素子にそれぞれ並列接続された第1〜第4のロ
スレススナバキャパシタンスと、上記インバータの第1
及び第2のスイッチング素子の接続点と上記直流電源の
中性点との間、並びに第3及び第4のスイッチング素子
の接続点と上記直流電源の中性点との間のいずれか一方
又は両方に接続されたインダクタンスと、上記第1〜第
4のスイッチング素子のオン,オフの位相を制御する位
相制御回路と、この位相制御回路に接続され上記第1及
び第2のスイッチング素子のうち先にオンするスイッチ
ング素子と上記第3及び第4のスイッチング素子のうち
先にオンするスイッチング素子の動作開始第1回目のオ
ン時間を第2回目以降のオン時間の1/2にするマスク
回路とを設けることにより達成される。
An object of the present invention is to provide a DC power supply having a neutral point and a first DC power supply connected to a positive electrode of the DC power supply.
A first series connected body composed of a second switching element connected to a negative switching element and a negative switching element, and a third switching element connected to the positive electrode and a fourth switching element connected to a negative electrode. A DC power supply having a second series-connected body connected in parallel to the first series-connected body and having first to fourth diodes connected in anti-parallel to the first to fourth switching elements, respectively; An inverter for converting DC from AC to AC, an output circuit of the inverter including at least a transformer connected to an output side of the inverter, a rectifier connected to the transformer and converting the output to DC, and the rectifier And a load connected in parallel with the capacitance, and a voltage applied to the load and a setting signal of a current flowing through the load. A DC-DC converter having means for controlling the ON / OFF timing of the first to fourth switching elements, wherein the first to fourth switching elements are connected in parallel to the first to fourth switching elements, respectively. 4 and the first of the inverters
And / or between the connection point of the second switching element and the neutral point of the DC power supply, and / or between the connection point of the third and fourth switching elements and the neutral point of the DC power supply. , A phase control circuit for controlling the on / off phases of the first to fourth switching elements, and a first of the first and second switching elements connected to the phase control circuit. A switching element to be turned on and a mask circuit for setting the first on time of the operation of the switching element to be turned on first of the third and fourth switching elements to 1 / of the on time after the second time are provided. This is achieved by:

【0021】[0021]

【作用】このように構成されたDC−DCコンバータ
は、インバータの第1及び第2のスイッチング素子の接
続点と直流電源の中性点との間、並びに第3及び第4の
スイッチング素子の接続点と直流電源の中性点との間の
どちらか一方又は両方にインダクタンスを補助回路とし
て接続したことにより、上記インバータの各アームに流
れる電流がターンオン時に負となり、ターンオフ時には
正となる位相差の動作モードを常に維持できる。
The DC-DC converter thus configured is connected between the connection point of the first and second switching elements of the inverter and the neutral point of the DC power supply, and the connection of the third and fourth switching elements. By connecting an inductance as an auxiliary circuit to one or both of the point and the neutral point of the DC power supply, the current flowing through each arm of the inverter becomes negative when turned on, and becomes positive when turned off. The operation mode can always be maintained.

【0022】また、上記インバータの第1〜第4のスイ
ッチング素子にはキャパシタンスをロスレススナバ回路
としてそれぞれ並列に接続したことにより、デッドタイ
ム期間中の上記ロスレススナバ回路の充放電によって各
スイッチング素子にかかる電圧の時間変化率の小さいソ
フトスイッチング素子が実現できる。
The first to fourth switching elements of the inverter are connected in parallel with each other as capacitances as lossless snubber circuits, so that the switching elements are charged and discharged by the lossless snubber circuits during a dead time period. A soft switching element having a small voltage rate of change over time can be realized.

【0023】またインバータの動作開始時に、上記イン
バータの第1及び第2のスイッチング素子のうち先にオ
ンするスイッチング素子と第3及び第4のスイッチング
素子のうち先にオンするスイッチング素子の動作開始第
1回目のオン時間を半分にすることによって、補助回路
として用いるそれぞれのインダクタンスに正負の向きに
均等した電流を流れさせ第1〜第4のスイッチング素子
に流れる電流ピーク値が抑制できるので、電流定格の小
さなスイッチング素子を用いることが可能なDC−DC
コンバータを実現できる。
When the operation of the inverter is started, the operation of the switching element which is turned on first of the first and second switching elements and the operation of the switching element which is turned on first of the third and fourth switching elements of the inverter is started. By halving the first ON time, a current equal in the positive and negative directions can flow through each of the inductances used as the auxiliary circuit, and the peak value of the current flowing through the first to fourth switching elements can be suppressed. DC-DC that can use small switching elements
A converter can be realized.

【0024】[0024]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明によるDC−DCコンバータの一
実施例を示す回路図である。このDC−DCコンバータ
は、直流電源からインバータを介して交流電圧を変圧器
に送り、その出力を整流して直流電圧を負荷に供給する
電力変換器となるもので、図1に示すように、直流電源
1と、インバータ4と、インダクタンス5及びキャパシ
タンス6と、変圧器7と、整流器8と、負荷としてのX
線管17と、位相制御回路19とを有してなり、インバ
ータ式X線高電圧装置と呼ばれるものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of a DC-DC converter according to the present invention. This DC-DC converter is a power converter that sends an AC voltage from a DC power supply via an inverter to a transformer, rectifies its output, and supplies a DC voltage to a load, as shown in FIG. DC power supply 1, inverter 4, inductance 5 and capacitance 6, transformer 7, rectifier 8, and X as load
It has a wire tube 17 and a phase control circuit 19, and is called an inverter type X-ray high voltage device.

【0025】上記直流電源1は、例えば二次電池などで
あり、図1においては便宜上左右対称に2つずつの電源
E/2を図示している。インバータ4は、上記直流電源
1から直流を受電して交流に変換するもので、直流電源
1の正極+に接続された第1のスイッチング素子として
のトランジスタ20a及び直流電源1の負極−に接続さ
れた第2のスイッチング素子としてのトランジスタ20
bからなる第1の直列接続体と、上記正極+に接続され
た第3のスイッチング素子としてのトランジスタ20c
及び負極−に接続された第4のスイッチング素子として
のトランジスタ20dからなり上記第1の直列接続体に
並列接続された第2の直列接続体と、上記各トランジス
タ20a〜20dにそれぞれ逆並列接続された第1〜第
4のダイオード3a〜3dとからなる。
The DC power supply 1 is, for example, a secondary battery. In FIG. 1, two power supplies E / 2 are shown symmetrically for the sake of convenience. The inverter 4 receives direct current from the direct current power source 1 and converts it into alternating current. The inverter 4 is connected to a transistor 20 a as a first switching element connected to the positive electrode + of the direct current power source 1 and to the negative electrode − of the direct current power source 1. Transistor 20 as a second switching element
b, and a transistor 20c as a third switching element connected to the positive electrode +
And a second series-connected body composed of a transistor 20d as a fourth switching element connected to the negative electrode and connected in parallel to the first series-connected body, and anti-parallel connected to the transistors 20a to 20d, respectively. And first to fourth diodes 3a to 3d.

【0026】なお、上記各トランジスタ20a〜20d
は、それぞれベース電流を流すことによってターンオン
するようになっている。そして、第1のトランジスタ2
0aと第1のダイオード3aとで第1のアーム10a
を、第2のトランジスタ20bと第2のダイオード3b
とで第2のアーム10bを、第3のトランジスタ20c
と第3のダイオード3cとで第3のアーム10cを、第
4のトランジスタ20dと第4のダイオード3dとで第
4のアーム10dを、それぞれ構成している。
The above transistors 20a to 20d
Are turned on by flowing a base current. And the first transistor 2
0a and the first diode 3a, the first arm 10a
With the second transistor 20b and the second diode 3b
And the second arm 10b is connected to the third transistor 20c.
And the third diode 3c constitute a third arm 10c, and the fourth transistor 20d and the fourth diode 3d constitute a fourth arm 10d.

【0027】上記インバータ4の出力側には、インダク
タンス5が接続されると共に、このインダクタンス5に
はキャパシタンス6が直列接続されている。そして、こ
のインダクタンス5とキャパシタンス6とで共振回路を
構成している。上記インダクタンス5及びキャパシタン
ス6には変圧器7の一次巻線が直列接続されており、こ
の変圧器7で前記インバータ4からの出力電圧を昇圧す
ると共に、出力と絶縁している。
The output side of the inverter 4 is connected to an inductance 5, and a capacitance 6 is connected to the inductance 5 in series. The inductance 5 and the capacitance 6 form a resonance circuit. A primary winding of a transformer 7 is connected in series to the inductance 5 and the capacitance 6, and the transformer 7 boosts the output voltage from the inverter 4 and insulates the output from the output.

【0028】整流器8は、上記変圧器7からの出力電圧
を全波整流して直流に変換するもので、図9に示すと同
様に4つのダイオード11a〜11dからなる。更に、
上記整流器8の出力側には、X線管17が負荷として接
続されている。なお、12は、上記整流器8の出力電圧
を平滑化するキャパシタンスである。
The rectifier 8 converts the output voltage from the transformer 7 into a direct current by full-wave rectification, and includes four diodes 11a to 11d as shown in FIG. Furthermore,
An X-ray tube 17 is connected to the output side of the rectifier 8 as a load. In addition, 12 is a capacitance for smoothing the output voltage of the rectifier 8.

【0029】位相制御回路19は、上記X線管17に印
加する電圧及びX線管17に流す電流の設定信号に応じ
て、前記第1〜第4のトランジスタ20a〜20dのオ
ン,オフのタイミングを制御する手段となるもので、管
電圧設定信号S1 及び管電流設定信号S2 によって各ト
ランジスタ20a〜20dの動作位相を決め、上記各ト
ランジスタ20a〜20dが動作するベース電流を、図
示しないコントローラから入力するX線曝射信号S3 に
よって出力するものである。
The phase control circuit 19 turns on and off the first to fourth transistors 20a to 20d in accordance with the voltage applied to the X-ray tube 17 and the setting signal of the current flowing through the X-ray tube 17. The operation phase of each of the transistors 20a to 20d is determined by the tube voltage setting signal S1 and the tube current setting signal S2, and the base current at which the transistors 20a to 20d operate is input from a controller (not shown). The X-ray irradiation signal S3 is output.

【0030】ここで、本発明においては、上記インバー
タ4の第1〜第4のトランジスタ20a〜20dには、
ロスレス(無損失)スナバ回路として用いるロスレスス
ナバキャパシタンス22a〜22dがそれぞれ並列に接
続されると共に、第1及び第2のトランジスタ20a,
20bの接続点と直流電源1の中性点(電位E/2)と
の間、並びに第3及び第4のトランジスタ20c,20
dの接続点と上記直流電源1の中性点との間には、補助
回路としてそれぞれインダクタンス23a,23bが接
続されている。また、位相制御回路19の出力側にはマ
スク回路24が接続され、その出力端子が第1及び第4
のトランジスタ20a,20dのベースにそれぞれ接続
されている。
Here, in the present invention, the first to fourth transistors 20a to 20d of the inverter 4 include:
Lossless snubber capacitances 22a to 22d used as a lossless (lossless) snubber circuit are connected in parallel, respectively, and the first and second transistors 20a, 20a,
20b and the neutral point (potential E / 2) of the DC power supply 1, and the third and fourth transistors 20c and 20c.
Between the connection point d and the neutral point of the DC power supply 1, inductances 23a and 23b are connected as auxiliary circuits, respectively. A mask circuit 24 is connected to the output side of the phase control circuit 19, and its output terminal is connected to the first and fourth terminals.
Are connected to the bases of the transistors 20a and 20d, respectively.

【0031】次に、このように構成されたDC−DCコ
ンバータの動作について説明する。まず、図1に示すD
C−DCコンバータにおける主回路構成部(直流電源
1,インバータ4,インダクタンス5,キャパシタンス
6,変圧器7,整流器8,X線管17)は、図2に示す
ような等価回路となる。すなわち、インバータ4の各ト
ランジスタ20a〜20dは、図9に示すと同様にそれ
ぞれ第1のスイッチング素子2a,第2のスイッチング
素子2b,第3のスイッチング素子2c,第4のスイッ
チング素子2dと表され、X線管17は負荷9と表され
る。そこで、この図2に示す等価回路を用いて、上記の
主回路構成部の動作原理を図3及び図4を参照して説明
する。
Next, the operation of the DC-DC converter thus configured will be described. First, D shown in FIG.
The main circuit components (DC power supply 1, inverter 4, inductance 5, capacitance 6, transformer 7, rectifier 8, X-ray tube 17) of the C-DC converter are equivalent circuits as shown in FIG. That is, the transistors 20a to 20d of the inverter 4 are represented as a first switching element 2a, a second switching element 2b, a third switching element 2c, and a fourth switching element 2d, respectively, as shown in FIG. , X-ray tube 17 is designated as load 9. Therefore, the operation principle of the main circuit component will be described with reference to FIGS. 3 and 4 using the equivalent circuit shown in FIG.

【0032】図2の等価回路において、インバータ4の
第1のアーム10a及び第2のアーム10b側に着目す
る。そして、インダクタンス23aを、直流電源1側へ
流れる電流をIaとし、上記第1及び第2のアーム10
a,10bから変圧器7側へ出力される電流をIrとす
る。この状態で、第1のスイッチング素子2aがオンの
ときにその第1のスイッチング素子2aを流れる電流I
1 は、 I1 =Ia+Ir …(1) で表される。
In the equivalent circuit of FIG. 2, attention is paid to the first arm 10a and the second arm 10b of the inverter 4. The current flowing through the inductance 23a to the DC power supply 1 is defined as Ia, and the first and second arms 10
The current output from a and 10b to the transformer 7 side is Ir. In this state, when the first switching element 2a is on, the current I flowing through the first switching element 2a is
1 is represented by I1 = Ia + Ir (1).

【0033】ここで、第1のスイッチング素子2a及び
第2のスイッチング素子2bは約50%のデューティサ
イクルでオン,オフするので、定常状態における電流I
aの波形は図3(e)に示すような三角波となり、第1
のスイッチング素子2aをオフしたときに(図3(a)
参照)電流Iaは最大値Ia(max)となる。すなわち、
ターンオフ時の電流I1 (0) は上記の式(1)から、 I1 (0) =Ia(max) +Ir(0) …(2) となる。ただし、Ir(0) はターンオフ時の電流Irを
意味する。
Since the first switching element 2a and the second switching element 2b are turned on and off with a duty cycle of about 50%, the current I in the steady state is
The waveform of “a” becomes a triangular wave as shown in FIG.
When the switching element 2a is turned off (FIG. 3 (a)
Reference) The current Ia becomes the maximum value Ia (max). That is,
From the above equation (1), the current I1 (0) at the time of turn-off is as follows: I1 (0) = Ia (max) + Ir (0) (2) Here, Ir (0) means the current Ir at the time of turn-off.

【0034】このとき、電流Iaの傾きはインダクタン
ス23aの値La及び直流電源1の中性点の電位E/2
によって決まるので、上記の最大値Ia(max) も上記L
a及びE/2によって決まる。したがって、ターンオフ
時の電流I1 (0) の大きさを常に一定値以上に設定する
ことが可能となる。すなわち、 I1 (0) =Ia(max) +Ir(0) >(一定値) …(3) となるようにIa(max) を設定することができる。
At this time, the slope of the current Ia depends on the value La of the inductance 23a and the potential E / 2 at the neutral point of the DC power supply 1.
The maximum value Ia (max) is also determined by L
a and E / 2. Therefore, it is possible to always set the magnitude of the current I1 (0) at the time of turn-off to a certain value or more. That is, Ia (max) can be set so that I1 (0) = Ia (max) + Ir (0)> (constant value) (3).

【0035】そして、このように設定すれば、各スイッ
チング素子2a,2bにおいてターンオン時にそれぞれ
のアーム10a,10bに流れる電流は、以下に述べる
ように負(各スイッチング素子2a,2bに逆並列接続
されたそれぞれのダイオード3a,3bに電流が流れて
いる状態)となる。このとき、図3(a),(b)に示
すように、第1のスイッチング素子2aがオフしてから
第2のスイッチング素子2bがオンするまでの間には、
いずれのスイッチング素子2a,2bもオフした状態で
あるデッドタイム期間Td が設定されている。
With this setting, the current flowing through each arm 10a, 10b at the time of turn-on in each switching element 2a, 2b is negative (as anti-parallel connected to each switching element 2a, 2b) as described below. The current flows through the respective diodes 3a and 3b). At this time, as shown in FIGS. 3A and 3B, between the time when the first switching element 2a is turned off and the time when the second switching element 2b is turned on,
A dead time period Td in which both the switching elements 2a and 2b are off is set.

【0036】以上のことから、上記デッドタイム期間T
d 中に図2に示すロスレススナバ回路としてのキャパシ
タンス22a,22bを効果的に利用したソフトスイッ
チングが実現可能となる。これについて、図4(a)〜
(d)は、第1のスイッチング素子2aがオンの状態
(a)からそのスイッチング素子2aをオフし(b)、
所定のデッドタイム(b)〜(c)の後に、第2のスイ
ッチング素子2bをオンする(d)までのモードを示し
ている。
As described above, the dead time period T
During d, soft switching that effectively utilizes the capacitances 22a and 22b as the lossless snubber circuit shown in FIG. 2 can be realized. In this regard, FIGS.
(D) turns off the first switching element 2a from the state (a) of the first switching element 2a (b),
The mode until the second switching element 2b is turned on (d) after a predetermined dead time (b) to (c) is shown.

【0037】まず、図4(a)では、第1のスイッチン
グ素子2aのみがオンしており、図3(e)に示すよう
に、電流Iaは電流Irの極性に拘わらずほぼ直線的に
増加する。また、その傾きはインダクタンス23aの値
La及び電源電位E/2に依存している。このとき、第
1のキャパシタンス22aの電圧Vc1=0ボルト、第2
のキャパシタンス22bの電圧Vc2=Eボルトである。
First, in FIG. 4A, only the first switching element 2a is on, and as shown in FIG. 3E, the current Ia increases almost linearly regardless of the polarity of the current Ir. I do. Further, the slope depends on the value La of the inductance 23a and the power supply potential E / 2. At this time, the voltage Vc1 of the first capacitance 22a is 0 volt,
Vc2 = E volts of the capacitance 22b.

【0038】次に、図4(b)では、各スイッチング素
子2a,2bが共にオフとなる。このときは、図3
(e)に示すように電流Ia=Ia(max) であり、この
最大値Ia(max) の設定及び上掲(3)式により、ター
ンオフ時のスイッチング素子2aの電流I1 (0) は十分
大きな正の電流とすることができる。このため、図2に
示す補助回路としてのインダクタンス23a及び他のイ
ンダクタンス5並びにロスレススナバ回路としてのキャ
パシタンス22a,22bの共振現象により、上記キャ
パシタンス22aは充電を行い、同22bは放電を行
う。
Next, in FIG. 4B, both the switching elements 2a and 2b are turned off. In this case, FIG.
As shown in (e), the current Ia = Ia (max). According to the setting of the maximum value Ia (max) and the above equation (3), the current I1 (0) of the switching element 2a at the time of turn-off is sufficiently large. It can be a positive current. Therefore, the capacitance 22a is charged and the capacitance 22b is discharged by the resonance phenomenon of the inductance 23a and the other inductance 5 as the auxiliary circuit and the capacitances 22a and 22b as the lossless snubber circuit shown in FIG.

【0039】次に、図4(c)では、上記キャパシタン
ス22a,22bの充放電が完了し、第1のキャパシタ
ンス22aの電圧Vc1は0→Eボルトへ、第1のキャパ
シタンス22bの電圧Vc2はE→0ボルトへと変化し、
第2のダイオード3bが導通する。このとき、インダク
タンス23aを流れる電流Iaは、−E/2の電圧によ
り減少し始める。
Next, in FIG. 4C, the charging and discharging of the capacitances 22a and 22b are completed, the voltage Vc1 of the first capacitance 22a changes from 0 to E volt, and the voltage Vc2 of the first capacitance 22b changes to E. → It changes to 0 volts,
The second diode 3b conducts. At this time, the current Ia flowing through the inductance 23a starts to decrease due to the voltage of -E / 2.

【0040】その後、図4(d)では、第2のスイッチ
ング素子2bにオン信号が与えられ、電流(Ia+I
r)の極性が正から負に反転すると、上記第2のスイッ
チング素子2bとを入れ換えた形で図4(a)〜(d)
と同様に進む。なお、図4(a)〜(d)の動作の間に
おける第1及び第2のキャパシタンス22a,22bの
電圧Vc1,Vc2の変化を示すと、図4(e)のグラフの
ようになる。
Thereafter, in FIG. 4D, an ON signal is applied to the second switching element 2b, and the current (Ia + I
When the polarity of r) reverses from positive to negative, the second switching element 2b is replaced with the second switching element 2b as shown in FIGS.
Proceed in the same way as. The changes in the voltages Vc1 and Vc2 of the first and second capacitances 22a and 22b during the operations of FIGS. 4A to 4D are as shown in the graph of FIG.

【0041】上述動作は、図2に示すインバータ4の第
3のアーム10c及び第4のアーム10d側についても
同様である。
The above-described operation is the same for the third arm 10c and the fourth arm 10d of the inverter 4 shown in FIG.

【0042】以上のことから、ターンオフ時の電流I1
(0) が第1及び第2のキャパシタンス22a,22bの
充放電に必要な値以上となるように補助回路としてのイ
ンダクタンス23aの値Laを定め、図4(e)に示す
デッドタイム中に充放電が完了するようなキャパシタン
ス22a,22bの値を適宜選定することによって図2
に示す全てのスイッチング素子2a〜2dに対しロスレ
ススナバ回路としてのキャパシタンス22a〜22dを
効果的に利用したソフトスイッチング素子が実現可能と
なる。
From the above, the current I1 at the time of turn-off is obtained.
The value La of the inductance 23a as an auxiliary circuit is determined so that (0) becomes equal to or more than the value required for charging and discharging the first and second capacitances 22a and 22b, and charging during the dead time shown in FIG. By appropriately selecting the values of the capacitances 22a and 22b at which the discharge is completed, FIG.
It is possible to realize a soft switching element that effectively uses the capacitances 22a to 22d as lossless snubber circuits for all the switching elements 2a to 2d shown in FIG.

【0043】次に、図1に示す実施例に戻り、この実施
例の動作について図5に示すタイムチャートを参照して
説明する。まず、図1に示す負荷としてのX線管17に
印加する管電圧及び管電流が決まると、その管電圧に対
応した管電圧設定信号S1 ,及びその管電流に対応した
管電流設定信号S2 を位相制御回路19へ入力する。こ
の位相制御回路19では、上記の管電圧設定信号S1 及
び管電流設定信号S2 から負荷抵抗値を求め、この負荷
抵抗値と管電圧とから前述の図11に示すグラフの関係
を用いて、インバータ4の各トランジスタ20a〜20
dの動作位相差αを決定する。そして、上記トランジス
タ20a〜20dがターンオン及びターンオフする動作
信号を作成する。
Next, returning to the embodiment shown in FIG. 1, the operation of this embodiment will be described with reference to a time chart shown in FIG. First, when the tube voltage and the tube current to be applied to the X-ray tube 17 as the load shown in FIG. 1 are determined, a tube voltage setting signal S1 corresponding to the tube voltage and a tube current setting signal S2 corresponding to the tube current are generated. Input to the phase control circuit 19. In this phase control circuit 19, a load resistance value is obtained from the tube voltage setting signal S1 and the tube current setting signal S2, and an inverter is determined from the load resistance value and the tube voltage by using the relationship of the graph shown in FIG. 4 transistors 20a to 20
The operation phase difference α of d is determined. Then, an operation signal for turning on and off the transistors 20a to 20d is generated.

【0044】次に、図1において図示しないコントロー
ラからX線曝射信号S3 が上記位相制御回路19へ入力
されると、インバータ4の各トランジスタ20a〜20
dがターンオン及びターンオフする信号が出力され、各
トランジスタ20a〜20dを駆動する。
Next, when an X-ray irradiation signal S3 is input from the controller (not shown in FIG. 1) to the phase control circuit 19, the transistors 20a to 20
A signal for turning on and turning off d is output, and drives each of the transistors 20a to 20d.

【0045】これにより、図5(a)〜(d)に示すよ
うに、第1のトランジスタ20aと第2のトランジスタ
20bは180°の位相差で交互にオンし、第4のトラ
ンジスタ20dと第3のトランジスタ20cも180°
の位相差で交互にオンすると共に、第1のトランジスタ
20aがオンしてから第4のトランジスタ20dがオン
するまでの位相差をαとし、第2のトランジスタ20b
がオンしてから第3のトランジスタ20cがオンするま
での位相差をαとしてずらしてオンするように制御され
る。
As a result, as shown in FIGS. 5A to 5D, the first transistor 20a and the second transistor 20b are turned on alternately with a phase difference of 180 °, and the fourth transistor 20d and the fourth transistor 20d are turned on. 3 transistor 20c is also 180 °
, The phase difference between the time when the first transistor 20a turns on and the time when the fourth transistor 20d turns on is α, and the second transistor 20b
Are controlled so that the phase difference from when the third transistor 20c is turned on until the third transistor 20c is turned on is shifted as α.

【0046】図6に、インバータ4の動作開始時のイン
ダクタンス(補助回路)23aの電流Iaの波形につい
て示す。インバータ4の動作開始時、インダクタンス2
3aの電流Iaは流れていない。このため、第1のトラ
ンジスタ20aの1回目のオン信号によってインダクタ
ンス23aの電流最大値Ia(max) は、図6(c)のよ
うに定常時の2倍近い値になる。次に、第1のトランジ
スタ20aのオフ信号によってインダクタンス23aの
電流Iaは減少する。しかし、インダクタンス23aの
電流Iaは定常時より正の向きに偏差を持つ三角波にな
る。
FIG. 6 shows the waveform of the current Ia of the inductance (auxiliary circuit) 23a when the operation of the inverter 4 starts. When the operation of the inverter 4 starts, the inductance 2
The current Ia of 3a does not flow. For this reason, the maximum current value Ia (max) of the inductance 23a becomes almost twice the steady state value as shown in FIG. 6C due to the first ON signal of the first transistor 20a. Next, the current Ia of the inductance 23a decreases due to the off signal of the first transistor 20a. However, the current Ia of the inductance 23a becomes a triangular wave having a deviation in the positive direction from the steady state.

【0047】このため、図6(d)に示すように第1の
アーム10aに定常時に比べて充分な負の向きの電流が
流れず、ソフトスイッチングが実現不可能になることが
ある。また、正の向きに過大な電流が流れ、電流定格の
大きなトランジスタ(スイッチング素子)が必要とな
る。インダクタンス23b及び第4のアーム10dにつ
いても同様である。
As a result, as shown in FIG. 6D, a sufficient current in the negative direction does not flow through the first arm 10a as compared with the steady state, and soft switching may not be realized. Further, an excessive current flows in the positive direction, and a transistor (switching element) having a large current rating is required. The same applies to the inductance 23b and the fourth arm 10d.

【0048】以上の問題を防止する方法を、図7,図8
を併用して説明する。
FIGS. 7 and 8 show a method for preventing the above problem.
Will be described together.

【0049】図7は、第1のトランジスタ20aの駆動
信号B1´とインダクタンス(補助回路)23aに流れ
る電流波形を示す。図7(a)に示すようにX線曝射信
号S3 が出力されると、図7(b)のように位相制御回
路19の出力B1 が出力される。この信号B1 を入力す
るマスク回路24は、第1のトランジスタ20aの駆動
信号B1´を図7(c)のように動作開始第1回目のオ
ン期間を通常の後半1/2部分にして出力する。
FIG. 7 shows the drive signal B1 'of the first transistor 20a and the waveform of the current flowing through the inductance (auxiliary circuit) 23a. When the X-ray emission signal S3 is output as shown in FIG. 7A, the output B1 of the phase control circuit 19 is output as shown in FIG. 7B. The mask circuit 24 which receives the signal B1 outputs the drive signal B1 'for the first transistor 20a with the first ON period during which the operation is started as shown in FIG. .

【0050】これによって、図7(e)のように、イン
バータ4の動作開始時のインダクタンス23aに流れる
電流は三角波の増加時間が短くなり、インダクタンス2
3aの電流最大値Ia(max) は減少する。これに伴い負
の向きにも充分な電流が流れる。また図7(f)のよう
に、第1のアーム10aに充分な負の向きの電流が流
れ、ソフトスイッチングが余裕をもって実現可能にな
る。また、正の向きにも過大な電流が流れず電流定格の
大きなトランジスタを使用する必要がない。
As a result, as shown in FIG. 7E, the current flowing through the inductance 23a at the start of the operation of the inverter 4 has a shorter increasing time of the triangular wave, and the inductance 2a
The current maximum value Ia (max) of 3a decreases. Accordingly, a sufficient current flows in the negative direction. Further, as shown in FIG. 7F, a sufficiently negative current flows through the first arm 10a, and soft switching can be realized with a margin. Also, no excessive current flows in the positive direction, and there is no need to use a transistor with a large current rating.

【0051】図8は、第1のトランジスタ20dの駆動
信号B4´とインダクタンス(補助回路)23bに流れ
る電流波形を示す。図8(a)に示すようにX線曝射信
号S3 が出力されると、図8(b)のように位相制御回
路19の出力B4 が出力される。この信号B4 を入力す
るマスク回路24は、第4のトランジスタ20dの駆動
信号B4´を図8(c)のように動作開始第1回目のオ
ン期間を通常の後半1/2部分にして出力する。
FIG. 8 shows a drive signal B4 'for the first transistor 20d and a current waveform flowing through the inductance (auxiliary circuit) 23b. When the X-ray emission signal S3 is output as shown in FIG. 8A, the output B4 of the phase control circuit 19 is output as shown in FIG. 8B. The mask circuit 24 which receives the signal B4 outputs the drive signal B4 'for the fourth transistor 20d with the first ON period during which the operation is started as shown in FIG. .

【0052】これによって、図8(e)のように、イン
バータ4の動作開始時のインダクタンス23bに流れる
電流は三角波の増加時間が短くなり、インダクタンス2
3bの電流最大値Ib(max) は減少する。これに伴い負
の向きにも充分な電流が流れる。また図8(f)のよう
に、第4のアーム10dに充分な負の向きの電流が流
れ、ソフトスイッチングが余裕をもって実現可能にな
る。また、正の向きにも過大な電流が流れず電流定格の
大きなトランジスタを使用する必要がない。
As a result, as shown in FIG. 8 (e), the current flowing through the inductance 23b at the start of the operation of the inverter 4 has a shorter increasing time of the triangular wave, and
The current maximum value Ib (max) of 3b decreases. Accordingly, a sufficient current flows in the negative direction. As shown in FIG. 8F, a sufficiently negative current flows through the fourth arm 10d, and soft switching can be realized with a margin. Also, no excessive current flows in the positive direction, and there is no need to use a transistor with a large current rating.

【0053】次に、上記のような制御によりインバータ
4の各トランジスタ20a〜20dが動作を開始する
と、図5(i)に示すような共振電流It が図1に示す
変圧器7に流れ、X線管17には、設定された管電圧が
印加されると共に管電流が流れる。このとき、第1のア
ーム10a〜第4のアーム10dに流れる電流I1 〜I
4 を見ると、図5(e)〜(h)に示されるように、前
述の図3及び図4で説明した動作原理に従って、それぞ
れのトランジスタ20a〜20dの全てにおいてターン
オン時には負の値をとり、ターンオフ時には正の値をと
っていることが分かる。また、上記各トランジスタ20
a〜20dにかかる電圧の時間変化率は小さくなってい
る。
Next, when the transistors 20a to 20d of the inverter 4 start operating under the above control, a resonance current It flows to the transformer 7 shown in FIG. A set tube voltage is applied to the tube 17 and a tube current flows. At this time, the currents I1 to I1 flowing through the first arm 10a to the fourth arm 10d
Referring to FIG. 4, as shown in FIGS. 5 (e) to 5 (h), according to the operation principle described in FIGS. 3 and 4, all the transistors 20a to 20d take a negative value at the time of turn-on. At the time of turn-off, it can be seen that it takes a positive value. Further, each of the transistors 20
The time change rate of the voltage applied to a to 20d is small.

【0054】なお、図5に示したタイムチャートにおい
ては、各トランジスタ20a〜20d間のデッドタイム
は、便宜上省略してある。
In the time chart shown in FIG. 5, the dead time between the transistors 20a to 20d is omitted for convenience.

【0055】上述実施例では、補助回路としてのインダ
クタンス23a,23bを第1及び第2のアーム10
a,10b側と、第3及び第4のアーム10c,10d
側との両方に設けた場合を示したが、負荷範囲や制御す
る位相差の範囲が狭い場合などにはどちらか一方側だけ
に設けてもよい。また、インバータ4の出力回路にイン
ダクタンス5とキャパシタンス6と変圧器7が接続され
ているが、このうちインダクタンス5とキャパシタンス
6は必ずしも必要ではない。
In the above-described embodiment, the inductances 23a and 23b as auxiliary circuits are connected to the first and second arms 10 and 10.
a, 10b side and third and fourth arms 10c, 10d
Although the case where it is provided on both sides is shown, it may be provided on only one side when the load range or the range of the phase difference to be controlled is narrow. In addition, although the inductance 5, the capacitance 6, and the transformer 7 are connected to the output circuit of the inverter 4, the inductance 5 and the capacitance 6 are not necessarily required.

【0056】また、図7及び図8においては、第1及び
第4のトランジスタ20a,20dの動作開始第1回目
のオン時間を半分(1/2)にする場合を示したが、こ
れに限らず、第1〜第4のトランジスタ20a〜20d
のうち最初にターンオンするものに対して、そのトラン
ジスタ20a〜20dの破壊防止を目的としてその動作
開始第1回目のオン時間を半分(1/2)にすればよ
い。また、第1〜第4のトランジスタ20a,20dの
オン,オフの周期を一定として示したが、位相制御回路
19により、位相を制御すると共にこの第1〜第4のト
ランジスタ20a,20dのオン,オフの周期を変化さ
せてもよい。
FIGS. 7 and 8 show the case where the first on-time of the operation start of the first and fourth transistors 20a and 20d is reduced to half (1/2). However, the present invention is not limited to this. First to fourth transistors 20a to 20d
Of the transistors that turn on first, the ON time of the first operation start may be halved (() for the purpose of preventing the transistors 20a to 20d from being destroyed. Further, although the on / off cycle of the first to fourth transistors 20a and 20d is shown as being constant, the phase is controlled by the phase control circuit 19 and the on / off cycle of the first to fourth transistors 20a and 20d is controlled. The off cycle may be changed.

【0057】更に、上述説明においては、インバータ4
を構成するスイッチング素子としてトランジスタ20a
〜20dを使用したが、これのみに限らず、GTOを使
用してもよく、更に高周波化するにはMOS FET,
IGBT,SIトランジスタ,SIサイリスタなどのス
イッチング素子を用いてもよい。また、直流電源1は、
バッテリでもよく、商用電源を整流したものでもよい。
更に、負荷はX線管17に限られず、他の一般的な負荷
でもよい。
Further, in the above description, the inverter 4
Transistor 20a as a switching element constituting
-20d is used, but the present invention is not limited to this, and GTO may be used.
Switching elements such as IGBTs, SI transistors, and SI thyristors may be used. The DC power supply 1
It may be a battery or a rectified commercial power supply.
Further, the load is not limited to the X-ray tube 17, but may be another general load.

【0058】[0058]

【発明の効果】以上説明したように本発明によれば、イ
ンバータの第1及び第2のスイッチング素子の接続点と
直流電源の中性点との間、並びに第3及び第4のスイッ
チング素子の接続点と直流電源の中性点との間のいずれ
か一方又は両方にインダクタンスを補助回路として接続
したことにより、上記インバータの各アームに流れる電
流がターンオン時に負となり、ターンオフ時には正とな
る位相差の動作モードを常に維持できる。また、上記イ
ンバータの第1〜第4のスイッチング素子にはキャパシ
タンスをロスレススナバ回路としてそれぞれ並列に接続
したことにより、デッドタイム期間中の上記ロスレスス
ナバキャパシタンスの充放電によって各スイッチング素
子にかかる電圧の時間変化率の小さいソフトスイッチン
グが実現できる。したがって、上記スイッチング素子に
かかる電圧の変化率が小さく、ノイズを低減することが
できると共に、そのスイッチング素子での損失を低減し
て高効率化を図ることができるという効果がある。
As described above, according to the present invention, between the connection point of the first and second switching elements of the inverter and the neutral point of the DC power supply, and between the connection point of the third and fourth switching elements. By connecting an inductance as an auxiliary circuit to one or both of the connection point and the neutral point of the DC power supply, the current flowing through each arm of the inverter becomes negative when turned on, and becomes positive when turned off. Operation mode can always be maintained. In addition, by connecting the capacitance to the first to fourth switching elements of the inverter in parallel as a lossless snubber circuit, the time of the voltage applied to each switching element by charging and discharging the lossless snubber capacitance during the dead time period Soft switching with a small change rate can be realized. Therefore, there is an effect that the rate of change of the voltage applied to the switching element is small, the noise can be reduced, and the loss in the switching element can be reduced to increase the efficiency.

【0059】また、第1及び第2のスイッチング素子の
うち先にオンするスイッチング素子と第3及び第4のス
イッチング素子のうち先にオンするスイッチング素子の
動作開始第1回目のオン時間を半分にすることによっ
て、補助回路として用いるそれぞれのインダクタンスに
正負の向きに均等した電流を流れさせ、インバータの各
スイッチング素子の過電流をなくし、電流定格の大きな
トランジスタを使用する必要がないコンバータが実現で
きるという効果もある。
Further, the first on-time of the operation start of the switching element which is turned on first of the first and second switching elements and the switching element which is turned on first of the third and fourth switching elements is halved. By doing so, it is possible to realize a converter that allows an equal current to flow in the positive and negative directions to each inductance used as an auxiliary circuit, eliminates overcurrent of each switching element of the inverter, and does not need to use a transistor with a large current rating. There is also an effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるDC−DCコンバータの一実施例
を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a DC-DC converter according to the present invention.

【図2】同上DC−DCコンバータにおける主回路構成
部の等価回路図である。
FIG. 2 is an equivalent circuit diagram of a main circuit component of the DC-DC converter according to the first embodiment;

【図3】同上主回路構成部の動作原理を説明するための
タイムチャートである。
FIG. 3 is a time chart for explaining the operation principle of the main circuit component.

【図4】同上主回路構成部における第1のスイッチング
素子及び第2のスイッチング素子の動作モードを説明す
るための図である。
FIG. 4 is a diagram for explaining operation modes of a first switching element and a second switching element in the main circuit configuration unit.

【図5】図1に示す回路の動作を説明するためのタイム
チャートである。
FIG. 5 is a time chart for explaining the operation of the circuit shown in FIG. 1;

【図6】図1に示す回路中の第1のトランジスタのオ
ン,オフのタイミングと第1のトランジスタ側のインダ
クタンスに流れる電流波形などを示す図である。
6 is a diagram showing ON / OFF timing of a first transistor in the circuit shown in FIG. 1, a waveform of a current flowing through an inductance of the first transistor, and the like.

【図7】図1に示す回路中の第1のトランジスタの駆動
信号と第1のトランジスタ側のインダクタンスに流れる
電流波形などを示す図である。
7 is a diagram showing a drive signal of a first transistor in the circuit shown in FIG. 1, a waveform of a current flowing through an inductance of the first transistor, and the like.

【図8】図1に示す回路中の第4のトランジスタの駆動
信号と第4のトランジスタ側のインダクタンスに流れる
電流波形などを示す図である。
8 is a diagram showing a drive signal of a fourth transistor in the circuit shown in FIG. 1, a waveform of a current flowing through an inductance of the fourth transistor, and the like.

【図9】従来のDC−DCコンバータの回路図である。FIG. 9 is a circuit diagram of a conventional DC-DC converter.

【図10】従来のDC−DCコンバータの動作を説明す
るためのタイムチャートである。
FIG. 10 is a time chart for explaining the operation of a conventional DC-DC converter.

【図11】従来の位相差制御方式のDC−DCコンバー
タにおける位相差と出力電圧との関係を負荷抵抗をパラ
メータとして示したグラフである。
FIG. 11 is a graph showing a relationship between a phase difference and an output voltage in a conventional phase difference control type DC-DC converter, using load resistance as a parameter.

【図12】スナバ回路を用いないときのターンオフ波形
を示す図である。
FIG. 12 is a diagram showing a turn-off waveform when a snubber circuit is not used.

【図13】従来のスナバ回路の例を示す図である。FIG. 13 is a diagram illustrating an example of a conventional snubber circuit.

【符号の説明】[Explanation of symbols]

1……直流電源 3a〜3d……第1〜第4のダイオード 4……インバータ 5……インダクタンス 6,12……キャパシタンス 7……変圧器 8……整流器 10a〜10d……第1〜第4のアーム 17……X線管(負荷) 19……位相制御回路 20a〜20d……第1〜第4のトランジスタ(第1〜
第4のスイッチング素子) 22a〜22d……ロスレススナバキャパシタンス 23a,23b……インダクタンス(補助回路) 24……マスク回路
DESCRIPTION OF SYMBOLS 1 ... DC power supply 3a-3d ... 1st-4th diode 4 ... Inverter 5 ... Inductance 6, 12 ... Capacitance 7 ... Transformer 8 ... Rectifier 10a-10d ... 1st-4th Arm 17 X-ray tube (load) 19 Phase control circuit 20a to 20d First to fourth transistors (first to fourth transistors)
4th switching element) 22a to 22d: lossless snubber capacitance 23a, 23b: inductance (auxiliary circuit) 24: mask circuit

フロントページの続き (56)参考文献 特開 昭63−190556(JP,A) 特開 平2−131364(JP,A) 特開 平6−22551(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/335 H02M 3/28 H05G 1/20 Continuation of front page (56) References JP-A-63-190556 (JP, A) JP-A-2-131364 (JP, A) JP-A-6-22551 (JP, A) (58) Fields investigated (Int) .Cl. 7 , DB name) H02M 3/335 H02M 3/28 H05G 1/20

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 中性点を有する直流電源と、この直流電
源の正極に接続された第1のスイッチング素子及び負極
に接続された第2のスイッチング素子からなる第1の直
列接続体を有すると共に上記正極に接続された第3のス
イッチング素子及び負極に接続された第4のスイッチン
グ素子からなり上記第1の直列接続体に並列接続された
第2の直列接続体を有しかつ上記第1〜第4のスイッチ
ング素子にそれぞれ逆並列接続された第1〜第4のダイ
オードを有し上記直流電源からの直流を交流に変換する
インバータと、このインバータの出力側に接続された少
なくとも変圧器を含んだインバータの出力回路と、この
変圧器に接続されその出力を直流に変換する整流器と、
この整流器に接続されたキャパシタンスと、このキャパ
シタンスに並列接続された負荷と、この負荷に印加する
電圧及び負荷に流す電流の設定信号に応じて上記第1〜
第4のスイッチング素子のオン,オフのタイミングを制
御する手段とを有してなるDC−DCコンバータにおい
て、上記第1〜第4のスイッチング素子にそれぞれ並列
接続された第1〜第4のロスレススナバキャパシタンス
と、上記インバータの第1及び第2のスイッチング素子
の接続点と上記直流電源の中性点との間、並びに第3及
び第4のスイッチング素子の接続点と上記直流電源の中
性点との間のいずれか一方又は両方に接続されたインダ
クタンスと、上記第1〜第4のスイッチング素子のオ
ン,オフの位相を制御する位相制御回路と、この位相制
御回路に接続され上記第1及び第2のスイッチング素子
のうち先にオンするスイッチング素子と上記第3及び第
4のスイッチング素子のうち先にオンするスイッチング
素子の動作開始第1回目のオン時間を第2回目以降のオ
ン時間の1/2にするマスク回路とを具備することを特
徴とするDC−DCコンバータ。
1. A DC power supply having a neutral point, a first series connection body including a first switching element connected to a positive electrode of the DC power supply, and a second switching element connected to a negative electrode of the DC power supply. A first switching element connected to the first switching element, a third switching element connected to the positive electrode, and a fourth switching element connected to the negative electrode; a second switching element connected in parallel to the first switching element; An inverter having first to fourth diodes respectively connected in antiparallel to the fourth switching element and converting DC from the DC power supply into AC, and at least a transformer connected to the output side of the inverter. An inverter output circuit, a rectifier connected to the transformer and converting its output to DC,
The capacitances connected to the rectifier, the loads connected in parallel with the capacitances, and the first to the above-mentioned first signals according to the setting signals of the voltage applied to the loads and the current flowing through the loads.
In a DC-DC converter having means for controlling ON / OFF timing of a fourth switching element, the first to fourth lossless snubbers connected in parallel to the first to fourth switching elements, respectively. A capacitance between a connection point of the first and second switching elements of the inverter and a neutral point of the DC power supply, and a connection point of a third and fourth switching element and a neutral point of the DC power supply. An inductance connected to any one or both of them, a phase control circuit for controlling the on / off phase of the first to fourth switching elements, and the first and the second connected to the phase control circuit. The operation start of the first switching element of the second switching element and the operation start of the first switching element of the third and fourth switching elements. DC-DC converter characterized by comprising a mask circuit for the eye on time to 1/2 of a second and subsequent on-time.
【請求項2】 負荷はX線管であることを特徴とする請
求項1に記載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein the load is an X-ray tube.
JP03569393A 1993-02-24 1993-02-24 DC-DC converter Expired - Fee Related JP3205631B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03569393A JP3205631B2 (en) 1993-02-24 1993-02-24 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03569393A JP3205631B2 (en) 1993-02-24 1993-02-24 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH06253537A JPH06253537A (en) 1994-09-09
JP3205631B2 true JP3205631B2 (en) 2001-09-04

Family

ID=12448982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03569393A Expired - Fee Related JP3205631B2 (en) 1993-02-24 1993-02-24 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3205631B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202652B2 (en) 2002-06-13 2007-04-10 Rohm Co, Ltd. Motor driving apparatus incorporating switch device driving apparatus
JP4076376B2 (en) * 2002-06-13 2008-04-16 ローム株式会社 Drive device

Also Published As

Publication number Publication date
JPH06253537A (en) 1994-09-09

Similar Documents

Publication Publication Date Title
JP5065188B2 (en) Series resonant converter
US5926381A (en) DC power supply apparatus
JP3690822B2 (en) DC-DC converter
EP1748539A2 (en) Switching power supply with surge voltage suppression
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
JP6799820B2 (en) Power converter
JP4613915B2 (en) Switching power supply
JPH05191981A (en) Power converter which is continuously operated in boost mode and back mode
US7075032B2 (en) Power supply apparatus
JPH09233709A (en) Charger for electric car
JPH0622551A (en) Resonance-type dc-dc converter
JP4355712B2 (en) Switching power supply
US10917004B2 (en) Snubber circuit and power conversion system using same
JP2019169991A (en) Three-phase AC-DC converter
JP3243666B2 (en) Resonant DC-DC converter
JP2001333576A (en) Method of controlling dc-dc converter
JP3205631B2 (en) DC-DC converter
JP3753978B2 (en) DC-DC converter control method
JP3370522B2 (en) Boost type bridge inverter circuit and control method thereof
JP4144715B2 (en) DC-DC converter
JP3372868B2 (en) Current control type inverter circuit, control method therefor, capacitor charger and laser device provided with the same
JPH06292362A (en) Resonance dc-dc converter
JP2003348834A (en) Single-phase step-up/down converter
JP2861430B2 (en) Rectifier circuit
JPH06296368A (en) Dc-dc converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees