JP2007236141A

JP2007236141A - Multiple output dc-dc converter and power supply device

Info

Publication number: JP2007236141A
Application number: JP2006056454A
Authority: JP
Inventors: Akira Watabe; 亮渡部; Makoto Eguchi; 誠江口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-03-02
Filing date: 2006-03-02
Publication date: 2007-09-13

Abstract

<P>PROBLEM TO BE SOLVED: To provide a single DC-DC converter for outputting a plurality of voltages, stepped up with the same polarity as that of an input voltage or a plurality of voltages, having different polarities regardless of a load current, and to provide a power supply device. <P>SOLUTION: The multiple output DC-DC converter 100 is provided with a control circuit 151 for driving first/second switches 121, 122, a step-up switch 123, and an inverting switch 124, respectively in a prescribed period of on-time and in a prescribed period of off-time. The control circuit 151 selects one state from among a first state, in which both capacitors 131, 132 are turned off; and the input voltage is applied to both ends of an inductor 111, a second state, in which both of the capacitors 131, 132 are in an active state; a third state, in which the capacitor 132 is turned off and the capacitor 131 is in the active state; and a fourth state in which the capacitor 131 is turned off and the capacitor 132 is in the active state. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、各種電子機器に安定した電圧を供給する多出力ＤＣ−ＤＣコンバータ及び電源装置に関し、詳細には、例えば携帯電子機器に搭載される液晶パネル等の駆動用電源に用いられ、バッテリ等の直流電圧が入力されて負荷に対して負電圧を含む制御された直流電圧を供給する多出力ＤＣ−ＤＣコンバータ及び電源装置に関する。 The present invention relates to a multi-output DC-DC converter and a power supply apparatus that supply a stable voltage to various electronic devices, and more specifically, for example, used for a driving power source such as a liquid crystal panel mounted on a portable electronic device, a battery, The present invention relates to a multi-output DC-DC converter and a power supply device for supplying a controlled direct-current voltage including a negative voltage to a load.

近年、高効率な電力変換特性を有する非絶縁型のＤＣ−ＤＣコンバータは、バッテリなどの入力電源電圧を所望の電圧に変換する手段として多用されている。この変換手段は、携帯機器にも多く使用されており、バッテリ等の単一の直流入力電圧から複数の異なる電圧、例えば入力電圧より降圧された出力電圧、入力電圧より昇圧された出力電圧、負側に反転した出力電圧を供給する目的として使用されている。直流電圧が入力されて負荷に制御された直流電圧を供給する多出力ＤＣ−ＤＣコンバータに関する技術としては、図７に示すような構成のものがある。 In recent years, non-insulated DC-DC converters having high-efficiency power conversion characteristics are frequently used as means for converting an input power supply voltage such as a battery into a desired voltage. This conversion means is often used in portable devices, and a plurality of different voltages from a single DC input voltage such as a battery, for example, an output voltage stepped down from the input voltage, an output voltage stepped up from the input voltage, and a negative voltage. It is used for the purpose of supplying an inverted output voltage to the side. As a technique relating to a multi-output DC-DC converter that receives a direct-current voltage and supplies a controlled direct-current voltage to a load, there is a configuration as shown in FIG.

図７は、従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。 FIG. 7 is a circuit diagram showing a configuration of a conventional multi-output DC-DC converter.

図７において、多出力ＤＣ−ＤＣコンバータは、バッテリ１と、第１の負荷１７に電圧を供給する第１のコンバータ１０と、第２の負荷２７に電圧を供給する第２のコンバータ２０と、第３の負荷３７に電圧を供給する第３のコンバータ３０とを備えて構成される。 In FIG. 7, the multi-output DC-DC converter includes a battery 1, a first converter 10 that supplies a voltage to a first load 17, a second converter 20 that supplies a voltage to a second load 27, And a third converter 30 for supplying a voltage to the third load 37.

まず、第１のコンバータ１０は、第１の主スイッチ１２が第１の状態の時、入力直流電圧Ｅｉは第１のインダクタ１３に印加される。この時、第１のインダクタ１３に電流が流れ、磁気エネルギーが蓄えられる。次に第１の主スイッチ１２がオフ状態になると、第１のインダクタ１３に蓄えられた磁気エネルギーは、第１の出力ダイオード１５を介して第１の出力コンデンサ１６を充電する電流として放出される。第１の主スイッチ１２が一定の周期でオンオフ動作しているものとすると、１周期ごとに第１のインダクタ１３を介して出力されるエネルギーは、第１の主スイッチ１２のオン期間が長いほど大きくなる。したがって、第１の出力電圧Ｖｏｕｔ１は第１の主スイッチ１２のオン期間が長いほど高くなる。すなわち、第１の出力電圧Ｖｏｕｔ１は、第１の制御回路１８が第１の主スイッチ１２のオンオフ期間比を調整することにより制御される。 First, in the first converter 10, the input DC voltage Ei is applied to the first inductor 13 when the first main switch 12 is in the first state. At this time, a current flows through the first inductor 13 and magnetic energy is stored. Next, when the first main switch 12 is turned off, the magnetic energy stored in the first inductor 13 is released as a current for charging the first output capacitor 16 via the first output diode 15. . Assuming that the first main switch 12 is turned on and off at a constant cycle, the energy output through the first inductor 13 every cycle is longer as the on-period of the first main switch 12 is longer. growing. Therefore, the first output voltage Vout1 becomes higher as the ON period of the first main switch 12 is longer. That is, the first output voltage Vout1 is controlled by the first control circuit 18 adjusting the on / off period ratio of the first main switch 12.

同様に、第２のコンバータ２０は、制御回路２８が第２の主スイッチ２２のオンオフ期間比を調整することにより、第２のインダクタ２３に蓄積された磁気エネルギーが第２の出力ダイオード２５を介して第２の出力コンデンサ２６を充電する電流として放出される。この磁気エネルギーの放出量が調整されることにより、第２の出力電圧Ｖｏｕｔ２は制御される。第３のコンバータ３０において、第１のスイッチ３１が第１の状態の時に、第２の出力電圧Ｖｏｕｔ２が第２のダイオード３５を介してコンデンサ３３を充電する。そして、第２のスイッチ３２が第１の状態の時に、コンデンサ３３のエネルギーが第１のダイオード３４を介して第３の出力コンデンサ３６を充電することにより、第２の出力電圧Ｖｏｕｔ２を負側に反転した第３の出力電圧Ｖｏｕｔ３が出力される。 Similarly, in the second converter 20, the control circuit 28 adjusts the on / off period ratio of the second main switch 22, so that the magnetic energy accumulated in the second inductor 23 is passed through the second output diode 25. And discharged as a current for charging the second output capacitor 26. The second output voltage Vout2 is controlled by adjusting the amount of magnetic energy released. In the third converter 30, the second output voltage Vout <b> 2 charges the capacitor 33 via the second diode 35 when the first switch 31 is in the first state. When the second switch 32 is in the first state, the energy of the capacitor 33 charges the third output capacitor 36 via the first diode 34, so that the second output voltage Vout2 is set to the negative side. The inverted third output voltage Vout3 is output.

上記構成の多出力ＤＣ−ＤＣコンバータにおいては、３種類の異なる電圧を出力するために、３つのコンバータが必要である。しかし、携帯機器においては、小型・軽量化のために、たとえ１点でも部品点数を少なくすることが要求されている。複数の出力を少ない部品点数で制御する手段として、特許文献１に開示された技術がある。 In the multi-output DC-DC converter having the above configuration, three converters are necessary to output three different voltages. However, in portable devices, it is required to reduce the number of components even at one point in order to reduce the size and weight. As a means for controlling a plurality of outputs with a small number of parts, there is a technique disclosed in Patent Document 1.

図８は、上記特許文献１に記載の複数の出力を有する多出力ＤＣ−ＤＣコンバータの回路図である。 FIG. 8 is a circuit diagram of a multi-output DC-DC converter having a plurality of outputs described in Patent Document 1.

図８において、多出力ＤＣ−ＤＣコンバータは、入力直流電圧Ｅｉが入力されており、バッテリ５０、ＮチャネルＭＯＳＦＥＴからなる第１のスイッチ５１、ＰチャネルＭＯＳＦＥＴからなる第２のスイッチ５２、インダクタ６１、ダイオード６２と、コンデンサ６３と、ダイオード６４と、コンデンサ６５と、第１のスイッチ５１と第２のスイッチ５２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路６６が設けられている。コンデンサ６３から昇圧出力電圧Ｖｏ１を第１の負荷７１へ出力し、コンデンサ６５から反転出力電圧Ｖｏ２を第２の負荷７２へ出力する。入出力条件はＶｏ１＞Ｅｉ＞０＞Ｖｏ２である。第２のスイッチ５２がオン状態にある場合は、第１のスイッチ５１とインダクタ６１とダイオード６２とコンデンサ６３が、昇圧コンバータとして動作するように構成されている。一方、第１のスイッチ５１がオン状態にある時は、第２のスイッチ５２とインダクタ６１とダイオード６４とコンデンサ６５が反転コンバータとして動作するように構成されている。 In FIG. 8, the input DC voltage Ei is input to the multi-output DC-DC converter, and the battery 50, a first switch 51 made of an N-channel MOSFET, a second switch 52 made of a P-channel MOSFET, an inductor 61, A control circuit 66 is provided for driving the diode 62, the capacitor 63, the diode 64, the capacitor 65, the first switch 51, and the second switch 52 in a predetermined on period and off period, respectively. The boosted output voltage Vo 1 is output from the capacitor 63 to the first load 71, and the inverted output voltage Vo 2 is output from the capacitor 65 to the second load 72. The input / output conditions are Vo1> Ei> 0> Vo2. When the second switch 52 is in an on state, the first switch 51, the inductor 61, the diode 62, and the capacitor 63 are configured to operate as a boost converter. On the other hand, when the first switch 51 is in the ON state, the second switch 52, the inductor 61, the diode 64, and the capacitor 65 are configured to operate as an inverting converter.

このように構成された多出力ＤＣ−ＤＣコンバータは、制御回路６６によってスイッチング周期を昇圧コンバータとして動作する周期と反転コンバータとして動作する周期とに分周し、昇圧コンバータとして動作する周期においては昇圧出力電圧Ｖｏ１を安定化するように第１のスイッチ５１と第２のスイッチ５２のオンオフ期間が調整され、反転コンバータとして動作する周期においては反転出力電圧Ｖｏ２を安定化するように第１のスイッチ５１と第２のスイッチ５２のオンオフ期間が調整される。このことにより、入力電圧と同極性で昇圧された電圧及び極性の異なる電圧を安定化して出力することができる。
特開２００３−１６４１４３号公報 In the multi-output DC-DC converter configured as described above, the control circuit 66 divides the switching period into a period for operating as a boost converter and a period for operating as an inverting converter. The ON / OFF periods of the first switch 51 and the second switch 52 are adjusted so as to stabilize the voltage Vo1, and the first switch 51 and the first switch 51 are stabilized so as to stabilize the inverted output voltage Vo2 in the period of operation as an inverting converter. The on / off period of the second switch 52 is adjusted. As a result, a voltage boosted with the same polarity as the input voltage and a voltage with a different polarity can be stabilized and output.
JP 2003-164143 A

上記従来の多出力ＤＣ−ＤＣコンバータにあっては、１個のインダクタで複数の出力を制御するために、スイッチング周期を分周して各出力の制御に割り当てる時分割制御を用いている。しかしながら、このような制御方法は、１スイッチング周期内にインダクタに流れる電流がゼロとなる必要がある。もし、インダクタ電流がゼロにならずに次のスイッチング周期に移行すると、そのスイッチング周期に制御が割り当てられた出力が軽負荷であった場合に、過剰な電力供給を受けることになる。必要以上の電力供給をされた出力は目標値を越えた電圧となり、制御不能となってしまう。すなわち、出力安定化のためには、割り当てられたスイッチング周期内で電力供給が完結しなくてはならず、インダクタ電流がゼロになる必要があった。このため、従来の多出力ＤＣ−ＤＣコンバータはインダクタ電流不連続モードでの動作となり、出力電流に対してインダクタ電流のピーク値が大きく、大電力を扱うことができないという問題がある。 In the conventional multi-output DC-DC converter, in order to control a plurality of outputs with one inductor, time-division control that divides the switching period and assigns it to control of each output is used. However, such a control method requires that the current flowing through the inductor becomes zero within one switching period. If the inductor current shifts to the next switching period without becoming zero, an excessive power supply is received when the output assigned control in the switching period is a light load. The output to which power is supplied more than necessary becomes a voltage exceeding the target value, and control becomes impossible. That is, in order to stabilize the output, the power supply must be completed within the assigned switching period, and the inductor current needs to be zero. For this reason, the conventional multi-output DC-DC converter operates in the inductor current discontinuous mode, and the peak value of the inductor current is large with respect to the output current, and there is a problem that a large amount of power cannot be handled.

本発明は、かかる点に鑑みてなされたものであり、負荷電流に関係なく入力電圧と同極性で昇圧された電圧または極性の異なる電圧を複数出力することができる単一のＤＣ−ＤＣコンバータ及び電源装置を提供することを目的とする。 The present invention has been made in view of such a point, and a single DC-DC converter capable of outputting a plurality of voltages boosted with the same polarity as the input voltage or voltages having different polarities irrespective of the load current, and An object is to provide a power supply device.

また、本発明は、１個のインダクタで大電流出力可能かつ複数の出力を制御することができる多出力ＤＣ−ＤＣコンバータ及び電源装置を提供することを目的とする。 It is another object of the present invention to provide a multi-output DC-DC converter and a power supply apparatus that can output a large current with a single inductor and can control a plurality of outputs.

本発明の多出力ＤＣ−ＤＣコンバータは、インダクタと、入力電圧を出力する入力直流電源と、複数のスイッチ素子を有し、前記複数のスイッチ素子のオンオフ動作の組合せによって第１の状態あるいは第２の状態あるいは第３の状態あるいは第４の状態となるスイッチ回路と、前記インダクタの一端に接続され、前記インダクタに発生する電圧を整流平滑する昇圧用整流手段と、前記インダクタの一端に接続され、前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用平滑手段と、前記インダクタの他端に接続され、前記インダクタに発生する電圧を整流平滑する反転用整流手段と、前記インダクタの他端に接続され、前記入力電圧を反転昇降圧した反転出力電圧を出力する反転用整流手段と、前記スイッチ回路の第１の状態は、前記昇圧用整流手段と前記反転用整流手段が共にオフで、前記インダクタの両端に前記入力電圧が印加される状態であり、前記スイッチ回路の第２の状態は、前記昇圧用整流手段と前記反転用整流手段が共に能動状態であり、前記スイッチ回路の第３の状態は、前記反転用整流手段がオフで、前記昇圧用整流手段が能動状態であり、前記スイッチ回路の第４の状態は、前記昇圧用整流手段がオフで、前記反転用整流手段が能動状態である構成を採る。 The multi-output DC-DC converter of the present invention includes an inductor, an input DC power source that outputs an input voltage, and a plurality of switch elements, and the first state or the second state depends on the combination of the on / off operations of the plurality of switch elements. Or a switch circuit in the third state or the fourth state, connected to one end of the inductor, boosting rectifying means for rectifying and smoothing a voltage generated in the inductor, connected to one end of the inductor, Boosting smoothing means for outputting a boosted output voltage obtained by boosting the input voltage, inverting rectifying means for rectifying and smoothing a voltage generated in the inductor, connected to the other end of the inductor, and connected to the other end of the inductor Inverting rectifying means for outputting an inverted output voltage obtained by inverting and stepping up and down the input voltage, and the first state of the switch circuit are The rectifying means for inverting and the rectifying means for inverting are both off, and the input voltage is applied across the inductor. The second state of the switch circuit is the rectifying means for boosting and the rectifying for inverting The switching circuit is in the active state, the inversion rectifying means is off, the boosting rectifying means is in the active state, and the switching circuit is in the fourth state. A configuration is adopted in which the rectifying means is off and the inversion rectifying means is in an active state.

より好ましい具体的な態様として、前記スイッチ回路は、前記インダクタの一端と前記入力直流電源の正極との間に接続される第１のスイッチと、前記インダクタの他端と前記入力直流電源の負極との間に接続される第２のスイッチとから構成され、前記昇圧用整流手段は、前記インダクタと前記第２のスイッチとの結合部と前記昇圧用平滑手段との間に接続され、前記反転用整流手段は、前記インダクタと前記第１のスイッチとの結合部と前記反転用平滑手段との間に接続され、前記スイッチ回路の前記第１の状態は、前記第１のスイッチと前記第２のスイッチが共にオン状態であり、前記スイッチ回路の前記第２の状態は、前記第１のスイッチと前記第２のスイッチが共にオフ状態であり、前記スイッチ回路の前記第３の状態は、前記第１のスイッチがオン状態で前記第２のスイッチがオフ状態であり、前記スイッチ回路の前記第４の状態は、前記第１のスイッチがオフ状態で前記第２のスイッチがオン状態である。 As a more preferred specific aspect, the switch circuit includes a first switch connected between one end of the inductor and a positive electrode of the input DC power source, a second end of the inductor and a negative electrode of the input DC power source. And the step-up rectifying means is connected between a coupling portion between the inductor and the second switch and the step-up smoothing means. The rectifying means is connected between the coupling part of the inductor and the first switch and the inverting smoothing means, and the first state of the switch circuit is the first switch and the second switch. The switches are both on, the second state of the switch circuit is that both the first switch and the second switch are off, and the third state of the switch circuit is the second state Of the second switch switches in the ON state is off, the fourth state of the switching circuit, the first and the second switch switches in the OFF state is turned on.

また、昇圧出力電圧が目標値となるように、前記第１のスイッチのオン／オフ期間、前記第２のスイッチのオン／オフ期間、及び前記昇圧用整流手段の能動期間／オフ期間を制御するとともに、反転出力電圧が目標値となるように、前記第１のスイッチのオン／オフ期間、前記第２のスイッチのオン／オフ期間、及び前記反転用整流手段の能動期間／オフ期間を制御する制御回路を備えることがより好ましい。 Further, an on / off period of the first switch, an on / off period of the second switch, and an active period / off period of the boosting rectifier are controlled so that the boosted output voltage becomes a target value. At the same time, the on / off period of the first switch, the on / off period of the second switch, and the active period / off period of the inverting rectifier are controlled so that the inverted output voltage becomes a target value. More preferably, a control circuit is provided.

前記制御回路は、前記昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧に応じた反転出力用誤差信号とを生成する検出回路と、所定のスイッチング周波数を有する鋸歯状波信号を生成する発振回路と、前記鋸歯状波信号と昇圧出力用誤差信号との比較によって生成される昇圧出力用パルス信号と、前記鋸歯状波信号と反転出力用誤差信号との比較によって生成される反転出力用パルス信号との論理和された信号を出力するＰＷＭ回路と、前記昇圧出力電圧と目標値を比較する昇圧用比較回路と、前記反転出力電圧と目標値を比較する反転用比較回路と、前記ＰＷＭ回路の出力信号と前記昇圧用比較回路の出力信号と前記反転用比較回路の出力信号から、前記第１の状態から前記第４の状態を選択する論理回路とを備えるものであってもよい。 The control circuit includes a detection circuit that generates a boost output error signal corresponding to the boost output voltage and an inverted output error signal corresponding to the inverted output voltage, and a sawtooth signal having a predetermined switching frequency. An oscillation circuit to be generated, a boost output pulse signal generated by comparing the sawtooth wave signal and the boost output error signal, and an inversion generated by comparing the sawtooth signal and the inverted output error signal A PWM circuit that outputs a signal logically summed with an output pulse signal, a boost comparison circuit that compares the boost output voltage with a target value, an inversion comparison circuit that compares the inverted output voltage with a target value, A logic circuit that selects the fourth state from the first state based on the output signal of the PWM circuit, the output signal of the boosting comparison circuit, and the output signal of the inverting comparison circuit; It may be.

本発明の電源装置は、直流電圧が入力されて負荷に対して負電圧を含む制御された直流電圧を供給する多出力ＤＣ−ＤＣコンバータを備える電源装置であって、上記のいずれかの多出力ＤＣ−ＤＣコンバータを備える構成を採る。 A power supply device of the present invention is a power supply device including a multi-output DC-DC converter that receives a direct-current voltage and supplies a controlled direct-current voltage including a negative voltage to a load. A configuration including a DC-DC converter is employed.

本発明によれば、負荷の電流によらず、少ない部品点数で、制御された昇圧出力及び反転出力を供給することができる。 According to the present invention, it is possible to supply a controlled boost output and inverted output with a small number of parts regardless of the load current.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本発明の一実施の形態に係る多出力ＤＣ−ＤＣコンバータの回路構成図である。本実施の形態は、負荷に対して負電圧を含む制御された直流電圧を供給する多出力ＤＣ−ＤＣコンバータに適用した例である。 FIG. 1 is a circuit configuration diagram of a multi-output DC-DC converter according to an embodiment of the present invention. The present embodiment is an example applied to a multi-output DC-DC converter that supplies a controlled DC voltage including a negative voltage to a load.

図１において、多出力ＤＣ−ＤＣコンバータ１００は、入力電圧を出力する入力直流電源１０１と、１つのインダクタ１１１と、インダクタ１１１の一端と入力直流電源１０１の正極との間に接続される第１のスイッチ１２１と、インダクタ１１１の他端と入力直流電源１０１の負極との間に接続される第２のスイッチ１２２と、インダクタ１１１と第２のスイッチ１２２との結合部と昇圧用平滑手段であるコンデンサ１３１との間に接続される昇圧用整流手段である昇圧用スイッチ１２３と、インダクタ１１１と第１のスイッチ１２１との結合部と反転用平滑手段であるコンデンサ１３２との間に接続される反転用整流手段である反転用スイッチ１２４と、昇圧用平滑手段であるコンデンサ１３１と、反転用平滑手段であるコンデンサ１３２と、第１のスイッチ１２１と第２のスイッチ１２２及び昇圧用スイッチ１２３と反転用スイッチ１２４をそれぞれ所定のオン時間とオフ時間で駆動する制御回路１５１とを備えて構成される。 In FIG. 1, a multi-output DC-DC converter 100 includes a first input DC power supply 101 that outputs an input voltage, one inductor 111, one end of the inductor 111, and a positive electrode of the input DC power supply 101. Switch 121, a second switch 122 connected between the other end of the inductor 111 and the negative electrode of the input DC power supply 101, a coupling portion between the inductor 111 and the second switch 122, and boosting smoothing means. A boosting switch 123 which is a boosting rectifier connected between the capacitor 131 and an inversion connected between a coupling portion of the inductor 111 and the first switch 121 and a capacitor 132 which is an inverting smoothing means. Inverting switch 124, which is a rectifying means, a capacitor 131, which is a boosting smoothing means, and a capacitor 13, which is an inverting smoothing means. When, and a control circuit 151 for driving the first switch 121 second switch 122 and the boost switch 123 to the reversing switch 124 in each predetermined on and off times.

インダクタ１１１の一端には、昇圧用整流手段と昇圧用平滑手段が接続されることになり、昇圧用整流手段及び昇圧用平滑手段は、インダクタ１１１に発生する電圧を整流平滑し、前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用整流平滑回路１３３を構成する。また、インダクタ１１１の他端には、反転用整流手段と反転用平滑手段が接続されることになり、反転用整流手段及び反転用平滑手段は、インダクタ１１１に発生する電圧を整流平滑し、前記入力電圧を反転昇降圧した反転出力電圧を出力する反転用整流平滑回路１３４を構成する。 One end of the inductor 111 is connected to a boosting rectifying means and a boosting smoothing means. The boosting rectifying means and the boosting smoothing means rectify and smooth the voltage generated in the inductor 111 to obtain the input voltage. A boosting rectifying / smoothing circuit 133 that outputs the boosted boosted output voltage is configured. The other end of the inductor 111 is connected to the inversion rectification means and the inversion smoothing means. The inversion rectification means and the inversion smoothing means rectify and smooth the voltage generated in the inductor 111, and An inverting rectifying and smoothing circuit 134 that outputs an inverted output voltage obtained by inverting and stepping up the input voltage is configured.

第１のスイッチ１２１及び第２のスイッチ１２２は、このスイッチ素子のオンオフ動作の組合せによって第１の状態あるいは第２の状態あるいは第３の状態あるいは第４の状態となるスイッチ回路１２０を構成する。スイッチ回路１２０の第１の状態は、第１のスイッチ１２１と第２のスイッチ１２２が共にオン状態であり、スイッチ回路１２０の第２の状態は、第１のスイッチ１２１と第２のスイッチ１２２が共にオフ状態であり、スイッチ回路１２０の第３の状態は、第１のスイッチ１２１がオン状態で第２のスイッチ１２２がオフ状態であり、スイッチ回路１２０の第４の状態は、第１のスイッチ１２１がオフ状態で第２のスイッチ１２２がオン状態である。スイッチ回路１２０の第１〜第４状態を各部の能動状態から見ると、スイッチ回路１２０の第１の状態は、昇圧用整流手段と反転用整流手段が共にオフで、インダクタ１１１の両端に前記入力電圧が印加される状態であり、スイッチ回路１２０の第２の状態は、昇圧用整流手段と反転用整流手段が共に能動状態であり、スイッチ回路１２０の第３の状態は、反転用整流手段がオフで、昇圧用整流手段が能動状態であり、スイッチ回路１２０の第４の状態は、昇圧用整流手段がオフで、反転用整流手段が能動状態である。 The first switch 121 and the second switch 122 constitute a switch circuit 120 that is in a first state, a second state, a third state, or a fourth state by a combination of on / off operations of the switch elements. The first state of the switch circuit 120 is that both the first switch 121 and the second switch 122 are on, and the second state of the switch circuit 120 is that the first switch 121 and the second switch 122 are Both are OFF states, the third state of the switch circuit 120 is that the first switch 121 is ON and the second switch 122 is OFF state, and the fourth state of the switch circuit 120 is the first switch 121 is off and the second switch 122 is on. When the first to fourth states of the switch circuit 120 are viewed from the active state of each part, the first state of the switch circuit 120 is that both the boosting rectifying means and the inverting rectifying means are off, and the input to both ends of the inductor 111 In the second state of the switch circuit 120, both the boosting rectifying means and the inverting rectifying means are active, and in the third state of the switch circuit 120, the inverting rectifying means is In the fourth state of the switch circuit 120, the boosting rectifying means is off and the inverting rectifying means is in the active state.

制御回路１５１は、第１のスイッチ１２１のオン期間／オフ期間と第２のスイッチ１２２のオン期間／オフ期間と昇圧用整流手段の能動期間／オフ期間を昇圧出力電圧が目標値となるように、また、第１のスイッチ１２１のオン期間／オフ期間と第２のスイッチ１２２のオン期間／オフ期間と前記反転用整流手段の能動期間／オフ期間を反転出力電圧が目標値となるように制御する。 The control circuit 151 sets the boosted output voltage to the target value during the ON period / OFF period of the first switch 121, the ON period / OFF period of the second switch 122, and the active period / OFF period of the boosting rectifier. Further, the ON period / OFF period of the first switch 121, the ON period / OFF period of the second switch 122, and the active period / OFF period of the inversion rectifier are controlled so that the inverted output voltage becomes a target value. To do.

図２は、上記制御回路１５１のより詳細な構成を示す回路図である。 FIG. 2 is a circuit diagram showing a more detailed configuration of the control circuit 151.

図２において、制御回路１５１は、昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧に応じた反転出力用誤差信号とを生成する検出回路２００と、昇圧出力電圧と目標値を比較する昇圧用比較回路２１０と、反転出力電圧と目標値を比較する反転用比較回路２２０と、所定のスイッチング周波数を有する鋸歯状波信号を生成する発振回路２３０と、鋸歯状波信号と昇圧出力用誤差信号との比較によって生成される昇圧出力用パルス信号と、鋸歯状波信号と反転出力用誤差信号との比較によって生成される反転出力用パルス信号との論理和された信号を出力するＰＷＭ回路２４０と、ＰＷＭ回路２４０の出力信号と昇圧用比較回路２１０の出力信号と反転用比較回路２２０の出力信号から、第１の状態から第４の状態を選択する論理回路２５０とを備えて構成される。 In FIG. 2, the control circuit 151 generates a boost output error signal corresponding to the boost output voltage, an inversion output error signal corresponding to the inverted output voltage, a boost output voltage and a target value. Boosting comparison circuit 210 to compare, inverting comparison circuit 220 to compare the inverted output voltage with the target value, oscillation circuit 230 that generates a sawtooth wave signal having a predetermined switching frequency, sawtooth wave signal and boosting output PWM that outputs a logical sum of a boost output pulse signal generated by comparison with an error signal for use and an inverted output pulse signal generated by comparison between a sawtooth signal and an inverted output error signal The first state to the fourth state are selected from the circuit 240, the output signal of the PWM circuit 240, the output signal of the step-up comparison circuit 210, and the output signal of the inversion comparison circuit 220. Constructed and a physical circuit 250.

検出回路２００は、昇圧出力Ｖｏ１を検出する抵抗２０１，２０２と、反転出力電圧Ｖｏ２を検出する抵抗２０３，２０４と、基準電圧を発生する基準電圧源２０５と、検出抵抗２０１，２０２の分圧と基準電圧源２０５の基準電圧とを比較し、昇圧出力用誤差信号Ｖｅ１を出力する誤差増幅器２０６と、検出抵抗２０３，２０４の分圧と接地とを比較し、反転出力用誤差信号Ｖｅ２を出力する誤差増幅器２０７とから構成される。 The detection circuit 200 includes resistors 201 and 202 that detect a boosted output Vo1, resistors 203 and 204 that detect an inverted output voltage Vo2, a reference voltage source 205 that generates a reference voltage, and a divided voltage of the detection resistors 201 and 202. The error amplifier 206 that compares the reference voltage of the reference voltage source 205 and outputs the error signal Ve1 for boost output, compares the divided voltage of the detection resistors 203 and 204 and the ground, and outputs the error signal Ve2 for inverted output. And an error amplifier 207.

昇圧用比較回路２１０は、昇圧出力Ｖｏ１を検出する抵抗２０１，２０２と、基準電圧源２０５、検出抵抗２０１，２０２の分圧と基準電圧源２０５の基準電圧とを比較し、信号Ｖｅ３を出力する比較器２２１とから構成される。 The boosting comparison circuit 210 compares the resistors 201 and 202 that detect the boosted output Vo1, the reference voltage source 205, the divided voltage of the detection resistors 201 and 202, and the reference voltage of the reference voltage source 205, and outputs a signal Ve3. And a comparator 221.

反転用比較回路２２０は、反転出力電圧Ｖｏ２を検出する抵抗２０３，２０４、及び検出抵抗２０３，２０４の分圧と接地電圧とを比較し、信号Ｖｅ４を出力する比較器２２２から構成される。 The inversion comparison circuit 220 includes resistors 203 and 204 that detect the inversion output voltage Vo2, and a comparator 222 that compares the divided voltage of the detection resistors 203 and 204 with the ground voltage and outputs a signal Ve4.

発振回路２３０は、所定の周期で電位が増減する鋸歯状波電圧Ｖｔを出力する。 The oscillation circuit 230 outputs a sawtooth voltage Vt whose potential increases or decreases at a predetermined cycle.

ＰＷＭ回路２４０は、昇圧出力用誤差信号Ｖｅ１と鋸歯状波電圧Ｖｔを比較し、出力信号Ｖ１を出力する比較器２４１と、反転出力用誤差信号Ｖｅ２と鋸歯状波電圧Ｖｔを比較し、出力信号Ｖ２を出力する比較器２４２と、比較器２４１，２４２の出力信号Ｖ１，Ｖ２の論理和をとり、論理和信号ＰＷＭを出力するＯＲ回路２４３とから構成される。 The PWM circuit 240 compares the boost output error signal Ve1 and the sawtooth voltage Vt, compares the comparator 241 that outputs the output signal V1, the inverted output error signal Ve2 and the sawtooth voltage Vt, and outputs the output signal. A comparator 242 that outputs V2 and an OR circuit 243 that calculates the logical sum of the output signals V1 and V2 of the comparators 241 and 242 and outputs a logical sum signal PWM.

論理回路２５０は、ＮＯＲ回路２５１，２５２、ＯＲ回路２５３〜２５５、ＡＮＤ回路２５６〜２５８、ＮＯＴ回路（インバータ）２５９〜２６２、及びＲ−Ｓフリップフロップ（ＦＦ）２６３，２６４を備えて構成される。 The logic circuit 250 includes NOR circuits 251 and 252, OR circuits 253 to 255, AND circuits 256 to 258, NOT circuits (inverters) 259 to 262, and RS flip-flops (FF) 263 and 264. .

ＮＯＲ回路２５１には、ＰＷＭ回路２４０の出力ＰＷＭと昇圧用比較器２２１の出力Ｖｅ３が入力される。Ｒ−Ｓフリップフロップ２６３のＲ端子に信号ＰＷＭ、Ｓ端子にＮＯＲ回路２５１の出力信号がそれぞれ入力され、信号Ｖ３を出力する。また、ＮＯＲ回路２５２には、ＰＷＭ回路２４０の出力ＰＷＭと反転用比較器２２２の出力Ｖｅ４が入力される。Ｒ−Ｓフリップフロップ２６４のＲ端子に信号ＰＷＭ、Ｓ端子にＮＯＲ回路２５２の出力信号がそれぞれ入力され、信号Ｖ４を出力する。ＯＲ回路２５３には、信号Ｖｅ３，Ｖｅ４が入力される。ＡＮＤ回路２５６には、ＯＲ回路２５３の出力信号とＰＷＭ信号が入力され、信号Ｖ５を出力する。ＡＮＤ回路２５８には、信号Ｖ４とＮＯＴ回路２６０の出力信号が入力される。ＯＲ回路２５５には、信号Ｖ５、ＡＮＤ回路２５８の出力信号が入力され、Ｖｇ１１を出力する。また、ＮＯＴ回路２６２に信号Ｖｇ１１が入力され、Ｖｇ１４が出力される。ＡＮＤ回路２５７には、信号Ｖ３とＮＯＴ回路２５９の出力信号が入力される。ＯＲ回路２５４には、信号Ｖ５、ＡＮＤ回路２５７の出力信号が入力され、Ｖｇ１２を出力する。また、ＮＯＴ回路２６２に信号Ｖｇ１２が入力されＶｇ１３が出力される。 The NOR circuit 251 receives the output PWM of the PWM circuit 240 and the output Ve3 of the boost comparator 221. The signal PWM is input to the R terminal of the RS flip-flop 263, and the output signal of the NOR circuit 251 is input to the S terminal, and the signal V3 is output. The NOR circuit 252 receives the output PWM of the PWM circuit 240 and the output Ve4 of the inversion comparator 222. The signal PWM is input to the R terminal of the RS flip-flop 264 and the output signal of the NOR circuit 252 is input to the S terminal, and the signal V4 is output. The signals Ve3 and Ve4 are input to the OR circuit 253. The AND circuit 256 receives the output signal of the OR circuit 253 and the PWM signal, and outputs a signal V5. The AND circuit 258 receives the signal V4 and the output signal of the NOT circuit 260. The OR circuit 255 receives the signal V5 and the output signal of the AND circuit 258, and outputs Vg11. Further, the signal Vg11 is input to the NOT circuit 262, and Vg14 is output. The AND circuit 257 receives the signal V3 and the output signal of the NOT circuit 259. The OR circuit 254 receives the signal V5 and the output signal of the AND circuit 257, and outputs Vg12. Further, the signal Vg12 is input to the NOT circuit 262, and Vg13 is output.

以下、上述のように構成された多出力ＤＣ−ＤＣコンバータ１００の動作について説明する。まず、基本動作について述べる。 Hereinafter, the operation of the multi-output DC-DC converter 100 configured as described above will be described. First, the basic operation will be described.

図１に示すように、多出力ＤＣ−ＤＣコンバータ１００は、入力直流電源１０１に接続され、入力直流電圧Ｅｉが入力される。多出力ＤＣ−ＤＣコンバータ１００には、第１のスイッチ１２１、第２のスイッチ１２２、昇圧用整流手段であるスイッチ１２３、反転用整流手段であるスイッチ１２４、インダクタ１１１、昇圧用平滑手段であるコンデンサ１３１、反転用平滑手段であるコンデンサ１３２、及び第１のスイッチ１２１と第２のスイッチ１２２及び昇圧用スイッチ１２３と反転用スイッチ１２４をそれぞれ所定のオン時間とオフ時間で駆動する制御回路１５１が設けられている。 As shown in FIG. 1, the multi-output DC-DC converter 100 is connected to an input DC power supply 101 and receives an input DC voltage Ei. The multi-output DC-DC converter 100 includes a first switch 121, a second switch 122, a switch 123 as a boosting rectifier, a switch 124 as an inverting rectifier, an inductor 111, and a capacitor as a boosting smoother. 131, a capacitor 132 as inversion smoothing means, and a control circuit 151 for driving the first switch 121, the second switch 122, the boosting switch 123, and the inversion switch 124 with predetermined on-time and off-time, respectively. It has been.

コンデンサ１３１とコンデンサ１３２の両端には負荷１４１が接続され、昇圧出力電圧Ｖｏ１が負荷１４１の一端に出力され、反転出力電圧Ｖｏ２が負荷１４１の他端に出力される。本実施の形態における入出力条件は、Ｖｏ１＞Ｅｉ＞０＞Ｖｏ２である。第１のスイッチ１２１と第２のスイッチ１２２がオン状態、昇圧用スイッチ１２３と反転用スイッチ１２４がオフ状態である第１の状態でインダクタ１１１に磁気エネルギーを蓄え、第１のスイッチ１２１と第２のスイッチ１２２をオフ状態、昇圧用スイッチ１２３と反転用スイッチ１２４がオン状態で、第１の状態でインダクタ１１１に蓄えられた磁気エネルギーをコンデンサ１３１及びコンデンサ１３２を介して昇圧出力Ｖｏ１と反転出力Ｖｏ２を同時に出力するように動作し、第２のスイッチ１２２と反転用スイッチ１２４をオフ状態、第１のスイッチ１２１と昇圧用スイッチ１２３がオン状態で第１の状態でインダクタ１１１に蓄えられた磁気エネルギーをコンデンサ１３１を介して昇圧出力Ｖｏ１を出力するように動作し、第１のスイッチ１２１と昇圧用スイッチ１２３をオフ状態、第２のスイッチ１２２と反転用スイッチ１２４がオン状態で第１の状態でインダクタ１１１に蓄えられた磁気エネルギーをコンデンサ１３２を介して反転出力Ｖｏ２を出力するように動作する。 A load 141 is connected to both ends of the capacitor 131 and the capacitor 132, the boosted output voltage Vo1 is output to one end of the load 141, and the inverted output voltage Vo2 is output to the other end of the load 141. The input / output conditions in the present embodiment are Vo1> Ei> 0> Vo2. In the first state where the first switch 121 and the second switch 122 are in the on state and the boosting switch 123 and the inversion switch 124 are in the off state, the magnetic energy is stored in the inductor 111, and the first switch 121 and the second switch The switch 122 is turned off, the boosting switch 123 and the inverting switch 124 are turned on, and the magnetic energy stored in the inductor 111 in the first state is supplied to the boosted output Vo1 and the inverted output Vo2 via the capacitor 131 and the capacitor 132. Magnetic energy stored in the inductor 111 in the first state when the second switch 122 and the inverting switch 124 are in the off state, and the first switch 121 and the boosting switch 123 are in the on state. To output the boosted output Vo1 through the capacitor 131, and the first The magnetic energy stored in the inductor 111 in the first state when the switch 121 and the boost switch 123 are in the off state, the second switch 122 and the inversion switch 124 are in the on state, and the inverted output Vo2 is output via the capacitor 132. To work.

上記各状態を実現するために、制御回路１５１は、以下の動作により信号Ｖｇ１１〜Ｖｇ１４を生成する。 In order to realize the above states, the control circuit 151 generates the signals Vg11 to Vg14 by the following operation.

図２に示すように、抵抗２０１と抵抗２０２は昇圧出力Ｖｏ１を検出し、抵抗２０３と抵抗２０４は反転出力電圧Ｖｏ２を検出する。各検出電圧は、誤差増幅器２０６及び誤差増幅器２０７によって基準電圧源２０５の基準電圧とそれぞれ比較され、昇圧出力用誤差信号Ｖｅ１と反転出力用誤差信号Ｖｅ２がそれぞれ出力される。抵抗２０１〜２０４、誤差増幅器２０７，２０７及び基準電圧２０５により、検出回路２００が構成される。また、抵抗２０１と抵抗２０２は昇圧出力Ｖｏ１を分圧し、比較器２２１によって基準電圧源２０５の基準電圧と比較される。抵抗２０１，２０２、比較器２２１及び基準電圧源２０５により昇圧用比較器２１０が構成される。抵抗２０３と抵抗２０４は反転出力Ｖｏ２を分圧し、比較器２２１によって接地電位と比較される。抵抗２０３，２０４、比較器２２１により反転用比較器２２０が構成される。 As shown in FIG. 2, the resistors 201 and 202 detect the boosted output Vo1, and the resistors 203 and 204 detect the inverted output voltage Vo2. Each detected voltage is compared with the reference voltage of the reference voltage source 205 by the error amplifier 206 and the error amplifier 207, respectively, and a boosted output error signal Ve1 and an inverted output error signal Ve2 are output. The resistors 201 to 204, the error amplifiers 207 and 207, and the reference voltage 205 constitute a detection circuit 200. The resistor 201 and the resistor 202 divide the boosted output Vo1 and compare with the reference voltage of the reference voltage source 205 by the comparator 221. The resistors 201 and 202, the comparator 221 and the reference voltage source 205 constitute a boosting comparator 210. The resistors 203 and 204 divide the inverted output Vo2 and compare with the ground potential by the comparator 221. The resistors 203 and 204 and the comparator 221 constitute an inversion comparator 220.

発振回路２３０は、所定の周期で電位が増減する鋸歯状波電圧Ｖｔを出力し、比較器２４１は昇圧出力用誤差信号Ｖｅ１と鋸歯状波電圧Ｖｔを比較し、比較器２４２は反転出力用誤差信号Ｖｅ２と鋸歯状波電圧Ｖｔを比較する。各比較器２４１，２４２の出力信号Ｖ１，Ｖ２は、ＯＲ回路２４３によって論理和信号ＰＷＭとして出力される。比較器２４２，２４１及びＯＲ回路２４３とによりＰＷＭ回路２４０が構成されている。 The oscillation circuit 230 outputs a sawtooth wave voltage Vt whose potential increases or decreases in a predetermined cycle, the comparator 241 compares the boost output error signal Ve1 with the sawtooth wave voltage Vt, and the comparator 242 outputs an inverted output error. The signal Ve2 is compared with the sawtooth voltage Vt. The output signals V1 and V2 of the comparators 241 and 242 are output as an OR signal PWM by the OR circuit 243. The comparators 242, 241 and the OR circuit 243 constitute a PWM circuit 240.

ＮＯＲ回路２５１には、ＰＷＭ回路２４０の出力ＰＷＭと昇圧用比較器２１０の出力Ｖｅ３が入力される。Ｒ−Ｓフリップフロップ２６３のＲ端子に信号ＰＷＭ、Ｓ端子にＮＯＲ回路２５１の出力信号がそれぞれ入力され、信号Ｖ３を出力する。また、ＮＯＲ回路２５２には、ＰＷＭ回路２４０の出力ＰＷＭと反転用比較器２２２の出力Ｖｅ４が入力される。Ｒ−Ｓフリップフロップ２６４のＲ端子に信号ＰＷＭ、Ｓ端子にＮＯＲ回路２５２の出力信号がそれぞれ入力され、信号Ｖ４を出力する。ＯＲ回路２５３には、信号Ｖｅ３，Ｖｅ４が入力される。ＡＮＤ回路２５６には、ＯＲ回路２５３の出力信号とＰＷＭ信号が入力され、信号Ｖ５を出力する。ＡＮＤ回路２５８には信号Ｖ４とＮＯＴ回路２６０の出力信号が入力される。ＯＲ回路２５５には信号Ｖ５、ＡＮＤ回路２５８の出力信号が入力され、Ｖｇ１１を出力し図１の第１のスイッチ１２１の駆動信号となる。また、ＮＯＴ回路２６２に信号Ｖｇ１１が入力されＶｇ１４が出力される。信号Ｖｇ１４は、図１の反転用スイッチ１２４の駆動信号となる。ＡＮＤ回路２５７には信号Ｖ３とＮＯＴ回路２５９の出力信号が入力される。ＯＲ回路２５４には信号Ｖ５、ＡＮＤ回路２５７の出力信号が入力され、Ｖｇ１２を出力し、図１の第２のスイッチ１２２の駆動信号となる。また、ＮＯＴ回路２６１に信号Ｖｇ１２が入力されＶｇ１３が出力される。信号Ｖｇ１３は、図１の昇圧用スイッチ１２３の駆動信号となる。 The NOR circuit 251 receives the output PWM of the PWM circuit 240 and the output Ve3 of the boost comparator 210. The signal PWM is input to the R terminal of the RS flip-flop 263, and the output signal of the NOR circuit 251 is input to the S terminal, and the signal V3 is output. The NOR circuit 252 receives the output PWM of the PWM circuit 240 and the output Ve4 of the inversion comparator 222. The signal PWM is input to the R terminal of the RS flip-flop 264 and the output signal of the NOR circuit 252 is input to the S terminal, and the signal V4 is output. The signals Ve3 and Ve4 are input to the OR circuit 253. The AND circuit 256 receives the output signal of the OR circuit 253 and the PWM signal, and outputs a signal V5. The AND circuit 258 receives the signal V4 and the output signal of the NOT circuit 260. The OR circuit 255 receives the signal V5 and the output signal of the AND circuit 258, outputs Vg11, and becomes a drive signal for the first switch 121 in FIG. Further, the signal Vg11 is input to the NOT circuit 262, and Vg14 is output. The signal Vg14 becomes a drive signal for the inversion switch 124 in FIG. The AND circuit 257 receives the signal V3 and the output signal of the NOT circuit 259. The OR circuit 254 receives the signal V5 and the output signal of the AND circuit 257, outputs Vg12, and becomes a drive signal for the second switch 122 in FIG. Further, the signal Vg12 is input to the NOT circuit 261, and Vg13 is output. The signal Vg13 is a drive signal for the boosting switch 123 of FIG.

図３乃至図６は、多出力ＤＣ−ＤＣコンバータ１００における制御回路１５１の動作状態を示す波形図であり、各信号及びインダクタ１１１に流れる電流Ｉ１１１を示す波形である。 3 to 6 are waveform diagrams showing the operating state of the control circuit 151 in the multi-output DC-DC converter 100, and are waveforms showing the currents I111 flowing through the respective signals and the inductor 111. FIG.

図３は、状態１として昇圧出力Ｖｏ１及び反転出力Ｖｏ２ともに所望の電圧かつ安定した電圧を供給した状態の各信号及び電流Ｉ１１１を示している。時刻ｔ１において、ＰＷＭ回路２４０の出力信号ＰＷＭが“Ｈｉ”となり、Ｖｇ１１，Ｖｇ１２が“Ｈｉ”、となり第１のスイッチ１２１と第２のスイッチ１２２が第１の状態、同時にＶｇ１３，Ｖ１４が“Ｌｏ”となり昇圧用スイッチ１２３、反転スイッチ１２４がオフ状態なり、インダクタ１１１には入力直流電圧Ｅｉが印加され、電流Ｉ１１１が増加し磁気エネルギーが蓄積される。 FIG. 3 shows each signal and current I111 in a state 1 in which a desired voltage and a stable voltage are supplied to both the boost output Vo1 and the inverted output Vo2. At time t1, the output signal PWM of the PWM circuit 240 is “Hi”, Vg11 and Vg12 are “Hi”, the first switch 121 and the second switch 122 are in the first state, and Vg13 and V14 are simultaneously “Lo”. ", The boost switch 123 and the inverting switch 124 are turned off, the input DC voltage Ei is applied to the inductor 111, the current I111 is increased, and magnetic energy is accumulated.

時刻ｔ２となると、ＰＷＭ回路の出力信号ＰＷＭが“Ｌｏ”となり、Ｖｇ１１，Ｖｇ１２が“Ｌｏ”、となり第１のスイッチ１２１と第２のスイッチ１２２がオフ状態、同時にＶｇ１３，Ｖ１４が“Ｈｉ”となり昇圧用スイッチ１２３、反転スイッチ１２４が第１の状態なり、インダクタ１１１に蓄えられた磁気エネルギーである電流Ｉ１１１が昇圧用スイッチ１２３、反転スイッチ１２４、及びコンデンサ１３１，１３２を介して昇圧出力Ｖｏ１、反転出力Ｖｏ２が同時に供給される。安定化状態にある時は、信号Ｖｅ３，Ｖｅ４は常に“Ｈｉ”，Ｖ３，Ｖ４は常に“Ｌｏ”となる。 At time t2, the output signal PWM of the PWM circuit becomes “Lo”, Vg11 and Vg12 become “Lo”, the first switch 121 and the second switch 122 are turned off, and Vg13 and V14 become “Hi” at the same time. The boosting switch 123 and the inverting switch 124 are in the first state, and the current I111, which is the magnetic energy stored in the inductor 111, is boosted through the boosting switch 123, the inverting switch 124, and the capacitors 131 and 132, and inverted. Output Vo2 is supplied simultaneously. When in a stabilized state, the signals Ve3 and Ve4 are always "Hi" and V3 and V4 are always "Lo".

図４は、昇圧出力は所望の電圧Ｖｏ１であるが、反転出力が所望の電圧Ｖｏ２以下に電圧が下がった状態２を示す。反転出力が所望の電圧Ｖｏ２以下となると、反転用比較器２２２の出力信号Ｖｅ４が“Ｌｏ”となり、信号ＰＷＭが“Ｌｏ”の時、Ｒ−Ｓフリップフロップ２６４より出力Ｖ４はＨｉとなり、Ｖｇ１１は“Ｈｉ”、Ｖｇ１２は“Ｌｏ”となり、第１のスイッチ１２１はオン状態、反転用スイッチ１２４はオフ状態となる。主スイッチ１２２と昇圧用スイッチ１２３は、上記状態１と同様の制御がなされ、信号ＰＷＭが“Ｌｏ”及びＶ４が“Ｈｉ”の時、昇圧動作のみを行う。この場合、インダクタ電流Ｉ１１１の直流電流は周期ごとに増加し、昇圧出力Ｖｏ１も所望の電圧以上となる。また、反転出力は所望の電圧Ｖｏ２であるが、昇圧出力が所望の電圧Ｖｏ１以上であるならば、図４に示す状態と昇圧動作と反転動作が逆となった状態となる。昇圧出力Ｖｏ１が所望の電圧以上かつ反転出力Ｖｏ２が所望の電圧以下となると図５に示す状態３となる。 FIG. 4 shows a state 2 in which the boosted output is the desired voltage Vo1, but the inverted output has fallen below the desired voltage Vo2. When the inverting output is less than or equal to the desired voltage Vo2, the output signal Ve4 of the inverting comparator 222 becomes “Lo”. When the signal PWM is “Lo”, the output V4 becomes Hi from the RS flip-flop 264, and Vg11 becomes “Hi” and Vg12 become “Lo”, the first switch 121 is turned on, and the inversion switch 124 is turned off. The main switch 122 and the boosting switch 123 are controlled in the same manner as in the state 1, and when the signal PWM is “Lo” and V4 is “Hi”, only the boosting operation is performed. In this case, the direct current of the inductor current I111 increases every cycle, and the boosted output Vo1 becomes equal to or higher than a desired voltage. Further, the inverted output is the desired voltage Vo2, but if the boosted output is equal to or higher than the desired voltage Vo1, the state shown in FIG. 4 and the boosting operation and the inversion operation are reversed. When the boosted output Vo1 is equal to or higher than the desired voltage and the inverted output Vo2 is equal to or lower than the desired voltage, the state 3 shown in FIG.

図５に示す状態３では、昇圧出力Ｖｏ１が所望の電圧以上かつ反転出力Ｖｏ２が所望の電圧以下となると、昇圧用比較器２０４の出力信号Ｖｅ３も“Ｌｏ”となり、信号ＰＷＭが“Ｌｏ”でありかつ信号Ｖｅ３，Ｖｅ４が“Ｈｉ”である時、再び昇圧用スイッチ１２３、反転スイッチ１２４、及びコンデンサ１３１，１３２を介して昇圧出力Ｖｏ１、反転出力Ｖｏ２が同時に供給され、インダクタ電流Ｉ１１１の直流電流の増加率が低下する。 In the state 3 shown in FIG. 5, when the boosted output Vo1 is equal to or higher than the desired voltage and the inverted output Vo2 is equal to or lower than the desired voltage, the output signal Ve3 of the boosting comparator 204 is also “Lo” and the signal PWM is “Lo”. When the signals Ve3 and Ve4 are “Hi”, the boosted output Vo1 and the inverted output Vo2 are simultaneously supplied again via the booster switch 123, the inverting switch 124, and the capacitors 131 and 132, and the DC current of the inductor current I111. The rate of increase decreases.

上記状態３は、昇圧出力Ｖｏ１が所望の電圧以上かつ反転出力Ｖｏ２が所望の電圧以下であったので、状態３より昇圧出力Ｖｏ１はさらに電圧が上昇、反転出力Ｖｏ２はさらに下降し、それに伴い信号Ｖｅ１，Ｖｅ２は下降する。信号Ｖｅ１，Ｖｅ２が下降すると、信号ＰＷＭの“Ｈｉ”時間が短くなりインダクタ１１１に入力直流電圧Ｅｉが印加される時間が短くなり、インダクタ１１１の直流電流は周期ごとに減少する図６に示した状態４となる。 In the state 3, since the boosted output Vo1 is equal to or higher than the desired voltage and the inverted output Vo2 is equal to or lower than the desired voltage, the voltage of the boosted output Vo1 is further increased and the inverted output Vo2 is further decreased from the state 3. Ve1 and Ve2 descend. When the signals Ve1 and Ve2 are lowered, the “Hi” time of the signal PWM is shortened, the time during which the input DC voltage Ei is applied to the inductor 111 is shortened, and the DC current of the inductor 111 is decreased for each cycle as shown in FIG. State 4 is entered.

上述した状態２〜４を繰り返し、昇圧出力Ｖｏ１及び反転出力Ｖｏ２として所望の電圧が供給されると、再び安定状態である状態１となる。これら状態１〜４は、昇圧出力Ｖｏ１から負荷１４１を介して反転出力Ｖｏ２に流れる負荷電流Ｉ１４１の電流値によらず、昇圧出力Ｖｏ１が所望の電圧以上もしくは反転出力Ｖｏ２が所望の電圧以下もしくはＶｏ１が所望の電圧以上かつ反転出力Ｖｏ２が所望の電圧以下であれば、状態２〜４を繰り返し、安定状態１となるように制御される。 When the above-described states 2 to 4 are repeated and a desired voltage is supplied as the boosted output Vo1 and the inverted output Vo2, the state 1 becomes the stable state again. In these states 1 to 4, regardless of the current value of the load current I141 flowing from the boosted output Vo1 to the inverted output Vo2 via the load 141, the boosted output Vo1 is equal to or higher than the desired voltage, or the inverted output Vo2 is equal to or lower than the desired voltage, or Vo1. Is equal to or higher than the desired voltage and the inverted output Vo2 is equal to or lower than the desired voltage, the states 2 to 4 are repeated to control the stable state 1.

以上説明したように、本実施の形態によれば、多出力ＤＣ−ＤＣコンバータ１００は、インダクタ１１１の一端と入力直流電源１０１の正極との間に接続される第１のスイッチ１２１と、インダクタ１１１の他端と入力直流電源１０１の負極との間に接続される第２のスイッチ１２２と、インダクタ１１１と第２のスイッチ１２２との結合部とコンデンサ１３１との間に接続される昇圧用スイッチ１２３と、インダクタ１１１と第１のスイッチ１２１との結合部とコンデンサ１３２との間に接続される反転用スイッチ１２４と、第１のスイッチ１２１と第２のスイッチ１２２及び昇圧用スイッチ１２３と反転用スイッチ１２４をそれぞれ所定のオン時間とオフ時間で駆動する制御回路１５１とを備え、制御回路１５１は、コンデンサ１３１とコンデンサ１３２が共にオフで、インダクタ１１１の両端に入力電圧が印加される第１の状態と、コンデンサ１３１とコンデンサ１３２が共に能動状態である第２の状態と、コンデンサ１３２がオフでコンデンサ１３１が能動状態である第３の状態と、コンデンサ１３１がオフでコンデンサ１３２が能動状態である第４の状態とを選択するので、多出力ＤＣ−ＤＣコンバータ１００から負荷１４１に対して、電流値に依存せず昇圧出力電圧Ｖｏ１と反転出力電圧Ｖｏ２を同時に負荷１４１に供給することができる。すなわち、昇圧出力Ｖｏ１から負荷１４１を介して反転出力Ｖｏ２に流れる負荷電流Ｉ１４１の電流値によらず、昇圧出力Ｖｏ１が所望の電圧以上もしくは反転出力Ｖｏ２が所望の電圧以下もしくはＶｏ１が所望の電圧以上かつ反転出力Ｖｏ２が所望の電圧以下であれば、状態２〜４を繰り返し、安定状態１となるように制御されることになり、１つのインダクタ１１１を共有することによる少ない部品点数で、負荷電流Ｉ１４１の電流値に依存せず昇圧出力と反転出力を同時に安定化することができるという効果が得られる。 As described above, according to the present embodiment, the multi-output DC-DC converter 100 includes the first switch 121 connected between one end of the inductor 111 and the positive electrode of the input DC power supply 101, and the inductor 111. A second switch 122 connected between the other end of the input DC power source 101 and the negative electrode of the input DC power supply 101, and a boosting switch 123 connected between the coupling portion of the inductor 111 and the second switch 122 and the capacitor 131. And an inversion switch 124 connected between the coupling portion of the inductor 111 and the first switch 121 and the capacitor 132, the first switch 121, the second switch 122, the boosting switch 123, and the inversion switch. 124, each of which is driven with a predetermined on-time and off-time, and the control circuit 151 includes a capacitor 131 and The first state where both the capacitors 132 are off and the input voltage is applied across the inductor 111, the second state where both the capacitors 131 and 132 are active, and the capacitor 132 is off and the capacitors 131 are active. The third state, which is a state, and the fourth state, in which the capacitor 131 is off and the capacitor 132 is in the active state, are selected, so that the load from the multi-output DC-DC converter 100 depends on the current value. The boosted output voltage Vo1 and the inverted output voltage Vo2 can be supplied to the load 141 at the same time. That is, regardless of the current value of the load current I141 flowing from the boosted output Vo1 to the inverted output Vo2 via the load 141, the boosted output Vo1 is higher than the desired voltage, the inverted output Vo2 is lower than the desired voltage, or Vo1 is higher than the desired voltage. If the inverted output Vo2 is equal to or lower than the desired voltage, the states 2 to 4 are repeated and controlled to be in the stable state 1, and the load current can be reduced with a small number of parts by sharing one inductor 111. There is an effect that the boosted output and the inverted output can be stabilized simultaneously without depending on the current value of I141.

以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、実施の形態は、多出力ＤＣ−ＤＣコンバータの場合であるが、電源装置の場合も同様の効果を得ることができる。 The above description is an illustration of a preferred embodiment of the present invention, and the scope of the present invention is not limited to this. For example, the embodiment is a case of a multi-output DC-DC converter, but the same effect can be obtained also in the case of a power supply device.

また、上記各実施の形態では多出力ＤＣ−ＤＣコンバータ及び電源装置という名称を用いたが、これは説明の便宜上であり、ＤＣ−ＤＣコンバータ、スイッチングコンバータ、電源回路等であってもよいことは勿論である。 In the above embodiments, the names of the multi-output DC-DC converter and the power supply device are used. However, this is for convenience of explanation, and it may be a DC-DC converter, a switching converter, a power supply circuit, or the like. Of course.

さらに、上記多出力ＤＣ−ＤＣコンバータを構成する各回路部、例えばスイッチ素子等の種類、数及び接続方法などは前述した実施の形態に限られない。スイッチ素子は、例えばＭＯＳトランジスタを使用するのが一般的であるが、スイッチング動作を行う素子であればどのようなスイッチ素子であってもよい。 Furthermore, the type, number, connection method, and the like of each circuit unit constituting the multi-output DC-DC converter, such as switch elements, are not limited to those described above. For example, a MOS transistor is generally used as the switch element, but any switch element may be used as long as the element performs a switching operation.

本発明に係る多出力ＤＣ−ＤＣコンバータ及び電源装置は、携帯機器用の有機ＥＬパネル等の電源回路として有用である。また、携帯機器以外の電子機器における多出力ＤＣ−ＤＣコンバータ及び電源装置にも広く適用され得るものである。 The multi-output DC-DC converter and the power supply device according to the present invention are useful as a power supply circuit such as an organic EL panel for portable equipment. Further, the present invention can be widely applied to a multi-output DC-DC converter and a power supply device in electronic devices other than portable devices.

本発明の一実施の形態に係る多出力ＤＣ−ＤＣコンバータの構成を示す図The figure which shows the structure of the multiple output DC-DC converter which concerns on one embodiment of this invention. 上記実施の形態に係る多出力ＤＣ−ＤＣコンバータの制御回路の構成を示す回路図The circuit diagram which shows the structure of the control circuit of the multiple output DC-DC converter which concerns on the said embodiment 上記実施の形態に係る多出力ＤＣ−ＤＣコンバータの動作波形図Operation waveform diagram of multi-output DC-DC converter according to above embodiment 上記実施の形態に係る多出力ＤＣ−ＤＣコンバータの動作波形図Operation waveform diagram of multi-output DC-DC converter according to above embodiment 上記実施の形態に係る多出力ＤＣ−ＤＣコンバータの動作波形図Operation waveform diagram of multi-output DC-DC converter according to above embodiment 上記実施の形態に係る多出力ＤＣ−ＤＣコンバータの動作波形図Operation waveform diagram of multi-output DC-DC converter according to above embodiment 従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図Circuit diagram showing the configuration of a conventional multi-output DC-DC converter 従来の他の多出力ＤＣ−ＤＣコンバータの構成を示す回路図Circuit diagram showing the configuration of another conventional multi-output DC-DC converter

Explanation of symbols

１００多出力ＤＣ−ＤＣコンバータ
１０１入力直流電源
１１１インダクタ
１２１第１のスイッチ
１２２第２のスイッチ
１２３昇圧用スイッチ
１２４反転用スイッチ
１３１，１３２コンデンサ
１３３昇圧用整流平滑回路
１３４反転用整流平滑回路
１５１制御回路
２００検出回路
２１０昇圧用比較回路
２２０反転用比較回路
２３０発振回路
２４０ＰＷＭ回路
２５０論理回路 DESCRIPTION OF SYMBOLS 100 Multi-output DC-DC converter 101 Input DC power supply 111 Inductor 121 1st switch 122 2nd switch 123 Boosting switch 124 Inverting switch 131,132 Capacitor 133 Boosting rectification smoothing circuit 134 Inverting rectification smoothing circuit 151 Control circuit 200 Detection Circuit 210 Boosting Comparison Circuit 220 Inversion Comparison Circuit 230 Oscillation Circuit 240 PWM Circuit 250 Logic Circuit

Claims

An inductor;
An input DC power supply that outputs the input voltage;
A switch circuit that has a plurality of switch elements and enters a first state, a second state, a third state, or a fourth state by a combination of on / off operations of the plurality of switch elements;
A boosting rectifier connected to one end of the inductor and rectifying and smoothing a voltage generated in the inductor;
Boosting smoothing means connected to one end of the inductor and outputting a boosted output voltage obtained by boosting the input voltage;
An inversion rectifier connected to the other end of the inductor and rectifying and smoothing a voltage generated in the inductor;
Inverting rectifying means connected to the other end of the inductor and outputting an inverted output voltage obtained by inverting and stepping up the input voltage;
The first state of the switch circuit is a state in which both the boosting rectifier and the inverting rectifier are off and the input voltage is applied to both ends of the inductor.
In the second state of the switch circuit, both the boosting rectifying means and the inverting rectifying means are in an active state,
In the third state of the switch circuit, the inversion rectifier is off and the boost rectifier is in an active state.
A fourth state of the switch circuit is a multi-output DC-DC converter characterized in that the boosting rectifying means is off and the inverting rectifying means is in an active state.

The switch circuit includes a first switch connected between one end of the inductor and a positive electrode of the input DC power supply, and a second switch connected between the other end of the inductor and a negative electrode of the input DC power supply. And consists of
The boosting rectifying means is connected between a coupling portion between the inductor and the second switch and the boosting smoothing means,
The inversion rectification means is connected between a coupling portion between the inductor and the first switch and the inversion smoothing means,
In the first state of the switch circuit, both the first switch and the second switch are on,
In the second state of the switch circuit, both the first switch and the second switch are in an off state,
The third state of the switch circuit is that the first switch is on and the second switch is off,
2. The multi-output DC-DC converter according to claim 1, wherein the fourth state of the switch circuit is that the first switch is off and the second switch is on.

Controlling the ON / OFF period of the first switch, the ON / OFF period of the second switch, and the active period / OFF period of the boosting rectifier so that the boosted output voltage becomes a target value;
A control circuit for controlling the ON / OFF period of the first switch, the ON / OFF period of the second switch, and the active period / OFF period of the inverting rectifier so that the inverted output voltage becomes a target value. The multi-output DC-DC converter according to claim 2, further comprising:

The control circuit includes:
A detection circuit that generates a boost output error signal according to the boost output voltage and an inverted output error signal according to the inverted output voltage;
An oscillation circuit for generating a sawtooth signal having a predetermined switching frequency;
A boost output pulse signal generated by comparing the sawtooth wave signal and the boost output error signal, and an inverted output pulse signal generated by comparing the sawtooth wave signal and the inverted output error signal. A PWM circuit that outputs a logical sum signal;
A boosting comparator for comparing the boosted output voltage with a target value;
An inverting comparator for comparing the inverted output voltage with a target value;
And a logic circuit that selects the fourth state from the first state based on the output signal of the PWM circuit, the output signal of the boosting comparison circuit, and the output signal of the inverting comparison circuit. The multi-output DC-DC converter according to claim 3.

A power supply device comprising a multi-output DC-DC converter that receives a DC voltage and supplies a controlled DC voltage including a negative voltage to a load,
5. A power supply apparatus comprising the multi-output DC-DC converter according to claim 1.