Изобретение относитс к элемент автоматики и измерительной техники и предназначено преимущественно дл аналого-цифровых интеграторов с контуром сглаживани выходного напр жени . Дл достижени точного сглажива ни выходного напр жени аналогоцифрового интегратора пилообразное напр жение на аналоговом выходе преобразовател должно иметь близк к нулю начальный уровень и .стабиль ную амплитуду (размах) колебаний. Известен двухпол рный преобразователь напр жени в частоту, содержащий интегратор на операционном усилителе, компараторы, входы кото рых подключены к выходу интегратора , выходные инверторы 1и диоднорезистивные цепи, соедин ющие вход операционного усилител с выходами инверторов dl. Недостатки известного устройства обусловлены значительной нелинейностью преобразовани и нестабильностью амплитуды и начального уровн пилообразного напр жени на выходе интегратора. Наиболее близким по технической сущности к предлагаемому вл етс двухпол рный преобразователь напр жени в частоту, содержащий интегра тор на операционном усилителе с кон денсатором в цепи отрицательной обратной св зи, цепь разр да конденса тора, два компаратора с инверторами на выходах и цеп ми задани разнопо л рных порогов срабатывани , входы которых соединены с выходом интегратора , логический элемент ИЛИ, под ключенный входами к выходам инверторов , а выходом через цепь формировани временных интервалов к управл ющему входу цепи разр да конденсатора С2 . Недостаток данного устройства относительно больша нелинейность характеристики преобразовани . Это обусловлено тем, что разр д интегрирующего конденсатора в нем про текает по экспоненциальному закону и дл полного разр да конденсатора (даже при большом начальном значени тока разр да) необходимо удерживать ключ разр да в открытом состо нии в течение большого промежутка времени . Кроме того, в данном преобразователе начальный уровень пилообразного напр жени отличаетс от нулевого значени , поскольку зависи от величины входного сигнала.. Это объ сн етс тем, что ключ разр да имеет в открытом состо нии конечное сопротивление (определ емое допусти мым значением тока через ключ) и при полном разр де конденсатора на выходе интегратора устанавливаетс напр жение, пропорциональное вход- ному напр жению, и отношение сопротивлени ключа разр да к входному сопротивлению, интегратора. Цель изобретени - повышение точности преобразовани . Поставленна цель достигаетс тем, что в преобразователь напр жени в частоту, содержащий интегратор на операционном усилителе с конденсатором в цепи обратной св зи и ключом разр да конденсатора, злемент ИЛИ и два компаратора, разнопол рных порогов срабатывани , снабженных цеп ми задани порогов, причем сравнивающие входы компараторов соединены с выходом интегратора, пр мой выход компаратора с отрицательным порогом срабатывани соединен с первым входом элемента ИЛИ, инверсный выход компаратора с положительным порогом срабатывани соединен с вторым входом элемента ИЛИ, выход которого подключен к управл ющему входу ключа разр да конденсатора , введены две диодно-резистивные цепи и два ключа, а компараторы снабжены цеп ми динамической положительной обратной св зи, причем диодно-резистивные цепи соедин ют суммирующую точку интегратора с пр мыми выходами компараторов, каждый ключ включен между сравнивающим входом соответствующего компаратора и цепью задани порога его срабатывани , а управл ющие входы ключей подключены соответственно к инверсному выходу компаратора с отрицательным порогом срабатывани и к пр мому выходу компаратора с положительньм порогом срабатывани . На фиг.1 приведена функциональна схема предлагаемого преобразовател напр жени в чаототу; на фиг.2 временные диаграммы его работы. Преобразователь содержит интегратор 1 на операционном усилителе 2 с входным резистором 3 и конденсатором 4 в цепи отрицательной обратной св зи, ключ 5 разр да конденсатора , выполненный на резисторе 6 и транзисторе 7, два компаратора 8 и 9, образованных операционными усилител ми 10 и 11 и подключенные через входные резисторы 12 и 13 к выходу интегратора 1, а также цеп ми задани порогов срабатывани на резисторах 14 и 15 и источниках 16 и 17 разнопол рных напр жений и инверторами 18 и 19. Компараторы 8 и 9 имеют пр мые выходы 20 и 21, пол рность импульсов на которых при сбросе интегратора соответствует пол рности выходного напр жени последнего/ и инверсные выходы 22 и 23, вл ющиес выходами инверторов 18 и 19, подключенных входами к выходам операционных усилителей 10 и 11. Выход 20 компаратора 8 и выход 23 компаратора 9 подключены к входам логического элемента ИЛИ 24, в ход которого соединен с управл ющи входом ключа 5 разр да конденсатор В преобразователь введены две диодно-резистивные цепи, состо щие из последовательно соединенных дио дов 25 26 к резисторов 27 и 28 и включенные между суммирующей точ кой интегратора 1 и пр мыми выхода 20и 21 компараторов 8 и 9, и два ключа 29 и 30. Ключ 29 соедин ет в компараторе В цепь задани отрицательного порога срабатывани (ре зистор 14 и источник 16) с суммиру щей точкой операционного усилител 10, а ключ 30 соедин ет в компараторе 9 цепь задани положительного порога срабатывани (резистор и источник) с суммирующей точкой опе рационного усилител 11. Управл ющие входы ключей 29 и 30 соединены соответственно с инверсным выходом 22 компаратора 8 и с пр мым выходо 21компаратора 9. Компараторы 8 и 9 снабжены цеп ми динамической ( Положительной обратной св зи, состо щими из конденсаторов 31 и 32 и резисторов 33 и 34, Устройство работает следующим об разом. В исходном положении, когда выходное напр жение и„ интегратора 1 близко к нулю, операционные усилите ли 10 и 11 в компараторах 8 и 9 наход тс соответственно в состо нии положительного и отрицательного насыщени ( Цо U+g , и и ) . При этом ключи 29 и 30 открыты, благодар чему суммирующие точки усилителей 10 и 11 подключены к цеп м задани порогов срабатывани (резисторы 14 и 15 и источники 16 и 17 разнопол р ных напр жений), диоды 25 и 26 смещены в непровод щем направлении напр жени ми и и, а сигнал на выходе логического элемента ИЛИ 24 имеет единичное (положительное) зна чение, при котором ключ 5 разр да конденсатора находитс в разомкнуто состо нии. Б случае положительной пол рност входного напр жени lJgx() напр жение UH на выходе интегратора 1 уменьшаетс по линейному закону со скоростью, определ емой величиной входного напр жени Ug и посто нной времени -KlC. Когда напр жени 4Jn достигает порога срабатывани ,b компаратор 8 релейно ( благодар действию цепи динамической положительной св зи на конденсаторе 31 и резистор - 33) переходит в состо ние отрицательного насыщени (). Под действием йапр жени ключ разр да конденсатора открываетс , диод 25 смещаетс в провод щее направление, а ключ 29 закрываетс , отключа от суммирующей точки усилител 10 резистор 14. в результате конденсатор 4 разр жаетс , во-первых, через открытый транзистор 7 и токоограничивающий резистор 6 и, во-вторых, через диод 25, резистор 27 и выходы усилителей 2 и 10. Перва составл юща тока разр да измен етс по экспоненциальному закону , а втора - по линейному, вследствие чего достигаетс быстрый разр д конденсатора 4 (через открытый ключ 5) при относительно большой скорости изменени выходного напр жени интегратора 1 вблизи нулевого уровн (за счет тока через диод 25). Это позвол ет существенно уменьшить врем сброса интегратора в исходное состо ние О) и сделать его пренебрежимо малым по сравнению с временем интегрировани входного сигнала (Т), в результате чего повышаетс линейность преобразовани напр жени в частоту. - При достижении напр жением U уровн отпускани Upg компаратор 8 релейно переходит в состо ние положительного насыщени , вследствие чего диод 25 и ключ 5 закрываетс , ключ 29 открываетс , выходное напр жение интегратора 1 вновь начинает линейно измен тьс от уровн до значени и процесс периодически повтор етс . Аналогичным образом работает преобразователь при отрицательной пол рности входного сигнала. В приведенной на фиг.1 схеме диодно-резистивные цепи показаны функционально , чтобы отразить их роль в уменьшении методической погрешности преобразовани . В принципиальной схее дл уменьшени вли ни токов утечки через закрытые диоду 25 и 26 ожно, например, использовать в каестве каждого из диодов 25 и 26 ва последовательно соединенных диоа , обща точка которых подключаетс через дополнительный резистор к шине нулевого потенциала. В предлагаемом преобразователе орог отпускани компаратора, опреел ющий начальный уровень пилообрЗ ого напр жени , близок к нулевому отенциалу, поскольку при закрытом люче 29 и отсутствии тока через епь положительной обратной св зи момент отпускани компаратора (что остигаетс соответствующим выбором осто нной времени перезар да коненсатора 31) величина порога отпусани компаратора определ етс лийь мещением нул операционного усилител 10 и утечкам ключа 29 и практиче ки составл ет единицы мВ. Наличие в предлагаемом преобразо вателе цепей динамической положительной обратной св зи имеет сущест венное значение. За счет их введени в компараторы 8 и 9 обеспечиваетс формирование определенной величины скачков напр жений на неинвертирующих входах усилителей io и 11 при срабатывании компараторов 8 и 9 и их удержание в сработанном состо нии на врем задержек в открывании ключе вых транзисторов. Если этого не делать , то за счет временных задержек в транзиЬторных ключах 29 и 30 при их открывании может произойти самовозбуждение схемы ( вление захвата напр жени U на некотором уров не, при котором выполн етс равенство токов через резисторы 12 и 14 в процессе разр да конденсатора 4 и открывани транзисторных ключей 29 и 30) . Указанные цели должны быть динамическими , поскольку формируемые ими токи спуст определенное врем после срабатывани компараторов долж ны стать настолько малыми, чтобы при подходе напр жени U( к нулевому уровню они не оказывали заметного вли ни на порог отпускани компараторов . Пр мые (20 и 21) и инверсные (22 и 23) выходы компараторов образуют дифференциальный выход преобразова1тел , так как в зависимости от знака входного напр жени сигнал формируетс на выходе либо одного, либо другого компаратора. С выхода логического элемента 24 снимаетс частотный сигнал, соответствующий модулю входного напр жени . При выборе сопротивлений резисторов 3, 27, 28 и 6 из услови 1{4g T| частота повторени импульсов на выходе преобразовател пропорциональна входному напр жению Ugy где Uj. 0 or U(. - ширина петли гистерезиса компараторов 8 и 9. Таким образом, благодар введению в преобразователь двух диодно-резистивных цепей, двух ключей и цепей динамической положительной обратной св зи, а также соответствующих конструктивных св зей их с другими узлами преобразовател , уменьшаетс врем сброса интегратора в исходное состо ние и Отклонение порогов отпускани компараторов от нулевого потенциала, в результате чего повышаетс линейность преобразовани и точность формировани пилообразного напр жени . В предлагаемом устройстве сброс выходного напр жени интегратора до уровн +10-мВ происходит за врем , практически равное посто нной времени цепи разр да конденсатора ( ). В устройстве 2 при использовании (в интеграторе и ключе разр да конденсатора ) элементов с такими же параметрами, как в предлагаемом преобразователе , дл достижени аналогичных значений начального уровн пилообразного напр жени необходимо удерживать ключ в открытом состо нии не менее 6-7 . Из этого следует, что погрешность нелинейности, обусловленна конечным временем разр да конденсатора, у предлагаемого преобразовател в 6-7 раз Меньше, чем у известного. Кроме того, в предлагаемом преобразователе начальный уровень пилообразного напр жени принципиально не зависит от величины входного напр жени , что имеет место в устройстве-пр тотйпе.The invention relates to an element of automation and measurement technology, and is intended primarily for analog-digital integrators with a smoothing circuit of the output voltage. To achieve accurate smoothing of the output voltage of the analog-to-digital integrator, the sawtooth voltage at the analog output of the converter must have an initial level close to zero and a stable amplitude (amplitude) of the oscillations. A two-pole voltage-to-frequency converter is known, comprising an integrator on the operational amplifier, comparators whose inputs are connected to the integrator output, output inverters 1 and diode-resistive circuits connecting the input of the operational amplifier with the outputs of inverters dl. The disadvantages of the known device are due to the significant non-linearity of the transformation and the instability of the amplitude and initial level of the sawtooth voltage at the integrator output. The closest in technical essence to the present invention is a two-pole voltage-to-frequency converter containing an integrator on an operational amplifier with a capacitor in the negative feedback circuit, a capacitor discharge circuit, two comparators with inverters at the outputs and different circuits plots of operation thresholds, the inputs of which are connected to the integrator output, the logical element OR, connected by inputs to the outputs of the inverters, and the output through the circuit of forming time intervals to the control input center pi bit capacitor C2. The disadvantage of this device is the relatively large non-linearity of the conversion characteristic. This is due to the fact that the discharge of the integrating capacitor in it flows exponentially and for the full discharge of the capacitor (even with a large initial value of the discharge current) it is necessary to keep the discharge key in the open state for a long period of time. In addition, in this converter, the initial level of the sawtooth voltage is different from zero, because it depends on the magnitude of the input signal. This is because the discharge key has an open resistance in the open state (determined by the allowable current value ) and with a full discharge of the capacitor, the voltage proportional to the input voltage and the ratio of the discharge key to the input resistance of the integrator are set at the output of the integrator. The purpose of the invention is to improve the accuracy of the conversion. The goal is achieved in that the voltage-to-frequency converter contains an integrator on the operational amplifier with a capacitor in the feedback circuit and a capacitor discharge key, an OR terminal and two comparators of different polarity response thresholds, equipped with chains of thresholds setting, and comparing the inputs of the comparators are connected to the output of the integrator, the direct output of the comparator with a negative response threshold is connected to the first input of the OR element, the inverse output of the comparator with a positive response threshold It is connected to the second input of the OR element, the output of which is connected to the control input of the capacitor discharge key, two diode-resistive circuits and two keys are introduced, and the comparators are equipped with dynamic positive feedback circuits, the diode-resistive circuits connecting the summing point an integrator with direct outputs of the comparators, each key is connected between the comparing input of the corresponding comparator and the threshold setting circuit, and the control inputs of the keys are connected respectively to the inverse output to mparatora negative threshold and to forward the output of a comparator with threshold polozhitelnm. Fig. 1 shows a functional diagram of the proposed voltage-to-voltage converter; figure 2 timing diagrams of his work. The converter contains an integrator 1 on the operational amplifier 2 with an input resistor 3 and a capacitor 4 in the negative feedback circuit, a switch 5 key of the capacitor made on the resistor 6 and the transistor 7, two comparators 8 and 9 formed by the operational amplifiers 10 and 11 and connected via the input resistors 12 and 13 to the output of the integrator 1, as well as the circuits for setting trigger thresholds on the resistors 14 and 15 and the sources 16 and 17 of different polarity voltages and inverters 18 and 19. Comparators 8 and 9 have direct outputs 20 and 21 pulse polarity in which, when the integrator is reset, the polarity of the last output voltage / and inverse outputs 22 and 23, which are outputs of inverters 18 and 19, are connected by inputs to the outputs of operational amplifiers 10 and 11. Comparator 8 output 20 and comparator output 23 are connected to inputs an OR 24 logic element, in the course of which a capacitor is connected to the control input of the key 5, a capacitor. Two diode-resistive circuits are inserted into the converter, consisting of serially connected diodes 25 26 to resistors 27 and 28 and connected between summing The integrated integrator 1 and the direct outputs 20 and 21 of the comparators 8 and 9, and two keys 29 and 30. The key 29 connects in the comparator V to the circuit for setting a negative response threshold (resistor 14 and source 16) with the summing point of the operational amplifier 10, and the key 30 connects in the comparator 9 a positive threshold setting circuit (resistor and source) to the summing point of the operational amplifier 11. The control inputs of the keys 29 and 30 are connected respectively to the inverse output 22 of the comparator 8 and to the direct output 21 of the comparator 9. Comparators 8 and 9 are equipped with chains dynamic (Positive feedback, consisting of capacitors 31 and 32 and resistors 33 and 34). The device works as follows. In the initial position, when the output voltage and the integrator 1 is close to zero, the operational amplifiers 10 and 11 in the comparators 8 and 9 are respectively in a state of positive and negative saturation (T0 U + g, and). At the same time, switches 29 and 30 are open, so that the summing points of amplifiers 10 and 11 are connected to the circuits for setting the response thresholds (resistors 14 and 15 and sources 16 and 17 of different voltage), diodes 25 and 26 are shifted and, and the signal at the output of the logic element OR 24 has a single (positive) value, at which the key 5 of the discharge of the capacitor is in the open state. In the case of a positive polarity of the input voltage lJgx (), the voltage UH at the output of the integrator 1 decreases linearly with a speed determined by the value of the input voltage Ug and the time constant -KlC. When the voltage 4Jn reaches the pickup threshold, b the comparator 8 relay (due to the action of the dynamic positive coupling circuit on the capacitor 31 and the resistor - 33) goes into the negative saturation state (). Under the influence of the junction, the capacitor discharge switch opens, the diode 25 moves to the conductive direction, and the switch 29 closes, disconnecting resistor 14 from the summing point of amplifier 10. As a result, the capacitor 4 is discharged, first, through the open transistor 7 and current limiting resistor 6 and, second, through the diode 25, the resistor 27 and the outputs of the amplifiers 2 and 10. The first component of the discharge current changes exponentially and the second linearly, which results in a fast discharge of the capacitor 4 (through the public key 5) when rel respect to a large rate of change of the output voltage of the integrator 1 near zero level (due to the current through the diode 25). This significantly reduces the reset time of the integrator to the initial state O) and makes it negligible compared to the integration time of the input signal (T), as a result of which the linearity of the voltage-to-frequency conversion is increased. - When the voltage U reaches the release level Upg, the comparator 8 switches to the positive saturation state, as a result of which the diode 25 and the key 5 close, the key 29 opens, the output voltage of the integrator 1 starts to change linearly from level to value and the process periodically repeats is. The converter works in the same way with the negative polarity of the input signal. In the diagram of FIG. 1, diode-resistive circuits are shown functionally to reflect their role in reducing the methodological error of the conversion. In principle, to reduce the effect of leakage currents through closed diodes 25 and 26, it is possible, for example, to use serially connected diodes as each of diodes 25 and 26, the common point of which is connected via an additional resistor to the zero potential bus. In the proposed converter, the orog of the comparator release, which determines the initial level of the saw voltage, is close to zero potential, since with the closed switch 29 and no current through the positive feedback loop, the release of the comparator (which is achieved by an appropriate choice of the restart time of the capacitor 31 a) the comparator release threshold is determined by the placement of the zero of the operational amplifier 10 and the leakage of the switch 29 and is practically units of mV. The presence of a dynamic positive feedback circuit in the proposed transducer is essential. By introducing them into the comparators 8 and 9, a certain amount of voltage jumps are generated at the non-inverting inputs of amplifiers io and 11 when the comparators 8 and 9 are triggered and held in the actuated state for the time delay in opening the transistors. If this is not done, due to time delays in the transistor switches 29 and 30, when they are opened, the circuit can be self-excited (the capture of voltage U at a certain level at which the currents through the resistors 12 and 14 are equal during the discharge of the capacitor 4 and opening transistor switches 29 and 30). These goals must be dynamic, since the currents they form after a certain time after the operation of the comparators must become so small that when the voltage U approaches (to the zero level they do not have a noticeable effect on the comparators' release threshold. Forward (20 and 21) and the inverse (22 and 23) outputs of the comparators form the differential output of the transducer, since, depending on the sign of the input voltage, a signal is formed at the output of either one or the other comparator. There is a frequency signal corresponding to the input voltage module. When choosing resistors 3, 27, 28 and 6 from condition 1 {4g T |, the pulse repetition frequency at the output of the converter is proportional to the input voltage Ugy where Uj. 0 or U (. Comparators 8 and 9 hysteresis. Thus, by introducing two diode-resistive circuits, two switches and dynamic positive feedback circuits, as well as their corresponding structural links with other transducer nodes, the reset time is reduced. the integrator to the initial state and deviation of the thresholds of the comparators from zero potential, as a result of which the linearity of the transformation and the accuracy of the formation of the saw-tooth voltage are increased. In the proposed device, the reset voltage of the integrator to a level of + 10-mV occurs in a time almost equal to the constant time of the capacitor discharge circuit (). In device 2, when using (in the integrator and the capacitor discharge key) elements with the same parameters as in the proposed converter, in order to achieve similar values of the initial level of the sawtooth voltage, it is necessary to keep the key open for at least 6-7. From this it follows that the nonlinearity error, due to the finite discharge time of the capacitor, is 6–7 times smaller for the proposed converter than for the known one. In addition, in the proposed converter, the initial level of the saw-tooth voltage does not depend in principle on the magnitude of the input voltage, which takes place in the device-type.