KR20220138206A - Power Semiconductor Module - Google Patents

Power Semiconductor Module Download PDF

Info

Publication number
KR20220138206A
KR20220138206A KR1020210044054A KR20210044054A KR20220138206A KR 20220138206 A KR20220138206 A KR 20220138206A KR 1020210044054 A KR1020210044054 A KR 1020210044054A KR 20210044054 A KR20210044054 A KR 20210044054A KR 20220138206 A KR20220138206 A KR 20220138206A
Authority
KR
South Korea
Prior art keywords
switching device
cascode circuit
switching
semiconductor module
turned
Prior art date
Application number
KR1020210044054A
Other languages
Korean (ko)
Other versions
KR102561909B1 (en
Inventor
장동근
김영도
Original Assignee
주식회사 세미파워렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미파워렉스 filed Critical 주식회사 세미파워렉스
Priority to KR1020210044054A priority Critical patent/KR102561909B1/en
Publication of KR20220138206A publication Critical patent/KR20220138206A/en
Application granted granted Critical
Publication of KR102561909B1 publication Critical patent/KR102561909B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

The present invention relates to a power semiconductor module which comprises: a substrate; four cascode circuits which include a first switching device stacked on the substrate and a second switching device stacked on the first switching device and connected to the first switching device to form a cascode circuit, and are connected to one another, to form an H-bridge structure; and two third switching devices which are respectively connected between an upper cascode circuit and a lower cascode circuit connected in series with each other. Accordingly, harmonic noise can be minimized to perfectly implement noise-free audio.

Description

전력용 반도체 모듈{Power Semiconductor Module}Power Semiconductor Module

본 발명은 전력용 반도체 모듈에 관한 것으로, 보다 구체적으로는 가청 잡음을 줄인 고속 스위칭 전력용 반도체 모듈에 관한 것이다.The present invention relates to a semiconductor module for power, and more particularly, to a semiconductor module for high-speed switching power with reduced audible noise.

BLDC(Brushless DC) 모터는 로보틱스, e-모빌리티, 및 드론 등에 주로 사용된다. 이러한 제품들은 경량, 소형, 낮은 토크 리플, 낮은 가청 소음 및 정밀 제어를 요구하며, 특히, 방송용 드론과 군사용 드론 등에서는 무소음 모터 작동을 요구한다.BLDC (Brushless DC) motors are mainly used in robotics, e-mobility, and drones. These products require light weight, small size, low torque ripple, low audible noise and precise control, and in particular, silent motor operation is required for broadcast drones and military drones.

이러한 무소음 모터 작동을 위해서 위해서 고주파수 스위칭이 가능한 Wide Band gap 소자, 특히 그 중에서도 GaN 디바이스가 많이 검토되고 있다. 그런데, 무소음 모터 작동을 위해서는 최소 20Khz이상의 주파수 작동 이외에 추가로 최소 수십 ns이하의 데드 타임(dead time) 제어를 통한 고조파 소음(harmonic noise)을 줄이는 것이 중요하다. 또한, 수십 ns이하의 데드 타임 제어를 함에 있어서 상측의 GaN과 하측의 GaN 디바이스의 슛-쓰루(shoot-through)를 방지하는 것이 중요하다.For such a silent motor operation, a wide band gap device capable of high-frequency switching, particularly a GaN device, has been studied a lot. However, in order to operate a silent motor, it is important to reduce harmonic noise by controlling a dead time of at least several tens of ns in addition to operating a frequency of at least 20Khz or less. In addition, in controlling the dead time of several tens of ns or less, it is important to prevent shoot-through of upper GaN and lower GaN devices.

전술한 바와 같은 문제점을 해결하기 위하여, 본 발명에서는 캐스코드 GaN 소자로 이루어진 풀-브릿지(Full-Bridge) 회로에 에 추가적으로 저전압 스위칭 디바이스를 사용함으로써 고주파 작동과 더불어 데드 타임을 최소 수십 ns 혹은 수 ns 이하로 줄이면서도 슛-쓰루 현상이 없이 제어 가능하게 해주는 전력용 반도체 모듈을 제공하는데 목적이 있다.In order to solve the above-mentioned problems, in the present invention, by using a low voltage switching device in addition to a full-bridge circuit made of a cascode GaN element, the dead time is reduced to at least several tens of ns or several ns in addition to high-frequency operation. An object of the present invention is to provide a semiconductor module for power that enables control without a shoot-through phenomenon while reducing it below.

상기 목적은 기판; 상기 기판위에 적층되는 제1 스위칭 디바이스와, 상기 제1 스위칭 디바이스 위에 적층되어 상기 제1 스위칭 디바이스와 연결되어 캐스코드 회로를 구성하는 제2 스위칭 디바이스를 포함하고, 서로 연결되어 H-브릿지 구조를 형성하는 적어도 4개의 캐스코드 회로; 및 서로 직렬로 연결된 상측 캐스코드 회로와 하측 캐스코드 회로 사이에 각각 연결되는 2개의 제3 스위칭 디바이스를 더 포함하는 것을 특징으로 하는 전력용 반도체 모듈에 의해 달성될 수 있다.The object is a substrate; a first switching device stacked on the substrate; and a second switching device stacked on the first switching device and connected to the first switching device to configure a cascode circuit, and are connected to each other to form an H-bridge structure at least four cascode circuits; and two third switching devices respectively connected between the upper cascode circuit and the lower cascode circuit connected in series with each other.

그리고, 상기 제1 스위칭 디바이스는 D-모드(Depletion mode)의 GaN HEMT 디바이스 또는 SiC JFET 디바이스를 포함하고; 상기 제2 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함하며; 상기 제2 스위칭 디바이스는 상기 제1 스위칭 디바이스의 소스 위에 적층될 수 있다.and the first switching device includes a D-mode (Depletion mode) GaN HEMT device or a SiC JFET device; the second switching device comprises a silicon based metal oxide semiconductor field effect transistor (Si MOSFET) device; The second switching device may be stacked over the source of the first switching device.

또한, 상기 제3 스위칭 디바이스는 게이트와 소스는 내부적으로 단락되어 있고, 드레인은 상기 상측 캐스코드 회로의 게이트에 연결될 수 있다. In addition, in the third switching device, a gate and a source may be internally shorted, and a drain may be connected to the gate of the upper cascode circuit.

아울러, 상기 제3 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함할 수 있다.In addition, the third switching device may include a silicon-based metal oxide semiconductor field effect transistor (Si MOSFET) device.

그리고, 상기 상측 캐스코드 회로의 소스단에는 전원 또는 DC 커패시터가 연결되는 DC 전압입력단자(VDC)가 연결되고, 상기 상측 캐스코드 회로의 드레인단에는 부하가 연결되는 전압출력단(Vout1, Vout2)이 연결되고, 상기 하측 캐스코드 회로의 드레인단에는 그라운드단(GND)이 연결될 수 있다. In addition, a DC voltage input terminal (V DC ) to which a power source or a DC capacitor is connected is connected to the source terminal of the upper cascode circuit, and voltage output terminals (Vout1, Vout2) to which a load is connected to a drain terminal of the upper cascode circuit. is connected, and a ground terminal GND may be connected to the drain terminal of the lower cascode circuit.

여기서, 일측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M1)와 타측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M3)가 동시에 온 되고, 상기 일측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M4)와 상기 타측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M2)가 동시에 오프되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M1)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M3)-그라운드(GND)로 전류의 패스가 형성되고; 제1 스위칭 디바이스(M1)와 타측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M3)가 동시에 오프 되고, 상기 일측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M4)와 상기 타측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M2)가 동시에 온되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M2)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M4)-그라운드(GND)로 전류의 패스가 형성되어 교환(commutation)을 형성될 수 있다.Here, the first switching device M1 of the upper cascode circuit on one side and the first switching device M3 of the lower cascode circuit on the other side are simultaneously turned on, and the first switching device M4 of the lower cascode circuit on the one side ) and the first switching device M2 of the upper cascode circuit of the other side are simultaneously turned off, so that the voltage input terminal V DC - the first switching device M1 - the load (voltage output terminals Vout1, Vout2) - the first switching device M3 - a path of current to ground GND is formed; The first switching device M1 and the first switching device M3 of the lower cascode circuit of the other side are turned off at the same time, the first switching device M4 of the lower cascode circuit of the one side and the upper cascode circuit of the other side of the first switching device M2 is turned on at the same time, the voltage input terminal V DC - the first switching device M2 - the load (voltage output terminals Vout1, Vout2) - the first switching device M4 - the ground (GND) As a result, a path of current can be formed to form a commutation.

상기한 바와 같이, 본 발명에 의한 전력용 반도체 모듈은 고조파 잡음을 최소화하여 무잡음 오디오를 완벽하게 구현할 수 있다.As described above, the power semiconductor module according to the present invention can perfectly implement noise-free audio by minimizing harmonic noise.

도 1은 본 발명의 일 실시예에 따른 전력용 반도체 모듈의 회로도이다.
도 2는 도 1에서 전력용 반도체 모듈의 일부(좌측)의 개략도이다.
도 3은 도 1의 전력용 반도체 모듈의 동작특성을 설명하기 위한 도면이다.
도 4는 종래 H-브릿지 구조의 캐스코드 회로 모듈에서의 전류 왜곡과 본 발명이 적용된 전력용 반도체 모듈의 전류 왜곡을 비교하기 위한 시간에 따른 순시 상전류값을 나타낸 그래프이다.
1 is a circuit diagram of a semiconductor module for power according to an embodiment of the present invention.
FIG. 2 is a schematic diagram of a part (left side) of a semiconductor module for power in FIG. 1 .
FIG. 3 is a view for explaining the operating characteristics of the power semiconductor module of FIG. 1 .
4 is a graph showing an instantaneous phase current value over time for comparing the current distortion in the cascode circuit module of the conventional H-bridge structure and the current distortion of the power semiconductor module to which the present invention is applied.

이하, 도면을 참조하여 본 발명의 구체적인 실시예들에 대해 설명하기로 한다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 전력용 반도체 모듈의 회로도이고, 도 2는 도 1에서 전력용 반도체 모듈의 일부(좌측)의 개략도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 전력용 반도체 모듈은 제1 스위칭 디바이스(M1, M2, M3, M4)와 제2 스위칭 디바이스(11, 21, 31, 41)가 연결되어 캐스코드를 구성하는 4개의 캐스코드 회로(10, 20, 30, 40)가 H-브릿지(또는 full-bridge) 구조를 형성하고, 서로 직렬로 연결된 상측 캐스코드 회로(10, 20)와 하측 캐스코드 회로(30, 40) 사이에 각각 연결되는 2개의 제3 스위칭 디바이스(50, 60)를 포함한다.1 is a circuit diagram of a semiconductor module for power according to an embodiment of the present invention, and FIG. 2 is a schematic diagram of a part (left) of a semiconductor module for power in FIG. 1 . Referring to FIG. 1 , in the power semiconductor module according to an embodiment of the present invention, a first switching device (M1, M2, M3, M4) and a second switching device (11, 21, 31, 41) are connected to the cas The four cascode circuits 10, 20, 30, and 40 constituting the code form an H-bridge (or full-bridge) structure, and the upper cascode circuits 10 and 20 and the lower cascode circuits 10 and 20 connected in series with each other and two third switching devices 50 , 60 respectively connected between the circuits 30 , 40 .

제1 스위칭 디바이스(M1, M2, M3, M4)는 D-모드(Depletion mode)의 GaN(Gallium Nitride) HEMT(High Electron Mobility Transistor) 디바이스 또는 SiC(Silicon Carbide) JFET(Junction Gate Effect Transistor) 디바이스를 포함할 수 있다. 또한, 제1 스위칭 디바이스(M1, M2, M3, M4)는 전술한 디바이스 이외에도 소수 캐리어(minority carrier) 기반의 전력용 반도체 디바이스로 대체될 수 있다.The first switching devices M1, M2, M3, and M4 are a D-mode (Depletion mode) GaN (Gallium Nitride) HEMT (High Electron Mobility Transistor) device or SiC (Silicon Carbide) Junction Gate Effect Transistor (JFET) device. may include In addition, the first switching devices M1 , M2 , M3 , and M4 may be replaced with a minority carrier-based power semiconductor device in addition to the aforementioned devices.

상기 제2 스위칭 디바이스(11, 21, 31, 41)는 Si(Silicon) 기반 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-oxide semiconductor field-effect transistor) 디바이스를 포함할 수 있다. 또한, 제2 스위칭 디바이스(11, 21, 31, 41)는 전술한 디바이스 이외에도 캐드코드 회로를 구성할 수 있는 저전압 모스펫(Low Voltage MOSFET)이라면 어느 것으로도 대체 가능하다. 제2 스위칭 디바이스(11, 21, 31, 41)는 제1 스위칭 디바이스(M1, M2, M3, M4)와 서로 직렬 연결되어 캐드코드 회로를 구성한다. The second switching devices 11 , 21 , 31 , and 41 may include a silicon (Si)-based metal-oxide semiconductor field-effect transistor (MOSFET) device. In addition, the second switching devices 11 , 21 , 31 , and 41 may be replaced with any other low voltage MOSFETs capable of composing the CAD code circuit in addition to the above-described devices. The second switching devices 11 , 21 , 31 , and 41 are connected in series with the first switching devices M1 , M2 , M3 , and M4 to form a CAD code circuit.

4개의 캐스코드 회로(10, 20, 30, 40)는 칩온칩 스택 방식으로 제조될 수 있다. 도 2를 참조하면, 기판 위에 제1 스위칭 디바이스(M1, M2, M3, M4)가 적층되고, 제1 스위칭 디바이스(M1, M2, M3, M4)의 소스(a, c) 위에 제2 스위칭 디바이스(11, 21, 31, 41)가 적층되는 구조이다. 기판(100)은 Cu, Al, Al2O3, AlN, 및 Si3N4 중 적어도 하나를 포함할 수 있다. 본 발명의 일 실시예에 따른 전력용 반도체 모듈은 노멀리-온(Normally-on) 기반의 SiC JFET 및 D-Mode GaN HEMT는 노멀리-오프(Normally-off) 구현을 위해서 캐스코드(Cascode) 방식을 사용한다. 이때, 본 발명에서는 기생 인덕턴스(stray inductance)를 최소화하기 위해서, Si기반의 Low Voltage MOSFET과 SiC JFET 혹은 D-Mode GaN HEMT사이의 연결을 와이어 인터커넥션(wire interconnection) 방식 대신에 칩-온-칩 적층 구조로 구현할 수 있다. The four cascode circuits 10 , 20 , 30 , and 40 may be manufactured in a chip-on-chip stack method. Referring to FIG. 2 , the first switching devices M1 , M2 , M3 , and M4 are stacked on a substrate, and the second switching device is disposed on the sources a and c of the first switching devices M1 , M2 , M3 and M4 . It has a structure in which (11, 21, 31, 41) is stacked. The substrate 100 may include at least one of Cu, Al, Al 2 O 3 , AlN, and Si 3 N 4 . A semiconductor module for power according to an embodiment of the present invention is normally-on-based SiC JFET and D-Mode GaN HEMT cascode for normally-off implementation use the method At this time, in the present invention, in order to minimize parasitic inductance (stray inductance), the connection between the Si-based Low Voltage MOSFET and the SiC JFET or D-Mode GaN HEMT is replaced by a wire interconnection method instead of a chip-on-chip. It can be implemented in a layered structure.

제3 스위칭 디바이스(50, 60)는 Si(Silicon) 기반 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-oxide semiconductor field-effect transistor) 디바이스를 포함할 수 있다. 또한, 제3 스위칭 디바이스(50, 60)는 전술한 디바이스 이외에도 저전압 모스펫(Low Voltage MOSFET)이라면 어느 것으로도 대체 가능하다. 제3 스위칭 디바이스(50, 60)는 직렬 연결된 상측 캐스코드 회로(10, 20)와 하측 캐스코드 회로(30, 40) 사이에 추가된다.The third switching devices 50 and 60 may include a silicon (Si)-based metal-oxide semiconductor field-effect transistor (MOSFET) device. In addition, the third switching devices 50 and 60 may be replaced with any low voltage MOSFET in addition to the above-described devices. A third switching device (50, 60) is added between the series-connected upper cascode circuit (10, 20) and the lower cascode circuit (30, 40).

도 1을 참조하면, 제3 스위칭 디바이스(50, 60)는 게이트와 소스는 내부적으로 단락되어 있고, 제3 스위칭 디바이스(50, 60)의 드레인은 상측 캐스코드 회로(10, 20)의 게이트에 연결된다. 본 발명의 일 실시예에서는 제3 스위칭 디바이스(50, 60)의 사양은 30V으로,내부저항 RDS(ON)은 D-Mode GaN 디바이스의 RDS(ON)의 약 10% 수준이다.Referring to FIG. 1 , gates and sources of the third switching devices 50 and 60 are internally short-circuited, and the drains of the third switching devices 50 and 60 are connected to the gates of the upper cascode circuits 10 and 20 . Connected. In one embodiment of the present invention, the specification of the third switching devices 50 and 60 is 30V, and the internal resistance RDS(ON) is about 10% of the RDS(ON) of the D-Mode GaN device.

이하에서는 도 1을 참조하여 본 발명의 일 실시예에 따른 전력용 반도체 모듈의 구조 및 동작을 상세히 설명하기로 한다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 전력용 반도체 모듈은 전력변환시스템에 주로 사용되는 H-Bridge (Full-Bridge) 구조이다. 도 1에서 전압출력단(Vout1, Vout2)은 부하에 연결되며, 전압입력단자(VDC)과 그라운드(GND)는 전원 혹은 DC 커패스터에 연결된다. 상측 캐스코스 회로의 소스단에는 DC 전압입력단자(VDC)가 연결되고, 상측 캐스코드 회로(10, 20)의 드레인단에는 전압출력단(Vout1, Vout2)이 연결되고, 하측 캐스코드 회로(30, 40)의 드레인단에는 그라운드(GND)가 연결된다.Hereinafter, the structure and operation of the power semiconductor module according to an embodiment of the present invention will be described in detail with reference to FIG. 1 . Referring to FIG. 1 , a semiconductor module for power according to an embodiment of the present invention has an H-Bridge (Full-Bridge) structure mainly used in a power conversion system. In FIG. 1 , the voltage output terminals Vout1 and Vout2 are connected to a load, and the voltage input terminal V DC and the ground GND are connected to a power source or a DC capacitor. A DC voltage input terminal (V DC ) is connected to the source terminal of the upper cascode circuit, voltage output terminals (Vout1, Vout2) are connected to the drain terminals of the upper cascode circuits 10 and 20, and the lower cascode circuit 30 , 40) is connected to the ground GND.

일반적인 동작은 일측의 상측과 타측의 하측 제1 스위칭 디바이스(M1, M3)가 동시에 온 되고, 나머지 일측의 하측과 타측의 상측 제1 스위칭 디바이스(M2, M4)가 동시에 오프되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M1)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M3)-그라운드(GND)로 전류의 패스가 형성되고, 일측의 상측과 타측의 하측 제1 스위칭 디바이스(M1, M3)가 동시에 오프되고, 나머지 일측의 하측과 타측의 상측 제1 스위칭 디바이스(M2, M4)가 동시에 온되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M2)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M4)-그라운드(GND)로 전류의 패스가 형성되어 교환(commutation)을 형성한다. In a general operation, the upper side of one side and the lower side first switching devices (M1, M3) of the other side are turned on at the same time, and the lower side of the other side and the upper side first switching devices (M2, M4) of the other side are simultaneously turned off, the voltage input terminal ( V DC )-first switching device (M1)-load (voltage output terminals Vout1, Vout2)-first switching device (M3)-a current path is formed to ground (GND), the upper side of one side and the lower side of the other side first The switching devices (M1, M3) are simultaneously turned off, and the lower side of the other side and the upper side first switching devices (M2, M4) of the other side are simultaneously turned on, the voltage input terminal (V DC )-first switching device (M2)- A path of current is formed to the load (voltage output stages Vout1, Vout2) - the first switching device (M4) - the ground (GND) to form a commutation.

제1 스위칭 디바이스(M1/M3)가 온이 되었을 때, 나머지 제1 스위칭 디바이스(M2/M4)는 반드시 오프가 되어야 레그(leg 또는 암(arm)) 슛-쓰루( shoot-through) 현상을 막을 수 있다. 제1 스위칭 디바이스(M1/M3)가 오프가 되고, 제1 스위칭 디바이스(M2/M4)가 온되기까지의 시간을 데드타임으로 정의하며, 이 데드타임 최소값은 스위칭 디바이스가 가지고 있는 고유의 스위칭 특성 (특히, td(off) : 스위치 오프 딜레이 타임과 tf : 스위치 오프 타임)에 의해 결정된다. When the first switching device M1/M3 is turned on, the remaining first switching devices M2/M4 must be turned off to prevent a leg or arm shoot-through phenomenon. can A time from when the first switching device M1/M3 is turned off and the first switching device M2/M4 is turned on is defined as a dead time. (specifically, td(off): switch-off delay time and tf: switch-off time).

도 3은 도 1의 전력용 반도체 모듈의 동작특성을 설명하기 위한 도면이다. 도 3에서 Vg는 게이트 전압, Vo는 출력전압을 나타낸다. 도 3을 참조하면, 제1 스위칭 디바이스(M1/M3)의 게이트 전압이 인가되어 온이 되었을 때, 나머지 제1 스위칭 디바이스(M2/M4)가 오프되고, 제1 스위칭 디바이스(M1/M3)가 오프가 되고 제1 스위칭 디바이스(M2/M4)의 게이트 전압이 인가되어 온되기까지의 시간을 데드타임이 도시되어 있다. 본 발명은 제3 스위칭 디바이스(50, 60)를 H-브릿지 구조의 캐스코드 회로(10, 20, 30, 40) 사이에 연결함으로써, 도 3에서 데드 타임을 최소화하더라도 상측 제1 스위칭 소자(M1, M2)과 하측 제2 스위칭 소자(M3, M4)가 슛-쓰루되는 현상을 방지할 수 있다. 이에 따라서, 데드 타임을 최소화함으로써 전류 왜곡 현상을 막을 수 있고, 이로 인해 발생되는 가청 노이즈를 최소화할 수 있다.FIG. 3 is a view for explaining the operating characteristics of the power semiconductor module of FIG. 1 . In FIG. 3, Vg is a gate voltage and Vo is an output voltage. Referring to FIG. 3 , when the gate voltage of the first switching devices M1/M3 is applied and turned on, the remaining first switching devices M2/M4 are turned off, and the first switching devices M1/M3 are turned on. Dead time is shown for the time from being turned off to turning on when the gate voltage of the first switching devices M2/M4 is applied. According to the present invention, by connecting the third switching devices 50 and 60 between the cascode circuits 10, 20, 30, and 40 of the H-bridge structure, even if the dead time is minimized in FIG. 3, the upper side first switching element M1 , M2) and the lower second switching elements M3 and M4 may be prevented from shooting-through. Accordingly, it is possible to prevent current distortion by minimizing the dead time, thereby minimizing audible noise.

본 발명이 일 실시예에 따른 전력용 반도체 모듈의 제1 스위칭 소자는 GaN 기반 디바이스로서 스위치 오프 특성이 기존의 Si 기반 소자 및 SiC 기반 소자에 비해 Qg (Gate Charge)가 작아서 최소의 데드타임을 가진다는 장점이 있다. 일반적인 회로 설계에 있어서 데드타임은 스위치 디바이스가 갖고 있는 스위칭 오프 특성에 약 2배 이상의 마진을 두고 설계를 한다. 본 발명의 일 실시예에 따른 전력용 반도체 모듈은 기본적인 H-브릿지 구조에 제3 스위칭 디바이스 2개(50, 60)를 추가하여, 제3 스위칭 디바이스(50, 60)의 드레인을 상측의 제1 스위칭 디바이스(M1/M2)의 게이트와 연결하여 동전위를 만듦으로써, 상측의 제1 스위칭 디바이스(M1/M2)가 오프되어야 할 상황에 온이 되는 현상을 원칙적으로 방지하는 역할을 한다. 따라서, 데드타임을 최소화 과정을 레그 슛-쓰루(leg shoot-through) 현상에 대한 걱정없이 진행할 수 있으며, 이를 통해 데드타임을 수십 ns 이하로 제어함으로써 전류의 왜곡을 최소화할 수 있고, 이를 통해 가청 노이즈를 최소화할 수 있다.The first switching element of the semiconductor module for power according to the embodiment of the present invention is a GaN-based device, and has a switch-off characteristic having a smaller Qg (Gate Charge) than a conventional Si-based element and a SiC-based element, and thus has a minimum dead time. has an advantage. In general circuit design, the dead time is designed with a margin of about twice or more to the switching-off characteristic of the switch device. Power semiconductor module according to an embodiment of the present invention by adding two third switching devices (50, 60) to the basic H-bridge structure, the drain of the third switching device (50, 60) of the upper first By connecting to the gate of the switching device (M1/M2) to create the same potential, the first switching device (M1/M2) on the upper side serves to prevent the phenomenon from being turned on in a situation where it should be turned off in principle. Therefore, the process of minimizing the dead time can be performed without worrying about the leg shoot-through phenomenon, and through this, the distortion of the current can be minimized by controlling the dead time to tens of ns or less, and through this, the audible Noise can be minimized.

도 4는 제3 스위칭 디바이스(50, 60)를 적용하지 않은 종래 H-브릿지 구조의 캐스코드 회로 모듈에서의 전류 왜곡과 본 발명이 적용된 전력용 반도체 모듈의 전류 왜곡을 비교하기 위한 시간에 따른 순시 상전류값을 나타낸 그래프이다. 도 4를 참조하면, 본 발명기술을 적용한 전력용 반도체 모듈은 데드 타임(Td) 제어를 수십 ns이하로 가능하게 함으로써 고조파 잡음을 최소화할 수 있으며, 이를 통해 완벽한 가청 잡음 제거가 가능하다. 4 is an instantaneous time for comparing the current distortion in the cascode circuit module of the conventional H-bridge structure to which the third switching device 50, 60 is not applied and the current distortion of the power semiconductor module to which the present invention is applied. It is a graph showing the phase current value. Referring to FIG. 4 , the power semiconductor module to which the present invention is applied can minimize the harmonic noise by enabling the dead time (Td) to be controlled to tens of ns or less, and thus, it is possible to completely remove the audible noise.

한편, 본 발명의 다른 실시예에 따른 실시예에 따른 전력용 반도체 모듈은 제1 스위칭 디바이스(M1) 위에 적층하며, 제1 스위칭 디바이스(M1)와 상기 제2 스위칭 디바이스(11)의 접합부의 온도를 센싱하기 위한 온도센서(70), 예컨대 베어 칩형 써미스터(Bare Thermistor Chip)를 더 포함할 수 있다.On the other hand, the semiconductor module for power according to the embodiment according to another embodiment of the present invention is stacked on the first switching device (M1), the temperature of the junction of the first switching device (M1) and the second switching device (11) It may further include a temperature sensor 70 for sensing, for example, a bare chip type thermistor (Bare Thermistor Chip).

도 1의 전력용 반도체 모듈은 칩-온-칩 적층(Chip-On-Chip Stack) 구조를 갖는다. 제1 스위칭 디바이스(M1) 위에 제2 스위칭 디바이스(11)와 온도센서 즉, 베어 칩형 써미스터를 함께 적층함으로써, 제1 스위칭 디바이스(M1)와 제2 스위칭 디바이스(11)의 접합부 온도를 직접 센싱할 수 있다. 제1 스위칭 디바이스(M1)의 소스(a) 위에 제2 스위칭 디바이스(11)를 적층할 때, 온도 센서(70) 칩을 소스(a)에 함께 적층하고 와이어 인터커넥션하면, 제1 스위칭 디바이스(M1)의 소스 단에 제2 스위칭 디바이스(11)가 연결되어 캐스코드 회로(10)를 구성하며, 제1 스위칭 디바이스(M1)의 소스 단에 온도 센서(70)가 연결되면서 온도 센서(70)가 칩 접합부의 온도를 직접 센싱할 수 있는 회로를 구성할 수 있다. 온도센서(50)는 제1 스위칭 디바이스(M1)의 소스(a) 위에 접합되는데, 두 가지 인터커넥션(Interconnection) 방법이 있다. 한 가지 방법은, 칩형 써미스터(51)의 바텀은 솔더링, 소결 또는 에폭시를 이용하여 제1 스위칭 디바이스(M1)의 소스(a) 위에 부착하고, 탑에서 NTC (+), 제1 스위칭 디바이스(M1)의 소스 단에서 NTC (-)로 각각 와이어 인터커넥션 하면, 칩 접합부의 온도를 실시간으로 직접 센싱할 수 있다. 다른 한 가지 방법은, 베어 칩형 NTC 써미스터의 바텀은 솔더링, 소결 또는 에폭시를 이용하여 제1 스위칭 디바이스(M1)의 소스(a) 위에 부착하고, 탑은 양쪽 사이드에서 NTC (+), NTC (-) 로 와이어 인터커넥션 하면, 칩 접합부의 온도를 실시간으로 직접 센싱할 수 있다.The power semiconductor module of FIG. 1 has a chip-on-chip stack structure. By stacking the second switching device 11 and a temperature sensor, that is, a bare chip thermistor, together on the first switching device M1, the junction temperature of the first switching device M1 and the second switching device 11 can be directly sensed. can When stacking the second switching device 11 on the source (a) of the first switching device (M1), when the temperature sensor 70 chip is stacked together on the source (a) and wire interconnection, the first switching device ( The second switching device 11 is connected to the source terminal of M1) to configure the cascode circuit 10, and the temperature sensor 70 is connected to the source terminal of the first switching device M1 while the temperature sensor 70 is connected. A circuit that can directly sense the temperature of the chip junction can be configured. The temperature sensor 50 is bonded over the source a of the first switching device M1, and there are two interconnection methods. In one method, the bottom of the chip type thermistor 51 is attached over the source (a) of the first switching device (M1) using soldering, sintering or epoxy, and from the top, NTC (+), the first switching device (M1) ) from the source end to NTC (-), respectively, the temperature of the chip junction can be directly sensed in real time. Another method is to attach the bottom of the bare chip type NTC thermistor over the source (a) of the first switching device M1 using soldering, sintering or epoxy, and the top of the NTC (+), NTC (-) on both sides ) with wire interconnection, the temperature of the chip junction can be directly sensed in real time.

이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.In the above, even though all components constituting the embodiment of the present invention have been described as being combined or operated in combination, the present invention is not necessarily limited to this embodiment. That is, within the scope of the object of the present invention, all the components may operate by selectively combining one or more. In addition, all of the components may be implemented as one independent hardware, but a part or all of each component is selectively combined to perform some or all of the functions of the combined hardware in one or a plurality of hardware program modules It may be implemented as a computer program having Codes and code segments constituting the computer program can be easily deduced by those skilled in the art of the present invention. Such a computer program is stored in a computer readable storage medium (Computer Readable Media), read and executed by the computer, thereby implementing the embodiment of the present invention. The storage medium of the computer program may include a magnetic recording medium, an optical recording medium, and the like.

또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, terms such as "include", "compose" or "have" described above mean that the corresponding component may be inherent unless otherwise stated, so excluding other components Rather, it should be construed as being able to include other components further. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless otherwise defined. Terms commonly used, such as those defined in the dictionary, should be interpreted as being consistent with the contextual meaning of the related art, and are not interpreted in an ideal or excessively formal meaning unless explicitly defined in the present invention.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

10, 20, 30, 40: 캐스코드 회로
M1, M2, M3, M4: 제1 스위칭 디바이스
11, 21, 31, 41: 제2 스위칭 디바이스
50, 60: 제3 스위칭 디바이스
70: 온도 센서 10, 20, 30, 40: cascode circuit
M1, M2, M3, M4: first switching device
11, 21, 31, 41: second switching device
50, 60: third switching device
70: temperature sensor

Claims (6)

기판;
상기 기판위에 적층되는 제1 스위칭 디바이스와, 상기 제1 스위칭 디바이스 위에 적층되어 상기 제1 스위칭 디바이스와 연결되어 캐스코드 회로를 구성하는 제2 스위칭 디바이스를 포함하고, 서로 연결되어 H-브릿지 구조를 형성하는 적어도 4개의 캐스코드 회로; 및
서로 직렬로 연결된 상측 캐스코드 회로와 하측 캐스코드 회로 사이에 각각 연결되는 2개의 제3 스위칭 디바이스를 더 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
Board;
a first switching device stacked on the substrate; and a second switching device stacked on the first switching device and connected to the first switching device to configure a cascode circuit, and are connected to each other to form an H-bridge structure at least four cascode circuits; and
and two third switching devices respectively connected between the upper cascode circuit and the lower cascode circuit connected in series with each other.
 제1항에 있어서,
상기 제1 스위칭 디바이스는 D-모드(Depletion mode)의 GaN HEMT 디바이스 또는 SiC JFET 디바이스를 포함하고;
상기 제2 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함하며;
상기 제2 스위칭 디바이스는 상기 제1 스위칭 디바이스의 소스 위에 적층되는 것을 특징으로 하는 전력용 반도체 모듈.
The method of claim 1,
the first switching device comprises a D-mode (Depletion mode) GaN HEMT device or a SiC JFET device;
the second switching device comprises a silicon based metal oxide semiconductor field effect transistor (Si MOSFET) device;
and the second switching device is stacked over the source of the first switching device.
 제1항 또는 제2항에 있어서,
상기 제3 스위칭 디바이스는 게이트와 소스는 내부적으로 단락되어 있고, 드레인은 상기 상측 캐스코드 회로의 게이트에 연결되는 것을 특징으로 하는 전력용 반도체 모듈.
3. The method of claim 1 or 2,
The third switching device has a gate and a source internally shorted, and a drain is connected to the gate of the upper cascode circuit.
 제3항에 있어서,
상기 제3 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
4. The method of claim 3,
and the third switching device comprises a silicon-based metal oxide semiconductor field effect transistor (Si MOSFET) device.
 제4항에 있어서,
상기 상측 캐스코드 회로의 소스단에는 전원 또는 DC 커패시터가 연결되는 DC 전압입력단자(VDC)가 연결되고,
상기 상측 캐스코드 회로의 드레인단에는 부하가 연결되는 전압출력단(Vout1, Vout2)이 연결되고,
상기 하측 캐스코드 회로의 드레인단에는 그라운드단(GND)이 연결되는 것을 특징으로 하는 전력용 반도체 모듈.
5. The method of claim 4,
A DC voltage input terminal (V DC ) to which a power source or a DC capacitor is connected is connected to the source terminal of the upper cascode circuit,
Voltage output terminals (Vout1, Vout2) to which a load is connected are connected to the drain terminal of the upper cascode circuit,
A power semiconductor module, characterized in that a ground terminal (GND) is connected to the drain terminal of the lower cascode circuit.
 제4항에 있어서,
일측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M1)와 타측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M3)가 동시에 온 되고, 상기 일측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M4)와 상기 타측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M2)가 동시에 오프되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M1)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M3)-그라운드(GND)로 전류의 패스가 형성되고;
제1 스위칭 디바이스(M1)와 타측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M3)가 동시에 오프 되고, 상기 일측의 하측 캐스코드 회로의 제1 스위칭 디바이스(M4)와 상기 타측의 상측 캐스코드 회로의 제1 스위칭 디바이스(M2)가 동시에 온되어, 전압입력단자(VDC)-제1 스위칭 디바이스(M2)-부하(전압출력단 Vout1, Vout2)-제1 스위칭 디바이스(M4)-그라운드(GND)로 전류의 패스가 형성되어 교환(commutation)을 형성하는 것을 특징으로 하는 전력용 반도체 모듈.5. The method of claim 4,
The first switching device M1 of the upper cascode circuit on one side and the first switching device M3 of the lower cascode circuit on the other side are turned on at the same time, and the first switching device M4 of the lower cascode circuit on the one side and The first switching device M2 of the upper cascode circuit of the other side is simultaneously turned off, so that the voltage input terminal V DC - the first switching device M1 - the load (voltage output terminals Vout1, Vout2) - the first switching device ( M3) - a path of current to ground (GND) is formed;
The first switching device M1 and the first switching device M3 of the lower cascode circuit of the other side are turned off at the same time, the first switching device M4 of the lower cascode circuit of the one side and the upper cascode circuit of the other side of the first switching device M2 is turned on at the same time, the voltage input terminal V DC - the first switching device M2 - the load (voltage output terminals Vout1, Vout2) - the first switching device M4 - the ground (GND) A power semiconductor module, characterized in that the path of the current is formed to form a commutation.
KR1020210044054A 2021-04-05 2021-04-05 Power Semiconductor Module KR102561909B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210044054A KR102561909B1 (en) 2021-04-05 2021-04-05 Power Semiconductor Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210044054A KR102561909B1 (en) 2021-04-05 2021-04-05 Power Semiconductor Module

Publications (2)

Publication Number Publication Date
KR20220138206A true KR20220138206A (en) 2022-10-12
KR102561909B1 KR102561909B1 (en) 2023-08-02

Family

ID=83597582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210044054A KR102561909B1 (en) 2021-04-05 2021-04-05 Power Semiconductor Module

Country Status (1)

Country Link
KR (1) KR102561909B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214824A1 (en) * 2000-08-16 2003-11-20 Corzine Keith Allen Cascaded multi-level h-bridge drive

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214824A1 (en) * 2000-08-16 2003-11-20 Corzine Keith Allen Cascaded multi-level h-bridge drive

Also Published As

Publication number Publication date
KR102561909B1 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
US11658654B2 (en) DC-coupled high-voltage level shifter
US10044347B2 (en) Dead time control circuit for a level shifter
Li et al. Demonstration of GaN integrated half-bridge with on-chip drivers on 200-mm engineered substrates
US9537425B2 (en) Multilevel inverters and their components
JP6314073B2 (en) Method and circuit for operating a circuit
US9362903B2 (en) Gate drivers for circuits based on semiconductor devices
US9310819B2 (en) Power converter including integrated driver providing overcurrent protection
US7902809B2 (en) DC/DC converter including a depletion mode power switch
US9209176B2 (en) Semiconductor modules and methods of forming the same
KR20190093209A (en) Gate drive circuit and its operation method
Kinzer et al. Monolithic HV GaN power ICs: performance and application
US20160172279A1 (en) Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
US10200030B2 (en) Paralleling of switching devices for high power circuits
Basler et al. Function blocks of a highly-integrated all-in-GaN power IC for DC-DC conversion
US9438112B2 (en) Power converter including integrated driver for depletion mode group III-V transistor
KR102561909B1 (en) Power Semiconductor Module
Lobsiger et al. Closed-Loop di/dt and dv/dt IGBT Gate Drive Concepts
JP7242487B2 (en) semiconductor equipment
JP2017118807A (en) Power conversion system, power module, and semiconductor device
KR102463221B1 (en) Power Semiconductor Module
WO2021140889A1 (en) Synchronous rectification circuit, power supply device, and electronic device
JP2018074669A (en) Drive circuit of switching element
KR20220102011A (en) Power Semiconductor Module
Vincent et al. V-JFET transistors for over voltage protection in power device series connected applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right