KR20080008892A - Method for fabricating contact pattern of semiconductor device - Google Patents

Method for fabricating contact pattern of semiconductor device Download PDF

Info

Publication number
KR20080008892A
KR20080008892A KR1020060068725A KR20060068725A KR20080008892A KR 20080008892 A KR20080008892 A KR 20080008892A KR 1020060068725 A KR1020060068725 A KR 1020060068725A KR 20060068725 A KR20060068725 A KR 20060068725A KR 20080008892 A KR20080008892 A KR 20080008892A
Authority
KR
South Korea
Prior art keywords
forming
pattern
spherical nanoparticles
semiconductor device
metal
Prior art date
Application number
KR1020060068725A
Other languages
Korean (ko)
Other versions
KR101087795B1 (en
Inventor
박준형
김명수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060068725A priority Critical patent/KR101087795B1/en
Publication of KR20080008892A publication Critical patent/KR20080008892A/en
Application granted granted Critical
Publication of KR101087795B1 publication Critical patent/KR101087795B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts

Abstract

A method for fabricating a contact pattern of a semiconductor device is provided to enhance refresh time of the semiconductor device by preventing a leakage current from a contact. A method for fabricating a contact pattern of a semiconductor device includes the steps of: arranging spherical nano-particles on a semiconductor substrate(11); forming a first metal pattern(17) by using the spherical nano-particles as a mask; vertically growing carbon nano-tubes on the first metal pattern; forming a dielectric layer on a front surface including the carbon nano-tubes; and forming a second metal pattern connecting the carbon nano-tubes on the dielectric layer. The spherical nano-particles are arranged by coating diluted polystyrene bead particles by using a spin coating method.

Description

반도체 소자의 콘택 패턴 형성 방법{Method for Fabricating Contact Pattern of Semiconductor Device}Method for forming a contact pattern of a semiconductor device {Method for Fabricating Contact Pattern of Semiconductor Device}

도 1a 내지 도 1f는 본 발명의 반도체 소자의 콘택 패턴을 형성하기 위한 방법을 도시한 공정 개략도이다.1A-1F are process schematic diagrams illustrating a method for forming a contact pattern of a semiconductor device of the present invention.

< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>

11: 반도체 기판 13: 구형 나노 입자11: semiconductor substrate 13: spherical nanoparticles

15: 제1 금속층 17: 제1 금속 패턴15: first metal layer 17: first metal pattern

19: 탄소 나노튜브 21: 절연막19: carbon nanotube 21: insulating film

23: 제2 금속 패턴23: second metal pattern

본 발명은 나노스피어 리소그래피(nanosphere lithography; NSL) 방법을 이용하여 누설 전류가 방지된 콘택 패턴을 형성할 수 있는 반도체 소자의 콘택 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a contact pattern of a semiconductor device capable of forming a contact pattern in which leakage current is prevented by using nanosphere lithography (NSL).

오늘날 반도체 소자의 응용 분야가 확장됨에 따라, 제조 원가는 낮아진 반면, 집적도 및 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비 또는 공정 기술의 개발이 절실히 요구되고 있다. 이에 따라, 반도체 소자 제조 시 필수 공정 중의 하나로 알려진 포토리소그래피(photo-lithography) 공정의 한계를 개선하기 위한 연구가 다각적으로 이루어지고 있다. As the field of application of semiconductor devices expands today, manufacturing costs are lowered while development of process equipment or process technology for manufacturing semiconductor devices with improved integration and electrical characteristics is urgently required. Accordingly, various studies have been made to improve the limitation of the photo-lithography process, which is known as one of the essential processes in the manufacture of semiconductor devices.

상기 포토리소그래피 공정은 소자를 구성하는 여러 층들을 서로 연결하기 위한 비트라인 콘택(bit-line contact) 패턴이나, 스토리지 노드 콘택 패턴 또는 랜딩 플러그 콘택 패턴 등을 형성하기 위한 공정이다. The photolithography process is a process for forming a bit-line contact pattern, a storage node contact pattern, a landing plug contact pattern, or the like for connecting the various layers constituting the device to each other.

상기 포토리소그래피 공정은 포토마스크에 형성된 패턴을 웨이퍼에 전사한 다음, 식각 공정을 수행하여 콘택 패턴을 형성하고, 웨이퍼를 세정하는 단계로 수행되기 때문에 공정 단계가 매우 복잡하다. 더욱이, 상기 포토리소그래피 공정의 효율을 높이기 위해서는 고가의 장비와 노광원에 대해 민감한 감광제를 재개발해야 하기 때문에 제조 원가가 높다.The photolithography process is very complicated because the pattern formed on the photomask is transferred to a wafer, followed by an etching process to form a contact pattern and cleaning the wafer. Furthermore, in order to increase the efficiency of the photolithography process, the manufacturing cost is high because it requires redevelopment of sensitive photoresist for expensive equipment and exposure source.

한편, 반도체 소자 크기가 점차 감소하면서 충분한 식각 마진을 확보하기 어려워, 콘택 패턴을 형성하기 위한 식각 공정 시에 다양한 패턴이 무너지는 등의 결함이 발생한다. 더욱이 현재 콘택 물질로 전도성이 낮은 폴리실리콘을 사용하기 때문에, 콘택 내부에서 누설 전류가 발생되어 소자 특성이 열화된다.On the other hand, as the size of the semiconductor device gradually decreases, it is difficult to secure sufficient etching margins, and defects such as various patterns collapse during the etching process for forming the contact pattern occur. Moreover, because current low-conductivity polysilicon is used as the contact material, leakage currents are generated inside the contact, thereby degrading device characteristics.

종래 이러한 단점을 개선하기 위하여 다양한 추가 공정들이 도입되었으나, 제조 비용을 증가시킬 뿐, 소자 특성을 개선하기 어려웠다.In the past, various additional processes have been introduced to remedy these shortcomings, but it is difficult to improve the device characteristics while increasing the manufacturing cost.

이에 본 발명자들은 상기와 같은 문제점에 대한 연구를 하던 중 공정 비용을 감소시키면서, 콘택 내부에서 발생하던 누설 전류를 방지할 수 있는 새로운 콘택 형성 방법을 개발하여 본 발명을 완성하였다. Accordingly, the present inventors have completed the present invention by developing a new contact forming method that can prevent the leakage current generated inside the contact while reducing the process cost while studying the above problems.

상기와 같은 문제점을 해결하기 위하여, 본 발명에서는 나노스피어 리소그래피 방법으로 형성된 금속 패턴 상에 탄소 나노튜브를 이용한 콘택 패턴을 형성함으로써, 콘택 패턴 내부에서 발생하던 누설 전류를 방지할 수 있는 반도체 소자의 콘택 패턴 형성 방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, in the present invention, by forming a contact pattern using carbon nanotubes on the metal pattern formed by the nanosphere lithography method, the contact of the semiconductor device that can prevent the leakage current generated inside the contact pattern It is an object to provide a pattern formation method.

상기 목적을 달성하기 위하여, 본 발명에서는 In order to achieve the above object, in the present invention

반도체 기판 상부에 구형 나노입자들을 배열하는 단계;Arranging spherical nanoparticles on the semiconductor substrate;

상기 구형 나노입자들을 마스크로 제1 금속 패턴을 형성하는 단계;Forming a first metal pattern using the spherical nanoparticles as a mask;

상기 제1 금속 패턴 상에 탄소 나노튜브를 수직으로 성장시키는 단계;Vertically growing carbon nanotubes on the first metal pattern;

상기 탄소 나노튜브를 포함하는 전면에 절연막을 형성하는 단계; 및Forming an insulating film on the entire surface including the carbon nanotubes; And

상기 절연막 상부에 상기 탄소 나노튜브를 연결하는 제2 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 콘택 패턴 형성 방법을 제공한다.It provides a contact pattern forming method of a semiconductor device comprising forming a second metal pattern connecting the carbon nanotubes on the insulating film.

이때, 상기 제1 금속 패턴 형성 단계는 i) 기판 상에 배열되어 있는 상기 구형 나노입자들 전면에 제1 금속층을 증착하되, 구형 나노입자들 사이의 공간을 통해 제1 금속층이 기판상에도 증착되는 과정; 및 ii) 상기 구형 나노입자들만을 제거하여 기판 상에 제1 금속 패턴이 형성되는 과정을 포함한다.In this case, the forming of the first metal pattern may include: i) depositing a first metal layer on the front surface of the spherical nanoparticles arranged on the substrate, wherein the first metal layer is also deposited on the substrate through a space between the spherical nanoparticles. process; And ii) removing only the spherical nanoparticles to form a first metal pattern on the substrate.

상기와 같이 본 발명에서는 일반적으로 공지되어 있는 나노스피어 리소그래피법(Yonzon, C. R.; Jeoung, E.; Zou, S.; Schatz, G. C.; Mrksich, M.; Van Duyne, R.P. J. Am. Chem. Soc. 2004, 126, 12669.)을 이용하여 기본적인 반도체 금속 패턴을 형성하고, 상기 금속 패턴 상부에 탄소 나노튜브를 성장시켜 콘택 패턴으로 이용함으로써, 고가의 장비 개발 없이도 기존 콘택홀 형성 공정 시 발생되던 문제점들을 보완할 수 있을 뿐만 아니라, 콘택 물질로 기존에 사용하던 폴리실리콘 대신 전도성이 뛰어난 탄소 나노튜브를 사용함으로써 콘택 내부에서 발생되던 누설 전류를 방지할 수 있으므로, 소자 리프래쉬(refresh) 시간을 향상시켜 반도체 소자의 특성 향상에 기여한다.As described above, the nanosphere lithography method generally known in the present invention (Yonzon, CR; Jeoung, E .; Zou, S .; Schatz, GC; Mrksich, M .; Van Duyne, RP J. Am. Chem. Soc 2004, 126, 12669.) the underlying metal by forming a semiconductor pattern and, by growing carbon nanotubes on top of the metal pattern using the contact pattern, a problem occurs during the release of the existing contact hole forming step without the need for expensive equipment developed using In addition to the use of highly conductive carbon nanotubes instead of polysilicon as a contact material, the leakage current generated inside the contacts can be prevented, thereby improving device refresh time. Contributes to improving the characteristics of semiconductor devices.

이하, 첨부된 도 1a 내지 도 1f를 참조하여 본 발명의 실시 형태를 설명한다. 그러나, 본 발명의 실시 형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완정하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1A to 1F. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiment of this invention is provided in order to demonstrate this invention more fully to the person skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1a 내지 도 1f는 종래 포토리소그래피 공정을 대체하기 위하여 본 발명의 나노스피어 리소그래피 방법을 이용하는 실시 형태에 따른 콘택 패턴 형성 방법을 설명하기 위한 도면이다.1A to 1F are views for explaining a contact pattern forming method according to an embodiment using the nanosphere lithography method of the present invention to replace the conventional photolithography process.

즉, 도 1a을 참조하면, 반도체 기판(11) 상에 구형 나노입자들(13)을 고르게 배열하여 단층막을 형성한다.That is, referring to FIG. 1A, a single layer film is formed by evenly arranging spherical nanoparticles 13 on a semiconductor substrate 11.

이때, 상기 반도체 기판은 실리콘 기판이며, 상기 구형 나노입자는 수십에서 수백 나노미터(nm)의 직경을 가질 수 있으나, 바람직하게는 400nm 지름의 폴리스티 렌 비드(polystyrene bead) 입자가 바람직하다. In this case, the semiconductor substrate is a silicon substrate, the spherical nanoparticles may have a diameter of several tens to hundreds of nanometers (nm), but preferably polystyrene bead particles of 400nm diameter.

상기 구형 나노입자들은 증류수나 일반 유기용매에 희석시킨 폴리스티렌 비드 입자 용액을 스핀 코팅법으로 도포하여 배열된다. 예를 들면, 9.7중량%의 폴리스티렌 비드 입자를 증류수를 이용하여 0.32중량%로 희석시키고, 1.5x1.5㎠ 크기의 웨이퍼당 약 20ul의 용액을 도포한 다음, 상온 상압 조건하에서 증류수를 증발시키면 기판 상에 구형 나노입자들로 이루어진 단층막이 형성된다. 이때 폴리스티렌 비드 입자의 희석 농도는 메탄올이나, 에탄올과 같은 유기 용매를 사용하는 경우 분산이 용이하도록 적절히 조절할 수 있다.The spherical nanoparticles are arranged by spin coating a polystyrene bead particle solution diluted in distilled water or a general organic solvent. For example, 9.7% by weight of polystyrene bead particles were diluted to 0.32% by weight with distilled water, coated with about 20ul of solution per 1.5x1.5 cm 2 wafer, and then distilled water was evaporated under normal temperature and pressure conditions. A monolayer film made of spherical nanoparticles is formed on it. At this time, the dilution concentration of the polystyrene bead particles may be appropriately adjusted to facilitate dispersion when using an organic solvent such as methanol or ethanol.

이때 상기 희석 용액에 폴리스티렌 비드 입자의 분산 효과를 높이기 위한 첨가제로서 계면활성제를 더 포함할 수 있다. 상기 계면활성제는 분산 효과를 높일 수 있는 물질이라면 특별히 한정되지 않으나, 예를 들면 트리톤-X(Triton-X; Aldrich Co.)을 0.01V/V% 의 함량으로 더 포함할 수 있다.At this time, the dilution solution may further include a surfactant as an additive for increasing the dispersion effect of the polystyrene bead particles. The surfactant is not particularly limited as long as it is a material capable of enhancing the dispersing effect, and may further include, for example, Triton-X (Aldrich Co.) in an amount of 0.01 V / V%.

상기 도 1a의 구형 나노입자들(13)을 증착 마스크로 이용하여 반도체 기판(11) 상에 도 1b에 도시한 바와 같이 제1 금속층(15)을 증착한다.The first metal layer 15 is deposited on the semiconductor substrate 11 as shown in FIG. 1B using the spherical nanoparticles 13 of FIG. 1A as a deposition mask.

이때 상기 제1 금속층은 탄소나노튜브를 성장시키기 위한 촉매 금속이라면 특별히 제한하지 않으나, 니켈(Ni), 코발트(Co), 철(Fe) 또는 이들의 합금을 이용하는 것이 바람직하며, 화학기상 증착법(chemical vapor deposition) 또는 물리적기상 증착법(physical vapor deposition)으로 적층시킨다.In this case, the first metal layer is not particularly limited as long as it is a catalyst metal for growing carbon nanotubes, but it is preferable to use nickel (Ni), cobalt (Co), iron (Fe), or an alloy thereof. lamination by vapor deposition) or physical vapor deposition.

이어서, 상기 도 1b의 결과물에 대한 초음파 분해(sonication)를 수행하여 상기 구형 나노입자(13)들을 제거하면, 상기 구형 나노입자 사이 사이에 증착된 제 1 금속층(15)은 잔류하여 도 1c에 도시한 바와 같이 반도체 기판(11) 상부에 매우 균일하고 규칙적으로 분포된 제1 금속 패턴(17)이 형성된다.Subsequently, when the spherical nanoparticles 13 are removed by sonication of the resultant product of FIG. 1B, the first metal layer 15 deposited between the spherical nanoparticles remains and is shown in FIG. 1C. As described above, a very uniform and regularly distributed first metal pattern 17 is formed on the semiconductor substrate 11.

이때 상기 제1 금속 패턴의 간격 또는 분포 밀도는 상기 구형 나노입자들의 크기에 따라 달라진다. 따라서, 구형 나노입자들의 크기를 적절히 조절하여 제1 금속 패턴의 분포 밀도를 적절히 제어할 수 있다.At this time, the spacing or distribution density of the first metal pattern depends on the size of the spherical nanoparticles. Therefore, by appropriately adjusting the size of the spherical nanoparticles it is possible to appropriately control the distribution density of the first metal pattern.

상기 도 1c의 제1 금속 패턴 상에 도 1d에 도시한 바와 같이 임의의 높이를 가지는 탄소 나노튜브(19)를 수직으로 성장시켜 배열한다.The carbon nanotubes 19 having arbitrary heights are vertically grown and arranged on the first metal pattern of FIG. 1C as shown in FIG. 1D.

상기 탄소 나노튜브(19)의 성장 방법은 특별히 한정하지 않으나, 화학기상 증착법, 물리적기상 증착 또는 전기방전법 등을 이용한다. 이때, 성장 방식에 따라 탄소 나노튜브 특성을 조절할 수 있다.The growth method of the carbon nanotubes 19 is not particularly limited, but chemical vapor deposition, physical vapor deposition or electric discharge may be used. At this time, the carbon nanotube characteristics can be adjusted according to the growth method.

상기 도 1d의 탄소 나노튜브(19)가 형성된 반도체 기판 전면에 도 1e에 도시한 바와 같이 탄소 나노튜브 상측 일부가 노출되는 높이까지 절연막(21)을 형성한다.An insulating film 21 is formed on the entire surface of the semiconductor substrate on which the carbon nanotubes 19 of FIG. 1D are formed, as shown in FIG.

상기 절연막은 실리콘 산화막, 실리콘 산화질화막 및 실리콘 질화막을 모두 사용할 수 있다.The insulating film may be a silicon oxide film, a silicon oxynitride film and a silicon nitride film.

상기 도 1e의 결과물 전면에 제2 금속층(미도시)을 형성한 다음, 절연막이 노출될 때까지 상기 제2 금속층을 식각하여 도 1f에 도시한 바와 같이 탄소 나노튜브(19)를 연결하는 제2 금속 패턴(23)을 형성한다.A second metal layer (not shown) is formed on the entire surface of the resultant of FIG. 1E, and then the second metal layer is etched until the insulating film is exposed, thereby connecting the carbon nanotubes 19 as shown in FIG. 1F. The metal pattern 23 is formed.

이때, 상기 제2 금속층은 반도체 제조 공정 시에 절연체로 사용하되는 금속 으로는, 바람직하게는 SiO2 또는 Al2O3 등을 이용하며, 화학기상 증착법 또는 물리적기상 증착법으로 증착한다.In this case, the second metal layer is preferably a metal used as an insulator in the semiconductor manufacturing process, using SiO 2 or Al 2 O 3 , and deposited by chemical vapor deposition or physical vapor deposition.

이와 같은 본 발명의 방법에 따라 전도성이 높은 탄소 나노튜브를 콘택 물질로 사용하는 콘택 패턴을 형성할 수 있으며, 상기 콘택 패턴은 후속 공정 시에 비트라인 콘택 패턴이나, 스토리지 노드 콘택 패턴으로 이용할 수 있다.According to the method of the present invention, a contact pattern using a highly conductive carbon nanotube as a contact material may be formed, and the contact pattern may be used as a bit line contact pattern or a storage node contact pattern in a subsequent process. .

결론적으로, 종래 고가의 반도체 장비는 반도체 생산을 위한 투자 및 실제 공정 진행에 많은 제약을 초래한다. 따라서, 본 발명과 같은 방법을 사용하는 경우 종래 포토리소그래피 공정을 수행하기 위한 포토 장비나, 감광막 형성 단계 및 식각 단계 등을 축소할 수 있으므로 반도체 생산에 있어 제조 비용 절감 및 공정 단순화 효과를 가져올 수 있다.In conclusion, the conventional expensive semiconductor equipment causes a lot of constraints on the investment for the semiconductor production and the actual process progress. Therefore, in the case of using the same method as the present invention, the photo equipment for performing the conventional photolithography process, the photoresist film forming step, and the etching step can be reduced, thereby reducing the manufacturing cost and simplifying the process in semiconductor production. .

즉, 고가의 장비 개발 없이 나노스피어 리소그래피 방법과 전도성이 높은 CNT를 이용하는 경우, 누설 전류를 차폐시킨 콘택 패턴을 형성할 수 있으므로 소자의 리프레쉬 시간을 향상시킬 수 있고, 이에 따라 소자 특성을 향상시켜 최종 소자 수율을 높일 수 있다. In other words, in the case of using nanosphere lithography method and high conductivity CNT without developing expensive equipment, it is possible to form a contact pattern that shields leakage current, thereby improving the refresh time of the device, thereby improving the device characteristics. Device yield can be improved.

상기와 같은 본 발명에서는 나노스피어 리소그래피 방법에 의해 형성된 금속 패턴 상부에 전도성이 높은 탄소 나노튜브를 형성하여 콘택 패턴을 형성함으로써, 콘택 내부의 누설 전류를 방지하여 리프래쉬 시간이 향상된 반도체 소자를 제조할 수 있다.In the present invention as described above by forming a highly conductive carbon nanotube formed on the metal pattern formed by the nanosphere lithography method to form a contact pattern, to prevent the leakage current inside the contact to manufacture a semiconductor device having improved leaf lash time Can be.

Claims (8)

반도체 기판 상부에 구형 나노입자들을 배열하는 단계;Arranging spherical nanoparticles on the semiconductor substrate; 상기 구형 나노입자들을 마스크로 제1 금속 패턴을 형성하는 단계;Forming a first metal pattern using the spherical nanoparticles as a mask; 상기 제1 금속 패턴 상에 탄소 나노튜브를 수직으로 성장시키는 단계;Vertically growing carbon nanotubes on the first metal pattern; 상기 탄소 나노튜브를 포함하는 전면에 절연막을 형성하는 단계; 및Forming an insulating film on the entire surface including the carbon nanotubes; And 상기 절연막 상부에 상기 탄소 나노튜브를 연결하는 제2 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.And forming a second metal pattern connecting the carbon nanotubes on the insulating layer. 제1항에 있어서,The method of claim 1, 상기 구형 나노입자는 증류수 또는 유기용매에 희석된 폴리스티렌 비드 입자를 스핀 코팅법으로 도포하여 배열되는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.The spherical nanoparticles are arranged by applying a spin coating method to polystyrene bead particles diluted in distilled water or an organic solvent. 제1항에 있어서,The method of claim 1, 상기 제1 금속 패턴 형성 단계는 The first metal pattern forming step i) 기판 상에 배열되어 있는 상기 구형 나노입자들 전면에 제1 금속층을 증착하되, 구형 나노입자들 사이의 공간을 통해 제1 금속층이 기판상에 증착되는 과정; 및i) depositing a first metal layer on the front surface of the spherical nanoparticles arranged on the substrate, wherein the first metal layer is deposited on the substrate through a space between the spherical nanoparticles; And ii) 상기 구형 나노입자들을 제거하여 기판 상에 제1 금속 패턴이 형성되는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.ii) removing the spherical nanoparticles to form a first metal pattern on the substrate. 제3항에 있어서,The method of claim 3, 상기 제1 금속층은 니켈(Ni), 코발트(Co), 철(Fe) 또는 이들의 합금인 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.The first metal layer is nickel (Ni), cobalt (Co), iron (Fe) or an alloy thereof, the method of forming a contact pattern of a semiconductor device. 제3항에 있어서,The method of claim 3, 상기 구형 나노입자의 제거 단계는 초음파 분해 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.Removing the spherical nanoparticles is a method of forming a contact pattern of a semiconductor device, characterized in that performed by the ultrasonic decomposition method. 제1항에 있어서,The method of claim 1, 상기 탄소 나노튜브는 화학기상 증착법, 물리적기상 증착법 또는 전기방전법으로 성장되는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.The carbon nanotubes are grown by chemical vapor deposition, physical vapor deposition, or an electrical discharge method. 제1항에 있어서,The method of claim 1, 상기 제2 금속 패턴을 형성하는 단계는 Forming the second metal pattern i) 절연막 전면에 제2 금속층을 형성하는 과정, i) forming a second metal layer on the entire surface of the insulating film, ii) 절연막이 노출될 때까지 상기 제2 금속층을 식각하는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.ii) etching the second metal layer until the insulating film is exposed. 제7항에 있어서,The method of claim 7, wherein 상기 제2 금속층은 SiO2 또는 Al2O3인 것을 특징으로 하는 반도체 소자의 콘택 패턴 형성 방법.The second metal layer is SiO 2 or Al 2 O 3 The method of forming a contact pattern of a semiconductor device.
KR1020060068725A 2006-07-21 2006-07-21 Method for Fabricating Contact Pattern of Semiconductor Device KR101087795B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068725A KR101087795B1 (en) 2006-07-21 2006-07-21 Method for Fabricating Contact Pattern of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068725A KR101087795B1 (en) 2006-07-21 2006-07-21 Method for Fabricating Contact Pattern of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20080008892A true KR20080008892A (en) 2008-01-24
KR101087795B1 KR101087795B1 (en) 2011-11-30

Family

ID=39221633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068725A KR101087795B1 (en) 2006-07-21 2006-07-21 Method for Fabricating Contact Pattern of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR101087795B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988888B1 (en) * 2008-04-07 2010-10-20 국민대학교산학협력단 A method for manufacturing 2-d phothonic crystal and lumimous elements manufactured by the same using nanosphere
WO2012165839A2 (en) * 2011-05-27 2012-12-06 서울대학교산학협력단 Reversible electrical connector using interlocking of a fine cilium, a multi functional sensor using same, and method of manufacturing same
KR101399347B1 (en) * 2013-06-04 2014-05-27 고려대학교 산학협력단 Process for preparing nano channel using carbon nano tube and nano structure using the same
KR20180016795A (en) 2016-08-08 2018-02-20 한국기계연구원 Tactile Sensor for Shear force
KR20180103375A (en) 2017-03-09 2018-09-19 한국기계연구원 Tactile sensor based Air pressure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090830A (en) * 2001-05-29 2002-12-05 허태준 Making prosess of arrowroot paper

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988888B1 (en) * 2008-04-07 2010-10-20 국민대학교산학협력단 A method for manufacturing 2-d phothonic crystal and lumimous elements manufactured by the same using nanosphere
WO2012165839A2 (en) * 2011-05-27 2012-12-06 서울대학교산학협력단 Reversible electrical connector using interlocking of a fine cilium, a multi functional sensor using same, and method of manufacturing same
WO2012165839A3 (en) * 2011-05-27 2013-03-28 서울대학교산학협력단 Reversible electrical connector using interlocking of a fine cilium, a multi functional sensor using same, and method of manufacturing same
KR101399347B1 (en) * 2013-06-04 2014-05-27 고려대학교 산학협력단 Process for preparing nano channel using carbon nano tube and nano structure using the same
KR20180016795A (en) 2016-08-08 2018-02-20 한국기계연구원 Tactile Sensor for Shear force
KR20180103375A (en) 2017-03-09 2018-09-19 한국기계연구원 Tactile sensor based Air pressure

Also Published As

Publication number Publication date
KR101087795B1 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
US10153163B2 (en) Hardmask composition and method of forming patterning by using the hardmask composition
KR101087795B1 (en) Method for Fabricating Contact Pattern of Semiconductor Device
JP5231105B2 (en) Method of forming catalyst nanoparticles for growing elongated nanostructures
JP4648807B2 (en) Carbon nanotube emitter, method of manufacturing the same, field emission device using the same, and method of manufacturing the same
KR101219769B1 (en) Carbon nanostructured material pattern and manufacturing method of the same, and carbon nanostructured material thin film transistor and manufacturing method of the same
US8492076B2 (en) Method of manufacturing carbon nanotube device array
US20090131245A1 (en) Controlled and selective formation of catalyst nanaoparticles
US6830981B2 (en) Vertical nanotube transistor and process for fabricating the same
KR100820174B1 (en) The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
JP2006156977A (en) Manufacturing method of semiconductor element
KR101358143B1 (en) Method for manufacturing graphene nano array and field-effect transistor including graphene nano array
US20110268884A1 (en) Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask
CN110211961A (en) A kind of long nanotube 3D nand memory and preparation method thereof
US7814566B2 (en) Tip array structure and fabricating method of tip structure
Tyagi Fabrication of tunnel junction-based molecular electronics and spintronics devices
US20230276718A1 (en) Method of fabricating a semiconductor device
CN108987576B (en) Preparation method of carbon nanotube composite film, carbon nanotube TFT and preparation method thereof
Cheam et al. Step and flash imprint lithography for quantum dots based room temperature single electron transistor fabrication
KR100907473B1 (en) Method for formation silicide nanodot and laminated structure formed silicide nanodot
JP2007063035A (en) Substrate, apparatus and method for producing carbon nanotube, semiconductor device, and its producing method
EP1755137A1 (en) A method of forming a carbon nanotube emitter, carbon nanotube emitter with applications in nano-printing and use thereof
KR20130084144A (en) Method of laterally growing carbon nano tubes and field effect transistor using the same
CN116133495B (en) Preparation method of carbon-based sensing chip
Abdi et al. Variable electron beam diameter achieved by a titanium oxide/carbon nanotube hetero-structure suitable for nanolithography
KR100663892B1 (en) Nano hole forming method and semiconductor device produced by using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee