KR102523842B1 - 압연식 슈퍼커패시터 및 생산 공정 - Google Patents

압연식 슈퍼커패시터 및 생산 공정 Download PDF

Info

Publication number
KR102523842B1
KR102523842B1 KR1020197035595A KR20197035595A KR102523842B1 KR 102523842 B1 KR102523842 B1 KR 102523842B1 KR 1020197035595 A KR1020197035595 A KR 1020197035595A KR 20197035595 A KR20197035595 A KR 20197035595A KR 102523842 B1 KR102523842 B1 KR 102523842B1
Authority
KR
South Korea
Prior art keywords
graphene
roll
cathode
anode
electrolyte
Prior art date
Application number
KR1020197035595A
Other languages
English (en)
Other versions
KR20200003867A (ko
Inventor
아루나 자하무
추에 리우
송-하이 차이
보르 제트. 장
Original Assignee
나노텍 인스트러먼츠, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노텍 인스트러먼츠, 인코포레이티드 filed Critical 나노텍 인스트러먼츠, 인코포레이티드
Publication of KR20200003867A publication Critical patent/KR20200003867A/ko
Application granted granted Critical
Publication of KR102523842B1 publication Critical patent/KR102523842B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • H01G11/36Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • H01G11/38Carbon pastes or blends; Binders or additives therein
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • H01G11/82Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/24Electrodes characterised by structural features of the materials making up or comprised in the electrodes, e.g. form, surface area or porosity; characterised by the structural features of powders or particles used therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/48Conductive polymers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

애노드, 캐소드, 다공성 분리막 및 전해질을 포함하는 압연식 슈퍼커패시터가 제공되며, 이때 애노드는 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 애노드 활물질의 애노드 권취롤을 함유하고, 여기서 애노드 활물질은 애노드 롤 길이 및 애노드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고/하거나; 캐소드는 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하고, 여기서 캐소드 활물질은 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고; 애노드 롤 너비 및/또는 캐소드 롤 너비는 분리막에 실질적으로 수직이다.

Description

압연식 슈퍼커패시터 및 생산 공정
관련 출원에 대한 상호 참조
본 출원은 2017년 5월 10일자로 출원된 미국 특허 출원 제15/591,483호에 대한 우선권을 주장하며, 이들은 본원에서 참고로 포함된다.
본 발명은 일반적으로 슈퍼커패시터(supercapacitor)의 분야에 관한 것으로, 더욱 상세하게는, 그래핀-기반 압연식 전극, 이 같은 전극을 함유하는 압연식 슈퍼커패시터, 및 이를 생산하기 위한 공정에 관한 것이다.
울트라커패시터(ultracapacitor) 또는 슈퍼커패시터로도 알려져 있는 전기화학 커패시터(electrochemical capacitor; EC)는 하이브리드 전기 자동차(hybrid electric vehicle; EV)에서의 사용이 고려되고 있으며, 여기서 이러한 EC는, 전지-구동 차(battery-powered car)를 상업적으로 실행 가능하게 만드는 데 가장 큰 기술적 장애물인 급가속에 요구되는 전력의 버스트(burst)를 제공하기 위해 전기차에서 사용되는 전지를 보완할 수 있다. 전지가 여전히 크루징(cruising)에 사용될 것이지만, 슈퍼커패시터(전지보다 훨씬 더 빨리 에너지를 방출하는 능력을 가짐)는 차가 합류(merging), 통과, 긴급 기동(emergency maneuver) 및 언덕 오르기를 위해 가속되어야 할 때마다 효과를 발휘할 것이다. 또한, 슈퍼커패시터는 허용 가능한 주행 거리를 제공하기에 충분한 에너지를 저장하여야 한다. 부가적인 전지 용량과 비교하여 비용-, 용적- 및 중량-효과적이기 위해, 슈퍼커패시터에서는 적절한 에너지 밀도(용적 및 중량) 및 전력 밀도(용적 및 중량)가 긴 수명과 조합되어야 하며, 비용 목표(cost target)도 충족되어야 한다.
EC는 시스템 설계자가 이의 속성 및 이점에 익숙하게 되면서 전자 산업에서 또한 받아들여지고 있다. EC는 원래 궤도 레이저(orbital laser)에 주행 에너지의 큰 버스트를 제공하기 위해 개발되었다. 상보성 금속 산화막 반도체(complementary metal oxide semiconductor; CMOS) 메모리 백업 응용에서, 예를 들어, 단지 1/2 입방 인치의 용적을 갖는 1-패럿(Farad) EC는 니켈-카드뮴 전지 또는 리튬 전지를 대체할 수 있고, 수 개월 동안 백업 전력을 제공할 수 있다. 주어진 인가 전압에 있어서, 주어진 전하와 연관된 EC 내에 저장된 에너지는 동일한 전하의 통과를 위한 상응하는 전지 시스템에서 저장 가능한 에너지의 절반이다. 그럼에도 불구하고, EC는 대단히 매력적인 전력원이다. 전지와 비교하여, 이는 유지 보수가 필요 없고, 훨씬 더 높은 수명을 제공하고, 매우 단순한 충전 회로를 필요로 하고, "메모리 효과"를 겪지 않으며, 일반적으로 훨씬 더 안전하다. 화학 에너지 저장이 아닌 물리적 에너지 저장이 이들의 안전한 작동 및 이례적으로 높은 수명에 대한 주요 이유이다. 아마도 가장 중요하게는, 커패시터는 전지보다 더 높은 전력 밀도를 제공한다.
종래의 커패시터에 비해 EC의 높은 용적 커패시턴스 밀도(volumetric capacitance density)(종래의 커패시터보다 10배 내지 100배 더 큼)는 다공성 전극을 사용하여 큰 유효 "플레이트 영역"을 생성하는 것에서 유래하고, 확산 이중층에 에너지를 저장하는 것에서 유래한다. 전압이 가해질 때 고체-전해질 계면에서 자연적으로 생성되는 이러한 이중층은 단지 약 1 ㎚의 두께를 가지며, 따라서 극히 작고 효과적인 "플레이트 분리"가 이루어진다. 이러한 슈퍼커패시터는 흔히 전기 이중층 커패시터(EDLC)로 지칭된다. 이중층 커패시터는 액체 전해질에 침지되어 있는 활성탄과 같은 높은 표면적 전극 물질에 기반을 두고 있다. 분극화된 이중층이 전극-전해질 계면에서 형성되어 높은 커패시턴스를 제공한다. 이는 슈퍼커패시터의 비커패시턴스(specific capacitance)가 전극 물질의 비표면적에 정비례한다는 것을 의미한다. 이러한 표면적에는 전해질이 접근 가능해야 하며, 얻어진 계면 구역은 소위 전기 이중층 전하를 수용하기에 충분히 커야 한다.
일부 EC에서, 저장 에너지는 산화/환원 전하 이동과 같은 전기화학적 현상으로 인해 고체-전해질 계면에서 다시 발생하는 슈도커패시턴스(pseudocapacitance) 효과에 의해 추가로 증가된다. 이 같은 슈퍼커패시터는 흔히 슈도커패시터 또는 산화/환원 슈퍼커패시터로서 지칭된다. 제3 유형의 슈퍼커패시터는 사전-리튬화된 흑연 애노드, EDLC 캐소드(예를 들어, 전형적으로 활성탄 입자를 기준으로 함), 및 리튬 염 전해질을 함유하는 리튬 이온 커패시터이다.
그러나, 현재의 최첨단 슈퍼커패시터와 연관된 몇몇 심각한 기술적 문제가 존재한다:
(1) 활성탄 전극을 기반으로 한 슈퍼커패시터의 경험은, 실험적으로 측정된 커패시턴스가 쌍극자 층의 측정된 표면적 및 너비로부터 계산된 기하 커패시턴스(geometrical capacitance)보다 항상 훨씬 더 낮다는 것을 보여준다. 표면적이 매우 높은 활성탄의 경우, 전형적으로 "이론적" 커패시턴스의 약 20% 내지 40%만이 관찰되었다. 이러한 실망스러운 성능은 마이크로기공(2 ㎚ 미만, 주로 1 ㎚ 미만)의 존재와 관련이 있으며, 일부 기공에 대한 전해질의 접근 불가능성, 습윤 부족(wetting deficiency) 및/또는 반대로 하전된 표면이 약 1 ㎚ 내지 2 ㎚ 미만 이격되어 있는 기공에서의 이중층의 성공적인 형성 불능에 기인한다. 활성탄에서, 탄소 공급원 및 열처리 온도에 따라 엄청난 양의 표면은 액체 전해질에 접근 불가능한 이 같은 마이크로기공의 형태일 수 있다.
(2) 공개 문헌 및 특허 문헌에서 자주 주장된 바와 같이 전극 수준에서 높은 중량 커패시턴스(활물질 중량 단독을 기준으로 함)에도 불구하고, 이들 전극은 불행하게도 슈퍼커패시터 셀 또는 팩 수준에서 높은 용량(총 셀 중량 또는 팩 중량을 기준으로 함)을 갖는 에너지 저장 장치를 제공하지 못한다. 이것은, 이러한 보고에서, 전극의 실제 질량 부하량 및 활물질의 겉보기 밀도가 너무 낮다는 개념에 기인한다. 대부분의 경우, 전극의 활물질 질량 부하량(면적 밀도)은 10 ㎎/㎠보다 상당히 더 낮고(면적 밀도 = 전극 두께 방향을 따라 전극 단면적 당 활물질의 양), 활물질의 겉보기 용적 밀도 또는 탭 밀도는 활성탄의 비교적 큰 입자의 경우에는 전형적으로 0.75 g/cm-3미만(보다 전형적으로 0.5 g/cm-3미만 및 가장 전형적으로 0.3 g/cm-3미만)이다.
낮은 질량 부하량은 주로 종래의 슬러리 코팅 과정을 이용하여 보다 두꺼운 전극(150 ㎛보다 두꺼움)의 수득 불능에 기인한다. 이는 생각처럼 사소한 작업이 아니며, 실제로 전극 두께는 셀 성능을 최적화할 목적으로 임의로 그리고 자유롭게 변경될 수 있는 설계 파라미터가 아니다. 이에 반해, 보다 두꺼운 샘플은 매우 부서지기 쉽거나 구조적 완전성이 불량하게 되는 경향이 있고, 또한 다량의 결합제 수지의 사용을 필요로 할 수 있다. 이러한 문제들은 그래핀 물질-기반 전극의 경우 특히 심각하다. 이전에는, 두께가 100 ㎛보다 더 두껍고, 액체 전해질에 여전히 완전히 접근 가능한 기공에 의해 고도의 다공성이 유지되는 그래핀-기반 전극을 생산하는 것이 불가능하다. 낮은 면적 밀도 및 낮은 용적 밀도(얇은 전극 및 불량한 채우기 밀도(packing density)와 관련됨)로 인해 슈퍼커패시터 셀의 비교적 낮은 용적 커패시턴스 및 낮은 용적 에너지 밀도가 초래한다.
보다 소형의 휴대용 에너지 저장 시스템에 대한 수요가 증가함에 따라, 에너지 저장 장치의 용적 이용을 증가시키는 데 많은 관심이 집중되고 있다. 높은 용적 커패시턴스 및 높은 질량 부하량을 가능케 하는 신규한 전극 물질 및 설계는 셀 용적 커패시턴스 및 에너지 밀도의 개선을 달성하는 데 필수적이다.
(3) 지난 10년 동안, 그래핀, 탄소 나노튜브-기반 복합체, 다공성 흑연 산화물 및 다공성 메조탄소(mesocarbon)와 같은 다공성 탄소-기반 물질을 사용하여 증가된 용적 커패시턴스를 갖는 전극 물질을 개발하기 위해 많은 연구가 이루어져 왔다. 이 같은 전극 물질을 특징으로 하는 이러한 실험용 슈퍼커패시터는 고속으로 충전 및 방전될 수 있고, 또한 큰 용적 전극 커패시턴스(대부분의 경우, 전극 용적을 기준으로 50 F/㎤ 내지 150 F/㎤)를 나타내지만, 1 ㎎/㎠ 미만의 이들의 전형적인 활성 질량 부하량, 0.2 g/㎤ 미만의 탭 밀도, 및 최대 수십 마이크로미터(<< 100 ㎛)의 전극 두께는 여전히 상업적으로 이용 가능한 대부분의 전기화학 커패시터(즉, 10 ㎎/㎠, 100 ㎛ 내지 200 ㎛)에 사용되는 것보다 훨씬 더 낮으며, 이는 상대적으로 낮은 면적 및 용적 커패시턴스 및 낮은 용적 에너지 밀도를 갖는 에너지 저장 장치를 초래한다.
(4) 그래핀-기반 슈퍼커패시터의 경우, 해결되어야 할 추가의 문제가 하기에 설명되어 있다:
나노그래핀 물질은 최근에 이례적으로 높은 열전도도, 높은 전기 전도도 및 높은 강도를 나타내는 것으로 밝혀져 있다. 그래핀의 또 다른 두드러진 특징은 이의 이례적으로 높은 비표면적이다. 단일 그래핀 시트는 상응하는 단일벽 CNT에 의해 제공되는 대략 1,300 ㎡/g의 외부 표면적(내부 표면에는 전해질이 접근 불가능함)과는 대조적으로, 대략 2,675 ㎡/g의 외부 비표면적(액체 전해질이 접근 가능함)을 제공한다. 그래핀의 전기 전도도는 CNT의 전기 전도도보다 약간 더 높다.
본 출원인들(에이. 자뮤(A. Zhamu) 및 비. 제트. 장(B. Z. Jang)) 및 이들의 동료는 슈퍼커패시터 응용을 위해 그래핀-기반 나노물질 및 기타 나노흑연-기반 나노물질을 최초로 조사하였다[하기 참고문헌 1 내지 5를 참고한다: 제1 특허 출원은 2006년에 제출되었고 2009년에 허여되었음]. 2008년 이후, 연구자들은 슈퍼커패시터 응용에 있어서의 그래핀 물질의 중요성을 깨닫기 시작하였다.
참고문헌의 목록:
1. Lulu Song, A. Zhamu, Jiusheng Guo, and B. Z. Jang "Nanoscaled Graphene Plate Nanocomposites for Supercapacitor Electrodes" 미국 특허 제7,623,340호(2009년 11월 24일).
2. Aruna Zhamu and Bor Z. Jang, "Process for Producing Nanoscaled Graphene Platelet Nanocomposite Electrodes for Supercapacitors," 미국 특허 출원 제20090092747호(2009년 04월 09일).
3. Aruna Zhamu and Bor Z. Jang, "Graphite-Carbon Composite Electrodes for Supercapacitors" 미국 특허 출원 제20090059474호(2009년 03월 05일).
4. Aruna Zhamu and Bor Z. Jang, "Method of Producing Graphite-Carbon Composite Electrodes for Supercapacitors" 미국 특허 출원 제20090061312호(2009년 03월 05일).
5. Aruna Zhamu and Bor Z. Jang, "Graphene Nanocomposites for Electrochemical cell Electrodes," 미국 특허 출원 제20100021819호(2010년 01월 28일).
그러나, 개별 나노그래핀 시트는 자체가 재적층하려는 경향이 커서, 슈퍼커패시터 전극에서 전해질이 접근 가능한 비표면적을 효과적으로 감소시킨다. 이러한 그래핀 시트 중첩 문제의 중요성은 다음과 같이 예시될 수 있다: 치수가 l(길이) × w(폭) × t(두께)이고, 밀도가 ρ인 나노그래핀 판의 경우, 단위 질량 당 추정된 표면적은 S/m = (2/ρ) (1/l + 1/w + 1/t)이다. ρ
Figure 112019124113398-pct00001
2.2 g/㎤, l = 100 ㎚, w = 100 ㎚ 및 t = 0.34 ㎚(단층)에 의해, 본 발명자들은 2,675 ㎡/g의 인상적인 S/m 값을 가지며, 이는 최첨단 슈퍼커패시터에서 사용되는 대부분의 상업적으로 이용 가능한 카본 블랙 또는 활성탄 물질보다 훨씬 더 크다. 2개의 단층 그래핀 시트가 적층하여 이중층 그래핀을 형성하는 경우, 비표면적은 1,345 ㎡/g까지 감소한다. t가 1 ㎚인 3층 그래핀의 경우, 본 발명자들은 906 ㎡/g의 S/m을 갖는다. 더 많은 층이 함께 적층되는 경우, 비표면적은 더욱 현저하게 감소할 수 있다.
이러한 계산에 따르면 개별 그래핀 시트가 재적층되는 것을 방지하는 방법을 발견하는 것이 매우 중요하다는 것을 시사하며, 비록 개별 그래핀 시트가 부분적으로 재적층되더라도 얻어진 다층 구조체는 여전히 적절한 크기를 갖는 층간 기공을 가질 수 있다. 이들 기공에는 전해질이 접근될 수 있게 하고 전기 이중층 전하의 형성을 가능케 하도록 충분히 커야 하며, 이는 아마도 적어도 1 ㎚ 내지 2 ㎚의 기공 크기를 필요로 한다. 그러나, 이들 기공 또는 그래핀간 간격은 또한 큰 탭 밀도(이에 따라, 단위 용적 당 큰 커패시턴스 또는 큰 용적 에너지 밀도)를 보장하기에 위해 충분히 작아야 한다. 불행하게도, 종래의 공정에 의해 제조되는 그래핀-기반 전극의 전형적인 탭 밀도는 0.3 g/㎤ 미만, 및 가장 전형적으로 << 0.2 g/㎤이다. 대개, 큰 기공 크기 및 높은 다공도 수준을 갖기 위한 요건 및 높은 탭 밀도를 갖기 위한 요건은 슈퍼커패시터에서 상호 배타적인 것으로 간주된다.
슈퍼커패시터 전극 활물질로서의 그래핀 시트의 이용에 대한 또 다른 주요 기술적 장벽은 종래의 그래핀-용매 슬러리 코팅 공정을 이용하여 고체 집전체(예를 들어, Al 포일)의 표면 상에 두꺼운 활물질 층을 형성하는 문제이다. 이 같은 전극에서, 그래핀 전극은 전형적으로 다량의 결합제 수지를 필요로 한다(따라서, 비활성 또는 오버헤드(overhead) 물질/성분 대비 활물질 비율의 현저한 감소). 또한, 이러한 방식으로 제조된, 50 ㎛보다 더 두꺼운 임의의 그래핀 전극은 부서지기 쉽고 약하다. 이러한 문제에 대한 효과적인 해법은 존재하지 않는다.
따라서, 높은 활물질 질량 부하량(높은 면적 밀도)을 갖고, 높은 겉보기 밀도(높은 탭 밀도), 높은 전극 용적, 높은 용적 커패시턴스 및 높은 용적 에너지 밀도를 갖는 활물질을 구비한 슈퍼커패시터가 명확하고 시급하게 요구되고 있다. 그래핀-기반 전극에 있어서, 그래핀 시트의 재적층, 큰 비율의 결합제 수지에 대한 요구 및 두꺼운 그래핀 전극 층의 생성의 어려움과 같은 문제점이 또한 극복되어야 한다.
본 발명의 연구 그룹은 그래핀을 최초로 발견하였다[B. Z. Jang and W. C. Huang, "Nanoscaled Graphene Plates," 2002년 10월 21일자로 제출된 미국 특허 출원 제10/274,473호; 현재 미국 특허 제7,071,258호(2006년 07월 04일)]. NGP를 생산하는 공정 및 NGP 나노복합체는 최근에 본 발명자에 의해 조망되었다[Bor Z. Jang and A Zhamu, "Processing of NanoGraphene Platelets (NGPs) and NGP Nanocomposites: A Review," J. Materials Sci. 43 (2008) 5092~5101].
본 출원의 청구범위를 한정할 목적으로, 그래핀 물질(또는 나노그래핀 판(NGP))은 단층 및 다층(전형적으로, 10개 미만의 층)의 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물(RGO), 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화된 그래핀, 질화 그래핀, 화학적으로 작용화된 그래핀, 도핑된 그래핀(예를 들어, B 또는 N에 의해 도핑됨)의 별개의 시트/판을 포함한다. 순수 그래핀은 본질적으로 0%의 산소를 갖는다. RGO는 전형적으로, 0.001 중량% 내지 5 중량%의 산소 함량을 갖는다. 그래핀 산화물(RGO를 포함함)은 0.001 중량% 내지 50 중량%의 산소를 가질 수 있다. 순수 그래핀을 제외한 모든 그래핀 물질은 0.001 중량% 내지 50 중량%의 비탄소 원소(예를 들어, O, H, N, B, F, Cl, Br, I 등)를 갖는다. 이들 물질은 본원에서 비순수 그래핀 물질로서 지칭된다.
아마도, 그래핀 발포체 구조체는 큰 두께를 갖도록 제조될 수 있으며, 따라서 이는 잠재적으로 양호한 슈퍼커패시터 전극 물질이다. 일반적으로 말하면, 발포체 또는 발포 물질은 기공(또는 셀) 및 기공 벽(고체 물질)으로 구성되어 있다. 기공은 개방형 셀 발포체를 형성하기 위해 상호 연결될 수 있다. 그래핀 발포체는 기공, 및 그래핀 물질을 함유하는 기공 벽으로 구성되어 있다. 그러나, 그래핀 발포체 구조체의 사용에 큰 단점이 없는 것은 아니다. 예를 들어, 그래핀 발포체 구조체가 개방형 셀 형태일지라도, 그래핀 발포체 구조체의 기공 내로 액체 전해질을 함침시키는 것은 매우 어렵다(일단 제조되면 액체 전극에 의한 폐쇄형 셀 발포체의 함침이 불가능함). 이들 개방형 셀(기공)은 크기가 매우 커야 하고, 전해질 유입을 가능케 하도록 상호 연결되어 있어야 한다. 불행하게도, 이는 또한 매우 낮은 탭 밀도를 의미하고, 이에 따라, 불량한 용적 커패시턴스 및 에너지 밀도를 의미한다.
부가적으로, 그래핀-기반 발포체 구조체의 생산은 또한 하기에 설명되는 기타 문제점을 갖는다. 그래핀 발포체를 생산하는 3개의 주요 방법이 존재한다:
제1 방법은, 전형적으로 고압 오토클레이브에서 그래핀 산화물(GO) 수성 현탁액을 밀봉하고, 연장된 시간(전형적으로 12시간 내지 36시간) 동안 고압(수십 또는 수백 atm) 하에 전형적으로 180℃ 내지 300℃ 범위의 온도에서 GO 현탁액을 가열하는 단계를 수반하는 그래핀 산화물 하이드로겔의 열수 환원이다. 이러한 방법에 대한 유용한 참고문헌은 하기에 제공된다: 문헌[Y. Xu, et al., "Self-Assembled Graphene Hydrogel via a One-Step Hydrothermal Process," ACS Nano 2010, 4, 4324~4330]. 이러한 방법과 연관된 몇몇 주요 문제점이 존재한다: (a) 고압 요건은 이를 산업 규모의 생산을 위한 비실용적인 방법으로 만든다. 한 가지 이유는, 이러한 공정은 지속적으로 수행될 수 없다는 것이다. (b) 불가능한 것은 아니지만, 얻어진 다공성 구조체의 기공 크기 및 다공도 수준에 대한 제어를 하는 것이 어렵다. (c) 얻어진 환원된 그래핀 산화물(RGO) 물질의 형상 및 크기를 다양하게 할 수 있다는 측면에서의 유연성이 존재하지 않는다(예를 들어, 이는 필름 형상으로 제조될 수 없음). (d) 이 방법은 물에 현탁되어 있는 매우 낮은 농도의 GO의 사용을 수반한다(예를 들어, 2 ㎎/㎖ = 2 g/ℓ = 2 ㎏/㎘). 비탄소 원소가 (최대 50%) 제거되면, 1,000 리터 현탁액 당 2 ㎏ 미만의 그래핀 물질(RGO)만을 생산할 수 있다. 더욱이, 고온 및 고압 조건을 견뎌야 하는 1,000 리터 반응기를 작동하는 것은 실제적으로 불가능하다. 명확히, 이는 다공성 그래핀 구조체의 대량 생산을 위한 확장 가능한 공정이 아니다.
제2 방법은, 희생 주형(예를 들어, Ni 발포체) 상에 그래핀의 CVD 증착을 수반하는, 주형-보조 촉매 CVD 공정을 기초로 한 것이다. 그래핀 물질은 Ni 발포체 구조체의 형상 및 치수에 따른다. 이어서, Ni 발포체는 에칭제를 사용하여 에칭되어, 본질적으로 개방형 셀 발포체인 그래핀 골격의 모놀리스(monolith)가 남게 된다. 이러한 방법에 대한 유용한 참고문헌이 하기에 제공된다: 문헌[Zongping Chen, et al., "Three-dimensional flexible and conductive interconnected graphene networks grown by chemical vapour deposition," Nature Materials, 10 (June 2011) 424~428]. 이 같은 공정과 연관된 몇몇 문제점이 존재한다: (a) 촉매 CVD는 본질적으로 매우 느리고, 고도로 에너지 집약적인 고가의 공정이다; (b) 에칭제는 전형적으로 매우 바람직하지 않은 화학물질이며, 얻어진 Ni-함유 에칭 용액이 오염원이다. 에칭 용액으로부터 용해된 Ni 금속을 회수하거나 재활용하는 것은 매우 어렵고 비용이 많이 든다. (c) Ni 발포체가 에칭 제거되는 경우, 셀 벽을 손상시키지 않으면서 그래핀 발포체의 형상 및 치수를 유지하는 것은 어렵다. 얻어진 그래핀 발포체는 전형적으로 매우 부서지기 쉽고 깨지기 쉽다. (d) 금속 발포체 내부 내로의 CVD 전구체 기체(예를 들어, 탄화수소)의 이동이 어려울 수 있어서, 불균일한 구조를 초래할 수 있는데, 이는 희생 금속 발포체 내의 특정 스팟(spot)이 CVD 전구체 기체로 접근할 수 없기 때문이다.
그래핀 발포체를 생산하는 제3 방법은, 또한 자가 조립 접근법을 이용하여 그래핀 산화물 시트로 코팅되는 희생 물질(예를 들어, 콜로이드성 폴리스티렌 입자(PS))을 사용한다. 예를 들어, 최(Choi) 등은 2개의 단계, 즉 CMG 및 PS(2.0 ㎛의 PS 구체)의 혼합된 수성 콜로이드성 현탁액의 진공 여과에 의한 독립형 PS/CMG 필름의 제작 단계, 및 그 이후 3D 마크로기공을 생성하기 위한 PS 비드의 제거 단계로 화학적으로 개질된 그래핀(CMG) 종이를 제조하였다[B. G. Choi, et al., "3D Macroporous Graphene Frameworks for Supercapacitors with High Energy and Power Densities," ACS Nano, 6 (2012) 4020~4028]. 최 등은 여과에 의해 잘 정렬된 독립형 PS/CMG 종이를 제작하였으며, 이는 음으로 하전된 CMG 콜로이드성 및 양으로 하전된 PS 현탁액의 별개의 제조로 개시된다. CMG 콜로이드성 현탁액과 PS 현탁액의 혼합물은 제어된 pH(=2) 하에 용액에 분산되었으며, 여기서 2개의 화합물은 동일한 표면 전하(CMG의 경우 +13 ± 2.4 ㎷ 및 PS의 경우 +68 ± 5.6 ㎷의 제타 전위 값)를 가졌다. pH가 6까지 상승하는 경우, CMG(제타 전위 = -29 ± 3.7 ㎷) 및 PS 구체(제타 전위 = +51 ± 2.5 ㎷)는 이들 사이의 정전기적 상호작용 및 소수성 특징으로 인해 조립되었으며, 이들은 여과 공정을 통해 PS/CMG 복합 종이 내에 후속적으로 통합되었다. 또한, 이러한 방법은 하기 몇몇 단점을 갖는다: (a) 이러한 방법은 그래핀 산화물 및 PS 입자 둘 모두에 대한 매우 지루한 화학적 처리를 필요로 한다. (b) 톨루엔에 의한 PS의 제거는 또한 마크로다공성 구조체의 약화를 초래한다. (c) 톨루엔은 규제가 심한 화학물질이어서, 매우 조심스럽게 처리되어야 한다. (d) 기공 크기가 전형적으로는 과도하게 커서(예를 들어, 수 ㎛), 너무 커서 많은 유용한 응용이 어렵다.
상술한 논의에 따르면 높은 비표면적을 갖는 그래핀 전극(예를 들어, 그래핀 발포체 구조체)을 생산하는 모든 선행 기술의 방법 또는 공정은 중대한 결함을 갖는 것으로 명확히 나타나 있다. 따라서, 본 발명의 목적은 종래의 그래핀 발포체-기반 전극의 이들 일반적인 문제를 가지지 않는, 고도로 전도성이고, 기계적으로 강력한 그래핀-기반 전극을 대량으로 생산하기 위한 비용-효율적인 공정을 제공하는 것이다. 또한, 이러한 공정은 다공도 수준 및 기공 크기에 대한 유연한 설계 및 제어를 가능하게 해야 한다. 구체적으로는, 이러한 공정은 그래핀 재적층, 낮은 탭 밀도, 달성 가능한 낮은 전극 두께, 달성 가능한 낮은 활물질 질량 부하량, 낮은 비커패시턴스(단위 중량 또는 용적 당) 및 낮은 중량 및 용적 에너지 밀도의 문제를 극복하는 그래핀-기반 전극의 생산을 가능하게 한다.
본 발명의 다른 목적은 높은 전극 용적, 높은 탭 밀도, 높은 활물질 질량 부하량, 그래핀의 아주 낮은 재적층, 높은 비커패시턴스 및 높은 에너지 밀도를 갖는 그래핀-기반 전극을 함유하는 슈퍼커패시터를 제공하는 것이다.
본 발명은 상술한 모든 요건을 충족하는 압연식 슈퍼커패시터를 제공한다. 압연식 슈퍼커패시터는 애노드, 캐소드, 애노드와 캐소드를 전자적으로 분리하는 다공성 분리막, 및 애노드 및 캐소드와 이온 접촉을 하는 전해질을 포함하며, 이때 애노드는 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 애노드 활물질의 애노드 권취롤을 함유하며, 여기서 애노드 활물질은 애노드 롤 길이 및 애노드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고/하거나; 캐소드는 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하며, 여기서 캐소드 활물질은 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고, 애노드 롤 너비 및/또는 캐소드 롤 너비는 분리막 평면에 실질적으로 수직이다.
특정 실시형태에서, 단리된 그래핀 시트는 순수 그래핀 또는 비순수 그래핀 물질로부터 선택되며, 여기서 2 중량% 초과의 비탄소 원소 함량을 갖는 비순수 그래핀 물질은 그래핀 산화물, 환원된 그래핀 산화물, 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화된 그래핀, 질화 그래핀, 화학적으로 작용화된 그래핀, 도핑된 그래핀 또는 이들의 조합으로부터 선택된다.
슈도커패시터를 형성하기 위해, 단리된 그래핀 시트는 고유 전도성 중합체, 전이 금속 산화물 및/또는 유기 분자로부터 선택되는 산화/환원 쌍 파트너의 나노규모의 코팅 또는 입자에 부착되거나 이와 결합하며, 여기서 산화/환원 쌍 파트너 및 상기 그래핀 시트는 슈도커패시턴스(pseudocapacitance)를 위한 산화/환원 쌍을 형성한다. 고유 전도성 중합체는 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리푸란, 설폰화된 폴리아닐린, 설폰화된 폴리피롤, 설폰화된 폴리티오펜, 설폰화된 폴리푸란, 설폰화된 폴리아세틸렌 또는 이들의 조합으로부터 선택될 수 있다.
액체 또는 겔 전해질은 수성 전해질, 유기 전해질, 이온성 액체 전해질, 또는 유기 전해질과 이온성 전해질의 혼합물을 함유한다. 사용 가능한 유형의 전해질에 대한 특별한 제한은 없다. 선행 기술의 슈퍼커패시터에서 사용된 임의의 전해질은 본 발명의 압연식 슈퍼커패시터에 사용하기 위해 구현될 수 있다.
전형적으로, 압연식 슈퍼커패시터는 애노드에 연결되거나 이와 일체형인 애노드 탭, 및 캐소드에 연결되거나 이와 일체형인 캐소드 탭을 추가로 함유한다. 바람직하고 전형적으로, 압연식 슈퍼커패시터는 애노드, 캐소드, 분리막 및 전해질을 내부에 동봉하여 밀봉형 전지를 형성하는 케이스를 추가로 포함한다.
특정 실시형태에서, 압연식 슈퍼커패시터(본원에서 I형 압연식 슈퍼커패시터로서 지칭됨)에서, 애노드 활물질의 애노드 권취롤은 (a) 2개의 일차 표면을 갖되, 일차 표면 중 하나 또는 둘 모두가 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유한다. 특정 실시형태에서, 캐소드 활물질의 캐소드 권취롤은 (a) 2개의 일차 표면을 갖되, 일차 표면 중 하나 또는 둘 모두가 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유한다.
특정 바람직한 실시형태에서, 본 발명의 압연식 슈퍼커패시터의 애노드 또는 캐소드 내의 전해질 및 단리된 그래핀 시트는 애노드 롤 또는 캐소드 롤로 권취되는 전해질-함침 판상형 그래핀 구조체 내로 조립되며, 이때 단리된 그래핀 시트는 0.4 ㎚ 내지 10 ㎚의 두께를 갖는 전해질 박층에 의해 교대로 이격되어 있고, 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는다.
따라서, 본 발명의 특히 바람직한 실시형태는 애노드 집전체, 애노드, 캐소드, 캐소드 집전체, 애노드와 캐소드를 전자적으로 분리하는 이온 투과성 분리막, 및 애노드 및 캐소드와 이온 접촉을 하는 전해질을 포함하는 압연식 슈퍼커패시터 (II형 압연식 슈퍼커패시터)이며, 이때 애노드 및/또는 캐소드는 두께가 5 ㎚ 미만(전형적으로 0.3 ㎚ 내지 5 ㎚)인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있는 전해질-함침 판상형 그래핀 구조체의 권취롤을 함유하고, 다수의 그래핀 시트는 실질적으로 분리막에 수직인 목적하는 방향을 따라서 배열되어 있고, 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는다.
또한, 본 발명은 슈퍼커패시터의 애노드 또는 캐소드에 사용하기 위한 전극 롤(또는 압연식 전극)을 제공한다. 전극 롤(애노드 롤 또는 캐소드 롤)은 롤 길이, 롤 너비 및 롤 두께를 갖고, 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있는 전해질-함침 판상형 그래핀 구조체를 함유하며, 여기서 다수의 그래핀 시트는 실질적으로 롤 길이 및 롤 너비에 평행하고 롤 두께에 수직인 목적하는 방향을 따라 배열되어 있고, 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는다.
압연식 슈퍼커패시터(I형 또는 II형 중 하나)는 전기 이중층 커패시터(EDLC), 슈도 또는 산화/환원 슈퍼커패시터, 리튬 이온 커패시터(LIC) 또는 나트륨 이온 커패시터일 수 있다. 하나의 실시예에서, 슈퍼커패시터는 리튬 이온 커패시터 또는 나트륨 이온 커패시터이며, 여기서 캐소드는 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하고; 애노드는 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질을 함유한다. 바람직하게는, 애노드는 고체 또는 다공성 지지 기판 상에 코팅된 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질 층의 하나의 층 또는 2개의 층의 롤을 함유한다.
특정 실시형태에서, 압연식 슈퍼커패시터는 리튬 이온 커패시터 또는 나트륨 이온 커패시터이며, 여기서 캐소드는 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하고; 애노드는 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질을 함유한다. 바람직하게는, 애노드는 고체 또는 다공성 지지 기판 상에 코팅된 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질 층의 하나의 층 또는 2개의 층의 롤을 함유한다.
또한, 본 발명은 내부가 직렬로 연결되어 있는 본 발명의 압연식 슈퍼커패시터를 복수로 함유하는 슈퍼커패시터를 제공한다. 본 발명은 또한 내부가 병렬로 연결되어 있는 본 발명의 압연식 슈퍼커패시터를 복수로 함유하는 슈퍼커패시터를 제공한다.
또한, 본 발명은 I형 압연식 슈퍼커패시터를 생산하기 위한 공정을 제공한다. 이 공정은,
(a) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅 또는 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 애노드 롤을 제조하는 단계;
(b) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅 또는 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 캐소드 롤을 제조하는 단계로서, 적어도 애노드 롤 또는 캐소드 롤은 애노드 롤 두께 또는 캐소드 롤 두께에 수직으로 배향되어 있는 단리된 그래핀 시트를 함유하는 단계;
(c) 애노드 롤, 캐소드 롤, 및 애노드 롤과 캐소드 롤 사이의 이온 전도 분리막 층을 배열하고 채워, 애노드 롤 너비 및/또는 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및
(d) 슈퍼커패시터 조립체를 보호 케이스에 삽입하기 이전 또는 이후에 전해질을 전지 조립체 내에 함침시켜 압연식 슈퍼커패시터를 형성하는 단계를 포함한다.
본 발명의 다른 실시형태는 압연식 슈퍼커패시터(예를 들어, 리튬 이온 커패시터 또는 나트륨 이온 커패시터)를 생산하는 공정이다. 이 공정은, (a) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제를 함유하는 애노드를 (필수적인 것은 아니지만, 롤 형상으로) 제조하는 단계; (b) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제코팅 또는 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 캐소드 롤을 제조하는 단계로서, 캐소드 활물질은 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트(층 또는 롤은 함께 평면을 한정하는 길이 및 너비를 가짐)를 함유하는 단계; (c) 애노드, 캐소드 롤, 및 애노드와 캐소드 롤 사이의 이온 전도 분리막 층을 배열하고 채워, 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및 (d) 슈퍼커패시터 조립체를 보호 케이스에 삽입하기 이전 또는 이후에 전해질을 슈퍼커패시터 조립체 내에 함침시켜 압연식 슈퍼커패시터를 형성하는 단계를 포함한다.
바람직하게는, 다공성 지지 기판은 금속 발포체, 금속 웹 또는 스크린, 천공된 금속 시트-기반 구조, 금속 섬유 매트, 금속 나노와이어 매트, 전도성 중합체 나노섬유 매트, 전도성 중합체 발포체, 전도성 중합체-코팅된 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리된 흑연 발포체 또는 이들의 조합으로부터 선택되는 전기 전도성 다공성 층을 함유한다.
또 다른 바람직한 실시형태는 II형 압연식 슈퍼커패시터를 생산하기 위한 공정이다. 이 공정은, (a) 전해질-함침 판상형 그래핀 구조체 층을 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 롤 형상으로 권취함으로써 애노드 롤을 제조하는 단계로서, 전해질-함침 판상형 그래핀 구조체는 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있으며, 여기서 다수의 그래핀 시트는 실질적으로 애노드 롤 길이 및 애노드 롤 너비에 평행하고 애노드 롤 두께에 수직인 목적하는 방향을 따라 배열되어 있고, 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는 단계; (b) 전해질-함침 판상형 그래핀 구조체 층을 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 롤 형상으로 권취함으로써 캐소드 롤을 제조하는 단계로서, 전해질-함침 판상형 그래핀 구조체는 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있으며, 여기서 다수의 그래핀 시트는 실질적으로 캐소드 롤 길이 및 캐소드 롤 너비에 평행하고 상기 캐소드 롤 두께에 수직인 목적하는 방향으로 배열되어 있는 단계; (c) 애노드 롤, 캐소드 롤, 및 애노드 롤과 캐소드 롤 사이의 이온 전도 분리막을 함께 배열하여, 애노드 롤 너비 및/또는 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및 (d) 슈퍼커패시터 조립체를 보호 케이스에 넣고 밀봉하여 압연식 슈퍼커패시터를 형성하는 단계를 포함한다.
상술한 공정에서, 애노드 롤 또는 캐소드 롤 내의 전해질-함침 판상형 그래핀 구조체 층은, (i) 액체 또는 겔 전해질에 분산되어 있는 다수의 단리된 그래핀 시트를 갖는 그래핀 분산액을 제조하는 단계; (ii) 그래핀 분산액에 다수의 그래핀 시트 및 전해질을 층 평면 및 층 두께를 갖는 전해질-함침 판상형 그래핀 구조체 층으로 조립하도록 하는 강제 조립 과정을 가하는 단계로서, 다수의 그래핀 시트는 0.4 ㎚ 내지 10 ㎚의 두께를 갖는 전해질 박층에 의해 교대로 이격되어 있고, 다수의 그래핀 시트는 실질적으로 층 평면에 평행하고 층 두께 방향에 수직인 목적하는 방향을 따라 배열되어 있으며, 여기서 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는 단계; 및 (iii) 전해질-함침 판상형 그래핀 구조체 층을 롤 형상으로 권취하는 단계를 포함하는 과정에 의해 제조될 수 있다.
강제 조립 과정은 바람직하게는 그래핀 분산액의 제1 층을 지지 컨베이어의 표면 상에 도입하고, 컨베이어 상에 지지된 그래핀 현탁액 층을 적어도 한 쌍의 가압 롤러를 통해 구동하여 그래핀 분산액 층의 두께를 줄이고 전해질-함침 판상형 그래핀 구조체 층을 형성하기 위해 컨베이어의 표면에 평행한 방향을 따라 다수의 그래핀 시트를 배열하는 단계를 포함한다.
공정은 바람직하게는 그래핀 분산액의 제2 층을 전해질-함침 판상형 그래핀 구조체 층의 표면 상에 도입하여 2층 판상형 구조체를 형성하고, 적어도 한 쌍의 가압 롤러를 통해 2층 판상형 구조체를 구동하여 그래핀 분산액의 제2 층의 두께를 줄이고 전해질-함침 판상형 그래핀 구조체 층을 형성하기 위해 컨베이어의 표면에 평행한 방향을 따라 다수의 그래핀 시트를 배열하는 단계를 추가로 포함한다. 컨베이어가 제3 세트의 가압 롤러를 향해 이동하도록 하고, 2층 구조체 상에 부가적인 그래핀 분산액의 (제3) 층을 증착하고, 얻어진 3층 구조체를 강제로 제3 세트 내의 2개의 롤러 사이의 간극을 통과하도록 하여 추가로 소형화된 전해질-함침 판상형 그래핀 구조체를 형성함으로써 동일한 과정을 반복할 수 있다.
공정은 전해질-함침 판상형 구조체를 압축 또는 롤-가압하여 함침된 판상형 구조체 내의 전해질 층 두께를 줄이고, 그래핀 시트의 배향을 개선하고, 슈퍼커패시터 전극을 형성하기 위해 함침된 판상형 그래핀 구조체 밖으로 과량의 전해질을 압착해 내는 단계를 추가로 포함할 수 있다.
공정은 바람직하게는 롤-투-롤(릴-투-릴(reel-to-reel)) 공정이며, 여기서 강제 조립 과정은 공급기 롤러에서 증착 구역으로 지지 컨베이어를 연속 필름 형태로 공급하는 단계, 연속적 또는 간헐적으로 그래핀 분산액을 지지 컨베이어 필름의 표면 상에 증착하여 그 상부에 그래핀 분산액 층을 형성하는 단계, 및 수집기 롤러 상의 컨베이어 필름에 지지된 전해질-함침 판상형 그래핀 구조체 층을 수집하는 단계를 포함한다.
공정은 전해질-함침 판상형 그래핀 구조체를 다수의 롤로 권취하기 이전에 목적하는 치수를 갖는 다수의 시트로 절단 또는 슬릿(slit)하는 단계를 추가로 포함할 수 있다.
공정은 전해질-함침 판상형 그래핀 구조체를 집전체에 부착하는 단계로서, 그래핀 시트는 집전체의 일차 표면에 평행하게 배열되는 단계를 추가로 포함할 수 있다.
그래핀 분산액은, 그래핀 분산액을 수득하기에 충분한 기간 동안 반응 온도에서 반응 용기 내의 흑연 물질을 분말 또는 섬유 형태로 산화 액체에 침지함으로써 제조되는 그래핀 산화물 분산액을 함유하고, 여기서 상기 흑연 물질은 천연 흑연, 인공 흑연, 메조상 탄소, 메조상 피치, 메조탄소 마이크로비드, 연질 탄소, 경질 탄소, 코크스, 탄소 섬유, 탄소 나노섬유, 탄소 나노튜브 또는 이들의 조합으로부터 선택되고, 상기 그래핀 산화물은 5 중량% 이상의 산소 함량을 갖는다.
도 1a는 순수 그래핀 발포체(40a) 또는 그래핀 산화물 발포체(40b)를 생산하는 공정과 함께, 박리된 흑연 생성물(가요성 흑연 호일 및 팽창된 흑연 플레이크)을 생산하는 다양한 선행 기술의 공정을 보여주는 순서도이고;
도 1b는 단순하게 집성된 흑연 플레이크(두께가 100 ㎚ 초과임) 또는 그래핀 시트(두께가 10 ㎚ 미만, 보다 바람직하게는 2 ㎚ 미만 및 가장 바람직하게는 단층인 그래핀)의 종래의 종이, 매트, 필름 및 멤브레인을 생산하는 공정을 보여주는 개략도이다. 모든 공정은 흑연 물질(예를 들어, 천연 흑연 입자)의 층간삽입 및/또는 산화 처리로 시작된다.
도 2a는 종래의 활성탄-기반 슈퍼커패시터 셀의 개략도이다.
도 2b는 선행 기술의 원통형 슈퍼커패시터 셀의 내부 구조체의 일부에 대한 개략도이며, 롤이 애노드 집전체 상에 코팅된 애노드 층, 다공성 분리막, 및 캐소드 집전체 상에 코팅된 캐소드 층의 적층 구조체를 함유하며, 이러한 적층 구조체는 권취되어 원통형 롤을 형성한다는 것을 나타낸다.
도 2c는 본 발명의 압연식 슈퍼커패시터의 개략도이다.
도 2d는 맨드릴(mandrel; 60 또는 62) 둘레에 애노드 또는 캐소드 활물질-코팅된 고체 기판을 권취하여 원통형 롤(58) 또는 입방형 롤(54)을 형성하기 위한 공정의 개략도이다.
도 2e는 내부가 직렬로 연결되어 있는 다수의 압연식 셀을 함유하는 본 발명의 슈퍼커패시터의 개략도이다.
도 2f는 내부가 병렬로 연결되어 있는 다수의 압연식 셀을 함유하는 본 발명의 슈퍼커패시터의 개략도이다.
도 3은 전해질-함침 판상형 그래핀 구조체 층을 생산하기 위한 롤-투-롤(릴-투-릴) 공정이다. 그래핀 시트는 지지 기판 평면 상에 잘 배열되어 있다. 이어서, 구조체는 롤 형상으로 권취된다.
도 4는 전극 밀도의 함수로서 플롯팅된 2개의 일련의 슈퍼커패시터(종래의 슈퍼커패시터 및 본 발명의 수퍼커패시터)의 전극 비커패시턴스 값이다.
도 5는 전극 활물질로서 단리된 질소-도핑된 그래핀 시트 또는 그래핀 발포체 및 EMIMBF4 이온성 액체 전해질을 함유하는 대칭 슈퍼커패시터(EDLC) 셀의 라곤 도표(Ragone plot; 중량 및 용적 전력 밀도 대 에너지 밀도)이다. 본 발명의 하나의 실시형태에 따라 슈퍼커패시터를 제조하였으며, 비교를 위해 종래의 전극의 슬러리 코팅에 의해 슈퍼커패시터(압연식 슈퍼커패시터)를 제조하였다.
도 6은 집전체 표면 평면에 각각 평행하고 수직인 그래핀 시트를 갖는 2개의 순수 그래핀-기반 EDLC 슈퍼커패시터의 라곤 도표이다.
도 7은 그래핀/폴리아닐린(PANi-Gn)을 전극 물질로서 갖는 2개의 그래핀-전도성 중합체 산화/환원 슈퍼커패시터(슈도커패시터)의 라곤 도표이다. 종래의 슈퍼커패시터(비압연식) 및 압연식 슈퍼커패시터 둘 모두를 조사하였다.
도 8은 전극 활물질로서의 순수 그래핀 시트 및 리튬 염-PC/DEC 유기 액체 전해질을 함유하는 리튬 이온 커패시터(LIC) 셀의 라곤 도표이다. 본 발명의 하나의 실시형태에 따라 슈퍼커패시터를 제조하였으며, 비교를 위해 종래의 전극의 슬러리 코팅에 의해 슈퍼커패시터를 제조하였다.
도 9는 슈퍼커패시터 셀 내에서 달성 가능한 활물질 비율(활물질 중량/총 셀 중량)에 대해 플롯팅된 셀 수준의 중량 에너지 밀도이다.
도 2a에서 개략적으로 나타나 있는 바와 같이, 선행 기술의 슈퍼커패시터 셀은 전형적으로 애노드 집전체(202)(예를 들어, 두께가 12 ㎛ 내지 15 ㎛인 Al 호일), 애노드 활물질 층(204)(애노드 활물질, 예를 들어, 활성탄 입자(232), 및 PVDF와 같은 수지 결합제에 의해 결합된 전도성 첨가제를 함유함), 다공성 분리막(230), 캐소드 활물질 층(208)(캐소드 활물질, 예를 들어, 활성탄 입자(234), 및 수지 결합제에 의해 모두 결합된 전도성 첨가제(미도시)를 함유함), 캐소드 집전체(206)(예를 들어, Al 호일), 및 애노드 활물질 층(204)(간단하게는 "애노드 층"으로도 지칭됨) 및 캐소드 활물질 층(208)(또는 간단하게 "캐소드 층"으로도 지칭됨) 둘 모두에 배치되어 있는 액체 전해질로 구성되어 있다. 셀 전체는 보호 하우징, 예를 들어, 얇은 플라스틱-알루미늄 호일 적층체-기반 봉투(envelop) 내에 둘러싸여 있다. 선행 기술의 슈퍼커패시터 셀은 전형적으로 하기 단계를 포함하는 공정에 의해 제조된다:
a) 제1 단계는 용매(예를 들어, NMP) 내에서 애노드 활물질(예를 들어, 활성탄), 전도성 충전제(예를 들어, 흑연 플레이크), 수지 결합제(예를 들어, PVDF)의 입자를 혼합하여 애노드 슬러리를 형성하는 단계이다. 별도로, 캐소드 활물질(예를 들어, 활성탄), 전도성 충전제(예를 들어, 아세틸렌 블랙), 수지 결합제(예를 들어, PVDF)의 입자는 용매(예를 들어, NMP) 내에서 혼합되고 분산되어 캐소드 슬러리를 형성한다.
b) 제2 단계는 애노드 집전체(예를 들어, Cu 또는 Al 호일)의 일차 표면 중 하나 또는 둘 모두 상에 애노드 슬러리를 코팅하고, 용매를 증발시킴으로써 코팅된 층을 건조하여 Cu 또는 Al 호일 상에 코팅된 건조된 애노드 전극을 형성하는 단계를 포함한다. 유사하게, 캐소드 슬러리를 코팅하고, 건조하여 Al 호일 상에 코팅된 건조된 캐소드 전극을 형성한다.
c) 제3 단계는 애노드/Al 호일 시트, 다공성 분리막 층 및 캐소드/Al 호일 시트를 함께 적층하여 3층 또는 5층 조립체를 형성하고, 이를 목적하는 크기로 절단하고 슬릿하고, 적층하여 (형상의 일례로서)직사각형 구조체를 형성하거나 원통형 셀 구조체로 압연하는 단계를 포함한다.
d) 이어서, 직사각형 또는 원통형 적층 구조체를 적층된 알루미늄-플라스틱 봉투 또는 스틸 케이스에 넣고 둘러싼다.
e) 이어서, 액체 전해질을 적층된 하우징 구조체 내로 주입하여 슈퍼커패시터 셀을 제조한다.
이러한 종래의 공정 및 얻어진 슈퍼커패시터 셀과 연관된 몇몇 심각한 문제점이 존재한다:
1) 100 ㎛보다 더 두꺼운 전극 층(애노드 층 또는 캐소드 층)을 생산하는 것이 매우 어렵고, 200 ㎛보다 더 두꺼운 전극 층을 생산하는 것이 실질적으로 불가능하거나 실용적이지 않다. 이 경우에 여러 가지 이유가 존재한다. 두께가 100 ㎛인 전극은 전형적으로 슬러리 코팅 설비 내에 길이가 적어도 30 미터 내지 50 미터인 가열 구역을 필요로 하는데, 이는 너무 많은 시간을 소비하고, 너무 에너지 집약적이며, 비용 효율적이지 않다. 100 미터보다 긴 가열 구역은 일반적인 것이 아니다.
2) 그래핀 시트와 같은 일부 전극 활물질에 있어서, 실제 제조 환경에서 50 ㎛보다 더 두꺼운 전극을 연속적으로 생산하는 것은 가능하지 않았다. 실험실에서 소규모로 제조된, 공개 문헌 또는 특허 문헌에서 조금 더 두꺼운 전극이 요구되어 왔다는 개념에도 불구하고 이는 사실이다. 실험실 환경에서, 아마도 새로운 물질을 층에 반복적으로 부가하고 수작업으로 층을 압밀하여 전극의 두께를 증가시킬 수 있다. 그러나, 이러한 과정에 의해서도, 얻어진 전극은 매우 부서지기 쉽고 깨지기 쉽게 된다. 이는, 반복된 압축에 의해 그래핀 시트의 재적층이 야기되며, 그 결과 비표면적의 상당한 감소 및 비커패시턴스의 감소가 야기되므로 그래핀-기반 전극에 있어서 훨씬 더 나빠진다.
3) 도 2a에 나타나 있는 바와 같이 종래의 슈퍼커패시터에 의해, 전극의 실제 질량 부하량 및 활물질의 겉보기 밀도는 너무 낮다. 대부분의 경우, 전극의 활물질 질량 부하량(면적 밀도)는 10 ㎎/㎠보다 훨씬 낮으며, 활물질의 겉보기 용적 밀도 또는 탭 밀도는 심지어 비교적 큰 활성탄 입자의 경우에서도 전형적으로 0.75 g/㎤ 미만(더욱 전형적으로는, 0.5 g/㎤ 미만 및 가장 전형적으로는 0.3 g/㎤ 미만)이다. 또한, 셀 용량에 기여하지 않으면서 전극에 부가적인 중량 및 용적을 부가하는 매우 많은 기타 비활물질(예를 들어, 전도성 첨가제 및 수지 결합제)이 존재한다. 이러한 낮은 면적 밀도 및 낮은 용적 밀도는 비교적 낮은 용적 커패시턴스 및 낮은 용적 에너지 밀도를 초래한다.
4) 종래의 공정은 액체 용매(예를 들어, NMP) 내에서 전극 활물질(애노드 활물질 및 캐소드 활물질)을 분산시켜 습윤 슬러리를 제조하는 것이 요구되며, 집전체 표면 상에 코팅할 때, 액체 용매를 제거하여 전극 층을 건조하여야 한다. 분리막 층과 함께 애노드 층 및 캐소드 층을 함께 적층하고 하우징 내에 포장하여 슈퍼커패시터 셀을 제조하면, 셀 내에 액체 전해질을 주입한다. 실제로, 2개의 전극을 습윤시킨 후, 전극을 건조하고, 최종적으로 이를 다시 습윤시킨다. 이러한 습윤-건조-습윤 공정은 전혀 우수한 공정으로 보이지 않는다.
5) 현재의 슈퍼커패시터(예를 들어, 대칭 슈퍼커패시터 또는 전기 이중층 커패시터(EDLC))는 여전히 상대적으로 낮은 중량 에너지 밀도 및 낮은 체적 에너지 밀도의 어려움을 겪고 있다. 상업적으로 이용 가능한 EDLC는 대략 6 Wh/㎏의 중량 에너지 밀도를 나타내며, 어떠한 실험용 EDLC 셀도 (총 셀 중량에 기초하여) 실온에서 10 Wh/㎏보다 높은 셀-수준 에너지 밀도를 나타내는 것으로 보고된 바 없다. 실험용 슈퍼커패시터가 전극 수준에서 큰 용적 전극 커패시턴스(대부분의 경우 50 F/㎤ 내지 100 F/㎤)를 나타낼 수 있을지라도, 이들 실험용 셀에서 1 ㎎/㎠ 미만의 이의 전형적인 활성 질량 부하량, 0.1 g/㎤ 미만의 탭 밀도, 및 최대 수십 마이크로미터의 전극 두께는 대부분의 상업적으로 이용 가능한 전기화학 커패시터에서 사용되는 것보다 훨씬 더 낮게 유지되며, 그 결과 에너지 저장 장치는 셀(장치) 중량에 기초하여 비교적 낮은 면적 및 용적 용량 및 낮은 용적 에너지 밀도를 갖게 된다.
문헌에서, 활물질 중량 단독 또는 전극 중량 중 하나에 기초하여 보고된 에너지 밀도 데이터는 실제 슈퍼커패시터 셀 또는 장치의 에너지 밀도로 직접 변환될 수 없다. 기타 장치 성분(결합제, 전도성 첨가제, 집전체, 분리막, 전해질 및 포장재)의 "오버헤드 중량(overhead weight)" 또는 중량들이 또한 고려되어야 한다. 종래의 생산 공정에 의하면 총 셀 중량에 대해 활물질 비율이 30 중량% 미만(일부 경우, 예를 들어 그래핀-기반 활물질의 경우 15% 미만)이 되게 한다.
각각의 셀이 애노드 집전체(108) 상에 코팅된 애노드 층(110), 다공성 분리막(112), 및 캐소드 집전체(116) 상에 코팅된 캐소드 층(114)의 적층체로 구성되어 있는 롤을 함유한다는 것을 보여주는, 선행 기술의 원통형 슈퍼커패시터 셀의 내부 구조체의 일부가 도 2b에 개략적으로 나타나 있다. 각각의 롤은 그 내부에 애노드 및 캐소드 활물질 층 둘 모두를 함유한다. 하나의 단위 셀에는 하나의 롤만이 존재한다.
이에 반해, 본 발명의 압연식 슈퍼커패시터(도 2c)에서, 하나의 단위 셀은 적어도 2개의 별개의 롤, 즉 캐소드 롤(50) 및 애노드 롤(54)을 함유하며, 이들 롤은 다공성 멤브레인 또는 알칼리 금속 이온 전도 분리막 층(52)에 의해 분리되어 있다. 도 2d에 개략적으로 나타낸 바와 같이, 애노드 롤은 원형(60) 또는 직사각형(62)과 같은 목적하는 단면 형상을 갖는 맨드릴 둘레에 애노드 활물질-코팅된 필름 또는 층(56)을 권취하여 원통형 롤(58) 또는 입방형 롤(64)을 각각 형성함으로써 형성될 수 있다. 애노드 활물질-코팅된 필름 또는 층은 종래의 슬러리 코팅 공정에 의해 생산되는 애노드 활물질 층-코팅된 Al 호일일 수 있다. 애노드 활물질 층은 전도성 첨가제 및 수지 결합제를 함유할 수 있다. 코팅된 필름 또는 층을 (코팅된 필름/층이 롤로 권취된 이후에 롤 너비가 되는) 목적하는 너비로 슬릿/절단할 수 있다. 이어서, 코팅된 층을 목적하는 형상을 갖는 애노드 롤로 압연 또는 권취한다. 캐소드 롤은 유사한 방식으로 생산될 수 있다. 하나의 애노드 롤, 하나의 다공성 분리막 및 하나의 캐소드 롤을 함께 조립하여, 도 2c에 나타나 있는 바와 같은 하나의 압연식 전지 셀을 형성할 수 있으며, 이때 롤 너비는 분리막 평면에 수직이다.
롤 층 너비를 분리막에 수직으로 배열함으로써, 전극 층에서의 이온 전도를 용이하게 하기 위해 원래는 집전체에 평행하게 배열되어 있는 기공 채널을 배열할 수 있다. 본 발명은 높은 롤 너비(종래의 전극의 두께에 상응함)를 갖고, 따라서 높은 활물질 질량 부하량을 갖는 압연식 슈퍼커패시터 셀을 제공한다. 셀은 또한 낮은 오버헤드 중량 및 체적, 높은 체적 커패시턴스 및 높은 체적 에너지 밀도를 갖는다. 또한, 본 발명의 공정에 의해 생산되는 본 발명의 압연식 슈퍼커패시터의 제조비용은 종래의 공정보다 훨씬 낮을 수 있다.
본 발명은 높은 전극 층(롤) 너비(본 발명의 공정을 이용하여 제조될 수 있는 전극 롤 너비에 대한 이론적 제한은 없음), 높은 활물질 질량 부하량(및 높은 전체 전극 질량 및 용적), 낮은 오버헤드 중량 및 용적, 높은 용적 커패시턴스 및 높은 용적 에너지 밀도를 갖는 압연식 슈퍼커패시터 셀을 제공한다.
본 발명의 압연식 슈퍼커패시터는 애노드, 캐소드, 애노드와 캐소드를 전자적으로 분리하는 다공성 분리막, 및 애노드 및 캐소드와 이온 접촉을 하는 전해질을 포함하며, 이때 애노드는 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 애노드 활물질의 애노드 권취롤을 함유하고, 여기서 애노드 활물질은 애노드 롤 길이 및 애노드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되는 단리된 그래핀 시트를 함유하고/하거나; 캐소드는 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하고, 여기서 캐소드 활물질은 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되는 단리된 그래핀 시트를 함유하고; 애노드 롤 너비 및/또는 캐소드 롤 너비는 실질적으로 분리막 평면에 수직이다. 분리막 평면에 수직인, 그래핀 시트의 바람직한 배향은 방대한 전하의 빠른 반응에 기여하며, 따라서 얻어진 슈퍼커패시터의 높은 전력 밀도에 기여하는 것으로 밝혀져 있다.
전형적으로, 압연식 슈퍼커패시터는 애노드에 연결되거나 이와 일체형인 애노드 탭, 및 캐소드에 연결되거나 이와 일체형인 캐소드 탭을 추가로 함유한다. 바람직하고 전형적으로, 압연식 슈퍼커패시터는 애노드, 캐소드, 분리막 및 전해질을 내부에 동봉하여 밀봉형 전지를 형성하는 케이스를 추가로 포함한다.
일부 경우(편의상 본원에서는 II형 압연식 슈퍼커패시터로서 지칭됨), 애노드 롤 또는 캐소드 롤은 고체 또는 다공성 지지 기판에 지지되지 않은 채 단독으로(전해질과 함께) 존재하는 전극 활물질(즉, 배향된 그래핀 시트)을 함유할 수 있다. 기타 경우(I형), 배향된 그래핀 시트는 고체 기판 상에 코팅되거나, 다공성 기판의 기공 내로 함침되며, 이는 가능하게는 일부 선택적인 전도성 첨가제 및 선택적인 결합제 수지와 함께 이루어진다.
이들 후자의 압연식 슈퍼커패시터(I형)에서, 애노드 활물질의 애노드 권취롤은 (a) 2개의 일차 표면을 갖되, 일차 표면 중 하나 또는 둘 모두가 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유한다. 특정 실시형태에서, 캐소드 활물질의 캐소드 권취롤은 (a) 2개의 일차 표면을 갖되, 일차 표면 중 하나 또는 둘 모두가 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유할 수 있다.
전자의 경우(II형), 본 발명의 압연식 슈퍼커패시터의 애노드 또는 캐소드 내의 전해질 및 단리된 그래핀 시트는 전해질-함침 판상형 그래핀 구조체 내로 조립되며, 이는 애노드 롤 또는 캐소드 롤로 권취되며, 이때 단리된 그래핀 시트는 0.3 ㎚ 내지 10 ㎚의 두께를 갖는 전해질 박층에 의해 교대로 이격되어 있고, 판상형 구조체는 전해질이 제거된 채로 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는다. 이러한 경우, 생산된 전극은 전해질(수성, 유기, 이온성 액체 또는 중합체 겔)로 사전-함침되어 있으며, 이때 모든 그래핀 표면은 전해질 박층으로 습윤화되어 있고(그 결과, 건식 스팟(dry spot)이 존재하지 않음), 모든 그래핀 시트는 하나의 방향을 따라 잘 배열되어 있고, 함께 밀접하게 채워져 있다. 그래핀 시트는 전해질 초박층과 교대로 이격된다(0.3 ㎚ 내지 10 ㎚ 미만, 보다 전형적으로 5 ㎚ 미만, 및 가장 전형적으로 2 ㎚ 미만). 본 공정은 선행 기술 공정의 지루하고 환경 친화적이지 않은 습식-건식-습식 과정을 거칠 필요가 없다.
본 발명의 특히 바람직한 실시형태는 애노드 집전체, 애노드, 캐소드, 캐소드 집전체, 애노드와 캐소드를 전자적으로 분리하는 이온 투과성 분리막, 및 애노드 및 캐소드와 이온 접촉을 하는 전해질을 포함하는 압연식 슈퍼커패시터(II형)이며, 이때 애노드 및/또는 캐소드는 두께가 5 ㎚ 미만(전형적으로 0.3 ㎚ 내지 5 ㎚)인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있는 전해질-함침 판상형 그래핀 구조체의 권취롤을 함유하고, 다수의 그래핀 시트는 실질적으로 분리막에 수직인 목적하는 방향을 따라 배열되어 있고, 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는다.
도 2c에 나타낸 바와 같이, 다공성 분리막에 의해 분리되어 있는 하나의 애노드 롤 및 하나의 캐소드 롤을 조립하여 단위 셀을 형성한다. 도 2f에 나타낸 바와 같이, 다수의 단위 셀(각각은 애노드 롤(50), 분리막(52) 및 캐소드 롤(54)을 함유함)은 내부가 직렬로 연결되고, 케이스(74)(예를 들어, 원통형 스테인리스강 하우징) 내부에 밀봉되어 배가되거나 훨씬 더 높은 출력 전압 수준을 갖는 슈퍼커패시터를 형성할 수 있다. 예를 들어, 전압(V1)을 갖는 단위 셀 1, 전압(V2)을 갖는 단위 셀 2 등(전압(Vn)을 갖는 단위 셀 n까지)은 내부가 연결되어 출력 전압(V = V1+V2+… + Vn)을 형성할 수 있다. V1=V2=V3=… = Vn인 경우, 전체 출력 전압은 Vn = n V1이다. 하나의 단위 전지 셀이 3.0 볼트의 출력 전압을 갖는다고 가정하면, 직렬로 연결되어 있는 6개의 단위 셀을 함유하는 하나의 실린더는 18 볼트의 전지 출력 전압을 제공할 것이다. 슈퍼커패시터 산업에서는 4.5 볼트 초과의 전지 전압을 전달할 수 있는 원통형 슈퍼커패시터가 없다. 더욱이, 본 발명은 본질적으로 임의의 출력 전압을 가질 수 있는 슈퍼커패시터의 설계 및 구성을 가능케 한다. 이는 놀랍고도 유용한 본 발명의 압연식 슈퍼커패시터의 몇몇 부가적인 특징이다.
대안적으로, 다수의 단위 셀은 내부가 병렬로 연결되어 대량의 전력 및 에너지를 전달할 수 있는 슈퍼커패시터를 형성할 수 있다. 이 같은 슈퍼커패시터의 바람직하고 독특한 구성은 도 2f에 나타나 있으며, 여기서 서로에 대해 평행한 다수의 캐소드 롤(124)이 함께 채워져 대량의 전력을 갖는 슈퍼커패시터의 대략 절반부(126)을 형성한다. 또한 하나의 상응하는 팩의 다수의 애노드 롤(120)을 서로 평행하게 정렬하여 슈퍼커패시터의 대략 나머지 절반부(118)을 형성한다. 이어서, 2개의 팩은 함께 결합되지만, 다공성 분리막(122)에 의해 분리되어 완전한 슈퍼커패시터를 형성한다. 이 같은 슈퍼커패시터 내의 애노드 롤 또는 캐소드 롤의 개수에 대한 이론적 제한은 없다. 출력 전압은 (이들 단위 셀이 조성 및 구조가 동일한 경우) 전형적으로 구성 셀의 출력 전압과 동일하다. 그러나, 출력 전류는 이 같은 슈퍼커패시터에 다량의 활물질이 함유되어 있으므로 엄청나게 클 수 있다. 사각형 형상이 도 2f에 나타나 있을 지라도, 애노드 롤 또는 캐소드 롤은 임의의 단면 형상(예를 들어, 원형, 정사각형, 직사각형, 등)을 취할 수 있는 것으로 주지될 수 있다.
I형 압연식 슈퍼커패시터를 생산하기 위한 공정은 종래의 슈퍼커패시터를 제조하기 위해 흔히 사용되는 일부 초기 과정을 포함할 수 있으며, 그 이후에 압연식 전극을 생성하기 위한 부가적인 단계를 포함할 수 있다. 제1 단계는 용매(예를 들어, NMP) 내에서 단리된 그래핀 시트, 선택적인 전도성 충전제(예를 들어, 흑연 플레이크), 수지 결합제(예를 들어, PVDF)를 혼합하여 애노드 슬러리를 형성하는 단계이다. 별도로, 단리된 그래핀 시트, 선택적인 전도성 충전제(예를 들어, 아세틸렌 블랙), 수지 결합제(예를 들어, PVDF)를 용매(예를 들어, NMP) 내에서 혼합하고 분산시켜 캐소드 슬러리를 형성한다.
제2 단계는 애노드 집전체(예를 들어, Al 호일 또는 Ni 발포체)의 일차 표면 중 하나 또는 둘 모두 상에 애노드 슬러리를 코팅하고, 용매(예를 들어, NMP)를 증발시킴으로써 코팅된 층을 건조하여 Al 호일 또는 Ni 발포체 상에 코팅된 건조된 애노드 전극을 형성하여, 그 결과 2층 또는 3층 애노드 층 구조체를 형성하는 단계를 포함한다. 이어서, 애노드 층 구조를 롤 형상으로 권취하여 애노드 롤을 형성한다. 유사하게, 캐소드 슬러리를 코팅하고, 건조하여 Al 호일 또는 Ni 발포체 상에 코팅된 건조된 캐소드 전극을 형성한다. 이어서, 얻어진 2층 또는 3층 캐소드 층 구조체를 롤 형상으로 권취하여 캐소드 롤을 형성한다. 롤을 목적하는 크기로 절단 및 슬릿하고 목적하는 대로 형상으로 만든다.
제3 단계는 애노드 롤, 다공성 분리막 층 및 캐소드 롤을 조립하여 슈퍼커패시터 조립체를 형성하고, 이어서 이를 적층 알루미늄-플라스틱 봉투 또는 강 케이스(steel casing)에 넣는 단계를 포함한다. 이어서, 액체 전해질을 적층 하우징 구조체 내에 주입하고, 이어서, 이를 밀봉하여 압연식 슈퍼커패시터 셀을 제조한다.
대안적으로, II형 압연식 슈퍼커패시터의 생산을 위해, 공정은 전해질-함침 판상형 그래핀 구조체를 생산하고, 이어서 이를 슈퍼커패시터 전극으로서 사용하기 위한 롤 형상으로 권취하는 것으로 시작한다. 바람직한 실시형태에서, 공정은 (a) 액체 또는 겔 전해질에 분산되어 있는 다수의 단리된 그래핀 시트를 갖는 그래핀 분산액을 제조하는 단계; 및 (b) 그래핀 분산액에 다수의 그래핀 시트를 전해질-함침 판상형 그래핀 구조체로 조립하도록 하는 강제 조립 과정을 가하는 단계로서, 다수의 그래핀 시트는 두께가 10 ㎚ 미만(바람직하게는 5 ㎚ 미만)인 전해질 박층에 의해 교대로 이격되어 있고, 다수의 그래핀 시트는 실질적으로 목적하는 방향을 따라 정렬되어 있으며, 여기서 판상형 그래핀 구조체는 전해질이 제거된 채로 판상형 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤(보다 전형적으로 0.7 g/㎤ 내지 1.3 g/㎤)의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g(그래핀 시트가 화학적으로 활성화되지 않는 경우, 50 ㎡/g 내지 2,630 ㎡/g)의 비표면적을 갖는 단계를 포함한다.
일부 목적하는 실시형태에서, 강제 조립 과정은 액체 또는 겔 전해질에 잘 분산되어 있는 단리된 그래핀 시트를 함유하는 그래핀 분산액을 제조하는 단게를 포함한다. 이러한 분산액에서, 실제로 각각 그리고 모든 단리된 그래핀 시트는 그래핀 표면에 물리적으로 흡착되거나 화학적으로 결합된 전해질 종에 의해 둘러싸여 있다. 후속적인 압밀 및 배열 작동 동안, 단리된 그래핀 시트는 전해질(전해질은 그래핀 시트의 접촉 및 재적층을 방지하는 스페이서(spacer)로서 작용함)을 통해 서로 단리되거나 분리된 채로 존재한다. 과량의 전해질을 제거할 때, 그래핀 시트는 전해질에 의해 이격된 채로 존재하며, 이러한 전해질이 충전된 공간은 0.3 ㎚(전형적으로 0.3 ㎚ 내지 2 ㎚이지만, 더 클 수 있음)만큼 작을 수 있다. 액체 전해질의 유입 및 전해질 상 내부(그러나 전해질-고체 계면 부근)에서의 전하의 전기 이중층의 형성을 허용하기 위해 활성탄 입자 내의 기공 또는 그래핀 시트 사이의 기공이 적어도 2 ㎚이어야 한다는 선행 기술의 교시와는 반대로, 본 발명자는 0.3 ㎚ 만큼 작은 전해질 스페이서가 전하를 저장할 수 있고, 그래핀 시트가 전해질로 사전-습윤화되어 있으므로 임의의 전해질 유입 문제는 더 이상 존재하지 않는다는 것을 발견하였다. 즉, 전해질이 단리된 그래핀 시트들 사이의 공간 내로 사전-로딩되므로, 본 발명의 슈퍼커패시터에는 전해질 비접근성 문제(inaccessibility issue)는 존재하지 않는다. 본 발명에서는 슈퍼커패시터 전극 활물질로서 그래핀을 이용하는 모든 중요하고 오래된 단점이 본질적으로 극복된다.
도 3은 전해질-함침 판상형 그래핀 구조체 층을 생산하기 위한 롤-투-롤 공정을 보여준다. 이러한 공정은 공급기 롤러(331)로부터 연속 고체 기판(332)(예를 들어, PET 필름 또는 스테인리스강 시트)을 공급함으로써 시작한다. 디스펜서(334)는 증착된 분산액 층(338)을 형성하기 위해 기판 표면 상에 단리된 그래핀 시트 및 전해질의 분산액(336)을 분배하도록 작동되며, 이는 전해질-함침되고 고도로 배향된 그래핀 시트 층을 형성하기 위해 2개의 압축 롤러(340a 및 340b) 사이의 간극을 통해 공급한다. 그래핀 시트는 지지 기판면 상에 잘 배열되어 있다. 이어서, 필요한 경우, 제2 디스펜서(344)는 이전에 압밀된 분산액 층의 표면 상에 다른 분산액 층(348)을 분배하도록 작동된다. 이어서, 2층 구조체는 2개의 롤-가압 롤러(350a 및 350b) 사이의 간극을 통과하도록 유도되어 보다 두꺼운 전해질-함침 판상형 그래핀 구조체 층(352)을 형성하며, 이는 권취 롤러(354)에 의해 인출된다. 특정 실시형태에서, 전해질-함침 판상형 그래핀 구조체 층을 풀어내고, PET 필름으로부터 박리해 내며, 층을 목적하는 길이 및 너비를 갖는 개별 시트로 절단/슬릿할 수 있다. 이들 시트는 개별적으로 목적하는 형상 및 치수를 갖는 전극 롤로 권취될 수 있다.
따라서, 일부 바람직한 실시형태에서, 강제 조립 과정은 지지 컨베이어 표면 상에 그래핀 분산액의 제1 층을 도입하고, 적어도 한 쌍의 가압 롤러를 통해 컨베이어 상에 지지된 그래핀 현탁액 층을 유도하여 그래핀 분산액 층의 두께를 줄이고 전해질-함침 판상형 그래핀 구조체 층을 형성하기 위해 컨베이어 표면에 평행한 방향을 따라 다수의 그래핀 시트를 배열하는 단계를 포함한다.
필요한 경우, 본 공정은 전해질-함침 판상형 구조체 층의 표면 상에 그래핀 분산액의 제2 층을 도입하여 2층 판상형 구조체를 형성하고, 적어도 한 쌍의 가압 롤러를 통해 2층 판상형 구조체를 유도하여 그래핀 분산액의 제2 층의 두께를 줄이고 전해질-함침 판상형 구조체 층을 형성시키기 위해 컨베이어 표면에 평행한 방향을 따라 다수의 그래핀 시트를 배열하는 단계를 추가로 포함할 수 있다. 컨베이어를 제3 세트의 가압 롤러를 향해 이동시키고, 2층 구조체 상에 추가적인 (제3) 그래핀 분산액 층을 증착시키고, 얻어진 3층 구조체를 제3 세트에서 2개의 롤러 사이의 간극을 통과하도록 하여 추가의 소형 전해질-함침 판상형 그래핀 구조체를 형성함으로써 동일한 과정을 반복할 수 있다.
도 3에 대한 상술한 문단에는 전해질 박층에 의해 이격되어 있는 고도로 배향되고 밀접하게 채워진 그래핀 시트를 함유하는 전해질-함침 판상형 그래핀 구조체를 생산하도록 채택될 수 있는 가능한 장치 또는 공정에 대한 다수의 예들 중 하나 만이 나타나 있다. 또한 종래의 제지 과정은 전해질-함침 그래핀 종이를 생산하도록 채택될 수 있으며, 이어서 한 쌍의 2개의 롤러 사이에서 이를 압축 또는 롤-가압하여 고도로 배향된 그래핀 시트(판상형 평면을 따라 배향됨)를 함유하는 전해질-함침 판상형 그래핀 구조체를 생산한다. 이어서, 이러한 구조체를 롤 형상으로 권취하여 전극 롤을 생산하며, 현재 이러한 전극 롤은 롤 길이 및 롤 너비에 의해 한정되고 롤 두께에 수직인 평면 상에서 배향되어 있는 그래핀 시트를 함유한다.
바람직한 실시형태에서, 분산액 내의 그래핀 물질은 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화된 그래핀, 질화 그래핀, 화학적으로 작용화된 그래핀, 도핑된 그래핀 또는 이들의 조합으로부터 선택된다. 상술한 그래핀 물질들 중 임의의 하나를 생산하기 위한 출발 흑연 물질은 천연 흑연, 인공 흑연, 메조상 탄소, 메조상 피치, 메조탄소 마이크로비드, 연질 탄소, 경질 탄소, 코크스, 탄소 섬유, 탄소 나노섬유, 탄소 나노튜브 또는 이들의 조합으로부터 선택될 수 있다.
예를 들어, 그래핀 산화물(GO)은, 목적하는 온도에서 소정의 기간(전형적으로 출발 물질의 특성 및 사용된 산화제의 유형에 따라, 0.5시간 내지 96시간) 동안 반응 용기에서 출발 흑연 물질(예를 들어, 천연 흑연 분말)의 분말 또는 필라멘트를 산화 액체 매질(예를 들어, 황산, 질산 및 과망간산칼륨의 혼합물)에 침지함으로써 수득될 수 있다. 이어서, 얻어진 흑연 산화물 입자에는 열적 박리 또는 초음파-유도 박리가 가해져서 단리된 GO 시트를 생산할 수 있다.
순수 그래핀은 흑연 입자의 직접 초음파 처리(액상 생산으로도 알려져 있음) 또는 초임계 유체 박리에 의해 생산될 수 있다. 이들 공정은 당해 기술분야에 널리 알려져 있다. 다수의 순수 그래핀 시트는 계면활성제의 도움을 받아 물 및 기타 액체 매질에 분산되어 현탁액을 형성할 수 있다. 이어서, 화학적 발포제가 분산액(도 1a에서 38)에서 분산될 수 있다. 이어서, 이러한 현탁액은 고체 기판(예를 들어, 유리 시트 또는 Al 호일)의 표면 상에 캐스팅 또는 코팅된다. 목적하는 온도까지 가열하는 경우, 화학적 발포제는 활성화되거나 분해되어 휘발성 기체(예를 들어, N2또는 CO2)를 발생하며, 이들은 고체 그래핀 시트의 그 이외 질량에서 기포 또는 기공을 형성하도록 작용하여, 순수 그래핀 발포체(40a)을 형성한다. 이 같은 발포체는 다공성 지지 기판으로서 사용될 수 있다.
본원에서 플루오르화 그래핀 또는 그래핀 불화물은 할로겐화된 그래핀 물질 군의 일례로서 사용된다. 플루오르화 그래핀을 생산하기 위해 따르는 2개의 상이한 접근법이 존재한다: (1) 사전-합성된 그래핀의 플루오르화: 이러한 접근법은 기계적 박리에 의해 또는 CVD 성장에 의해 제조된 그래핀을 XeF2와 같은 플루오르화제 또는 F계 플라즈마로 처리하는 단계를 수반하고; (2) 다층 흑연 불화물의 박리: 흑연 불화물의 기계적 박리 및 액상 박리 둘 모두는 용이하게 달성될 수 있다[F. Karlicky, et al., "Halogenated Graphenes: Rapidly Growing Family of Graphene Derivatives" ACS Nano, 2013, 7(8), pp 6434~6464].
고온에서의 F2와 흑연의 상호작용은 공유결합 흑연 불화물((CF)n 또는 (C2F)n)을 초래하는 반면, 저온에서는 흑연 층간삽입 화합물(GIC)(CxF(2≤ x ≤ 24))이 형성된다. (CF)n에서 탄소 원자는 sp3-혼성화되고, 따라서 트랜스-연결된 사이클로헥산 의자(cyclohexane chair)로 이루어진 탄화플루오르 층이 주름지게 된다. (C2F)n에서 C 원자의 절반만이 플루오르화되고, 인접한 탄소 시트의 모든 쌍은 C-C 공유 결합에 의해 함께 연결된다. 플루오르화 반응에 대한 체계적인 연구에 따르면 얻어진 F/C 비율이 플루오르화 온도, 플루오르화 기체 내의 불소의 분압, 및 흑연 전구체의 물리적 특성(흑연화 정도, 입자 크기 및 비표면적을 포함함)에 크게 의존하고 있는 것으로 나타나 있다. 불소(F2)이외에도, 기타 플루오르화제가 사용될 수 있지만, 대부분의 이용 가능한 문헌에는 종종 불화물의 존재 하에 F2기체에 의한 플루오르화가 포함되어 있다.
층상 전구체 물질을 개개의 층 또는 복층 상태로 박리하기 위해, 인접한 층들 사이의 인력을 극복하고 이들 층을 추가로 안정화시키는 것이 필요하다. 이는 작용기에 의한 그래핀 표면의 공유결합 개질에 의해 또는 특정 용매, 계면활성제, 중합체 또는 공여체-수용체 방향족 분자를 이용한 비공유결합 개질에 의해 달성될 수 있다. 액상 박리 공정은 액체 매질에서의 흑연 불화물에 대한 초음파 처리를 포함한다.
그래핀의 질화는 그래핀 산화물과 같은 그래핀 물질을 고온(200℃ 내지 400℃)에서 암모니아에 노출시킴으로써 수행될 수 있다. 또한 질화 그래핀은 보다 더 낮은 온도에서 수열법(hydrothermal method)에 의해, 예를 들어 GO 및 암모니아를 오토클레이브에 넣고 밀봉한 후, 온도를 150℃ 내지 250℃로 증가시킴으로써 형성될 수 있다. 질소-도핑된 그래핀을 합성하기 위한 기타 방법으로는 그래핀에 대한 질소 플라즈마 처리, 암모니아 존재 하에 흑연 전극들 사이에서의 아크 방전, CVD 조건 하의 그래핀 산화물의 암모니아 분해(ammonolysis) 및 다양한 온도에서의 그래핀 산화물 및 우레아의 수열 처리를 들 수 있다.
상술된 특징들은 하기와 같이 추가로 기술되고 상세히 설명된다: 도 1b에 나타나 있는 바와 같이, 흑연 입자(예를 들어, 100)는 전형적으로 다수의 흑연 결정립 또는 그레인(grain)으로 구성되어 있다. 흑연 결정립은 탄소 원자의 육각형 네트워크의 층 평면으로 구성되어 있다. 이러한 육각형으로 정렬된 탄소 원자의 층 평면은 실질적으로 편평하고, 특정 결정립에서 서로 실질적으로 평행하고 등거리에 있도록 배향 또는 정렬된다. 흔히 그래핀 층 또는 기저 평면으로서 지칭되는 이러한 육각형의 구조화된 탄소 원자 층은 약한 반데르발스 힘에 의해 이의 두께 방향(결정학적 c-축 방향)으로 함께 약하게 결합되며, 이러한 그래핀 층의 그룹은 결정립 내에 정렬된다. 흑연 결정립 구조체는 대개 2개의 축 또는 방향, 즉 c-축 방향 및 a-축(또는 b-축) 방향의 측면에서 특징이 있다. c-축은 기저 평면에 수직인 방향이다. a-축 또는 b-축은 (c-축 방향에 수직인) 기저 평면에 평행한 방향이다.
고도로 정렬된 흑연 입자는 결정학적 a-축 방향을 따르는 길이(L a ), 결정학적 b-축 방향을 따르는 너비(L b ), 및 결정학적 c-축 방향을 따르는 두께(L c )를 갖는, 상당한 크기의 결정립으로 이루어질 수 있다. 결정립의 구성 그래핀 평면은 서로에 대해 고도로 배열되거나 배향되어 있으며, 그 결과 이들 이방성 구조체는 방향성이 높은 많은 특성을 나타낸다. 예를 들어, 결정립의 열전도도 및 전기 전도도는 평면 방향(a-축 또는 b-축 방향)을 따라 매우 크지만, 수직 방향(c-축)에서 비교적 낮다. 도 1b의 상부 좌측 부분에 나타나 있는 바와 같이, 흑연 입자 내의 다양한 결정립은 전형적으로 상이한 방향으로 배향되어 있으며, 그 결과 다결정성 흑연 입자의 특정한 특성은 모든 구성 결정립의 방향 평균 값(directional average value)이다.
평행한 그래핀 층을 유지시키는 약한 반데르발스 힘으로 인해, 천연 흑연은 c-축 방향으로의 현저한 확장을 제공하기 위해 그래핀 층들 사이의 간격이 인지할 정도로 개방될 수 있도록 처리될 수 있으며, 그 결과 탄소 층의 판상형 특징이 실질적으로 보유되는 확장된 흑연 구조체를 형성할 수 있다. 가요성 흑연을 제조하기 위한 공정은 당해 기술분야에 널리 알려져 있다. 일반적으로, 천연 흑연의 플레이크(예를 들어, 도 1b에서 100)은 흑연 층간삽입 화합물(GIC, 102)을 생산하기 위해 산 용액에서 층간삽입된다. GIC를 세척하고, 건조한 후, 짧은 시간 동안 고온에 대한 노출에 의해 박리한다. 이는 플레이크가 흑연의 c-축 방향으로 이의 본래 치수의 80배 내지 300배까지 확장 또는 박리되게 한다. 박리된 흑연 플레이크는 외관이 연충 형태(vermiform)이고, 그 결과 흔히 웜(worm; 104)으로서 지칭된다. 크게 확장되어 있는 이들 흑연 플레이크 웜은, 결합제를 사용하지 않으면서, 대부분의 응용을 위해 확장된 흑연의 응집 또는 통합된 시트, 예를 들어 약 0.04 g/㎤ 내지 2.0 g/㎤의 전형적인 밀도를 갖는 웹, 종이, 스트립, 테이프, 호일, 매트 등(전형적으로는 "가요성 흑연"(106)으로서 지칭됨)으로 형성될 수 있다. 이는 본 발명의 롤 전극을 제조할 때 고체 또는 다공성 지지 기판으로서 사용될 수 있다.
도 1a의 상부 좌측 부분은 가요성 흑연 호일을 제작하기 위해 사용되는 선행 기술 공정을 나타낸 순서도를 보여준다. 본 공정은 전형적으로 흑연 층간삽입 화합물(22)(GIC)을 수득하기 위해 흑연 입자(20)(예를 들어, 천연 흑연 또는 합성 흑연)에 층간삽입제(intercalant)(전형적으로 강산 또는 산 혼합물)를 층간삽입하는 것으로 시작한다. 과량의 산을 제거하기 위해 수중에서 세정한 후, GIC는 "확장성 흑연"이 된다. 이어서, GIC 또는 확장성 흑연은 짧은 기간(전형적으로 15초 내지 2분) 동안 고온 환경(예를 들어, 800℃ 내지 1,050℃ 범위의 온도에서 사전-설정된 튜브 가열로에서)에 노출된다. 이러한 열처리는 흑연을 이의 c-축 방향으로 30배 내지 수백 배 확장하게 하여 웜과 유사한 연충 모양의 구조체(24)(흑연 웜)를 수득하게 하며, 이는, 이러한 상호 연결된 플레이크 사이에 개재된 큰 기공을 갖는, 박리되지만 분리되지 않은 흑연 플레이크를 함유한다.
하나의 선행 기술 공정에서, 박리된 흑연(또는 흑연 웜의 덩어리)은 전형적으로 두께가 100 ㎛ 내지 300 ㎛인 가요성 흑연 호일(도 1a에서 26 또는 도 1b에서 106)을 수득하기 위해 칼렌더링(calendaring) 또는 롤-가압 기법을 이용함으로써 재-압축된다. 다른 선행 기술 공정에서, 박리된 흑연 웜(24)은 수지로 함침된 후, 압축되고 경화되어 가요성 흑연 복합체를 형성할 수 있으며, 이는 또한 보통 낮은 강도를 갖는다. 또한, 수지 함침 시에, 흑연 웜의 전기 전도도 및 열전도도는 100배 정도 감소될 수 있다.
대안적으로, 모두가 100 ㎚보다 얇고, 대부분 10 ㎚보다 얇고, 대부분의 경우에 단층 그래핀(도 1b에서 112로서 또한 나타나 있음)인 그래핀 판을 갖는 분리된 나노그래핀 판(33)(NGP)을 생산하기 위해 박리된 흑연에는 고강도 에어 제트밀, 고강도 볼밀 또는 초음파 장치를 이용한 고강도 기계적 전단/분리 처리를 가할 수 있다. NGP는 탄소 원자의 2차원의 육각형 구조체인 그래핀 시트 또는 복수의 그래핀 시트로 구성되어 있다. 다수의 NGP 덩어리(도 1a에서 33인 단층 및/또는 복층 그래핀 또는 그래핀 산화물의 별도의 시트/판을 포함함)는 필름 제조 공정 또는 제지 공정을 이용하여 그래핀 필름/종이(도 1a에서는 34 또는 도 1b에서는 114)로 제조될 수 있다.
또한 대안적으로, 저강도 전단에 의해, 흑연 웜은 100 ㎚ 초과의 두께를 갖는 소위 확장된 흑연 플레이크(도 1b에서 108)으로 분리되는 경향이 있다. 이들 플레이크는 제지 공정 또는 매트 제조 공정을 이용하여 흑연 종이 또는 매트(106)로 형성될 수 있다. 이러한 확장된 흑연 종이 또는 매트(106)는 이들 별개의 플레이크 사이의 결함, 단절(interruption) 및 오배향(misorientation)을 나타내는 별개의 플레이크의 단순 집합체 또는 스택(stack)일 뿐이다.
단리된 그래핀 시트는 전해질에 분산되기 전에 별도로 또는 조합하여 하기와 같이 추가로 처리될 수 있다:
(a) 원자 종, 이온 종 또는 분자 종으로 화학적으로 작용화되거나 도핑됨: 유용한 표면 작용기는 퀴논, 하이드로퀴논, 4차화된 방향족 아민, 머캅탄, 또는 이황화물을 포함할 수 있다. 이러한 부류의 작용기는 그래핀-기반 슈퍼커패시터에 슈도커패시턴스를 부여할 수 있다.
(b) 고유 전도성인 중합체(전도성 중합체, 예를 들어 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜 및 이들의 유도체는 본 발명에서 사용하기에 양호한 선택임)로 코팅되거나 그라프팅됨: 이러한 처리는 산화/환원 반응과 같은 슈도커패시턴스 효과를 통해 커패시턴스 값을 추가로 증가시키기 위한 것이다.
(c) 그래핀 시트와 산화/환원 쌍을 형성하여 전극에 슈도커패시턴스를 부여할 목적으로 전이 금속 산화물 또는 황화물, 예를 들어 RuO2,TiO2,MnO2,Cr2O3및 Co2O3로의 증착됨; 및
(d) 부가적인 표면을 생성시키고 가능하게는 이들 표면에 화학적 작용기를 부여하기 위해 화학적 또는 물리적 활성화 처리(카본 블랙 물질의 활성화와 유사함)가 가해짐: 활성화 처리는 CO2물리적 활성화, KOH 화학적 활성화, 또는 질산, 불소 또는 암모니아 플라즈마에 대한 노출을 통해 달성될 수 있다.
본 발명에서, 슈퍼커패시터에서 사용될 수 있는 액체 또는 겔 전해질의 유형, 즉 수성, 유기, 겔 및 이온성 액체에 대한 제한은 없다. 전형적으로, 슈퍼커패시터용 전해질은 양의 이온(양이온) 및 음의 이온(음이온)으로 해리되어 전해질을 전기 전도성으로 만드는, 용매 및 용존 화학물질(예를 들어, 염)로 이루어져 있다. 전해질이 보다 많은 이온을 함유할수록, 이의 전도도는 보다 양호해지며, 이는 또한 커패시턴스에 영향을 미친다. 슈퍼커패시터에서, 전해질은 헬름홀츠(Helmholtz) 이중층(전기 이중층) 내의 분리용 모노층을 위한 분자를 제공하고, 슈도커패시턴스를 위해 이온을 전달한다.
물은 무기 화학물질을 용해하기 위한 비교적 양호한 용매이다. 황산(H2SO4)과 같은 산, 수산화칼륨(KOH)과 같은 알칼리, 또는 4차 포스포늄 염, 과염소산나트륨(NaClO4),과염소산리튬(LiClO4)또는 리튬 헥사플루오라이드 아르세네이트(LiAsF6)와 같은 염과 함께 첨가되는 경우, 물은 비교적 높은 전도도 값을 나타낸다. 수성 전해질은 전극 당 1.15 V의 해리 전압 및 비교적 낮은 작동 온도 범위를 갖는다. 물 전해질-기반 슈퍼커패시터는 낮은 에너지 밀도를 나타낸다.
대안적으로, 전해질은 유기 용매, 예를 들어 아세토니트릴, 프로필렌카르보네이트, 테트라하이드로푸란, 디에틸카르보네이트, γ-부티로락톤, 및 4차 암모늄 염 또는 알킬 암모늄 염(예를 들어, 테트라에틸암모늄 테트라플루오로보레이트(N(Et)4BF4)또는 트리에틸(메틸) 테트라플루오로보레이트(NMe(Et)3BF4))을 갖는 용질을 함유할 수 있다. 유기 전해질은 수성 전해질보다 더욱 비싸지만, 이는 전형적으로 전극 당 1.35 V의 보다 높은 해리 전압(2.7 V의 커패시터 전압) 및 보다 높은 온도 범위를 갖는다. 유기 용매의 전기 전도도(10 mS/㎝ 내지 60 mS/㎝)가 낮을수록 전력 밀도가 더욱 낮아지게 되는 반면, 에너지 밀도는 더욱 높아지게 되는데, 이는 에너지 밀도가 전압의 제곱에 비례하기 때문이다.
이온성 액체는 이온으로만 이루어져 있다. 이온성 액체는 목적하는 온도를 초과하는 경우 용융 상태 또는 액체 상태로 있는 낮은 용융 온도 염이다. 예를 들어, 염은 이의 융점이 100℃ 미만인 경우에 이온성 액체로서 여겨진다. 용융 온도가 실온(25℃)이하인 경우, 염은 실온 이온성 액체(RTIL)로서 지칭된다. IL 염은 큰 양이온과 전하가 비편재화된 음이온의 조합으로 인해 약한 상호작용을 특징으로 한다. 이는 가요성(음이온) 및 비대칭(양이온)으로 인해 낮은 결정화 경향을 초래한다.
전형적이고 널리 알려져 있는 이온성 액체는 1-에틸-3-메틸이미다졸륨(EMI) 양이온 및 N,N-비스(트리플루오로메탄)설폰아미드(TFSI) 음이온의 조합에 의해 형성된다. 이러한 조합은 유체에 다수의 유기 전해질 용액과 유사한 이온 전도도 및 약 300℃ 내지 400℃까지의 낮은 분해 경향 및 낮은 증기압을 제공한다. 이는 일반적으로 낮은 휘발성 및 불연성을 의미하고, 그 결과 전지용으로 훨씬 더 안전한 전해질을 의미한다.
이온성 액체는 기본적으로 매우 다양한 이들 성분의 제조 용이성으로 인해 본질적으로 무제한적인 수의 구조적 다양성을 갖는 유기 이온으로 구성되어 있다. 이에 따라, 다양한 종류의 염은 주어진 응용을 위해 목적하는 특성을 갖는 이온성 액체를 설계하기 위해 사용될 수 있다. 그 중에서도, 이들은 양이온으로서 이미다졸륨, 피롤리디늄 및 4차 암모늄 염을 포함하고, 음이온으로서 비스(트리플루오로메탄설포닐)이미드, 비스(플루오로설포닐)이미드 및 헥사플루오로포스페이트를 포함한다. 이들 조성을 기초로 하여, 이온성 액체는 기본적으로 각각이 특정 응용에 적합한, 비양성자, 양성자 및 쯔비터이온 유형을 포함하는 다양한 부류로 이루어진다.
실온 이온성 액체(RTIL)의 일반적인 양이온으로는 테트라알킬암모늄, 디-, 트리- 및 테트라-알킬이미다졸륨, 알킬피리디늄, 디알킬피롤리디늄, 디알킬피페리디늄, 테트라알킬포스포늄 및 트리알킬설포늄을 들 수 있지만, 이에 제한되지 않는다. RTIL의 일반적인 음이온으로는 BF4 -,B(CN)4 -,CH3BF3 -,CH2CHBF3 -,CF3BF3 -,C2F5BF3 -,n-C3F7BF3 -,n-C4F9BF3 -,PF6 -,CF3CO2 -,CF3SO3 -,N(SO2CF3)2 -,N(COCF3)(SO2CF3)-,N(SO2F)2 -,N(CN)2 -,C(CN)3 -,SCN-,SeCN-,CuCl2 -,AlCl4 -,F(HF)2.3 -등을 들 수 있지만, 이에 제한되지 않는다. 상대적으로 말하면, 이미다졸륨-기반 또는 설포늄-기반 양이온과 착물 할라이드 음이온, 예를 들어 AlCl4 -,BF4 -,CF3CO2 -,CF3SO3 -,NTf2 -,N(SO2F)2 -또는 F(HF)2.3 -의 조합은 양호한 작업 전도도를 갖는 RTIL을 초래한다.
RTIL은 높은 고유 이온 전도도, 높은 열 안정성, 낮은 휘발성, 낮은(실질적으로는 0인) 증기압, 불연성, 실온 이상 및 이하의 넓은 온도 범위에서 액체를 유지하는 능력, 높은 극성, 높은 점성 및 광범위한 전기화학적 윈도우(electrochemical window)와 같은 원형적인 특성을 가질 수 있다. 높은 점도를 제외한 이들 특성은 수퍼커패시터에서 RTIL을 전해질 성분(염 및/또는 용매)으로서 사용할 때 바람직한 특성이다.
슈도커패시터(산화/환원 쌍의 형성을 통한 슈도커패시턴스의 발달에 작용하는 슈퍼커패시터)를 제조하기 위해, 애노드 활물질 또는 캐소드 활물질은 그래핀 시트를 함유하고, 금속 산화물, 전도성 중합체(예를 들어, 접합체-사슬 중합체), 비전도성 중합체(예를 들어, 폴리아크릴로니트릴(PAN)), 유기 물질(예를 들어, 하이드로퀴논), 비그래핀 탄소 물질, 무기 물질 또는 이들의 조합으로부터 선택되는 산화/환원 쌍 파트너 물질을 함유하도록 설계될 수 있다. 환원된 그래핀 산화물 시트와 쌍을 이룰 수 있는 다수의 물질이 당해 기술분야에 널리 알려져 있다. 본 연구에서, 본 발명자들은 그래핀 할로겐화물(예를 들어, 그래핀 불화물), 그래핀 수소화물, 및 질화 그래핀이 슈도커패시턴스를 발달시키기 위한 산화/환원 쌍을 형성하기 위해 매우 다양한 파트너 물질과 함께 작용할 수 있다는 것을 구현하였다.
예를 들어, 이 같은 역할을 하는 금속 산화물 또는 무기 물질로는 RuO2,IrO2,NiO,MnO2,VO2,V2O5,V3O8,TiO2,Cr2O3,Co2O3,Co3O4,PbO2,Ag2O,MoCx,Mo2N또는 이들의 조합을 들 수 있다. 일반적으로, 무기 물질은 금속 탄화물, 금속 질화물, 금속 붕소화물, 금속 이칼코겐화물 또는 이들의 조합으로부터 선택될 수 있다. 바람직하게, 목적하는 금속 산화물 또는 무기 물질은 나노와이어, 나노디스크, 나노리본 또는 나노판 형태의 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈룸, 텅스텐, 티탄, 바나듐, 크롬, 코발트, 망간, 철, 또는 니켈의 산화물, 이칼코겐화물, 삼칼코겐화물, 황화물, 셀렌화물 또는 텔루르화물로부터 선택된다. 이들 물질 또는 이들 전구체는 코팅 또는 필름 형성 과정 이전에 코팅 슬러리에 혼입될 수 있다. 대안적으로, 액체 용액 내의 이들 분자 전구체는 그래핀 발포체의 기공 내에 함침될 수 있으며, 이어서 전구체는 목적하는 무기 종(예를 들어, 전이 금속 산화물)로 열적 또는 화학적으로 전환된다. 이어서, 액체 또는 겔 전해질은 발포체 내에 함침된다.
하기 실시예는 본 발명을 실행하기 위한 최상의 모드에 관한 일부 특정 세부 사항을 예시하기 위해 이용되며, 본 발명의 범위를 한정하는 것으로 해석되어서는 안 된다.
실시예 1: 단리된 그래핀 산화물 시트의 제조
출발 물질로서 평균 직경이 12 ㎛인 절단된 흑연 섬유 및 천연 흑연 입자를 별도로 사용하였으며, 이를 (화학적 층간삽입물(chemical intercalate) 및 산화제로서) 진한 황산, 질산 및 과망간산칼륨의 혼합물 중에 침지하여 흑연 층간삽입 화합물(GIC)을 제조하였다. 먼저, 출발 물질을 진공 오븐에서 80℃에서 24시간 동안 건조하였다. 이어서, 진한 황산, 발연 질산 및 과망간산칼륨의 혼합물(4:1:0.05의 중량비)을 적절하게 냉각 및 교반하면서 섬유 세그먼트(fiber segment)를 함유하는 3구 플라스크에 천천히 첨가하였다. 5시간 내지 16시간의 반응 후, 산-처리된 흑연 섬유 또는 천연 흑연 입자를 여과하고, 용액의 pH 수준이 pH 6에 도달할 때까지 탈이온수로 철저히 세척하였다. 100℃에서 하룻밤 동안 건조한 후, 얻어진 흑연 층간삽입 화합물(GIC) 또는 흑연 산화물 섬유를 물 및/또는 알코올 중에 재-분산시켜 슬러리를 형성하였다.
하나의 샘플에서, 5 그램의 흑연 산화물 섬유를 알코올 및 증류수로 이루어진 2,000 ㎖의 알코올 용액과 15:85의 비율로 혼합하여 슬러리 질량을 수득하였다. 이어서, 혼합물 슬러리에는 다양한 기간 동안에 200 W의 출력으로 초음파 조사를 가하였다. 20분의 초음파 처리 후, GO 섬유를 대략 23 중량% 내지 31 중량%의 산소 함량을 갖는 얇은 그래핀 산화물 시트로 효과적으로 박리하고 분리하였다. 얻어진 현탁액은 수중에 현탁되어 있는 GO 시트를 함유한다. 현탁액을 건조하고, 얻어진 GO 시트를 300℃에서 24시간 동안 열적으로 환원하여 환원된 그래핀 산화물(RGO) 시트를 수득하였다.
RGO 시트의 일부를 NMP와 혼합하여 슬러리를 형성하고, 이어서 이를 Al 호일 시트(집전체로서 역할을 함)의 양 일차 표면 상에 코팅하였다. Al 호일의 각 측면 상에 코팅된 RGO의 최대 두께는 대략 70 ㎛이었으며, 이를 초과하면 전극 층은 NMP가 제거될 때 균열되거나 탈리(delamination)되는 경향이 있다. 각각이 RGO(+5%의 아세틸렌 블랙 및 7%의 PVDF 결합제 수지)로 코팅된 Al 호일을 갖고 다공성 분리막으로 이격되어 있는, 두 조각의 전극을 적층하여 종래의 슈퍼커패시터 셀을 형성하였다. 셀을 나일론-Al-적층된 하우징(봉투)에 넣고 동봉하고, 액체 전해질을 주입한 후, 밀봉하였다. 이는 종래의 대칭 EDLC 그래핀 슈퍼커패시터이다.
RGO 시트의 나머지 부분을 동일한 액체 전해질에 직접 분산시켜 분산액을 형성하였다. 분산액의 일부를 도 3에 나타나 있는 공정에 따라 전해질로 함침된 소형의 고도로 배향된 그래핀 시트(전해질-함침 판상형 그래핀 구조체) 층 내로 압축 및 압밀하였다. 이를 Al 호일 평면에 평행하게 배열된 그래핀 시트와 함께 집전체(Al 호일)에 결합하였다. 이러한 2층 구조체를 I형 압연식 슈퍼커패시터에 사용하기 위한 롤 형상으로 권취하였다. 분산액의 다른 부분은 그래핀 시트가 배열되어 있는 전해질-함침 판상형 그래핀 구조체 층으로 제조되었지만, 이러한 층은 이후에 집전체로부터 박리 제거되었다. 전해질-함침 판상형 그래핀 구조체 층을 II형 압연식 슈퍼커패시터에 사용하기 위한 롤 형상으로 권취하였다.
실시예 2: 메조탄소 마이크로비드(MCMB)로부터의 단층 그래핀 시트의 제조
메조탄소 마이크로비드(MCMB)는 차이나 스틸 케미컬 컴파니(China Steel Chemical Co.; 대만 가오슝(Kaohsiung) 소재)로부터 공급되었다. 이러한 물질은 2.24 g/㎤의 밀도를 가지며, 약 16 ㎛의 중간 입자 크기를 갖는다. MCMB(10 그램)에 48시간 내지 96시간 동안 산 용액(4:1:0.05 비율의 황산, 질산, 및 과망간산칼륨)을 층간삽입하였다. 반응이 완료되면, 혼합물을 탈이온수에 붓고, 여과하였다. 층간삽입된 MCMB를 5% HCl 용액에서 반복적으로 세척하여 대부분의 황산 이온을 제거하였다. 이어서, 샘플을 여액의 pH가 pH 4.5 이상이 될 때까지 탈이온수로 반복적으로 세척하였다. 이어서, 슬러리에는 10분 내지 100분 동안 초음파 처리를 가하여 GO 현탁액을 생성하였다. TEM 및 원자력 현미경 연구에 따르면 대부분의 GO 시트는 산화 처리가 72시간을 초과한 경우에 단층 그래핀이었고, 산화 시간이 48시간 내지 72시간인 경우에 2층 또는 3층 그래핀인 것으로 나타난다. 이어서, GO 시트를 (도 3에 나타나 있는 바와 같은) 본 발명의 공정 및 종래의 생산 공정(NMP-GO 슬러리의 제조, 코팅, 건조, 셀 적층 및 전해질 주입) 둘 모두를 이용하여 슈퍼커패시터 전극 및 슈퍼커패시터 셀로 제조하였다.
실시예 3: 순수 그래핀(0% 산소)의 제조
개개의 그래핀 평면의 전도도를 감소시키는 역할을 하는 GO 시트에서 높은 결함 밀집(population) 가능성을 인식하면서, 본 발명자들은 순수 그래핀 시트(비산화되고 산소-비함유, 비할로겐화되고 할로겐-비함유 등)의 사용이 전기 전도도가 보다 높고 등가 직렬 저항이 보다 낮은 그래핀 슈퍼커패시터를 초래할 수 있는지를 연구하기로 결정하였다. 직접 초음파 처리 공정(액상 박리 공정으로도 지칭됨)을 이용함으로써 순수 그래핀 시트를 생산하였다.
전형적인 과정에서, 대략 20 ㎛ 이하의 크기로 분쇄된 5 그램의 흑연 플레이크를 1,000 ㎖의 탈이온수(분산제인 듀퐁(DuPont)사의 Zonyl® FSO를 0.1 중량% 함유함)에 분산시켜 현탁액을 수득하였다. 그래핀 시트의 박리, 분리, 및 크기 감소를 위해 85 W의 초음파 에너지 수준(브랜슨(Branson) S450 Ultrasonicator)을 15분 내지 2시간의 기간 동안 이용하였다. 얻어진 그래핀 시트는 산화되지 않았고 산소가 없으며 상대적으로 결함이 없는 순수 그래핀이다. 기타 비탄소 원소는 존재하지 않는다. 이어서, (도 3에 예시된 바와 같은) 본 발명의 공정을 이용하여 순수 그래핀 시트를 슈퍼커패시터 전극 및 압연식 슈퍼커패시터 셀로 제조하였다. 또한 종래의 생산 공정(NMP-그래핀 슬러리의 제조, 코팅, 건조, 셀 적층 및 전해질 주입)에 따라서 비교를 위한 종래의 (비압연식) 슈퍼커패시터를 생산하였다.
실시예 4: 천연 흑연으로부터 그래핀 산화물(GO) 현탁액의 제조 및 후속적인 GO 전극의 제조
황산, 질산나트륨 및 과망간산칼륨이 4:1:0.05의 비율로 이루어진 산화제 액체를 이용하여 흑연 플레이크를 산화함으로써 흑연 산화물을 제조하였다. 천연 흑연 플레이크(입자 크기가 14 ㎛임)가 48시간 동안 산화제 혼합물 액체에 침지되고 분산되어 있는 경우, 현탁액 또는 슬러리는 광학적으로 불투명하고 진하게 보이고 유지된다. 48시간 후에, 반응 질량을 물로 3회 세정하여 pH 값을 적어도 pH 3.0으로 조절하였다. 이어서, 최종 양의 물을 첨가하여 초음파 처리에 의해 일련의 GO-물 현탁액을 제조하였다. 이어서, 5%의 GO 시트를 함유하는 현탁액을 분무 건조하여 단리된 GO 시트를 형성하였으며, 이를 1,500℃에서 1시간 동안 열적으로 환원하였다. 이어서, 이러한 GO 시트 중 일부를 전해질에 분산시켜 몇몇 분산액 샘플을 형성하였으며, 이어서 이를 본 발명의 공정(도 3에 나타나 있는 바와 같은 롤-가압-기반 공정)을 이용하여 슈퍼커패시터 전극으로 제조하였다. 일부를 선행 기술의 슬러리 코팅 접근법을 이용하여 종래의 슈퍼커패시터로 제조하였다.
비교예 4: 열수적으로 환원된 그래핀 산화물로부터의 그래핀 발포체
비교를 위하여, 자가 조립된 그래핀 하이드로겔(SGH) 샘플을 1단계 열수법에 의해 제조하였다. 하나의 과정에서, 테플론-라이닝된 오토클레이브 내에 밀봉된 2 ㎎/㎖의 균질한 그래핀 산화물(GO) 수성 분산액을 180℃에서 12시간 동안 가열함으로써 SGH를 제조하였다. 얻어진 SGH는 약 2.6%(중량 기준)의 그래핀 시트 및 97.4%의 물을 함유한다. 건조 및 1,500℃에서의 열처리 시, 얻어진 그래핀 발포체는 높은 다공도 수준을 나타내었다. 슈퍼커패시터 전극으로서의 SGH-기반 발포체의 적합성을 결정하기 위해 발포체 구조에 기계적 압축을 가하였는데, 이러한 압축은 일부는 전해질 함침 이전에, 그리고 일부는 전해질 함침 이후에 이루어 졌다.
예상외로, 본 발명자들은 SGH-기반 발포체 구조체가 0.7 g/㎤보다 높은 탭 밀도까지 압축될 수 없으며, 0.4 g/㎤보다 높은 탭 밀도를 갖는 이러한 발포체 구조체가 액체 전해질에 의해 완전히 함침될 수 없다는 것을 발견하였다. 액체 전해질에 의한 불완전 함침은 또한 어떠한 전하의 전기 이중층이 형성될 수 없는 전극에서 건식 스팟이 존재한다는 것을 의미한다. 본 발명의 공정은 이러한 낮은 탭 밀도 또는 전해질 비접근성 문제를 갖지 않는다. 새로운 슈퍼커패시터는 높은 중량 에너지 밀도 및 높은 용적 에너지 밀도 둘 모두를 제공할 수 있다.
흑연 발포체 또는 그래핀 발포체를 생산하기 위한 모든 선행 기술의 공정이 대략 0.01 g/㎤ 내지 0.6 g/㎤ 범위의 물리적 밀도를 갖는 마크로 다공성 발포체를 제공하는 것으로 보이며, 기공 크기가 전형적으로 너무 크다(예를 들어, 10 ㎛ 내지 300 ㎛)는 것을 지적하는 것은 중요하다. 이에 반해, 본 발명은 0.5 g/㎤ 내지 1.7 g/㎤만큼 높을 수 있는 탭 밀도를 갖는 전해질-함침 판상형 그래핀 구조체를 생성하는 공정을 제공한다. 기공 크기는 전해질이 그래핀 시트 사이에 이미 사전-로딩되어 있는 경우에 0.5 ㎚와 10 ㎚ 사이에서 달라질 수 있다(그 결과, 선행 기술의 활성탄 또는 그래핀-기반 슈퍼커패시터 전극에서와 같이 건식 스팟 또는 전해질 접근 불가능한 기공의 부재). 임의의 선행 기술의 공정에 의해 다양한 유형의 그래핀-기반 슈퍼커패시터 전극을 설계할 때 이러한 수준의 유연성 및 다양성은 전례가 없고 독보적인 것이다.
실시예 5: 다공성 그래핀 불화물(GF) 구조체의 제조
몇몇 공정은 GF를 생산하기 위해 본 발명자들에 의해 이용되어 왔지만, 본원에서는 하나의 공정만이 일례로서 기술되어 있다. 전형적인 과정에서, 고도로 박리된 흑연(HEG)을 층간삽입된 화합물(C2xClF3)로부터 제조하였다. HEG는 삼불화염소의 증기에 의해 추가로 불소화되어, 플루오르화되고 고도로 박리된 흑연(FHEG)을 수득하였다. 사전-냉각된 테프론 반응기에는 20 ㎖ 내지 30 ㎖의 사전-냉각된 액상 ClF3을 충전하고, 반응기를 닫고, 액체 질소 온도까지 냉각시켰다. 이어서, ClF3기체 접근용 구멍이 있는 용기에 1 g 이하의 HEG를 넣고, 반응기 내부에 위치시켰다. 7일 내지 10일 이내에, 대략적인 화학식(C2F)을 갖는 회색-베이지색 생성물이 형성되었다.
후속적으로, 소량의 FHEG(대략 0.5 ㎎)을 20 ㎖ 내지 30 ㎖의 유기 용매(메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, tert-부탄올, 이소아밀알코올)와 혼합하고, 여기에 30분 동안 초음파 처리(280 W)를 가하여 균질한 황색 분산액을 형성하였다. 5분간의 초음파 처리는 비교적 균질한 분산액을 수득하기에 충분하지만, 초음파 처리 시간이 더 길면 보다 더 양호한 안정성이 보장된다. 이들 GF 시트 중 일부를 전해질에 분산시켜 몇몇 분산액 샘플을 형성하였으며, 이어서 이를 본 발명의 공정(도 3에 나타나 있는 바와 같은 롤-가압-기반 공정)을 이용하여 슈퍼커패시터 전극으로 제조하였다. 일부를 선행 기술의 슬러리 코팅 접근법을 이용하여 종래의 슈퍼커패시터로 제조하였다.
실시예 6: 질화 그래핀-기반 슈퍼커패시터의 제조
실시예 2에서 합성된 그래핀 산화물(GO)을 다양한 비율의 우레아와 함께 미분하였으며, 펠릿화된 혼합물을 마이크로파 반응기(900 W)에서 30초 동안 가열하였다. 생성물을 탈이온수로 수회 세척하고, 진공 건조하였다. 이러한 방법에서, 그래핀 산화물은 환원되면서 동시에 질소로 도핑된다. 생성물은 각각 1:0.5, 1:1 및 1:2의 그래핀/우레아 질량비로 얻어졌으며, 이들 샘플의 질소 함량은 원소 분석에 의해 확인할 때 각각 14.7 중량%, 18.2 중량% 및 17.5 중량%이었다. 이들 질화 그래핀 시트는 수중에 분산된 채로 남아있다. 이어서, 얻어진 현탁액에 Na2SO4염 및 일부 탈이온수를 첨가하여 (수성 전해질로서) 1 M Na2SO4수용액을 생성하였다. 이어서, 현탁액에는 도 3에 기술된 공정을 이용하여 압축 및 압밀을 가하였다.
실시예 7: 고유 전도성 중합체-그래핀 산화/환원 쌍의 제조
이러한 일련의 실시예에서, 고유 전도성인 중합체(예를 들어, 폴리아닐린, 폴리피롤 및 폴리티오펜) 및 이들의 설폰화된 형태를 그래핀 물질과의 산화/환원 쌍 파트너 물질로서의 이의 효능에 대해 평가하였다.
폴리아닐린을 진한 황산과 반응시킴으로써 설폰화된 폴리아닐린(S-PANi)의 화학적 합성을 달성하였다. 이 과정은 문헌[Epstein, et al.(미국 특허 제5,109,070호, 1992년 4월 28일)]에 의해 사용되는 것과 유사하였다. 얻어진 S-PANi는 하기 화학식 1로 나타낼 수 있으며, 여기서, R1,R2,R3및 R4기는 H, SO3 -또는 SO3H(여기서, R5는 H임)이며, 후자 두 개의 함량은 30%에서 75%로 다양하였다(즉, 설폰화 정도는 30%에서 75%로 다양함).
[화학식 1]
Figure 112019124113398-pct00002
설폰화 정도가 대략 30% 내지 75%인 경우(y가 대략 0.4 내지 0.6임), 이들 SO3 -또는 SO3H-기반 S-PANi 조성물의 전자 전도도는 0.1 S/㎝ 내지 0.5 S/㎝ 범위이었다. S-PANi/물 용액을 1/5 내지 1/2의 S-PANi/GO 중량비율로 GO/물 용액과 혼합하고, 물을 제거하면 S-PANi가 침전되었으며, 산화/환원 쌍을 형성하기 위해 그래핀 시트 상에 코팅하였다. 이어서, 중합체-코팅된 그래핀 시트를 전해질에 분산시키고, 본 발명의 공정 및 종래의 공정 둘 모두를 이용하여 슈도커패시턴스 전극으로 제조하였다.
설폰화된 피롤-기반 중합체(하기 화학식에서, X는 NH이고, Y는 SO3 -이고, m은 1이고, A는 H임)는 문헌[Aldissi, et al., 미국 특허 제4,880,508호(1989년 11월 14일)]에서 채택된 하기 과정에 의해 합성되었다.
[화학식 2]
Figure 112019124113398-pct00003
용액 함침을 위하여, 일례로서, 대략 5.78 g의 얻어진 설폰화된 폴리피롤을 100 ㎖의 증류수에 용해하였다. 이어서, 수용액을 GO/물 용액과 혼합하였으며, 얻어진 액체 혼합물을 건조하여 침전시키고, 그래핀 시트의 표면 상에 설폰화된 폴리피롤을 증착하여 산화/환원 쌍을 형성하였다. 이어서, 전도성 중합체-코팅된 그래핀 시트를 액체 전해질에 분산시키고, 본 발명의 공정 및 종래의 공정 둘 모두를 이용하여 슈도커패시턴스 전극으로 제조하였다.
상술한 화학식 2에서 티오펜 고리(여기서, X는 황임) 및 4개의 탄소 원자(여기서, m은 4임)를 함유하는 알킬기를 갖는 수용성 전도성 중합체를 문헌[Aldissi, et al.(미국 특허 제4,880,508호, 1989년 11월 14일)]에서 채택된 방법에 따라 제조하였다. 이들 중합체의 계면활성제 분자는 나트륨을 갖는 설포네이트기이다. 자가 도핑된 상태의 이러한 중합체의 전도도는 약 10-3S/㎝ 내지 약 10-2S/㎝인 것으로 확인되었다.
12.5 S/㎝의 전자 전도도를 나타내는, 화학식 2에서 Y가 SO3H이고 A가 H인 도핑된 폴리(알킬 티오펜)(PAT)을 과산화수소(H2O2)수용액에 용해하였다. 얻어진 중합체 용액을 GO/물 용액과 혼합하고, 건조하여 산화/환원 쌍을 형성하였다. 이어서, 전도성 중합체-코팅된 그래핀 시트를 액체 전해질에 분산시키고, 본 발명의 공정 및 종래의 공정 둘 모두를 이용하여 슈도커패시턴스 전극으로 제조하였다.
놀랍게도, 본 발명자들은 그래핀 물질과 쌍을 이루고 (압연식 전극을 제조하기 위한) 본 발명의 압축, 압밀 및 권취 방법에 의해 제조된 설폰화된 전도성 중합체(예를 들어, S-PANi)가 종래의 접근법에 의해 제조된 상응하는 물질과 비교할 때 훨씬 더 높은 슈도커패시턴스 값을 초래한다는 것을 발견하였다: 예를 들어, 803 F/g 대 627(S-PANi); 766 F/㎤ 대 393 F/㎤(S-PPy); 및 689 F/g 대 354 F/g(S-PAT).
실시예 8: MnO2-그래핀 산화/환원 쌍의 제조
MnO2분말을 순수 그래핀의 존재 하에 합성하였다. 이러한 방법에서, 과망간산칼륨을 탈이온수에 용해함으로써 0.1 mol/ℓ의 KMnO4수용액을 제조하였다. 한편, 13.3 g의 고순도 소듐 비스(2-에틸헥실)설포숙시네이트의 계면활성제를 300 ㎖의 이소-옥탄(오일)에 첨가하고, 잘 교반하여 광학적으로 투명한 용액을 수득하였다. 이어서, 0.1 mol/ℓ의 KMnO4용액 32.4 ㎖를 이 용액에 첨가하였으며, 그 이후에 용액에 순수 그래핀 시트를 분산시켰다. 얻어진 현탁액을 30분 동안 초음파 처리하고, MnO2의 암갈색 침전물을 그래핀 시트의 표면 상에 코팅하였다. 생성물을 회수하고, 증류수 및 에탄올로 수회 세척하고, 80℃에서 12시간 동안 건조하였다. 샘플은 MnO2-코팅된 그래핀 시트였으며, 이를 액체 전해질 내로 재분산시켜 분산액을 형성하였다. 이어서, 이러한 그래핀-전해질 분산액을 전해질-함침 판상형 그래핀 구조체 내에 압밀하였다(도 3). 이 같은 구조체에서, 그래핀 및 MnO2는 슈퍼커패시터에서 슈도커패시턴스를 생성하기 위해 작동하는 산화/환원 쌍을 형성한다. 비교를 위하여, 상응하는 슈퍼커패시터를 종래의 슬러리 코팅, 건조, 포장 및 전해질 주입을 이용하여 제조하였다. 그래핀 표면 상에 코팅된 MnO2상의 존재에도 불구하고, 본 발명의 방법은 코팅된 그래핀 시트를 코팅된 그래핀 시트들 사이에 이격된 전해질 박층을 갖는 높은 탭 밀도의 전극 내에 밀접하게 채우고 고도로 배향시킬 수 있다. 얻어진 슈퍼커패시터의 비커패시턴스 값은 466 F/g 및 595 F/㎤이며, 이는 종래의 조합된 슬러리 코팅, 건조, 적층 및 전해질 주입 과정에 의해 제조된 이의 종래의 대응물의 324 F/g 및 244 F/㎤보다 훨씬 더 높다. 이 차이는 매우 크며, 예상치 못한 것이다.
실시예 9: 다양한 슈퍼커패시터 셀의 평가에 대한 세부사항
대부분의 조사된 실시예에서, 본 발명의 압연식 슈퍼커패시터 셀 및 이들의 종래의 대응물 둘 모두를 제작하고, 평가하였다. 비교 목적을 위해, 후자의 셀을 종래의 전극의 슬러리 코팅, 전극의 건조, 애노드 층, 분리막 및 캐소드 층의 조립, 조립된 적층물의 포장 및 액체 전해질의 주입 과정에 의해 제조하였다. 종래의 셀에서, 전극(캐소드 또는 애노드)은 전형적으로 85% 전극 활물질(예를 들어, 그래핀, 활성탄, 무기 나노디스크, 등), 5% Super-P(아세틸렌 블랙-기반 전도성 첨가제) 및 10% PTFE로 구성되어 있으며, 이들을 혼합하고 Al 호일 상에 코팅하였다. 전극의 두께는 대략 100 ㎛이다. 각각의 샘플에 있어서, 코인-크기의 셀 및 파우치 셀 둘 모두를 글로브박스에서 조립하였다. 용량은 아빈(Arbin) SCTS 전기화학 시험 기기를 이용하여 정전류 실험(galvanostatic experiment)에 의해 측정되었다. 순환 전압전류법(cyclic voltammetry; CV) 및 전기화학 임피던스 분광학(electrochemical impedance spectroscopy; EIS)을 전기화학적 워크스테이션(electrochemical workstation; CHI 660 시스템, 미국) 상에서 수행하였다.
전기화학적 성능을 평가하기 위해 샘플에 대해 정전류 충/방전 시험을 수행하였다. 정전류 시험을 위해, 비용량(q)을 하기와 같이 계산한다:
[식 1]
Figure 112019124113398-pct00004
상기 식에서, I는 정전류(단위: ㎃)이고, t는 시간(단위: 시간)이고, m은 캐소드 활물질 질량(단위: g)이다. 전압(V)을 이용하여 비에너지(E)를 하기와 같이 계산한다:
[식 2]
Figure 112019124113398-pct00005
비전력(P)를 하기와 같이 계산할 수 있다:
[식 3]
Figure 112019124113398-pct00006
상기 식에서, t는 총 충전 또는 방전 단계 시간(단위: 시간)이다.
셀의 비커패시턴스(C)는 전압 대 비용량 도표의 각각의 지점에서의 기울기로 나타낸다:
[식 4]
Figure 112019124113398-pct00007
각각의 샘플에 대해, 몇몇 전류 밀도(충/방전율을 나타냄)를 이용하여 전기화학적 반응을 측정하여 라곤 도표(전력 밀도 대 에너지 밀도)의 구축에 요구되는 에너지 밀도 및 전력 밀도 값을 계산할 수 있게 되었다.
실시예 10: 달성 가능한 전극 탭 밀도 및 슈퍼커패시터 셀의 전기화학적 성능에 미치는 이의 효과
본 발명의 공정에 의해 0.1 g/㎤ 내지 1.7 g/㎤의 임의의 실제 탭 밀도를 갖는 그래핀 전극을 생산할 수 있다. 종래의 공정에 의해 제조된 그래핀-기반 슈퍼커패시터 전극이 0.3 g/㎤ 미만, 보다 전형적으로 << 0.2 g/㎤ 및 가장 전형적으로 << 0.1 g/㎤로 제한된다는 것이 주지될 수 있다. 또한, 앞서 논의된 바와 같이, 이러한 종래의 공정을 이용하여 보다 얇은 전극만이 제조될 수 있다. 참고로, 활성탄-기반 전극은 전형적으로 0.3 g/㎤ 내지 0.5 g/㎤의 탭 밀도를 나타낸다.
다양한 탭 밀도를 갖는 일련의 EDLC 전극을 동일한 전해질-함침 그래핀 판상형 구조체 배치로부터 제조하였지만, 다른 정도로 롤-가압하고, 롤 형상으로 권취하였다. 전극의 용적 및 중량을 전해질 제거 이전 및 이후, 및 롤-가압 이전 및 이후에 측정하였다. 이러한 측정에 의해 본 발명자들은 건조된 전극의 탭 밀도를 추정할 수 있게 된다(습윤 전극 용적/중량 - 전해질의 실제 흡수량). 비교 목적을 위해, 유사한 두께(70 ㎛ 내지 75 ㎛)의 그래핀-기반 전극을 종래의 슬러리 코팅 공정(습식-건식-습식 과정)을 이용하여 또한 제조하였다. 유기 전해질(아세토니트릴)을 이용한 이들 슈퍼커패시터의 전극 비커패시턴스 값은 도 4에 요약되어 있다. 이러한 데이터로부터 이루어질 수 있는 몇몇 중요한 관찰이 존재한다:
(A) 유사한 전극 두께를 고려할 때, 본 발명의 그래핀 슈퍼커패시터는 종래의 공정에 의해 제조된 상응하는 그래핀-기반 전극의 중량 비커패시턴스(138 F/g 내지 150 F/g)와 비교하여 훨신 더 높은 중량 비커패시턴스(270 F/g 내지 333 F/g)을 나타낸다(모두 EDLC 단독 기준임).
(B) 종래의 방법에 의해 제조된 전극의 달성 가능한 가장 높은 탭 밀도는 0.14 g/㎤ 내지 0.28 g/㎤이다. 이에 반해, 본 발명의 공정에 의하면 (이러한 일련의 샘플 단독을 기초로 하여) 0.35 g/㎤ 내지 1.64 g/㎤의 탭 밀도를 달성하는 것을 가능하게 된다. 이러한 전례가 없는 값은 활성탄 전극의 값(0.3 내지 0.5 g/㎤)을 큰 차이로 더욱 능가한다.
(C) 본 발명의 그래핀 전극은 최대 531 F/㎤의 용적 비커패시턴스를 나타내는데, 이는 또한 전례가 없는 값이다. 이에 반해, 종래의 방법에 따라 제조된 그래핀 전극은 21 F/㎤ 내지 40 F/㎤ 범위의 비커패시턴스를 나타낸다. 이 차이는 매우 크다.
도 5에는 전극 활물질로서의 질소-도핑된 그래핀 시트 및 전해질로서의 EMIMBF4 이온성 액체를 함유하는 2 세트의 대칭 슈퍼커패시터(EDLC) 셀의 라곤 도표(중량 및 용적 전력 밀도 대 에너지 밀도)이 도시되어 있다. 2개의 일련의 슈퍼커패시터 중 하나는 본 발명의 일 실시형태에 따라 제조된 압연식 그래핀 전극을 기초로 한 것이며, 다른 하나는 종래의 전극의 슬러리 코팅에 의한 것이다. 이러한 데이터로부터 몇몇 중요한 관찰이 이루어질 수 있다:
(A) 본 발명의 방법에 의해 제조된 슈퍼커패시터 셀(압연식 셀)의 중량 및 용적 에너지 밀도 및 전력 밀도 둘 모두는 종래의 방법을 통해 제조된 이들의 대응물("종래"으로서 나타냄)보다 훨씬 더 높다. 이 차이는 매우 크며, 주로 본 발명의 압연식 셀과 연관된 높은 활물질 질량 부하량(20 ㎎/㎠ 초과), 활물질 중량/용적 대비 오버헤드(비활성) 성분의 비율 감소, 결합제 수지 없음, 본 발명의 방법이 (스페이서로서 역할을 하는 사전-함침된 전해질로 인해) 그래핀 시트의 재적층 없이, 그리고 임의의 건식 스팟(액체 전해질에 접근 불가능한 공간)을 형성하지 않고 더욱 효과적으로 그래핀 시트를 함께 채우는 능력에서 기인한 것이다.
(B) 종래의 방법에 의해 제조된 셀에 있어서, 용적 에너지 밀도 및 용적 전력 밀도의 절대 크기는 종래의 슬러리 코팅 방법에 의해 제조된 단리된 그래핀 시트-기반 전극의 매우 낮은 탭 밀도(0.28 g/㎤의 채우기 밀도)로 인해 이들의 중량 에너지 밀도 및 중량 전력 밀도보다 훨씬 더 낮다.
(C) 이에 반해, 본 발명의 방법에 의해 제조된 셀에 있어서, 용적 에너지 밀도 및 용적 전력 밀도의 절대 크기는 본 발명의 방법에 의해 제조된 그래핀-기반 전극의 비교적 높은 탭 밀도(1.2 g/㎤의 채우기 밀도)로 인해 이들의 중량 에너지 밀도 및 중량 전력 밀도의 절대 크기보다 더 높다.
도 6은 2개의 순수 그래핀-기반 EDLC 슈퍼커패시터의 라곤 도표를 보여주는 것으로, 하나는 압연식 셀이고, 다른 하나는 종래의 셀이다. 이 데이터에 따르면 집전체 평면에 수직으로 실행되는 롤 너비를 갖는 롤 전극이 종래의 전극과 비교하여 전하의 전기 이중층을 빠르게 형성시키는 데 보다 효과적인 것으로 나타나 있다. 일부 종래의 방법(예를 들어, CVD)이 집전체의 표면 상에 그래핀 시트를 증착시키고, 이에 수직인 그래핀 시트를 증착시킬 수 있을지라도, 이들 방법은 높은 탭 밀도 및 매우 큰 두께를 갖는 전극을 형성할 수 없다. 이 같은 CVD 전극을 함유하는 슈퍼커패시터가 활물질 중량 당 높은 비커패시턴스를 나타낼 수 있을지라도, 단위 셀 중량 당 커패시턴스 및 저장된 에너지는 매우 낮으며, 셀 용적에 기초한 에너지 밀도는 훨씬 더 낮다. 이에 반해, 본 발명의 일 실시형태에 따라 제조된 슈퍼커패시터 셀은 단위 셀 중량 당 및 단위 셀 용적 당 예외적인 에너지 밀도 및 전력 밀도를 나타낸다(예를 들어, 21.4 Wh/ℓ 및 25.0 kW/ℓ).
도 7에는 각각 그래핀-폴리아닐린(PANi-Gn) 산화/환원 쌍-기반 압연식 및 비압연식 전극을 갖는 2개의 그래핀-전도성 중합체 산화/환원 슈퍼커패시터(슈도커패시터)의 라곤 도표가 요약되어 있다. 둘 모두는 Na2SO4수성 전해질을 함유한다. 이번에도, 압연식 슈퍼커패시터는 종래의 셀과 비교하여 보다 높은 에너지 밀도 및 보다 높은 전력 밀도를 나타낸다.
도 8에는 캐소드 활물질로서의 순수 그래핀 시트, 애노드 활물질로서의 사전-리튬화된 흑연 입자 및 유기 액체 전해질로서의 리튬 염 (LiPF6)-PC/DEC를 함유하는 리튬 이온 커패시터(LIC) 셀의 라곤 도표가 도시되어 있다. 이 데이터는 캐소드가 본 발명의 전해질-그래핀 압축 및 압밀 방법(압연식 셀) 및 종래의 전극의 슬러리 코팅에 의해 제조되는 LIC 둘 모두에 대한 것이다. 이들 데이터에 따르면 압연식 LIC 셀의 중량 및 용적 에너지 밀도 및 전력 밀도 둘 모두는 종래의 방법을 통해 제조된 이들의 대응물보다 훨씬 더 높은 것으로 나타나 있다. 이번에도, 이 차이는 매우 크고, 주로 본 발명의 압연식 셀과 연관된 높은 활물질 질량 부하량(캐소드 측에서 25 ㎎/㎠ 초과), 활물질 중량/용적 대비 오버헤드(비활성) 성분의 비율 감소, 결합제 수지 없음, 본 발명의 방법이 그래핀의 재적층 없이 그리고 전해질-결여 건식 스팟 없이 보다 효과적으로 그래핀 시트를 함께 채우는 능력에 기인한 것이다.
종래의 방법에 의해 제조된 LIC 셀에 있어서, 용적 에너지 밀도 및 용적 전력 밀도의 절대 크기는 종래의 슬러리 코팅 방법에 의해 제조된 그래핀-기반 캐소드의 매우 낮은 탭 밀도(0.28 g/㎤의 채우기 밀도)로 인해 이들의 중량 에너지 밀도 및 중량 전력 밀도의 절대 크기보다 훨씬 더 낮다. 이에 반해, 본 발명의 방법에 의해 제조된 LIC 셀에 있어서, 용적 에너지 밀도 및 용적 전력 밀도의 절대 크기는 본 발명의 방법에 의해 제조된 그래핀-기반 캐소드의 비교적 높은 탭 밀도로 인해 이들의 중량 에너지 밀도 및 중량 전력 밀도의 절대 크기보다 더 높다.
많은 연구자들이 실행한 바와 같이, 라곤 도표에서 활물질 중량 단독의 단위 당 에너지 및 전력 밀도에 대한 보고가 조립된 슈퍼커패시터 셀의 성능에 대한 현실적인 그림을 제공하지 못할 수 있음을 지적하는 것은 중요하다. 기타 장치 성분의 중량도 또한 고려되어야 한다. 집전체, 전해질, 분리막, 결합제, 커넥터 및 포장재를 포함하는 이들 오버헤드 성분은 비활물질이며, 이는 전하 저장량에 기여하지 않는다. 이들은 장치에 중량 및 체적만을 부가한다. 따라서, 오버헤드 성분 중량의 상대적 비율을 줄이고 활물질 비율을 증가시키는 것이 바람직하다. 그러나, 종래의 슈퍼커패시터 생산 공정을 이용하여 이러한 목표를 달성하는 것은 불가능하였다. 본 발명에서는 슈퍼커패시터 분야에서 오랫동안 지속되어 왔던 이러한 가장 심각한 문제가 극복된다.
150 ㎛의 전극 두께를 갖는 상업용 슈퍼커패시터에서, 활물질(즉, 활성탄)의 중량은 포장된 셀의 총 질량의 약 30%를 차지한다. 이로 인해, 활물질 중량 단독을 기초로 하는 특징으로부터 장치(셀)의 에너지 밀도 또는 전력 밀도를 추정하기 위해 종종 3 내지 4의 인자가 사용된다. 대부분의 과학 논문에서, 보고된 특성은 전형적으로 활물질 중량 단독에 기초로 한 것이며, 전극은 전형적으로 매우 얇다(<< 100 ㎛ 및 대부분은 << 50 ㎛). 활물질 중량은 전형적으로 총 장치 중량에 대해 5% 내지 10%인데, 이는 실제 셀(장치) 에너지 밀도 또는 전력 밀도가 상응하는 활물질 중량-기반 값을 10 내지 20의 인자로 나눔으로써 얻어질 수 있다는 것을 의미한다. 이러한 인자를 고려한 후, 이들 논문에 보고된 특성은 상업용 슈퍼커패시터의 특성보다 실제로 더 양호한 것으로 보이지 않는다. 따라서, 과학 논문 및 특허 출원에서 보고된 슈퍼커패시터의 성능 데이터를 판독하고 해석할 때 매우 신중해야 한다.
슈퍼커패시터의 전극 두께가 장치 성능의 최적화를 위해 자유롭게 조절될 수 있는 설계 파라미터임을 고려할 수 있지만, 실제로 슈퍼커패시터의 두께는 제작이 제한적이고, 특정 두께 수준을 초과하는 양호한 구조적 완전성을 갖는 전극을 생산할 수 없다. 본 연구에 따르면 이러한 문제는 그래핀-기반 전극에서 더욱 더 심각한 것으로 추가로 나타나 있다. 본 발명에서는 슈퍼커패시터와 연관된 이러한 매우 중요한 문제가 해결된다.
본 발명의 공정에 따르면 본 발명자들은 전형적으로 ㎛ 내지 ㎝ 단위(보다 더 두꺼움)의 큰 롤 너비(분리막 평면에 수직이며, 이로 인해 종래의 셀의 전극 두께와 같음)를 갖는 그래핀-기반 압연식 전극을 제조하는 것이 가능하게 된다. 롤 너비에 대한 제한은 없다. 그러나, 사실상 본 발명자들은 전형적으로 300 ㎛ 내지 수 ㎝의 롤 너비를 갖는 그래핀 전극 롤을 제조한다. 이에 반해, 종래의 습식-건식-습식 공정에서는 두께가 200 ㎛를 초과하는 그래핀 전극의 생산이 허용되지 않는다.
실시예 11: 셀에서 달성 가능한 활물질 중량 비율(%) 및 슈퍼커패시터 셀의 전기화학적 성능에 미치는 이의 효과
활물질 중량이 포장된 상업용 슈퍼커패시터의 총 질량의 최대 약 30%를 차지하기 때문에, 활물질 단독의 성능 데이터로부터 장치의 에너지 밀도 또는 전력 밀도를 추론하기 위해 30%의 인자가 이용되어야 한다. 따라서, 20 Wh/㎏의 활성탄의 에너지 밀도(즉, 활물질 중량 단독을 기준으로 함)는 포장된 셀의 약 6 Wh/㎏으로 변환될 것이다. 그러나, 이러한 추정은 상업용 전극의 두께 및 밀도(탄소 전극의 경우 150 ㎛ 또는 최대 약 10 ㎎/㎠)와 유사한 두께 밀 밀도를 갖는 전극에 대해서만 유효하다. 동일한 활물질의 전극이 보다 얇거나 보다 가볍다는 것은 총 셀 중량에 기초하여 에너지 또는 전력 밀도가 보다 더 낮다는 것을 의미할 것이다. 따라서, 활물질 비율이 높은 슈퍼커패시터 셀을 생산하는 것이 바람직할 수 있다. 불행하게도, 활성탄-기반 슈퍼커패시터의 경우에 40 중량% 초과 또는 그래핀-기반 슈퍼커패시터의 경우에 20 중량% 초과의 활물질 비율을 달성하는 것은 이전에는 가능한 것이 아니었다.
본 발명의 압연식 셀 전략에 따르면 슈퍼커패시터가 모든 조사된 활물질에 대한 이들 한계를 넘을 수 있게 한다. 사실상, 본 발명은, 필요한 경우, 90% 초과의 활물질 비율, 그러나 전형적으로는 20%에서 85%로, 보다 전형적으로는 30%에서 80%로, 더욱 더 전형적으로는 40%에서 75%로, 및 가장 전형적으로는 50%에서 75%로 활물질 비율을 상승시키는 것을 가능하게 한다. 예를 들어, 도 9는 그래핀-기반 EDLC 슈퍼커패시터(유기 액체 전해질 함유)에서 달성 가능한 활물질 비율(활물질 중량/총 셀 중량)에 대해 플롯팅된 셀-수준 중량 에너지 밀도를 보여준다. 53.4 Wh/㎏ 및 64.5 Wh/ℓ의 예외적인 셀-수준 에너지 밀도가 달성되었는데, 이는 (그래핀-기반 슈퍼커패시터뿐만 아니라) 모든 EDLC 슈퍼커패시터에 대해 지금까지 보고된 것 중 가장 높은 값이다.
결론적으로, 본 발명자들은 완전히 새롭고, 신규하고, 예상치 못하고, 명백히 구별되는 부류의 슈퍼커패시터를 성공적으로 개발하였으며, 이러한 슈퍼커패시터는 이온 전달 및 전기 이중층의 형성에 도움이 되는 바람직한 방향으로 정렬되어 있는, 고도로 전도성이고 배향된 그래핀 시트를 함유하는 압연식 전극을 갖는다. 전해질에 의해 이격되어 있고 분리막 평면에 수직인 롤 너비를 갖는, 밀접하게 채워지고 고도로 배향된 그래핀 시트를 함유하는 이들 전극은 셀 중량 또는 셀 용적 단위 당 놀랍고도 전례가 없이 높은 에너지 밀도 및 전력 밀도를 나타내는 압연식 슈퍼커패시터를 형성하였다.

Claims (30)

  1. 애노드, 캐소드, 상기 애노드 및 상기 캐소드를 전자적으로 분리하는 다공성 분리막, 및 상기 애노드 및 상기 캐소드와 이온 접촉을 하는 전해질을 포함하는 압연식 슈퍼커패시터로서,
    상기 애노드는 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 애노드 활물질의 애노드 권취롤을 함유하며, 여기서 상기 애노드 활물질은 상기 애노드 롤 길이 및 상기 애노드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고/하거나; 상기 캐소드는 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하며, 여기서 상기 캐소드 활물질은 상기 캐소드 롤 길이 및 상기 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하고; 및 상기 애노드 롤 너비 및/또는 상기 캐소드 롤 너비는 상기 분리막에 실질적으로 수직이며,
    상기 애노드 또는 상기 캐소드 내의 상기 전해질 및 상기 단리된 그래핀 시트는 상기 애노드 롤 또는 상기 캐소드 롤로 권취되는 전해질-함침 판상형 그래핀 구조체 내로 조립되며,
    상기 단리된 그래핀 시트는 0.3 ㎚ 내지 10 ㎚의 두께의 전해질 박층에 의해 교대로 이격되고, 상기 전해질이 상기 단리된 그래핀 시트들 사이의 공간 내로 사전-로딩되어 상기 단리된 그래핀 시트가 상기 전해질로 사전-습윤화되며(pre-wetted), 상기 판상형 그래핀 구조체는 상기 전해질이 제거된 채로 상기 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖으며,
    상기 애노드 및/또는 상기 캐소드에는 건식 반점(dry spots)이 존재하지 않는,
    압연식 슈퍼커패시터.
  2. 제1항에 있어서, 상기 단리된 그래핀 시트는 순수 그래핀 또는 비순수 그래핀 물질로부터 선택되고, 2 중량% 초과의 비탄소 원소 함량을 갖는 상기 비순수 그래핀 물질은 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화된 그래핀, 질화 그래핀, 화학적으로 작용화된 그래핀, 도핑된 그래핀 또는 이들의 조합으로부터 선택되는 것인 압연식 슈퍼커패시터.
  3. 제1항에 있어서, 상기 단리된 그래핀 시트는 고유 전도성 중합체, 전이 금속 산화물 및/또는 유기 분자로부터 선택되는 산화/환원 쌍 파트너의 나노규모의 코팅 또는 입자에 부착되거나 이와 결합하며, 여기서 상기 산화/환원 쌍 파트너 및 상기 그래핀 시트는 슈도커패시턴스(pseudocapacitance)를 위한 산화/환원 쌍을 형성하는 것인 압연식 슈퍼커패시터.
  4. 제3항에 있어서, 상기 고유 전도성 중합체는 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리푸란, 설폰화된 폴리아닐린, 설폰화된 폴리피롤, 설폰화된 폴리티오펜, 설폰화된 폴리푸란, 설폰화된 폴리아세틸렌 또는 이들의 조합으로부터 선택되는 것인 압연식 슈퍼커패시터.
  5. 제1항에 있어서, 상기 애노드에 연결되거나 이와 일체형인 애노드 탭, 및 상기 캐소드에 연결되거나 이와 일체형인 캐소드 탭을 추가로 함유하는 것인 압연식 슈퍼커패시터.
  6. 제1항에 있어서, 상기 애노드, 상기 캐소드, 상기 분리막 및 상기 전해질을 내부에 동봉하여 밀봉형 전지를 형성하는 케이스를 추가로 포함하는 것인 압연식 슈퍼커패시터.
  7. 제1항에 있어서, 상기 애노드 활물질의 애노드 권취롤은 (a) 2개의 일차 표면을 갖되, 상기 일차 표면 중 하나 또는 둘 모두가 상기 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 상기 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유하는 것인 압연식 슈퍼커패시터.
  8. 제1항에 있어서, 상기 캐소드 활물질의 캐소드 권취롤은 (a) 2개의 일차 표면을 갖되, 상기 일차 표면 중 하나 또는 둘 모두가 상기 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅되어 있는 고체 지지 기판 층, 또는 (b) 상기 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 함침되어 있는 기공을 갖는 다공성 지지 기판 층을 함유하는 것인 압연식 슈퍼커패시터.
  9. 삭제
  10. 제1항에 있어서, 상기 전해질은 수성 전해질, 유기 전해질, 이온성 액체 전해질, 또는 유기 전해질과 이온성 전해질의 혼합물을 함유하는 것인 압연식 슈퍼커패시터.
  11. 애노드 집전체, 애노드, 캐소드, 캐소드 집전체, 상기 애노드와 상기 캐소드를 전자적으로 분리하는 이온 투과성 분리막, 및 상기 애노드 및 상기 캐소드와 이온 접촉을 하는 전해질을 포함하는 압연식 슈퍼커패시터로서,
    상기 애노드 및/또는 상기 캐소드는 두께가 5 ㎚ 미만인 전해질 박층에 의해 교대로 이격되어 있는 다수의 단리된 그래핀 시트로 구성되어 있는 전해질-함침 판상형 그래핀 구조체의 권취롤을 함유하고, 상기 전해질이 상기 단리된 그래핀 시트들 사이의 공간 내로 사전-로딩되어 상기 단리된 그래핀 시트가 상기 전해질로 사전-습윤화되며(pre-wetted),
    상기 다수의 그래핀 시트는 실질적으로 상기 분리막에 수직인 목적하는 방향을 따라 정렬되어 있으며, 여기서 상기 판상형 그래핀 구조체는 상기 전해질이 제거된 채로 상기 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖으며,
    상기 애노드 및/또는 상기 캐소드에는 건식 반점(dry spots)이 존재하지 않는갖는, 압연식 슈퍼커패시터.
  12. 롤 길이, 롤 너비 및 롤 두께를 갖고, 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 단리된 그래핀 시트로 구성되어 있는 전해질-함침 판상형 그래핀 구조를 함유하는 슈퍼커패시터 전극 롤로서,
    전해질이 상기 단리된 그래핀 시트들 사이의 공간 내로 사전-로딩되어 상기 단리된 그래핀 시트가 상기 전해질로 사전-습윤화되며(pre-wetted),
    상기 다수의 그래핀 시트는 실질적으로 상기 롤 길이 및 롤 너비에 평행하고 상기 롤 두께에 수직인 목적하는 방향을 따라 정렬되어 있고, 상기 판상형 그래핀 구조체는 상기 전해질이 제거된 채로 상기 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖으며,
    상기 슈퍼커패시터 전극 롤에는 건식 반점(dry spots)이 존재하지 않는,는 것인 압연식 슈퍼커패시터.
  13. 제1항에 있어서, 상기 압연식 슈퍼커패시터는 리튬 이온 커패시터 또는 나트륨 이온 커패시터이며, 이때 상기 캐소드는 상기 캐소드 롤 길이 및 상기 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 갖는 상기 캐소드 활물질의 캐소드 권취롤을 함유하고; 상기 애노드는 사전-리튬화(prelithiation)된 애노드 활물질 또는 사전-나트륨화(presodiation)된 애노드 활물질을 함유하는 것인 압연식 슈퍼커패시터.
  14. 제13항에 있어서, 상기 애노드는 고체 또는 다공성 지지 기판 상에 코팅된 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질 층의 하나의 층 또는 2개의 층의 롤을 함유하는 것인 압연식 슈퍼커패시터.
  15. 제11항에 있어서, 상기 압연식 슈퍼커패시터는 리튬 이온 커패시터 또는 나트륨 이온 커패시터이며, 이때 상기 캐소드는 캐소드 롤 길이 및 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 갖는 캐소드 활물질의 캐소드 권취롤을 함유하고; 상기 애노드는 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질을 함유하는 것인 압연식 슈퍼커패시터.
  16. 제15항에 있어서, 상기 애노드는 고체 또는 다공성 지지 기판 상에 코팅된 사전-리튬화된 애노드 활물질 또는 사전-나트륨화된 애노드 활물질 층의 하나의 층 또는 2개의 층의 롤을 함유하는 것인 압연식 슈퍼커패시터.
  17. 내부가 직렬로 연결되어 있는 제1항의 압연식 슈퍼커패시터를 복수로 함유하는 슈퍼커패시터.
  18. 내부가 병렬로 연결되어 있는 제1항의 압연식 슈퍼커패시터를 복수로 함유하는 슈퍼커패시터.
  19. 제1항의 압연식 슈퍼커패시터를 생산하기 위한 공정으로서,
    (A) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅 또는 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 애노드 롤을 제조하는 단계;
    (B) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅 또는 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 캐소드 롤을 제조하는 단계로서, 적어도 상기 애노드 롤 또는 상기 캐소드 롤은 상기 애노드 롤 두께 또는 캐소드 롤 두께에 수직으로 배향되어 있는 단리된 그래핀 시트를 함유하는 단계;
    (C) 상기 애노드 롤, 상기 캐소드 롤, 및 상기 애노드 롤과 상기 캐소드 롤 사이의 이온 전도 분리막 층을 배열하고 채워, 상기 애노드 롤 너비 및/또는 상기 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및
    (D) 상기 슈퍼커패시터 조립체를 보호 케이스에 삽입하기 이전 또는 이후에 전해질을 상기 슈퍼커패시터 조립체 내에 함침시켜 압연식 슈퍼커패시터를 형성하는 단계를 포함하는, 압연식 슈퍼커패시터를 생산하기 위한 공정.
  20. 제19항에 있어서, 다공성 지지 기판은 금속 발포체, 금속 웹 또는 스크린, 천공된 금속 시트-기반 구조, 금속 섬유 매트, 금속 나노와이어 매트, 전도성 중합체 나노섬유 매트, 전도성 중합체 발포체, 전도성 중합체-코팅된 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리된 흑연 발포체 또는 이들의 조합으로부터 선택되는 전기 전도성 다공성 층을 함유하는 것인 공정.
  21. 제1항의 압연식 슈퍼커패시터를 생산하기 위한 공정으로서,
    (a) 애노드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제를 함유하는 애노드를 제조하는 단계;
    (b) 캐소드 활물질, 선택적인 전도성 첨가제 및 선택적인 결합제로 코팅 및 함침되어 있는 고체 또는 다공성 지지 기판 층을 롤 형상으로 압연 또는 권취함으로써 캐소드 롤을 제조하는 단계로서, 상기 캐소드 활물질은 상기 캐소드 롤 길이 및 상기 캐소드 롤 너비에 의해 한정되는 평면에 실질적으로 평행하게 배향되어 있는 단리된 그래핀 시트를 함유하는 단계;
    (c) 상기 애노드, 상기 캐소드 롤, 및 상기 애노드와 상기 캐소드 롤 사이의 이온 전도 분리막 층을 배열하고 채워, 상기 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및
    (d) 상기 슈퍼커패시터 조립체를 보호 케이스에 삽입하기 이전 또는 이후에 전해질을 상기 슈퍼커패시터 조립체 내에 함침시켜 압연식 슈퍼커패시터를 형성하는 단계를 포함하는, 압연식 슈퍼커패시터를 생산하기 위한 공정.
  22. 제1항의 압연식 슈퍼커패시터를 생산하기 위한 공정으로서,
    (a) 전해질-함침 판상형 그래핀 구조체 층을 애노드 롤 길이, 애노드 롤 너비 및 애노드 롤 두께를 갖는 롤 형상으로 권취함으로써 애노드 롤을 제조하는 단계로서, 상기 전해질-함침 판상형 그래핀 구조체는 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있고, 여기서 상기 다수의 그래핀 시트는 실질적으로 상기 애노드 롤 길이 및 애노드 롤 너비에 평행하고 상기 애노드 롤 두께에 수직인 목적하는 방향을 따라 배열되어 있고, 상기 판상형 그래핀 구조체는 상기 전해질이 제거된 채로 상기 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는 단계;
    (b) 전해질-함침 판상형 그래핀 구조체 층을 캐소드 롤 길이, 캐소드 롤 너비 및 캐소드 롤 두께를 갖는 롤 형상으로 권취함으로써 캐소드 롤을 제조하는 단계로서, 상기 전해질-함침 판상형 그래핀 구조체는 두께가 0.3 ㎚ 내지 10 ㎚인 전해질 박층에 의해 교대로 이격되어 있는 다수의 그래핀 시트로 구성되어 있으며, 여기서 상기 다수의 그래핀 시트는 실질적으로 상기 캐소드 롤 길이 및 캐소드 롤 너비에 평행하고 상기 캐소드 롤 두께에 수직인 목적하는 방향을 따라 배열되어 있는 단계;
    (c) 상기 애노드 롤, 상기 캐소드 롤, 및 상기 애노드 롤과 상기 캐소드 롤 사이의 이온 전도 분리막을 함께 배열하여, 상기 애노드 롤 너비 및/또는 캐소드 롤 너비 방향이 분리막 평면에 실질적으로 수직이 되는 방식으로 슈퍼커패시터 조립체를 형성하는 단계; 및
    (d) 상기 슈퍼커패시터 조립체를 보호 케이스에 넣고 밀봉하여 상기 압연식 슈퍼커패시터를 형성하는 단계를 포함하는, 압연식 슈퍼커패시터를 생산하기 위한 공정.
  23. 제22항에 있어서, 상기 애노드 롤 또는 상기 캐소드 롤 내의 상기 전해질-함침 판상형 그래핀 구조체 층은,
    (A) 액체 또는 겔 전해질에 분산되어 있는 다수의 단리된 그래핀 시트를 갖는 그래핀 분산액을 제조하는 단계;
    (B) 상기 그래핀 분산액에 상기 다수의 그래핀 시트 및 상기 전해질을 층 평면 및 층 두께를 갖는 상기 전해질-함침 판상형 그래핀 구조체 층으로 조립하도록 하는 강제 조립 과정을 가하는 단계로서, 상기 다수의 그래핀 시트는 0.4 ㎚ 내지 10 ㎚의 두께를 갖는 전해질 박층에 의해 교대로 이격되어 있고, 상기 다수의 그래핀 시트는 실질적으로 상기 층 평면에 평행하고 상기 층 두께 방향에 수직인 목적하는 방향을 따라 정렬되어 있으며, 여기서 상기 판상형 그래핀 구조체는 상기 전해질이 제거된 채로 상기 판상형 그래핀 구조체의 건조 상태에서 측정할 때 0.5 g/㎤ 내지 1.7 g/㎤의 물리적 밀도 및 50 ㎡/g 내지 3,300 ㎡/g의 비표면적을 갖는 단계; 및
    (C) 상기 전해질-함침 판상형 그래핀 구조체 층을 롤 형상으로 권취하는 단계를 포함하는 과정에 의해 제조되는 것인 공정.
  24. 제23항에 있어서, 상기 강제 조립 과정은 상기 그래핀 분산액의 제1 층을 지지 컨베이어의 표면 상에 도입하고, 상기 컨베이어 상에 지지된 그래핀 분산액 층을 적어도 한 쌍의 가압 롤러를 통해 구동하여 상기 그래핀 분산액 층의 두께를 줄이고 전해질-함침 판상형 그래핀 구조체 층을 형성하기 위해 상기 컨베이어의 표면에 평행한 방향을 따라 상기 다수의 그래핀 시트를 배열하는 단계를 포함하는 것인 공정.
  25. 제24항에 있어서, 상기 그래핀 분산액의 제2 층을 상기 전해질-함침 판상형 그래핀 구조체 층의 표면 상에 도입하여 2층 판상형 구조체를 형성하고, 적어도 한 쌍의 가압 롤러를 통해 상기 2층 판상형 구조체를 구동하여 상기 그래핀 분산액의 제2 층의 두께를 줄이고 전해질-함침 판상형 그래핀 구조체 층을 형성하기 위해 상기 컨베이어의 표면에 평행한 방향을 따라 상기 다수의 그래핀 시트를 배열하는 단계를 추가로 포함하는 것인 공정.
  26. 제24항에 있어서, 상기 전해질-함침 판상형 구조체를 압축 또는 롤-가압하여 상기 함침된 판상형 구조체 내의 전해질 박층 두께를 줄이고, 그래핀 시트의 배향을 개선하고, 상기 슈퍼커패시터 전극을 형성하기 위해 상기 함침된 판상형 그래핀 구조체 밖으로 과량의 전해질을 압착해 내는 단계를 추가로 포함하는 것인 공정.
  27. 제24항에 있어서, 상기 공정은 롤-투-롤 공정(roll-to-roll process)이며, 여기서 상기 강제 조립 과정은 공급기 롤러에서 증착 구역으로 상기 지지 컨베이어를 연속 필름 형태로 공급하는 단계, 연속적 또는 간헐적으로 상기 그래핀 분산액을 상기 지지 컨베이어 필름의 표면 상에 증착하여 그 상부에 상기 그래핀 분산액 층을 형성하는 단계, 및 수집기 롤러 상의 컨베이어 필름에 지지된 상기 전해질-함침 판상형 그래핀 구조체 층을 수집하는 단계를 포함하는 것인 공정.
  28. 제24항에 있어서, 상기 전해질-함침 판상형 그래핀 구조체를 다수의 롤로 권취하기 이전에 목적하는 치수를 갖는 다수의 시트로 절단 또는 슬릿(slit)하는 단계를 추가로 포함하는 것인 공정.
  29. 제24항에 있어서, 상기 전해질-함침 판상형 그래핀 구조체를 집전체에 부착하는 단계로서, 상기 그래핀 시트는 상기 집전체의 일차 표면에 평행하게 배열되는 단계를 추가로 포함하는 것인 공정.
  30. 제23항에 있어서, 상기 그래핀 분산액은, 상기 그래핀 분산액을 수득하기에 충분한 기간 동안 반응 온도에서 반응 용기 내의 흑연 물질을 분말 또는 섬유 형태로 산화 액체에 침지함으로써 제조되는 그래핀 산화물 분산액을 함유하고, 여기서 상기 흑연 물질은 천연 흑연, 인공 흑연, 메조상 탄소, 메조상 피치, 메조탄소 마이크로비드, 연질 탄소, 경질 탄소, 코크스, 탄소 섬유, 탄소 나노섬유, 탄소 나노튜브 또는 이들의 조합으로부터 선택되고, 상기 그래핀 산화물은 5 중량% 이상의 산소 함량을 갖는 것인 공정.
KR1020197035595A 2017-05-10 2018-03-29 압연식 슈퍼커패시터 및 생산 공정 KR102523842B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/591,483 2017-05-10
US15/591,483 US10903020B2 (en) 2017-05-10 2017-05-10 Rolled supercapacitor and production process
PCT/US2018/025109 WO2018208382A1 (en) 2017-05-10 2018-03-29 Rolled supercapacitor and production process

Publications (2)

Publication Number Publication Date
KR20200003867A KR20200003867A (ko) 2020-01-10
KR102523842B1 true KR102523842B1 (ko) 2023-04-21

Family

ID=64096623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035595A KR102523842B1 (ko) 2017-05-10 2018-03-29 압연식 슈퍼커패시터 및 생산 공정

Country Status (5)

Country Link
US (1) US10903020B2 (ko)
JP (1) JP7454378B2 (ko)
KR (1) KR102523842B1 (ko)
CN (1) CN110612586B (ko)
WO (1) WO2018208382A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784053B2 (en) * 2016-05-23 2020-09-22 Ivan Araujo Dayrell Graphene supercapacitor design and manufacture
WO2018152515A1 (en) 2017-02-20 2018-08-23 The Research Foundation For The State University Of New York Multi-cell multi-layer high voltage supercapacitor apparatus
US10916383B2 (en) * 2017-09-06 2021-02-09 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Multilayered graphene and methods of making the same
GB201721817D0 (en) * 2017-12-22 2018-02-07 Univ Manchester Production of graphene materials
CN109360745B (zh) * 2018-11-26 2020-07-17 阜阳师范学院 一种石墨烯复合电极的制备方法
RU2706015C1 (ru) * 2019-02-08 2019-11-13 Андрей Валерьевич Чеглаков Первичный химический источник тока на основе графена
FR3098003B1 (fr) * 2019-06-26 2022-07-15 Solvionic Procédé et dispositif de fabrication d'électrodes pour un supercondensateur à base de liquide ionique et procédé de fabrication d'un tel supercondensateur
KR102553610B1 (ko) * 2020-05-11 2023-07-11 한국과학기술연구원 사전리튬화 용액 및 이를 이용한 사전리튬화된 음극의 제조방법
KR102416184B1 (ko) * 2020-08-26 2022-07-05 경상국립대학교산학협력단 슈퍼 커패시터 전극 소재 및 이의 제조방법
CN112750977B (zh) * 2020-12-30 2022-04-15 宁德新能源科技有限公司 电极极片、电极组件、电化学装置、电子装置及制备方法
CN113871210B (zh) * 2021-08-30 2023-07-18 兰州大学 一种石墨烯纳米卷基电极材料及其制备方法与应用
CN113857482B (zh) * 2021-09-26 2023-04-07 广东航迈新材料科技有限公司 一种架空线缆用定向石墨烯复合铝导体杆材及其制备工艺
JP2023170689A (ja) * 2022-05-19 2023-12-01 株式会社マテリアルイノベーションつくば 電極材料、電極及びキャパシタ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880508A (en) 1988-02-12 1989-11-14 The United States Of America As Represented By The United States Department Of Energy Water-soluble conductive polymers
US5109070A (en) 1989-10-19 1992-04-28 Ohio State University Research Foundation Compositions of insulating polymers and sulfonated polyaniline compositions and uses thereof
JP2003504819A (ja) 1999-07-12 2003-02-04 エナジィ・ストーリッジ・システムズ・プロプライエタリー・リミテッド エネルギ蓄積装置
US7071258B1 (en) 2002-10-21 2006-07-04 Nanotek Instruments, Inc. Nano-scaled graphene plates
US6836098B1 (en) 2003-06-10 2004-12-28 O'brien Robert Neville Battery charging method using supercapacitors at two stages
US7623340B1 (en) 2006-08-07 2009-11-24 Nanotek Instruments, Inc. Nano-scaled graphene plate nanocomposites for supercapacitor electrodes
US7663340B1 (en) * 2007-04-02 2010-02-16 Neely Connie L Battery operated extension cord
US8497225B2 (en) * 2007-08-27 2013-07-30 Nanotek Instruments, Inc. Method of producing graphite-carbon composite electrodes for supercapacitors
US7948739B2 (en) 2007-08-27 2011-05-24 Nanotek Instruments, Inc. Graphite-carbon composite electrode for supercapacitors
US7875219B2 (en) 2007-10-04 2011-01-25 Nanotek Instruments, Inc. Process for producing nano-scaled graphene platelet nanocomposite electrodes for supercapacitors
US9190667B2 (en) 2008-07-28 2015-11-17 Nanotek Instruments, Inc. Graphene nanocomposites for electrochemical cell electrodes
US9085076B2 (en) 2012-02-16 2015-07-21 Nanotek Instruments, Inc. Surface-mediated cell-driven power tools and methods of operating same
US9437370B2 (en) * 2012-02-27 2016-09-06 Nanotek Instruments, Inc. Lithium-ion cell having a high-capacity anode and a high-capacity cathode
KR101726110B1 (ko) * 2012-11-15 2017-04-11 제이에무에나지 가부시키가이샤 축전 디바이스 및 축전 모듈
KR101995465B1 (ko) 2013-02-18 2019-07-03 삼성전자 주식회사 롤 형태를 갖는 전극 구조체, 이를 채용한 전극 및 전기소자, 및 상기 전극 구조체의 제조방법
US20150016022A1 (en) * 2013-07-08 2015-01-15 Samsung Corning Precision Materials Co., Ltd. Multi-layered graphene films, energy storage devices using multi-layered graphene films as electrodes, and methods of manufacturing multi-layered graphene films and energy storage devices
EP3066675B1 (en) * 2013-11-08 2020-04-29 The Regents Of The University Of California Three-dimensional graphene framework-based high-performance supercapacitors
WO2015138490A1 (en) * 2014-03-11 2015-09-17 Maxwell Technologies, Inc. Insulation for high voltage capacitors
US9742001B2 (en) * 2014-08-07 2017-08-22 Nanotek Instruments, Inc. Graphene foam-protected anode active materials for lithium batteries
US10361460B2 (en) * 2015-10-02 2019-07-23 Nanotek Instruments, Inc. Process for producing lithium batteries having an ultra-high energy density
US10276856B2 (en) 2015-10-08 2019-04-30 Nanotek Instruments, Inc. Continuous process for producing electrodes and alkali metal batteries having ultra-high energy densities
US9922775B2 (en) * 2015-10-13 2018-03-20 Nanotek Instruments, Inc. Continuous process for producing electrodes for supercapacitors having high energy densities
US9437372B1 (en) 2016-01-11 2016-09-06 Nanotek Instruments, Inc. Process for producing graphene foam supercapacitor electrode

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 미국 특허출원공개공보 US2014/0234680호(2014.08.21.) 1부.*
인용발명 2: 미국 특허공보 US9437372(2016.09.06.) 1부.*
인용발명 3: 미국 특허출원공개공보 US2016/0247637호(2016.08.25.) 1부.*
인용발명 4: 미국 특허출원공개공보 US2015/0262755호(2015.09.17.) 1부.*

Also Published As

Publication number Publication date
JP2020520100A (ja) 2020-07-02
KR20200003867A (ko) 2020-01-10
WO2018208382A1 (en) 2018-11-15
CN110612586A (zh) 2019-12-24
US10903020B2 (en) 2021-01-26
US20180330893A1 (en) 2018-11-15
CN110612586B (zh) 2022-07-29
JP7454378B2 (ja) 2024-03-22

Similar Documents

Publication Publication Date Title
KR102523842B1 (ko) 압연식 슈퍼커패시터 및 생산 공정
JP6952702B2 (ja) 高度配向および密充填グラフェンシートを有するスーパーキャパシタ電極および製造プロセス
US10083801B2 (en) Continuous process for producing electrodes for supercapacitors having high energy densities
US11120952B2 (en) Supercapacitor having a high volumetric energy density
US10957495B2 (en) Supercapacitor and electrode having cellulose nanofiber-spaced graphene sheets and production process
KR102493530B1 (ko) 높은 활성의 질량 부하량을 갖는 수퍼커패시터 전극 및 셀
US11450487B2 (en) Humic acid-based supercapacitors
KR102619011B1 (ko) 고도로 전도성인 그래핀 폼 전극을 갖는 슈퍼커패시터
KR102613400B1 (ko) 일체형 3d 그래핀-탄소 하이브리드 발포체-기반 전극을 갖는 수퍼커패시터
US10446333B2 (en) Rolled supercapacitor electrode having highly oriented flakes of exfoliated or expanded graphite and production process
US10804042B2 (en) Supercapacitor electrode having highly oriented and closely packed expanded graphite flakes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant