KR101031743B1 - Matrix converter and control method thereof - Google Patents

Matrix converter and control method thereof Download PDF

Info

Publication number
KR101031743B1
KR101031743B1 KR1020090096101A KR20090096101A KR101031743B1 KR 101031743 B1 KR101031743 B1 KR 101031743B1 KR 1020090096101 A KR1020090096101 A KR 1020090096101A KR 20090096101 A KR20090096101 A KR 20090096101A KR 101031743 B1 KR101031743 B1 KR 101031743B1
Authority
KR
South Korea
Prior art keywords
voltage
switches
inductor
matrix converter
state
Prior art date
Application number
KR1020090096101A
Other languages
Korean (ko)
Other versions
KR20110038908A (en
Inventor
이교범
박기우
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020090096101A priority Critical patent/KR101031743B1/en
Publication of KR20110038908A publication Critical patent/KR20110038908A/en
Application granted granted Critical
Publication of KR101031743B1 publication Critical patent/KR101031743B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/293Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

매트릭스 컨버터 및 이의 제어 방법이 개시된다. 본 발명의 실시예에 따른 매트릭스 컨버터는, 복수개의 스위치들을 구비하고, 입력단으로부터 입력되는 3상의 제1 교류 전압을 직류 전압으로 정류하는 정류기; 상기 직류 전압을 3상의 제2 교류 전압으로 변환하여 출력단으로 출력시키는 변환기; 및 상기 복수개의 스위치들의 온-오프를 제어하는 제1 제어 신호를 생성하는 제어기를 구비한다. 이때, 상기 변환기는, 상기 정류기로부터 변환된 상기 직류 전압이 인가되는 DC 링크단과, 상기 제2 교류 전압의 각 상에 대응되는 인버터들을 구비하는 인버터단 사이에 위치하여 상기 직류 전압을 증폭시키는 임피던스 소스 네트워크를 구비하고, 상기 정류기의 스위치들은, 상기 인버터단이 영전압 상태가 되어 상기 DC 링크단이 영전류 상태일 때에 스위칭된다.

Figure R1020090096101

A matrix converter and control method thereof are disclosed. According to an embodiment of the present invention, a matrix converter includes: a rectifier having a plurality of switches and rectifying a three-phase first AC voltage input from an input terminal into a DC voltage; A converter for converting the DC voltage into a second AC voltage of three phases and outputting the same to an output terminal; And a controller generating a first control signal for controlling on-off of the plurality of switches. In this case, the converter is located between a DC link terminal to which the DC voltage converted from the rectifier is applied and an inverter terminal having inverters corresponding to respective phases of the second AC voltage to amplify the DC voltage. And a network, the switches of the rectifier are switched when the inverter stage is in a zero voltage state and the DC link stage is in a zero current state.

Figure R1020090096101

Description

매트릭스 컨버터 및 이의 제어 방법 {Matrix converter and control method thereof}Matrix converter and control method thereof

본 발명은 매트릭스 컨버터 및 이의 제어 방법에 관한 것으로서, 특히 전압 전달률을 높이고, 요구되는 전력용 반도체 스위치의 개수를 줄여 레이아웃 면적 및 전력 소모를 줄일 수 있는 매트릭스 컨버터 및 이의 제어 방법에 관한 것이다. The present invention relates to a matrix converter and a control method thereof, and more particularly, to a matrix converter and a method of controlling the same, which can reduce a layout area and power consumption by increasing the voltage transfer rate and reducing the number of power semiconductor switches required.

매트릭스 컨버터는 컨버터의 DC 링크단에 구비되는 전해 커패시터를 제거하여 정류단과 인버터단을 한 단계로 통합한다. 입력단과 출력단이 전력용 반도체에 의해 직접 연결됨으로, 양방향 전력 흐림과 입력 역률의 독립적 제어가 가능하다. The matrix converter combines the rectifier stage and the inverter stage in one step by eliminating the electrolytic capacitor at the DC link stage of the converter. The input and output terminals are directly connected by a power semiconductor, allowing bidirectional power blur and independent control of the input power factor.

매트릭스 컨버터는 크게 두 가지의 방식으로 구현이 가능하다. 하나는 직접 매트릭스 컨버터(DMC)이고 다른 하나는 간접 매트릭스 컨버터(IMC)이다. 직접 매트릭스 컨버터(DMC)는 9개의 양방향 스위치를 이용하여 입력단과 출력단을 직접 연결하는 ac-ac 직접 변환방식이다. 간접 매트릭스 컨버터(IMC)는 기존의 ac-dc-ac 컨버터에서 DC 링크단의 전해 커패시터를 제거한 간접 변환방식이다. 전해 커패시터는 널리 알려진 바와 같이 극성을 갖는다. Matrix converters can be implemented in two ways. One is a direct matrix converter (DMC) and the other is an indirect matrix converter (IMC). Direct matrix converter (DMC) is an ac-ac direct conversion method that directly connects the input and output terminals using nine bidirectional switches. The indirect matrix converter (IMC) is an indirect conversion method that removes the electrolytic capacitor at the DC link stage from the existing ac-dc-ac converter. Electrolytic capacitors are polar, as is well known.

매트릭스 컨버터는 양방향 전력 흐림, 입력 역률 제어 및 에너지 저장 소자의 최소한의 사용이 가능한 장점이 있다. 그러나, 매트릭스 컨버터가 가진 이러한 장점들에도 불구하고, 매트릭스 컨버터는 여전히 상업적으로 널리 사용되고 있지 않다. 복잡한 제어 알고리즘과 많은 수의 전력용 스위치가 필요하고, 무엇보다도 전압 전달률이 낮기 때문이다. Matrix converters offer the advantages of bidirectional power blur, input power factor control, and minimal use of energy storage devices. However, despite these advantages of matrix converters, matrix converters are still not widely used commercially. Complex control algorithms and a large number of power switches are required and, above all, low voltage transfer rates.

제어가 복잡한 문제를 해결하기 위해, 간접 공간 벡터 변조 기법이나 직접 공간 벡터 변조 기법 등, 다양한 종류의 변조 기법이 개발되었다. 그러나 어떤 변조 기법을 사용하든지 매트릭스 컨버터는 입력과 출력이 직접적으로 연결되어 있으므로 출력 전압은 입력 전압의 포락 곡선(enveloping curve)에 포함되어야만 한다. 이러한 조건에서 매트릭스 컨버터는 다음의 식을 따라야 한다. In order to solve the problem of complicated control, various kinds of modulation techniques have been developed, such as indirect spatial vector modulation technique and direct spatial vector modulation technique. However, whatever modulation scheme is used, the matrix converter is directly connected to the input and output, so the output voltage must be included in the enveloping curve of the input voltage. Under these conditions, the matrix converter must follow the equation

Vo ≤ Vi(√3/2)|cosφ|Vo ≤ Vi (√3 / 2) | cosφ |

여기서, Vi와 Vo는 각각, 최대입력전압과 최대출력전압의 크기를 나타내며 φ는 입력 변위 각도(displacement angle)를 나타낸다. 그러므로, 만약 입력 역률을 1로 고정하였다면(cosφ=1), 과변조 방식을 사용하지 않는 한 얻을 수 있는 최대 출력 전압은 입력 전압 최대치의 √3/2(=0.866)이다. Here, Vi and Vo represent the magnitudes of the maximum input voltage and the maximum output voltage, respectively, and φ represents the input displacement angle. Therefore, if the input power factor is fixed to 1 (cosφ = 1), the maximum output voltage that can be obtained without overmodulation is √3 / 2 (= 0.866) of the maximum input voltage.

다시 말해, 매트릭스 컨버터의 구조상, 본질적인 전압 전달률의 한계는 0.866이다. 이렇게 낮은 전압 전달률은 매트릭스 컨버터를 표준 전동기의 구동 장치로 사용하지 못하는 가장 심각한 제약이 된다. 종래 기술에 따른 매트릭스 컨버터를 사용하기 위해서는, 표준 전동기의 출력을 내려서 사용하거나 매트릭스 컨버터를 위한 전동기를 특별히 제작하여 사용해야 한다. In other words, due to the structure of the matrix converter, the limit of the intrinsic voltage transfer rate is 0.866. This low voltage transfer rate is the most serious limitation in not being able to use the matrix converter as a drive for a standard motor. In order to use the matrix converter according to the prior art, it is necessary to lower the output of a standard motor or to make a special motor for the matrix converter.

전압 전달률의 본질적인 한계를 극복하기 위해 많은 연구가 진행되어 왔으나 대부분의 이러한 연구는 과변조 기법에 국한되어 있다. 하지만, 과변조 기법은 높은 전압 전달률을 얻는 대신 출력 전압과 입력 전류 파형에 저차 고조파를 발생시켜 출력 전압과 입력 전류의 질을 떨어뜨리는 문제가 있다.Many studies have been conducted to overcome the inherent limitations of voltage transfer rates, but most of these studies are limited to overmodulation techniques. However, the overmodulation technique has a problem of lowering the quality of the output voltage and the input current by generating lower harmonics in the output voltage and the input current waveform instead of obtaining a high voltage transfer rate.

본 발명이 이루고자 하는 기술적 과제는 출력 전압과 입력 전류의 질을 떨어뜨리지 아니하면서도 전압 전달률을 개선할 수 있는 매트릭스 컨버터 및 이의 제어 방법을 제공하는 것에 있다. An object of the present invention is to provide a matrix converter and a control method thereof that can improve the voltage transfer rate without degrading the quality of the output voltage and the input current.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 매트릭스 컨버터는, 복수개의 스위치들을 구비하고, 입력단으로부터 입력되는 3상의 제1 교류 전압을 직류 전압으로 정류하는 정류기; 상기 직류 전압을 3상의 제2 교류 전압으로 변환하여 출력단으로 출력시키는 변환기; 및 상기 복수개의 스위치들의 온-오프를 제어하는 제1 제어 신호를 생성하는 제어기를 구비한다. According to an aspect of the present invention, there is provided a matrix converter including: a rectifier having a plurality of switches and rectifying a three-phase first AC voltage input from an input terminal into a DC voltage; A converter for converting the DC voltage into a second AC voltage of three phases and outputting the same to an output terminal; And a controller generating a first control signal for controlling on-off of the plurality of switches.

이때, 상기 변환기는, 상기 정류기로부터 변환된 상기 직류 전압이 인가되는 DC 링크단과, 상기 제2 교류 전압의 각 상에 대응되는 인버터들을 구비하는 인버터단 사이에 위치하여 상기 직류 전압을 증폭시키는 임피던스 소스 네트워크를 구비하고, 상기 정류기의 스위치들은, 상기 인버터단이 영전압 상태가 되어 상기 DC 링크단이 영전류 상태일 때에 스위칭된다. In this case, the converter is located between a DC link terminal to which the DC voltage converted from the rectifier is applied and an inverter terminal having inverters corresponding to respective phases of the second AC voltage to amplify the DC voltage. And a network, the switches of the rectifier are switched when the inverter stage is in a zero voltage state and the DC link stage is in a zero current state.

바람직하게는, 상기 DC 링크단 및 상기 임피던스 소스 네트워크의 일 단 사이 에 위치하고, 상기 인버터단이 비암단락 상태(nonshoot-through)일 때 온되고, 상기 인버터단이 암단락 상태일 때 오프되는 제어 스위치가 더 구비될 수 있다.Advantageously, a control switch located between the DC link stage and one end of the impedance source network, the control switch being on when the inverter stage is nonshoot-through and off when the inverter stage is dark-short. May be further provided.

바람직하게는, 상기 임피던스 소스 네트워크는, 일 단이 상기 제어 스위치의 일 단과 연결되고, 타 단이 상기 인버터단의 일 단과 연결되는 제1 인덕터; 일 단이 상기 DC 링크단의 타 단과 연결되고, 타 단이 상기 인버터단의 타 단과 연결되는 제2 인덕터; 상기 제1 인덕터의 일 단과 상기 제2 인덕터의 타 단 사이에 연결되는 제1 커패시터; 및 상기 제1 인덕터의 타 단과 상기 제2 인덕터의 일 단 사이에 연결되는 제2 커패시터를 구비할 수 있다. Preferably, the impedance source network comprises: a first inductor having one end connected to one end of the control switch and the other end connected to one end of the inverter end; A second inductor having one end connected to the other end of the DC link end and the other end connected to the other end of the inverter end; A first capacitor connected between one end of the first inductor and the other end of the second inductor; And a second capacitor connected between the other end of the first inductor and one end of the second inductor.

상기 제1 인덕터와 상기 제2 인덕터의 인덕턴스가 동일하고, 상기 제1 커패시터와 상기 제2 커패시터의 커패시턴스가 동일할 수 있다.Inductances of the first inductor and the second inductor may be the same, and capacitances of the first capacitor and the second capacitor may be the same.

상기 인덕턴스 및 상기 커패시턴스가 충분히 크면, 상기 암단락 상태에서의 전류의 변화량은, 상기 제1 커패시터 또는 상기 제2 커패시터의 양단에 걸리는 전압에서 상기 인덕턴스를 나눈 값을 암단락 단위 시간을 곱한 값이고, 상기 비암단락 상태에서의 전류의 변화량은, 상기 직류 전압의 순시평균전압에서 상기 제1 커패시터 또는 상기 제2 커패시터의 양단에 걸리는 전압을 뺀 값을 상기 인덕턴스를 나누고 비암단락 단위 시간을 곱한 값이고, 상기 암단락 단위 시간과 상기 비암단락 단위 시간을 합한 스위칭 주기 동안, 상기 암단락 상태에서의 전류의 변화량과 상기 비암단락 상태에서의 전류의 변화량의 합은 영일 수 있다. When the inductance and the capacitance are sufficiently large, the amount of change in current in the dark short state is a value obtained by dividing the inductance by the voltage applied across the first capacitor or the second capacitor by the dark short unit time, The change amount of the current in the non-dark short state is a value obtained by subtracting the inductance and multiplying the non-dark short unit time by a value obtained by subtracting the voltage across the first capacitor or the second capacitor from the instantaneous average voltage of the DC voltage, During the switching period in which the dark short unit time and the non-dark short unit time are added, the sum of the change amount of the current in the dark short state and the change amount of the current in the non-dark short state may be zero.

이때, 상기 인버터단에 걸리는 전압은, 상기 스위칭 주기를 상기 비암단락 단위 시간에서 상기 암단락 단위 시간을 뺀 값으로 나눈 승압률(boosting factor)과 상기 직류 전압의 순시평균전압의 곱일 수 있다. In this case, the voltage applied to the inverter stage may be a product of a boosting factor obtained by dividing the switching period by the non-dark short unit time minus the dark short unit time and the instantaneous average voltage of the DC voltage.

이때, 상기 제2 교류 전압은, 상기 인버터단에 걸리는 전압에 대한 공간 벡터 변조 기법을 수행하여, vi는 상기 인버터단에 걸리는 전압이고 Vdc는 상기 직류 전압의 순시평균전압의 곱이고 mi는 상기 인버터단의 변조지수(modulation index)이고 B는 상기 승압률이라 할 때, 다음과 같은 수학식으로 나타내어 질 수 있다. In this case, the second AC voltage is a space vector modulation technique for the voltage applied to the inverter stage, vi is the voltage applied to the inverter stage, V dc is the product of the instantaneous average voltage of the DC voltage and m i is When the modulation index of the inverter stage (modulation index) and B is the boost ratio, it can be represented by the following equation.

Figure 112009061957067-pat00001
Figure 112009061957067-pat00001

이때, 상기 매트릭스 컨버터의 전압 전달률은, 상기 제2 교류 전압에서 상기 제1 교류 전압의 최대 상전압 Vm으로 나눠, cosθin은 상기 제1 교류 전압의 입력 역률들의 절대치의 최대값을 나타낼 때, 다음의 수학식으로 나타내어 질 수 있다. In this case, the voltage transfer rate of the matrix converter is divided by the maximum phase voltage Vm of the first AC voltage from the second AC voltage, and cosθ in represents the maximum value of the absolute values of the input power factors of the first AC voltage. It can be represented by the following equation.

Figure 112009061957067-pat00002
Figure 112009061957067-pat00002

바람직하게는, 상기 암단락 상태는, 상기 인버터단이 비암단락 영전압 상태일 때 삽입될 수 있다. 또한, 상기 비암단락 영전압 상태는, 상기 인버터단에 포함되는 복수개의 스위치들 중, 상기 임피던스 소스 네트워트의 일 단에 연결되는 스위치들은 모두 온되고, 상기 임피던스 소스 네트워트의 타 단에 연결되는 스위치들은 모두 오프되는 경우에 형성될 수 있다. Preferably, the dark short state may be inserted when the inverter stage is in a non-dark short zero voltage state. In addition, the non-cancer short-circuit zero voltage state, the switches connected to one end of the impedance source network of the plurality of switches included in the inverter stage are all turned on, the switches connected to the other end of the impedance source network It can be formed when both are off.

바람직하게는, 상기 복수개의 스위치들은 각각, 전력용 반도체 스위칭 소자; 및 상기 전력용 반도체 스위칭 소자와 순방향 및 역방향으로 연결되는 복수개의 다 이오드들을 구비할 수 있다. Preferably, the plurality of switches, each of the power semiconductor switching element; And a plurality of diodes connected to the power semiconductor switching element in a forward and reverse direction.

바람직하게는, 상기 제2 교류 전압은, 상기 제1 교류 전압과 다른 진폭을 가질 수 있다. Preferably, the second AC voltage may have an amplitude different from that of the first AC voltage.

바람직하게는, 상기 매트릭스 컨버터는, 스파스 매트릭스 컨버터일 수 있다. Preferably, the matrix converter may be a sparse matrix converter.

본 발명에 따른 매트릭스 컨버터 및 이의 제어 방법은 기존의 매트릭스 컨버터의 장점을 그대로 살리면서도, 낮은 전압 전달률을 극복하며, 전력용 반도체 스위치의 개수를 줄일 수 있는 장점이 있다. The matrix converter and its control method according to the present invention have the advantage of overcoming the low voltage transfer rate while reducing the number of power semiconductor switches while maintaining the advantages of the existing matrix converter.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.

이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 실시예에 따른 매트릭스 컨버터를 나타내는 도면이다. 1 is a diagram illustrating a matrix converter according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 매트릭스 컨버터(100)는 12개의 반도체 스위칭 소자들을 구비하는 스파스 매트릭스 컨버터일 수 있다. 본 발명의 실시예에 따른 매트릭스 컨버터(100)는 정류기(120), 제어기(160) 및 변환기(140)를 구비한다. Referring to FIG. 1, the matrix converter 100 according to an embodiment of the present invention may be a sparse matrix converter having twelve semiconductor switching elements. The matrix converter 100 according to the embodiment of the present invention includes a rectifier 120, a controller 160, and a converter 140.

정류기(120)는 입력단(110)으로 입력되는 도 2의 (b)와 같은 입력 3상의 제1 교류 전압을, 도 2의 (a)와 같이 직류 전압으로 변환한다. 이를 위해, 정류기(120)는 복수개의 양방향 스위치(SW)들을 구비한다. The rectifier 120 converts the first AC voltage of the three input phases as shown in FIG. 2B input to the input terminal 110 into a DC voltage as shown in FIG. 2A. To this end, the rectifier 120 includes a plurality of bidirectional switches SW.

양방향 스위치(SW)들은 각각, 양방향 전력흐름이 가능한 전력용 다이오드(D)와 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)로 구현된다. 도 1에 도시되는 바와 같이, 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)는 순방향의 두 개의 전력용 다이오드 및 역방향의 두 개의 전력용 다이오드와 연결될 수 있다.Each of the bidirectional switches SW is implemented with a power diode D capable of bidirectional power flow and power semiconductor switching elements Sap, San, Sbp, Sbn, Scp, and Scn. As shown in FIG. 1, the power semiconductor switching elements Sap, San, Sbp, Sbn, Scp, and Scn may be connected to two forward power diodes and two reverse power diodes.

제어기(160)는 양방향 스위치(SW)들의 온-오프를 제어하기 위해, 즉 양방향 스위치(SW)들에 구비되는 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)의 온-오프를 제어하기 위해, 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)의 게이트로 인가되는 제1 제어 신호(XCON1)를 생성한다. The controller 160 controls the on-off of the bidirectional switches SW, that is, the on-off of the power semiconductor switching elements Sap, San, Sbp, Sbn, Scp, Scn provided in the bidirectional switches SW. In order to control the off, the first control signal XCON1 applied to the gates of the power semiconductor switching elements Sap, San, Sbp, Sbn, Scp, and Scn is generated.

구체적으로, 도 1 및 도 2의 (b)를 참조하면, DC 링크단(X-Y)에 인가되는 전압의 절대치를 최대로 하기 위해, 제1 교류 전압의 상들(Va, Vb, Vc)은 각각, 입력단(110)의 세 단자(a, b, c)에, π/3의 간격으로 입력된다. 제1 교류 전압의 상들(Va, Vb, Vc) 중 하나는, 부호에 따라 DC 링크단(X-Y)의 양극(X) 또는 음극(Y)에 고정되고, 나머지 두 개의 상들에 대한 전력용 반도체 스위칭 소자들의 변조를 통해, 정현파 입력 전류를 얻는다. Specifically, referring to FIG. 1 and FIG. 2B, in order to maximize the absolute value of the voltage applied to the DC link terminal XY, the phases Va, Vb, and Vc of the first AC voltage are respectively, The three terminals a, b, and c of the input terminal 110 are input at intervals of? / 3. One of the phases Va, Vb, and Vc of the first alternating voltage is fixed to the anode X or the cathode Y of the DC link terminal XY according to the sign, and the semiconductor switching for power for the other two phases is performed. Through modulation of the devices, a sinusoidal input current is obtained.

예를 들어, 도 2의 (c)에 도시되는 바와 같이, A 구간에서는 양의 부호를 갖는, 제1 교류 전류의 제1 상(Va)가 DC 링크단(X-Y)의 양극(X)에 고정되고, 제2 상(Vb) 및 제3 상(Vc)이 번갈아 DC 링크단(X-Y)의 음극(Y)에 연결된다. 이때, 제1 상(Va)에 대한 두 개의 전력용 반도체 스위칭 소자들(Sap, San) 중, 단자 a 및 DC 링크단(X-Y)의 양극(X)에 연결되는 전력용 반도체 스위칭 소자(Sap)는 온되고, 제2 상(Vb)에 대한 두 개의 전력용 반도체 스위칭 소자들(Sbp, Sbn) 중 DC 링크단(X-Y)의 음극(Y)에 연결되는 전력용 반도체 스위칭 소자(Sbn), 및 제3 상(Vc)에 대한 두 개의 전력용 반도체 스위칭 소자들(Scp, Scn) 중 DC 링크단(X-Y)의 음극(Y)에 연결되는 전력용 반도체 스위칭 소자(Scn)가 교대로 온-오프되도록, 제1 제어 신호(XCON1)가 생성된다. 그 밖의 전력용 반도체 스위칭 소자들(San, Sbp, Scp)은 오프된다. For example, as shown in (c) of FIG. 2, in the section A, the first phase Va of the first alternating current having a positive sign is fixed to the anode X of the DC link terminal XY. The second phase Vb and the third phase Vc are alternately connected to the cathode Y of the DC link terminal XY. At this time, of the two power semiconductor switching elements Sap and San for the first phase Va, the power semiconductor switching element Sap connected to the anode X of the terminal a and the DC link terminal XY. Is on, the power semiconductor switching element Sbn connected to the cathode Y of the DC link terminal XY of the two power semiconductor switching elements Sbp and Sbn for the second phase Vb, and The power semiconductor switching elements Scn connected to the cathode Y of the DC link terminal XY of the two power semiconductor switching elements Scp and Scn for the third phase Vc are alternately turned on and off. Preferably, the first control signal XCON1 is generated. The other power semiconductor switching elements San, Sbp, Scp are turned off.

다음으로, B 구간에서는 음의 부호를 갖는, 제1 교류 전류의 제3 상(Vc)이 DC 링크단(X-Y)의 음극(Y)에 고정되고, 제1 상(Va) 및 제2 상(Vb)이 번갈아 DC 링크단(X-Y)의 양극(X)에 연결된다. 이때, 제3 상(Vc)에 대한, 단자 c 및 DC 링크단(X-Y)의 음극(Y)에 연결되는 전력용 반도체 스위칭 소자(Scn)는 온되고, DC 링크단(X-Y)의 양극(X)에 연결되는 제1 상(Va)에 대한 전력용 반도체 스위칭 소자(Sap) 및 제2 상(Vb)에 대한 전력용 반도체 스위칭 소자(Sbp)는 교대로 온-오프되도록, 제1 제어 신호(XCON1)가 생성된다. 그 밖의 전력용 반도체 스위칭 소자들(San, Sbn, Scp)은 오프된다. Next, in the section B, the third phase Vc of the first alternating current having a negative sign is fixed to the cathode Y of the DC link terminal XY, and the first phase Va and the second phase ( Vb) is alternately connected to the anode X of the DC link terminal XY. At this time, the power semiconductor switching element Scn connected to the terminal c and the cathode Y of the DC link terminal XY for the third phase Vc is turned on, and the anode X of the DC link terminal XY is turned on. The power semiconductor switching element Sap for the first phase Va and the power semiconductor switching element Sbp for the second phase Vb are alternately turned on and off so that the first control signal XCON1) is generated. The other power semiconductor switching elements San, Sbn, and Scp are turned off.

같은 방식으로, C 구간 내지 G 구간에 대한, 양방향 스위치(SW)들, 즉 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)의 온-오프가 제어된다. In the same manner, the on-off of the bidirectional switches SW, that is, the power semiconductor switching elements Sap, San, Sbp, Sbn, Scp, Scn, for the C to G sections is controlled.

각 구간에서의 DC 링크단(X-Y)의 평균 출력 전압(순시 평균값) Vdc는 번갈아 DC 링크단(X-Y)의 양극(X)에 인가되는 상의 전압과, DC 링크단(X-Y)의 음극(Y)에 인가되는 상의 전압의 차의 값을 갖는다. The average output voltage (instantaneous average value) Vdc of the DC link stage XY in each section is alternately the voltage of the phase applied to the anode X of the DC link stage XY, and the cathode Y of the DC link stage XY. It has a value of the difference of the voltage of the phase applied to.

제어기(160)는 특히, 양방향 스위치(SW)들이 DC 링크단(X-Y)의 전류(I)가 "0"일 때만 스위칭 동작을 수행하도록, 제어한다. 구체적으로, 제어기(160)는 후술되는 변환기(140)의 인버터단(144)이 영전압 상태(free wheeling state)로 스위칭된 후 DC 링크단(X-Y)에서 전류가 흐르지 않을 때, 정류기(120)의 스위치들에 대한 스위칭 동작이 수행되도록 제어할 수 있다. The controller 160 specifically controls the bidirectional switches SW to perform the switching operation only when the current I of the DC link terminal X-Y is "0". Specifically, the controller 160 when the inverter stage 144 of the converter 140, which will be described later, is switched to a free wheeling state, when no current flows in the DC link stage XY, the rectifier 120 The switching operation for the switches of the control may be performed.

도 1 및 도 2를 참조하면, 상기와 같은 스위칭 동작에 의해, 도 2의 (b)와 같은 입력 3상의 제1 교류 전압은, 도 2의 (a)와 같이 직류 전압으로 변환된다. 도 2의 (a)의 Vdc는 전술된 바와 같이, 스위칭 주기(T) 동안 얻을 수 있는 DC 링크단(X-Y)의 순시 평균값을 나타내고, Udc는 스위칭 주기(T) 동안 얻을 수 있는 DC 링크단(X-Y)의 전체 평균값을 나타낸다. DC 링크단(X-Y)의 전체 평균값 Udc는 3상의 제1 교류 전압의 절대치보다 약 1.5배의 값을 갖는다. 이하에서는 별도의 설명이 없으면, DC 링크단(X-Y)의 전압은 순시 평균값 Vdc로 나타낸다. 1 and 2, by the above switching operation, the first AC voltage of the three input phases as shown in FIG. 2B is converted into a DC voltage as shown in FIG. 2A. As described above, Vdc of FIG. 2A represents an instantaneous average value of the DC link stage XY that can be obtained during the switching period T, and Udc represents the DC link stage that can be obtained during the switching period T XY) represents the total average value. The overall average value Udc of the DC link stage X-Y is about 1.5 times greater than the absolute value of the first AC voltage of the three phases. Hereinafter, unless otherwise stated, the voltage at the DC link terminal X-Y is represented by an instantaneous average value Vdc.

정류기(120)에서 하나의 스위칭 주기 동안 얻을 수 있는 DC 링크단(X-Y)의 평균 출력 전압(순시 평균값) Vdc는 다음의 수학식 1과 같다. The average output voltage (instantaneous average value) Vdc of the DC link stage (X-Y) that can be obtained during one switching period in the rectifier 120 is expressed by Equation 1 below.

Vdc = 3Vm/(2|cosθin|)Vdc = 3Vm / (2 | cosθ in |)

수학식 1의 Vm은 제1 교류 전압의 각 상의 진폭의 값들 중 최대값이며, cosθ in은 3상의 제1 교류 전압의 각 역률들 중 절대치의 최대값을 나타낸다. Vm of Equation 1 is the maximum value of the amplitude of each phase of the first AC voltage, cosθ in represents the maximum value of the absolute value of the power factor of the first AC voltage of the three phases.

다시 도 1을 참조하면, 변환기(140)는 DC 링크단(X-Y)의 직류 전압을 증폭하고 3상의 제2 교류 전압으로 변환한다. 제2 교류 전압은 제1 교류 전압과 다른 진폭을 가질 수 있다. 변환된 3상의 제2 교류 전압은 출력단(150)으로 출력된다. Referring back to FIG. 1, the converter 140 amplifies the DC voltage of the DC link terminal X-Y and converts it into a second AC voltage of three phases. The second alternating voltage may have an amplitude different from the first alternating voltage. The converted second phase AC voltage is output to the output terminal 150.

변환기(140)는 임피던스 소스 네트워크(142), 및 각각 출력단(150)의 대응되는 출력 단자(A, B, C 중 하나)에 연결되는 인버터(IVT)들을 포함하는 인버터단(144)을 구비한다. Converter 140 includes an inverter stage 144 that includes an impedance source network 142 and inverters IVT that are each connected to corresponding output terminals A, B, and C of output 150. .

임피던스 소스 네트워크(142)는 정류기(120)와 인버터단(144) 사이에 연결되어, DC 링크단(X-Y)의 전압을 증폭시켜 인버터단(144)으로 전달한다. 임피던스 소스 네트워크(142)의 승압 기능에 의해, 넓은 영역의 전압 전달률을 얻을 수 있다. 높은 스위칭 주파수로 인해, 임피던스 소스 네트워크(142)는 하나의 스위칭 주기 동안, 일정한 직류 전압이 인가되는 전압원 인버터로 동작될 수 있다. The impedance source network 142 is connected between the rectifier 120 and the inverter stage 144, amplifies the voltage of the DC link stage X-Y and transfers the voltage to the inverter stage 144. By the boost function of the impedance source network 142, a wide voltage transfer rate can be obtained. Due to the high switching frequency, the impedance source network 142 can be operated as a voltage source inverter to which a constant direct current voltage is applied during one switching period.

인버터단(144)은 임피던스 소스 네트워크(142)에 의해 증폭된 전압을, 교류 전압으로 변환하여 출력단(150)에 인가한다. The inverter stage 144 converts the voltage amplified by the impedance source network 142 into an alternating voltage and applies it to the output stage 150.

예를 들어, 출력단(150)의 출력 단자 A에 연결되는 인버터(IVT)는, 두 개의 스위치들(SAp, SAn)의 온오프를 달리하여 임피던스 소스 네트워크(142)의 양 단의 전압 중 하나를 출력 단자 A에 인가한다. 다른 출력 단자 B 및 C에 연결되는 인버터들도 마찬가지이다. 이때, 각각의 인버터(IVT)에 포함되는 한 쌍의 스위치들((SAp, SAn), (SBp, SBn), (SCp, SCn))의 온-오프를 제어하는 제3 제어 신호(XCON3) 또는 제3 제어 신호의 반전 신호(/XCON3)는 제어부(160)로부터 제공될 수 있다. For example, the inverter IVT connected to the output terminal A of the output terminal 150 may change the ON / OFF of the two switches S Ap and S An so that the voltage of both ends of the impedance source network 142 may be changed. Apply one to output terminal A. The same applies to inverters connected to the other output terminals B and C. At this time, the third to control the on-off of the pair of switches (S Ap , S An ), (S Bp , S Bn ), (S Cp , S Cn ) included in each inverter IVT The control signal XCON3 or the inverted signal / XCON3 of the third control signal may be provided from the controller 160.

각각의 인버터(IVT)에 포함되는 한 쌍의 스위치들((SAp, SAn), (SBp, SBn), (SCp, SCn))의 온-오프를 제어함으로써, 임피던스 소스 네트워크(142)에 의해 증폭된 전압을, 교류 전압으로 변환된다. Impedance source network by controlling the on-off of a pair of switches (S Ap , S An ), (S Bp , S Bn ), (S Cp , S Cn ) included in each inverter IVT The voltage amplified by 142 is converted into an alternating voltage.

이렇게 한 쌍의 스위치들((SAp, SAn), (SBp, SBn), (SCp, SCn)) 중 하나(예를 들어, SAp)는 온되고 다른 하나(예를 들어, SAp)는 오프되는 비암단락 상태(nonshoot-through state)에서, 임피던스 소스 네트워크(142)의 일 단에 연결되는 스위치들(SAp, SBp, SCp)이 모두 온되고 임피던스 소스 네트워크(142)의 타 단에 연결되는 스위치들(SAn, SBn, SCn)이 모두 오프되는 경우, 인버터단(144)은 비암단락 영전압 상태(nonshoot-through zero-voltage state)로 동작할 수 있다. Thus, one of the pair of switches ((S Ap , S An ), (S Bp , S Bn ), (S Cp , S Cn )) (eg S Ap ) is on and the other (eg , S Ap is in a nonshoot-through state in which the switches S Ap , S Bp , and S Cp connected to one end of the impedance source network 142 are all turned on and the impedance source network ( When all of the switches (S An , S Bn , S Cn ) connected to the other end of the 142 are turned off, the inverter stage 144 may operate in a nonshoot-through zero-voltage state. have.

인버터단(144)은 비암단락 영전압 상태로 동작하는 중에, 제어부(160)가 임피던스 소스 네트워크(142)의 타 단에 연결되는 스위치들(SAn, SBn, SCn)로 인가하는 제3 제어 신호의 반전 신호(/XCON3)들 중 적어도 하나 이상의 신호를, 제3 제어 신호(XCON3)와 같은 논리 레벨로 생성할 수 있다. 따라서, 임피던스 소스 네트워크(142)의 일 단에 연결되는 스위치들(SAp, SBp, SCp)이 모두 온된 상태에서, 임피던스 소스 네트워크(142)의 타 단에 연결되는 스위치들(SAn, SBn, SCn) 중 적어도 하나 이상의 스위치들이 온될 수 있다. While the inverter stage 144 is operating in a non-dark short zero voltage state, the controller 160 applies the switches S An , S Bn , and S Cn connected to the other ends of the impedance source network 142. At least one of the inversion signals / XCON3 of the control signal may be generated at the same logic level as the third control signal XCON3. Accordingly, when all of the switches S Ap , S Bp , and S Cp connected to one end of the impedance source network 142 are turned on, the switches S An , connected to the other end of the impedance source network 142 are turned on. At least one switch of S Bn , S Cn ) may be turned on.

이 경우, 임피던스 소스 네트워크(142)의 양 단이 쇼트되어, 임피던스 소스 네트워크(142)의 양 단에 걸리는 전압은 "0"일 수 있다. 이러한 상태를 암단락 상태(shoot-through state) 또는 암단락 영전압 상태(shoot-through zero-voltage state)라 할 수 있다. In this case, both ends of the impedance source network 142 may be shorted so that the voltage across the impedance source network 142 may be "0". This state may be referred to as a shoot-through state or a shoot-through zero-voltage state.

본원발명의 일 실시예에 따른 메트릭스 컨버터(100)의 제어부(160)는 인버터단(144)이 비암단락 상태일 때 제어 스위치(S1)가 온되고, 인버터단(144)이 암단락 상태일 때 제어 스위치(S1)가 오프되도록, 제2 제어 신호(XCON2)를 제어 스위치(S1)의 게이트에 인가할 수 있다. 본원발명의 일 실시예에 따른 메트릭스 컨버터(100)는 인버터단(144)이 암단락 상태일 때 임피던스 소스 네트워크(142)에 에너지를 충전하고 비암단락 상태일 때 인버터단(144)에 인가하는 전압을 승압시킨다. 인버터단(144)이 암단락 상태일 때 임피던스 소스 네트워크(142)는, 제어 스위치(SW1)는 오프되어, 인버터단(144)과 DC 링크단(X-Y)을 전기적으로 분리시킴으로써, 인버터단(144)에 과전류가 흐르는 것을 방지 할 수 있다.The control unit 160 of the matrix converter 100 according to an embodiment of the present invention is when the control stage (S1) is turned on when the inverter stage 144 is in a non-dark short state, and the inverter stage 144 is in a dark short state. The second control signal XCON2 may be applied to the gate of the control switch S1 so that the control switch S1 is turned off. The matrix converter 100 according to an embodiment of the present invention charges energy to the impedance source network 142 when the inverter stage 144 is in a dark short state and applies a voltage to the inverter stage 144 when in the non-dark short state. Step up. When the inverter stage 144 is in the dark short state, the impedance source network 142 turns off the control switch SW1 and electrically disconnects the inverter stage 144 from the DC link terminal XY, thereby inverting the inverter stage 144. ) Can prevent overcurrent from flowing.

인버터단(144)이 암단락 상태(shoot-through state)일 때의 변환기(140)는, 도 3의 (a)와 같이 등가변환 될 수 있다. 또한, 인버터단(144)이 비암단락 상태(nonshoot-through state)일 때의 변환기(140)는, 도 3의 (b)와 같이 등가변환 될 수 있다. When the inverter stage 144 is in a shoot-through state, the converter 140 may be equivalently converted as shown in FIG. In addition, the converter 140 when the inverter stage 144 is in a nonshoot-through state may be equivalently converted as shown in FIG.

도 3을 참조하면, 인덕터 L1과 L2가 동일한 인덕턴스 L을 갖고, 커패시터 C1과 C2가 동일한 커패시턴스 C를 갖는다고 가정하면, 임피던스 소스 네트워크(142)의 대칭 구조로 인해, 다음의 수학식 2를 얻을 수 있다. Referring to FIG. 3, assuming that the inductors L1 and L2 have the same inductance L and the capacitors C1 and C2 have the same capacitance C, due to the symmetrical structure of the impedance source network 142, the following equation 2 is obtained. Can be.

VL1 = VL2 = VLVL1 = VL2 = VL

VC1 = VC2 = VCVC1 = VC2 = VC

인덕터 L1과 L2가 동일한 인덕턴스 L을 가지므로, 수학식 2와 같이, 인덕터 L1의 양단에 걸리는 전압 VL1 및 인덕터 L2의 양단에 걸리는 전압 VL2는 모두 VL로 동일할 수 있다. 마찬가지로, 커패시터 C1과 C2과 동일한 커패시턴스 C를 가지므로, 커패시터 C1의 양단에 걸리는 전압 VC1 및 커패시터 C2의 양단에 걸리는 전압 VC2는 모두 VC로 동일할 수 있다.Since the inductors L1 and L2 have the same inductance L, as shown in Equation 2, the voltage VL1 across the inductor L1 and the voltage VL2 across the inductor L2 may be the same as VL. Similarly, since it has the same capacitance C as capacitors C1 and C2, both voltage VC1 across capacitor C1 and voltage VC2 across capacitor C2 can be equal to VC.

도 3의 (a)를 참조하면, 전술한 바와 같이, 스위칭 주기(T로 나타낸다) 중 암단락 상태 구간(T0로 나타낸다) 동안, 제어 스위치(S1)가 오프 된다. 암단락 상태에서의 등가회로로부터 다음의 수학식 3을 얻을 수 있다. Referring to FIG. 3A, as described above, the control switch S1 is turned off during the dark short state period (denoted by T0) during the switching period (denoted by T). The following equation (3) can be obtained from the equivalent circuit in the dark short state.

VL = VCVL = VC

Vd = 2VCVd = 2VC

vi = 0vi = 0

수학식 3에서 Vd는 임피던스 소스 네트워크(142)의 입력단에 걸리는 전압을 나타내며, vi는 임피던스 소스 네트워크(142)로부터 인버터단(144)에 걸리는 전압을 나타낸다. In Equation 3, Vd denotes a voltage applied to the input terminal of the impedance source network 142, and vi denotes a voltage applied to the inverter terminal 144 from the impedance source network 142.

도 3의 (b)를 참조하면, 전술한 바와 같이, 비암단락 상태 구간(T1으로 나타낸다) 동안, 인버터단(144)은 비암단락 된다. 비암단락 상태에서의 등가회로로부터 다음의 수학식 4를 얻을 수 있다. Referring to FIG. 3B, as described above, during the non-dark short state period T1, the inverter stage 144 is non-dark short. The following equation (4) can be obtained from the equivalent circuit in the non-dark short state.

VL = Vdc-VCVL = Vdc-VC

Vd = VdcVd = Vdc

vi = VC-VL = 2VC-Vdcvi = VC-VL = 2VC-Vdc

다음의 수학식 5는 암단락 상태와 비암단락 상태에서의 인덕터의 전류 IL 및 IL'를 나타낸다. Equation 5 below shows the currents IL and IL 'of the inductor in the dark and non-short states.

Figure 112009061957067-pat00003
Figure 112009061957067-pat00003

수학식 5의 IL0 및 IL0'는 각각, 인덕터의 초기 전류값이다. IL0 and IL0 'in Equation 5 are initial current values of the inductor, respectively.

인덕턴스 L과 커패시턴스 C가 충분히 크다고 가정하면, 상기 수학식 3 및 4를 이용하여, 상기 수학식 5의 암단락 상태와 비암단락 상태에서의 전류 변화량은 다음의 수학식 6과 같이 구할 수 있다. Assuming that the inductance L and the capacitance C are sufficiently large, the amount of current change in the dark short state and the non dark short state of Equation 5 can be obtained by using Equations 3 and 4 as shown in Equation 6 below.

ΔIL = (VL/L)T0 = (VC/L)T0ΔIL = (VL / L) T0 = (VC / L) T0

ΔIL' = (VL/L)T1 = ((Vdc-VC)/L)T1ΔIL '= (VL / L) T1 = ((Vdc-VC) / L) T1

정상상태에서 하나의 스위칭 주기(T=T0+T1) 동안, 인덕터에 걸리는 평균 전압은 "0"이어야 하므로, 하나의 스위칭 주기 동안 인덕터에 흐르는 전류의 변화량도 "0"이다. 그러므로, 다음의 수학식 7이 성립된다. During one switching period T = T0 + T1 in the steady state, the average voltage across the inductor should be " 0 ", so the amount of change in current flowing through the inductor during one switching period is also " 0 ". Therefore, the following equation (7) is established.

ΔIL + ΔIL' = (VC/L)T0 + ((Vdc-VC)/L)T1 = 0ΔIL + ΔIL '= (VC / L) T0 + ((Vdc-VC) / L) T1 = 0

상기 수학식 4와 상기 수학식 7로부터, 인버터단(144)에 걸리는 전압(vi)은 다음의 수학식 8과 같이 나타낼 수 있다. From Equation 4 and Equation 7, the voltage vi applied to the inverter stage 144 may be expressed as Equation 8 below.

vi = 2VC-Vdc = 2(T1/(T1-T0))Vdc - Vdc = (T/(T1-T0))Vdcvi = 2VC-Vdc = 2 (T1 / (T1-T0)) Vdc-Vdc = (T / (T1-T0)) Vdc

수학식 8에서, T/(T1-T0)는 승압률(boosting factor)이라 하는데, 0에서 무한대의 값을 가질 수 있다.In Equation 8, T / (T1-T0) is referred to as a boosting factor, and may have a value of 0 to infinity.

수학식 8과 같이 인버터단(144)에 인가되는 DC 전압은 부스팅되고, 이렇게 승압된 전압을 이용하여 공간 벡터 변조 방법을 사용하면, 출력단(150)으로 출력되는 3상의 교류 전압인 출력 전압은 다음의 수학식 9와 같다. 공간 벡터 변조(space vector modulation) 기법은 널리 알려진 기법으로, 이에 대한 더 자세한 설명은 생략한다.As shown in Equation 8, the DC voltage applied to the inverter stage 144 is boosted, and when using the space vector modulation method using the boosted voltage, the output voltage which is the three-phase AC voltage output to the output stage 150 is Equation 9 is as follows. Space vector modulation is a well known technique, and a detailed description thereof will be omitted.

Figure 112009061957067-pat00004
Figure 112009061957067-pat00004

수학식 9의 mi는 인버터단(144)의 변조지수(modulation index)를 나타내고, B는 수학식 8의 승압률을 나타낸다. 그러므로, 수학식 1과 수학식 9로부터, 본 발명의 실시예에 따른 매트릭스 컨버터(100)의 전압 전달률 Gv은 다음의 수학식 10으로 나타낼 수 있다. Mi in Equation 9 represents a modulation index of the inverter stage 144, and B represents a boost ratio in Equation 8. Therefore, from the equations (1) and (9), the voltage transfer rate Gv of the matrix converter 100 according to the embodiment of the present invention can be represented by the following equation (10).

Figure 112009061957067-pat00005
Figure 112009061957067-pat00005

이는 종래기술에 따른 매트릭스 컨버터의 전압 전달률이 최대 √3/2(=0.866)을 넘지 못하는 것과 달리, 본 발명의 실시예에 따른 매트릭스 컨버터(100)는 이론상 무한대의 이득을 얻을 수도 있다. This is in contrast to the voltage transfer rate of the matrix converter according to the prior art does not exceed the maximum √3 / 2 (= 0.866), the matrix converter 100 according to an embodiment of the present invention may theoretically obtain an infinite gain.

도 4는 도 1의 매트릭스 컨버터(100)의 제어 방법의 일 예를 설명하기 위한 도면이다. 4 is a diagram for describing an example of a control method of the matrix converter 100 of FIG. 1.

도 1 및 도 4를 참조하면, 제1 교류 전압의 제1 상(Va)이 DC 링크단(X-Y)의 양극(X) 또는 음극(Y)에 고정되고, 제1 교류 전압의 제1 상(Va)이 고정되지 아니한 DC 링크단(X-Y)의 양극(X) 또는 음극(Y)에, 제1 교류 전압의 제2 상(Vb) 또는 제3 상(Vc)이 인가된다. 즉, 제1 교류 전압의 제1 상(Va)에 대한 전력용 반도체 스위칭 소자 Sa(Sap 및 San 중 하나)는 온되는 동안, 제1 교류 전압의 제2 상(Vb)에 대한 전력용 반도체 스위칭 소자 Sb(Sbp 및 Sbn 중 하나) 및 제1 교류 전압의 제3 상(Vc)에 대한 전력용 반도체 스위칭 소자 Sc(Scp 및 Scn 중 하나)가 교대로 온되도록 제어된다.1 and 4, the first phase Va of the first AC voltage is fixed to the anode X or the cathode Y of the DC link terminal XY, and the first phase Va of the first AC voltage ( The second phase Vb or the third phase Vc of the first AC voltage is applied to the anode X or the cathode Y of the DC link terminal XY in which Va is not fixed. That is, while the power semiconductor switching element Sa (one of Sap and San) for the first phase Va of the first AC voltage is on, the power semiconductor switching for the second phase Vb of the first AC voltage is on. The power semiconductor switching elements Sc (one of Scp and Scn) for the elements Sb (one of Sbp and Sbn) and the third phase Vc of the first alternating voltage are controlled to be alternately turned on.

그런데, 도 4를 참조하면, 정류기(120)의 스위치들(Sa(Sap 및 San 중 하나), Sb(Sbp 및 Sbn 중 하나), Sc(Scp 및 Scn 중 하나)) 및 인버터단(144)의 스위치들(SA(SAp 및 SAn 중 하나), SB(SBp 및 SBn 중 하나), SC(SCp 및 SCn 중 하나))의 온오프 에 의해, 구간 t1 내지 t12로 구분된다. 이때, 임피던스 소스 네트워크(142)의 일 단에 연결되는 인버터단(144)의 상단 스위치들(SAp, SBp, SCp)이 모두 온되거나, 인버터단(144)의 하단 스위치들(SAn, SBn, SCn))이 모두 온되는 비암단락 영전압 상태의 구간 t4 및 t9에서, 제어 스위치(S1)를 오프시키고,인버터단(144)의 상단 스위치들 및 하단 스위치들을 동시에 온 시켜서, 암단락 영전압 상태(구간 t4 및 t9 내의 빗금친 부분)가 삽입될 수 있다.4, the switches of the rectifier 120 (Sa (one of Sap and San), Sb (one of Sbp and Sbn), Sc (one of Scp and Scn)) and the inverter stage 144 by on-off of the switches (S a (S one of Ap and S An), one of the S B (S Bp and S Bn), S C (S Cp and S either Cn)), in interval t1 to t12 Are distinguished. At this time, all of the upper switches (S Ap , S Bp , S Cp ) of the inverter stage 144 connected to one end of the impedance source network 142 are turned on or lower switches S An of the inverter stage 144. In the periods t4 and t9 of the non-cancer short-circuit zero voltage state in which all of S Bn and S Cn )) are turned on, the control switch S1 is turned off and the upper and lower switches of the inverter stage 144 are simultaneously turned on. A dark short zero voltage state (hatched portions in sections t4 and t9) can be inserted.

이렇게, 인버터단(144)이 비암단락 영전압 상태에서 암단락 상태를 삽입시킴으로써, 인버터단이 영전압 상태이고 DC 링크단(X-Y)의 전류(I)가 "0"이 되는 구간에서, 전력용 반도체 스위칭 소자(Sap, San, Sbp, Sbn, Scp, Scn)는 스위칭 될 수 있다. In this way, the inverter stage 144 inserts the dark short state in the non-dark short zero voltage state, so that the inverter stage is in the zero voltage state and the current I of the DC link terminal XY becomes "0" for power. The semiconductor switching elements Sap, San, Sbp, Sbn, Scp, and Scn may be switched.

이렇듯, 본 발명의 실시예에 따른 매트릭스 컨버터 및 그 제어 방법은, 임피던스 소스 네트워크(142)를 구비하여, 암단락 영전압 상태를 삽입할 수 있다. 따라서, 전술한 바와 같이, 임피던스 소스 네트워크(142)과 DC 링크단(X-Y) 사이에 과전류가 흐르는 현상을 방지하면서도, 전압 승압이 이루어 질 수 있다.As such, the matrix converter and the control method thereof according to the embodiment of the present invention may include an impedance source network 142 to insert a dark short zero voltage state. Therefore, as described above, voltage boosting can be performed while preventing overcurrent from flowing between the impedance source network 142 and the DC link terminal X-Y.

즉, DC-링크 영전류 커뮤니케이션(zero DC-link current communication) 기법을 안정적으로 수행할 수 있으며, 매트릭스 컨버터의 스위칭 소자의 개수를 줄일 수 있다. 또한, 본 발명의 실시예에 따른 매트릭스 컨버터 및 그 제어 방법은, 임피던스 소스 네트워크(142)에 의하여 DC 링크단의 전압에 대한 승압 기능을 수행하여 전압 전달률을 높일 수 있다. That is, the DC-link zero current communication technique can be stably performed, and the number of switching elements of the matrix converter can be reduced. In addition, the matrix converter and the control method thereof according to an embodiment of the present invention can increase the voltage transfer rate by performing a boost function for the voltage of the DC link terminal by the impedance source network 142.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms are employed herein, they are used for purposes of describing the present invention only and are not used to limit the scope of the present invention. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 실시예에 따른 매트릭스 컨버터를 나타내는 도면이다. 1 is a diagram illustrating a matrix converter according to an embodiment of the present invention.

도 2는 도 1의 매트릭스 컨버터의 스위칭 동작을 설명하기 위한 도면이다. FIG. 2 is a diagram for describing a switching operation of the matrix converter of FIG. 1.

도 3은 도 1의 변환기의 암단락 상태 및 비암단락 상태에 대한 등가 변환 회로이다. FIG. 3 is an equivalent conversion circuit for the dark and non-short states of the converter of FIG. 1.

도 4는 도 1의 매트릭스 컨버터의 제어 방법의 일 예를 설명하기 위한 도면이다. FIG. 4 is a diagram for describing an example of a control method of the matrix converter of FIG. 1.

Claims (13)

복수개의 스위치들을 구비하고, 입력단으로부터 입력되는 3상의 제1 교류 전압을 직류 전압으로 정류하는 정류기; A rectifier having a plurality of switches and rectifying a three-phase first AC voltage input from an input terminal into a DC voltage; 상기 직류 전압을 3상의 제2 교류 전압으로 변환하여 출력단으로 출력시키는 변환기; 및A converter for converting the DC voltage into a second AC voltage of three phases and outputting the same to an output terminal; And 상기 정류기의 스위치들의 온-오프를 제어하는 제1 제어 신호를 생성하는 제어기를 구비하고, 상기 변환기는, A controller for generating a first control signal for controlling the on-off of the switches of said rectifier, said converter comprising: 상기 정류기로부터 변환된 상기 직류 전압이 인가되는 DC 링크단과, 상기 제2 교류 전압의 각 상에 대응되는 인버터들을 구비하는 인버터단 사이에 위치하여 상기 직류 전압을 증폭시키는 임피던스 소스 네트워크를 구비하고, An impedance source network positioned between the DC link terminal to which the DC voltage converted from the rectifier is applied and the inverter terminal including inverters corresponding to each phase of the second AC voltage to amplify the DC voltage, 상기 정류기의 스위치들은, 상기 인버터단이 영전압 상태가 되어 상기 DC 링크단이 영전류 상태일 때에 스위칭되며,The switches of the rectifier are switched when the inverter stage is in a zero voltage state and the DC link stage is in a zero current state, 상기 임피던스 소스 네트워크는, The impedance source network, 일 단이 상기 제어 스위치의 일 단과 연결되고, 타 단이 상기 인버터단의 일 단과 연결되는 제1 인덕터; A first inductor having one end connected to one end of the control switch and the other end connected to one end of the inverter end; 일 단이 상기 DC 링크단의 타 단과 연결되고, 타 단이 상기 인버터단의 타 단과 연결되는 제2 인덕터;A second inductor having one end connected to the other end of the DC link end and the other end connected to the other end of the inverter end; 상기 제1 인덕터의 일 단과 상기 제2 인덕터의 타 단 사이에 연결되는 제1 커패시터; 및A first capacitor connected between one end of the first inductor and the other end of the second inductor; And 상기 제1 인덕터의 타 단과 상기 제2 인덕터의 일 단 사이에 연결되는 제2 커패시터를 구비하고, A second capacitor connected between the other end of the first inductor and one end of the second inductor, 상기 제1 인덕터와 상기 제2 인덕터의 인덕턴스가 동일하고, 상기 제1 커패시터와 상기 제2 커패시터의 커패시턴스가 동일하며, Inductances of the first inductor and the second inductor are the same, and the capacitances of the first capacitor and the second capacitor are the same, 암단락 상태에서의 상기 인덕터의 전류의 변화량은, 상기 제1 커패시터 또는 상기 제2 커패시터의 양단에 걸리는 전압에서 상기 인덕턴스를 나눈 값을 암단락 단위 시간을 곱한 값이고, The change amount of the current of the inductor in the dark short state is a value obtained by dividing the inductance by the voltage applied across the first capacitor or the second capacitor by the dark short unit time, 비암단락 상태에서의 상기 인덕터의 전류의 변화량은, 상기 직류 전압의 순시평균전압에서 상기 제1 커패시터 또는 상기 제2 커패시터의 양단에 걸리는 전압을 뺀 값을 상기 인덕턴스를 나누고 비암단락 단위 시간을 곱한 값이고,The amount of change in the current of the inductor in the non-dark short state is a value obtained by subtracting the inductance and multiplying the non-dark short unit time by a value obtained by subtracting the voltage across the first capacitor or the second capacitor from the instantaneous average voltage of the DC voltage. ego, 상기 암단락 단위 시간과 상기 비암단락 단위 시간을 합한 스위칭 주기 동안, 상기 암단락 상태에서의 전류의 변화량과 상기 비암단락 상태에서의 전류의 변화량의 합은 영이고, During the switching period in which the dark short unit time and the non-dark short unit time are added, the sum of the amount of change in current in the dark short state and the amount of change in current in the non-short short state is zero, 상기 인버터단에 걸리는 전압은, The voltage across the inverter stage is 상기 스위칭 주기를 상기 비암단락 단위 시간에서 상기 암단락 단위 시간을 뺀 값으로 나눈 승압률(boosting factor)과 상기 직류 전압의 순시평균전압의 곱인 것을 특징으로 하는 매트릭스 컨버터. And the switching period is a product of a boosting factor divided by the non-dark short unit time minus the dark short unit time and the instantaneous average voltage of the DC voltage. 제1 항에 있어서, According to claim 1, 상기 DC 링크단 및 상기 임피던스 소스 네트워크의 일 단 사이에 위치하고, 상기 인버터단이 비암단락 상태(nonshoot-through state)일 때 온되고, 상기 인버터단이 암단락 상태일 때 오프되는 제어 스위치를 더 구비하는 것을 특징으로 하는 매트릭스 컨버터.And a control switch located between the DC link stage and one end of the impedance source network and turned on when the inverter stage is in a nonshoot-through state and turned off when the inverter stage is in a dark short state. Matrix converter, characterized in that. 제2 항에 있어서, 상기 암단락 상태는, The method of claim 2, wherein the dark short state, 상기 인버터단이 비암단락 영전압 상태일 때 삽입되는 것을 특징으로 하는 매트릭스 컨버터.And the inverter stage is inserted when there is a non-dark short zero voltage state. 제 3 항에 있어서, 상기 비암단락 영전압 상태는, The method of claim 3, wherein the non-dark short zero voltage state, 상기 인버터단에 포함되는 복수개의 스위치들 중, 상기 임피던스 소스 네트워트의 일 단에 연결되는 스위치들은 모두 온되고, 상기 임피던스 소스 네트워트의 타 단에 연결되는 스위치들은 모두 오프되는 경우에 형성되는 것을 특징으로 하는 매트릭스 컨버터.Among the plurality of switches included in the inverter stage, the switches connected to one end of the impedance source network are all turned on, and the switches connected to the other end of the impedance source network are all formed when the off Matrix converter. 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 제2 교류 전압은, The method of claim 1, wherein the second AC voltage, 상기 인버터단에 걸리는 전압에 대한 공간 벡터 변조 기법을 수행하여, vi는 상기 인버터단에 걸리는 전압이고 Vdc는 상기 직류 전압의 순시평균전압의 곱이고 mi는 상기 인버터단의 변조지수(modulation index)이고 B는 상기 승압률이라 할 때, 다음과 같은 수학식으로 나타내어 지는 것을 특징으로 하는 매트릭스 컨버터. By performing a space vector modulation technique on the voltage across the inverter stage, vi is the voltage across the inverter stage, V dc is the product of the instantaneous average voltage of the DC voltage, and m i is the modulation index of the inverter stage. And B is expressed by the following equation when said boosting rate.
Figure 112011026063957-pat00006
Figure 112011026063957-pat00006
제9 항에 있어서, 상기 매트릭스 컨버터의 전압 전달률은, 10. The method of claim 9, wherein the voltage transfer rate of the matrix converter, 상기 제2 교류 전압에서 상기 제1 교류 전압의 최대 상전압 Vm으로 나눠, cosθin은 상기 제1 교류 전압의 입력 역률들의 절대치의 최대값을 나타낼 때, 다음의 수학식으로 나타내어 지는 것을 특징으로 하는 매트릭스 컨버터. Dividing by the maximum phase voltage Vm of the first AC voltage from the second AC voltage, cosθ in is represented by the following equation when representing the maximum value of the absolute value of the input power factor of the first AC voltage Matrix converter.
Figure 112009061957067-pat00007
Figure 112009061957067-pat00007
제1 항에 있어서, 상기 복수개의 스위치들은 각각, The method of claim 1, wherein each of the plurality of switches, 전력용 반도체 스위칭 소자; 및Power semiconductor switching elements; And 상기 전력용 반도체 스위칭 소자와 순방향 및 역방향으로 연결되는 복수개의 다이오드들을 구비하는 것을 특징으로 하는 매트릭스 컨버터. And a plurality of diodes connected to the power semiconductor switching element in a forward and a reverse direction. 제1 항에 있어서, 상기 제2 교류 전압은, The method of claim 1, wherein the second AC voltage, 상기 제1 교류 전압과 다른 진폭을 갖는 것을 특징으로 하는 매트릭스 컨버터. And an amplitude different from said first alternating voltage. 제1 항에 있어서, 상기 매트릭스 컨버터는, The method of claim 1, wherein the matrix converter, 스파스 매트릭스 컨버터인 것을 특징으로 하는 매트릭스 컨버터.A matrix converter characterized by being a sparse matrix converter.
KR1020090096101A 2009-10-09 2009-10-09 Matrix converter and control method thereof KR101031743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090096101A KR101031743B1 (en) 2009-10-09 2009-10-09 Matrix converter and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090096101A KR101031743B1 (en) 2009-10-09 2009-10-09 Matrix converter and control method thereof

Publications (2)

Publication Number Publication Date
KR20110038908A KR20110038908A (en) 2011-04-15
KR101031743B1 true KR101031743B1 (en) 2011-04-29

Family

ID=44045793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096101A KR101031743B1 (en) 2009-10-09 2009-10-09 Matrix converter and control method thereof

Country Status (1)

Country Link
KR (1) KR101031743B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4209790A1 (en) * 2022-01-05 2023-07-12 Hamilton Sundstrand Corporation Method and system for insulation monitoring in the aircraft power district and its loads

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661567B1 (en) * 2015-03-09 2016-10-04 아주대학교산학협력단 Boost matrix converter and motor driving system using thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995992B2 (en) 2003-06-20 2006-02-07 Wisconsin Alumni Research Foundation Dual bridge matrix converter
US7130205B2 (en) 2002-06-12 2006-10-31 Michigan State University Impedance source power converter
US20090001923A1 (en) * 2007-06-29 2009-01-01 Gm Global Technology Operations, Inc. Systems and methods for operating z-source inverter inductors in a continuous current mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130205B2 (en) 2002-06-12 2006-10-31 Michigan State University Impedance source power converter
US6995992B2 (en) 2003-06-20 2006-02-07 Wisconsin Alumni Research Foundation Dual bridge matrix converter
US20090001923A1 (en) * 2007-06-29 2009-01-01 Gm Global Technology Operations, Inc. Systems and methods for operating z-source inverter inductors in a continuous current mode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE 논문(제목: Novel Three-Phase AC-DC-AC Sparse Matrix Converter), 발표일 2002.03.10-14*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4209790A1 (en) * 2022-01-05 2023-07-12 Hamilton Sundstrand Corporation Method and system for insulation monitoring in the aircraft power district and its loads

Also Published As

Publication number Publication date
KR20110038908A (en) 2011-04-15

Similar Documents

Publication Publication Date Title
Gupta et al. A multilevel Voltage Source Inverter (VSI) to maximize the number of levels in output waveform
US6411530B2 (en) Drive and power supply with phase shifted carriers
EP2323248B1 (en) Operation of a three level converter
JP4669723B2 (en) Electric motor control device
US10886860B2 (en) Three-phase, three-level inverters and methods for performing soft switching with phase synchronization
US20090244936A1 (en) Three-phase inverter
Maswood et al. Average and hysteresis current-controlled three-phase three-level unity power factor rectifier operation and performance
CN106063110A (en) Power conversion electronics
JP2013255308A (en) Semiconductor power conversion device
Fang et al. Current mode Z-source inverter-fed ASD system
Roncero-Clemente et al. Maximum boost control for interleaved single-phase Quasi-Z-Source inverter
KR101031743B1 (en) Matrix converter and control method thereof
Israyelu et al. Hybrid switched inductor step-up ultra-sparse matrix converter for wind generator applications
EP3176941B1 (en) Neutral point potential control method for single phase npc inverter
US9438132B2 (en) Multilevel AC/DC power converting method and converter device thereof
Asghari-Gorji et al. Input current ripples cancellation in bidirectional switched-inductor quasi-Z-source inverter using coupled inductors
Ounejjar et al. A new high power efficiency cascaded U cells multilevel converter
US20200228028A1 (en) Inverter system
CN107431445B (en) DC/AC system interconnection device and exchange/exchange system interconnection device
Lee et al. A study on reduction of common-mode voltage in matrix converter with unity input power factor and sinusoidal input/output waveforms
Chen et al. A new modulation technique to reduce leakage current without compromising modulation index in PV systems
KR101842705B1 (en) Carrier Comparison PWM Method of Vienna Rectifier for Generating Switching Pulse
Antunes et al. Application of a generalized current multilevel cell to a current source inverter
Ellabban et al. Grid connected quasi-Z-source direct matrix converter
Kumari et al. Three-phase space vector modulated improved Z-source inverter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180411

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee