KR100994872B1 - Inverter apparatus - Google Patents
Inverter apparatus Download PDFInfo
- Publication number
- KR100994872B1 KR100994872B1 KR1020080076967A KR20080076967A KR100994872B1 KR 100994872 B1 KR100994872 B1 KR 100994872B1 KR 1020080076967 A KR1020080076967 A KR 1020080076967A KR 20080076967 A KR20080076967 A KR 20080076967A KR 100994872 B1 KR100994872 B1 KR 100994872B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- fuse
- parallel
- negative
- positive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
- H02H7/1225—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to internal faults, e.g. shoot-through
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/49—Combination of the output voltage waveforms of a plurality of converters
Abstract
복수의 스위칭 소자를 병렬 접속하여 구성된 인버터 장치에서, 스위칭 소자의 고장시에 단락 전류에 의해 용단되는 복수의 퓨즈의 용단 타이밍을 일치시켜 부하 단락에 의해 흐르는 전류를 저감하고, 피해의 확대를 방지하여, 고장 개소를 적게 한다. 직렬로 접속된 반도체 스위치와 플러스 및 마이너스의 직류 단자에 각각 퓨즈를 구비함과 함께 반도체 스위치의 상호 접속점을 교류 단자로서 구비한 반도체 유닛을 각 상에 복수 구비하고, 직류 전력과 교류 전력을 서로 변환하는 인버터 장치에서, 플러스 및 마이너스의 직류 단자는 각각 서로 병렬 접속되어 직류 컨덴서에 접속됨과 함께, 각 반도체 유닛 내의 플러스 및 마이너스의 퓨즈와 반도체 스위치의 접속점은 각각 서로 병렬 접속함으로써, 하나의 스위칭 소자가 고장난 경우에 플러스 및 마이너스의 퓨즈에 흐르는 전류를 균등화한다.In an inverter device configured by connecting a plurality of switching elements in parallel, the blown timing of a plurality of fuses blown out by a short circuit current at the time of failure of the switching elements is matched to reduce the current flowing due to a load short circuit and to prevent damage from expanding. Reduce the number of breakdown points. A plurality of semiconductor units each having a fuse connected to a semiconductor switch connected in series and a DC terminal of plus and minus and each having an interconnection point of the semiconductor switch as an AC terminal are provided on each phase to convert DC power and AC power to each other. In the inverter device, the positive and negative DC terminals are connected in parallel to each other and connected to the DC capacitors, and the positive and negative fuses in each semiconductor unit and the connection points of the semiconductor switches are connected in parallel to each other so that one switching element is connected. In the event of a failure, equalize the current through the positive and negative fuses.
반도체 스위치, 인버터 장치, 접속 부스, 다이오드, 직류 단자, 반도체 유닛 Semiconductor switch, inverter device, connection booth, diode, DC terminal, semiconductor unit
Description
본 발명은, 복수의 스위칭 소자를 병렬 접속하여 구성되는 인버터 장치에 관한 것이다.The present invention relates to an inverter device configured by connecting a plurality of switching elements in parallel.
종래, 전력 변환기를 구성하는 스위칭 소자의 정격 전류가 부족한 경우에는, 복수의 스위칭 소자를 병렬 접속하여 전력 변환기를 구성하는 기술이 공지되어 있다. 특허 문헌 1에서는, 스위칭 소자와 퓨즈를 직렬 접속한 것을 복수의 병렬 접속으로 하고, 이것을 1아암 구성으로 하여, 6아암분 이용함으로써 구성한 3상 인버터에 대하여 기재되어 있다. 이와 같이 구성함으로써, 1소자로는 부족한 정격 전류를 크게 할 수 있는데다가, 소자 고장시에는 퓨즈에 의해 1소자씩 주회로로부터 잘라 버릴 수 있기 때문에, 고장시의 파손 부분을 최소한으로 그치게 하고 있다.Conventionally, when the rated current of the switching element which comprises a power converter is insufficient, the technique which comprises a power converter by connecting a plurality of switching elements in parallel is known.
[특허 문헌 1] 일본 특허 공개 2005-160244호 공보[Patent Document 1] Japanese Unexamined Patent Publication No. 2005-160244
그러나, 고압 대용량의 인버터 장치에서는, 스위칭 소자가 고장난 경우에, 단락 전류가 흐르는 쌍 아암 스위칭 소자가 파손되기 전에 퓨즈를 용단하는 것은, 퓨즈의 성능상 어렵게 되어 있다. 따라서, 복수가 병렬 접속되는 스위칭 소자 중 하나가 고장난 경우에는, 그 고장 소자에 접속되는 퓨즈가 용단되기 전에, 단락 전류에 의해 쌍 아암의 복수의 스위칭 소자가 파손되는 경우가 있다. 이 때, 쌍 아암에 접속되는 복수의 퓨즈에는 단락 전류가 분류하여 흐르기 때문에, 각 퓨즈는 용단되지 않고 남게 된다. 그 후 파손된 쌍 아암의 스위칭 소자와 다른 상의 다이오드 소자를 통하여 부하 단락이 발생하여, 고장이 확대되게 될 우려가 있다.However, in the high-voltage large-capacity inverter device, when the switching element is broken, it is difficult to blow the fuse before the double arm switching element through which the short-circuit current flows is broken in view of the performance of the fuse. Therefore, when one of the switching elements connected in parallel to each other fails, a plurality of switching elements of the pair arms may be damaged by the short-circuit current before the fuse connected to the failure element blows off. At this time, since the short-circuit current flows through the plurality of fuses connected to the pair arms, each fuse is left without melting. Thereafter, a load short circuit occurs through the switching element of the broken pair arm and the diode element of the other phase, and there is a fear that the failure is expanded.
본 발명은 상기한 바와 같은 문제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 복수의 스위칭 소자를 배열 접속하여 구성된 인버터 장치에서, 스위칭 소자의 고장시에 단락 전류에 의해 용단되는 복수의 퓨즈의 용단 타이밍을 일치시켜 부하 단락에 의해 흐르는 전류를 저감하고, 피해의 확대를 방지하여, 고장 개소를 적게 하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a plurality of fuses blown by a short-circuit current at the time of failure of the switching elements in an inverter device configured by connecting and connecting a plurality of switching elements. It is an object of the present invention to reduce the current flowing through a load short circuit by matching the melting timing, to prevent the damage from spreading, and to reduce the trouble point.
상기 목적을 달성하기 위해, 본 발명에서는, 직렬로 접속된 반도체 스위치와 플러스 및 마이너스의 직류 단자에 각각 퓨즈를 구비함과 함께 반도체 스위치의 상호 접속점을 교류 단자로서 구비한 반도체 유닛을 각 상에 복수 구비하고, 직류 전력과 교류 전력을 서로 변환하는 인버터 장치에서, 플러스 및 마이너스의 직류 단자는 각각 서로 병렬 접속되어 직류 컨덴서에 접속됨과 함께, 각 반도체 유닛 내의 플러스 퓨즈와 반도체 스위치의 접속점, 및 마이너스 퓨즈와 반도체 스위치의 접속점은, 하나의 상을 구성하는 반도체 유닛 내의 플러스 퓨즈와 반도체 스위치의 접속점, 및 마이너스 퓨즈와 반도체 스위치의 접속점과 각각 서로 병렬 접속함으로써, 하나의 스위칭 소자가 고장난 경우에 플러스 및 마이너스의 퓨즈에 흐르는 전류를 균등화하도록 하고 있는 것이다.In order to achieve the above object, in the present invention, a plurality of semiconductor units each having a fuse connected to a series of semiconductor switches connected in series and a positive and negative DC terminal, and each having an interconnection point of the semiconductor switch as an AC terminal, In the inverter device for converting DC power and AC power to each other, the positive and negative DC terminals are connected to each other in parallel with each other and connected to the DC capacitors, and the positive and negative connection points of the semiconductor switches and the negative fuses in the respective semiconductor units. The connection points of the semiconductor switch and the semiconductor switch are connected in parallel with the connection points of the positive fuse and the semiconductor switch in the semiconductor unit constituting one phase and the connection points of the negative fuse and the semiconductor switch, respectively, so that in the case of a failure of one switching element, the positive and negative To equalize the current flowing into the fuse of the That he will.
또한, 상기 목적을 달성하기 위해, 본 발명에서는, 직렬로 접속된 4개의 반도체 스위치와 직렬 접속된 2개의 다이오드와 플러스 및 마이너스 및 중성점의 직류 단자에 각각 퓨즈를 구비하는 반도체 유닛을 각 상에 복수 구비하고, 직류 전력과 교류 전력을 서로 변환하는 중성점 클램프형 3레벨 인버터 장치에서, 플러스 및 마이너스 및 중성점의 직류 단자는 각각 서로 병렬 접속되어 직류 컨덴서에 접속됨과 함께, 각 반도체 유닛 내의 플러스 퓨즈와 반도체 스위치의 접속점, 마이너스 퓨즈와 반도체 스위치의 접속점, 및 중성점의 퓨즈와 다이오드의 접속점은, 하나의 상을 구성하는 반도체 유닛 내의 플러스 퓨즈와 반도체 스위치의 접속점, 마이너스 퓨즈와 반도체 스위치의 접속점, 및 중성점의 퓨즈와 다이오드의 접속점과 각각 서로 병렬 접속함으로써, 하나의 스위칭 소자가 고장난 경우에 플러스 및 마이너스의 퓨즈에 흐르는 전류를 균등화하도록 하고 있는 것이다.Further, in order to achieve the above object, in the present invention, a plurality of semiconductor units each having a fuse in each of two diodes connected in series with the four semiconductor switches connected in series and DC terminals of the plus, minus and neutral points, respectively In the neutral clamp type three-level inverter device, which converts DC power and AC power to each other, the DC terminals of the plus, minus and neutral points are connected to each other in parallel with each other and connected to the DC capacitors. The connection point of the switch, the connection point of the negative fuse and the semiconductor switch, and the connection point of the fuse and the diode of the neutral point are the connection point of the positive fuse and the semiconductor switch in the semiconductor unit constituting one phase, the connection point of the negative fuse and the semiconductor switch, and the neutral point. By connecting the fuses and diodes in parallel with each other In other words, when one switching element fails, the current flowing through the positive and negative fuses is equalized.
본 발명의 인버터 장치에 따르면, 하나의 스위칭 소자가 고장난 경우에도, 고장상의 플러스 및 마이너스 모두의 퓨즈가 거의 동시에 용단됨으로써, 부하 단락을 방지할 수 있으므로, 피해의 확대를 방지하여, 고장 개소를 적게 하는 것을 실현할 수 있다.According to the inverter device of the present invention, even if one switching element fails, load short circuits can be prevented by simultaneously blowing both the positive and negative fuses on the fault, thereby preventing the occurrence of damage and reducing the number of failure points. It can be realized.
또한, 본 발명의 인버터 장치에 따르면, 중성점 클램프형 3레벨 인버터 장치의, 하나의 스위칭 소자가 고장난 경우에도, 고장상의 플러스 및 마이너스 모두의 퓨즈가 거의 동시에 용단됨으로써, 부하 단락을 방지할 수 있으므로, 피해의 확대를 방지하여, 고장 개소를 적게 하는 것을 실현할 수 있다.In addition, according to the inverter device of the present invention, even when one switching element of the neutral point clamp type three-level inverter device fails, both of the faulty positive and negative fuses are blown at about the same time, thereby preventing a load short circuit. It is possible to prevent the expansion of damage and to reduce the number of breakdown points.
이하, 본 발명의 실시 형태에 대하여 도면을 이용하여 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described using drawing.
<제1 실시 형태><1st embodiment>
도 1은, 본 발명의 제1 실시 형태에 따른 인버터 장치를 도시하는 회로도이다. 도 1에서, 인버터 장치에서는, 입력 단자(11)로부터 교류 전력을 입력받고, 정류기(12)에서 이것을 직류 전력으로 변환하여, 평활 컨덴서(13)에서 평활화한다. 얻어지는 직류 전력을, 인버터 회로(14)에서 스위칭함으로써 교류 전력으로 변환하고, 부하(16)에 교류 전력을 공급한다.1 is a circuit diagram showing an inverter device according to a first embodiment of the present invention. In FIG. 1, in the inverter device, AC power is input from the
인버터 회로(14)는, 6개의 반도체 유닛(15)을 구비하고, 각각의 반도체 유닛(15)은, 직렬 접속된 2개의 스위칭 소자(21, 22)를 구비하고, 제1 스위칭 소자(21)는 플러스측 퓨즈(31)를 통하여 3상 인버터 회로(14)의 정극 모선에, 제2 스위칭 소자(22)는 마이너스측 퓨즈(32)를 통하여 3상 인버터 회로(14)의 부극 모선에 접속된다. 또한, 2개의 반도체 유닛(15)을 1조로 하여, 각각의 제1 및 제2 스위칭 소자의 접속점을 서로 접속하고, 1개의 상의 교류 출력 단자로서 부하(16)에 접속된다.The
이와 같이 인버터 회로(14)를 복수의 반도체 유닛(15)을 병렬 접속함으로써, 스위칭 소자의 정격 전류를 초과하는 용량의 인버터 장치를 구성할 수 있으므로, 대용량의 부하에 대응시킬 수 있다. 또한 반도체 유닛의 병렬수를, 2병렬, 3병렬, …로 바꿈으로써, 다양한 용량의 인버터 장치를, 공통의 부품을 이용하여 제공할 수 있다.By connecting the
또한, 본 실시 형태에서는, 하나의 상을 구성하는 2개의 반도체 유닛(15)에서의 퓨즈와 스위칭 소자의 접속점을, 접속 부스(41, 42)에 의해 서로 접속하고 있다.In addition, in this embodiment, the connection booths of the fuse and the switching element in the two
이하, 접속 부스(41, 42)를 구비하는 이유에 대하여, 접속 부스가 없는 경우와 비교하여 상세하게 설명한다.Hereinafter, the reason for providing the
도 2는 접속 부스가 없는 경우에, 스위칭 소자가 1개 고장났을 때의 동작의 설명도이다. 간단하게 하기 위해 인버터 회로 중 2상분만을 추출하고, 도 1과 동일 부분에는 동일 부호를 붙이고 있다. 반도체 유닛(14a)과 반도체 유닛(14b)을 병렬 접속하여 한쪽의 상을 구성하고, 다른 한쪽의 상을 반도체 유닛(14a)과 반도체 유닛(14b)을 병렬 접속하여 구성하고 있다. 또한 부하(16)는, 내부 기전력(161)과 인덕턴스(162)로 구성되어 있는 것으로 한다. 도 2의 (a)∼도 2의 (d)는 시간의 경과와 함께 변화하는 동작을 나타내고 있다.2 is an explanatory diagram of an operation when one switching element fails when there is no connection booth. For the sake of simplicity, only two phase portions of the inverter circuit are extracted and the same parts as those in FIG. The semiconductor unit 14a and the semiconductor unit 14b are connected in parallel to form one phase, and the other phase is configured by connecting the semiconductor unit 14a and the semiconductor unit 14b in parallel. In addition, the
도 2의 (a)에서, 8개의 스위칭 소자 중 스위칭 소자(22a, 22b, 21c, 21d)가 온하고 있는 것으로 한다. 여기에서 스위칭 소자(21a)가 어떠한 이유에 의해 단락 고장났다고 하면, 고장난 스위칭 소자(21a)와 온하고 있는 스위칭 소자(22a, 22b)를 통하여 직류 단락이 발생한다.In FIG. 2A, it is assumed that the
그러면 도 2의 (b)와 같이, 과대한 단락 전류에 의해 스위칭 소자(22a, 22b)가 고장남과 함께, 퓨즈(31a)가 용단된다. 퓨즈(31a)의 용단이 빠르면, 스위칭 소자(22a, 22b)는 고장나지 않고 끝나지만, 일반적으로 고압 대용량용의 퓨즈는 즉단 특성을 갖게 하는 것이 곤란하기 때문에, 직류 단락시에는 스위칭 소자를 고장에 이르기 전에 보호하기가 어렵다. 또한, 퓨즈(32a, 32b)는, 단락 전류가 분류되기 때문에, 퓨즈(31a)에 비하여 흐르는 전류가 작으므로 용단이 지연되고, 퓨즈(31a)가 용단됨으로써 단락 전류가 차단되기 때문에, 퓨즈(32a, 32b)는 용단되지 않고 남게 된다.Then, as illustrated in FIG. 2B, the
다음으로, 도 2의 (c)와 같이, 나중에 고장난 스위칭 소자(22a, 22b)와 다른 상의 스위칭 소자(22c, 22d)의 다이오드를 통하여 부하 단락이 발생하고, 직류 단락 전류와 부하 단락 전류의 적산에 의해, 퓨즈(32a, 32b)가 용단된다. 이 때, 부하 단락 전류가 크면, 스위칭 소자(22c, 22d)가 고장날 우려가 있다.Next, as shown in Fig. 2 (c), a load short circuit occurs through the diodes of the
또한, 부하 단락 전류가 크면, 부하 인덕턴스(162)의 축적 에너지가 커지기 때문에, 도 2의 (d)와 같이 스위칭 소자(21b)의 다이오드를 통하여 평활 컨덴서(13)를 과충전하여, 직류 과전압으로 될 우려가 있다.In addition, when the load short-circuit current is large, the accumulated energy of the
이에 대하여, 접속 부스를 구비하는 경우의 동작에 대하여 도 3을 이용하여 설명한다. 도 3도 도 2와 마찬가지로, 인버터 회로의 2상분을 추출한 것이며, 도 2와 달리, 접속 부스(41a, 42a, 41c, 42c)를 구비한 구성으로 되어 있다. 도 3의 (a)에서, 스위칭 소자(21a)가 어떠한 이유에 의해 단락 고장났다고 하면, 고장난 스위칭 소자(21a)와 온하고 있는 스위칭 소자(22a, 22b)를 통하여 직류 단락이 발생한다.On the other hand, the operation | movement in the case of providing a connection booth is demonstrated using FIG. 3 and 2, the two phases of the inverter circuit are extracted, and unlike FIG. 2, the
그러면 도 3의 (b)와 같이, 단락 전류에 의해 스위칭 소자(22a, 22b)가 고장나지만, 퓨즈에 대해서는, 접속 부스(41a)의 작용에 의해, 단락 전류가 퓨즈(31a, 31b)에 분류되기 때문에, 퓨즈(32a, 32b)와 동등한 전류로 되어, 상기 4개의 퓨즈는 거의 동시에 용단된다. 그러면 도 3의 (c)와 같이 모든 전류 경로가 차단되어, 이 이상의 파급은 발생하지 않는다.Then, as shown in Fig. 3B, the
상기 4개의 퓨즈는, 엄밀하게는 시간차를 갖고 용단되게 되지만, 단락 전류 를 될 수 있는 한 균등하게 흐르게 하고, 용단까지의 시간차를 작게 함으로써, 부하 단락의 계속 시간을 짧게 할 수 있으므로, 다른 상에의 부하 단락 전류의 돌아들어감이나, 그 후의 직류 전압 상승을 작게 억제할 수 있다.The four fuses are melted with a time difference strictly, but the duration of the load short can be shortened by allowing the short-circuit current to flow as evenly as possible and by shortening the time difference to the blow-down, so that Return of the load short-circuit current and subsequent rise in DC voltage can be suppressed small.
도 1의 실시 형태에서는 반도체 유닛(15)의 내부에 퓨즈(31, 32)를 구비하는 구성으로 하고 있지만, 도 4와 같이 반도체 유닛(15)에는 퓨즈를 포함하지 않고, 반도체 유닛(15)과 인버터 회로(14)의 플러스 및 마이너스의 모선을, 퓨즈(31, 32)를 통하여 접속하는 구조로 하고, 반도체 유닛(15)과 퓨즈(31, 32)의 접속점에, 상마다 접속 부스(41, 42)를 설치할 수도 있다.In the embodiment of FIG. 1, the
또한, 도 1의 실시 형태에서는 반도체 유닛을 1상당 2병렬로 하고 있지만, 3병렬 이상의 경우에도, 퓨즈와 스위칭 소자의 접속점을, 상마다 서로 접속함으로써 마찬가지의 효과를 얻을 수 있다.In addition, in the embodiment of FIG. 1, the semiconductor units are set to two parallels per phase, but even in three or more parallel cases, similar effects can be obtained by connecting the connection points of the fuse and the switching element to each other.
이상과 같이, 본 실시 형태에 따르면, 반도체 유닛을 병렬 접속하여 구성되는 인버터 장치에서, 하나의 스위칭 소자가 고장난 경우에 고장 부분을 확실하게 회로로부터 잘라 버릴 수 있으므로, 고장 개소를 적게 억제할 수 있다.As described above, according to the present embodiment, in the inverter device configured by connecting the semiconductor units in parallel, the failure portion can be reliably cut out of the circuit when one switching element fails, so that the failure point can be reduced to a lesser extent. .
<제2 실시 형태><2nd embodiment>
도 5는, 본 발명의 제2 실시 형태에 따른 인버터 장치를 도시하는 회로도이다. 도 1과 동일한 구성 부재에 대해서는 동일한 기호를 붙인다. 도 1과 다른 것은, 인버터 회로(14)로서, 대용량 변환기에 바람직한 중성점 클램프형 3레벨 인버터를 이용하고 있는 점이다.5 is a circuit diagram showing an inverter device according to a second embodiment of the present invention. The same symbol is attached | subjected about the structural member same as FIG. Different from FIG. 1, the
도 5에서, 반도체 유닛(15)은, 직렬 접속된 4개의 스위칭 소자(21∼24)와, 직렬 접속된 2개의 다이오드(25, 26)를 구비하고, 제1 스위칭 소자(21)는 플러스측 퓨즈(31)를 통하여 3상 인버터 회로(14)의 정극 모선에, 제4 스위칭 소자(24)는 마이너스측 퓨즈(33)를 통하여 3상 인버터 회로(14)의 부극 모선에 접속된다.In FIG. 5, the
제1 스위칭 소자(21)와 제2 스위칭 소자(22)의 상호 접속점은, 제1 다이오드(25)에 접속되고, 제3 스위칭 소자(23)와 제4 스위칭 소자(24)의 상호 접속점은, 제2 다이오드(26)에 접속되고, 제1 다이오드(25)와 제2 다이오드(26)의 상호 접속점은, 중간 퓨즈(32)를 통하여 3상 인버터 회로(14)의 중성점 모선에 접속된다. 또한, 2개의 반도체 유닛(15)을 1조로 하여, 각각의 제2 및 제3 스위칭 소자의 접속점을 서로 접속하고, 1개의 상의 교류 출력 단자로서 부하(16)에 접속된다.The interconnection point of the
또한, 본 실시 형태에서는, 하나의 상을 구성하는 2개의 반도체 유닛(15)에서의 퓨즈와 스위칭 소자의 접속점을, 접속 부스(41, 42, 43)에 의해 서로 접속하고 있다.In the present embodiment, the connection points of the fuses and the switching elements in the two
본 실시 형태에서, 1개의 스위칭 소자가 고장난 경우의 동작은, 제1 실시 형태의 경우와 마찬가지이며, 고장에 의해 발생하는 단락 전류를, 접속 부스의 작용에 의해 복수의 퓨즈에 균등하게 분류시킴으로써, 고장상에 접속되는 복수의 퓨즈의 용단까지의 시간차를 작게 함으로써, 부하 단락의 계속 시간을 짧게 할 수 있으므로, 다른 상에의 부하 단락 전류의 돌아들어감이나, 그 후의 직류 전압 상승을 작게 억제할 수 있다.In the present embodiment, the operation in the case of failure of one switching element is the same as in the first embodiment, and the short-circuit current generated by the failure is divided equally into a plurality of fuses by the action of the connection booth, Since the duration time of a load short circuit can be shortened by reducing the time difference to the blown out of the some fuse connected to a fault phase, return of the load short circuit current to another phase and subsequent DC voltage rise can be suppressed small. have.
도 5의 실시 형태에서는 반도체 유닛(15)의 내부에 퓨즈를 구비하는 구성으로 하고 있지만, 반도체 유닛(15)과 인버터 회로(14)의 플러스 및 마이너스 중간의 모선을, 퓨즈를 통하여 접속하는 구조로 하고, 반도체 유닛의 접속점에, 상마다 접속 부스를 설치하는 것도 가능하며, 3병렬 이상의 경우라도, 퓨즈와 스위칭 소자의 접속점을, 상마다 서로 접속함으로써 마찬가지의 효과를 얻을 수 있는 것은, 제1 실시 형태와 마찬가지이다.In the embodiment of FIG. 5, a fuse is provided inside the
이상과 같이, 본 실시 형태에 따르면, 반도체 유닛을 병렬 접속하여 구성되는 중성점 클램프형 3레벨 인버터에서, 하나의 스위칭 소자가 고장난 경우에 고장 부분을 확실하게 회로로부터 잘라 버릴 수 있으므로, 고장 개소를 적게 억제할 수 있다.As described above, according to the present embodiment, in the neutral clamp type three-level inverter configured by connecting the semiconductor units in parallel, a failure portion can be reliably cut out of the circuit when one switching element fails. It can be suppressed.
본 발명은, 스위칭 소자를 병렬 접속하여 얻어지는 대용량의 전력 변환기가 필요하게 되는, 산업용 드라이브 분야나, 전력용 변환기를 이용하는 분야에 적용 가능하다.INDUSTRIAL APPLICABILITY The present invention is applicable to the field of industrial drives or fields using power converters, in which a large capacity power converter obtained by connecting switching elements in parallel is required.
도 1은 본 발명의 제1 실시 형태에 따른 인버터 장치를 도시하는 회로도.1 is a circuit diagram showing an inverter device according to a first embodiment of the present invention.
도 2는 접속 부스를 구비하지 않는 인버터 회로의 동작을 설명하는 도면.2 is a view for explaining the operation of an inverter circuit without a connection booth.
도 3은 접속 부스를 구비하는 인버터 회로의 동작을 설명하는 도면.3 is a diagram illustrating an operation of an inverter circuit having a connection booth.
도 4는 본 발명의 제1 실시 형태에 따른 다른 인버터 장치를 도시하는 회로도.4 is a circuit diagram showing another inverter device according to the first embodiment of the present invention.
도 5는 본 발명의 제2 실시 형태에 따른 인버터 장치를 도시하는 회로도.5 is a circuit diagram showing an inverter device according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
11: 입력 교류 전원 단자11: input AC power terminal
12: 정류기12: rectifier
13: 평활 컨덴서13: smoothing condenser
14: 인버터 회로14: inverter circuit
15: 반도체 유닛15: semiconductor unit
16: 부하16: load
21∼24: 스위칭 소자21 to 24 switching element
25, 26: 다이오드25, 26: diode
31∼33: 퓨즈31 to 33: fuse
41∼43: 접속 부스 41 to 43: connection booth
Claims (6)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007243211A JP5095330B2 (en) | 2007-09-20 | 2007-09-20 | Inverter device |
JPJP-P-2007-00243211 | 2007-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090031212A KR20090031212A (en) | 2009-03-25 |
KR100994872B1 true KR100994872B1 (en) | 2010-11-16 |
Family
ID=40494262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080076967A KR100994872B1 (en) | 2007-09-20 | 2008-08-06 | Inverter apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5095330B2 (en) |
KR (1) | KR100994872B1 (en) |
CN (1) | CN101394137B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2343804B1 (en) * | 2010-01-05 | 2020-07-29 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Circuit assembly for power semiconductor components |
JP5599757B2 (en) * | 2011-05-19 | 2014-10-01 | 株式会社日立製作所 | Power converter |
JP6021438B2 (en) * | 2012-05-25 | 2016-11-09 | 株式会社東芝 | Inverter device |
CN106787742A (en) * | 2016-12-30 | 2017-05-31 | 西北核技术研究所 | A kind of series resonance charge power supply |
JP6905356B2 (en) * | 2017-03-09 | 2021-07-21 | 株式会社東芝 | Power semiconductor module |
KR102419754B1 (en) * | 2017-10-25 | 2022-07-11 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | power converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10178783A (en) | 1996-10-16 | 1998-06-30 | Hitachi Ltd | Semiconductor power converter |
JPH10243660A (en) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | Power converting apparatus |
US5859772A (en) | 1996-09-25 | 1999-01-12 | Abb Daimler-Benz Transportation (Technology) Gmbh | Parallel connection of controllable semiconductor components |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11144603A (en) * | 1997-11-11 | 1999-05-28 | Hitachi Ltd | Fuse and power conversion device using the same |
JP2000295835A (en) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | Power converter |
JP3926618B2 (en) * | 2001-12-17 | 2007-06-06 | 東芝三菱電機産業システム株式会社 | Power converter |
JP2004248479A (en) * | 2003-02-17 | 2004-09-02 | Toshiba Corp | Three-level converter |
-
2007
- 2007-09-20 JP JP2007243211A patent/JP5095330B2/en active Active
-
2008
- 2008-08-06 KR KR1020080076967A patent/KR100994872B1/en active IP Right Grant
- 2008-08-20 CN CN2008102110674A patent/CN101394137B/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859772A (en) | 1996-09-25 | 1999-01-12 | Abb Daimler-Benz Transportation (Technology) Gmbh | Parallel connection of controllable semiconductor components |
JPH10178783A (en) | 1996-10-16 | 1998-06-30 | Hitachi Ltd | Semiconductor power converter |
JPH10243660A (en) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | Power converting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5095330B2 (en) | 2012-12-12 |
CN101394137A (en) | 2009-03-25 |
CN101394137B (en) | 2013-01-23 |
KR20090031212A (en) | 2009-03-25 |
JP2009077504A (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100994872B1 (en) | Inverter apparatus | |
DK2241001T3 (en) | Inverter | |
CA2713369C (en) | Power rectifying circuit and systems, associated method, and aircraft including such circuit or systems | |
US20080232145A1 (en) | Inverter Circuit with Distributed Energy Stores | |
EP2471164B1 (en) | Converter cell module with autotransformer bypass, voltage source converter system comprising such a module and a method for controlling such a system | |
JP6687754B2 (en) | Power converter | |
JP6715685B2 (en) | Power conversion device and power conversion method | |
JP2008067566A (en) | Three-level inverter system | |
JP6546126B2 (en) | Power conversion system | |
KR20200098653A (en) | Power conversion system | |
JPH10243660A (en) | Power converting apparatus | |
Gierschner et al. | Fault-Tolerant Behaviour of the Three-Level Advanced-Active-Neutral-Point-Clamped Converter | |
JP2004248479A (en) | Three-level converter | |
KR102171603B1 (en) | Sub-module for power converter having bypass switch | |
JP2006042406A (en) | Stack structure of power converter | |
JP4769390B2 (en) | Power converter | |
DK2994984T3 (en) | The three-point converter | |
KR102419754B1 (en) | power converter | |
JP2007267435A (en) | Power converter | |
JP6047465B2 (en) | Power converter | |
JPH08331870A (en) | Discharge circuit of main circuit capacitor in sine wave converter with regenerative function | |
US11967894B2 (en) | Power converter | |
JP6525916B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181023 Year of fee payment: 9 |