KR100300558B1 - Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter - Google Patents
Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter Download PDFInfo
- Publication number
- KR100300558B1 KR100300558B1 KR1019990035353A KR19990035353A KR100300558B1 KR 100300558 B1 KR100300558 B1 KR 100300558B1 KR 1019990035353 A KR1019990035353 A KR 1019990035353A KR 19990035353 A KR19990035353 A KR 19990035353A KR 100300558 B1 KR100300558 B1 KR 100300558B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- common mode
- pulse width
- width modulation
- mode voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
Abstract
교류전동기 가변속 구동시스템에서 커먼 모드 전압에 의하여 발생하는 여러 가지 문제점들을 해결하기 위하여, 본 발명은 특히 NPC 인버터 사용을 전제로하는 새로운 펄스 폭 변조 방법을 제안한다. 본 발명에 의한 NPC 인버터에서의 펄스 폭 변조 방법은, 새로운 서브 섹터의 구분법과 함께 Vdc/3 이상의 크기를 가지는 커먼 모드 전압을 발생시키는 스위칭 상태를 제외한 19개의 스위칭 상태만으로 전압지령벡터를 합성해내는 방법으로 구성된다. 본 발명에 의한 펄스 폭 변조 방법을 NPC 인버터에 적용하는 경우, 종래의 2-레벨 인버터에 비하여 커먼 모드 전압의 최고치 측면에서 67, 커먼 모드 전압의 변화율 측면에서 50의 저감 효과를 볼 수 있으며, 종래의 펄스 폭 변조 방법이 사용된 NPC 인버터에 비하여 커먼 모드 전압의 최고치 측면에서 최고 67, 최저 50저감 효과를 가져올 수 있다. 또한, 본 발명에 의한 NPC 인버터의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법은, 변조지수의 제한 등과 같은 교류전동기 구동 시스템의 제어 성능 저하를 가져오지 않으며, 부가적인 하드웨어를 필요로 하지 않고 DC 옵셋을 더하는 방식으로 소프트웨어적으로 용이하게 구현할 수 있는 장점이 있다.In order to solve the various problems caused by the common mode voltage in the AC motor variable speed drive system, the present invention proposes a new pulse width modulation method, which presupposes the use of an NPC inverter. The pulse width modulation method in the NPC inverter according to the present invention synthesizes a voltage command vector using only 19 switching states except for a switching state that generates a common mode voltage having a magnitude of Vdc / 3 or more with a new subsector classification method. It is organized in a way. When the pulse width modulation method according to the present invention is applied to an NPC inverter, a reduction effect of 67 in terms of the maximum value of the common mode voltage and 50 in terms of the rate of change of the common mode voltage can be seen, compared to the conventional two-level inverter. Compared to NPC inverters using pulse width modulation method, the maximum common mode voltage can be reduced by 67 and 50 at the lowest. In addition, the pulse width modulation method for suppressing the common mode voltage of the NPC inverter according to the present invention does not deteriorate the control performance of the AC motor drive system such as limiting the modulation index, and does not require additional hardware and does not require DC offset. There is an advantage that can be easily implemented in software in a way to add.
Description
본 발명은 NPC(Neutral-Point Clamped) 인버터에서 커먼 모드 전압을 억제하기 위한 펄스 폭 변조 방법에 관한 것으로서, 특히 NPC 인버터의 스위칭 함수 si의 각 지령전압에 일정한 DC 옵셋 전압을 더함에 의하여 상기 나열한 원하지 않는 스위칭 상태를 제거함에 의하여 커먼 모드 전압을 저감시키는 것을 특징으로 한다.The present invention relates to a pulse width modulation method for suppressing common mode voltage in a neutral-point clamped (NPC) inverter, and more particularly, by adding a constant DC offset voltage to each command voltage of the switching function si of the NPC inverter. It is characterized in that the common mode voltage is reduced by removing the switching state.
최근 교류 전동기 가변속 구동 시스템에 IGBT 등과 같이 전압상승률이 높으며 고속 스위칭이 가능한 전압형 펄스폭 변조 인버터가 널리 적용됨에 따라서 전동기 누설 전류, 전자파 장해, 베어링 손상, 전동기 절연 파괴 등과 같은 문제점들이 증가하게 되었다. 이러한 문제점들의 직접적인 원인은 전동기 가변속 구동 시스템의 커먼 모드 전압이므로 커먼 모드 전압 자체의 크기와 이의 변화율을 줄이는 것이 중요하다.Recently, the voltage-type pulse width modulation inverter with high voltage rise rate and high-speed switching, such as IGBT, has been widely applied to AC motor variable speed driving system, and problems such as motor leakage current, electromagnetic interference, bearing damage, and motor insulation breakdown have increased. Since the direct cause of these problems is the common mode voltage of the motor variable speed drive system, it is important to reduce the magnitude of the common mode voltage itself and its rate of change.
종래의 브리지 형태의 2-레벨 인버터를 사용하는 교류 전동기 가변속 구동시스템에서 커먼 모드 전압을 줄이기 위한 많은 방법들이 소개되어 있으나. NPC 인버터를 사용하는 경우에 관하여는 알려진 바가 없다. 본 발명은 NPC 인버터에서 커먼 모드 전압을 억제하기 위한 방법에 관한 것이다.Many methods for reducing common mode voltage have been introduced in an AC motor variable speed drive system using a conventional bridge type two-level inverter. There is no known case of using an NPC inverter. The present invention relates to a method for suppressing common mode voltage in an NPC inverter.
동일한 dc 버스 전압을 가정할 때, NPC 인버터의 커먼 모드 전압의 변화율(dv/dt)은 종래의 2-레벨 인버터의 경우에 비하여 절반에 해당되므로 교류 전동기 가변속 구동 시스템에서 NPC 인버터가 종래의 2-레벨 인버터를 대체해나갈 것으로 기대된다.Assuming the same dc bus voltage, the rate of change of the common mode voltage (dv / dt) of the NPC inverter is half that of the conventional two-level inverter, so that the NPC inverter in the conventional AC motor variable speed drive system is It is expected to replace the level inverter.
먼저, NPC 인버터에 관하여 설명한다.First, an NPC inverter will be described.
도1은 교류 전동기 가변속 구동용 NPC 인버터의 구성도이다. 도1에서 커먼 모드 전압은 전동기 고정자 권선 중성점(도1의 's')과 dc 버스 중성점(도1의 'n') 사이의 전압차, Vsn으로 정의되며, 전동기의 상평형을 가정하고, NPC 인버터의 스위칭 함수(Sa, Sb, Sc)를 이용하여 나타내면 다음의 수학식 1과 같다.1 is a configuration diagram of an NPC inverter for driving an AC motor variable speed. The common mode voltage in FIG. 1 is defined as the voltage difference, Vsn, between the motor stator winding neutral point ('s' in FIG. 1) and the dc bus neutral point ('n' in FIG. 1), assuming phase equilibrium of the motor, NPC When the switching function of the inverter (Sa, Sb, Sc) is represented by the following equation (1).
이 때 NPC 인버터의 스위칭 함수 Si(i=a,b,c)는 스위칭 상태에 따라서 도2에서와 같이, '1', '0' 또는 '-1'의 값을 가진다. 도2는 NPC 인버터 스위칭 상태와 스위칭 함수를 나타내는 것으로서, 도2a는 스위칭 함수가 '1'인 상태를, 도2b는 스위칭 함수가 '0'인 상태를 도2c는 스위칭 함수가 '-1'인 상태를 각각 나타낸다.At this time, the switching function Si (i = a, b, c) of the NPC inverter has a value of '1', '0' or '-1' as shown in FIG. 2 according to the switching state. FIG. 2 shows an NPC inverter switching state and a switching function, FIG. 2A shows a switching function of '1', FIG. 2B shows a switching function of '0', and FIG. 2C shows a switching function of '-1'. Each state is shown.
도3은 각상의 스위칭 상태와 이에 따른 NPC 인버터의 출력 전압 벡터를 도시한 것이다. 도3에 도시된 바와 같이, 총 19개의 출력 전압 벡터와 이로부터 커먼 모드 전압은 0, ±Vdc/6, ±Vdc/3, ±Vdc/2 로서 총 7개의 준위를 가지며, 스위칭 상태가 변화하였을 때의 커먼 모드 전압의 변화율, dVsn/dt는 ±Vdc/6에 해당함을 알 수 있다.Figure 3 shows the switching state of each phase and thus the output voltage vector of the NPC inverter. As shown in Fig. 3, a total of 19 output voltage vectors and common mode voltages therefrom have a total of seven levels as 0, ± Vdc / 6, ± Vdc / 3, and ± Vdc / 2. It can be seen that the rate of change of the common mode voltage, dVsn / dt, corresponds to ± Vdc / 6.
NPC 인버터의 특성상 모든 스위칭 상태는 33=27개이지만, 독립적인 출력 전압 벡터의 개수는 19개이다. 이러한 19개의 전압 벡터는 외곽 유효전압벡터, 중간 유효전압벡터, 그리고 영전압 벡터의 3가지로 구분될 수 있다.Due to the nature of the NPC inverter, all switching states are 3 3 = 27, but the number of independent output voltage vectors is 19. The nineteen voltage vectors may be classified into three types: an outer effective voltage vector, an intermediate effective voltage vector, and a zero voltage vector.
외곽 유효전압벡터 12개는 스위칭 상태에 따라서 유일하게 결정되며 발생되는 커먼 모드 전압 펄스의 크기 ｜Vsn｜는 Vdc/6이 된다. 중간 유효전압벡터 6개는 각각 2개의 스위칭 상태를 가지며, 스위칭 상태에 따라서 발생되는 커먼 모드 전압 펄스의 크기 ｜Vsn｜는 Vdc/6 또는 Vdc/3이 된다. 예를 들어서, (1,1,0)과 (0,0,-1)의 스위칭 상태는 그 크기가 Vdc/3이고 위상각이 π/3인 동일한 유효전압벡터를 출력하지만, 발생하는 커먼 모드 전압 펄스를 고려할 때 (1,1,0)의 스위칭 상태에서는 Vdc/3이고 (0,0,-1)의 스위칭 상태에서는 -Vdc/6임을 알 수 있다. 영전압벡터는 3개의 스위칭 상태를 가지며, 발생하는 ｜Vsn｜은 (0,0,0)일때의 Vdc/6, 그리고 (1,1,1) 또는 (-1,-1,-1)일 때 Vdc/2가 된다.The 12 outer effective voltage vectors are uniquely determined according to the switching state, and the magnitude | Vsn | of the common mode voltage pulse generated is Vdc / 6. The six intermediate effective voltage vectors each have two switching states, and the magnitude | Vsn | of the common mode voltage pulse generated according to the switching state becomes Vdc / 6 or Vdc / 3. For example, the switching states of (1,1,0) and (0,0, -1) output the same effective voltage vector whose magnitude is Vdc / 3 and the phase angle π / 3, but occurs in common mode. Considering the voltage pulse, it can be seen that Vdc / 3 in the switching state of (1,1,0) and -Vdc / 6 in the switching state of (0,0, -1). The zero voltage vector has three switching states, and the generated | Vsn | is Vdc / 6 when (0,0,0) and (1,1,1) or (-1, -1, -1) Is Vdc / 2.
이상에서 설명한 NPC 인버터가 가질 수 있는 27개의 모든 스위칭 상태에 따른 출력전압벡터의 종류와 발생하는 커먼 모드 전압 펄스의 크기를 정리하면 다음의 표 1과 같다.The types of output voltage vectors and the magnitude of common mode voltage pulses generated according to all 27 switching states of the NPC inverter described above are summarized in Table 1 below.
이제 상기한 바와 같은 NPC 인버터에서 사용되는 종래의 펄스 폭 변조 방법을 설명한다.Now, a conventional pulse width modulation method used in the NPC inverter as described above will be described.
종래에 사용되는 펄스 폭 변조 방법은, 도3에 도시된 NPC 인버터의 출력 전압벡터도의 6개의 섹터(sector Ⅰ∼Ⅵ)를 각각 4개의 서브 섹터로 다시 구분한 후, 전압지령벡터와 가장 가까운 전압벡터 3개를 이용하여 이를 합성한다.In the conventional pulse width modulation method, six sectors (sectors I to VI) of the output voltage vector diagram of the NPC inverter shown in FIG. 3 are divided into four subsectors, respectively, and then the closest to the voltage command vector. This is synthesized using three voltage vectors.
도4는 종래의 펄스 폭 변조 방법에서 섹터 Ⅰ에서의 서브 섹터 구분과 전압지령벡터를 나타내는 도면이다.4 is a diagram showing subsector division and voltage command vector in sector I in the conventional pulse width modulation method.
예를 들어서 전압지령벡터, Vref가 섹터 Ⅰ에 위치하여 있을 경우, 도4에서와 같이, Ⅰ-1, Ⅰ-2, Ⅰ-3, Ⅰ-4의 삼각형의 형태로 서브 벡터를 구분한다. 스위칭 주기, Ts 동안 각 서브 섹터에서 순차적으로 인가되는 NPC 인버터 각 상의 스위칭 함수는 도5와 같다.For example, when the voltage command vector, Vref, is located in sector I, the sub vector is divided into triangles of I-1, I-2, I-3, and I-4 as shown in FIG. The switching function of each of the NPC inverters sequentially applied to each subsector during the switching period Ts is shown in FIG. 5.
도5는 종래의 펄스 폭 변조 방법을 적용하는 경우, 각 서브 섹터에서의 각상 스위칭 함수와 커먼 모드 전압을 나타낸 것이다. 도5에서 보이는 바와 같이, dVsn/dt는 ±Vdc/6이며, ｜Vsn｜의 최대값은 Vdc/2가 된다. 도5a와 도5b에서와 같이, 전압지령벡터가 서브섹터 Ⅰ-1과 Ⅰ-2에 위치할 경우에는 적용 가능한 스위칭 순서는 2가지가 된다. 전압지령벡터가 회전 또는 그 크기의 증감 등으로 인하여 변경되면서 서브 섹터가 바뀔 경우, NPC 인버터 한 상의 스위칭 동작만으로 출력전압벡터를 변경시키는 조건 또는 분압된 dc 버스 전압의 균형 조건 등을 만족시키도록 하기 위하여 이전 스위칭 상태에 따라서 2가지의 스위칭 순서 중 한가지가 선택된다.5 shows each phase switching function and common mode voltage in each subsector when applying the conventional pulse width modulation method. As shown in Fig. 5, dVsn / dt is ± Vdc / 6, and the maximum value of | Vsn | becomes Vdc / 2. As shown in Figs. 5A and 5B, when the voltage command vectors are located in the subsectors I-1 and I-2, there are two applicable switching orders. When the sub-sector changes as the voltage command vector is changed due to rotation or increase or decrease of its magnitude, the condition of changing the output voltage vector only by switching operation of one NPC inverter or satisfying the balance condition of the divided dc bus voltage One of two switching sequences is selected according to the previous switching state.
그러나, 이러한 종래 기술에 의한 펄스 폭 변조 방법에서 NPC 인버터의 커먼 모드 전압 크기가 Vdc/3, Vdc/2인 경우는 NPC 인버터의 커먼 모드 전압이 여전히 높은 수준이므로 이를 억제할 수 있는 방법이 필요하다.However, in the conventional pulse width modulation method, when the common mode voltages of the NPC inverter are Vdc / 3 and Vdc / 2, the common mode voltage of the NPC inverter is still high, so a method of suppressing it is necessary. .
본 발명은 목적은 NPC 인버터의 커먼 모드 전압의 크기를 억제하고자 하는 것으로서, 본 발명에서는 NPC 인버터의 커먼 모드 전압의 변화율을 종래의 2-레벨 인버터의 절반으로 낮추고, 커먼 모드 전압 자체의 크기를 종래의 NPC 인버터의 1/3 내지 1/2 수준으로 줄일 수 있는 새로운 펄스 폭 변조 방법을 제시하고자 한다.An object of the present invention is to suppress the magnitude of the common mode voltage of an NPC inverter. In the present invention, the rate of change of the common mode voltage of the NPC inverter is reduced to half of that of a conventional two-level inverter, and the magnitude of the common mode voltage itself is reduced. We propose a new pulse width modulation method that can reduce the 1/3 to 1/2 level of NPC inverter.
도1은 교류 전동기 가변속 구동용 NPC 인버터의 구성도,1 is a configuration diagram of an NPC inverter for driving an AC motor variable speed;
도2는 NPC 인버터 스위칭 상태와 스위칭 함수를 나타내는 것으로서, 도2a는 스위칭 함수가 '1'인 상태를, 도2b는 스위칭 함수가 '0'인 상태를 도2c는 스위칭 함수가 '-1'인 상태를 각각 나타냄,FIG. 2 shows an NPC inverter switching state and a switching function, FIG. 2A shows a switching function of '1', FIG. 2B shows a switching function of '0', and FIG. 2C shows a switching function of '-1'. State of each,
도3은 각상의 스위칭 상태와 이에 따른 NPC 인버터의 출력 전압 벡터를 도시한 것,Figure 3 shows the switching state of each phase and thus the output voltage vector of the NPC inverter,
도4는 종래의 펄스 폭 변조 방법에서 섹터 Ⅰ에서의 서브 섹터 구분과 전압지령벡터를 나타내는 도면,4 is a diagram showing subsector division and voltage command vector in sector I in the conventional pulse width modulation method;
도5는 종래의 펄스 폭 변조 방법을 적용하는 경우, 각 서브 섹터에서의 각상 스위칭 함수와 커먼 모드 전압을 나타낸 것,5 shows each phase switching function and common mode voltage in each subsector when the conventional pulse width modulation method is applied.
도6은 본 발명에 의한 펄스 폭 변조 방법에서 섹터 Ⅰ에서의 서브 섹터 구분과 전압지령벡터를 나타내는 도면,6 is a diagram showing subsector division and voltage command vector in sector I in the pulse width modulation method according to the present invention;
도7은 각 서브 섹터에 대하여, 3개의 지령 전압에 일정한 DC 옵셋 전압을 더하기 전과 더한 후의 각 상의 스위칭 함수와 커먼 모드 전압을 도시한 것,FIG. 7 shows the switching function and common mode voltage of each phase before and after adding a constant DC offset voltage to three command voltages for each subsector,
도8은 종래의 2-레벨 인버터에 3상 대칭 SVPWM을 적용할 경우 측정된 Vsn의 파형도,8 is a waveform diagram of Vsn measured when a three-phase symmetric SVPWM is applied to a conventional two-level inverter.
도9는 NPC 인버터에 대하여 종래의 펄스 폭 변조 방법을 적용한 경우 측정된 Vsn의 파형도,9 is a waveform diagram of Vsn measured when a conventional pulse width modulation method is applied to an NPC inverter.
도10는 NPC 인버터에 대하여 본 발명의 펄스 폭 변조 방법을 적용한 경우 측정된 Vsn의 파형도.Fig. 10 is a waveform diagram of Vsn measured when the pulse width modulation method of the present invention is applied to an NPC inverter.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 의한 NPC 인버터에서의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법은, NPC 인버터의 총 27개의 스위칭 상태 중에서, NPC 인버터의 스위칭 함수 si가 각각 (1,1,0), (1,0,1), (0,1,1), (-1,-1,0), (-1,0,-1), (0,-1,-1), (1,1,1), (-1,-1,-1)인 커먼 모드 전압의 절대값이 Vdc/3 이상인 8개의 스위칭 상태들을 사용하지 않고, 나머지 19개의 스위칭 상태를 사용하여 전압지령벡터를 합성하고, NPC 인버터의 한 상의 스위칭 동작만으로 변경된 출력전압벡터를 변경시키는 조건을 만족시키기 위하여, 각 섹터의 서브 섹터를 구분하기 위한 펄스 폭 변조는, 펄스 폭 변조시 사용되는 캐리어인 양 삼각파 중 하나의 위상을 반전하고, NPC 인버터의 스위칭 함수 si의 각 지령전압에 일정한 DC 옵셋 전압을 더하는 것임을 특징으로 한다.In order to achieve the above object, in the pulse width modulation method for suppressing the common mode voltage in the NPC inverter according to the present invention, among the 27 switching states of the NPC inverter, the switching function si of the NPC inverter is equal to (1). , 1,0), (1,0,1), (0,1,1), (-1, -1,0), (-1,0, -1), (0, -1, -1 ), (1,1,1), (-1, -1, -1) without using the eight switching states where the absolute value of the common mode voltage is Vdc / 3 or more, and using the remaining 19 switching states In order to satisfy the condition of synthesizing the command vectors and changing the changed output voltage vector only by switching operation of one phase of the NPC inverter, the pulse width modulation for dividing the subsectors of each sector is a carrier used for the pulse width modulation. The phase of one of the triangle waves is inverted and a constant DC offset voltage is added to each command voltage of the switching function si of the NPC inverter.
이하에서 첨부된 도면을 참조하면서 본 발명에 의한 NPC 인버터의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법을 상세하게 설명하고자 한다.Hereinafter, a pulse width modulation method for suppressing common mode voltage of an NPC inverter according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 의한 NPC 인버터의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법에서는, NPC 인버터의 총 27개의 스위칭 상태 중에서 ｜Vsn｜이 Vdc/3 이상인 스위칭 상태를 사용하지 않도록 한다. 즉, 상기 표 1에서 ｜Vsn｜이 Vdc/3인 스위칭 상태 (1,1,0), (1,0,1), (0,1,1), (-1,-1,0), (-1,0,-1), (0,-1,-1)의 6개와｜Vsn｜이 Vdc/2인 스위칭 상태 (1,1,1), (-1,-1,-1)의 2개를 제외한 19개의 스위칭 상태를 사용하여 전압지령벡터를 합성한다. 이상의 19개의 스위칭 상태는 각각 19개의 독립적인 NPC 인버터 출력전압벡터를 유일하게 결정하므로, 종래의 펄스 폭 변조 방법에서와 마찬가지로 전압지령벡터를 합성하는데 아무런 제한이나 무리가 따르지 않는다.In the pulse width modulation method for suppressing the common mode voltage of the NPC inverter according to the present invention, among the 27 switching states of the NPC inverter, the switching state in which | Vsn | is more than Vdc / 3 is not used. That is, in Table 1, the switching state (1,1,0), (1,0,1), (0,1,1), (-1, -1,0), where | Vsn | is Vdc / 3, 6 of (-1,0, -1), (0, -1, -1) and switching state where Vsn is Vdc / 2 (1,1,1), (-1, -1, -1) The voltage command vector is synthesized using 19 switching states except two of. Since the above 19 switching states uniquely determine 19 independent NPC inverter output voltage vectors, there is no limitation or difficulty in synthesizing the voltage command vectors as in the conventional pulse width modulation method.
도6은 본 발명에 의한 펄스 폭 변조 방법에서 섹터 Ⅰ에서의 서브 섹터 구분과 전압지령벡터를 나타내는 도면이다. 도6을 종래 기술인 도4와 비교하여보면, 본 발명에 의한 펄스 폭 변조 방법에서는 섹터 Ⅰ에서 (1,1,0), (0,-1,-1), (1,1,1),(-1,-1,-1)의 스위칭 상태를 허용하지 않으며, NPC 인버터 한 상의 스위칭 동작만으로 변경된 출력전압벡터를 변경시키는 조건을 만족시키도록 서브 섹터를 구분한다. 이를 위하여 펄스 폭 변조시 사용되는 캐리어인 양 삼각파 중 하나의 위상을 반전하고, 3개의 지령 전압에 일정한 DC 옵셋 전압을 더하여 원하지 않는 스위칭 상태를 제거한다. 그 결과, 각 서브 섹터에서 전압지령벡터를 합성하기 위한 출력전압벡터 3개가 유일하게 결정되며, 스위칭 주기동안 순차적으로 인가되는 스위칭 상태는 도7과 같다.Fig. 6 is a diagram showing subsector division and voltage command vector in sector I in the pulse width modulation method according to the present invention. Comparing FIG. 6 with FIG. 4 of the prior art, in the pulse width modulation method according to the present invention, in sector I, (1,1,0), (0, -1, -1), (1,1,1), The subsectors are distinguished so as not to allow the switching state of (-1, -1, -1), and to satisfy the condition of changing the changed output voltage vector by only the switching operation of one NPC inverter. To this end, the phase of one of the two triangular waves, which are carriers used in pulse width modulation, is reversed and a constant DC offset voltage is added to the three command voltages to remove unwanted switching states. As a result, three output voltage vectors for synthesizing the voltage command vectors in each subsector are uniquely determined, and the switching states sequentially applied during the switching period are shown in FIG.
도7은 각 서브 섹터에 대하여, 3개의 지령 전압에 일정한 DC 옵셋 전압을 더하기 전과 더한 후의 각 상의 스위칭 함수와 커먼 모드 전압을 도시한 것이다. 도7a는 서브 섹터 Ⅰ-1, 도7b는 서브 섹터 Ⅰ-2, 도7c는 서브 섹터 Ⅰ-3, 도7d는 서브 섹터 Ⅰ-4에 각각 해당되는 것이다. 도7a 내지 도7d에서, 왼편은 DC 옵셋 전압을 더하기 전의 상태이고, 오른편은 펄스 폭 변조시 사용되는 캐리어인 양 삼각파중 하나의 위상을 반전하고, DC 옵셋 전압을 더한 후의 상태이다. DC 옵셋 전압을 더함에 의하여, 왼편에 '×' 표시되어 있는 커먼 모드 전압이 상쇄된다.Fig. 7 shows the switching function and common mode voltage of each phase before and after adding a constant DC offset voltage to three command voltages for each subsector. 7A corresponds to subsector I-1, FIG. 7B corresponds to subsector I-2, FIG. 7C to subsector I-3, and FIG. 7D to subsector I-4. 7A to 7D, the left side is a state before adding the DC offset voltage, and the right side is a state after inverting the phase of one of both triangle waves, which are carriers used in pulse width modulation, and adding the DC offset voltage. By adding the DC offset voltage, the common mode voltage marked with 'x' on the left side is canceled out.
또한, 도7에서 도시되어 있는 바와 같이, dVsn/dt는 ±Vdc/6이며, ｜Vsn｜의 최대값은 Vdc/6임을 알 수 있다.In addition, as shown in FIG. 7, it can be seen that dVsn / dt is ± Vdc / 6, and the maximum value of | Vsn | is Vdc / 6.
각 서브 섹터에서의 DC 옵셋 전압을 구하기 위하여 Vmax와 Vmin을 다음의 수학식 2, 수학식 3과 같이 각각 정의한다. 다음의 수학식 2와 수학식 3에서 Vas*, Vbs*, Vcs*는 전압지령벡터의 각 상의 성분이다.To calculate the DC offset voltage in each subsector, Vmax and Vmin are defined as in Equations 2 and 3, respectively. In Equations 2 and 3, Vas *, Vbs *, and Vcs * are components of each phase of the voltage command vector.
각 서브 섹터에서의 DC 옵셋 전압을 구하기 위하여, 먼저 Vmax와 Vmin을 각각 구하고, (Vdc/2 - Vmax)와 Vmin의 크기를 비교한다. 이 때 (Vdc/2 - Vmax)가 Vmin보다 크면 3개의 지령 전압 중 절대값이 가장 작은 지령 전압의 부호가 양이면 DC 옵셋 전압을 -Vmin으로하고, 음이면 Vmin으로 한다. 또한, (Vdc/2 - Vmax)가 Vmin보다 작으면 3개의 지령 전압 중 절대값이 가장 큰 지령 전압의 부호가 양이면 DC 옵셋 전압은 (Vdc/2 - Vmax)로 하고, 음이면 -(Vdc/2 - Vmax)로 한다. 이와 같은 방식으로 결정된 각 서브 섹터에서의 DC 옵셋 전압을 다음의 표 2에 정리하였다.In order to find the DC offset voltage in each subsector, first, Vmax and Vmin are respectively calculated, and the magnitudes of (Vdc / 2-Vmax) and Vmin are compared. At this time, if (Vdc / 2-Vmax) is greater than Vmin, the DC offset voltage is -Vmin if the sign of the command voltage having the smallest absolute value among the three command voltages is positive, and Vmin if negative. If (Vdc / 2-Vmax) is less than Vmin, the DC offset voltage is (Vdc / 2-Vmax) if the sign of the command voltage with the largest absolute value among the three command voltages is positive, and-(Vdc if negative). / 2-Vmax). The DC offset voltage in each subsector determined in this manner is summarized in Table 2 below.
<실험예>Experimental Example
NPC 인버터 구동 유도전동기 가변속 구동 시스템을 제작하여, 본 발명에 의한 펄스폭 변조 방법을 검증하였다. 실험에서 사용된 dc 버스 전압, Vdc의 크기는 300V이며, 전압-자속 비 일정 제어기법으로 유도전동기를 900r/min으로 운전한다. 따라서, 전압지령벡터는 전 섹터에서 서브 섹터 2, 3, 4를 통과하며 회전한다.An NPC inverter drive induction motor variable speed drive system was fabricated and the pulse width modulation method according to the present invention was verified. The dc bus voltage used in the experiment, Vdc, is 300V, and the induction motor is operated at 900r / min by the voltage-flux ratio control method. Therefore, the voltage command vector rotates through the subsectors 2, 3, and 4 in all sectors.
도8은 종래의 2-레벨 인버터에 3상 대칭 SVPWM을 적용할 경우 측정된 Vsn의 파형이고, 도9는 NPC 인버터에 대하여 종래의 펄스 폭 변조 방법을 적용한 경우 측정된 Vsn의 파형이고, 도10는 NPC 인버터에 대하여 본 발명의 펄스 폭 변조 방법을 적용한 경우 측정된 Vsn의 파형이다. 도8과 도10을 비교하여 보면, NPC 인버터에서 본 발명에 의한 펄스 폭 변조 방법을 사용할 경우, 2-레벨 인버터에 비하여 dVsn/dt는 1/2로, ｜Vsn｜은 1/3으로 감소됨을 알 수 있다. 도9와 도10을 비교하여 보면, NPC 인버터에서 본 발명에 의한 펄스 폭 변조 방법을 사용하는 경우, 종래의 펄스 폭 변조 방법에 비하여, dVsn/dt는 변화가 없으나, ｜Vsn｜은 1/2로 줄어든 것을 알 수 있다.FIG. 8 is a waveform of Vsn measured when a three-phase symmetric SVPWM is applied to a conventional two-level inverter. FIG. 9 is a waveform of Vsn measured when a conventional pulse width modulation method is applied to an NPC inverter. Is the waveform of Vsn measured when the pulse width modulation method of the present invention is applied to an NPC inverter. 8 and 10, when the pulse width modulation method according to the present invention is used in the NPC inverter, dVsn / dt is reduced by 1/2 and | Vsn | is reduced by 1/3 compared to the 2-level inverter. Able to know. 9 and 10, when the pulse width modulation method according to the present invention is used in the NPC inverter, dVsn / dt does not change compared to the conventional pulse width modulation method, but | Vsn | is 1/2. It can be seen that reduced to.
이상에서 설명한 바와 같이, 본 발명에 의한 NPC 인버터의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법은 NPC 인버터의 커먼 모드 전압의 변화율을 종래의 2-레벨 인버터의 절반으로 낮추고, 커먼 모드 전압 자체의 크기를 종래의 NPC 인버터의 1/3 내지 1/2 수준으로 줄일 수 있다. 또한, 본 발명에 의한 NPC 인버터의 커먼 모드 전압 억제를 위한 펄스 폭 변조 방법은, 변조지수의 제한 등과 같은 교류전동기 구동 시스템의 제어 성능 저하를 가져오지 않으며, 부가적인 하드웨어를 필요로 하지 않고 DC 옵셋을 더하는 방식으로 소프트웨어적으로 용이하게 구현할 수 있는 장점이 있다.As described above, the pulse width modulation method for suppressing the common mode voltage of the NPC inverter according to the present invention lowers the rate of change of the common mode voltage of the NPC inverter to half of the conventional two-level inverter, and the magnitude of the common mode voltage itself. Can be reduced to 1/3 to 1/2 of the conventional NPC inverter. In addition, the pulse width modulation method for suppressing the common mode voltage of the NPC inverter according to the present invention does not deteriorate the control performance of the AC motor drive system such as limiting the modulation index, and does not require additional hardware and does not require DC offset. There is an advantage that can be easily implemented in software in a way to add.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035353A KR100300558B1 (en) | 1999-08-25 | 1999-08-25 | Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035353A KR100300558B1 (en) | 1999-08-25 | 1999-08-25 | Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019099A KR20010019099A (en) | 2001-03-15 |
| KR100300558B1 true KR100300558B1 (en) | 2001-11-01 |
Family
ID=19608577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035353A KR100300558B1 (en) | 1999-08-25 | 1999-08-25 | Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100300558B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160142185A (en) | 2015-06-02 | 2016-12-12 | 영남대학교 산학협력단 | SVPWM scheme for common-mode voltage reduction in five-level ANPC inverters |
| CN109302119A (en) * | 2018-10-10 | 2019-02-01 | 山东大学 | Control method, controller and the system of complete period low common-mode voltage operation |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108023493A (en) * | 2017-12-28 | 2018-05-11 | 徐州中矿大传动与自动化有限公司 | The method and apparatus that carborundum powder inverter common-mode voltage amplitude reduces |
-
1999
- 1999-08-25 KR KR1019990035353A patent/KR100300558B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160142185A (en) | 2015-06-02 | 2016-12-12 | 영남대학교 산학협력단 | SVPWM scheme for common-mode voltage reduction in five-level ANPC inverters |
| CN109302119A (en) * | 2018-10-10 | 2019-02-01 | 山东大学 | Control method, controller and the system of complete period low common-mode voltage operation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010019099A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819078B2 (en) | Space vector PWM modulator for permanent magnet motor drive | |
| EP0697763B1 (en) | Multi-coupled power converter and its controlling method | |
| US6185115B1 (en) | Three-phase pulse width modulation method and system for alternating current motor | |
| Holtz et al. | Neutral point potential balancing algorithm at low modulation index for three-level inverter medium-voltage drives | |
| JP7074144B2 (en) | Rotating electric machine control device | |
| EP1713168A2 (en) | DC voltage balance control for three-level NPC power converters with even-order harmonic elimination scheme | |
| EP0691730A2 (en) | Inverter control apparatus | |
| Ben-Brahim et al. | Digital current regulation of field-oriented controlled induction motor based on predictive flux observer | |
| Youm et al. | An effective software implementation of the space-vector modulation | |
| KR970004362B1 (en) | Apparatus and method of inverter controlling | |
| JP5220031B2 (en) | Control device for power converter | |
| Lyons et al. | Innovation IGCT main drives | |
| KR100284551B1 (en) | Weak field control method for induction motor | |
| WO2012134856A2 (en) | Common mode hysteresis for pulse-width modulation drives | |
| KR100300558B1 (en) | Method of Pulse Width Modulation for Reducing Common Mode Voltage in Neutral-Point Clamped Inverter | |
| JP2003169480A (en) | Control apparatus for neutral point clamp system power converter | |
| US5285145A (en) | Current-limit system for voltage-type inverter | |
| JP7135604B2 (en) | Rotating electric machine controller | |
| WO2012134839A2 (en) | Rate limited common mode control for pulse-width modulation drives | |
| Seo et al. | Compensation for the neutral-point potential variation in three-level space vector PWM | |
| CN1159837C (en) | Frequency-changing speed regulation driver by supplying power to both ends of windings of three-phase asynchronous motor | |
| CN104901528B (en) | The ameliorative way and device of motor low-frequency jitter | |
| Alias et al. | A simple potential balancing strategy for neutral-point-clamped inverter fed direct torque control induction machines | |
| Bodin et al. | New reference frame for brushless dc motor drive | |
| JP3179692B2 (en) | PWM control method and apparatus for three-level inverter with reduced switching loss |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090602 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |