JPS586078A - Inverter - Google Patents

Inverter

Info

Publication number
JPS586078A
JPS586078A JP56103391A JP10339181A JPS586078A JP S586078 A JPS586078 A JP S586078A JP 56103391 A JP56103391 A JP 56103391A JP 10339181 A JP10339181 A JP 10339181A JP S586078 A JPS586078 A JP S586078A
Authority
JP
Japan
Prior art keywords
capacitor
snubber
turned
current
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56103391A
Other languages
Japanese (ja)
Other versions
JPH0444510B2 (en
Inventor
Arata Kimura
新 木村
Hiroshi Fukui
宏 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56103391A priority Critical patent/JPS586078A/en
Publication of JPS586078A publication Critical patent/JPS586078A/en
Publication of JPH0444510B2 publication Critical patent/JPH0444510B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To reduce a loss of an inverter by storing the charged charge of a snubber capacitor in a GTO, a snubber capacitor and an auxiliary capacitor forming a closed loop, thereby eliminating a snubber resistor. CONSTITUTION:When a GTO1 is turned ON, the charge of a snubber condenser C1 is charged through a GTO1, a current limiting reactor L1 and a diode D13 in an auxiliary capacitor C5. When the GTO1 is then turned OFF, a current continuously flows in a closed loop of a GTO4, a flywheel diode D1 and a current limiting reactor L2 by the energy of a load. Accordingly, the terminal voltage of the GTO2 becomes substantially zero, and the charged of the capacitor C5 is thus discharged through the closed loop. In this manner, a snubber resistor can be eliminated, thereby reducing the loss of an inverter.

Description

【発明の詳細な説明】 本発明は、インバータに係り、特に、直流を交流に変換
する変換器がスイッチング素子で構成されているインバ
ータに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inverter, and more particularly to an inverter in which a converter for converting direct current to alternating current is composed of switching elements.

従来から、インバータにおける直流を交流に変換する変
換器としてゲートターンオフサイリスタ(以下GTOと
称する)等のスイッチング素子が用いられている。この
GTOを用いてインバータを構成する場合、GTOのタ
ーンオ/、ターンオフ時の電圧を吸収するためにスナバ
回路が設けられている。
Conventionally, switching elements such as gate turn-off thyristors (hereinafter referred to as GTOs) have been used as converters for converting direct current into alternating current in inverters. When configuring an inverter using this GTO, a snubber circuit is provided to absorb the voltage at turn-off/turn-off of the GTO.

第1図には、GTOを用いた単相インバータの構成図が
示されている。同図において、単相インバータは、直流
電源Eから供給される直流を交流に変換して負荷に供給
することができる。この直流を交流に変換するだめの変
換器として、GTO1。
FIG. 1 shows a configuration diagram of a single-phase inverter using GTO. In the figure, a single-phase inverter can convert direct current supplied from a direct current power source E into alternating current and supply the alternating current to a load. GTO1 is used as a converter to convert this DC to AC.

2.3.4が直流電源Eと交流出力端子T、、T2間に
設けられている。GTOIのアノードとカソ−ド間に接
続されているダイオードD1、抵抗R1、コンデンサC
1はスナバ回路を構成している。スナバ回路のコンデン
サC1(以下スナバコンデンサと称する)はGTOIの
ターンオフ時の電圧を吸収し、ターンオフ時のスイッチ
ングパワを低減するために設けられている。ダイオード
D、fdGTO1がターンオンするときスナバコンデン
サC1からの放電電流を阻止するために設けられている
。すなわち、スナバコンデンサC1が放電するとスナバ
回路の抵抗R,(以下スナバ抵抗と称する)を介して流
れることになる。そして、スナバコンデンサC1の放電
エネルギーを消費するためにスナバ抵抗R1が設けられ
ている。
2.3.4 are provided between the DC power supply E and the AC output terminals T, T2. Diode D1, resistor R1, and capacitor C are connected between the anode and cathode of GTOI.
1 constitutes a snubber circuit. A capacitor C1 of the snubber circuit (hereinafter referred to as a snubber capacitor) is provided to absorb the voltage when the GTOI is turned off and to reduce the switching power when the GTOI is turned off. Diode D is provided to block discharge current from snubber capacitor C1 when fdGTO1 is turned on. That is, when the snubber capacitor C1 discharges, the current flows through the resistance R of the snubber circuit (hereinafter referred to as snubber resistance). A snubber resistor R1 is provided to consume the discharge energy of the snubber capacitor C1.

又、GTOlがターンオンするときの電流の立ち上が9
上昇率d i / d tを抑えると共に、アーム短絡
時の電流を限流するために限流リアクトルL、が設けら
れている。限流リアクトルL1にはダイオードD2と抵
抗R2が並列に接続されている。このダイオードD2は
GTOIのターンオン、ターンオフ時にCTOlに過電
圧がかかることを防止するために設けられてお9、抵抗
R12はGTO1がターンオフしてから再びターンオフ
するまでの間、限流リアクトルL、に生じるエネルギー
を消費させ、GTolのターンオフ時の電流の立ち上が
り上昇率di/dtの抑制を高めるために設けられてい
る。
Also, the current rise when GTOl turns on 9
A current limiting reactor L is provided to suppress the rate of increase d i /d t and to limit the current when the arm is short-circuited. A diode D2 and a resistor R2 are connected in parallel to the current limiting reactor L1. This diode D2 is provided to prevent overvoltage from being applied to CTOl when the GTOI is turned on and turned off9, and the resistor R12 is generated in the current limiting reactor L from when the GTO1 is turned off until it is turned off again. It is provided to consume energy and to increase suppression of the rise rate di/dt of the current at turn-off of the GTol.

なお、GTO2,3,4に設けられているスナバ抵抗R
3、R5、R7、スナバコンデンサC2+C3,C4、
ダイオードD3 、D、、D、、D6 。
In addition, the snubber resistor R provided in GTO2, 3, and 4
3, R5, R7, snubber capacitor C2+C3, C4,
Diodes D3, D,, D,, D6.

D7.D、 、抵抗R4、R6、Rs 、限時リアクト
ルL2.L3.L、は、それぞれGTOIに用いられて
いるものと同様の機能を有するものである。
D7. D, , resistors R4, R6, Rs, time-limiting reactor L2. L3. L, respectively have the same functions as those used in GTOI.

又、GTOI、2,3.4のアノードとカソード間には
フライホールダイオードD g r D 1o + D
I+ ’+D1□が接続されている。
Also, a flyhole diode D g r D 1o + D is installed between the anode and cathode of GTOI, 2, 3.4.
I+'+D1□ is connected.

以上の構成によシ、第1図に示されているインバータに
おいて、GTOI、2,3.4をスイッチング制御する
ことにより、直流を交流に変換して交流出力端子T、、
T2間に接続される負荷に供給することができる。そし
て、スナバ回路によりGTOI、2,3.4のターンオ
フ時のスイッチングパワが低減でき、良好なスイッチン
グ動作を確保することができる。
According to the above configuration, in the inverter shown in FIG. 1, by controlling the switching of GTOIs 2 and 3.4, DC is converted to AC, and AC output terminals T, .
It can be supplied to the load connected between T2. The snubber circuit can reduce the switching power when turning off GTOI, 2, 3.4, and ensure good switching operation.

ところが、GTOI、2,3.4がターンオンするとき
スナバコンデンサCI + C2T c、+04の放電
エネルギーがそれぞれスナバ抵抗R1。
However, when GTOI, 2 and 3.4 turn on, the discharge energy of the snubber capacitor CI + C2T c, +04 reaches the snubber resistor R1, respectively.

R8,R,、R7で消費されるようになっているので、
スナバ回路によって電力が消費される欠点がある。さら
に、GTOのスイッチング動作の動作周波数が高くなる
と、損失が増大する。
Since it is consumed by R8, R,, R7,
The drawback is that the snubber circuit consumes power. Furthermore, as the operating frequency of the GTO switching operation increases, the loss increases.

又、直流電源EとGTOI、2.3.4の電源ラインに
は、第1図の符号り、で示されるように配線によるイン
ダクタンスが生じる。そのため、このインダクタンスL
、の両端には、GTOl。
Furthermore, inductance due to the wiring occurs in the DC power supply E and the power supply line of GTOI, 2.3.4, as shown by the reference numerals in FIG. Therefore, this inductance L
, at both ends of GTOl.

2.3.4がターンオフするとき逆起電力が生じる。そ
して、このインダクタンスL、のエネルギーは直流電圧
VDに加算されてスナバコンデンサC,,C2,C3,
C,に印加されるので、スナバコンデンサc、、c2.
c8.C4が過充電される。特に、大容量のインバータ
においては、インバータを構成する各部品が大きくなり
、直流電源EとGTOとの距離が長くなりインダクタン
スし、の値が大きくなる。そのため、このような場合に
は、第2図に示される如く、スナバコンデンサに印加さ
れる電圧Vcの尖頭値が直流電圧VDの2倍以上になる
。そして、過充電されたスナバコンデンサc、、c2.
c3.c、の電荷は、それぞれGTOI、2,3.4が
ターンオフするときスナバ抵抗R,,R,3,R,,R
,を介して放電されるので、スナバ回路による損失がさ
らに増大する欠点がある。
2.3.4 is turned off, a back emf is generated. The energy of this inductance L is added to the DC voltage VD and the snubber capacitors C, , C2, C3,
C, so the snubber capacitors c, , c2 .
c8. C4 is overcharged. In particular, in a large-capacity inverter, each component constituting the inverter becomes large, and the distance between the DC power source E and the GTO becomes long, resulting in a large value of inductance. Therefore, in such a case, as shown in FIG. 2, the peak value of the voltage Vc applied to the snubber capacitor becomes more than twice the DC voltage VD. Then, the overcharged snubber capacitors c,,c2.
c3. The charge on snubber resistor R,,R,3,R,,R,when GTOI,2,3.4,respectively turns off.
, which has the disadvantage that the loss due to the snubber circuit further increases.

なお、lAはアノード電流であり、VAKはGTOのア
ノードとカソード間の電圧である。
Note that 1A is the anode current, and VAK is the voltage between the anode and cathode of the GTO.

又、従来のインバータにおいて、インバータの大容量化
や動作周波数の高周波化を図るためには、スナバ抵抗を
大容量のものにしなければならないので、インバータが
大型化すると共にコスト高となる欠点がある。
In addition, in conventional inverters, in order to increase the capacity of the inverter and increase the operating frequency, the snubber resistor must have a large capacity, which has the disadvantage of increasing the size and cost of the inverter. .

本発明は、前記従来の課題に鑑みなされたもので、その
目的は損失が低減できるインバータを提供することにあ
る。
The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide an inverter that can reduce loss.

前記目的を達成するために本発明は、スイッチング素子
のターンオフ時にスナバコンデンサに蓄積されていた電
荷を、スイッチング素子のターンオン時に他のコンデン
サに蓄えるようにし、このコンデンサに蓄えられた電荷
をスイッチング素子のターンオフ時に負荷を介して放電
させるように構成したことを特徴とする。
In order to achieve the above object, the present invention stores the electric charge accumulated in the snubber capacitor when the switching element is turned off in another capacitor when the switching element is turned on, and the electric charge accumulated in this capacitor is transferred to the snubber capacitor when the switching element is turned on. The device is characterized in that it is configured to discharge through the load at turn-off.

以下、図面に基づいて本発明の好適な実施例を説明する
Hereinafter, preferred embodiments of the present invention will be described based on the drawings.

第3図には、本発明の好適な実施例が示されている。な
お、第1図のものと同−又は相当する部材には同一の符
号が付されている。
FIG. 3 shows a preferred embodiment of the invention. Note that the same reference numerals are given to the same or corresponding members as those shown in FIG.

本実施例は、第1図の場合と異なり、GTOI。This embodiment differs from the case of FIG. 1 in that GTOI is used.

2.3.4と直列接続される限流リアクトルL1゜L2
 、L3.L4が交流出力端子T1.T2に接続されて
おり、スナバコンデン?C,、C,,5zGTOI、3
のアノード側に、スナバコンデンサC2,C4がGTO
2,4のカソード側にそれぞれ接続されている。そして
、スナバコンデンサc、、c2.c3.c、はそれぞれ
ダイオードD、、D3.D6.D7を介し−CGTOI
、2゜3.4のカソード側に接続されている。
2.3.4 Current limiting reactor L1゜L2 connected in series
, L3. L4 is the AC output terminal T1. Is it connected to T2 and is it a snubber capacitor? C,,C,,5zGTOI,3
Snubber capacitors C2 and C4 are connected to the anode side of GTO.
They are connected to the cathode sides of Nos. 2 and 4, respectively. And snubber capacitors c,,c2. c3. c, respectively, are diodes D, , D3. D6. Via D7-CGTOI
, 2°3.4 is connected to the cathode side.

又、スナバコンデンサC1,C2とダイオードD1.D
3の接続部はそれぞれダイオードD13゜D、4とスナ
バコンデンサC,,C2の電荷を蓄えるだめの補助コン
デンサC6,C,を介して交流出力端子T1に接続され
ている。スナバコンデンサC3,C,とダイオードD、
、D7の接続部はそれぞれダイオードD、、 、 D、
6とスナバコンデンサC3,C,の電荷を蓄えるための
補助コンデンサC,,C,を介して交流出力端子T2に
接続されている。
Also, snubber capacitors C1, C2 and diodes D1. D
The connecting portions 3 are connected to the AC output terminal T1 via diodes D13°D, 4 and auxiliary capacitors C6, C, which are used to store the charges of snubber capacitors C, , C2, respectively. Snubber capacitor C3, C, and diode D,
, D7 are connected to diodes D, , , D, respectively.
6 and snubber capacitors C3, C, are connected to the AC output terminal T2 via auxiliary capacitors C, , C, for storing charges.

ダイオードD、3. Dl、と補助コンデンサC5+C
7の接続部はそれぞれダイオードDI? e D、8を
介して直流電源Eの負他性側に接続されている。
Diode D, 3. Dl, and auxiliary capacitor C5+C
7 connection part is each diode DI? e It is connected to the negative otherity side of the DC power supply E via D,8.

ダイオードD、4. Dl、と補助コンデンサC0゜C
6の接続部はそれぞれダイオードDIQ + D20を
介して直流電源Eの正極性側に接続されている。
Diode D, 4. Dl, and auxiliary capacitor C0゜C
The connection portions 6 are each connected to the positive polarity side of the DC power supply E via a diode DIQ + D20.

なお、各GTOに限流リアクトルが設けられているのは
、アーム短絡が生じたときの限流作用を強めるためであ
る。又、補助コンデンサC,,C,。
The reason why each GTO is provided with a current limiting reactor is to strengthen the current limiting effect when an arm short circuit occurs. Also, auxiliary capacitors C,,C,.

C7,C8はスナバコンデンサCI + c2# c、
C7 and C8 are snubber capacitors CI + c2#c,
.

C4よりも大容量のものが用いられている。A larger capacity than C4 is used.

以上の構成により本実施例においては、前述の第1図の
場合と同様に直流を交流に変換して交流出力端子に接続
される負荷に供給することができる。
With the above configuration, in this embodiment, as in the case of FIG. 1 described above, direct current can be converted into alternating current and the converted alternating current can be supplied to the load connected to the alternating current output terminal.

本実施例は、第1図においてGTOがターンオンしたと
きスナバコンデンサに充電されていた電荷をスナバ抵抗
で消費させるようにしていたのとは異なり、GTOがタ
ーンオンしたときスナバコンデンサの電荷が他のコンデ
ンサに蓄えられるようになっている。
This embodiment differs from the case in which the charge charged in the snubber capacitor when the GTO is turned on is consumed by the snubber resistor in FIG. It is designed to be stored in

すなわち、GTolがターンオンすると、スナバコンデ
ンサC1の放電電流はGTOI、I’l流!Jアクドル
L1、補助コンデンサC6、ダイオードD13のループ
で流れ、スナバコンデンサc1の電荷が補助コンデンサ
C6に充電される。このとき、GTO2はターンオフさ
れているので、GTO2には直流電圧VDが印加される
That is, when GTol is turned on, the discharge current of the snubber capacitor C1 is GTOI, I'l flow! It flows through a loop of the J accelerator L1, the auxiliary capacitor C6, and the diode D13, and the charge of the snubber capacitor c1 is charged to the auxiliary capacitor C6. At this time, since GTO2 is turned off, DC voltage VD is applied to GTO2.

次に、GTOlがターンオフすると負荷のエネルギーに
より、GTO4、フライホールダイオードD10%限流
リアクトルL2の閉ループを循環電流が流れ続けるので
、GTO2の端子電圧はほぼ0となる。そのため、補助
コンデンサC3に蓄えられていた電荷は前記の閉ループ
を介して放電される。
Next, when GTO1 is turned off, a circulating current continues to flow through the closed loop of GTO4, flyhole diode D10% current limiting reactor L2 due to the energy of the load, and the terminal voltage of GTO2 becomes approximately 0. Therefore, the charge stored in the auxiliary capacitor C3 is discharged through the closed loop.

なお、GTOのスイッチング制御の方式によっては、前
記閉ループを構成するGTO4の代わりに、フライホー
ルダイオードD、1又はGTO3が閉ループの一部を構
成する。
Depending on the GTO switching control method, the flyhole diode D, 1 or GTO3 forms part of the closed loop instead of the GTO4 forming the closed loop.

又、補助コンデンサC6の電荷が放電されるとき、GT
O2のスナバコンデンサc2の電荷はダイオードD1い
補助コンデンサC6、負荷を介して放電される。そして
、この電荷は補助コンデンサC6に蓄えられる。この補
助コンデンサc6に蓄えられる電荷は、次にGTOIが
ターンオンするとき負荷とダイオードI)toを介して
放電される。
Also, when the charge of the auxiliary capacitor C6 is discharged, GT
The charge of the O2 snubber capacitor c2 is discharged through the diode D1, the auxiliary capacitor C6, and the load. This charge is then stored in the auxiliary capacitor C6. The charge stored in this auxiliary capacitor c6 is discharged through the load and the diode I)to when the GTOI is next turned on.

なお、GTolがターンオフ状態でGTO2がターンオ
ンしたときも前述と同様な動作が繰り返される。又、G
TO3,4がそれぞれターンオン、ターンオフする場合
も前述と同様な動作となる。
Note that when GTol is turned off and GTO2 is turned on, the same operation as described above is repeated. Also, G
When TO3 and TO4 are turned on and turned off, respectively, the same operation as described above occurs.

このように本実施例によれば、GTOがターンオンした
とき、スナバコンデンサに充電されていた電荷を、GT
Oとスナバコンデンサと閉ループをなす補助コンデンサ
に蓄えることができるので、従来のようなスナバ抵抗を
必要としない。そのため、装置の小型化が図れると共に
、損失を低減することができる。
According to this embodiment, when the GTO is turned on, the charge stored in the snubber capacitor is transferred to the GT
Since it can be stored in an auxiliary capacitor that forms a closed loop with O and the snubber capacitor, there is no need for a conventional snubber resistor. Therefore, the device can be made smaller and losses can be reduced.

父、さらに、GTOがターンオンしたとき蓄えられた電
荷をGTOがターンオフするとき負荷へエネルギーとし
て供給できるので、損失を低減でき、電力を有効に利用
できる。
Further, the charge stored when the GTO turns on can be supplied as energy to the load when the GTO turns off, reducing losses and making effective use of power.

又、本実施例においては、配線によるインダクタンスし
、のエネルギーにより過充電されるスナバコンデンサの
電荷を電源に回生できる。
Further, in this embodiment, the electric charge of the snubber capacitor that is overcharged by the energy of the inductance caused by the wiring can be regenerated into the power source.

すなわち、スナバコンデンサC1が過充電された場合は
、この電荷は、ダイオードD、7. D、、、スナバコ
ンデンサC1、直流電源Eのループにより電源に回生さ
れ、スナバコンデンサC2が過充電された場合は、ダイ
オードDI4 r DI9を介して電源に回生される。
That is, if snubber capacitor C1 is overcharged, this charge is transferred to diodes D, 7. D,..., is regenerated to the power source through the loop of the snubber capacitor C1 and the DC power source E, and when the snubber capacitor C2 is overcharged, is regenerated to the power source via the diodes DI4 r DI9.

なお、スナバコンデンサC3+04が過充電された場合
も同様に充電電荷は電源に回生される。
Note that even if the snubber capacitor C3+04 is overcharged, the charged charge is similarly regenerated to the power source.

このように本実施例によれば、配線によるインダクタン
スの値が大きくても、スナバコンデンサに過充電された
電荷は電源に回生されるので、損失を低減できると共に
GTOを保護することができる。
As described above, according to this embodiment, even if the inductance value due to the wiring is large, the charge overcharged in the snubber capacitor is regenerated to the power supply, so that the loss can be reduced and the GTO can be protected.

第4図にはGTOがターンオンしたときスナバコンデン
サから流れるアノード電流iAとアノード電圧V A 
Nの波形図が示されている。同図において、鎖線は従来
のインバータにおける波形図であり、実線は本実施例に
よる波形図である。
Figure 4 shows the anode current iA flowing from the snubber capacitor and the anode voltage V A when the GTO is turned on.
A waveform diagram of N is shown. In the same figure, the chain line is a waveform diagram of the conventional inverter, and the solid line is a waveform diagram of the present embodiment.

本実施例によるアノード電流lAは尖頭値が大きくなっ
ているが、GTOのターンオン初期のアノード電流iA
の値が小さくなっている。このことは、GTOのターン
オン初期の電流の立ち上り上昇率di/dtが限流リア
クトルによって抑えられているためである。一方、従来
の場合は、アノード電流■Aの値が小さくなっている。
Although the anode current lA according to this embodiment has a large peak value, the anode current iA at the initial turn-on of the GTO
The value of is getting smaller. This is because the rise rate di/dt of the current at the initial turn-on of the GTO is suppressed by the current limiting reactor. On the other hand, in the conventional case, the value of the anode current ■A is small.

このことは、スナバ抵抗によってアノード電流iへの先
頭値が抑えられているためである。しかし、GTOのタ
ーンオン初期のアノード電流iAとアノード電圧V A
 KO値が本実施例よりも大きくなっている。
This is because the leading value of the anode current i is suppressed by the snubber resistor. However, the anode current iA and anode voltage V A at the initial turn-on of the GTO
The KO value is larger than that of this example.

このことは、本実施例の場合よりもGTOの素子内部で
の電流の局部集中が大きいことを示している。すなわち
、GTOは、GTOがターンオンすると素子内部の狭い
領域が最初に導通状態となり、時間の経過と共にオン領
域が広くなるようになっている。そのため、GTOのタ
ーンオン時のアノード電流iAの立ち上がり上昇率di
/dtが一定であれば、GTOの素子内部の電流密度の
最大値は時間の経過と共に小さくなる関係にある。従つ
一?:、GTOのターンオン初期のアノード電流iAの
値が小さいことは、GTOの素子内部での電流の局部集
中が小さいことになる。このことは一本実施例において
、アノード電流iAの値が増大しても、アノード電圧V
AKの値が小さくなっていることからも明らかである。
This indicates that the local concentration of current inside the GTO element is greater than in the case of this embodiment. That is, when the GTO is turned on, a narrow region inside the device first becomes conductive, and the on region becomes wider as time passes. Therefore, the rise rate di of the anode current iA when the GTO is turned on is
If /dt is constant, the maximum value of the current density inside the GTO element decreases with time. One to follow? :The fact that the value of the anode current iA at the initial stage of turn-on of the GTO is small means that the local concentration of current inside the GTO element is small. This means that in this embodiment, even if the value of the anode current iA increases, the anode voltage V
This is also clear from the fact that the value of AK has become smaller.

このように本実施例によれば、GTO素子内部での電流
の局部集中を抑えることができるので、インバータの信
頼性の向上が図れる。
As described above, according to this embodiment, local concentration of current inside the GTO element can be suppressed, so that the reliability of the inverter can be improved.

なお、本実施例においては、単相インバータについて述
べたが、本実施例を3相インバータに適用できることは
いうまでもない。
In this embodiment, a single-phase inverter has been described, but it goes without saying that this embodiment can be applied to a three-phase inverter.

以上説明したように、本発明によれば、インバータにお
ける損失が低減できるという優れた効果がある。
As explained above, according to the present invention, there is an excellent effect that loss in an inverter can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の単相インバータの構成図、第2図は、
第1図に示されているGTOの動作波形図、第3図は、
本発明に係る実施例を示す構成図、第4図は、本発明と
従来例を比較するためのGTOの動作波形図である。 1.2,3.4・・・GTO,C,、C2,C3゜C4
・・・スナバコンデンサ、L1# L2 + L3 +
L4・・・限流リアクトル、E・・・直流電源、T、。 T2・・・交流出力端子、c、、c、、c7.c、・・
・補助コンデンサ、DI〜D、、D、3〜D20・・・
ダイオード、D9. D、o、 D7. 、 I)1□
、、・フライホールダ第 1 図 \ 第2図
Figure 1 is a configuration diagram of a conventional single-phase inverter, and Figure 2 is:
The operating waveform diagram of GTO shown in Fig. 1 and Fig. 3 are as follows.
FIG. 4, which is a configuration diagram showing an embodiment of the present invention, is an operational waveform diagram of the GTO for comparing the present invention and a conventional example. 1.2, 3.4...GTO, C,, C2, C3°C4
... Snubber capacitor, L1# L2 + L3 +
L4...Current limiting reactor, E...DC power supply, T. T2... AC output terminal, c, , c, , c7. c...
・Auxiliary capacitor, DI~D,,D,3~D20...
Diode, D9. D, o, D7. , I)1□
,,・Fly holder Fig. 1 \ Fig. 2

Claims (1)

【特許請求の範囲】[Claims] 1、スイッチング素子と、コンデンサと整流素子が直列
接続されたスナバ回路とが並列接続されているスイッチ
ング部が2個直列接続された直列回路を少なくとも2組
以上有し、これらの直列回路がそれぞれ直流電源に並列
接続され、各スイッチング部間の接続点を交流出力端と
して構成されているインバータにおいて、少なくともス
イッチング素子及びスナバ回路のコンデンサをループに
含み第1の閉ループを構成する補助コンデンサと、少な
くとも補助コンデンサ及び交流出力端に接続される負荷
をループに含み第2の閉ループを構成する整流素子を前
記各スイッチング部に設け、スイッチング素子がターン
オフしたときスナバ回路のコンデンサに蓄積された電荷
をスイッチング素子のターンオン時に第1の閉ループの
補助コンデンサに蓄積し、該補助コンデンサに蓄積され
た電荷をスイッチング素子のターンオフ時に第2の閉ル
ープを介して放電するように構成したことを特徴とする
インバータ。
1. The switching unit has at least two sets of series circuits in which two switching elements and a snubber circuit in which a capacitor and a rectifying element are connected in series are connected in parallel, and each of these series circuits has a DC current. In an inverter that is connected in parallel to a power supply and configured with the connection point between each switching unit as an AC output terminal, an auxiliary capacitor that includes at least a switching element and a capacitor of a snubber circuit in a loop and constitutes a first closed loop, and at least an auxiliary A rectifying element that includes a capacitor and a load connected to the AC output terminal in a loop and forming a second closed loop is provided in each of the switching parts, and when the switching element is turned off, the charge accumulated in the capacitor of the snubber circuit is transferred to the switching element. An inverter characterized in that the charge is accumulated in a first closed loop auxiliary capacitor when turned on, and the charge accumulated in the auxiliary capacitor is discharged via a second closed loop when a switching element is turned off.
JP56103391A 1981-07-03 1981-07-03 Inverter Granted JPS586078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56103391A JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56103391A JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Publications (2)

Publication Number Publication Date
JPS586078A true JPS586078A (en) 1983-01-13
JPH0444510B2 JPH0444510B2 (en) 1992-07-21

Family

ID=14352765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56103391A Granted JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Country Status (1)

Country Link
JP (1) JPS586078A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984004004A1 (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Electric power conversion apparatus
JPS61100023A (en) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp Inverter
JPS6460265A (en) * 1987-08-28 1989-03-07 Fuji Electric Co Ltd Energy recovery circuit for inverter
US5260607A (en) * 1991-03-27 1993-11-09 Mitsubishi Denki K.K. Snubber circuit for power converter
JP2008039047A (en) * 2006-08-07 2008-02-21 Aron Kasei Co Ltd Auxiliary attaching tool for pipe joint

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725172A (en) * 1980-07-17 1982-02-09 Toshiba Corp Power converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725172A (en) * 1980-07-17 1982-02-09 Toshiba Corp Power converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984004004A1 (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Electric power conversion apparatus
JPS61100023A (en) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp Inverter
JPS6460265A (en) * 1987-08-28 1989-03-07 Fuji Electric Co Ltd Energy recovery circuit for inverter
US5260607A (en) * 1991-03-27 1993-11-09 Mitsubishi Denki K.K. Snubber circuit for power converter
JP2008039047A (en) * 2006-08-07 2008-02-21 Aron Kasei Co Ltd Auxiliary attaching tool for pipe joint

Also Published As

Publication number Publication date
JPH0444510B2 (en) 1992-07-21

Similar Documents

Publication Publication Date Title
JPH03107328A (en) Snubber circuit for power converter
JPH09327176A (en) Ac/dc converter circuit
US4853836A (en) Snubber energy regenerating circuit
US5550730A (en) Power converting apparatus for system interconnection
JPH0435994B2 (en)
US6160726A (en) Power converter including positive bus ground
JPS586078A (en) Inverter
JPS6215023B2 (en)
JPH07337022A (en) Power converter employing auxiliary resonance commutation circuit
JP2529659B2 (en) Snubber circuit of self-extinguishing type switching element
JPH0731158A (en) Snubber energy recovery circuit for power converter
JP2001169563A (en) Three-level inverter
JPH0336221Y2 (en)
JP2528811B2 (en) Power converter
JP2555621B2 (en) Inverter energy recovery circuit
JP2712745B2 (en) Semiconductor element protection circuit
JPH05115178A (en) Power converter
JP3045301B2 (en) Switching element loss recovery circuit
JPH074068B2 (en) Snubber circuit of self-extinguishing type switching element
JPS62217864A (en) Snubber circuit for inverter
RU1777220C (en) Off-line current inverter
JPH08196083A (en) Inverter
JP2755601B2 (en) Power converter
JPH06106022B2 (en) Inverter device
JPH07264877A (en) Surge suppressing device for semiconductor switch of inverter circuit