JPH1049248A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH1049248A
JPH1049248A JP8199412A JP19941296A JPH1049248A JP H1049248 A JPH1049248 A JP H1049248A JP 8199412 A JP8199412 A JP 8199412A JP 19941296 A JP19941296 A JP 19941296A JP H1049248 A JPH1049248 A JP H1049248A
Authority
JP
Japan
Prior art keywords
standby mode
signal
clock
microcomputer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8199412A
Other languages
English (en)
Inventor
Hiroyuki Nakauchi
裕之 中内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8199412A priority Critical patent/JPH1049248A/ja
Publication of JPH1049248A publication Critical patent/JPH1049248A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 タイムラグの発生によるマイクロコンピュー
タ全体の動作速度の低下を防止しながら、必要以上に高
速なシステムクロック下での動作による余分な電力消費
を防止する。 【解決手段】 複数種類のスタンバイモード解除要因の
それぞれが発生すると、それによってスタンバイモード
コントローラ3がスタンバイモードを解除する。それと
同時に、信号出力手段4が、スタンバイモード解除要因
に応じて出力信号を切り替える。そして、クロックセレ
クタ5が、信号出力手段4からの出力信号に応じて、複
数の入力クロックのうちから任意の出力クロックを選択
して出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スタンバイ機能を
有し、タイマやシリアルインタフェイス等の動作クロッ
クや内部クロックを切り替える機能を持つマイクロコン
ピュータに関するものである。
【0002】
【従来の技術】従来のスタンバイ機能およびシステムク
ロック切り替え機能を持つマイクロコンピュータ(以
下、従来マイコンと称する)の回路例を図5に示す。従
来マイコンの場合、マイコンによっては、一般的なマイ
クロコンピュータを構成する要素102に加えて、スタ
ンバイモードコントローラ103や、図示しないシリア
ルインタフェイス(SIO(直列入出力インタフェイ
ス)、UART(直列通信インタフェイス)、MSK(M
inimum Shift Keying))、A/D・D/Aコンバータ、
タイマ等の機能ブロックが内蔵されている。スタンバイ
モードコントローラ103は、スタンバイモードを制御
するスタンバイ機能を有するものである。スタンバイモ
ードとは、消費電力節約(パワーセービング)のため
に、システム系のクロックが止まるモードのことであ
り、このときでも時計等の機能は動いている。より正確
に言えば、周辺にはクロックが供給されていてプログラ
ムの実行のみが停止する状態や、発振子の停止を行う状
態の場合がある。
【0003】これらの機能ブロックは、マイコン外部か
ら入力されたクロックやマイコン内部で発生したクロッ
ク、あるいはその分周クロックによって動作する。マイ
コンによっては、機能を制御する要素の中に、このよう
な複数のシステムクロックのうちからクロックを選択す
るためのクロックセレクタ104を備えているものがあ
る。さらに、マイコンによっては、発振クロックの分周
比を変更してシステムクロック周波数を切り替えられる
ものもある。
【0004】例えば、発振回路がメインクロックとサブ
クロックとの2系統のクロックを有しているものがあ
る。メインクロックとしては例えば12MHz、サブク
ロックとしては例えば32.768kHzである。そし
て、メインクロックの分周クロック5種類およびサブク
ロックの分周クロック1種類の計6種類のクロックを切
り替えてシステムクロックとして使用できるようになっ
ている。
【0005】マイコンの応用システム上では、よく使用
される手法として、マイコンは常時スタンバイモードに
しておき、各種機能ブロックが動作を開始するときにス
タンバイモードを解除するようになっている。一般に、
秒信号すなわち1秒ごとに瞬間的に動作状態(アクティ
ブ)となる信号の処理等のように、CPU(中央演算処
理部)のパワーをあまり要しない処理を行う場合は、サ
ブクロックで動作させている。一方、波形ジェネレータ
のようにCPUパワーを必要とする処理を行う場合は、
メインクロックで動作させている。システムクロック
は、この2種類の処理を開始するたびに切り替えて使用
される。
【0006】上記のように複数のシステムクロックが存
在する場合に、それらを切り替えるには、システムクロ
ック切り替えのレジスタ値を変更した後、一度マイコン
を、システムクロックを切り替えるための特殊な状態に
切り替える手順が必要になる。
【0007】例えば、特開平1−134616号公報に
開示されたマイコンでは、高速なシステムクロックで動
作する通常動作モードと低速なシステムクロックで動作
する低消費電力モードとの切り替え時に、システムを一
旦すべて停止させており、この間にシステムクロックを
切り替えている。
【0008】これら上記従来マイコンにおいては、スタ
ンバイモードが解除されている状態では、比較的低速な
システムクロックでも十分処理可能な動作をさせたい場
合でも、比較的高速なシステムクロックを要する場合で
も、実際に動作しているシステムクロックは常に一定で
ある。このため、スタンバイモード解除後にシステムク
ロックを切り替えたい場合は、マイコンに行わせたい動
作の速度に合わせて、コンピュータプログラムによって
システムクロックを切り替えている。例えば、低消費電
力で動作させたい場合は、メインクロックをコンピュー
タプログラムにて停止させ、サブクロックのみで動作さ
せている。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来のようなコンピュータプログラムによるシステムクロ
ック切り替え動作では、秒信号の処理等のように比較的
低速なシステムクロックでマイコンが動作を開始した後
に、波形ジェネレータのように高速動作を要求する機能
ブロックを動作させる場合に、そのシステムクロックの
切り替え動作によってタイムラグが発生するという問題
点がある。
【0010】上記特開平1−134616号公報に開示
されたマイコンでは、高速なシステムクロックで動作す
る通常動作モードと低速なシステムクロックで動作する
低消費電力モードとの切り替え時に、システムが一旦す
べて停止した時間が必要であるため、やはりタイムラグ
が発生する。
【0011】逆に、システムクロックの切り替えを行わ
ずに、低速なシステムクロックでも十分動作可能な機能
ブロックを、比較的高速なシステムクロックでマイコン
が動作している状態で動作させると、余分に電力を消費
するという問題点がある。
【0012】マイコンの動作中にはシステムクロックを
切り替えないのであれば、スタンバイモードの解除後直
ちにメインクロックの分周クロックをシステムクロック
として使用したい場合には、サブクロックのような低速
なシステムクロックで十分処理可能な秒信号のような信
号でスタンバイモードが解除された際にも、メインクロ
ックのような高速なシステムクロックでマイコンを動作
させなければならない。このためやはり余分に電力を消
費する。
【0013】
【課題を解決するための手段】上記の課題を解決するた
め、請求項1記載のマイクロコンピュータは、スタンバ
イモード解除要因によりスタンバイモードを解除して所
定のシステムクロックで動作を開始するマイクロコンピ
ュータにおいて、複数種類のスタンバイモード解除要因
によりスタンバイモードを解除するスタンバイモードコ
ントローラと、スタンバイモード解除時に、上記スタン
バイモード解除要因に応じて出力信号を切り替える信号
出力手段と、上記信号出力手段からの出力信号に応じ
て、複数の入力クロックのうちから任意の出力クロック
を選択して出力するクロックセレクタとを備えているこ
とを特徴としている。
【0014】上記の構成により、複数種類のスタンバイ
モード解除要因のそれぞれが発生すると、それによって
スタンバイモードコントローラがスタンバイモードを解
除する。それと同時に、信号出力手段が、スタンバイモ
ード解除要因に応じて出力信号を切り替える。そして、
クロックセレクタが、信号出力手段からの出力信号に応
じて、複数の入力クロックのうちから任意の出力クロッ
クを選択して出力する。
【0015】つまり、スタンバイモードの解除要因を基
に、複数の入力クロックから特定の出力クロックをシス
テムクロックとして生成する。このスタンバイモードの
解除要因としては、秒信号の処理等のように比較的低速
なシステムクロックで動作できるものや、波形ジェネレ
ータのように高速なシステムクロックを要求するものが
ある。このため、低速なシステムクロックでも十分動作
可能な機能ブロックは、低速なシステムクロックで動作
させることができるといったように、システムクロック
を適切に切り替えることができる。したがって、必要以
上に高速なシステムクロック下での動作による余分な電
力消費を防止することができる。
【0016】また、スタンバイモードの解除要因を基に
して、スタンバイモードコントローラがスタンバイモー
ドを解除する動作と、解除要因に応じてクロックセレク
タが最適なシステムクロックへ切り替える動作とが、同
時に行われる。すなわち、コンピュータプログラムを用
いずにシステムクロックを切り替えており、また、シス
テムクロックの切り替えの際にシステムが一旦すべて停
止した時間も不要である。したがって、システムクロッ
クの切り替え動作によってタイムラグが発生しないの
で、マイクロコンピュータ全体の動作速度の低下を防止
することができる。
【0017】それゆえ、タイムラグの発生によるマイク
ロコンピュータ全体の動作速度の低下を防止しながら、
必要以上に高速なシステムクロック下での動作による余
分な電力消費を防止することができる。
【0018】請求項2記載のマイクロコンピュータは、
請求項1の構成に加えて、信号出力手段が、上記スタン
バイモード解除要因に応じた出力信号をラッチし、出力
信号の出力指示を受けてから出力信号を出力し、スタン
バイモードコントローラが、スタンバイモードを解除す
る際に、信号出力手段に対し、ラッチされている出力信
号を出力するように指示を出すことを特徴としている。
【0019】上記の構成により、スタンバイモード解除
要因が生じると、信号出力手段が、そのスタンバイモー
ド解除要因に応じた出力信号をラッチする。そして、ス
タンバイモードコントローラが、スタンバイモードを解
除する際に、信号出力手段に対し、ラッチされている出
力信号を出力するように指示を出す。信号出力手段は、
上記指示に従い、スタンバイモードコントローラがスタ
ンバイモードを解除すると同時に、出力信号をクロック
セレクタに出力する。
【0020】したがって、スタンバイモード解除要因が
発生してスタンバイモードコントローラがスタンバイモ
ードを解除する際、その解除要因に応じて出力クロック
を変更しなければならないことがあった場合に、その処
理にかかる時間分のタイムラグが生じるのを防止するこ
とができる。
【0021】なお、上記の出力信号のラッチ動作によ
り、スタンバイモードを解除する際の解除要因、すなわ
ち特定の割り込みベクタへジャンプする際のその割り込
みベクタに対する割り込み要因を、スタンバイモードコ
ントローラが記憶できる。
【0022】それゆえ、請求項1記載の構成による効果
に加え、マイクロコンピュータ全体の動作速度の低下を
より効率的に防止し、必要以上に高速なシステムクロッ
ク下での動作による余分な電力消費をより効率的に防止
することができる。
【0023】請求項3記載のマイクロコンピュータは、
請求項1または2の構成に加えて、信号出力手段が、ス
タンバイモード解除要因と出力信号との組み合わせを変
更可能な状態で記憶することを特徴としている。
【0024】上記の構成により、ユーザが、スタンバイ
モード解除要因と出力信号との組み合わせをあらかじめ
信号出力手段において規定しておく。スタンバイモード
解除要因が生じると、信号出力手段は、上記組み合わせ
に従い、出力信号をクロックセレクタに出力する。
【0025】したがって、スタンバイモード解除要因に
対するシステムクロックの値をユーザが自由に設定する
ことができる。それゆえ、請求項1または2記載の構成
による効果に加え、処理に応じてシステムクロックを変
えることにより、高速処理を優先させたり低消費電力を
優先させたりするなどのように、作業条件に応じて柔軟
に動作環境を設定することができる。
【0026】
【発明の実施の形態】
〔実施の形態1〕本発明の実施の一形態について図1な
いし図3に基づいて説明すれば、以下の通りである。図
2に示すように、本実施の形態に係るマイクロコンピュ
ータ(以下、マイコンと称する)1は、CPU(中央演
算処理部)、ROM(リードオンリーメモリ)、RAM
(ランダムアクセスメモリ)、I/O(入出力インタフ
ェイス)等、一般的なマイコンを構成する要素であるマ
イコン構成要素2を備えている。そして、このマイコン
構成要素2、スタンバイモードコントローラ3、信号出
力手段4、クロックセレクタ5がこの順に接続された機
能ブロックを有している。スタンバイモードコントロー
ラ3、信号出力手段4、およびクロックセレクタ5によ
って、クロック切り替えモジュールが構成されている。
【0027】マイコン構成要素2は、スタンバイモード
コントローラ3に対してスタンバイモードの解除を要求
するための信号(スタンバイ解除要求信号)a〜dを出
力する機能を有している。また、スタンバイモードコン
トローラ3は、マイコン構成要素2からのスタンバイ解
除要求に応じて、マイコン1全体のスタンバイモードの
解除/開始を制御するものである。図1に示すように、
マイコン構成要素2とスタンバイモードコントローラ3
とは、信号線L1、L2、L3、L4で結ばれている。
上記信号a〜dは、これら信号線L1〜L4をそれぞれ
通るようになっている。
【0028】本実施の形態においては、説明の便宜上、
マイコン構成要素2は、スタンバイモード解除要因とし
て、以下のような信号a〜dをスタンバイモードコント
ローラ3に出力するものとする。 a:1秒信号 b:タイマのオーバーフロー c:外部入力in1 d:外部入力in2 1秒信号は、1秒ごとに送られる。上記したように、上
記マイコン1は基本的にはスタンバイ状態であるが、こ
の1秒信号がマイコン構成要素2からスタンバイモード
コントローラ3へ1秒ごとに送られることにより、マイ
コン1は1秒ごとに瞬間的に、すなわち一時的に、動作
状態(アクティブモード)になる。これは、マイコン1
の例えば図示しない表示画面で時計表示等を行うためで
ある。
【0029】上記信号a〜dはそれぞれHighまたはLow
信号である。通常は、マイコン構成要素2は、マイコン
1全体をスタンバイ状態(マイコン1全体の動作が停止
した状態)に保つために、信号a〜dをいずれもLow 信
号にして信号線L1〜L4を通じてスタンバイモードコ
ントローラ3へ常時出力している。この結果、スタンバ
イモードコントローラ3により常時マイコン1全体がス
タンバイモードに保たれている。
【0030】一方、なんらかの処理が必要になるなど、
スタンバイモード解除要因が発生すると、マイコン構成
要素2は、マイコン1全体をアクティブ状態(処理動作
を行うための状態)にするために、信号a〜dのうちで
その要因に対応する信号をHighパルスにして割り込みを
発生させ、信号線L1〜L4のうち対応する信号線を通
じてスタンバイモードコントローラ3へ出力するように
なっている。この割り込みによるスタンバイ解除要求信
号が発生してスタンバイモードコントローラ3に入力さ
れると、スタンバイモードコントローラ3によりマイコ
ン1のスタンバイモードが解除され、マイコン1がアク
ティブ状態に変わる。そして、マイコン1がシステムク
ロックに基づいてその処理を行う。処理終了後は、スタ
ンバイモードコントローラ3がマイコン1を再びスタン
バイモードに入るように制御するようになっている。
【0031】なお、スタンバイモードコントローラ3の
種類によっては、異なる制御方法、例えばHighパルスで
なくHigh信号等を用いる制御方法もあるが、本発明にお
いてはこれらの信号の種類は特に限定されない。
【0032】上記信号線L1〜L4は、マイコン構成要
素2とスタンバイモードコントローラ3とを接続する途
中で、それぞれ信号線M1〜M4へと枝分かれし、信号
線M1〜M4は信号出力手段4へ接続されている。これ
により、信号a〜dが、マイコン構成要素2からスタン
バイモードコントローラ3へそれぞれ入力されたとき
に、スタンバイモードコントローラ3がマイコン1のス
タンバイモードを解除するのに用いられるほか、それぞ
れが信号出力手段4にも入力されるようになっている。
【0033】信号出力手段4は、ラッチ部4a…を有し
ている。上記信号線M1〜M4は、これらラッチ部4a
…を介して信号線N1、N2、N3、N4にそれぞれ接
続されている。信号線N1〜N4を通る信号の出力レベ
ルをそれぞれA、B、C、Dとする。これらの信号内容
はそれぞれHighまたはLow である。上記信号線N1〜N
4は、クロックセレクタ5に接続されている。また、ス
タンバイモードコントローラ3と上記ラッチ部4a…と
が接続されており、これによって、スタンバイモードコ
ントローラ3からラッチ部4a…へラッチ制御信号Rを
伝達可能になっている。
【0034】信号出力手段4は、スタンバイモード解除
時に上記信号線M1〜M4から信号a〜dを受け取る
と、その信号をラッチ部4a…によりラッチする。本実
施の形態においては、スタンバイモードが解除されたこ
とを受けてラッチデータが更新されるようになってい
る。これらの技術は、アンド、オア、D型フリップフロ
ップ等、従来の技術で構成できるため、説明を省略す
る。
【0035】そして、信号出力手段4は、スタンバイモ
ードコントローラ3からラッチ制御信号Rを受け取るこ
とによって信号出力を指示されると、後述のように、上
記ラッチ部4a…でラッチした信号a〜dの組み合わせ
に基づいて、クロックセレクタ5に対して、出力クロッ
クの選択についての信号(クロック選択信号)nを出力
するようになっている。
【0036】なお、ここでは、信号出力手段4の内部に
ラッチ部4a…が設けられた構成となっているが、この
ようなラッチ回路部分は、スタンバイモードコントロー
ラ3に内蔵されていることが多い。その例を図3に示
す。すなわち、信号出力手段4はラッチ回路を持たない
構成をとることも考えることができる。図3に示す例で
は、スタンバイモードコントローラ3が割り込みフラグ
レジスタ3aを備えており、スタンバイモードの解除要
因、すなわち割り込み要因が発生すると、対応するビッ
トがセットされるようになっている。いずれにしても、
発生したスタンバイモード解除要因を基に、スタンバイ
モード解除時に信号出力が切り替わることには変わりな
い。
【0037】図1に示すように、クロックセレクタ5
は、種々の入力クロックの入力を受けて、マイコン1全
体の動作のために適宜適切な出力クロックを出力するも
のである。この入力クロックとして、サブクロック(3
2kHz)、およびメインクロック(1MHz、2MH
z、8MHz)の計4つのクロックがクロックセレクタ
5に入力される。また、1つのクロックをシステムクロ
ックとして出力し、マイコン1内部に供給するようにな
っている。上記4つのメインクロックは、マイコン1の
外部から入力されたクロックやマイコン1の内部で発生
したクロック、あるいはその分周クロックにより得られ
るが、特に限定されない。なお、実際は、1つの原発振
クロックを基に、一度に複数のシステムクロックが生成
され、それが同時に使用されることが多い。本実施の形
態に記載のクロックセレクタ5も、出力クロックが1系
統だけと限定されるものではない。ここでは、説明の便
宜上、1種類のシステムクロックで全てのマイコン動作
が動作するものとする。
【0038】クロックセレクタ5が出力するクロック
は、信号出力手段4が出力する4本の信号内容によって
決定される。その内容は、本実施の形態では表1のよう
に規定されているものとする。表1中、「1」、「0」
はそれぞれ「High」、「Low 」を表す。また、「*」
は、「0」でも「1」でもよいことを表す。クロックセ
レクタ5の内部の回路は従来と同様にして実現できるた
め説明を省略する。
【0039】
【表1】
【0040】次に、図1を用いて、クロック切り替え動
作の詳細を説明する。今、マイコン1がスタンバイモー
ドになっているとする。このときの、信号線N1〜N4
を介して送られるクロック選択信号nの出力レベルA〜
Dは A=0、B=0、C=0、D=0 となっている。
【0041】次に、1秒信号の割り込みが発生すると仮
定する。これにより、信号線L1を通ってHighパルスの
信号aが信号出力手段4へ出力される。そして、この1
秒信号の割り込み発生によって、スタンバイモードコン
トローラ3がマイコン1のスタンバイモード解除動作を
行う。それと同時に、ラッチ制御信号Rを信号出力手段
4へ出力する。
【0042】このときの出力レベルA〜Dは A=1、B=0、C=0、D=0 のように切り替わる。信号出力手段4は、この出力レベ
ルを有するクロック選択信号nを、信号線N1〜N4を
通じてクロックセレクタ5へ出力する。
【0043】したがって、表1から分かるように、クロ
ックセレクタ5は、出力クロックとして「サブクロック
(32kHz)」を出力するので、マイコン1はシステ
ムクロック32kHzで動作を開始する。
【0044】動作が終了すれば、スタンバイモードコン
トローラ3により、再び、マイコン1をスタンバイモー
ドに切り替える。
【0045】次に、外部入力in1の割り込みが発生し
たとする。これにより、信号線L3を通りHighパルスの
信号cが信号出力手段4へ出力される。そして、この外
部入力in1の割り込み発生によって、スタンバイモー
ドコントローラ3がマイコン1のスタンバイモード解除
動作を行う。それと同時に、ラッチ制御信号Rを信号出
力手段4へ出力する。
【0046】このときの出力レベルA〜Dは A=0、B=0、C=1、D=0 のように切り替わる。信号出力手段4は、この出力レベ
ルを有するクロック選択信号nを、信号線N1〜N4を
通じてクロックセレクタ5へ出力する。
【0047】したがって、表1から分かるように、クロ
ックセレクタ5は、出力クロックとして「メインクロッ
ク2(2MHz)」を出力するので、マイコン1はシス
テムクロック2MHzで動作を開始する。
【0048】動作が終了すれば、スタンバイモードコン
トローラ3により、再び、マイコン1をスタンバイモー
ドに切り替える。
【0049】このように、スタンバイモード解除要因の
種類によって、動作開始時のシステムクロックが切り替
わる。
【0050】この構成は、システムクロック値決定に応
用したり、タイマのカウントクロックやA/Dコンバー
タの動作クロック値等の決定に応用したりすることが可
能である。さらに、クロック出力を、暴走検知タイマ
(ウォッチドッグタイマ)のカウントクロックに応用す
れば、スタンバイモード解除後の暴走検知周期を、スタ
ンバイモード解除要因に応じて自動的に切り替えること
ができる。
【0051】〔実施の形態2〕本発明の他の実施の形態
について図4に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態の図面に示
した部材と同一の機能を有する部材には、同一の符号を
付記してその説明を省略する。
【0052】本実施の形態に係るマイクロコンピュータ
(以下、マイコンと称する)11は、実施の形態1に係
る構成とほぼ同様の構成を有している。ただし、信号出
力手段14は、実施の形態1における信号出力手段4と
異なり、2ビットの第1レジスタ14a・第2レジスタ
14b・第3レジスタ14c・第4レジスタ14dを備
えている。信号線M1が第1レジスタ14aに、信号線
M2が第2レジスタ14bに、信号線M3が第3レジス
タ14cに、信号線M4が第4レジスタ14dに、それ
ぞれ接続されている。各レジスタ14a・14b・14
c・14dは、ラッチ部14eに接続されている。ま
た、スタンバイモードコントローラ3とラッチ部14e
とが接続され、スタンバイモードコントローラ3からラ
ッチ制御信号Rがラッチ部14eへ入力されるようにな
っている。ラッチ部14eとクロックセレクタ5とが信
号線Nで接続されている。
【0053】このように、本実施の形態においては、信
号出力手段14は、スタンバイモード解除要因と同数の
リード/ライト(読み書き)可能な2ビットレジスタ1
4a〜14dを持っている。そして、スタンバイモード
解除時に、マイコン構成要素2から出力された信号a〜
dをそれぞれ、信号出力手段14がクロックセレクタ5
へレジスタ値を出力するためのリード信号として利用す
る。
【0054】ここで、クロックセレクタ5が出力するク
ロックは、信号出力手段14が出力する2ビットのクロ
ック選択信号nによって決定される。その内容を表2に
示す。すなわち、クロックセレクタ5において、信号出
力手段14からクロックセレクタ5へ、クロック選択信
号nとして表2の左側の欄に示すような2ビット値が信
号線Nを通して送られてきた場合、それぞれ表2の右側
の欄に示すような出力クロックが選択されるようになっ
ている。表中、「1」、「0」はそれぞれ「High」、
「Low 」を表す。クロックセレクタ5の内部の回路は従
来と同様にして実現できるため説明を省略する。
【0055】
【表2】
【0056】また、今、各レジスタ14a〜14dの2
ビット値を表3に示すような内容としておく。表3中、
「1」、「0」はそれぞれ「High」、「Low 」を表す。
【0057】
【表3】
【0058】次に、クロック切り替え動作の詳細を説明
する。今、マイコン11がスタンバイモードになってい
るとする。次に、1秒信号の割り込みが発生すると仮定
する。これにより、信号線L1を通りHighパルスの信号
aが信号出力手段14へ出力される。そして、この1秒
信号の割り込み発生によって、スタンバイモードコント
ローラ3がマイコン11のスタンバイモード解除動作を
行う。それと同時に、ラッチ制御信号Rを信号出力手段
14へ出力する。
【0059】このときは、第1レジスタ14aのビット
内容がラッチされ、ラッチ制御信号Rの入力に応じてク
ロックセレクタ5へ出力される。すなわち、表3に示し
た設定により、「00」が出力される。そして、クロッ
クセレクタ5においては、表2に示した対応により、サ
ブクロック(32kHz)がシステムクロックとして出
力される。マイコン11はシステムクロック32kHz
で動作を開始する。
【0060】動作が終了すれば、スタンバイモードコン
トローラ3により、再び、マイコン11をスタンバイモ
ードに切り替える。
【0061】次に、外部入力in1の割り込みが発生し
たとする。これにより、信号線L3を通りHighパルスの
信号cが信号出力手段14へ出力される。そして、この
外部入力in1の割り込み発生によって、スタンバイモ
ードコントローラ3がマイコン11のスタンバイモード
解除動作を行う。それと同時に、ラッチ制御信号Rを信
号出力手段14へ出力する。
【0062】このときは、第3レジスタ14cのビット
内容がラッチされ、ラッチ制御信号Rの入力に応じてク
ロックセレクタ5へ出力される。すなわち、表3に示し
た設定により、「11」が出力される。そして、クロッ
クセレクタ5においては、表2に示した対応により、メ
インクロック3(8MHz)がシステムクロックとして
出力される。マイコン11はシステムクロック8MHz
で動作を開始する。
【0063】動作が終了すれば、スタンバイモードコン
トローラ3により、再び、マイコン11をスタンバイモ
ードに切り替える。
【0064】このように、実施の形態1同様、スタンバ
イモード解除要因の種類によって、動作開始時のシステ
ムクロックが切り替わる。
【0065】また、本実施の形態においては、信号出力
手段14が、スタンバイ解除要求信号としての信号a〜
dに対応するレジスタ14a〜14dを備え、これら信
号a〜dに応じたレジスタの値に基づいてシステムクロ
ックを選択するようになっている。
【0066】そして、信号出力手段14が、レジスタ1
4a〜14dに、スタンバイモード解除要因と出力信号
(クロック選択信号n)との組み合わせを変更可能な状
態で記憶している。すなわち、各レジスタをプログラマ
ブルとし、各レジスタの内容を書き換えることにより、
スタンバイモード解除要因によるシステムクロックの選
び方を変更することができる。レジスタの内容の書き換
えは、マイコン等のコンピュータプログラムによっても
可能であり、これによって変更がさらに容易になる。
【0067】このため、あらかじめ各レジスタ14a〜
14dに任意の値を格納しておくことにより、個々のス
タンバイモード解除要因に対するシステムクロック値を
ユーザが自由に設定することができる。この結果、処理
に応じてシステムクロックを変えることにより、高速処
理を優先させたり低消費電力を優先させたりするなどの
ように、作業条件に応じて柔軟に動作環境を設定するこ
とができる。
【0068】
【発明の効果】以上のように、本発明の請求項1のマイ
クロコンピュータは、スタンバイモード解除要因により
スタンバイモードを解除して所定のシステムクロックで
動作を開始するマイクロコンピュータにおいて、複数種
類のスタンバイモード解除要因によりスタンバイモード
を解除するスタンバイモードコントローラと、スタンバ
イモード解除時に、上記スタンバイモード解除要因に応
じて出力信号を切り替える信号出力手段と、上記信号出
力手段からの出力信号に応じて、複数の入力クロックの
うちから任意の出力クロックを選択して出力するクロッ
クセレクタとを備えている構成である。
【0069】それゆえ、タイムラグの発生によるマイク
ロコンピュータ全体の動作速度の低下を防止しながら、
必要以上に高速なシステムクロック下での動作による余
分な電力消費を防止することができるという効果を奏す
る。
【0070】請求項2のマイクロコンピュータは、請求
項1の構成に加えて、信号出力手段が、上記スタンバイ
モード解除要因に応じた出力信号をラッチし、出力信号
の出力指示を受けてから出力信号を出力し、スタンバイ
モードコントローラが、スタンバイモードを解除する際
に、信号出力手段に対し、ラッチされている出力信号を
出力するように指示を出す構成である。
【0071】それゆえ、請求項1記載の構成による効果
に加え、マイクロコンピュータ全体の動作速度の低下を
より効率的に防止し、必要以上に高速なシステムクロッ
ク下での動作による余分な電力消費をより効率的に防止
することができるという効果を奏する。
【0072】請求項3のマイクロコンピュータは、請求
項1または2の構成に加えて、信号出力手段が、スタン
バイモード解除要因と出力信号との組み合わせを変更可
能な状態で記憶する構成である。
【0073】それゆえ、請求項1または2記載の構成に
よる効果に加え、処理に応じてシステムクロックを変え
ることにより、高速処理を優先させたり低消費電力を優
先させたりするなどのように、作業条件に応じて柔軟に
動作環境を設定することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るマイクロコンピュータの一構成例
における要部の構成を示すブロック図である。
【図2】図1のマイクロコンピュータの概略の構成を示
すブロック図である。
【図3】図1のマイクロコンピュータの変形例における
要部の構成を示すブロック図である。
【図4】本発明に係るマイクロコンピュータの他の構成
例における要部の構成を示すブロック図である。
【図5】従来のマイクロコンピュータの概略の構成を示
すブロック図である。
【符号の説明】
1 マイクロコンピュータ 2 マイコン構成要素 3 スタンバイモードコントローラ 3a 割り込みフラグレジスタ 4 信号出力手段 4a ラッチ部 5 クロックセレクタ 14 信号出力手段 14a、14b、14c、14d レジスタ 14e ラッチ部 A〜D 出力レベル L1〜L4、M1〜M4、N、N1〜N4 信号線 R ラッチ制御信号 a〜d 信号(スタンバイ解除要求信号)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】スタンバイモード解除要因によりスタンバ
    イモードを解除して所定のシステムクロックで動作を開
    始するマイクロコンピュータにおいて、 複数種類のスタンバイモード解除要因によりスタンバイ
    モードを解除するスタンバイモードコントローラと、 スタンバイモード解除時に、上記スタンバイモード解除
    要因に応じて出力信号を切り替える信号出力手段と、 上記信号出力手段からの出力信号に応じて、複数の入力
    クロックのうちから任意の出力クロックを選択して出力
    するクロックセレクタとを備えていることを特徴とする
    マイクロコンピュータ。
  2. 【請求項2】信号出力手段が、上記スタンバイモード解
    除要因に応じた出力信号をラッチし、出力信号の出力指
    示を受けてから出力信号を出力し、 スタンバイモードコントローラが、スタンバイモードを
    解除する際に、信号出力手段に対し、ラッチされている
    出力信号を出力するように指示を出すことを特徴とする
    請求項1記載のマイクロコンピュータ。
  3. 【請求項3】信号出力手段が、スタンバイモード解除要
    因と出力信号との組み合わせを変更可能な状態で記憶す
    ることを特徴とする請求項1または2記載のマイクロコ
    ンピュータ。
JP8199412A 1996-07-29 1996-07-29 マイクロコンピュータ Pending JPH1049248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8199412A JPH1049248A (ja) 1996-07-29 1996-07-29 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8199412A JPH1049248A (ja) 1996-07-29 1996-07-29 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH1049248A true JPH1049248A (ja) 1998-02-20

Family

ID=16407381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8199412A Pending JPH1049248A (ja) 1996-07-29 1996-07-29 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH1049248A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053609A (ja) * 1999-06-04 2001-02-23 Thomson Licensing Sa Adコンバータのクロック位相を調整可能なシステム
WO2011145198A1 (ja) 2010-05-20 2011-11-24 ルネサスエレクトロニクス株式会社 データプロセッサ及び電子制御ユニット
JP2013149153A (ja) * 2012-01-20 2013-08-01 Toshiba Corp 制御装置、システムおよびプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053609A (ja) * 1999-06-04 2001-02-23 Thomson Licensing Sa Adコンバータのクロック位相を調整可能なシステム
JP2011223589A (ja) * 1999-06-04 2011-11-04 Thomson Licensing Adコンバータのクロック位相を調整可能なシステム
WO2011145198A1 (ja) 2010-05-20 2011-11-24 ルネサスエレクトロニクス株式会社 データプロセッサ及び電子制御ユニット
JPWO2011145198A1 (ja) * 2010-05-20 2013-07-22 ルネサスエレクトロニクス株式会社 データプロセッサ及び電子制御ユニット
JP2013149153A (ja) * 2012-01-20 2013-08-01 Toshiba Corp 制御装置、システムおよびプログラム

Similar Documents

Publication Publication Date Title
JP2762670B2 (ja) データ処理装置
US5652536A (en) Non-glitch clock switching circuit
JP2000181566A (ja) マルチクロック並列処理装置
US6653871B2 (en) Method of and circuit for controlling a clock
US6255882B1 (en) Method and system of switching clock signal
JP4050027B2 (ja) 情報処理装置及び情報処理装置の制御方法
US5461652A (en) Clock control circuit
US7293185B2 (en) Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock
JPH10149237A (ja) 半導体回路
JPH10340127A (ja) 情報処理装置
JPH1049248A (ja) マイクロコンピュータ
JP2003196149A (ja) メモリ制御装置
JP2003296292A (ja) ポートサンプリング回路装置およびマイクロコンピュータ
JPH076155A (ja) シングルチップ・マイクロコンピュータ
JP2003067324A (ja) インタフェース回路
JPH08249083A (ja) 電子機器
JPH05259825A (ja) クロック発生回路
JP2004206480A (ja) 半導体集積回路
JPH05341872A (ja) データ処理装置
JPH11143574A (ja) クロック発生回路およびクロック発生方法
JP2626125B2 (ja) マイクロコンピュータ
JP2004078642A (ja) 割込み制御回路
JP2003256068A (ja) クロック制御システム
JPH11345129A (ja) インターバルタイマ回路
JP3310482B2 (ja) マイクロコンピュータ