JP6946041B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6946041B2 JP6946041B2 JP2017081973A JP2017081973A JP6946041B2 JP 6946041 B2 JP6946041 B2 JP 6946041B2 JP 2017081973 A JP2017081973 A JP 2017081973A JP 2017081973 A JP2017081973 A JP 2017081973A JP 6946041 B2 JP6946041 B2 JP 6946041B2
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- voltage
- contact
- capacitor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明の実施形態は、電力変換装置に関する。 An embodiment of the present invention relates to a power conversion device.
多数の半導体スイッチング素子で構成されたマルチレベル回路を備える電力変換装置は、半導体スイッチング素子のオン/オフによって、多レベルの階段状の電圧波形を出力することができる。マルチレベル回路においては、多数の半導体スイッチング素子が組み合わせることで、部品点数が増大し、コストや重量、サイズが増大する場合がある。しかしながら従来のマルチレベル回路で部品を削減しようとすると、所望のレベルの電圧が出力できなくなる場合があった。 A power conversion device including a multi-level circuit composed of a large number of semiconductor switching elements can output a multi-level stepped voltage waveform by turning on / off the semiconductor switching elements. In a multi-level circuit, the combination of a large number of semiconductor switching elements may increase the number of parts and increase the cost, weight, and size. However, when trying to reduce the number of parts in a conventional multi-level circuit, it may not be possible to output a voltage of a desired level.
本発明が解決しようとする課題は、部品点数を削減しつつ必要な性能を確保することができる電力変換装置を提供することである。 An object to be solved by the present invention is to provide a power conversion device capable of ensuring required performance while reducing the number of parts.
実施形態の電力変換装置は、第1スイッチング回路と、第2スイッチング回路と、第3スイッチング回路と、第4スイッチング回路と、第1入力端子と、第2入力端子と、第1出力端子と、コンデンサと、検出部と、制御部と、を持つ。第2スイッチング回路は、前記第1スイッチング回路と第1接点を介して接続されている。第3スイッチング回路は、前記第2スイッチング回路と第2接点を介して接続されている。第4スイッチング回路は、前記第3スイッチング回路と第3接点を介して接続されている。第1入力端子は、前記第1スイッチング回路における前記第1接点に接続された端子と反対側の端子に接続されている。第2入力端子は、前記第4スイッチング回路における前記第3接点に接続された端子と反対側の端子に接続されている。第1出力端子は、前記第2接点に接続されている。コンデンサは、第1接点と第3接点とを接続する線路に設けられている。検出部は、前記コンデンサの第1電圧を検出する。制御部は、前記検出部により検出された第1電圧が、前記第1入力端子と前記第2入力端子との間に供給される第2電圧の1/3である目標電圧に近づくように前記第1スイッチング回路、前記第2スイッチング回路、前記第3スイッチング回路、及び前記第4スイッチング回路を制御する。 The power conversion device of the embodiment includes a first switching circuit, a second switching circuit, a third switching circuit, a fourth switching circuit, a first input terminal, a second input terminal, a first output terminal, and the like. It has a capacitor, a detection unit, and a control unit. The second switching circuit is connected to the first switching circuit via the first contact. The third switching circuit is connected to the second switching circuit via a second contact. The fourth switching circuit is connected to the third switching circuit via a third contact. The first input terminal is connected to a terminal on the opposite side of the terminal connected to the first contact in the first switching circuit. The second input terminal is connected to a terminal on the opposite side of the terminal connected to the third contact in the fourth switching circuit. The first output terminal is connected to the second contact. The capacitor is provided on the line connecting the first contact and the third contact. The detection unit detects the first voltage of the capacitor. The control unit causes the first voltage detected by the detection unit to approach a target voltage which is one-third of the second voltage supplied between the first input terminal and the second input terminal. It controls the first switching circuit, the second switching circuit, the third switching circuit, and the fourth switching circuit.
以下、実施形態の電力変換装置を、図面を参照して説明する。 Hereinafter, the power conversion device of the embodiment will be described with reference to the drawings.
(第1の実施形態)
図1は、第1実施形態の電力変換装置1の構成の一例を示す図である。電力変換装置1は、例えば、第1回路10と、制御部20と、電源部30と、検出部40とを備える。電力変換装置1は、電源部30から第1回路10に入力された電源電圧に基づいて、制御部20の制御によって複数のレベルのパルス電圧を生成して出力する。
(First Embodiment)
FIG. 1 is a diagram showing an example of the configuration of the
図2は、第1回路10の構成の一例を示す図である。第1回路10は、例えば、第1スイッチング回路S1と、第2スイッチング回路S2と、第3スイッチング回路S3と、第4スイッチング回路S4と、第1出力端子Oと、第1入力端子Pと、第2入力端子Nと、コンデンサCf1とを備える。第1回路10において、第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4が直列に接続されている。第1回路10は、コンデンサCfを一個備える構成によって4レベルの電圧を出力するマルチレベル回路である。
FIG. 2 is a diagram showing an example of the configuration of the
第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4は、制御部20に接続され、制御部20によってオン状態(導通状態ないし閉止状態)またはオフ状態(遮断状態ないし開放状態)に制御される。第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4は、半導体スイッチング素子である。半導体スイッチング素子は、制御部20の制御によってオンオフ動作するNMOS−FET19に還流ダイオードDが並列接続されている。還流ダイオードDは、スイッチング時に発生する逆流の電流を電源部30に還流してNMOS−FET19を保護する。
The first switching circuit S1, the second switching circuit S2, the third switching circuit S3, and the fourth switching circuit S4 are connected to the
第1スイッチング回路S1のソースは、第1接点11を介して第2スイッチング回路S2のドレインと接続されている。第1スイッチング回路S1における第1接点11と接続されたソースの反対側の端子であるドレインには、第1入力端子Pが接続されている。第2スイッチング回路S2のソースは、第2接点12を介して第3スイッチング回路S3のドレインと接続されている。第3スイッチング回路S3のソースは、第3接点13を介して第4スイッチング回路S4のドレインと接続されている。第4スイッチング回路S4における第3接点13と接続されたドレインの反対側の端子であるソースには、第2入力端子Nが接続されている。
The source of the first switching circuit S1 is connected to the drain of the second switching circuit S2 via the
第2接点には、第1出力端子Oが接続されている。第1接点11と第3接点13とを接続する線路には、コンデンサCfが設けられている。コンデンサCfは、いわゆるフライングキャパシタとして機能する。また、図2に示す構成は、第1回路10の三相の構成のうち一相分を示している。以下、コンデンサCfを含むレグ全体をフライングキャパシタレグと呼ぶ。コンデンサCfには、コンデンサ電圧(第1電圧)vcfを検出する検出部40が接続されている。
The first output terminal O is connected to the second contact. A capacitor Cf is provided on the line connecting the
第1回路10において、正極の第1入力端子Pと負極の第2入力端子Nとの間には、直流の電源部30が接続され、供給電圧(第2電圧)Vdcで電力が供給される。第1出力端子Oからは交流が出力される。
In the
検出部40により検出されたコンデンサ電圧vcfが、第1入力端子Pと第2入力端子Nとの間に供給される供給電圧Vdcの1/3である目標電圧に近づくように第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4を制御する。制御部20の機能の一部または全部は、例えば、CPU(Central Processing Unit)などのプロセッサがプログラムを実行することにより実現される。また、制御部20の機能の一部または全部は、LSI(Large Scale Integration)やASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)などのハードウェアによって実現されてもよいし、ソフトウェアとハードウェアが協働するものであってもよい。
The first switching circuit S1 so that the capacitor voltage vcf detected by the
次に、電力変換装置1の制御について説明する。図3は、コンデンサCfの電圧を制御するための制御部20の機能を制御ブロック図として表した図である。制御部20は、フィルタ処理部22と、比較部23と、オフセット処理部24とを備える。
Next, the control of the
コンデンサ電圧vcfが制御部20に入力されると、フィルタ処理部22は、スイッチング周波数成分を取り除くためフィルタ処理を行う。このフィルタ処理には、ローパスフィルタや移動平均などの手法が用いられ、ローパスフィルタを採用する場合、カットオフ周波数にはスイッチング周波数より低い値が選定される。制御部20において、フィルタを用いない構成であってもよい。比較部23は、目標電圧である定格コンデンサ電圧v*cfと、フィルタ処理されたコンデンサ電圧vcf#との差分を求める。
When the capacitor voltage vcf is input to the
オフセット処理部24は、比較部23の差分を用いて、以下の式(1)に示すようにPI制御によって電圧指令値v*の変化率αv*を決定する。
The offset
αv*=KP・|vcf#−v*cf|+KI・∫|vcf#−v*cf|dt …(1) αv * = KP · | vcf # -v * cf | + KI · ∫ | vcf # -v * cf | dt ... (1)
ここで、KPは、フィードバック制御における比例ゲインであり、KIは、フィードバック制御における積分ゲインである。 Here, KP is the proportional gain in the feedback control, and KI is the integrated gain in the feedback control.
オフセット処理部24は、変化率αv*を、それまでの電圧指令値v*に乗算したものを、それまでの電圧指令値v*に加算または減算して、新たな電圧指令値v*1またはv2*を導出する。電圧指令値v*1は、第2スイッチング回路S2と第3スイッチング回路S3を駆動する電圧指令値、電圧指令値v*2は、第1スイッチング回路S1と第4スイッチング回路S4を駆動する電圧指令値である。
The offset
図4は、コンデンサ電圧vcfを制御する方法の一例を示す図である。制御部20は、例えば、2つの三角波であるキャリア波(第1キャリア波)car1,キャリア波(第2キャリア波)car2を生成する。2つのキャリア波car1,car2は、互いに逆位相で生成される。制御部20は、2つのキャリア波car1,car2と、生成する電圧の指令値v*とを比較する三角波比較方式を用いることでスイッチング制御信号を生成し、電力変換装置1を制御する。電圧指令値v*は、生成する電圧値の波形を目標波形とし、目標波形に応じて変動し得る。
FIG. 4 is a diagram showing an example of a method of controlling the capacitor voltage vcf. The
2つのキャリア波car1,car2による基本的な電力変換装置1の制御方法について説明する。制御部20は、互いに逆位相の2つの第1キャリアcar1波及び第2キャリア波car2を生成し、第1キャリア波及び第2キャリア波car2と電圧指令値とを比較し、比較した結果に基づいて第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4を制御する。
A basic control method of the
先ず、(A)の期間における制御について説明する。(A)の期間では、図示される値の電圧指令値v*に制御を行わない状態で複数のレベルの電圧を出力する。この場合の制御は、一般的なパルス幅変調(PWM:Pulse Width Modulation)が用いられる。制御部20は、電圧指令値v*とキャリア波car1を比較し、電圧指令値v*の方が大きい場合、第2スイッチング回路S2をONにすると共に、第3スイッチング回路S3をOFFにする。制御部20は、電圧指令値v*とキャリア波car1を比較し、電圧指令値v*の方が小さい場合、第2スイッチング回路S2をOFFにすると共に、第3スイッチング回路S3をONにする。
First, the control during the period (A) will be described. In the period (A), a plurality of levels of voltage are output without controlling the voltage command value v * of the indicated value. In this case, general pulse width modulation (PWM) is used for control. The
また、制御部20は、電圧指令値v*とキャリア波car2を比較し、電圧指令値v*の方が大きい場合、第1スイッチング回路S1をONにすると共に、第4スイッチング回路S4をOFFにする。制御部20は、電圧指令値v*とキャリア波car2を比較し、電圧指令値v*の方が小さい場合、第1スイッチング回路S1をOFFにすると共に、第4スイッチング回路S4をONにする。第1スイッチング回路S1と、第2スイッチング回路S2、第3スイッチング回路S3と、第4スイッチング回路S4のスイッチング状態は、それぞれ相補関係にある。
Further, the
上記条件を組み合わせると、以下の条件(1)〜(4)によって出力電圧voutが第1出力端子Oから出力される。ここで、出力電圧voutは、供給電圧Vdcの中性点に対する第1出力端子Oの電位差である。 When the above conditions are combined, the output voltage vout is output from the first output terminal O under the following conditions (1) to (4). Here, the output voltage vout is the potential difference of the first output terminal O with respect to the neutral point of the supply voltage Vdc.
(1)第1スイッチング回路S1=ON,第2スイッチング回路S2=ON,第3スイッチング回路S3=OFF,第4スイッチング回路S4=OFFの時、出力電圧voutには直流電圧Vdcの半分の電圧値Vdc/2(第3電圧)が出力される。 (1) When the first switching circuit S1 = ON, the second switching circuit S2 = ON, the third switching circuit S3 = OFF, and the fourth switching circuit S4 = OFF, the output voltage vout has a voltage value that is half the DC voltage Vdc. Vdc / 2 (third voltage) is output.
(2)第1スイッチング回路S1=ON,第2スイッチング回路S2=OFF,第3スイッチング回路S3=ON,第4スイッチング回路S4=OFFの時、出力電圧voutには電圧値Vdc/2−vfc=Vdc/2−Vdc/3=Vdc/6(第4電圧)が出力される。 (2) When the first switching circuit S1 = ON, the second switching circuit S2 = OFF, the third switching circuit S3 = ON, and the fourth switching circuit S4 = OFF, the output voltage vout has a voltage value Vdc / 2-vfc =. Vdc / 2-Vdc / 3 = Vdc / 6 (fourth voltage) is output.
(3)第1スイッチング回路S1=OFF,第2スイッチング回路S2=ON,第3スイッチング回路S3=OFF,第4スイッチング回路S4=ONの時、出力電圧voutには電圧値−Vdc/2+vfc=−Vdc+Vdc/3=−Vdc/6(第5電圧)が出力される。 (3) When the first switching circuit S1 = OFF, the second switching circuit S2 = ON, the third switching circuit S3 = OFF, and the fourth switching circuit S4 = ON, the output voltage vout has a voltage value −Vdc / 2 + vfc = −. Vdc + Vdc / 3 = -Vdc / 6 (fifth voltage) is output.
(4)第1スイッチング回路S1=OFF,第2スイッチング回路S2=OFF,第3スイッチング回路S3=ON,第4スイッチング回路S4=ONの時、出力電圧voutには電圧値Vdc/2が現れる。 (4) When the first switching circuit S1 = OFF, the second switching circuit S2 = OFF, the third switching circuit S3 = ON, and the fourth switching circuit S4 = ON, the voltage value Vdc / 2 appears in the output voltage vout.
図4では、条件(4)の場合が記載されていないが、例えば、電圧指令値v*の値が下がって条件が満たされた場合、出力電圧voutに条件(4)の場合の出力値が出力される。 Although the case of the condition (4) is not described in FIG. 4, for example, when the value of the voltage command value v * drops and the condition is satisfied, the output value of the output voltage vout is the output value of the condition (4). It is output.
制御部20は、第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4のそれぞれをオンまたはオフする順番及び導通期間をそれぞれ切り替えて、第1出力端子Oから、供給電圧Vdcの1/2の電圧値Vdc/2、供給電圧Vdcの1/6の電圧値Vdc/6、供給電圧Vdcの−1/6の電圧値−Vdc/6、及び供給電圧Vdcの−1/2の電圧値−Vdc/2の4レベルの電圧値のそれぞれが所定の順番、出力期間、及び周波数で繰り返して出力されるよう調整する。
The
第1出力端子Oから出力される電流ioが図2に示される方向である場合、出力電圧voutが電圧値Vdc/6を示す出力期間において、コンデンサCfに電流が流入し、コンデンサCfは充電される。出力電圧voutが電圧値−Vdc/6を示す出力期間において、コンデンサCfから電流が流出し、コンデンサCfは放電される。理論上では、コンデンサCfの充電及び放電が繰り返され、コンデンサ電圧vcfは一定となる。しかし、実際のコンデンサ電圧vcfは、様々な要因によって一定とならない。従ってコンデンサ電圧vcfの制御が必要となる。 When the current io output from the first output terminal O is in the direction shown in FIG. 2, the current flows into the capacitor Cf and the capacitor Cf is charged in the output period when the output voltage vout shows the voltage value Vdc / 6. NS. In the output period in which the output voltage vout indicates the voltage value −Vdc / 6, a current flows out from the capacitor Cf, and the capacitor Cf is discharged. Theoretically, the capacitor Cf is repeatedly charged and discharged, and the capacitor voltage vcf becomes constant. However, the actual capacitor voltage vcf is not constant due to various factors. Therefore, it is necessary to control the capacitor voltage vcf.
(B)の期間における、コンデンサ電圧vcfを調整する電力変換装置1の制御について説明する。検出部40により検出されたコンデンサ電圧vcfが目標電圧よりも小さく、コンデンサ電圧vcfを上げる処理をする場合について説明する。
The control of the
制御部20は、電圧指令値v*に制御量vconを減算または加算し、それぞれ補正電圧指令値v1*,補正電圧指令値v2*とする。補正電圧指令値v1*は電圧指令値v*より小さいため、キャリア波car1と補正電圧指令値v1*とを比較すると、出力電圧voutが電圧値Vdc/6を示す出力期間は、(A)における出力期間に比して長くなる。この期間はコンデンサCfが充電される期間である。
The
また、補正電圧指令値v*2は電圧指令値v*より大きいため、キャリア波car2と補正電圧指令値v2*とを比較すると、出力電圧voutが電圧値−Vdc/6を示す出力期間は、(a)における出力期間に比して短くなる。この期間はコンデンサCfが放電される期間である。制御を行わない場合に比してコンデンサCfが充電される出力期間が長く、コンデンサCfが放電される出力期間が短くなると、コンデンサCfは充電されることとなり、コンデンサ電圧vcfは上昇する。 Further, since the correction voltage command value v * 2 is larger than the voltage command value v *, when the carrier wave car2 and the correction voltage command value v2 * are compared, the output period in which the output voltage vout indicates the voltage value −Vdc / 6 is It is shorter than the output period in (a). This period is the period during which the capacitor Cf is discharged. When the output period in which the capacitor Cf is charged is long and the output period in which the capacitor Cf is discharged is short as compared with the case where control is not performed, the capacitor Cf is charged and the capacitor voltage vcf rises.
即ち、制御部20は、コンデンサCfが充電される電圧値Vdc/6の出力期間を長くするよう調整し、長く調整された出力期間においてコンデンサCfを充電させると共に、コンデンサCfが放電される電圧値−Vdc/6の出力期間を短くするよう調整し、短く調整された出力期間においてコンデンサCfを放電させることにより、平均的にコンデンサ電圧vcfを上昇させコンデンサ電圧vcfを目標電圧に制御する。
That is, the
検出部40により検出されたコンデンサCfの電圧が目標電圧v*cfよりも大きく、コンデンサCfの電圧を下げる処理をする場合は、制御量vconの符号が逆になるので、出力電圧voutが電圧値Vdc/6を示す出力期間は、(A)における出力期間に比して短くなる。そして、出力電圧voutが電圧値−Vdc/6を示すコンデンサCfが放電される出力期間は、(A)における出力期間に比して長くなる。
When the voltage of the capacitor Cf detected by the
即ち、制御部20は、コンデンサCfが充電される電圧値Vdc/6の出力期間を短くするよう調整し、短く調整された期間においてコンデンサCfを充電させると共に、コンデンサCfが放電される電圧値Vdc/6の出力期間を長くするよう調整し、長く調整された期間においてコンデンサCfを放電させることにより、平均的にコンデンサ電圧vcfを上昇させコンデンサ電圧vcfを目標電圧に制御する。
That is, the
このようにして制御部20は、検出部40により検出されたコンデンサ電圧vcfに基づいて、第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4のそれぞれをオンまたはオフして制御して、コンデンサ電圧vcfを供給電圧Vdcの1/3の電圧値を目標電圧に調整する。コンデンサ電圧vcfの調整は、4レベルの電圧を出力する過程における各スイッチング回路のオン、オフのタイミングを調整して行われるので、電力変換装置1は、フライングキャパシタであるコンデンサCfを1個備える構成によって4レベルの電圧を出力することができる。
In this way, the
図5は、コンデンサ電圧vcfを制御したシミュレーション波形を示す図である。ここで、第1入力端子Pと、第2入力端子Nに入力される直流電圧Vdcは360Vに設定され、定格コンデンサ電圧v*cfは120Vに設定される。図示するように、コンデンサ電圧vcfは目標電圧の120Vを維持するように制御されている。 FIG. 5 is a diagram showing a simulation waveform in which the capacitor voltage vcf is controlled. Here, the DC voltage Vdc input to the first input terminal P and the second input terminal N is set to 360V, and the rated capacitor voltage v * cf is set to 120V. As shown, the capacitor voltage vcf is controlled to maintain the target voltage of 120V.
図6は、電力変換装置1に正弦波状の電圧指令値を与えた場合の出力電圧voutのシミュレーション波形を示す図である。図示するように、電力変換装置1は、4レベルの電圧を出力している。図7から図11は、図6の一部を拡大表示した図である。図7から図11には、図6における(a)から(e)のそれぞれの領域の拡大波形が示されている。電力変換装置1から出力される出力電圧の変調率に応じて出力電圧は、4レベルの電圧で出力されている。
FIG. 6 is a diagram showing a simulation waveform of an output voltage vout when a sinusoidal voltage command value is given to the
上記の第1回路10は、1相分のレグを例示しているが、電力変換装置1において、全体の相数を単相の他、三相にしてもよい。なお、本実施形態において電力変換装置1は、コンデンサCfは1段で構成される場合を例示したが、2段以上で構成されていてもよい。
The
上述したように電力変換装置1によると、コンデンサCfを1個備えるマルチレベル回路の構成によって4レベルの電圧を出力することができ、装置構成を簡略化することができる。これにより、電力変換装置1によると、リアクトルなどのフィルタ部を小型化し低損失化すると共に、付属する冷却器等も小型化され、装置構成を小型化、低コスト化、及び低損失化することもできる。
As described above, according to the
(第2の実施形態)
第1の実施形態の電力変換装置1は、フライングキャパシタレグである第1回路10で4レベルの電圧を出力する構成を示した。第2の実施形態の電力変換装置2は、第1回路10にNPC(Neutral-Point-Clamped)回路を加え、7レベルの電圧を出力する。
(Second Embodiment)
The
図12は、第2実施形態の電力変換装置2の回路構成を示す図である。以下の説明では、第1実施形態の電力変換装置1と同様の構成については、同一の符号、同一の名称を用い、重複する説明については適宜省略する。電力変換装置2は、第1回路10と第2回路50とを備える。電力変換装置2は、フライングキャパシタレグである第1回路10と、第2回路50とが組み合わされて構成され、1レグの構成を例示している。第2回路50は、3レベルの電圧を出力するNPC回路である。
FIG. 12 is a diagram showing a circuit configuration of the
第2回路50は、例えば、第5スイッチング回路S5と、第6スイッチング回路S6と、第7スイッチング回路S7と、第8スイッチング回路S8と、中性点コンデンサCdc1,Cdc2と、第3入力端子P2と、第4入力端子N2と、中性点Gと、を備える。第2回路50において、第5スイッチング回路S5、第6スイッチング回路S6、第7スイッチング回路S7、及び第8スイッチング回路S8が直列に接続されている。
The
第5スイッチング回路S5のソースは、第5接点51を介して第6スイッチング回路S6のドレインと接続されている。第5スイッチング回路S5における第5接点51と接続されたソースの反対側の端子であるドレインには、第3入力端子P2が接続されている。第6スイッチング回路S6のソースは、第6接点52を介して第7スイッチング回路S7のドレインと接続されている。第7スイッチング回路S7のソースは、第7接点53を介して第8スイッチング回路S8のドレインと接続されている。第8スイッチング回路S8における第7接点53と接続されたドレインの反対側の端子であるソースには、第4入力端子N2が接続されている。
The source of the fifth switching circuit S5 is connected to the drain of the sixth switching circuit S6 via the
第5接点51には、第1回路10の第1入力端子Pが接続されている。第7接点53には、第1回路10の第2入力端子Nが接続されている。第3入力端子P2と第4入力端子N2とを接続する線路上に中性点コンデンサCdc1,Cdc2が直列に接続されている。中性点コンデンサCdc1と中性点コンデンサCdc2とは、中性点Gを介して接続されている。中性点Gは、第6接点52と接続されている。
The first input terminal P of the
第2回路50において、正極の第3入力端子P2と負極の第4入力端子N2との間には、直流の電源部30が接続され、供給電圧(第2電圧)Vdcで電力が供給される。第1出力端子Oからはパルス変調された交流電圧が出力される。
In the
第2回路50は、第1回路10(フライングキャパシタレグ)全体を、P2−G間、またはG−N2間に導通させる。この結果、第1回路10の出力は、正側出力と負側出力とに分かれて出力される。電力変換装置2において、第2回路50の制御方法は、一般的なNPC回路の制御方法が用いられる。電力変換装置2において、第1回路10の電圧出力の制御方法及びコンデンサ電圧vcfの制御方法は、第1の実施形態と同様である。
The
図13は、電力変換装置2の出力電圧voutのシミュレーション波形を示す図である。電力変換装置2によると、第1回路10と第2回路50とが組み合わされることにより、7レベルの電圧が出力される。図において電圧レベルが変動している理由として、電力変換装置2に負荷電流が流れる事で、コンデンサ電圧vcfと、第2回路50の中性点コンデンサCdc1,Cdc2のコンデンサ電圧vdc1,vdc2が変動しているからである。
FIG. 13 is a diagram showing a simulation waveform of the output voltage vout of the
上述したように第2の実施形態の電力変換装置2によると、フライングキャパシタ回路におけるコンデンサを低減して装置構成を簡略化しつつ、マルチレベルの電圧を出力することができる。
As described above, according to the
(第3の実施形態)
第2の実施形態の電力変換装置2は、第2回路50(NPC回路)と第1回路10(フライングキャパシタレグ)とを組み合わせてマルチレベルの電力を出力する装置を例示した。第3実施形態では、NPC回路にフライングキャパシタレグを2つ組み合わせて更なるマルチレベル化と低損失化を行う。
(Third Embodiment)
The
図14は、第3実施形態の電力変換装置3の回路構成の一例を示す図である。電力変換装置3は、第2実施形態の電力変換装置2の構成に更にフライングキャパシタレグを追加して構成されている。
FIG. 14 is a diagram showing an example of the circuit configuration of the
電力変換装置3は、2つの第1回路10A,10Bと第2回路50とを備え、これにより1レグが構成される。2つの第1回路10A,10Bは、第1回路10と基本的に同じ構成を備え、第2回路50に並列に接続されている。第1回路10A,10Bのそれぞれぞれの第2出力端子12A,12Bを接続する線路にリアクトルLが設けられている。リアクトルLには、第1出力端子Oが接続されている。リアクトルLは、2つの第1回路10A,10B間の電流の横流を抑制する。
The
第1回路10A,10Bのそれぞれの制御方法は、第1の実施形態と同様である。電力変換装置3では、2つの第1回路10A,10Bを制御するキャリア波は、2つの第1回路10A,10Bの間で位相がずらされている。図15は、2つのコンデンサ電圧を制御する方法の一例を示す図である。第1回路10A,10Bにおいて、位相のずれは例えば、90°で設定されているが、これに限らず、位相のずれが判別できるのであれば他の値であってもよい。
The respective control methods of the
図16は、電力変換装置3の出力電圧voutのシミュレーション波形を示す図である。電力変換装置3は、上記構成により13レベルの電圧を出力することができる。図において電圧レベルが変動している理由は、電力変換装置3に負荷電流が流れる事で、コンデンサCfと、第2回路50の中性点コンデンサCdc1,Cdc2のコンデンサ電圧vdc1,vdc2が変動しているからである。
FIG. 16 is a diagram showing a simulation waveform of the output voltage vout of the
上述したように電力変換装置3によると、2つの第1回路10A,10B並列で接続されており、より電圧レベル数が多く、且つ、低損失なマルチレベル回路を実現することができる。電力変換装置3によれば、2つの第1回路10A,10Bが並列で接続されており、電流がそれぞれに分かれて通流するため、フライングキャパシタレグの導通損失を半分にすることができ、低損失化が実現できる。
As described above, according to the
以下、従来技術と実施形態の電力変換装置との比較について説明する。 Hereinafter, a comparison between the prior art and the power conversion device of the embodiment will be described.
図17は、従来の1相分のマルチレベル回路100の構成の一例を示す図である。この回路は、一般的なフライングキャパシタ回路である。マルチレベル回路100は、6個のスイッチング回路S101,S102,S103,S104,S105,S106と、2個のコンデンサCf101,Cf102とを備える。
FIG. 17 is a diagram showing an example of the configuration of the conventional
第1スイッチング回路S101のソースは、第1接点111を介して第2スイッチング回路S102のドレインと接続されている。第1スイッチング回路S101における第1接点111と接続されたソースの反対側の端子であるドレインには、第1入力端子Pが接続されている。第2スイッチング回路S2のソースは、第2接点112を介して第3スイッチング回路S103のドレインと接続されている。第3スイッチング回路S3のソースは、第3接点113を介して第4スイッチング回路S4のドレインと接続されている。
The source of the first switching circuit S101 is connected to the drain of the second switching circuit S102 via the
第4スイッチング回路S104のソースは、第4接点114を介して第5スイッチング回路S105のドレインと接続されている。第5スイッチング回路S105のソースは、第5接点115を介して第6スイッチング回路S106のドレインと接続されている。第6スイッチング回路S106における第5接点115と接続されたドレインの反対側の端子であるソースには、第2入力端子Nが接続されている。
The source of the fourth switching circuit S104 is connected to the drain of the fifth switching circuit S105 via the
第3接点113には、第1出力端子Oが接続されている。第2接点112と第4接点114とを接続する線路には、コンデンサCf101が設けられている。第1接点111と第5接点115とを接続する線路には、コンデンサCf102が設けられている。コンデンサCf101,Cf102は、いわゆるフライングキャパシタとして機能する。
The first output terminal O is connected to the
ここで、コンデンサCf101は直流電圧Vdcの1/3の電圧を持ち、コンデンサCf102はVdcの2/3の電圧を持つ。これにより、マルチレベル回路100は、4レベルの出力電圧voutを出力することができる。
Here, the capacitor Cf101 has a voltage of 1/3 of the DC voltage Vdc, and the capacitor Cf102 has a voltage of 2/3 of the Vdc. As a result, the
また、コンデンサCf101が直流電圧Vdcの1/4の電圧を持ち、コンデンサCf102がVdcの1/2の電圧を持つ場合、マルチレベル回路100は、5レベルの出力電圧voutを出力することができる。4または5レベルを出力するマルチレベル回路100では、1相あたり、6個のスイッチング回路S101〜S106と、2個のコンデンサCf101,Cf102とが必要である。
Further, when the capacitor Cf101 has a voltage of 1/4 of the DC voltage Vdc and the capacitor Cf102 has a voltage of 1/2 of Vdc, the
これに対して、上記実施形態の電力変換装置1によると、マルチレベル回路100から、コンデンサCf102、第1スイッチング回路S101、及び第6スイッチング回路S106を省略した回路構成となっている。単純にマルチレベル回路100からコンデンサCf102、第1スイッチング回路S101、及び第6スイッチング回路S106を省略すると、3レベルの電圧が出力される回路となる。電力変換装置1によると、1個のコンデンサCfと4個のスイッチング回路を備え、コンデンサ電圧vcfを供給電圧Vdcの1/3に制御する構成によって4レベルの出力電圧が出力されるので、部品点数を削減して装置構成を簡略化しつつ、必要な性能を確保することができる。
On the other hand, according to the
図18は、従来の1相分のマルチレベル回路300の他の構成の一例を示す図である。マルチレベル回路300は、図17のフライングキャパシタ回路に中性点クランプ回路200を組み合わせた回路である。中性点クランプ回路200は、第2回路50と同様の構成を有するNPC回路であり、3レベルの電圧を出力する。中性点クランプ回路200の第5接点201には、マルチレベル回路100の第1入力端子P3が接続されている。第7接点203には、マルチレベル回路100の第2入力端子N3が接続されている。これにより、マルチレベル回路300は、1相あたり、2つのコンデンサCf101,Cf102と、10個のスイッチング回路S101〜S110と、2個の中性点コンデンサCdc1,Cdc2とを備える。
FIG. 18 is a diagram showing an example of another configuration of the conventional one-phase
中性点クランプ回路200にマルチレベル回路100を組み合わせると、マルチレベル回路100が4レベルの場合は7レベル、マルチレベル回路100が5レベルの場合は9レベルの出力電圧が得られる。
When the neutral
これに対して、上記実施形態の電力変換装置2によると、マルチレベル回路300から、コンデンサCf102、第1スイッチング回路S101、及び第6スイッチング回路S106を省略した回路構成となっている。単純にマルチレベル回路300からコンデンサCf102、第1スイッチング回路S101、及び第6スイッチング回路S106を省略すると、5レベルの電圧が出力される回路となる。
On the other hand, according to the
電力変換装置2によると、1個のコンデンサCfと4個のスイッチング回路を備える第1回路10と、NPC回路である第2回路50とを備え、コンデンサ電圧vcfを供給電圧Vdcの1/3に制御する構成によって7レベルの出力電圧が出力されるので、部品点数を削減して装置構成を簡略化しつつ、必要な性能を確保することができる。
According to the
以上説明した少なくともひとつの実施形態によれば、電力変換装置1が第1スイッチング回路1と、第1スイッチング回路S1と第1接点11を介して接続された第2スイッチング回路S2と、第2スイッチング回路S2と第2接点12を介して接続された第3スイッチング回路S3と、第3スイッチング回路S3と第3接点13を介して接続された第4スイッチング回路S4と、第1スイッチング回路S1における第1接点11に接続された端子と反対側の端子に接続された第1入力端子Pと、第4スイッチング回路S4における第3接点13に接続された端子と反対側の端子に接続された第2入力端子Nと、第2接点12に接続された第1出力端子Oと、第1接点11と第3接点13とを接続する線路に設けられたコンデンサCfと、コンデンサCfの第1電圧を検出する検出部40と、検出部40により検出された第1電圧が、第1入力端子Pと第2入力端子Nとの間に供給される第2電圧の1/3である目標電圧に近づくように第1スイッチング回路S1、第2スイッチング回路S2、第3スイッチング回路S3、及び第4スイッチング回路S4を制御する制御部20と、を持つことにより、部品点数を削減しつつ必要なレベルの出力電圧を出力することができる。
According to at least one embodiment described above, the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, as well as in the scope of the invention described in the claims and the equivalent scope thereof.
1、2、3…電力変換装置、10、10A、10B…第1回路、11…第1接点、12…第2接点、12A…第2出力端子、12B…第2出力端子、13…第3接点、20…制御部、22…フィルタ処理部、23…比較部、24…オフセット処理部、30…電源部、40…検出部、50…第2回路、51…第5接点、52…第6接点、53…第7接点、100…マルチレベル回路、200…中性点クランプ回路、300…マルチレベル回路、Cdc1…中性点コンデンサ、Cdc2…中性点コンデンサ、Cf…コンデンサ、Cf1…コンデンサ、Cf101…コンデンサ、Cf102…コンデンサ、D…還流ダイオード、L…リアクトル、N…第2入力端子、N2…第4入力端子、O…第1出力端子、P…第1入力端子、P2…第3入力端子、S1…第1スイッチング回路、S2…第2スイッチング回路、S3…第3スイッチング回路、S4…第4スイッチング回路、S5…第5スイッチング回路、S6…第6スイッチング回路、S7…第7スイッチング回路、S8…第8スイッチング回路、S101…スイッチング回路、S102…スイッチング回路、S103…スイッチング回路、S104…スイッチング回路、S105…スイッチング回路、S106…スイッチング回路、111…第1接点、112…第2接点、113…第3接点、113…第3接点、114…第4接点、201…第5接点、202…第6接点、203…第6接点
1, 2, 3 ...
Claims (10)
前記第1スイッチング回路と第1接点を介して接続された第2スイッチング回路と、
前記第2スイッチング回路と第2接点を介して接続された第3スイッチング回路と、
前記第3スイッチング回路と第3接点を介して接続された第4スイッチング回路と、
前記第1スイッチング回路における前記第1接点に接続された端子と反対側の端子に接続された第1入力端子と、
前記第4スイッチング回路における前記第3接点に接続された端子と反対側の端子に接続された第2入力端子と、
前記第2接点に接続された第1出力端子と、
第1接点と第3接点とを接続する線路に設けられたコンデンサと、
前記コンデンサの第1電圧を検出する検出部と、
前記検出部により検出された第1電圧が、前記第1入力端子と前記第2入力端子との間に供給される第2電圧の1/3である目標電圧に近づくように前記第1スイッチング回路、前記第2スイッチング回路、前記第3スイッチング回路、及び前記第4スイッチング回路を制御する制御部と、を備える、
電力変換装置。 The first switching circuit and
A second switching circuit connected to the first switching circuit via the first contact,
A third switching circuit connected to the second switching circuit via a second contact,
A fourth switching circuit connected to the third switching circuit via a third contact,
A first input terminal connected to a terminal opposite to the terminal connected to the first contact in the first switching circuit, and a first input terminal.
A second input terminal connected to a terminal opposite to the terminal connected to the third contact in the fourth switching circuit, and a second input terminal.
The first output terminal connected to the second contact and
A capacitor provided on the line connecting the first contact and the third contact,
A detector that detects the first voltage of the capacitor and
The first switching circuit so that the first voltage detected by the detection unit approaches a target voltage which is 1/3 of the second voltage supplied between the first input terminal and the second input terminal. A control unit that controls the second switching circuit, the third switching circuit, and the fourth switching circuit.
Power converter.
請求項1に記載の電力変換装置。 The control unit switches the order in which the first switching circuit, the second switching circuit, the third switching circuit, and the fourth switching circuit are turned on or off and the conduction period, respectively, to switch the first output terminal. Therefore, control is performed so that each of the four levels of voltage values is repeatedly output in a predetermined order and in an output period.
The power conversion device according to claim 1.
請求項2に記載の電力変換装置。 When the first voltage detected by the detection unit is lower than the target voltage, the control unit adjusts to lengthen the output period in which the capacitor is charged and the output period in which the capacitor is discharged. The first voltage is raised by adjusting the voltage to be shorter.
The power conversion device according to claim 2.
請求項2または3に記載の電力変換装置。 When the first voltage detected by the detection unit is higher than the target voltage, the control unit adjusts to shorten the output period during which the capacitor is charged, and at the same time, the output period during which the capacitor is discharged. By adjusting to lengthen, the first voltage is lowered.
The power conversion device according to claim 2 or 3.
請求項2から4のうちいずれか1項に記載の電力変換装置。 Wherein the control unit generates a reverse phase first carrier wave and a second carrier wave of two mutually, the first switching based on the comparison result of the first carrier wave and the second carrier wave and voltage command value Controls the circuit, the second switching circuit, the third switching circuit, and the fourth switching circuit.
The power conversion device according to any one of claims 2 to 4.
請求項5に記載の電力変換装置。 When the first voltage detected by the detection unit is lower than the target voltage, the control unit lowers the command value to adjust the output period for charging the capacitor to be longer, and raises the command value. The output period during which the capacitor is discharged is adjusted to be short, and the first voltage is increased.
The power conversion device according to claim 5.
請求項5または6に記載の電力変換装置。 When the first voltage detected by the detection unit is higher than the target voltage, the control unit raises the command value to shorten the output period during which the capacitor is charged, and lowers the command value. The output period during which the capacitor is discharged is adjusted to be longer, and the first voltage is lowered.
The power conversion device according to claim 5 or 6.
前記第1スイッチング回路と第1接点を介して接続された第2スイッチング回路と、
前記第2スイッチング回路と第2接点を介して接続された第3スイッチング回路と、
前記第3スイッチング回路と第3接点を介して接続された第4スイッチング回路と、
前記第1スイッチング回路における前記第1接点に接続された端子と反対側の端子に接続された第1入力端子と、
前記第4スイッチング回路における前記第3接点に接続された端子と反対側の端子に接続された第2入力端子と、
前記第2接点に接続された第1出力端子と、
第1接点と第3接点とを接続する線路に設けられたコンデンサと、
前記コンデンサの第1電圧を検出する検出部と、
前記検出部により検出された第1電圧が、前記第1入力端子と前記第2入力端子との間に供給される第2電圧の1/3である目標電圧に近づくように前記第1スイッチング回路、前記第2スイッチング回路、前記第3スイッチング回路、及び前記第4スイッチング回路を制御する制御部と、を備える第1回路と、
第5スイッチング回路と、
前記第5スイッチング回路と第4接点を介して接続された第6スイッチング回路と、
前記第6スイッチング回路と第5接点を介して接続された第7スイッチング回路と、
前記第7スイッチング回路と第6接点を介して接続された第8スイッチング回路と、
前記第5スイッチング回路における前記第4接点に接続された端子と反対側に接続された第3入力端子と、
前記第8スイッチング回路における前記第6接点に接続された端子と反対側に接続された第4入力端子と、
前記第5接点に接続された第5入力端子と、を備え
前記第4接点と前記第1入力端子とが接続されると共に、前記第6接点と前記第2入力端子とが接続されている第2回路と、を備える、
電力変換装置。 The first switching circuit and
A second switching circuit connected to the first switching circuit via the first contact,
A third switching circuit connected to the second switching circuit via a second contact,
A fourth switching circuit connected to the third switching circuit via a third contact,
A first input terminal connected to a terminal opposite to the terminal connected to the first contact in the first switching circuit, and a first input terminal.
A second input terminal connected to a terminal opposite to the terminal connected to the third contact in the fourth switching circuit, and a second input terminal.
The first output terminal connected to the second contact and
A capacitor provided on the line connecting the first contact and the third contact,
A detector that detects the first voltage of the capacitor and
The first switching circuit so that the first voltage detected by the detection unit approaches a target voltage which is 1/3 of the second voltage supplied between the first input terminal and the second input terminal. A first circuit including the second switching circuit, the third switching circuit, and a control unit for controlling the fourth switching circuit.
With the 5th switching circuit
The sixth switching circuit connected to the fifth switching circuit via the fourth contact, and the sixth switching circuit.
A seventh switching circuit connected to the sixth switching circuit via a fifth contact,
The eighth switching circuit connected to the seventh switching circuit via the sixth contact, and the eighth switching circuit.
A third input terminal connected to the opposite side of the terminal connected to the fourth contact in the fifth switching circuit, and a third input terminal.
A fourth input terminal connected to the opposite side of the terminal connected to the sixth contact in the eighth switching circuit, and a fourth input terminal.
A fifth input terminal connected to the fifth contact, the fourth contact and the first input terminal are connected, and the sixth contact and the second input terminal are connected. With 2 circuits,
Power converter.
前記第4接点と前記第1入力端子とが接続されると共に、前記第6接点と前記第2入力端子とが接続された複数の前記第1回路と、
複数の前記第1回路の複数の前記第1出力端子同士がリアクトルを介して接続された第2出力端子と、を備える第4回路と備える、
請求項8に記載された電力変換装置。 With the second circuit
A plurality of the first circuits in which the fourth contact and the first input terminal are connected and the sixth contact and the second input terminal are connected.
A fourth circuit including a second output terminal in which a plurality of the first output terminals of the first circuit are connected to each other via a reactor is provided.
The power conversion device according to claim 8.
請求項9に記載の電力変換装置。 Each of the control units of the plurality of first circuits generates two first carrier waves and second carrier waves having opposite phases, and from the first carrier wave, the second carrier wave, and the first output terminal. Based on the result of comparing the difference between the output voltage and the command value of the output voltage, the first switching circuit, the second switching circuit, the third switching circuit, and the fourth switching circuit are turned on or off at predetermined intervals. The output voltage is adjusted by switching the order of each, and the carrier waves of the plurality of first circuits have a phase difference from each other.
The power conversion device according to claim 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081973A JP6946041B2 (en) | 2017-04-18 | 2017-04-18 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081973A JP6946041B2 (en) | 2017-04-18 | 2017-04-18 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182951A JP2018182951A (en) | 2018-11-15 |
JP6946041B2 true JP6946041B2 (en) | 2021-10-06 |
Family
ID=64276413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081973A Active JP6946041B2 (en) | 2017-04-18 | 2017-04-18 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6946041B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7263893B2 (en) * | 2019-04-04 | 2023-04-25 | 富士電機株式会社 | Power converters and power supplies |
JP2022117647A (en) * | 2021-02-01 | 2022-08-12 | オムロン株式会社 | Power conversion device and control method |
-
2017
- 2017-04-18 JP JP2017081973A patent/JP6946041B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018182951A (en) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sathik et al. | An improved seven-level PUC inverter topology with voltage boosting | |
US10153712B2 (en) | Circulating current injection control | |
JP5626293B2 (en) | Inverter device | |
JP5734672B2 (en) | Semiconductor power converter | |
JP6091781B2 (en) | Semiconductor power converter | |
JP6123900B2 (en) | Inverter device | |
EP2897279A1 (en) | Multilevel converter systems and methods with swithced capacitor voltage balancing | |
JP6123219B2 (en) | Multi-level power converter | |
US10177679B2 (en) | Multilevel inverter | |
JP6178433B2 (en) | Power converter | |
EP4026239B1 (en) | Three-level power converter and control method | |
JP2012210066A (en) | Multilevel conversion apparatus | |
JP2014176238A (en) | Matrix converter | |
JP6946041B2 (en) | Power converter | |
Loh et al. | Modular hysteresis current control of hybrid multilevel inverters | |
JP2016046962A (en) | Multilevel power conversion device | |
JPWO2016030933A1 (en) | Power converter | |
JP5154359B2 (en) | Power converter | |
JP6827881B2 (en) | Power converter | |
US9876427B2 (en) | DC/DC power conversion device with first and second loads | |
US20190260309A1 (en) | Control of phase currents of inverters that are connected in parallel | |
JP2016015847A (en) | Multilevel power converter | |
JP4234082B2 (en) | Power converter | |
JP2018148645A (en) | Power supply controller, power conversion system, and power supply control method | |
JP2018046601A (en) | Control device of power factor improving converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170913 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6946041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |