JP6706811B2 - スナバ回路及びそれを用いた電力変換システム - Google Patents

Description

本開示は、一般に、スナバ回路（Snubber Circuit）及びそれを用いた電力変換システム（Power Conversion System）に関し、より詳細には、リンギング又はサージ電圧を抑制するためのスナバ回路及びそれを用いた電力変換システムに関する。

特許文献１には、交流直流電力変換器等の電力変換システムにおいて、スナバ回路を用いることが記載されている。

特許文献１においては、高周波トランスの一次側に接続されるＡＣ／ＡＣ周波数変換器が、三相整流器、インバータ及びスナバ回路を有する。三相整流器の入力側は、三相商用ＡＣ電源と接続され、出力側はインバータの入力側と接続される。インバータの入力側は、三相整流器の出力側と接続され、出力側は、高周波トランスの一次側と接続される。スナバ回路は、三相整流器とインバータとの間に接続される。

特許文献１に記載のスナバ回路は、高周波トランスの漏れインダクタンスにより生じるスパイク状の過電圧をエネルギとして吸収し、吸収したエネルギを回生する。このスナバ回路は、抵抗、キャパシタ、ダイオード及び半導体スイッチで構成される回生式のＲＣＤ単方向スナバ回路である。

特許文献１に記載されているようなＲＣＤ単方向スナバ回路では、吸収したエネルギの少なくとも一部は、抵抗にて熱に変換されて消費される。そのため、電力変換システムで変換する電力が大きくなるほど、スナバ回路での損失が大きくなる、という問題がある。

特開２０１３−１５８０６４号公報

本開示は上記事由に鑑みてなされており、損失を小さく抑えることができるスナバ回路及びそれを用いた電力変換システムを提供することを目的とする。

第１の態様に係るスナバ回路は、第１クランプ回路と、第２クランプ回路と、電圧変換回路と、を備える。前記第１クランプ回路は、主回路における一対の第１電圧点間の電圧の大きさが第１クランプ値を超える場合に、前記一対の第１電圧点から前記主回路の電気エネルギを吸収する。これにより、前記第１クランプ回路は、前記一対の第１電圧点間の電圧を前記第１クランプ値にクランプする。前記第２クランプ回路は、前記主回路における一対の第２電圧点間の電圧の大きさが第２クランプ値を下回る場合に、前記一対の第２電圧点から前記主回路に電気エネルギを注入する。これにより、前記第２クランプ回路は、前記一対の第２電圧点間の電圧を前記第２クランプ値にクランプする。前記電圧変換回路は、前記第１クランプ回路及び前記第２クランプ回路に電気的に接続され、前記第１クランプ値を規定する第１クランプ電圧と前記第２クランプ値を規定する第２クランプ電圧との間で電圧変換を行う。前記一対の第１電圧点における高電位側の第１電圧点と前記一対の第２電圧点における高電位側の第２電圧点とが同電位である。この場合、前記一対の第１電圧点における低電位側の第１電圧点と前記一対の第２電圧点における低電位側の第２電圧点とは同電位である。

第２の態様に係るスナバ回路は、第１の態様において、前記電圧変換回路は、前記第１クランプ電圧を降圧して前記第２クランプ電圧を生成するように構成されている。

第３の態様に係るスナバ回路は、第１又は２の態様において、前記電圧変換回路が、半導体スイッチと、インダクタと、容量素子と、を有するＤＣ／ＤＣコンバータである。この場合、前記容量素子は、前記半導体スイッチと前記インダクタとの少なくとも一方と電気的に並列に接続される。

第４の態様に係るスナバ回路は、第１〜３のいずれかの態様において、前記第１クランプ回路が、前記一対の第１電圧点間に電気的に直列に接続された第１ダイオード及び第１容量素子を有する。この場合、前記第１クランプ回路は、前記一対の第１電圧点間の電圧が前記第１クランプ値を超える場合に、前記主回路から前記第１ダイオードを通して前記第１容量素子に電流が流れるように構成されている。前記第２クランプ回路は、前記一対の第２電圧点間に電気的に直列に接続された第２ダイオード及び第２容量素子を有する。この場合、前記第２クランプ回路は、前記一対の第２電圧点間の電圧が前記第２クランプ値を下回る場合に、前記第２容量素子から前記第２ダイオードを通して前記主回路に電流が流れるように構成されている。

第５の態様に係るスナバ回路は、第１〜４のいずれかの態様において、前記電圧変換回路が、半導体スイッチと、インダクタと、を有するＤＣ／ＤＣコンバータである。この場合、前記電圧変換回路は、前記インダクタを流れるインダクタ電流が不連続モードとなるように前記半導体スイッチをスイッチング動作させるように構成されている。

第６の態様に係るスナバ回路は、第１〜５のいずれかの態様において、前記電圧変換回路が、半導体スイッチと、インダクタと、前記半導体スイッチを制御する制御回路と、を有するＤＣ／ＤＣコンバータである。この場合、前記制御回路は、前記半導体スイッチのデューティ比を調節することによって、前記第１クランプ値及び前記第２クランプ値を調節するように構成されている。

第７の態様に係る電力変換システムは、第１〜６のいずれかの態様に係るスナバ回路と、前記主回路と、を備え、前記主回路が、電力の変換を行う電力変換回路である。

第８の態様に係る電力変換システムは、第７の態様において、前記主回路が、２以上の一次側端子と２以上の二次側端子と高周波絶縁トランスとを有する。この場合、前記主回路は、前記２以上の一次側端子と前記２以上の二次側端子との間で、前記高周波絶縁トランスを介して電力の変換を行うように構成されている。

第９の態様に係る電力変換システムは、第８の態様において、前記スナバ回路が、前記高周波絶縁トランスに電気的に接続されている。
第１０の態様に係るスナバ回路は、第１の態様において、前記第１クランプ電圧は、前記第２クランプ電圧よりも高電圧である。

図１は、本開示の一実施形態に係る電力変換システムの回路図である。 図２Ａは、本開示の一実施形態に係るスナバ回路の回路図、図２Ｂは、同上のスナバ回路の制御回路のブロック図である。 図３Ａは、同上の電力変換システムにおけるスナバ回路無しの場合のバス電圧の波形図、図３Ｂは、同上の電力変換システムにおけるスナバ回路有りの場合のバス電圧及び電流の波形図である。 図４は、同上のスナバ回路の電圧変換回路におけるデューティ比と電圧及び電力との関係を示す特性図である。 図５は、同上のスナバ回路のスイッチ電圧及びスイッチ電流の波形図である。 図６Ａは、同上のスナバ回路の無負荷時におけるインダクタ電流の波形図、図６Ｂは、同上のスナバ回路の無負荷時におけるスイッチ電圧及びスイッチ電流の波形図である。 図７Ａは、同上のスナバ回路のインダクタ電流の波形図、図７Ｂは、同上のスナバ回路のスイッチ電圧及びスイッチ電流の波形図である。 図８は、同上のスナバ回路の制御信号及びインダクタ電流を示すタイミングチャートである。 図９は、同上のスナバ回路の動作シーケンスを説明するためのタイミングチャートである。 図１０は、同上のスナバ回路の回路図である。 図１１Ａは、同上のスナバ回路の第１フェーズの等価回路、図１１Ｂは、同上のスナバ回路の第２フェーズの等価回路、図１１Ｃは、同上のスナバ回路の第３フェーズの等価回路、図１１Ｄは、同上のスナバ回路の第４フェーズの等価回路である。 図１２Ａは、同上のスナバ回路の第５フェーズの等価回路、図１２Ｂは、同上のスナバ回路の第６フェーズの等価回路、図１２Ｃは、同上のスナバ回路の第７フェーズの等価回路である。

（１）概要
まず、本実施形態に係るスナバ回路及びそれを用いた電力変換システムの概要について、図１を参照して説明する。

電力変換システム１は、主回路２と、スナバ回路３と、を備えている。主回路２は、電力の変換を行う電力変換回路である。スナバ回路３は、主回路２にて発生する、リンギング又はサージ電圧を抑制するための保護回路である。主回路２において、例えば直流電力から交流電力、又は交流電力から直流電力への変換を行う際に、後述するトランスの漏れインダクタンスに起因してリンギングが生じることがある。本実施形態に係る電力変換システム１は、このようなリンギングをスナバ回路３にて抑制することが可能である。スナバ回路３は、主回路２に対して副回路に相当する。

電力変換システム１は、一例として、図１に示すように、電力系統４と、蓄電池５との間における電力変換に用いられる。ここでいう「電力系統」は、電力会社等の電気事業者が需要家の受電設備に電力を供給するためのシステム全体を意味する。図１の例では、電力変換システム１は、蓄電池５が電気的に接続される一対の一次側端子Ｔ１１，Ｔ１２と、電力系統４が電気的に接続される一対の二次側端子Ｔ２１，Ｔ２２と、を有する。この電力変換システム１は、蓄電池５の充電時には、電力系統４から入力される交流電力を直流電力に変換し、直流電力を蓄電池５に供給し、蓄電池５の放電時には、蓄電池５から入力される直流電力を交流電力に変換し、交流電力を電力系統４に出力する。

本実施形態では、電力変換システム１は、蓄電池５の充電及び放電の両方に対応できるよう、一対の一次側端子Ｔ１１，Ｔ１２と一対の二次側端子Ｔ２１，Ｔ２２との間で、双方向に電力の変換を行うように構成されている。これにより、電力変換システム１は、蓄電池５を電力系統４に接続して系統連系させ、電力系統４から供給される電力にて蓄電池５を充電したり、蓄電池５の放電電力を電力系統４に接続された負荷に供給したりすることができる。本実施形態では一例として、このような電力変換システム１及び蓄電池５を含む蓄電システムが、オフィスビル、病院、商業施設及び学校等の、非住宅施設に導入される場合を想定して説明する。

（２）構成
（２．１）主回路の構成
まず、スナバ回路３と共に電力変換システム１を構成する主回路２の構成について、図１を参照して説明する。

主回路２は、一対の一次側端子Ｔ１１，Ｔ１２と、一対の二次側端子Ｔ２１，Ｔ２２と、コンデンサＣ１０と、第１変換部２１と、第２変換部２２と、ＲＣスナバ２３と、フィルタ回路２４と、主制御回路２５と、インダクタＬ１０と、を有している。

図１の例では、一次側端子Ｔ１１が高電位（正極）側となるように、一対の一次側端子Ｔ１１，Ｔ１２間には蓄電池５が電気的に接続されている。また、一対の二次側端子Ｔ２１，Ｔ２２間には、電力系統４が電気的に接続されている。ただし、ここでいう「端子」は、電線等を接続するための部品でなくてもよく、例えば、電子部品のリード、又は回路基板に含まれる導体の一部であってもよい。

コンデンサＣ１０は、ここでは電解コンデンサであって、一対の入力端子Ｔ１１，Ｔ１２間に電気的に接続されている。コンデンサＣ１０は、一対の入力端子Ｔ１１，Ｔ１２間の電圧を安定化する機能を有する。

ＲＣスナバ２３は、抵抗Ｒ１と、コンデンサＣ１１と、を有している。抵抗Ｒ１及びコンデンサＣ１１は、一対のバス電圧点Ｐ１，Ｐ２間に電気的に直列に接続されている。詳しくは後述するが、一対のバス電圧点Ｐ１，Ｐ２間には、スナバ回路３が電気的に接続される。主回路２の動作時には、一対のバス電圧点Ｐ１，Ｐ２には、直流のバス電圧Ｖｂｕｓが発生する。

第１変換部２１は、コンデンサＣ１０とＲＣスナバ２３との間に、電気的に接続されている。第１変換部２１は、トランス２６と、第１〜第４のスイッチング素子Ｑ１１〜Ｑ１４と、を有している。第１変換部２１は、コンデンサＣ１０とＲＣスナバ２３との間において、直流電圧の変換を行う絶縁型のＤＣ／ＤＣコンバータを構成する。本実施形態では、一例として、第１〜第４のスイッチング素子Ｑ１１〜Ｑ１４の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）からなる。

トランス２６は、互いに磁気的に結合された一次巻線２６１及び二次巻線２６２を有している。トランス２６は、センタータップ付きの高周波絶縁トランスであって、一次巻線２６１は、一次側センタータップ２６３を接続点とする、２つの巻線Ｌ１１，Ｌ１２の直列回路にて構成される。同様に、二次巻線２６２は、二次側センタータップ２６４を接続点とする、２つの巻線Ｌ２１，Ｌ２２の直列回路にて構成される。一次側センタータップ２６３は、コンデンサＣ１０の正極側の端子（一次側端子Ｔ１１）に電気的に接続されている。二次側センタータップ２６４は、一対のバス電圧点Ｐ１，Ｐ２における高電位側のバス電圧点Ｐ１に電気的に接続されている。本実施形態では一例として、巻線Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２の巻数比は、１：１：１：１であることとする。

第１のスイッチング素子Ｑ１１は、コンデンサＣ１０の両端間において、巻線Ｌ１１と電気的に直列に接続されている。第２のスイッチング素子Ｑ１２は、コンデンサＣ１０の両端間において、巻線Ｌ１２と電気的に直列に接続されている。言い換えれば、一対の入力端子Ｔ１１，Ｔ１２間には、巻線Ｌ１１及び第１のスイッチング素子Ｑ１１の直列回路と、巻線Ｌ１２及び第２のスイッチング素子Ｑ１２の直列回路とが、電気的に並列に接続されている。具体的には、第１のスイッチング素子Ｑ１１のドレインが、巻線Ｌ１１を介して一次側センタータップ２６３に電気的に接続され、第２のスイッチング素子Ｑ１２のドレインが、巻線Ｌ１２を介して一次側センタータップ２６３に電気的に接続されている。第１のスイッチング素子Ｑ１１のソース及び第２のスイッチング素子Ｑ１２のソースは、いずれもコンデンサＣ１０の負極側の端子（一次側端子Ｔ１２）に電気的に接続されている。

第３のスイッチング素子Ｑ１３は、ＲＣスナバ２３の両端間において、巻線Ｌ２１と電気的に直列に接続されている。第４のスイッチング素子Ｑ１４は、ＲＣスナバ２３の両端間において、巻線Ｌ２２と電気的に直列に接続されている。言い換えれば、一対のバス電圧点Ｐ１，Ｐ２間には、巻線Ｌ２１及び第３のスイッチング素子Ｑ１３の直列回路と、巻線Ｌ２２及び第４のスイッチング素子Ｑ１４の直列回路とが、電気的に並列に接続されている。具体的には、第３のスイッチング素子Ｑ１３のドレインが、巻線Ｌ２１を介して二次側センタータップ２６４に電気的に接続され、第４のスイッチング素子Ｑ１４のドレインが、巻線Ｌ２２を介して二次側センタータップ２６４に電気的に接続されている。第３のスイッチング素子Ｑ１３のソース及び第４のスイッチング素子Ｑ１４のソースは、いずれも一対のバス電圧点Ｐ１，Ｐ２における低電位側のバス電圧点Ｐ２に電気的に接続されている。

第２変換部２２は、ＲＣスナバ２３と一対の二次側端子Ｔ２１，Ｔ２２との間に、電気的に接続されている。第２変換部２２は、第５〜第８のスイッチング素子Ｑ１５〜Ｑ１８を有している。第２変換部２２は、ＲＣスナバ２３とフィルタ回路２４との間において、直流電圧から交流電圧、又は交流電圧から直流電圧への変換を行うＤＣ／ＡＣコンバータ（インバータ）を構成する。本実施形態では、一例として、第５〜第８のスイッチング素子Ｑ１５〜Ｑ１８の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴからなる。

第５〜第８のスイッチング素子Ｑ１５〜Ｑ１８は、フルブリッジ接続されている。つまり、第５のスイッチング素子Ｑ１５は、ＲＣスナバ２３の両端間において、第６のスイッチング素子Ｑ１６と電気的に直列に接続されている。第７のスイッチング素子Ｑ１７は、ＲＣスナバ２３の両端間において、第８のスイッチング素子Ｑ１８と電気的に直列に接続されている。言い換えれば、一対のバス電圧点Ｐ１，Ｐ２間には、第５のスイッチング素子Ｑ１５及び第６のスイッチング素子Ｑ１６の直列回路と、第７のスイッチング素子Ｑ１７及び第８のスイッチング素子Ｑ１８の直列回路とが、電気的に並列に接続されている。具体的には、第５のスイッチング素子Ｑ１５のドレイン及び第７のスイッチング素子Ｑ１７のドレインは、いずれも一対のバス電圧点Ｐ１，Ｐ２間における高電位側のバス電圧点Ｐ１に電気的に接続されている。第６のスイッチング素子Ｑ１６のソース及び第８のスイッチング素子Ｑ１８のソースは、いずれも一対のバス電圧点Ｐ１，Ｐ２間における低電位側のバス電圧点Ｐ２に電気的に接続されている。

フィルタ回路２４は、第２変換部２２と一対の二次側端子Ｔ２１，Ｔ２２との間に、電気的に接続されている。具体的には、フィルタ回路２４における第２変換部２２側の一対の端子の一方は、第５のスイッチング素子Ｑ１５のソース及び第６のスイッチング素子Ｑ１６のドレインの接続点に、インダクタＬ１０を介して電気的に接続されている。フィルタ回路２４における第２変換部２２側の一対の端子の他方は、第７のスイッチング素子Ｑ１７のソース及び第８のスイッチング素子Ｑ１８のドレインの接続点に、電気的に接続されている。フィルタ回路２４における二次側端子Ｔ２１，Ｔ２２側の一対の端子は、一対の二次側端子Ｔ２１，Ｔ２２に電気的に接続されている。言い換えれば、第２変換部２２は、インダクタＬ１０及びフィルタ回路２４を介して一対の二次側端子Ｔ２１，Ｔ２２に電気的に接続されている。

主制御回路２５は、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８を制御するための制御信号Ｓ１１〜Ｓ１８を出力する。制御信号Ｓ１１〜Ｓ１８は、直接的に、又は駆動回路を介して、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８のゲートに印加され、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８を個別にオン／オフする。主制御回路２５は、デューティ比を調節可能なＰＷＭ（Pulse Width Modulation）方式によって、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８を制御する。主制御回路２５は、例えば、ＣＰＵ（Central Processing Unit）を含むマイクロコンピュータ、ＦＰＧＡ（Field-Programmable Gate Array）、又はＡＳＩＣ（Application Specific Integrated Circuit）等で構成される。

（２．２）スナバ回路の構成
次に、スナバ回路３の構成について、図１、図２Ａ及び図２Ｂを参照して説明する。図２Ａは、図１に示すスナバ回路３を、回路図上での各素子の配置を変更して記載して表しており、図２Ａに示すスナバ回路３と図１に示すスナバ回路３とは等価である。

スナバ回路３は、図１に示すように、主回路２における一対の第１電圧点Ｐ１１，Ｐ１２、及び主回路２における一対の第２電圧点Ｐ２１，Ｐ２２に電気的に接続されている。すなわち、主回路２には、スナバ回路３が電気的に接続される、一対の第１電圧点Ｐ１１，Ｐ１２及び一対の第２電圧点Ｐ２１，Ｐ２２が含まれている。

本実施形態では、一対の第１電圧点Ｐ１１，Ｐ１２は、一対のバス電圧点Ｐ１，Ｐ２と直接的に接続されている。また、一対の第２電圧点Ｐ２１，Ｐ２２は、一対のバス電圧点Ｐ１，Ｐ２と直接的に接続されている。要するに、高電位側の第１電圧点Ｐ１１と、第２電圧点Ｐ２１と、バス電圧点Ｐ１とは、同電位にある、電気的に等価な点である。同様に、低電位側の第１電圧点Ｐ１２と、第２電圧点Ｐ２２と、バス電圧点Ｐ２とは、同電位にある、電気的に等価な点である。一対の第１電圧点Ｐ１１，Ｐ１２及び一対の第２電圧点Ｐ２１，Ｐ２２は、図２Ａでは、「端子」の記号を用いて表されているが、勿論、電線等を接続するための部品（端子）である必要はない。

スナバ回路３は、図２Ａ及び図２Ｂに示すように、第１クランプ回路３１と、第２クランプ回路３２と、電圧変換回路３３と、制御回路３４（図２Ｂ参照）と、を備えている。

第１クランプ回路３１は、主回路２における一対の第１電圧点Ｐ１１，Ｐ１２間の電圧（バス電圧Ｖｂｕｓ）の大きさが第１クランプ値ｖ１（図３Ｂ参照）を超える場合に、一対の第１電圧点Ｐ１１，Ｐ１２から主回路２の電気エネルギを吸収する回路である。これにより、第１クランプ回路３１は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧を第１クランプ値ｖ１にクランプする。つまり、主回路２のバス電圧Ｖｂｕｓが第１クランプ値ｖ１を超える場合には、第１クランプ回路３１が、主回路２から第１クランプ値ｖ１を超える分の電気エネルギを引き抜くことにより、バス電圧Ｖｂｕｓの上限値を第１クランプ値ｖ１にクランプする。

第１クランプ回路３１は、第１ダイオードＤ１及び第１容量素子Ｃ１（コンデンサ）を有する。第１ダイオードＤ１及び第１容量素子Ｃ１は、一対の第１電圧点Ｐ１１，Ｐ１２間に電気的に直列に接続されている。第１クランプ回路３１は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧（バス電圧Ｖｂｕｓ）が第１クランプ値ｖ１を超える場合に、主回路２から第１ダイオードＤ１を通して第１容量素子Ｃ１に電流Ｉｄ１が流れるように構成されている。具体的には、第１ダイオードＤ１のアノードが、高電位側の第１電圧点Ｐ１１に電気的に接続されている。第１ダイオードＤ１のカソードは、第１容量素子Ｃ１を介して、低電位側の第１電圧点Ｐ１２に電気的に接続されている。

この構成により、第１容量素子Ｃ１の両端電圧の大きさを第１クランプ値ｖ１とすれば、一対の第１電圧点Ｐ１１，Ｐ１２間のバス電圧Ｖｂｕｓが第１クランプ値ｖ１を超えると、第１ダイオードＤ１がオンになり第１容量素子Ｃ１に電流Ｉｄ１が流れる。厳密には、第１容量素子Ｃ１の両端電圧に第１ダイオードＤ１の順方向降下電圧を加えた電圧が第１クランプ値ｖ１になる。ただし、第１クランプ値ｖ１に比べて第１ダイオードＤ１の順方向降下電圧が十分に小さいため、ここでは、第１ダイオードＤ１の順方向降下電圧をゼロ、つまり第１容量素子Ｃ１の両端電圧の大きさが第１クランプ値ｖ１であることとして説明する。

第２クランプ回路３２は、主回路２における一対の第２電圧点Ｐ２１，Ｐ２２間の電圧（バス電圧Ｖｂｕｓ）の大きさが第２クランプ値ｖ２（図３参照）を下回る場合に、一対の第２電圧点Ｐ２１，Ｐ２２から主回路２に電気エネルギを注入する回路である。これにより、第２クランプ回路３２は、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧を第２クランプ値ｖ２にクランプする。つまり、主回路２のバス電圧Ｖｂｕｓが第２クランプ値ｖ２を下回る場合には、第２クランプ回路３２が、主回路２にバス電圧Ｖｂｕｓと第２クランプ値ｖ２との差分の電気エネルギを回生することにより、バス電圧Ｖｂｕｓの下限値を第２クランプ値ｖ２にクランプする。

第２クランプ回路３２は、第２ダイオードＤ２及び第２容量素子Ｃ２（コンデンサ）を有する。第２ダイオードＤ２及び第２容量素子Ｃ２は、一対の第２電圧点Ｐ２１，Ｐ２２間に電気的に直列に接続されている。第２クランプ回路３２は、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧（バス電圧Ｖｂｕｓ）が第２クランプ値ｖ２を下回る場合に、第２容量素子Ｃ２から第２ダイオードＤ２を通して主回路２に電流Ｉｄ２が流れるように構成されている。具体的には、第２ダイオードＤ２のカソードが、高電位側の第２電圧点Ｐ２１に電気的に接続されている。第２ダイオードＤ２のアノードは、第２容量素子Ｃ２を介して、低電位側の第２電圧点Ｐ２２に電気的に接続されている。

この構成により、第２容量素子Ｃ２の両端電圧の大きさを第２クランプ値ｖ２とすれば、一対の第２電圧点Ｐ２１，Ｐ２２間のバス電圧Ｖｂｕｓが第２クランプ値ｖ２を下回ると、第２ダイオードＤ２がオンになり主回路２に電流Ｉｄ２が流れる。厳密には、第２容量素子Ｃ２の両端電圧に第２ダイオードＤ２の順方向降下電圧を加えた電圧が第２クランプ値ｖ２になる。ただし、第２クランプ値ｖ２に比べて第２ダイオードＤ２の順方向降下電圧が十分に小さいため、ここでは、第２ダイオードＤ２の順方向降下電圧をゼロ、つまり第２容量素子Ｃ２の両端電圧の大きさが第２クランプ値ｖ２であることとして説明する。

電圧変換回路３３は、図２Ａに示すように、第１クランプ回路３１及び第２クランプ回路３２に電気的に接続されている。電圧変換回路３３は、第１クランプ電圧Ｖｃ１と第２クランプ電圧Ｖｃ２との間で電圧変換（降圧、昇圧又は昇降圧）を行う。ここでいう「第１クランプ電圧」は、第１クランプ値ｖ１を規定する電圧であって、本実施形態では、第１容量素子Ｃ１の両端電圧である。「第２クランプ電圧」は、第２クランプ値ｖ２を規定する電圧であって、本実施形態では、第２容量素子Ｃ２の両端電圧である。

電圧変換回路３３は、半導体スイッチからなる第１スイッチＳＷ１と、インダクタＬ１と、を有するチョッパ方式のＤＣ／ＤＣコンバータである。本実施形態では一例として、電圧変換回路３３は、降圧（チョッパ）回路であって、第１クランプ電圧Ｖｃ１を降圧して第２クランプ電圧Ｖｃ２を生成する。つまり、電圧変換回路３３は、第１容量素子Ｃ１の両端電圧を降圧して、第２容量素子Ｃ２の両端電圧を生成する。

具体的には、電圧変換回路３３は、第１スイッチＳＷ１及びインダクタＬ１に加えて、第２スイッチＳＷ２及び容量素子Ｃ３（コンデンサ）を備えている。本実施形態では、一例として、第１スイッチＳＷ１及び第２スイッチＳＷ２の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴからなる。

第１スイッチＳＷ１及び第２スイッチＳＷ２は、第１容量素子Ｃ１の両端間において、電気的に直列に接続されている。第１スイッチＳＷ１のドレインは、第１クランプ回路３１における第１ダイオードＤ１のカソードに電気的に接続されている。第２スイッチＳＷ２のソースは、第１容量素子Ｃ１の負極側の端子（第１電圧点Ｐ１２）に電気的に接続されている。

インダクタＬ１は、第２容量素子Ｃ２の両端間において、第２スイッチＳＷ２と電気的に直列に接続されている。言い換えれば、インダクタＬ１は、第１スイッチＳＷ１のソース及び第２スイッチＳＷ２のドレインの接続点と、第２クランプ回路３２の第２ダイオードＤ２のアノードとの間に、電気的に接続されている。

容量素子Ｃ３は、第１スイッチＳＷ１のソース及び第２スイッチＳＷ２のドレインの接続点と、第２クランプ回路３２の第２ダイオードＤ２のアノードとの間において、インダクタＬ１と電気的に並列に接続されている。詳しくは「（３．３）ソフトスイッチング」の欄で説明するが、容量素子Ｃ３は、第１スイッチＳＷ１及び第２スイッチＳＷ２のソフトスイッチングを実現するために設けられている。

制御回路３４は、図２Ｂに示すように、第１スイッチＳＷ１及び第２スイッチＳＷ２を制御するための制御信号Ｓ１，Ｓ２を出力する。制御信号Ｓ１，Ｓ２は、直接的に、又は駆動回路を介して、第１スイッチＳＷ１及び第２スイッチＳＷ２のゲートに印加され、第１スイッチＳＷ１及び第２スイッチＳＷ２を個別にオン／オフする。制御回路３４は、デューティ比を調節可能なＰＷＭ方式によって、第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。制御回路３４は、アナログ回路を用いてフィードバック制御を行う、自律式の制御回路である。制御回路３４は、例えば、ＦＰＧＡ、又はＡＳＩＣ等で構成される。

図２Ｂの例では、制御回路３４は、第１クランプ電圧Ｖｃ１（第１容量素子Ｃ１の両端電圧）と、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧（バス電圧Ｖｂｕｓ）の平均値と、に基づいて、制御信号Ｓ１，Ｓ２のデューティ比を決定する。すなわち、制御回路３４は、第１クランプ電圧Ｖｃ１及びバス電圧Ｖｂｕｓを検出しており、それぞれに係数（ｋ１，ｋ２）を掛けた値の差分に係数（ｋ３）を掛けた値と、のこぎり波とを比較器に入力し、制御信号Ｓ１，Ｓ２を生成する。ここで、第１スイッチＳＷ１と第２スイッチＳＷ２とが交互にオンするように、制御信号Ｓ１と制御信号Ｓ２とは波形を反転させた信号からなる。詳しくは「（３．２）スナバ回路の動作」の欄でも説明するが、制御信号Ｓ１，Ｓ２のデューティ比によって、電圧変換回路３３の降圧比が変化する。これにより、バス電圧Ｖｂｕｓの平均値ｖ０（図３Ｂ参照）に対して、相対的に第１クランプ値ｖ１が自動的に決定される。

（３）動作
（３．１）主回路の動作
以下に、主回路２の動作について、図１を参照して簡単に説明する。

本実施形態では、上述したように電力変換システム１は、一対の一次側端子Ｔ１１，Ｔ１２と一対の二次側端子Ｔ２１，Ｔ２２との間で、トランス２６を介して、双方向に電力の変換を行うように構成されている。そのため、主回路２は、「インバータモード」と、「コンバータモード」との２つの動作モードを有している。インバータモードは、一対の一次側端子Ｔ１１，Ｔ１２に入力される直流電力を交流電力に変換して一対の二次側端子Ｔ２１，Ｔ２２から出力する動作モードである。コンバータモードは、一対の二次側端子Ｔ２１，Ｔ２２に入力される交流電力を直流電力に変換して一対の一次側端子Ｔ１１，Ｔ１２から出力する動作モードである。

まず、インバータモードでの主回路２の動作について説明する。ここでは、一対の一次側端子Ｔ１１，Ｔ１２間の電圧、つまりコンデンサＣ１０の両端電圧の大きさが「Ｅ」であると仮定する。

主制御回路２５は、第１，第３のスイッチング素子Ｑ１１，Ｑ１３の組み合わせと、第２，第４のスイッチング素子Ｑ１２，Ｑ１４の組み合わせとが交互にオンするように、第１変換部２１の第１〜第４のスイッチング素子Ｑ１１〜Ｑ１４を制御する。ここで、第１，第３のスイッチング素子Ｑ１１，Ｑ１３（又は第２，第４のスイッチング素子Ｑ１２，Ｑ１４）のデューティ比は５０％である。ここで、第１，第３のスイッチング素子Ｑ１１，Ｑ１３がオンのときには、巻線Ｌ２１の両端に電圧「−Ｅ」が発生し、第２，第４のスイッチング素子Ｑ１２，Ｑ１４がオンのときには巻線Ｌ２２の両端に電圧「Ｅ」が発生する。そのため、一対のバス電圧点Ｐ１，Ｐ２に対しては、巻線Ｌ２１及び巻線Ｌ２２から交互に電圧「Ｅ」が印加される。

一対のバス電圧点Ｐ１，Ｐ２の電圧が固定されている期間において、主制御回路２５は、第２変換部２２をＰＷＭ制御することにより、第２変換部２２の出力電圧を制御する。具体的には、第５，第８のスイッチング素子Ｑ１５，Ｑ１８（又は第６，第７のスイッチング素子Ｑ１６，Ｑ１７）がオンする供給期間には、巻線Ｌ２２（又は巻線Ｌ２１）から第２変換部２２を通して一対の二次側端子Ｔ２１，Ｔ２２に電流が供給される。一方、第５，第７のスイッチング素子Ｑ１５，Ｑ１７（又は第６，第８のスイッチング素子Ｑ１６，Ｑ１８）がオンする循環期間には、還流経路としての第２変換部２２を通してインダクタＬ１０からの電流が流れる。主制御回路２５は、これら供給期間と循環期間との比率を変えることにより、第２変換部２２の出力電圧を制御する。第１変換部２１のトランス２６の二次巻線２６２における反転動作は、循環期間において行われる。

以上説明したような動作を繰り返すことにより、主回路２は、蓄電池５からの直流電力を交流電力に変換して、一対の二次側端子Ｔ２１，Ｔ２２から電力系統４に出力する。

また、主回路２は、コンバータモードにおいても、基本的には上記インバータモードと同様のシーケンスにより、第１変換部２１及び第２変換部２２を動作させる。すなわち、主回路２において、第２変換部２２の出力電圧が電力系統４の電圧を下回っていれば、電力系統４からの交流電力は直流電力に変換されて、一対の一次側端子Ｔ１１，Ｔ１２から蓄電池５に出力される。

ところで、このような主回路２の動作に伴って、一対のバス電圧点Ｐ１，Ｐ２に発生する直流のバス電圧Ｖｂｕｓに、リンギングが生じることがある。すなわち、第２変換部２２は、トランス２６を介して直流電源である蓄電池５に接続されているため、第２変換部２２は、トランス２６の漏れインダクタンスを介して直流電源（蓄電池５）に電気的に接続されているとみなすことができる。そのため、第２変換部２２のスイッチング動作時に、バス電圧Ｖｂｕｓにリンギングが生じる可能性がある。

（３．２）スナバ回路の動作
次に、スナバ回路３の動作について、図２Ａ〜図３Ｂを参照して説明する。

図３Ａでは、横軸を時間軸として、バス電圧Ｖｂｕｓを示している。図３Ｂでは、横軸を時間軸とし、上段のグラフがバス電圧Ｖｂｕｓを示し、下段のグラフが電流Ｉｄ１，Ｉｄ２（図２Ａ参照）を示している。電流Ｉｄ１は、スナバ回路３の第１ダイオードＤ１を流れる電流を表し、電流Ｉｄ２は、スナバ回路３の第２ダイオードＤ２を流れる電流を表している。また、図３Ｂにおいては、クランプされる前のバス電圧Ｖｂｕｓを破線で示している。図３Ｂにおいては、電流Ｉｄ１を破線、電流Ｉｄ２を実線で表している。

まず、スナバ回路３が無い場合について説明する。この場合において、図３Ａに示すように、一対のバス電圧点Ｐ１，Ｐ２に発生する直流のバス電圧Ｖｂｕｓには、正のリンギング及び負のリンギングが生じることがある。ここでいう「正のリンギング」とは、バス電圧Ｖｂｕｓの平均値ｖ０に対して、電圧が増加する向き（正の向き）のリンギング（図３Ａでは「ｖｒ１」まで増加している）を意味する。「負のリンギング」とは、バス電圧Ｖｂｕｓの平均値ｖ０に対して、電圧が低下する向き（負の向き）のリンギング（図３Ａでは「ｖｒ２」まで低下している）を意味する。

スナバ回路３は、バス電圧Ｖｂｕｓに正のリンギングが生じた場合、第１クランプ回路３１にて、主回路２の電気エネルギを吸収することにより、図３Ｂに示すように、バス電圧Ｖｂｕｓを第１クランプ値ｖ１にクランプする。すなわち、バス電圧Ｖｂｕｓに正のリンギングが生じた結果、バス電圧Ｖｂｕｓの大きさが第１クランプ値ｖ１を超えることになれば、第１ダイオードＤ１がオンして第１クランプ回路３１が作動する。このとき、図３Ｂに示すように、第１クランプ回路３１での電気エネルギの吸収に伴って、第１ダイオードＤ１にパルス状の電流Ｉｄ１が流れる。したがって、スナバ回路３は、バス電圧Ｖｂｕｓの大きさが第１クランプ値ｖ１を超えると、主回路２から第１クランプ値ｖ１を超える分の電気エネルギを引き抜いて、この電気エネルギを第１容量素子Ｃ１に蓄積することができる。よって、バス電圧Ｖｂｕｓに正のリンギングが生じても、バス電圧Ｖｂｕｓの最大値は第１クランプ値ｖ１に抑制される。

更に、スナバ回路３は、第１クランプ回路３１と第２クランプ回路３２との間に電気的に接続された電圧変換回路３３にて、第１クランプ電圧Ｖｃ１と第２クランプ電圧Ｖｃ２との間で電圧変換を行う。電圧変換回路３３は、制御回路３４からの制御信号Ｓ１，Ｓ２により、第１スイッチＳＷ１及び第２スイッチＳＷ２が交互にオンし、第１クランプ電圧Ｖｃ１を降圧して第２クランプ電圧Ｖｃ２を生成する。そのため、第２クランプ電圧Ｖｃ２としての第２容量素子Ｃ２の両端電圧の値（第２クランプ値ｖ２）は、第１クランプ電圧Ｖｃ１としての第１容量素子Ｃ１の両端電圧の値（第１クランプ値ｖ１）よりも低くなる。要するに、第１クランプ回路３１が作動して第１容量素子Ｃ１に電気エネルギが蓄積されると、この電気エネルギの少なくとも一部が、電圧変換回路３３を介して第２クランプ回路３２の第２容量素子Ｃ２へと送られ、第２容量素子Ｃ２に蓄積される。

また、スナバ回路３は、バス電圧Ｖｂｕｓに負のリンギングが生じた場合、第２クランプ回路３２にて、主回路２に電気エネルギを注入することにより、図３Ｂに示すように、バス電圧Ｖｂｕｓを第２クランプ値ｖ２にクランプする。すなわち、バス電圧Ｖｂｕｓに負のリンギングが生じた結果、バス電圧Ｖｂｕｓの大きさが第２クランプ値ｖ２を下回ることになれば、第２ダイオードＤ２がオンして第２クランプ回路３２が作動する。このとき、図３Ｂに示すように、第２クランプ回路３２での電気エネルギの注入に伴って、第２ダイオードＤ２にパルス状の電流Ｉｄ２が流れる。したがって、スナバ回路３は、バス電圧Ｖｂｕｓの大きさが第２クランプ値ｖ２を下回ると、バス電圧Ｖｂｕｓと第２クランプ値ｖ２との差分の電気エネルギを、第２容量素子Ｃ２から主回路２に回生することができる。よって、バス電圧Ｖｂｕｓに負のリンギングが生じても、バス電圧Ｖｂｕｓの最小値は第２クランプ値ｖ２に抑制される。

ここにおいて、第２容量素子Ｃ２に蓄積されている電気エネルギは、上述したように電圧変換回路３３を介して第１容量素子Ｃ１から送られた電気エネルギである。すなわち、スナバ回路３は、バス電圧Ｖｂｕｓに正のリンギングが生じた際に第１クランプ回路３１が主回路２から吸収した電気エネルギを、バス電圧Ｖｂｕｓに負のリンギングが生じた際に第２クランプ回路３２から主回路２に回生している。更に言い換えれば、スナバ回路３では、正のリンギングが生じた際に吸収した電気エネルギを、一旦蓄え、負のリンギングが生じた際に回生している。このようにして、バス電圧Ｖｂｕｓに生じた正のリンギングの電気エネルギと、負のリンギングの電気エネルギとが互いに相殺し合うことにより、バス電圧Ｖｂｕｓの正及び負の両方のリンギングが抑制される。

ところで、本実施形態に係るスナバ回路３においては、第１スイッチＳＷ１を制御するための制御信号Ｓ１のデューティ比を調節することによって、第１クランプ値ｖ１及び第２クランプ値ｖ２を調節することが可能である。すなわち、制御信号Ｓ１のデューティ比が変化すれば、電圧変換回路３３における降圧比が変化するので、これに伴って、第１クランプ値ｖ１及び第２クランプ値ｖ２も変化する。図４は、横軸を制御信号Ｓ１のデューティ比として、デューティ比と、第１クランプ値ｖ１及び第２クランプ値ｖ２との関係を示すグラフである。更に、図４では、スナバ回路３によって主回路２に回生される電力（以下、「回生電力ｐ１」と呼ぶ）と、デューティ比との関係についても示している。

図４から明らかなように、制御信号Ｓ１のデューティ比が大きくなる、つまり第１スイッチＳＷ１のスイッチング周期における第１スイッチＳＷ１がオンの期間が占める割合が大きくなるほど、第１クランプ値ｖ１は小さくなり、第２クランプ値ｖ２は大きくなる。そして、制御信号Ｓ１のデューティ比が最大値「１」に近づくほど、第１クランプ値ｖ１及び第２クランプ値ｖ２は、バス電圧Ｖｂｕｓの平均値ｖ０に近くなる。ただし、第１クランプ値ｖ１はバス電圧Ｖｂｕｓの平均値ｖ０を下回らず、第２クランプ値ｖ２はバス電圧Ｖｂｕｓの平均値ｖ０を上回らない。また、制御信号Ｓ１のデューティ比が大きくなるほど、回生電力ｐ１は大きくなる。言い換えれば、制御信号Ｓ１のデューティ比が小さくなる、つまり第１スイッチＳＷ１のスイッチング周期における第１スイッチＳＷ１がオンの期間が占める割合が小さくなるほど、第１クランプ値ｖ１は大きくなり、第２クランプ値ｖ２は小さくなる。また、制御信号Ｓ１のデューティ比が小さくなるほど、回生電力ｐ１は小さくなる。

（３．３）ソフトスイッチング
スナバ回路３における第１スイッチＳＷ１のソフトスイッチングを実現するための条件として、第１の条件及び第２の条件がある。以下、これらの条件について図５を参照して説明する。図５では、横軸を時間軸として、第１スイッチＳＷ１の両端電圧（以下、「スイッチ電圧Ｖｓｗ１」という）及び第１スイッチＳＷ１を流れる電流（以下、「スイッチ電流Ｉｓｗ１」という）を示している。

第１の条件は、図５に示す領域Ｚ２のように、第１スイッチＳＷ１のターンオン時（オフからオンへの切り替え時）において、インダクタＬ１を流れる電流（以下、「インダクタ電流ＩＬ」という）、つまりスイッチ電流Ｉｓｗ１がゼロ以下になることである。言い換えれば、スナバ回路３における電圧変換回路３３のインダクタ電流ＩＬが不連続モードとなるように、第１スイッチＳＷ１をスイッチング動作させることが、第１の条件となる。詳しくは後述するが、第１の条件は、インダクタＬ１の回路定数（インダクタンス）の設定によって実現される。

第２の条件は、図５に示す領域Ｚ１のように、スイッチ電流Ｉｓｗ１の立ち下がりに、スイッチ電圧Ｖｓｗ１の立ち上がりが交差しないことである。言い換えれば、スナバ回路３における第１スイッチＳＷ１のターンオフ時（オンからオフへの切り替え時）において、スイッチ電流Ｉｓｗ１の立ち下がり中に、スイッチ電圧Ｖｓｗ１が立ち上がらないこと、が第２の条件となる。詳しくは後述するが、第２の条件は、インダクタＬ１の回路定数（インダクタンス）、及びインダクタＬ１に対して電気的に並列に接続された容量素子Ｃ３の回路定数（容量値）の設定によって実現される。

まず、第１の条件を満たすための、インダクタＬ１の回路定数について説明する。インダクタＬ１を流れるインダクタ電流ＩＬは、スナバ回路３の無負荷時、つまり第２ダイオードＤ２を流れる電流Ｉｄ２がゼロの場合において、図６Ａに示すように、第１スイッチＳＷ１のスイッチングに伴って０〔Ａ〕を中心に振動する。つまり、インダクタ電流ＩＬには、０〔Ａ〕を中心としたリップルが発生する。図６Ｂは、この場合におけるスイッチ電流Ｉｓｗ１及びスイッチ電圧Ｖｓｗ１を示している。このとき、インダクタ電流ＩＬにおけるリップルのピークトゥピーク（peak to peak）での振幅ＩＬｐは、下記数１の式で表される。

ここで、「Ｖｉｎ」は第１容量素子Ｃ１の両端電圧（つまり第１クランプ値ｖ１）、「Ｖｏ」は第２容量素子Ｃ２の両端電圧（つまり第２クランプ値ｖ２）、「Ｌ」はインダクタＬ１のインダクタンスである。「Ｔｏｎ」は、第１スイッチＳＷ１のオン時間を表し、第１スイッチＳＷ１のスイッチング周期「Ｔ」、第１スイッチＳＷ１のデューティ比Ｄ（＝Ｖｏ／Ｖｉｎ）、及び図８に示す「τ２」を用いて下記数２の式で表される。

数２の式を数１の式に代入すると、下記数３の式が求まる。

次に、スナバ回路３に負荷電流Ｉｏが流れた場合における、インダクタ電流ＩＬの負のピーク値、つまりインダクタ電流ＩＬの最小値Ｉｍｉｎを求める。ここでいう「負荷電流Ｉｏ」は、スナバ回路３の出力電流、つまり第２ダイオードＤ２を流れる電流Ｉｄ２を意味する。インダクタ電流ＩＬは、図７Ａに示すように、負荷電流Ｉｏの分だけ上昇する。図７Ｂは、この場合におけるスイッチ電流Ｉｓｗ１及びスイッチ電圧Ｖｓｗ１を示している。したがって、インダクタ電流ＩＬの最小値Ｉｍｉｎは、負荷電流ＩｏからＩＬｐ／２を差し引いた値で表され、下記数４の式で表される。

第１の条件を満たすためには、インダクタ電流ＩＬの最小値Ｉｍｉｎがゼロ未満になることが必要であるので、数４の式をＬについて解いた下記数５の式を、インダクタＬ１のインダクタンスＬが満たす必要がある。すなわち、数５の式にて定まる条件を満足する範囲にインダクタＬ１のインダクタンスＬが設定されていれば、第１の条件を満たすことになる。ここで、負荷電流Ｉｏが可変である場合、数５の式における負荷電流Ｉｏとしては、負荷電流Ｉｏの定格値（最大値）が代入される。

次に、第２の条件を満たすための、インダクタＬ１の回路定数、及び容量素子Ｃ３の回路定数について説明する。容量素子Ｃ３は、インダクタ電流ＩＬの反転時間調整用の素子である。この容量素子Ｃ３は、図８に示すように、インダクタＬ１と電気的に並列に接続されることで、インダクタ電流ＩＬの反転タイミング、つまりインダクタ電流ＩＬの立ち上がりの開始を遅延させるように機能する。これにより、第１スイッチＳＷ１のターンオン時において、インダクタ電流ＩＬをゼロ以下に抑えることができ、第１スイッチＳＷ１のソフトスイッチングを実現可能である。図８では、横軸を時間軸として、上段に第１スイッチＳＷ１を制御する制御信号Ｓ１及び第２スイッチＳＷ２を制御する制御信号Ｓ２を示し、下段にインダクタ電流ＩＬを示している。制御信号Ｓ１が「Ｈ」（High Level）にあれば第１スイッチＳＷ１がオンし、制御信号Ｓ１が「Ｌ」（Low Level）にあれば第１スイッチＳＷ１がオフする。同様に、制御信号Ｓ２が「Ｈ」にあれば第２スイッチＳＷ２がオンし、制御信号Ｓ２が「Ｌ」にあれば第２スイッチＳＷ２がオフする。

ここで、容量素子Ｃ３に蓄積される電気エネルギが、インダクタＬ１の電気エネルギより十分に小さい場合において、図８の期間τ１，τ２に容量素子Ｃ３から放電される電荷量は、それぞれ下記数６，７の式で表される。図８においては、斜線領域が容量素子Ｃ３から放電される電気エネルギを表している。

ここで、「Ｃ」は容量素子Ｃ３の容量値であって、「Ｄ」は第１スイッチＳＷ１のデューティ比である。そのため、上記式中の「ＤＴ」はオン時間ＴｏｎにデッドタイムＴｄを加えた値となり、「ＤＴ−τ２」はインダクタ電流ＩＬが上昇する期間に相当する。ここで、第２の条件を満たすためには、デッドタイムＴｄ内に、インダクタ電流ＩＬの反転を完了する必要がある。すなわち、数６，７の式において、「τ１＜Ｔｄ」及び「τ２＜Ｔｄ」の関係を満たすように、インダクタＬ１のインダクタンスＬ、及び容量素子Ｃ３の容量値Ｃが設定される必要がある。要するに、数６，７の式にて「τ１＜Ｔｄ」及び「τ２＜Ｔｄ」の条件を満足する範囲に、インダクタンスＬ及び容量値Ｃが設定されていれば、第２の条件を満たすことになる。

ところで、ここではスナバ回路３における第１スイッチＳＷ１及び第２スイッチＳＷ２のうち、第１スイッチＳＷ１についてソフトスイッチングの説明をしたが、第２スイッチＳＷ２についても同様にソフトスイッチングが実現可能である。

（３．４）スナバ回路の動作シーケンス
以下、スナバ回路３の動作シーケンスについて、図９〜図１２Ｃを参照して、さらに詳しく説明する。以下の説明では、スナバ回路３の各部の電圧及び電流を、図１０に示す矢印の通り定義する。電圧又は電流の極性（正／負）についても、図１０に矢印で示す向きを、電圧又は電流の「正」の向きと定義する。図１１Ａ〜図１２Ｃでは、スナバ回路３の動作の説明のため、各フェーズにおけるスナバ回路３の動作を反映した等価回路を示している。

スナバ回路３の動作は、図９に示すように、第１フェーズＭ１〜第７フェーズＭ７の７つのフェーズに区分できる。図９では、横軸を時間軸として、最上段に制御信号Ｓ１及び制御信号Ｓ２、２段目にスイッチ電流Ｉｓｗ１及びスイッチ電圧Ｖｓｗ１、３段目にスイッチ電流Ｉｓｗ２及びスイッチ電圧Ｖｓｗ２を示している。更に、４段目にインダクタＬ１の両端電圧（以下、「インダクタ電圧ＶＬ」という）、５段目にインダクタ電流ＩＬ、６段目に負荷電流Ｉｏ、７段目には、第３容量素子Ｃ３に流れる電流Ｉｃ３を示している。更に、８段目には、第２容量素子Ｃ２に流れる電流Ｉｃ２及びインダクタ電流ＩＬ、最下段に第２クランプ電圧Ｖｃ２及びスイッチ電圧Ｖｓｗ２を示している。ここでは、第１スイッチＳＷ１と第２スイッチＳＷ２とでオン時間の長さが異なるように、制御信号Ｓ１と制御信号Ｓ２とは非対称の信号波形とし、制御信号Ｓ１，Ｓ２のデューティ比は固定値とする。

まず、第１フェーズＭ１においては、第１スイッチＳＷ１がオン、第２スイッチＳＷ２がオフであるため、スナバ回路３は、等価的に図１１Ａに示すような動作状態になる。この期間において、第２容量素子Ｃ２の容量値が十分に大きく、負荷電流Ｉｏが直流電流であれば、インダクタ電圧ＶＬは、一定電圧となり、第１クランプ値ｖ１と第２クランプ値ｖ２との差分値（ｖ１−ｖ２）を維持する。一方、インダクタ電流ＩＬは線形増加する。このときのスイッチ電流Ｉｓｗ１は、インダクタ電流ＩＬと同一である。このとき、第２容量素子Ｃ２は、インダクタ電流ＩＬから負荷電流Ｉｏを差し引いた電流Ｉｃ２（＝ＩＬ−Ｉｏ）にて充電される。

第２フェーズＭ２においては、第１スイッチＳＷ１がターンオフし、第２スイッチＳＷ２がオフを維持することでデッドタイムＴｄに移行するため、スナバ回路３は、等価的に図１１Ｂに示すような動作状態になる。この期間において、インダクタＬ１及び第３容量素子Ｃ３は、一対の第１電圧点Ｐ１１，Ｐ１２及び一対の第２電圧点Ｐ２１，Ｐ２２から電気的に切り離され、ＬＣ並列共振回路を構成する。ここで、第３容量素子Ｃ３が放電することにより、電流Ｉｃ３が図１１Ｂに矢印で示す向きに流れ、インダクタ電圧ＶＬの向き（極性）が次第に反転する。このとき、電流Ｉｃ３はインダクタ電流ＩＬと同一であって、負荷電流Ｉｏは電流Ｉｃ２と同一である。ここで、第３容量素子Ｃ３がスイッチ電圧Ｖｓｗ１の立ち上がりを遅延させることにより、スイッチ電圧Ｖｓｗ１とスイッチ電流Ｉｓｗ１との重複が回避され、ソフトスイッチングが実現される。

第３フェーズＭ３は、インダクタ電圧ＶＬの向き（極性）の反転後のデッドタイムＴｄであって、第１スイッチＳＷ１がオフを維持し、第２スイッチＳＷ２がオフを維持し、スナバ回路３は、等価的に図１１Ｃに示すような動作状態になる。この期間においては、第２スイッチＳＷ２の寄生ダイオードがオンし、この寄生ダイオードを通して、図１１Ｃに矢印で示す向きに還流電流が流れる。インダクタ電圧ＶＬは、一定電圧となり、第２クランプ電圧Ｖｃ２と同値を維持する。このとき、第３容量素子Ｃ３の充放電は行われない。この期間においては、インダクタ電流ＩＬが、負荷電流Ｉｏと電流Ｉｃ２との合計で表され（ＩＬ＝Ｉｏ＋Ｉｃ２）、インダクタ電流ＩＬの直流成分が負荷電流Ｉｏ、リップル成分が電流Ｉｃ２となる。この期間において、スイッチ電圧Ｖｓｗ１は最大値（第１クランプ値ｖ１）まで立ち上がる。

第４フェーズＭ４においては、第１スイッチＳＷ１がオフを維持し、第２スイッチＳＷ２がターンオンするため、スナバ回路３は、等価的に図１１Ｄに示すような動作状態になる。この期間においても暫くは、第３フェーズＭ３と同様に、第２スイッチＳＷ２を還流電流が流れる。この期間の途中で、スイッチ電流Ｉｓｗ２、インダクタ電流ＩＬ、及び電流Ｉｃ２の極性が反転する。つまり、スイッチ電流Ｉｓｗ２は負から正へ、インダクタ電流ＩＬは正から負へ、電流Ｉｃ２は正から負へ変化する。インダクタ電流ＩＬが負になると、第２容量素子Ｃ２の放電が開始する。

第５フェーズＭ５においては、第１スイッチＳＷ１がオフを維持し、第２スイッチＳＷ２がターンオフすることでデッドタイムＴｄに移行するため、スナバ回路３は、等価的に図１２Ａに示すような動作状態になる。この期間においては、第２フェーズＭ２と同様に、インダクタＬ１及び第３容量素子Ｃ３は、一対の第１電圧点Ｐ１１，Ｐ１２及び一対の第２電圧点Ｐ２１，Ｐ２２から電気的に切り離され、ＬＣ並列共振回路を構成する。ここで、第３容量素子Ｃ３が放電することにより、電流Ｉｃ３が図１２Ａに矢印で示す向きに流れ、インダクタ電圧ＶＬの向き（極性）が次第に反転する。このとき、電流Ｉｃ３はインダクタ電流ＩＬと同一であって、負荷電流Ｉｏは電流Ｉｃ２と同一である。

第６フェーズＭ６は、インダクタ電圧ＶＬの向き（極性）の反転後のデッドタイムＴｄであって、第１スイッチＳＷ１がオフを維持し、第２スイッチＳＷ２がオフを維持し、スナバ回路３は、等価的に図１２Ｂに示すような動作状態になる。この期間においては、第１スイッチＳＷ１の寄生ダイオードがオンし、この寄生ダイオードを通して、インダクタ電流ＩＬが第１容量素子Ｃ１に回生される。

第７フェーズＭ７においては、第１スイッチＳＷ１がターンオンし、第２スイッチＳＷ２がオフを維持するため、スナバ回路３は、等価的に図１２Ｃに示すような動作状態になる。この期間において、スイッチ電流Ｉｓｗ１がインダクタ電流ＩＬと同一になるが、第６フェーズＭ６に引き続き、インダクタ電流ＩＬが第１容量素子Ｃ１に回生される。このとき、スイッチ電流Ｉｓｗ１の極性は負であり、スイッチ電圧Ｖｓｗ１の立ち下がり時には第１スイッチＳＷ１の寄生ダイオードが導通しているため、スイッチング損失が低減される。

（４）変形例
上記実施形態は本開示の一例に過ぎず、本開示は、上記実施形態に限定されることはなく、上記実施形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。以下、上記実施形態の変形例を列挙する。

電力変換システム１及び蓄電池５を含む蓄電システムは、非住宅施設に限らず、例えば、住宅に導入されてもよいし、電気自動車等、施設以外に適用されてもよい。また、電力変換システム１は、電力系統４と、蓄電池５との間における電力変換に限らず、例えば、太陽光発電装置又は燃料電池等の発電設備と、電力系統４又は負荷との間の電力変換に用いられてもよい。

また、電力変換システム１は、双方向に電力の変換を行う構成に限らず、例えば、一対の一次側端子Ｔ１１，Ｔ１２から一対の二次側端子Ｔ２１，Ｔ２２への一方向にのみ、電力の変換を行う構成であってもよい。

また、スナバ回路３の電圧変換回路３３において、第２スイッチＳＷ２は、ＭＯＳＦＥＴに限らず、例えば、ダイオードであってもよい。この場合、第２スイッチＳＷ２は、ＭＯＳＦＥＴの寄生ダイオードと同じ向き、つまり、カソードが第１スイッチＳＷ１のソースに接続され、アノードが低電位側の第１電圧点Ｐ１２に接続されるように設けられる。

また、第１クランプ回路３１が主回路２の一対の第１電圧点Ｐ１１，Ｐ１２から吸収した電気エネルギを、第２クランプ回路３２は、一対の第１電圧点Ｐ１１，Ｐ１２とは電気的に異なる位置から主回路２に回生してもよい。この場合、電圧変換回路３３は、第１クランプ電圧Ｖｃ１を降圧して第２クランプ電圧Ｖｃ２を生成する降圧回路に限らず、例えば、第１クランプ電圧Ｖｃ１を昇圧して第２クランプ電圧Ｖｃ２を生成する昇圧回路であってもよい。

また、容量素子Ｃ３は、インダクタＬ１と電気的に並列に接続されていることは必須ではなく、第１スイッチＳＷ１とインダクタＬ１との少なくとも一方と電気的に並列に接続されていればよい。すなわち、容量素子Ｃ３は、第１スイッチＳＷ１と電気的に並列に接続されていてもよいし、第１スイッチＳＷ１及びインダクタＬ１の両方と電気的に並列に接続されていてもよい。

また、第１ダイオードＤ１は、上記実施形態のように、一対の第１電圧点Ｐ１１，Ｐ１２における高電位側の第１電圧点Ｐ１１に電気的に接続される構成に限らず、低電位側の第１電圧点Ｐ１２に電気的に接続されていてもよい。第２ダイオードＤ２についても同様に、一対の第２電圧点Ｐ２１，Ｐ２２における低電位側の第２電圧点Ｐ２２に電気的に接続されていてもよい。更に、第１ダイオードＤ１及び第２ダイオードＤ２は、例えば、ＭＯＳＦＥＴの寄生ダイオード等であってもよい。

また、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８の各々は、ＭＯＳＦＥＴの寄生ダイオードを有しているが、寄生ダイオードとは別に、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８の各々と逆並列にダイオードが電気的に接続されていてもよい。更に、第１〜第８のスイッチング素子Ｑ１１〜Ｑ１８の各々は、ＭＯＳＦＥＴに限らず、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよい。

また、ＲＣスナバ２３は電力変換システム１（主回路２）に必須の構成ではなく、ＲＣスナバ２３は適宜省略されてもよい。

また、第１クランプ電圧Ｖｃ１は、第１クランプ値ｖ１を規定する電圧であればよく、第１クランプ電圧Ｖｃ１の大きさが第１クランプ値ｖ１であることは必須ではなく、例えば、第１クランプ電圧Ｖｃ１を分圧した電圧の大きさを第１クランプ値ｖ１としてもよい。第２クランプ電圧Ｖｃ２についても同様に、第２クランプ値ｖ２を規定する電圧であればよい。

また、上記実施形態では、電力系統４が単相交流について説明したが、この構成に限らず、電力系統４は、例えば、三相交流であってもよい。三相交流の場合、主回路２は、３つの一次側端子と３つの二次側端子とを有することが好ましい。

（５）まとめ
以上説明したように、第１の態様に係るスナバ回路３は、第１クランプ回路３１と、第２クランプ回路３２と、電圧変換回路３３と、を備える。第１クランプ回路３１は、主回路２における一対の第１電圧点Ｐ１１，Ｐ１２間の電圧の大きさが第１クランプ値ｖ１を超える場合に、一対の第１電圧点Ｐ１１，Ｐ１２点から主回路２の電気エネルギを吸収する。これにより、第１クランプ回路３１は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧を第１クランプ値ｖ１にクランプする。第２クランプ回路３２は、主回路２における一対の第２電圧点Ｐ２１，Ｐ２２間の電圧の大きさが第２クランプ値ｖ２を下回る場合に、一対の第２電圧点Ｐ２１，Ｐ２２から主回路２に電気エネルギを注入する。これにより、第２クランプ回路３２は、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧を第２クランプ値ｖ２にクランプする。電圧変換回路３３は、第１クランプ回路３１及び第２クランプ回路３２に電気的に接続され、第１クランプ値ｖ１を規定する第１クランプ電圧Ｖｃ１と第２クランプ値ｖ２を規定する第２クランプ電圧Ｖｃ２との間で電圧変換を行う。

この構成によれば、スナバ回路３は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧（Ｖｂｕｓ）に正のリンギングが生じた場合、第１クランプ回路３１にて、主回路２の電気エネルギを吸収することにより、バス電圧Ｖｂｕｓを第１クランプ値ｖ１にクランプする。また、スナバ回路３は、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧（Ｖｂｕｓ）に負のリンギングが生じた場合、第２クランプ回路３２にて、主回路２に電気エネルギを注入することにより、バス電圧Ｖｂｕｓを第２クランプ値ｖ２にクランプする。しかも、第１クランプ値ｖ１を規定する第１クランプ電圧Ｖｃ１と第２クランプ値ｖ２を規定する第２クランプ電圧Ｖｃ２との間では、電圧変換回路３３による電圧変換が行われる。すなわち、スナバ回路３は、正のリンギングが生じた際に第１クランプ回路３１が主回路２から吸収した電気エネルギを、負のリンギングが生じた際に第２クランプ回路３２から主回路２に回生している。したがって、スナバ回路３においては、吸収したエネルギを熱に変換して消費するＲＣＤスナバ回路に比較して、電気エネルギが有効に利用され、スナバ回路３での損失を小さく抑えることができる。

しかも、スナバ回路３は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧が第１クランプ値ｖ１を超えた場合、及び一対の第２電圧点Ｐ２１，Ｐ２２間の電圧が第２クランプ値ｖ２を下回った場合にのみ、電気エネルギの回生を行う。したがって、スナバ回路３は、一対の第１電圧点Ｐ１１，Ｐ１２間、又は一対の第２電圧点Ｐ２１，Ｐ２２間にかかる正常な電圧（バス電圧Ｖｂｕｓ）については回生することなく、リンギング成分のみを回生することが可能である。これにより、スナバ回路３は、主回路２の動作に与える影響を比較的小さく抑えることができる。

また、非絶縁方式の電圧変換回路３３を採用する場合は、スナバ回路３にはトランスが不要になり、スナバ回路３の構成の簡略化及び損失の低減を図ることができる。更に、電圧変換回路３３の制御用に自律式の制御回路３４を採用する場合は、スナバ回路３の回路規模を小さく抑えることができる。

第２の態様に係るスナバ回路３は、第１の態様において、一対の第１電圧点Ｐ１１，Ｐ１２における高電位側の第１電圧点Ｐ１１と一対の第２電圧点Ｐ２１，Ｐ２２における高電位側の第２電圧点Ｐ２１とが同電位であることが好ましい。この場合、一対の第１電圧点Ｐ１１，Ｐ１２における低電位側の第１電圧点Ｐ１２と一対の第２電圧点Ｐ２１，Ｐ２２における低電位側の第２電圧点Ｐ２２とは同電位であることが好ましい。電圧変換回路３３は、第１クランプ電圧Ｖｃ１を降圧して第２クランプ電圧Ｖｃ２を生成するように構成されていることが好ましい。この構成によれば、第１クランプ回路３１が主回路２の一対の第１電圧点Ｐ１１，Ｐ１２から吸収した電気エネルギを、第２クランプ回路３２は、一対の第１電圧点Ｐ１１，Ｐ１２と電気的に等価な位置から主回路２に回生できる。したがって、スナバ回路３は、双方向に電力の変換を行う主回路２に適用可能である。

第３の態様に係るスナバ回路３は、第１又は２の態様において、電圧変換回路３３が、半導体スイッチ（第１スイッチＳＷ１）と、インダクタＬ１と、容量素子Ｃ３と、を有するＤＣ／ＤＣコンバータであることが好ましい。この場合、容量素子Ｃ３は、半導体スイッチとインダクタＬ１との少なくとも一方と電気的に並列に接続されることが好ましい。この構成によれば、電圧変換回路３３における半導体スイッチのソフトスイッチングを実現可能であって、スナバ回路３内で生じるリンギング及び損失を小さく抑えることができる。ただし、この構成はスナバ回路３に必須の構成ではなく、容量素子Ｃ３は適宜省略可能である。

第４の態様に係るスナバ回路３は、第１〜３のいずれかの態様において、第１クランプ回路３１が、一対の第１電圧点Ｐ１１，Ｐ１２間に電気的に直列に接続された第１ダイオードＤ１及び第１容量素子Ｃ１を有することが好ましい。この場合、第１クランプ回路３１は、一対の第１電圧点Ｐ１１，Ｐ１２間の電圧が第１クランプ値ｖ１を超える場合に、主回路２から第１ダイオードＤ１を通して第１容量素子Ｃ１に電流が流れるように構成されていることが好ましい。第２クランプ回路３２は、一対の第２電圧点Ｐ２１，Ｐ２２間に電気的に直列に接続された第２ダイオードＤ２及び第２容量素子Ｃ２を有することが好ましい。この場合、第２クランプ回路３２は、一対の第２電圧点Ｐ２１，Ｐ２２間の電圧が第２クランプ値ｖ２を下回る場合に、第２容量素子Ｃ２から第２ダイオードＤ２を通して主回路２に電流が流れるように構成されていることが好ましい。この構成によれば、ダイオード及び容量素子（コンデンサ等）を用いた比較的簡単な回路構成により、第１クランプ回路３１及び第２クランプ回路３２が実現される。

第５の態様に係るスナバ回路３は、第１〜４のいずれかの態様において、電圧変換回路３３が、半導体スイッチ（第１スイッチＳＷ１）と、インダクタＬ１と、を有するＤＣ／ＤＣコンバータであることが好ましい。この場合、電圧変換回路３３は、インダクタＬ１を流れるインダクタ電流ＩＬが不連続モードとなるように半導体スイッチをスイッチング動作させるように構成されていることが好ましい。この構成によれば、電圧変換回路３３における半導体スイッチのソフトスイッチングを実現可能であって、スナバ回路３内で生じるリンギング及び損失を小さく抑えることができる。ただし、この構成はスナバ回路３に必須の構成ではなく、電圧変換回路３３は、インダクタＬ１を流れるインダクタ電流ＩＬが臨界モード又は連続モードとなるように半導体スイッチをスイッチング動作させてもよい。

第６の態様に係るスナバ回路３は、第１〜５のいずれかの態様において、電圧変換回路３３が、半導体スイッチ（第１スイッチＳＷ１）と、インダクタＬ１と、半導体スイッチを制御する制御回路３４と、を有するＤＣ／ＤＣコンバータであることが好ましい。この場合、制御回路３４は、半導体スイッチのデューティ比を調節することによって、第１クランプ値ｖ１及び第２クランプ値ｖ２を調節するように構成されていることが好ましい。この構成によれば、半導体スイッチのデューティ比の調節により、第１クランプ値ｖ１及び第２クランプ値ｖ２を任意の値に設定可能となる。ただし、この構成はスナバ回路３に必須の構成ではなく、半導体スイッチのデューティ比は固定であってもよい。

第７の態様に係る電力変換システム１は、第１〜６のいずれかの態様に係るスナバ回路３と、主回路２と、を備え、主回路２が、電力の変換を行う電力変換回路である。この構成によれば、スナバ回路３においては、ＲＣＤスナバ回路に比較して、電気エネルギが有効に利用され、スナバ回路３での損失を小さく抑えることができる。その結果、電力変換システム１におけるスナバ回路３での損失が小さく抑えられ、電力変換システム１全体としては、電力の変換効率の向上を図ることができる。特に、主回路２が比較的大電力の電力変換を行う場合には、スナバ回路３での発熱が抑えられ、スナバ回路３の小型化及び放熱構造の簡略化にもつながる。

第８の態様に係る電力変換システム１は、第７の態様において、主回路２は、２以上の一次側端子Ｔ１１，Ｔ１２と２以上の二次側端子Ｔ２１，Ｔ２２と高周波絶縁トランス（トランス２６）とを有することが好ましい。この場合、主回路２は、２以上の一次側端子Ｔ１１，Ｔ１２と２以上の二次側端子Ｔ２１，Ｔ２２との間で、高周波絶縁トランスを介して電力の変換を行うように構成されていることが好ましい。この構成によれば、電力変換システム１は、絶縁型の回路構成を採用できる。

第９の態様に係る電力変換システム１は、第８の態様において、スナバ回路３が、高周波絶縁トランス（トランス２６）に電気的に接続されていることが好ましい。この構成によれば、高周波絶縁トランスの漏れインダクタンスに起因して生じるリンギングを、スナバ回路３にて抑制することが可能である。

１ 電力変換システム
２ 主回路
２６ トランス（高周波絶縁トランス）
３ スナバ回路
３１ 第１クランプ回路
３２ 第２クランプ回路
３３ 電圧変換回路
３４ 制御回路
Ｃ１ 第１容量素子
Ｃ２ 第２容量素子
Ｃ３ 容量素子
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｌ１ インダクタ
Ｐ１１，Ｐ１２ 第１電圧点
Ｐ２１，Ｐ２２ 第２電圧点
ＳＷ１ 第１スイッチ（半導体スイッチ）
Ｔ１１，Ｔ１２ 一次側端子
Ｔ２１，Ｔ２２ 二次側端子
Ｖｃ１ 第１クランプ電圧
ｖ１ 第１クランプ値
Ｖｃ２ 第２クランプ電圧
ｖ２ 第２クランプ値

Claims (10)

1. 主回路における一対の第１電圧点間の電圧の大きさが第１クランプ値を超える場合に、前記一対の第１電圧点から前記主回路の電気エネルギを吸収することによって、前記一対の第１電圧点間の電圧を前記第１クランプ値にクランプする第１クランプ回路と、
   前記主回路における一対の第２電圧点間の電圧の大きさが第２クランプ値を下回る場合に、前記一対の第２電圧点から前記主回路に電気エネルギを注入することによって、前記一対の第２電圧点間の電圧を前記第２クランプ値にクランプする第２クランプ回路と、
   前記第１クランプ回路及び前記第２クランプ回路に電気的に接続され、前記第１クランプ値を規定する第１クランプ電圧と前記第２クランプ値を規定する第２クランプ電圧との間で電圧変換を行う電圧変換回路と、を備え、
   前記一対の第１電圧点における高電位側の第１電圧点と前記一対の第２電圧点における高電位側の第２電圧点とは同電位であり、
   前記一対の第１電圧点における低電位側の第１電圧点と前記一対の第２電圧点における低電位側の第２電圧点とは同電位である
   スナバ回路。
2. 前記電圧変換回路は、前記第１クランプ電圧を降圧して前記第２クランプ電圧を生成するように構成されている
   請求項１に記載のスナバ回路。
3. 前記電圧変換回路は、
   半導体スイッチと、
   インダクタと、
   前記半導体スイッチと前記インダクタとの少なくとも一方と電気的に並列に接続された容量素子と、を有するＤＣ／ＤＣコンバータである
   請求項１又は２に記載のスナバ回路。
4. 前記第１クランプ回路は、前記一対の第１電圧点間に電気的に直列に接続された第１ダイオード及び第１容量素子を有し、前記一対の第１電圧点間の電圧が前記第１クランプ値を超える場合に、前記主回路から前記第１ダイオードを通して前記第１容量素子に電流が流れるように構成されており、
   前記第２クランプ回路は、前記一対の第２電圧点間に電気的に直列に接続された第２ダイオード及び第２容量素子を有し、前記一対の第２電圧点間の電圧が前記第２クランプ値を下回る場合に、前記第２容量素子から前記第２ダイオードを通して前記主回路に電流が流れるように構成されている
   請求項１〜３のいずれか１項に記載のスナバ回路。
5. 前記電圧変換回路は、
   半導体スイッチと、
   インダクタと、を有するＤＣ／ＤＣコンバータであって、
   前記インダクタを流れるインダクタ電流が不連続モードとなるように前記半導体スイッチをスイッチング動作させるように構成されている
   請求項１〜４のいずれか１項に記載のスナバ回路。
6. 前記電圧変換回路は、
   半導体スイッチと、
   インダクタと、
   前記半導体スイッチを制御する制御回路と、を有するＤＣ／ＤＣコンバータであって、
   前記制御回路は、前記半導体スイッチのデューティ比を調節することによって、前記第１クランプ値及び前記第２クランプ値を調節するように構成されている
   請求項１〜５のいずれか１項に記載のスナバ回路。
7. 請求項１〜６のいずれか１項に記載のスナバ回路と、
   前記主回路と、を備え、
   前記主回路は、電力の変換を行う電力変換回路である
   電力変換システム。
8. 前記主回路は、
   ２以上の一次側端子と２以上の二次側端子と高周波絶縁トランスとを有し、
   前記２以上の一次側端子と前記２以上の二次側端子との間で、前記高周波絶縁トランスを介して電力の変換を行うように構成されている
   請求項７に記載の電力変換システム。
9. 前記スナバ回路は、前記高周波絶縁トランスに電気的に接続されている
   請求項８に記載の電力変換システム。
10. 前記第１クランプ電圧は、前記第２クランプ電圧よりも高電圧である
    請求項１に記載のスナバ回路。

Images