JP5885073B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5885073B2
JP5885073B2 JP2012067680A JP2012067680A JP5885073B2 JP 5885073 B2 JP5885073 B2 JP 5885073B2 JP 2012067680 A JP2012067680 A JP 2012067680A JP 2012067680 A JP2012067680 A JP 2012067680A JP 5885073 B2 JP5885073 B2 JP 5885073B2
Authority
JP
Japan
Prior art keywords
current
output
phase
detection
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012067680A
Other languages
Japanese (ja)
Other versions
JP2013201814A (en
Inventor
竜也 坂本
竜也 坂本
俊明 井熊
俊明 井熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sinfonia Technology Co Ltd
Original Assignee
Sinfonia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sinfonia Technology Co Ltd filed Critical Sinfonia Technology Co Ltd
Priority to JP2012067680A priority Critical patent/JP5885073B2/en
Publication of JP2013201814A publication Critical patent/JP2013201814A/en
Application granted granted Critical
Publication of JP5885073B2 publication Critical patent/JP5885073B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、直流電力を交流電力に変換するインバータ回路を備える電力変換装置に関する。特に、本発明は、複数のインバータ回路を並列運転可能に構成する電力変換装置に関する。   The present invention relates to a power conversion device including an inverter circuit that converts DC power into AC power. In particular, the present invention relates to a power conversion apparatus configured to be capable of operating a plurality of inverter circuits in parallel.

従来から、直流電源から出力される直流電力を交流に電力変換するための装置として、特許文献1のような電力変換装置が使用されている。この電力変換装置は、スイッチング素子をオン・オフ操作することにより、直流電圧を交流に電力変換する。   Conventionally, as an apparatus for converting DC power output from a DC power source into AC, a power converter as disclosed in Patent Document 1 has been used. This power conversion device converts a DC voltage into an AC power by turning on / off a switching element.

ところで、このような電力変換装置の大容量化に対応する方法として、スイッチング素子自体を大容量化する方法がある。しかし、この電力変換装置に用いられるスイッチング素子にも対応できる容量に限界があり、そのスイッチング素子が対応できる容量を超える大容量化には、この方法は、適用することができない。そこで、この特許文献1のように、電力変換装置は、複数の電力変換装置を並列運転させることにより大容量化に対応している。   By the way, there is a method of increasing the capacity of the switching element itself as a method corresponding to the increase in capacity of such a power conversion device. However, there is a limit to the capacity that can be applied to the switching element used in the power conversion device, and this method cannot be applied to increase the capacity that exceeds the capacity that the switching element can handle. Then, like this patent document 1, the power converter device respond | corresponds to large capacity | capacitance by carrying out the parallel operation of several power converter devices.

この電力変換装置は、直流電力を3相交流電力に変換する2つのインバータ回路と、これらの2つのインバータ回路を相ごとに結合する結合リアクトルと、これらの2つのインバータ回路から出力される出力電流を検出する電流検出回路と、該電流検出回路から検出される検出電流に基づいてこれらの2つのインバータ回路の出力電流を演算する演算部とを備えている。   This power conversion device includes two inverter circuits that convert DC power into three-phase AC power, a combined reactor that couples these two inverter circuits for each phase, and an output current that is output from these two inverter circuits And a calculation unit for calculating the output currents of these two inverter circuits based on the detection current detected from the current detection circuit.

しかし、インバータ回路を並列に接続して運転する際に、それぞれのインバータ回路が出力する出力電圧や位相のずれなどによって、インバータ回路が出力する出力電流のバランスが崩れることがある。このようなときは、すべてのインバータ回路から出力される出力電流が負荷にすべて出力されず、一方のインバータ回路から出力される一部の電流が他方のインバータ回路に出力される。この一方のインバータ回路から他方のインバータ回路に流れる電流は、一般的に横流電流と呼ばれている。この横流電流は、出力電流として利用されないだけでなく、他方のインバータ回路が出力する電流を相殺するように作用してその出力電流を低下させる。よって、この横流電流は、電力変換装置全体の効率を低下させる原因となっている。そのため、インバータ回路間を流れる電流を抑制してこの横流電流を低減するために、インバータ回路間に結合リアクトルが設けられている。   However, when the inverter circuits are connected in parallel and operated, the balance of the output currents output from the inverter circuits may be lost due to the output voltage output from each inverter circuit or a phase shift. In such a case, all output currents output from all inverter circuits are not output to the load, and a part of current output from one inverter circuit is output to the other inverter circuit. The current flowing from one inverter circuit to the other inverter circuit is generally called a cross current. This cross current is not used as an output current, but also acts to cancel the current output by the other inverter circuit, thereby reducing the output current. Therefore, this cross current is a cause of reducing the efficiency of the entire power converter. Therefore, in order to suppress the current flowing between the inverter circuits and reduce the cross current, a coupling reactor is provided between the inverter circuits.

また、1つのインバータ回路から出力される対称3相交流方式の出力電流を検出する出力電流検出方法として、特許文献2に記載されているように、インバータ回路を構成する3相の出力電流のうち2相の出力電流を電流検出部で検出し、検出しなかった1相の出力電流を電流検出部で検出した2相の検出電流から演算で求めるという方法がある。この出力電流検出方法は、インバータ回路の各相の出力電流を合成した結果が零となる法則を利用しており、1つのインバータ回路の出力電流を検出する方法として一般的な方法である。   Further, as an output current detection method for detecting an output current of a symmetrical three-phase alternating current method output from one inverter circuit, as described in Patent Document 2, among the three-phase output currents constituting the inverter circuit There is a method in which a two-phase output current is detected by a current detection unit, and an undetected one-phase output current is calculated from a two-phase detection current detected by the current detection unit. This output current detection method uses the law that the result of combining the output currents of the respective phases of the inverter circuit becomes zero, and is a general method for detecting the output current of one inverter circuit.

そこで、特許文献1のような複数のインバータ回路を並列運転させている電力変換装置において、特許文献2のような出力電流検出方法により出力電流を検出して制御する場合、電流検出部は、一方のインバータ回路を構成する3相の出力電流のうち2相の出力電流に設けられ、他方のインバータ回路を構成する3相の出力電流のうち2相の出力電流に設けられることになる。そして、演算部は、これらの電流検出部が検出した検出電流に基づいて、それぞれのインバータ回路ごとに検出していない1相の出力電流を演算で求める。   Therefore, in a power conversion device in which a plurality of inverter circuits as in Patent Document 1 are operated in parallel, when the output current is detected and controlled by the output current detection method as in Patent Document 2, the current detection unit is The three-phase output currents constituting the inverter circuit are provided for the two-phase output currents, and the three-phase output currents constituting the other inverter circuit are provided for the two-phase output currents. And a calculating part calculates | requires the output current of 1 phase which is not detected for each inverter circuit by calculation based on the detected current which these current detection parts detected.

国際公開第95/ 24069号International Publication No. 95/24069 特開平 9− 23671号公報Japanese Patent Laid-Open No. 9-23671

このようにして求められた出力電流は、これらのインバータ回路間でバランスするように各インバータ回路を制御するための制御量として扱われるが、電流検出部で出力電流を直接検出していない1相の出力電流をそれぞれのインバータ単位で演算することになるため、インバータ回路間の出力電流のバランスを調整するためのアルゴリズムが別途必要となり、これを実現することは極めて困難であった。   The output current thus determined is treated as a control amount for controlling each inverter circuit so as to balance between these inverter circuits, but the current detection unit does not directly detect the output current. Therefore, an algorithm for adjusting the balance of the output current between the inverter circuits is required separately, which is extremely difficult to realize.

これを改善するために、各インバータ回路を構成する3相すべての出力電流を電流検出部で検出して各インバータ回路を制御しても、原理的に含まれるリップル電流や検出誤差に起因して、対称3相交流方式において各相の出力電流を合成した結果が零となるという法則を満足しない。電力変換装置では、このインバータ回路を構成する各相の出力電流を合成した結果が零となるという法則に基づいて出力電流を制御しているため、この検出誤差の影響によりこの法則が満足されないと、制御が不安定になる。   In order to improve this, even if the output current of all three phases constituting each inverter circuit is detected by the current detection unit and each inverter circuit is controlled, the ripple current or detection error included in principle is caused. In the symmetrical three-phase alternating current system, the law that the result of combining the output currents of the respective phases becomes zero is not satisfied. In the power conversion device, the output current is controlled based on the law that the result of synthesizing the output current of each phase constituting the inverter circuit becomes zero. Therefore, this law is not satisfied due to the influence of this detection error. , Control becomes unstable.

よって、本発明は、かかる事情に鑑み、インバータ回路を構成する各相の出力電流を合成した結果が零となるという法則に従って各出力電流を演算することができる電力変換装置を提供することを課題とする。   Therefore, in view of such circumstances, the present invention provides a power converter that can calculate each output current in accordance with the law that the result of synthesizing the output currents of the respective phases constituting the inverter circuit is zero. And

本発明に係る電力変換装置は、直流電力を多相交流電力に変換する2つ以上のインバータ回路と、該2つ以上のインバータ回路から出力される出力電流を検出する電流検出回路と、該電流検出回路から検出される検出電流に基づいて前記2つ以上のインバータ回路の出力電流を制御する制御部とを備える電力変換装置であって、前記電流検出回路は、前記2つ以上のインバータ回路から出力される相のうち、前記出力電流を検出しない1相を除いた残りの相の出力電流を検出する電流検出部を備え、前記制御部は、前記電流検出部で検出される検出電流を合成した合成電流に基づき、すべての相の出力電流の合成電流が零となるように、前記電流検出部で検出されていない1相の出力電流を演算により決定する電流演算部を備えることを特徴とする。   The power conversion device according to the present invention includes two or more inverter circuits that convert DC power into polyphase AC power, a current detection circuit that detects an output current output from the two or more inverter circuits, and the current And a control unit that controls output currents of the two or more inverter circuits based on a detection current detected from the detection circuit, wherein the current detection circuit includes the two or more inverter circuits. A current detection unit that detects the output current of the remaining phases excluding one phase that does not detect the output current among the output phases is provided, and the control unit combines the detection currents detected by the current detection unit A current calculation unit that determines, by calculation, an output current of one phase that is not detected by the current detection unit, so that a combined current of output currents of all phases becomes zero based on the combined current To.

かかる構成によれば、電流演算部は、すべての相の出力電流を合成した合成電流が零となるように、電流検出部で検出しない1相の出力電流を演算する。つまり、電流演算部は、横流電流や検出誤差などに起因して、インバータ回路における各相の出力電流を合成した結果が零となるという法則の成立の障害となる障害電流を、電流検出部で検出されていない1相の出力電流に含めるように演算する。そのため、この法則が成立する。そして、このようにして2以上のインバータ回路におけるすべての相の出力電流のうち1相の出力電流を電流検出部で検出することなく、電流演算部により演算することにより求めることができる。また、電流検出回路は、1相分の電流検出部を減らすことができるため、各相に電流検出部を設けた場合と比較して、電力変換装置を安価にすることができる。   According to such a configuration, the current calculation unit calculates a one-phase output current that is not detected by the current detection unit so that a combined current obtained by combining the output currents of all phases becomes zero. In other words, the current calculation unit causes the current detection unit to generate a fault current that obstructs the establishment of the law that the result of combining the output current of each phase in the inverter circuit becomes zero due to a cross current or a detection error. Calculation is made so that it is included in the output current of one phase that is not detected. Therefore, this law is established. In this way, the output current of one phase among the output currents of all phases in the two or more inverter circuits can be obtained by calculating with the current calculation unit without detecting with the current detection unit. In addition, since the current detection circuit can reduce the current detection unit for one phase, the power conversion device can be made cheaper than when a current detection unit is provided for each phase.

また、本発明に係る電力変換装置は、直流電力を3相交流電力に変換する2つのインバータ回路と、該2つのインバータ回路から出力される出力電流を検出する電流検出回路と、該電流検出回路から検出される検出電流に基づいて前記2つのインバータ回路の出力電流を制御する制御部とを備える電力変換装置であって、前記電流検出回路は、前記2つのインバータ回路から出力される6相のうち、前記出力電流を検出しない1相を除いた残りの5相の出力電流を検出する電流検出部を備え、前記制御部は、前記電流検出部で検出される5相の検出電流を合成した合成電流に基づき、すべての6相の出力電流の合成電流が零となるように、前記電流検出部で検出されていない1相の出力電流を演算により決定する電流演算部を備えることを特徴とする。   The power converter according to the present invention includes two inverter circuits that convert DC power into three-phase AC power, a current detection circuit that detects an output current output from the two inverter circuits, and the current detection circuit. And a control unit that controls the output currents of the two inverter circuits based on the detected current detected from the two inverter circuits, wherein the current detection circuit is a six-phase output from the two inverter circuits. Among them, a current detection unit that detects the remaining five-phase output current except one phase that does not detect the output current is provided, and the control unit combines the five-phase detection currents detected by the current detection unit. A current calculation unit is provided that determines, by calculation, one-phase output current that is not detected by the current detection unit, so that the combined current of all six-phase output currents becomes zero based on the combined current. To.

かかる構成によれば、2つのインバータ回路から出力される6相の出力電流うち1相の出力電流は、電流検出部で直接検出することなく、電流演算部により演算することにより求めることができる。よって、電流検出回路は、1相分の電流検出部を減らすことができるため、各相に電流検出部を設けた場合と比較して、電力変換装置を安価にすることができる。   According to such a configuration, one-phase output current out of the six-phase output currents output from the two inverter circuits can be obtained by calculating with the current calculation unit without directly detecting with the current detection unit. Therefore, since the current detection circuit can reduce the current detection unit for one phase, the power conversion device can be made cheaper than in the case where a current detection unit is provided for each phase.

以上の如く、本発明に係る電力変換装置によれば、インバータ回路を構成する各相の出力電流を合成した結果が零となるという法則に従って各出力電流を演算することができるという優れた効果を奏する。   As described above, according to the power conversion device of the present invention, the excellent effect that each output current can be calculated according to the law that the result of combining the output currents of the respective phases constituting the inverter circuit becomes zero. Play.

図1は、本発明の一実施形態に係るインバータ回路の全体回路図である。FIG. 1 is an overall circuit diagram of an inverter circuit according to an embodiment of the present invention. 図2は、同実施形態に係るインバータ回路の制御部を表したブロック図である。FIG. 2 is a block diagram illustrating a control unit of the inverter circuit according to the embodiment. 図3は、他の実施形態に係るインバータ回路の制御部を表したブロック図である。FIG. 3 is a block diagram illustrating a control unit of an inverter circuit according to another embodiment.

本発明の一実施形態に係る電力変換装置について、図1及び図2を参酌しつつ説明する。まず、同実施形態に係る電力変換装置1の構成について、説明する。   A power converter according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. First, the configuration of the power conversion device 1 according to the embodiment will be described.

電力変換装置1は、図1に示すように、3相交流電力を供給する交流電源2と、1以上の3相交流の負荷3と、該負荷3に供給する目標出力電流を該電力変換装置1に対して指令する目標出力電流指令部4とに接続される。なお、目標出力電流は、電力変換装置1から出力される出力電流をdq座標変換したd軸目標出力電流Id_ref及びq軸目標出力電流Iq_refから構成される(図2参照)。 As shown in FIG. 1, the power conversion device 1 includes an AC power source 2 that supplies three-phase AC power, one or more three-phase AC loads 3, and a target output current that is supplied to the load 3. 1 is connected to a target output current command unit 4 for commanding 1. The target output current is composed of a d-axis target output current I d _ ref and a q-axis target output current I q _ ref obtained by dq coordinate conversion of the output current output from the power converter 1 (see FIG. 2). .

電力変換装置1は、交流電源2から入力される交流電力を電力変換する2つ以上の電力変換ユニット10,11と、該電力変換ユニット10,11を結合する結合リアクトル12と、電力変換ユニット10,11から出力される出力電流Iu1,Iv1,Iw1,Iu2,Iv2,Iw2(以下、「Iu1,…」と略する)のうち一部の出力電流を検出する電流検出回路13と、電流検出回路13から検出される検出電流Iu1_det,Iv1_det,Iw1_det,Iu2_det,Iw2_det(以下、「Iu1_det,…」と略する)に基づいて電力変換ユニット10,11の出力電流Iu1,…を制御する制御部14とを備える。電力変換ユニット10,11は、本実施形態では、2つである例を説明する。そこで、本明細書では、これらの電力変換ユニットを「第1及び第2の電力変換ユニット10,11」と呼ぶ。 The power conversion apparatus 1 includes two or more power conversion units 10 and 11 that convert AC power input from an AC power supply 2, a combined reactor 12 that couples the power conversion units 10 and 11, and a power conversion unit 10. , 11 output current I u1 , I v1 , I w1 , I u2 , I v2 , I w2 (hereinafter abbreviated as “I u1,. Circuit 13 and detection currents I u1 — det , I v1 — det , I w1 — det , I u2 — det , I w2 — det (hereinafter referred to as “I u1 — det ,. And a control unit 14 for controlling the output currents I u1,. In the present embodiment, an example in which there are two power conversion units 10 and 11 will be described. Therefore, in the present specification, these power conversion units are referred to as “first and second power conversion units 10 and 11”.

第1の電力変換ユニット10は、交流電源2から入力される交流電力を整流する整流回路100と、該整流回路100から出力される直流電力を平滑化する平滑化回路101と、該平滑化回路101から入力される直流電力を多相交流電力に変換する第1のインバータ回路102とを備える。   The first power conversion unit 10 includes a rectifier circuit 100 that rectifies AC power input from the AC power supply 2, a smoothing circuit 101 that smoothes DC power output from the rectifier circuit 100, and the smoothing circuit. And a first inverter circuit 102 that converts the DC power input from 101 into multiphase AC power.

第2の電力変換ユニット11は、整流回路100から出力される直流電力を平滑化する平滑化回路110と、該平滑化回路110から入力される直流電力を多相交流電力に変換する第2のインバータ回路111とを備える。   The second power conversion unit 11 includes a smoothing circuit 110 that smoothes the DC power output from the rectifier circuit 100, and a second power that converts the DC power input from the smoothing circuit 110 into multiphase AC power. And an inverter circuit 111.

整流回路100は、交流電力を整流する整流素子を用いて、交流電源2から入力される交流電力を直流電力に変換する。この整流回路100は、複数の整流ダイオードを組み合わせて整流する。なお、整流回路100は、スイッチング素子をスイッチング制御して整流する制御整流回路であってもよい。   The rectifier circuit 100 converts AC power input from the AC power source 2 into DC power using a rectifying element that rectifies AC power. The rectifier circuit 100 rectifies by combining a plurality of rectifier diodes. Note that the rectifier circuit 100 may be a control rectifier circuit that performs rectification by switching the switching element.

平滑化回路101,110は、整流回路100から入力される入力電圧に含まれるスイッチングリプルを減衰させて平滑化する。平滑化回路101,110は、整流回路100の出力側に並列に接続される平滑化コンデンサである。この平滑化コンデンサは、具体的には、電解コンデンサである。   The smoothing circuits 101 and 110 attenuate and smooth the switching ripple included in the input voltage input from the rectifier circuit 100. The smoothing circuits 101 and 110 are smoothing capacitors connected in parallel to the output side of the rectifier circuit 100. This smoothing capacitor is specifically an electrolytic capacitor.

第1及び第2のインバータ回路102,111は、整流回路100から入力される直流電力を交流電力に変換する。これらのインバータ回路102,111は、目標出力電流指令部4からゲートに入力されるPWM信号に基づいて出力電圧を変換する。   The first and second inverter circuits 102 and 111 convert the DC power input from the rectifier circuit 100 into AC power. These inverter circuits 102 and 111 convert the output voltage based on the PWM signal input from the target output current command unit 4 to the gate.

結合リアクトル12は、第1及び第2の電力変換ユニット10,11の各インバータ回路102,111から出力される出力相を結合する。結合リアクトル12は、各インバータ回路102,111に共通する出力相同士をリアクトルを介して接続する。そして、結合リアクトル12は、第1及び第2の電力変換ユニット10,11から出力される出力電圧の電圧差をこのリアクトルで分圧し、第1及び第2の電力変換ユニット10,11間に流れる横流電流を抑制する。   The coupling reactor 12 combines the output phases output from the inverter circuits 102 and 111 of the first and second power conversion units 10 and 11. The coupling reactor 12 connects output phases common to the inverter circuits 102 and 111 via the reactor. The combined reactor 12 divides the voltage difference between the output voltages output from the first and second power conversion units 10 and 11 by this reactor and flows between the first and second power conversion units 10 and 11. Suppresses the cross current.

電流検出回路13は、第1及び第2の電力変換ユニット10,11から出力される出力相のうち、出力電流を検出しない1相を除いた残りの相の出力電流Iu1,…,Iu2,Iw2を検出する電流検出部130〜134を備える。この電流検出回路13が検出する検出電流Iu1_det,…は、第1のインバータ回路102の出力側のすべてのu1相,v1相及びw1相の出力電流Iu1,Iv1,Iw1と、第2のインバータ回路111の出力側のv2相を除くu2相及びw2相の出力電流Iu2,Iw2とを検出したものである。つまり、電流検出回路13は、第1及び第2の電力変換ユニット10,11から出力される6相の出力電流Iu1,…のうち5相の出力電流Iu1,…,Iu2,Iw2を検出する回路である。第2のインバータ回路111の出力側のv2相の出力電流Iv2は、電流検出回路13では検出していない。このv2相の出力電流Iv2は、制御部14で演算によって求められる。 The current detection circuit 13 outputs the output currents I u1 ,..., I u2 of the remaining phases excluding one phase that does not detect the output current among the output phases output from the first and second power conversion units 10 and 11. , I w2 are provided. The detection currents I u1 _ det ,... Detected by the current detection circuit 13 are all u1 phase, v1 phase and w1 phase output currents I u1 , I v1 , I w1 on the output side of the first inverter circuit 102. The output currents I u2 and I w2 of the u2 phase and the w2 phase excluding the v2 phase on the output side of the second inverter circuit 111 are detected. That is, the current detection circuit 13 includes five-phase output currents I u1 ,..., I u2 , I w2 among the six-phase output currents I u1 ,... Output from the first and second power conversion units 10 and 11. Is a circuit for detecting The current detection circuit 13 does not detect the v2-phase output current I v2 on the output side of the second inverter circuit 111. The v2-phase output current I v2 is obtained by calculation in the control unit 14.

電流検出部130〜134は、一次電流をこれに比例する二次電流に変成して出力する計器用変成器である。電流検出部130〜134は、出力相ごとに独立して取り付けられる構造を有している。つまり、電流検出部130〜134は、検出したい出力相1相あたり1つ取り付けられる。   The current detection units 130 to 134 are instrument transformers that convert a primary current into a secondary current proportional thereto and output the secondary current. The current detection units 130 to 134 have a structure that is independently attached to each output phase. That is, one current detector 130 to 134 is attached per output phase to be detected.

制御部14は、図1に示すように、目標出力電流指令部4から目標出力電流が入力される目標出力電流入力部140と、該目標出力電流入力部140から入力される目標出力電流を各電力変換ユニット10,11に分割する目標出力電流分割部141と、電流検出回路13から検出電流Iu1_det,…が入力される検出電流入力部142,143と、電流検出回路13で検出されていない出力電流Iv2を演算する電流演算部144と、検出電流Iu1_det,…に基づいて該電力変換ユニット10,11から目標出力電流が出力されるようにフィードバック制御する第1〜第3のフィードバック制御部145〜147と、該第1〜第3のフィードバック制御部145〜147の補償量に基づいてPWM制御のデューティ比を決定し、そのデューティ比に基づいて各インバータ回路102,111を駆動制御するPWM制御部148,149とを備える。 As shown in FIG. 1, the control unit 14 sets a target output current input unit 140 to which a target output current is input from the target output current command unit 4 and a target output current input from the target output current input unit 140. The target output current dividing unit 141 that divides the power conversion units 10 and 11, the detection current input units 142 and 143 that receive the detection currents I u1 _ det ,... From the current detection circuit 13, and the current detection circuit 13. Current calculation unit 144 that calculates the output current I v2 that is not, and first to first feedback control that outputs the target output current from the power conversion units 10 and 11 based on the detection currents I u1 — det ,. 3 to determine the duty ratio of the PWM control based on the compensation amounts of the feedback control units 145 to 147 and the first to third feedback control units 145 to 147. And a PWM control unit 148, 149 for driving and controlling the respective inverter circuits 102 and 111 based on the ratio.

目標出力電流入力部140は、目標出力電流指令部4から目標出力電流を受け付ける入力インターフェースである。   The target output current input unit 140 is an input interface that receives the target output current from the target output current command unit 4.

目標出力電流分割部141は、受信した目標出力電流を各インバータ回路102,111で分割する数で割算する割算器である。第1及び第2のインバータ回路102,111は、同一容量であり、2つである。よって、目標出力電流分割部141は、第1及び第2のインバータ回路102,111に対して目標出力電流が均等に分割されるように、目標出力電流を2で割算する。   The target output current dividing unit 141 is a divider that divides the received target output current by the number divided by the inverter circuits 102 and 111. The first and second inverter circuits 102 and 111 have the same capacity and two. Therefore, the target output current dividing unit 141 divides the target output current by 2 so that the target output current is equally divided with respect to the first and second inverter circuits 102 and 111.

検出電流入力部142,143は、電流検出回路13から出力電流Iu1,…,Iu2,Iw2を検出している検出相の検出電流Iu1_det,…を受け付ける入力インターフェースである。一方の検出電流入力部142は、電流検出回路13から第1の電力変換ユニット10側のu1相,v1相及びw1相からなる検出相から検出された検出電流Iu1_det,Iv1_det,Iw1_detが入力される。他方の検出電流入力部143は、電流検出回路13から第2の電力変換ユニット11側のu2相及びw2相からなる検出相から検出された検出電流Iu2_det,Iw2_detが入力される。本明細書では、一方の検出電流入力部142を「第1の検出電流入力部142」と呼び、他方の検出電流入力部143を「第2の検出電流入力部143」と呼ぶ。 Detecting current input 142 and 143, the output current I u1 from the current detection circuit 13, ..., I u2, detection of the detection phase is detecting the I w2 current I u1 _ det, is an input interface for accepting .... One detection current input unit 142 detects detection currents I u1 _ det and I v1 _ det detected from the detection phase consisting of the u1 phase, the v1 phase, and the w1 phase on the first power conversion unit 10 side from the current detection circuit 13. , I w1 — det is input. The other detection current input unit 143 receives the detection currents I u2 _ det and I w2 _ det detected from the detection phase composed of the u2 phase and the w2 phase on the second power conversion unit 11 side from the current detection circuit 13. The In the present specification, one detection current input unit 142 is referred to as a “first detection current input unit 142”, and the other detection current input unit 143 is referred to as a “second detection current input unit 143”.

電流演算部144は、検出相の検出電流Iu1_det,…を合成した合成検出電流に基づき、すべての相の出力電流Iu1,…の合成電流が零となるように、電流検出部130〜134で検出されていない出力電流Iv2を演算する。 The current calculation unit 144 is based on the combined detection current obtained by combining the detection currents I u1 — det ,... Of the detection phase, so that the combined current of the output currents I u1,. The output current I v2 that is not detected in ~ 134 is calculated.

電流演算部144は、第1のインバータ回路102の出力側のすべての相の検出電流Iu1_det,Iv1_det,Iw1_detを第1の加算検出電流として加算する第1の加算器1440と、第2のインバータ回路111の出力側の検出されたすべての相の検出電流Iu2_det,Iw2_det及び第1の加算検出電流を第2の加算検出電流として加算する第2の加算器1441と、第2の加算検出電流の正(+)符号若しくは負(−)符号を反転させたv2相演算電流Iu1_calを出力する符号変換器1442とを備える。 Current calculation unit 144, a first adder for adding the detected current I u1 _ det of all phases of the output of the first inverter circuit 102, I v1 _ det, the I w1 _ det as a first summing detection current The first detection current I u2 _ det , I w2 _ det and the first addition detection current of all phases detected on the output side of the second inverter circuit 111 are added as the second addition detection current. 2 and an adder 1441, and a sign converter 1442 that outputs a v2-phase operation current I u1 — cal obtained by inverting the positive (+) sign or the negative (−) sign of the second addition detection current.

第1及び第2のフィードバック制御部145,146は、第1及び第2のインバータ回路102,111にそれぞれ対応させて設けられている。第1及び第2のフィードバック制御部145,146は、第1及び第2のインバータ回路102,111から出力される出力電流Iu1,…と目標出力電流との補償量を算出する。 The first and second feedback control units 145 and 146 are provided corresponding to the first and second inverter circuits 102 and 111, respectively. The first and second feedback control units 145 and 146 calculate a compensation amount between the output currents I u1 ,... Output from the first and second inverter circuits 102 and 111 and the target output current.

第3のフィードバック制御部147は、第1のフィードバック制御部145と第2のフィードバック制御部146とが算出する補償量をバランスするように、第2のフィードバック制御部146の補償量を算出する。   The third feedback control unit 147 calculates the compensation amount of the second feedback control unit 146 so as to balance the compensation amounts calculated by the first feedback control unit 145 and the second feedback control unit 146.

第1及び第2のPWM制御部148,149は、それぞれ第1及び第2のインバータ回路102,111のゲートに3相出力電圧Vu1*,Vv1*,Vw1*,Vu2**,Vv2**,Vw2**に基づくPWM信号を入力する。 The first and second PWM control units 148 and 149 are respectively connected to the gates of the first and second inverter circuits 102 and 111 with three-phase output voltages V u1 * , V v1 * , V w1 * , V u2 ** , A PWM signal based on V v2 ** and V w2 ** is input.

次に、同実施形態に係る電力変換装置1の第1〜第3のフィードバック制御部145,146,147について、図2のブロック図を参酌しつつ詳細に説明する。   Next, the first to third feedback control units 145, 146, and 147 of the power conversion device 1 according to the embodiment will be described in detail with reference to the block diagram of FIG.

まず、第1及び第2のフィードバック制御部145,146は、目標出力電流分割部141を介して目標出力電流入力部140に接続されている。そして、第1及び第2のフィードバック制御部145,146のそれぞれには、目標出力電流入力部140から目標出力電流分割部141によって分割された目標出力電流が入力される。   First, the first and second feedback control units 145 and 146 are connected to the target output current input unit 140 via the target output current dividing unit 141. The target output current divided by the target output current dividing unit 141 is input from the target output current input unit 140 to each of the first and second feedback control units 145 and 146.

第1フィードバック制御部145には、更に、第1の検出電流入力部142から、第1のインバータ回路102のu1相,v1相及びw1相から検出された検出電流Iu1_det,Iv1_det,Iw1_detが入力される。そして、第1のフィードバック制御部145は、検出電流Iu1_det,Iv1_det,Iw1_detをdq座標系に座標変換する2相3相変換器1450と、目標出力電流からdq座標変換された検出電流Iu1_det,Iv1_det,Iw1_detを減算する減算器1451と、目標出力電流からの検出電流の誤差に基づいてPI(比例積分)制御を行うPI制御器1452と、PI制御器1452に基づくd軸出力電圧及びq軸出力電圧を3相交流電圧Vu1*,Vv1*,Vw1*に変換する3相2相変換器1453とを備える。 The first feedback control unit 145 further includes detection currents I u1 _ det and I v1 _ detected from the u1 phase, the v1 phase, and the w1 phase of the first inverter circuit 102 from the first detection current input unit 142. det and I w1 — det are input. The first feedback control unit 145 includes a two-phase three-phase converter 1450 that performs coordinate conversion of the detected currents I u1 — det , I v1 — det , and I w1 — det into the dq coordinate system, and a dq coordinate from the target output current. converted detected current I u1 _ det, I v1 _ det, I a subtracter 1451 for subtracting w1 _ det, PI controller for performing PI (proportional integral) control based on the error of the detected current from the target output current 1452 and a three-phase two-phase converter 1453 that converts the d-axis output voltage and the q-axis output voltage based on the PI controller 1452 into three-phase AC voltages V u1 * , V v1 * , V w1 * .

第2フィードバック制御部146にも、更に、第2の検出電流入力部143から、第2のインバータ回路111のu2相及びw2相から検出された検出電流Iu2_det,Iw2_detが入力されるとともに、電流演算部144で演算されたv2相演算電流Iv1_calが入力される。そして、第2のフィードバック制御部146は、検出電流Iu2_det,Iw2_det及び演算電流Iv2_calをdq座標系に座標変換する2相3相変換器1460と、目標出力電流からdq座標変換された検出電流Iu2_det,Iw2_det及び演算電流Iv2_calを減算する減算器1461と、目標出力電流からの検出電流の誤差に基づいてPI(比例積分)制御を行うPI制御器1462と、PI制御器1462に基づくd軸出力電圧及びq軸出力電圧を3相交流電圧Vu2*,Vv2*,Vw2*に変換する3相2相変換器1463とを備える。 The second feedback control unit 146 also receives detection currents I u2 _ det and I w2 _ det detected from the u2 phase and the w2 phase of the second inverter circuit 111 from the second detection current input unit 143. At the same time, the v2-phase calculation current I v1 — cal calculated by the current calculation unit 144 is input. Then, the second feedback control unit 146 includes a two-phase three-phase converter 1460 that performs coordinate conversion of the detection currents I u2 — det , I w2 — det and the calculation current I v2 — cal into the dq coordinate system, and a target output current. A subtractor 1461 for subtracting the detection currents I u2 _ det , I w2 _ det and the calculation current I v2 _ cal after the dq coordinate conversion, and PI (proportional integration) control based on the error of the detection current from the target output current A PI controller 1462 for performing, and a three-phase two-phase converter 1463 for converting the d-axis output voltage and the q-axis output voltage based on the PI controller 1462 into three-phase AC voltages V u2 * , V v2 * , V w2 * Prepare.

第3のフィードバック制御部147は、第1のインバータ回路102側の検出電流Iu1_det,Iv1_det,Iw1_detから第2のインバータ回路111側の検出電流Iu2_det,Iw2_det及び演算電流Iv2_calを減算する減算器1470と、第1のインバータ回路102側の検出電流からの第2のインバータ回路111側の検出電流の誤差に基づいてPI(比例積分)制御を行うPI制御器1471と、該PI制御器1471に基づく3相出力電圧Vu2*,Vv2*,Vw2*にPI制御器1452,1462に基づく3相出力電圧Vu2**,Vv2**,Vw2**を加算する加算器1472とを備える。 The third feedback control unit 147 detects the detected currents I u2 _ det , I on the second inverter circuit 111 side from the detected currents I u1 _ det , I v1 _ det , I w1 _ det on the first inverter circuit 102 side. a subtracter 1470 for subtracting w2 _ det and operation current I v2 _ cal, based on the error of the second inverter circuit 111 side of the detected current from the detection current of the first inverter circuit 102 side PI (proportional integral) A PI controller 1471 that performs control, and a three-phase output voltage V u2 * , V v2 * , V w2 * based on the PI controller 1471 to a three-phase output voltage V u2 ** , V based on the PI controller 1452, 1462 and an adder 1472 for adding v2 ** and Vw2 ** .

次に、同実施形態に係る電力変換装置1の動作について、図1及び図2を参酌しつつ説明する。   Next, operation | movement of the power converter device 1 which concerns on the embodiment is demonstrated, referring FIG.1 and FIG.2.

まず、図2に示すように、制御部14の目標出力電流入力部140が目標出力電流指令部4から目標出力電流を受信すると、各インバータ回路102,111は、第1及び第2の電力変換ユニット10,11の出力電流Iu1,…の合成電流が目標出力電流となるように駆動制御される。 First, as shown in FIG. 2, when the target output current input unit 140 of the control unit 14 receives the target output current from the target output current command unit 4, each of the inverter circuits 102 and 111 performs first and second power conversions. Drive control is performed so that a combined current of the output currents I u1 ,... Of the units 10 and 11 becomes a target output current.

つまり、目標出力電流入力部140は、受信した目標出力電流のd軸目標出力電流Id_ref及びq軸目標出力電流Iq_refを目標出力電流分割部141に入力する。目標出力電流分割部141では、入力されたd軸目標出力電流Id_ref及びq軸目標出力電流Iq_refを、第1及び第2のインバータ回路102,111間で出力電流Iu1,…が平衡するように分割する。そして、目標出力電流分割部141は、この分割された目標出力電流を各インバータ回路102,111の減算器1451,1461に入力する。 That is, the target output current input unit 140 inputs the d-axis target output current I d — ref and the q-axis target output current I q — ref of the received target output current to the target output current dividing unit 141. The target output current division section 141, the inputted d-axis target output current I d _ a ref and the q-axis target output current I q _ ref, the output current I u1 between the first and second inverter circuits 102 and 111, Split so that… are balanced. Then, the target output current dividing unit 141 inputs the divided target output current to the subtracters 1451 and 1461 of the inverter circuits 102 and 111, respectively.

一方、電流検出回路13では、第1及び第2のインバータ回路102,111の検出相の検出電流Iu1_det,…が検出されている。そして、電流検出部130〜134は、検出した検出電流Iu1_det,…を第1及び第2の検出電流入力部142,143に入力する。 On the other hand, the current detection circuit 13 detects the detection currents I u1 — det ,... Of the detection phases of the first and second inverter circuits 102 and 111. Then, the current detection units 130 to 134 input the detected detection currents I u1 _ det ,... To the first and second detection current input units 142 and 143.

第1の検出電流入力部142は、第1のインバータ回路102から検出した検出電流Iu1_det,Iv1_det,Iw1_detを、電流演算部144と、第1及び第3のフィードバック制御部145,147とに入力する。 First detection current input unit 142, the detected current I u1 _ det detected from the first inverter circuit 102, I v1 _ det, the I w1 _ det, the current calculator 144, the first and third feedback Input to the control units 145 and 147.

第2の検出電流入力部143は、第2のインバータ回路111から検出した検出電流Iu2_det,Iw2_detを、電流演算部144と、第2及び第3のフィードバック制御部146,147とに入力する。 Second detection current input unit 143, the detected current I u2 _ det detected from the second inverter circuit 111, the I w2 _ det, the current calculator 144, the second and third feedback control unit 146, 147 And enter.

電流演算部144は、第1の検出電流入力部142から入力された検出電流Iu1_det,Iv1_det,Iw1_detを第1の加算器1440で加算する。そして、電流演算部144は、この第1の加算器1440で加算された第1の加算検出電流と、第2の検出電流入力部143から入力された検出電流Iu2_det,Iw2_detを第2の加算器1441で加算する。この第2の加算器1441で加算された第2の加算検出電流は、符号変換器1442でその符号が反転される。この符号が反転された第2の加算検出電流が電流検出回路13で検出されなかったv2相の演算電流Iv2_calである。 Current calculation section 144 adds the first detection current is input from the input unit 142 the detected current I u1 _ det, I v1 _ det, the I w1 _ det in the first adder 1440. Then, the current calculation unit 144 includes the first addition detection current added by the first adder 1440 and the detection currents I u2 _ det and I w2 _ det input from the second detection current input unit 143. Are added by the second adder 1441. The sign of the second addition detection current added by the second adder 1441 is inverted by the sign converter 1442. The second addition detection current with the sign inverted is the v2-phase operation current I v2 — cal that was not detected by the current detection circuit 13.

第1及び第2のフィードバック制御部145,146は、検出された各インバータ回路102,111の検出電流Iu1_det,…及び演算電流Iv2_calを3相2相変換器1450,1460でそれぞれ2相のdq座標変換する。減算器1451,1461がd軸目標出力電流Id_ref及びq軸目標出力電流Iq_refから、dq座標変換されたd軸検出電流及びq軸検出電流を減算する。そして、PI制御器1452,1462が目標出力電流値からの検出電流の誤差に基づいてPI(比例積分)制御を行う。そして、3相2相変換器1453,1463は、PI制御器1452,1462が出力したd軸出力電圧及びq軸出力電圧を3相交流電圧Vu1*,Vv1*,Vw1*,Vu2**,Vv2**,Vw2**に変換する。 The first and second feedback control units 145 and 146 convert the detected currents I u1 _ det ,... Of the detected inverter circuits 102 and 111 and the calculation current I v2 _ cal by three-phase two-phase converters 1450 and 1460, respectively. Two-phase dq coordinate transformation is performed for each. The subtracters 1451 and 1461 subtract the d-axis detection current and the q-axis detection current that have been converted from the dq coordinate from the d-axis target output current I d — ref and the q-axis target output current I q — ref . Then, the PI controllers 1452 and 1462 perform PI (proportional integration) control based on the error of the detected current from the target output current value. The three-phase to two-phase converters 1453 and 1463 convert the d-axis output voltage and q-axis output voltage output from the PI controllers 1452 and 1462 into three-phase AC voltages V u1 * , V v1 * , V w1 * , V u2. Convert to ** , V v2 ** , V w2 ** .

第3のフィードバック制御部147は、第1のインバータ回路102の検出電流Iu1_det,Iv1_det,Iw1_detから第2のインバータ回路111の検出電流Iu2_det,Iw2_det及び演算電流Iv2_calを減算器1470で減算する。そして、PI制御器1471が第1のインバータ回路102の検出電流からの第2のインバータ回路111の検出電流の誤差に基づいてPI(比例積分)制御を行う。そして、加算器1472は、PI制御器1471が出力した出力電圧と、第2のフィードバック制御部146が出力した補償量としての出力電圧Vu2*,Vv2*,Vw2*とを加算する。 The third feedback control unit 147, the detected current I u1 _ det of the first inverter circuit 102, I v1 _ det, the detected current I u2 _ det from I w1 _ det second inverter circuit 111, I w2 _ The subtractor 1470 subtracts det and the operation current I v2 — cal . Then, the PI controller 1471 performs PI (proportional integration) control based on the error of the detection current of the second inverter circuit 111 from the detection current of the first inverter circuit 102. Then, the adder 1472 adds the output voltage output from the PI controller 1471 and the output voltages V u2 * , V v2 * , and V w2 * as the compensation amounts output from the second feedback control unit 146.

この第1のフィードバック制御部145から出力された補償量としての出力電圧Vu1*,Vv1*,Vw1*は、第1のPWM制御部148に入力され、第1のインバータ回路102を駆動制御する。一方、第3のフィードバック制御部147から出力された補償量としての出力電圧Vu2**,Vv2**,Vw2**は、第2のPWM制御部149に入力され、第2のインバータ回路111を駆動制御する。よって、第2のインバータ回路111の出力電流は、第1のインバータ回路102の出力電流に一致するように駆動制御される。 The output voltages V u1 * , V v1 * , and V w1 * as compensation amounts output from the first feedback control unit 145 are input to the first PWM control unit 148 to drive the first inverter circuit 102. Control. On the other hand, the output voltages V u2 ** , V v2 ** , and V w2 ** as compensation amounts output from the third feedback control unit 147 are input to the second PWM control unit 149, and the second inverter The circuit 111 is driven and controlled. Thus, the output current of the second inverter circuit 111 is drive-controlled so as to match the output current of the first inverter circuit 102.

このようにして、電流演算部144は、すべての相の出力電流Iu1,…の合成電流が零となるように、電流検出部130〜134で検出しない1相の出力電流Iv2を演算する。つまり、電流演算部144は、横流電流や検出誤差による誤差電流などに起因して、第1及び第2のインバータ回路102,111における各相u1,…の出力電流Iu1,…を合成した結果が零となるという法則の成立の障害となる障害電流を、電流検出部130〜134で検出されていない1相の出力電流Iv2に含めるように演算する。そのため、この法則が成立する。 In this way, the current calculation unit 144 calculates the one-phase output current I v2 that is not detected by the current detection units 130 to 134 so that the combined current of the output currents I u1 ,. . That is, the current calculation unit 144 synthesizes the output currents I u1 ,... Of the respective phases u1,... In the first and second inverter circuits 102, 111 due to a cross current or an error current due to a detection error. Is calculated so as to be included in the one-phase output current I v2 that is not detected by the current detectors 130 to 134. Therefore, this law is established.

しかし、従来技術のように第1及び第2のインバータ回路102,111の3相の出力電流のうち2相の出力電流を検出し、検出していない残りの出力電流を演算にてそれぞれ独立して求めると、第1のインバータ回路102と第2のインバータ回路111との間を流れる横流電流や誤差電流により、この法則が成立しない。また、第1及び第2のインバータ回路102,111のすべての出力電流を検出すると、誤差電流により、この法則が成立しない。   However, as in the prior art, the two-phase output current is detected among the three-phase output currents of the first and second inverter circuits 102 and 111, and the remaining output currents that are not detected are independently calculated. Therefore, this law is not established by the cross current and error current flowing between the first inverter circuit 102 and the second inverter circuit 111. Further, when all output currents of the first and second inverter circuits 102 and 111 are detected, this law is not established due to an error current.

本実施形態に係る電力変換装置1では、第1及び第2のインバータ回路102,111における各相u1,…の出力電流Iu1,…を合成した結果が零となるという法則が成立するため、2つのインバータ回路102,111から出力される6相の出力電流Iu1,…のうち1相の出力電流Iv2は、電流検出部130〜134で直接検出することなく、電流演算部144により演算することにより求めることができる。また、電流検出回路13は、1相分の電流検出部130〜134を減らすことができるため、各相に電流検出部130〜134を設けた場合と比較して、電力変換装置1を安価にすることができる。 In the power conversion device 1 according to the present embodiment, the law that the result of combining the output currents I u1 ,... Of the respective phases u1, ... in the first and second inverter circuits 102, 111 is zero is established. Of the six-phase output currents I u1 ,... Output from the two inverter circuits 102 and 111, the one-phase output current I v2 is calculated by the current calculation unit 144 without being directly detected by the current detection units 130 to 134. Can be obtained. Moreover, since the current detection circuit 13 can reduce the current detection units 130 to 134 for one phase, the power conversion device 1 can be made cheaper than when the current detection units 130 to 134 are provided for each phase. can do.

また、第1及び第2のインバータ回路102,111を単体で動作させても、第3のフィードバック制御部147が第1及び第2のインバータ回路102,111から出力される出力電流が一致するように第1及び第2のインバータ回路102,111のゲートに入力するPMW信号を制御している。そのため、第1及び第2のインバータ回路102,111から出力される出力電流は、バランスが取られており、出力波形が崩れないように制御されている。   Further, even if the first and second inverter circuits 102 and 111 are operated alone, the third feedback control unit 147 matches the output currents output from the first and second inverter circuits 102 and 111. The PMW signal input to the gates of the first and second inverter circuits 102 and 111 is controlled. Therefore, the output currents output from the first and second inverter circuits 102 and 111 are balanced and controlled so that the output waveform does not collapse.

その他、各部の具体的構成についても上記実施形態に限られるものではなく、本発明の主旨を逸脱しない範囲で様々変更が可能である。   In addition, the specific configuration of each part is not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention.

上記実施形態に係る電力変換装置1は、第1のインバータ回路102の3相交流電流を目標値として、第2のインバータ111の出力電流を補償する第3のフィードバック制御部147を備える例を説明したが、これに限定されるものではない。例えば、電力変換装置は、図3に示すように、各インバータ回路にそれぞれの3相交流電流を目標値として、それぞれのインバータ回路の出力電流を補償する第3のフィードバック制御部147A,147Bであってもよい。   The power conversion device 1 according to the embodiment described above includes an example including a third feedback control unit 147 that compensates for the output current of the second inverter 111 using the three-phase alternating current of the first inverter circuit 102 as a target value. However, the present invention is not limited to this. For example, as shown in FIG. 3, the power conversion device includes third feedback control units 147A and 147B that compensate the output current of each inverter circuit using each three-phase alternating current as a target value for each inverter circuit. May be.

第3のフィードバック制御部147A,147Bは、目標出力電流を3相交流電流に座標変換する3相2相変換器1470A,1470Bと、座標変換された目標出力電流Id_ref,Iq_refから第1及び第2のインバータ回路102,111の検出電流を減算する減算器1471と、減算器1471で求められた誤差を増幅するアンプ1472A,1472Bと、該アンプ1472A,1472Bにより増幅された誤差を第1及び第2のフィードバック制御部146,147に加算する加算器1473A,1473Bとを備える。 The third feedback control units 147A and 147B include three-phase two-phase converters 1470A and 1470B for converting the target output current into a three-phase alternating current, and the target output currents I d _ ref and I q _ ref after the coordinate conversion. Subtracter 1471 for subtracting the detected currents of the first and second inverter circuits 102 and 111 from the amplifier, amplifiers 1472A and 1472B for amplifying the error obtained by the subtractor 1471, and the error amplified by the amplifiers 1472A and 1472B Are added to the first and second feedback control units 146 and 147, respectively.

第3のフィードバック制御部147A,147Bは、第1及び第2のフィードバック制御部145,146と異なり、dq座標で指令される目標出力電流を3相交流電流に変換した目標出力電流を目標値として検出電流Iu1_det,…及び演算電流Iv2_calを減算して誤差を求める。その誤差をアンプ1472A,1472Bで増幅して、第1及び第2のフィードバック制御部145,146の補償値に加算する。 Unlike the first and second feedback control units 145 and 146, the third feedback control units 147A and 147B use the target output current obtained by converting the target output current commanded by the dq coordinate into a three-phase alternating current as a target value. The detection current I u1 — det ,... And the calculation current I v2 — cal are subtracted to obtain an error. The error is amplified by the amplifiers 1472A and 1472B and added to the compensation values of the first and second feedback control units 145 and 146.

そのため、第1及び第2のインバータ回路102,111を単体で動作させても、第3のフィードバック制御部147A,147Bがそれぞれ第1及び第2のインバータ回路102,111から出力される出力電流が一致するように第1及び第2のインバータ回路102,111のゲートに入力するPMW信号を制御することができる。そして、第1及び第2のインバータ回路102,111から出力される出力電流は、バランスが取られており、出力波形が崩れないように制御される。   For this reason, even if the first and second inverter circuits 102 and 111 are operated alone, the output currents output from the first and second inverter circuits 102 and 111 by the third feedback control units 147A and 147B, respectively. The PMW signal input to the gates of the first and second inverter circuits 102 and 111 can be controlled so as to match. The output currents output from the first and second inverter circuits 102 and 111 are balanced and controlled so that the output waveform does not collapse.

上記実施形態に係る電力変換装置1は、複数のインバータが出力を大容量化に対応する用途のために並列運転する例を説明したが、この用途に限定されるものではない。例えば、本発明の電力変換装置は、複数の電力変換部で負荷を分担して供給することにより一部の電力変換部が故障したような場合であっても一定の電力供給を維持できるデュプレックスシステムとして用いられるものであってもよい。   Although the power converter device 1 which concerns on the said embodiment demonstrated the example in which a some inverter carries out a parallel operation for the use corresponding to capacity increase, it is not limited to this use. For example, the power conversion device of the present invention is a duplex system that can maintain a constant power supply even when a part of the power conversion units breaks down by sharing and supplying loads by a plurality of power conversion units May be used.

上記実施形態に係る電力変換装置1は、入力された交流電力を整流回路で整流し、整流された直流電力を交流電力に変換する、整流回路とインバータとの組み合わせからなる回路である例を説明したが、これに限定されるものではない。例えば、電力変換装置は、直流電力の入力を受け付けて、直流電力を交流電力に変換するインバータであってもよい。   The power conversion device 1 according to the embodiment described above is an example in which the input AC power is rectified by a rectifier circuit, and the rectified DC power is converted to AC power, and is a circuit composed of a combination of a rectifier circuit and an inverter. However, the present invention is not limited to this. For example, the power conversion device may be an inverter that receives input of DC power and converts DC power to AC power.

上記実施形態に係る電力変換装置1は、直流電力を3相交流電力に変換するインバータ102,111を2つ備える例を説明したが、これに限定されるものではない。例えば、インバータは、6相や12相などの多相交流電力に変換するインバータであってもよい。また、インバータは、2以上のインバータであってもよい。その場合、電流検出回路は、これらのすべてのインバータから出力されるすべての相のうち1相を除いたすべての相に電流検出部を備える。そして、この電流検出部で検出していないインバータの相の出力電流値は、電流検出部から検出されたすべての電流検出値を合成した合成電流を符号を反転することにより演算される。   Although the power converter device 1 which concerns on the said embodiment demonstrated the example provided with two inverters 102 and 111 which convert direct-current power into three-phase alternating current power, it is not limited to this. For example, the inverter may be an inverter that converts multiphase AC power such as 6-phase or 12-phase. Further, the inverter may be two or more inverters. In that case, the current detection circuit includes current detection units in all phases except one phase among all phases output from all these inverters. Then, the output current value of the phase of the inverter not detected by the current detection unit is calculated by inverting the sign of the combined current obtained by combining all the current detection values detected from the current detection unit.

上記実施形態に係る電力変換装置1は、交流電力2からインバータ回路102,111共通の整流回路100で整流された直流電力が2つのインバータ回路102,111に並行して供給されている例を説明したが、これに限定されるものではない。例えば、複数のインバータ回路には、インバータ回路ごとに設けられた整流回路で整流された直流電力がインバータ回路ごとに供給されていてもよい。   The power conversion apparatus 1 according to the above embodiment describes an example in which DC power rectified from AC power 2 by the rectifier circuit 100 common to the inverter circuits 102 and 111 is supplied to the two inverter circuits 102 and 111 in parallel. However, the present invention is not limited to this. For example, DC power rectified by a rectifier circuit provided for each inverter circuit may be supplied to each inverter circuit for each inverter circuit.

1…電力変換装置、102…第1のインバータ回路、111…第2のインバータ回路、12…結合リアクトル、13…電流検出回路、130〜134…電流検出部、14…制御部、144…電流演算部   DESCRIPTION OF SYMBOLS 1 ... Power converter device, 102 ... 1st inverter circuit, 111 ... 2nd inverter circuit, 12 ... Coupling reactor, 13 ... Current detection circuit, 130-134 ... Current detection part, 14 ... Control part, 144 ... Current calculation Part

Claims (2)

直流電力を多相交流電力に変換する2つ以上のインバータ回路と、該2つ以上のインバータ回路から出力される出力電流を検出する電流検出回路と、該電流検出回路から検出される検出電流に基づいて前記2つ以上のインバータ回路の出力電流を制御する制御部とを備える電力変換装置であって、
前記電流検出回路は、前記2つ以上のインバータ回路から出力される相のうち、前記出力電流を検出しない1相を除いた残りの相の出力電流を検出する電流検出部を備え、
前記制御部は、前記電流検出部で検出される検出電流を合成した合成電流に基づき、すべての相の出力電流の合成電流が零となるように、前記電流検出部で検出されていない1相の出力電流を演算により決定する電流演算部を備えることを特徴とする電力変換装置。
Two or more inverter circuits that convert DC power into polyphase AC power, a current detection circuit that detects an output current output from the two or more inverter circuits, and a detection current that is detected from the current detection circuit A power converter comprising: a control unit that controls output currents of the two or more inverter circuits based on:
The current detection circuit includes a current detection unit that detects an output current of a remaining phase excluding one phase that does not detect the output current among phases output from the two or more inverter circuits.
The control unit is based on a combined current obtained by combining the detection currents detected by the current detection unit, so that the combined current of the output currents of all the phases becomes zero. A power conversion device comprising: a current calculation unit that determines an output current of the output by calculation.
直流電力を3相交流電力に変換する2つのインバータ回路と、該2つのインバータ回路から出力される出力電流を検出する電流検出回路と、該電流検出回路から検出される検出電流に基づいて前記2つのインバータ回路の出力電流を制御する制御部とを備える電力変換装置であって、
前記電流検出回路は、前記2つのインバータ回路から出力される6相のうち、前記出力電流を検出しない1相を除いた残りの5相の出力電流を検出する電流検出部を備え、
前記制御部は、前記電流検出部で検出される5相の検出電流を合成した合成電流に基づき、すべての6相の出力電流の合成電流が零となるように、前記電流検出部で検出されていない1相の出力電流を演算により決定する電流演算部を備えることを特徴とする電力変換装置。
Two inverter circuits that convert DC power into three-phase AC power, a current detection circuit that detects an output current output from the two inverter circuits, and the 2 based on the detection current detected from the current detection circuit A power converter comprising a control unit for controlling the output current of two inverter circuits,
The current detection circuit includes a current detection unit that detects an output current of the remaining five phases excluding one phase that does not detect the output current among the six phases output from the two inverter circuits,
The control unit is detected by the current detection unit based on a combined current obtained by combining the five-phase detection currents detected by the current detection unit so that a combined current of all the six-phase output currents becomes zero. A power conversion device comprising: a current calculation unit that determines an output current of one phase that is not calculated by calculation.
JP2012067680A 2012-03-23 2012-03-23 Power converter Active JP5885073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012067680A JP5885073B2 (en) 2012-03-23 2012-03-23 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012067680A JP5885073B2 (en) 2012-03-23 2012-03-23 Power converter

Publications (2)

Publication Number Publication Date
JP2013201814A JP2013201814A (en) 2013-10-03
JP5885073B2 true JP5885073B2 (en) 2016-03-15

Family

ID=49521631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012067680A Active JP5885073B2 (en) 2012-03-23 2012-03-23 Power converter

Country Status (1)

Country Link
JP (1) JP5885073B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135174A (en) * 2014-08-08 2014-11-05 乐清市博优新能源科技有限公司 High-frequency split phase inverter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867307B2 (en) * 2005-11-21 2012-02-01 株式会社明電舎 Inverter dead time compensation device
JP2010200487A (en) * 2009-02-25 2010-09-09 Fuji Electric Systems Co Ltd Control system for parallel multiple inverter

Also Published As

Publication number Publication date
JP2013201814A (en) 2013-10-03

Similar Documents

Publication Publication Date Title
JP4448855B2 (en) Power converter
JP4616397B2 (en) PWM rectifier
US9374033B2 (en) Three-level power conversion apparatus
JP6509352B2 (en) Power converter
US9780692B2 (en) Control device of neutral-point-clamped power converter apparatus, and control method of neutral-point-clamped power converter apparatus
JP6522141B2 (en) Power converter
US9735698B2 (en) Method of controlling power conversion apparatus
US10951125B2 (en) Supression of cross current in a plural converter system
JP6069165B2 (en) Unbalance compensator
JP2010187431A (en) Uninterruptible power supply
JP5192258B2 (en) Clamp type power converter
JP2018129963A (en) Controller of power converter
JP2006238630A (en) Power conversion device
JP4783174B2 (en) Power converter
JP5147624B2 (en) Inverter device
JP2006191743A (en) Three-level pwm power converter
JP4365376B2 (en) Power converter
JP5351390B2 (en) Power converter
JP5787053B2 (en) Control device for three-phase V-connection converter
JP5885073B2 (en) Power converter
JP5115730B2 (en) PWM converter device
JP5447400B2 (en) Motor drive device, motor drive system
KR20190012265A (en) Control device and control method of motor
JP2926931B2 (en) Harmonic suppression device
JP5922869B2 (en) Power converter

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160128

R150 Certificate of patent or registration of utility model

Ref document number: 5885073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250