JP5825261B2 - 情報処理装置、その方法及びそのプログラム - Google Patents
情報処理装置、その方法及びそのプログラム Download PDFInfo
- Publication number
- JP5825261B2 JP5825261B2 JP2012534967A JP2012534967A JP5825261B2 JP 5825261 B2 JP5825261 B2 JP 5825261B2 JP 2012534967 A JP2012534967 A JP 2012534967A JP 2012534967 A JP2012534967 A JP 2012534967A JP 5825261 B2 JP5825261 B2 JP 5825261B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- data
- information
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
Description
110 入力ポートセット
111 入力ポートアドレス
112 入力ポート制御情報
120 出力ポートセット
121 出力ポートアドレス
122 出力ポート制御情報
130 タスク識別子(TID)
140 プログラム識別子(PID)
150 タスク管理情報
160 ストリーム識別子
300 タスク
310 タスク処理
400 ジョブ
410 ジョブ入力ポート
420 ジョブ出力ポート
500 プロセッシング要素(PE)
501 プロセッサ
502 実行制御部
503 内部メモリ
510 外部メモリ
520 通信路
530 タスク管理部
600 タスク群管理情報
610 タスクキュー
611 タスクバッファ
612 プログラム識別子(PID)
613 タスクキュー管理情報
614 タスク情報
また、タスク処理部Task2, jは入力ポートIport1と出力ポートOport1を含んでいる。バッファBuf3,jに格納されたデータは、タスク処理部Task2,jの入力ポートIport1に入力される。タスク処理部Task2,jはこの入力データに対して処理ProcBで指定されるタスク処理を施す。タスク処理部Task2,jの処理結果データは、バッファBuf4,jに格納される。
タスクに対応する処理を実行するプロセッサ、及び前記プロセッサが占有してアクセス可能な内部メモリを具備するプロセッシング要素と、前記プロセッシング要素の動作を制御するタスク管理部とを備え、
前記タスク管理部が、
前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容、及び前記プロセッサによる処理結果のデータを格納する少なくとも1つの出力用バッファを指定し、
前記タスクに対応する処理を前記プロセッサに行わせ、
前記入力用バッファ及び前記出力用バッファを前記プロセッシング要素の外部に設けられた外部メモリに確保するか前記内部メモリに確保するかをタスク間の依存に応じて管理する、
ことを特徴とする情報処理装置。
前記タスク管理部は、
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、
前記入力用バッファのアドレスと、
を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得することを特徴とする付記1に記載の情報処理装置。
前記タスク管理部は、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが接続される前記出力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための出力ポート識別情報と、
前記出力ポートが接続される前記出力用バッファのアドレスと、
を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記1に記載の情報処理装置。
前記タスク管理部は、
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、
前記入力用バッファのアドレスと、
を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得し、
また前記タスク管理部は、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが前記外部メモリと前記内部メモリのいずれに接続されるかを識別するための出力ポート識別情報と、
前記出力ポートが接続される前記出力用バッファのアドレスと、
を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記1に記載の情報処理装置。
前記タスク管理部は、
前記処理の対処となるデータが前記内部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記内部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記内部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
前記処理の対処となるデータが前記外部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記外部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記外部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
また前記タスク管理部は、
前記処理結果のデータを前記内部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記内部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記内部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定し、
前記処理結果のデータを前記外部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記外部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記外部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定することを特徴とする付記4に記載の情報処理装置。
複数のプロセッシング要素を具備するハードウェア部を更に備えることを特徴とする付記1乃至5の何れか1に記載の情報処理装置。
前記タスク管理部は、
同一のプログラム識別子を持つ複数のタスクのタスク情報を1つのタスクキューに、前記タスクが生成される順に格納し、
前記タスクキューを前記プロセッサに渡し、
前記プロセッサは、前記タスクキューに従って、前記複数のタスクを実行することを特徴とする付記1乃至6の何れか1に記載の情報処理装置。
前記タスク情報は、タスク間の依存関係を示すストリーム識別子情報を含み、
前記タスク管理部は、
同じストリーム識別子を持つ複数のタスクが連続して実行され、同一のストリーム識別子を持つ複数のタスク間での実行順序が変わらないように、前記タスクキューに格納されている前記複数のタスクのタスク情報を、前記ストリーム識別子を参照して並べ替えることを特徴とする付記7に記載の情報処理装置。
前記タスク管理部は、
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる入力ポートが、前記内部メモリに確保された前記入力用バッファに接続されるように前記タスク情報を設定することを特徴とする付記8に記載の情報処理装置。
前記タスク管理部は、
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる出力ポートが、前記内部メモリに確保された前記出力用バッファに接続されるように前記タスク情報を設定する付記9に記載の情報処理装置。
タスクに対応する処理を実行するプロセッサ、及び前記プロセッサが占有してアクセス可能な内部メモリを備えるプロセッシング要素を具備する情報処理装置において用いられる情報処理方法であって、
前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容、及び前記プロセッサによる処理結果のデータを格納する少なくとも1つの出力用バッファを指定し、
前記タスクに対応する処理を前記プロセッサに行わせ、
前記入力用バッファ及び前記出力用バッファを前記プロセッシング要素の外部に設けられた外部メモリに確保するか前記内部メモリに確保するかをタスク間の依存に応じて管理することを特徴とする情報処理方法。
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、前記入力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得することを特徴とする付記11に記載の情報処理方法。
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが接続される前記出力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための出力ポート識別情報と、前記出力ポートが接続される前記出力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記11に記載の情報処理方法。
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、
前記入力用バッファのアドレスと、
を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得し、
また、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが前記外部メモリと前記内部メモリのいずれに接続されるかを識別するための出力ポート識別情報と、前記出力ポートが接続される前記出力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記11に記載の情報処理方法。
前記処理の対処となるデータが前記内部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記内部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記内部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
前記処理の対処となるデータが前記外部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記外部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記外部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
また、
前記処理結果のデータを前記内部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記内部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記内部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定し、
前記処理結果のデータを前記外部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記外部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記外部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定することを特徴とする付記14に記載の情報処理方法。
前記情報処理装置は、複数のプロセッシング要素を具備するハードウェア部を更に具備することを特徴とする付記11乃至15の何れか1に記載の情報処理方法。
同一のプログラム識別子を持つ複数のタスクのタスク情報を1つのタスクキューに、前記タスクが生成される順に格納し、
前記タスクキューを前記プロセッサに渡し、
前記プロセッサは、前記タスクキューに従って、前記複数のタスクを実行することを特徴とする付記11乃至16の何れか1に記載の情報処理方法。
前記タスク情報は、タスク間の依存関係を示すストリーム識別子情報を含み、
同じストリーム識別子を持つ複数のタスクが連続して実行され、同一のストリーム識別子を持つ複数のタスク間での実行順序が変わらないように、前記タスクキューに格納されている前記複数のタスクのタスク情報を、前記ストリーム識別子を参照して並べ替えることを特徴とする付記17に記載の情報処理方法。
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、前記依存関係に関わる入力ポートが、前記内部メモリに確保された前記入力用バッファに接続されるように前記タスク情報が設定されることを特徴とする付記18に記載の情報処理方法。
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、前記依存関係に関わる出力ポートが、前記内部メモリに確保された前記出力用バッファに接続されるように前記タスク情報が設定されることを特徴とする付記19に記載の情報処理方法。
タスクに対応する処理を実行するプロセッサと、前記プロセッサが占有してアクセス可能な内部メモリを具備するプロセッシング要素と、前記プロセッサの動作を制御するタスク管理部とを備える情報処理装置に組み込まれる情報処理プログラムであって、
前記タスク管理部が、
前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容、及び前記プロセッサによる処理結果のデータを格納する少なくとも1つの出力用バッファを指定し、
前記タスクに対応する処理を前記プロセッサに行わせ、
前記入力用バッファ及び前記出力用バッファを前記プロセッシング要素の外部に設けられた外部メモリに確保するか前記内部メモリに確保するかをタスク間の依存に応じて管理する、
情報処理装置としてコンピュータを機能させることを特徴とする情報処理プログラム。
前記タスク管理部が、
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、前記入力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得することを特徴とする付記21に記載の情報処理プログラム。
前記タスク管理部が、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定するし、
前記出力ポートが接続される前記出力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための出力ポート識別情報と、前記出力ポートが接続される前記出力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記21に記載の情報処理プログラム。
前記タスク管理部が、
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、前記入力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得し、
また前記タスク管理部が、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが前記外部メモリと前記内部メモリのいずれに接続されるかを識別するための出力ポート識別情報と、前記出力ポートが接続される前記出力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする付記21に記載の情報処理プログラム。
前記タスク管理部が、
前記処理の対処となるデータが前記内部メモリに確保された前記入力用バッファに格納されている場合は、
前記入力ポートが前記内部メモリに接続されるように前記入力ポート識別情報を設定し、
前記処理の対象となるデータが格納された領域の前記内部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
前記処理の対処となるデータが前記外部メモリに確保された前記入力用バッファに格納されている場合は、
前記入力ポートが前記外部メモリに接続されるように前記入力ポート識別情報を設定し、
前記処理の対象となるデータが格納された領域の前記外部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
また前記タスク管理部が、
前記処理結果のデータを前記内部メモリに確保された前記出力用バッファに格納する場合は、
前記出力ポートが前記内部メモリに接続されるように前記出力ポート識別情報を設定し、
前記処理結果のデータを格納する領域の前記内部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定し、
前記処理結果のデータを前記外部メモリに確保された前記出力用バッファに格納する場合は、
前記出力ポートが前記外部メモリに接続されるように前記出力ポート識別情報を設定し、
前記処理結果のデータを格納する領域の前記外部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定することを特徴とする付記24に記載の情報処理プログラム。
前記情報処理装置は、複数のプロセッシング要素を具備するハードウェア部を更に具備することを特徴とする付記21乃至25の何れか1に記載の情報処理プログラム。
前記タスク管理部が、
同一のプログラム識別子を持つ複数のタスクのタスク情報を1つのタスクキューに、前記タスクが生成される順に格納し、
前記タスクキューを前記プロセッサに渡し、
前記プロセッサは、前記タスクキューに従って、前記複数のタスクを実行することを特徴とする付記21乃至26の何れか1に記載の情報処理プログラム。
前記タスク情報は、タスク間の依存関係を示すストリーム識別子情報を含み、
前記タスク管理部が、
同じストリーム識別子を持つ複数のタスクが連続して実行され、同一のストリーム識別子を持つ複数のタスク間での実行順序が変わらないように、前記タスクキューに格納されている前記複数のタスクのタスク情報を、前記ストリーム識別子を参照して並べ替えることを特徴とする付記27に記載の情報処理プログラム。
前記タスク管理部が、
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる入力ポートが、前記内部メモリに確保された前記入力用バッファに接続されるように前記タスク情報を設定することを特徴とする付記28に記載の情報処理プログラム。
前記タスク管理部が、
同じストリーム識別子を持つタスクからなるタスクグループにおいて、他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる出力ポートが、前記内部メモリに確保された前記出力用バッファに接続されるように前記タスク情報を設定することを特徴とする付記29に記載の情報処理プログラム。
Claims (10)
- プロセッシング要素と、前記プロセッシング要素の動作を制御するタスク管理部とを備える情報処理装置であって、
前記プロセッシング要素は、タスクに対応する処理を実行するプロセッサ、及び前記プロセッサが占有してアクセス可能な内部メモリを含み、
前記タスク管理部は、前記プロセッサによる前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ用の領域と、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容と、前記プロセッサによる前記処理の処理結果のデータを格納する少なくとも1つの出力用バッファ用の領域と、のそれぞれを指定した上で前記処理を前記プロセッサに行わせる部分であり、
前記タスク管理部が、前記タスク間の依存関係に基づいて、該依存関係に関わる入力用バッファ用の領域及び該依存関係に関わる出力用バッファ用の領域が、前記プロセッシング要素の外部に設けられた外部メモリではなく、前記内部メモリに確保されるように前記指定を行なうことを特徴とする情報処理装置。 - 前記タスク管理部は、
前記入力用バッファに格納されたデータを前記プロセッサに入力するための入力ポートを指定し、
前記入力ポートが接続される前記入力用バッファが、前記外部メモリと前記内部メモリのいずれに確保されるかを識別するための入力ポート識別情報と、前記入力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記入力用バッファから前記処理の対象となるデータを取得し、
また前記タスク管理部は、
前記プロセッサによる処理結果のデータを前記出力用バッファに格納するための出力ポートを指定し、
前記出力ポートが前記外部メモリと前記内部メモリのいずれに接続されるかを識別するための出力ポート識別情報と、前記出力ポートが接続される前記出力用バッファのアドレスと、を含むタスク情報を前記プロセッサに渡し、
前記プロセッサは、前記タスク情報に応じて前記出力用バッファに前記処理結果のデータを転送することを特徴とする請求項1に記載の情報処理装置。 - 前記タスク管理部は、
前記処理の対象となるデータが前記内部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記内部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記内部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
前記処理の対象となるデータが前記外部メモリに確保された前記入力用バッファに格納されている場合は、前記入力ポートが前記外部メモリに接続されるように前記入力ポート識別情報を設定し、前記処理の対象となるデータが格納された領域の前記外部メモリにおけるアドレスを前記入力用バッファのアドレスとして指定し、
また前記タスク管理部は、
前記処理結果のデータを前記内部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記内部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記内部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定し、
前記処理結果のデータを前記外部メモリに確保された前記出力用バッファに格納する場合は、前記出力ポートが前記外部メモリに接続されるように前記出力ポート識別情報を設定し、前記処理結果のデータを格納する領域の前記外部メモリにおけるアドレスを前記出力用バッファのアドレスとして指定することを特徴とする請求項2に記載の情報処理装置。 - 当該情報処理装置は、前記プロセッシング要素を複数備え、
前記タスク管理部は、前記複数のプロセッシング要素それぞれの動作を制御することを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。 - 前記タスク管理部は、
処理内容の種類が同一である複数のタスクを、1つのタスクキューに、前記タスクが生成される順に格納し、
前記タスクキューを前記プロセッサに渡し、
前記プロセッサは、前記タスクキューに従って、前記複数のタスクを実行することを特徴とする請求項2又は請求項3に記載の情報処理装置。 - 前記タスク管理部は、
前記タスクキューに格納されている複数のタスクを、
依存関係の有るタスクが連続して実行されるように、且つ、依存関係の有るタスク間での実行順序が変わらないように並べ替えることを特徴とする請求項5に記載の情報処理装置。 - 前記タスク管理部は、
他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる入力ポートが、前記内部メモリに確保された前記入力用バッファに接続されるように前記タスク情報を設定することを特徴とする請求項6に記載の情報処理装置。 - 前記タスク管理部は、
他のタスクとの間に依存関係があるタスクについて、
前記依存関係に関わる出力ポートが、前記内部メモリに確保された前記出力用バッファに接続されるように前記タスク情報を設定することを特徴とする請求項7に記載の情報処理装置。 - プロセッシング要素を備える情報処理装置が行なう情報処理方法であって、
前記プロセッシング要素は、タスクに対応する処理を実行するプロセッサ、及び前記プロセッサが占有してアクセス可能な内部メモリを含み、
当該情報処理方法では、
前記プロセッサによる前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ用の領域と、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容と、前記プロセッサによる前記処理の処理結果のデータを格納する少なくとも1つの出力用バッファ用の領域と、のそれぞれを指定した上で前記処理を前記プロセッサに行わせるにあたり、
前記タスク間の依存関係に基づいて、該依存関係に関わる入力用バッファ用の領域及び該依存関係に関わる出力用バッファ用の領域が、前記プロセッシング要素の外部に設けられた外部メモリではなく、前記内部メモリに確保されるように前記指定を行なうことを特徴とする情報処理方法。 - プロセッシング要素と、前記プロセッシング要素の動作を制御するタスク管理部とを備える情報処理装置に組み込まれる情報処理プログラムであって、
前記プロセッシング要素は、タスクに対応する処理を実行するプロセッサ、及び前記プロセッサが占有してアクセス可能な内部メモリを含み、
前記タスク管理部は、前記プロセッサによる前記処理の対象となるデータを格納する少なくとも1つの入力用バッファ用の領域と、前記プロセッサが前記処理の対象となるデータに対して行う処理の内容と、前記プロセッサによる前記処理の処理結果のデータを格納する少なくとも1つの出力用バッファ用の領域と、のそれぞれを指定した上で前記処理を前記プロセッサに行わせる部分であり、
前記タスク管理部が、前記タスク間の依存関係に基づいて、該依存関係に関わる入力用バッファ用の領域及び該依存関係に関わる出力用バッファ用の領域が、前記プロセッシング要素の外部に設けられた外部メモリではなく、前記内部メモリに確保されるように前記指定を行なう、
情報処理装置としてコンピュータを機能させることを特徴とする情報処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012534967A JP5825261B2 (ja) | 2010-09-24 | 2011-08-18 | 情報処理装置、その方法及びそのプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213704 | 2010-09-24 | ||
JP2010213704 | 2010-09-24 | ||
PCT/JP2011/068667 WO2012039216A1 (ja) | 2010-09-24 | 2011-08-18 | 情報処理装置、その方法及びそのプログラム |
JP2012534967A JP5825261B2 (ja) | 2010-09-24 | 2011-08-18 | 情報処理装置、その方法及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012039216A1 JPWO2012039216A1 (ja) | 2014-02-03 |
JP5825261B2 true JP5825261B2 (ja) | 2015-12-02 |
Family
ID=45873710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012534967A Active JP5825261B2 (ja) | 2010-09-24 | 2011-08-18 | 情報処理装置、その方法及びそのプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5825261B2 (ja) |
WO (1) | WO2012039216A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180026327A (ko) * | 2016-09-02 | 2018-03-12 | 삼성전자주식회사 | 자동 스트림 검출 및 할당 알고리즘 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014097442A1 (ja) * | 2012-12-20 | 2014-06-26 | 三菱電機株式会社 | 車載装置及びプログラム |
AT514444A2 (de) * | 2013-06-24 | 2015-01-15 | Fts Computertechnik Gmbh | Verfahren und Vorrichtung zur zeitrichtigen Datenübergabe an die zyklischen Tasks in einem verteilten Echtzeitsystem |
WO2015194133A1 (ja) | 2014-06-19 | 2015-12-23 | 日本電気株式会社 | 演算装置、演算装置の制御方法、及び、演算装置の制御プログラムが記録された記憶媒体 |
US10656838B2 (en) | 2015-07-13 | 2020-05-19 | Samsung Electronics Co., Ltd. | Automatic stream detection and assignment algorithm |
US10866905B2 (en) | 2016-05-25 | 2020-12-15 | Samsung Electronics Co., Ltd. | Access parameter based multi-stream storage device access |
JP7145094B2 (ja) * | 2019-02-05 | 2022-09-30 | Kddi株式会社 | 制御装置、コンピュータプログラム及び情報処理方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11328134A (ja) * | 1998-05-14 | 1999-11-30 | Hitachi Ltd | 計算機間データ送受信方法 |
JP2002207710A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | マルチプロセッサ信号処理装置 |
JP2006099579A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置及び情報処理方法 |
WO2007029421A1 (ja) * | 2005-09-05 | 2007-03-15 | Nec Corporation | 情報処理装置 |
JP2007179358A (ja) * | 2005-12-28 | 2007-07-12 | Nec Corp | 情報処理装置及び再構成デバイスの利用方法 |
WO2009131167A1 (ja) * | 2008-04-23 | 2009-10-29 | 日本電気株式会社 | マルチプロセッサ制御装置、その方法及びそのプログラム |
-
2011
- 2011-08-18 WO PCT/JP2011/068667 patent/WO2012039216A1/ja active Application Filing
- 2011-08-18 JP JP2012534967A patent/JP5825261B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11328134A (ja) * | 1998-05-14 | 1999-11-30 | Hitachi Ltd | 計算機間データ送受信方法 |
JP2002207710A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | マルチプロセッサ信号処理装置 |
JP2006099579A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置及び情報処理方法 |
WO2007029421A1 (ja) * | 2005-09-05 | 2007-03-15 | Nec Corporation | 情報処理装置 |
JP2007179358A (ja) * | 2005-12-28 | 2007-07-12 | Nec Corp | 情報処理装置及び再構成デバイスの利用方法 |
WO2009131167A1 (ja) * | 2008-04-23 | 2009-10-29 | 日本電気株式会社 | マルチプロセッサ制御装置、その方法及びそのプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180026327A (ko) * | 2016-09-02 | 2018-03-12 | 삼성전자주식회사 | 자동 스트림 검출 및 할당 알고리즘 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012039216A1 (ja) | 2014-02-03 |
WO2012039216A1 (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5825261B2 (ja) | 情報処理装置、その方法及びそのプログラム | |
KR100649107B1 (ko) | 실시간 동작 수행방법 및 시스템 | |
KR100628492B1 (ko) | 실시간 동작 수행방법 및 시스템 | |
US7418705B2 (en) | Method and system for performing real-time operation | |
JP5018480B2 (ja) | 情報処理装置 | |
US7657890B2 (en) | Scheduling system and method in which threads for performing a real-time operation are assigned to a plurality of processors | |
US7464379B2 (en) | Method and system for performing real-time operation | |
WO2005116830A1 (en) | Signal processing apparatus | |
US20080133899A1 (en) | Context switching method, medium, and system for reconfigurable processors | |
JP5175517B2 (ja) | プロセッサ | |
JP4102425B2 (ja) | プロセッサ | |
JP2007047968A (ja) | マルチプロセッサシステム | |
WO2019178178A1 (en) | Thread scheduling for multithreaded data processing environments | |
JP2012079272A (ja) | 録画再生装置、i/oスケジューリング方法、及びプログラム | |
JP2010186347A (ja) | ジョブスケジューリングシステム、ジョブスケジューリング方法及びプログラム | |
JP5236386B2 (ja) | 画像復号装置及び画像復号方法 | |
JP2007122337A (ja) | 演算装置 | |
JP7331482B2 (ja) | 演算処理装置、及び情報処理装置 | |
JP2010039860A (ja) | コンポーネントプログラム制御装置、コンポーネントプログラムを制御する方法及びプログラム | |
JP4410297B2 (ja) | リコンフィギャラブル回路 | |
JP3931883B2 (ja) | ジョブスケジューリング方法、計算機システムおよびジョブスケジューリングプログラム | |
JPH11232111A (ja) | 情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5825261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |