JP5491809B2 - Grid-connected inverter device - Google Patents

Grid-connected inverter device Download PDF

Info

Publication number
JP5491809B2
JP5491809B2 JP2009221485A JP2009221485A JP5491809B2 JP 5491809 B2 JP5491809 B2 JP 5491809B2 JP 2009221485 A JP2009221485 A JP 2009221485A JP 2009221485 A JP2009221485 A JP 2009221485A JP 5491809 B2 JP5491809 B2 JP 5491809B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
power
booster circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009221485A
Other languages
Japanese (ja)
Other versions
JP2011072137A (en
Inventor
晃 吉武
祐輔 岩松
博昭 小新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009221485A priority Critical patent/JP5491809B2/en
Publication of JP2011072137A publication Critical patent/JP2011072137A/en
Application granted granted Critical
Publication of JP5491809B2 publication Critical patent/JP5491809B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、太陽電池や燃料電池などの直流電源の出力を交流電源に変換して出力する系統連系インバータ装置に関するものである。   The present invention relates to a grid-connected inverter device that converts the output of a DC power source such as a solar cell or a fuel cell into an AC power source and outputs the AC power source.

この種の系統連系インバータ装置1は、図16に示すように、直流電源(図示せず)からの直流出力を所望の電圧まで昇圧する昇圧回路3と、昇圧回路3の直流出力を交流出力に変換するインバータ回路4とを電力変換回路として備えている。図16では、昇圧回路3が直流電力を商用電力系統に逆潮流可能な電圧まで昇圧し、インバータ回路4が商用電力系統2へ逆潮流を行う例を示す。   As shown in FIG. 16, this type of grid-connected inverter device 1 includes a booster circuit 3 that boosts a DC output from a DC power source (not shown) to a desired voltage, and an AC output from the DC output of the booster circuit 3. And an inverter circuit 4 for converting to a power conversion circuit. FIG. 16 shows an example in which the booster circuit 3 boosts DC power to a voltage that allows reverse power flow to the commercial power system, and the inverter circuit 4 performs reverse power flow to the commercial power system 2.

さらに、系統連系インバータ装置1には、昇圧回路3を制御するために電圧検出手段56と目標設定手段57と制御手段51とを有する昇圧制御部5が設けられ、インバータ回路4を制御するために出力算出手段68と制御手段63とを有する出力制御部6が設けられている。昇圧回路3は、電圧検出手段56で検出される出力電圧(以下、昇圧電圧という)V2を、目標設定手段57で設定される一定電圧に維持するように制御手段51にてフィードバック制御される。インバータ回路4は、所望の出力電力が得られるように出力算出手段68で出力電流が算出され、算出された出力電流を出力するように制御される。   Further, the system interconnection inverter device 1 is provided with a boost control unit 5 having a voltage detection means 56, a target setting means 57 and a control means 51 for controlling the boost circuit 3, and controls the inverter circuit 4. The output control unit 6 having an output calculation means 68 and a control means 63 is provided. The booster circuit 3 is feedback-controlled by the control means 51 so as to maintain the output voltage (hereinafter referred to as boosted voltage) V2 detected by the voltage detection means 56 at a constant voltage set by the target setting means 57. The inverter circuit 4 is controlled so that the output current is calculated by the output calculating means 68 so that a desired output power is obtained, and the calculated output current is output.

昇圧回路3には、たとえば図2に示すような構成の共振形の昇圧回路3が用いられる。この昇圧回路3は、入力端Tin間にフルブリッジ接続されたスイッチング素子Q1〜Q4と、スイッチング素子Q1〜Q4の出力端間に1次巻線が接続された出力トランスT1と、出力トランスT1の2次巻線に共振回路31を介して接続された整流回路32とを有している。スイッチング素子Q1〜Q4は、2つのスイッチング素子Q1,Q2の直列回路と他の2つのスイッチング素子Q3,Q4の直列回路とが昇圧回路3の入力端Tin間に並列に接続された形態でフルブリッジ接続される。出力トランスT1の1次巻線は、スイッチング素子Q1,Q2の接続点と、スイッチング素子Q3,Q4の接続点との間に接続される。共振回路31はインダクタL1とコンデンサC3との直列回路からなり、整流回路32はダイオードブリッジで構成されている。なお、各スイッチング素子Q1〜Q4にはそれぞれスナバ用のコンデンサC11〜C14が並列接続されている。   As the booster circuit 3, for example, a resonant booster circuit 3 having a configuration as shown in FIG. The booster circuit 3 includes switching elements Q1 to Q4 connected in a full bridge between input terminals Tin, an output transformer T1 in which a primary winding is connected between output terminals of the switching elements Q1 to Q4, and an output transformer T1. And a rectifier circuit 32 connected to the secondary winding via a resonance circuit 31. The switching elements Q1 to Q4 are a full bridge in which a series circuit of two switching elements Q1 and Q2 and a series circuit of the other two switching elements Q3 and Q4 are connected in parallel between the input terminals Tin of the booster circuit 3. Connected. The primary winding of the output transformer T1 is connected between the connection point of the switching elements Q1 and Q2 and the connection point of the switching elements Q3 and Q4. The resonance circuit 31 is composed of a series circuit of an inductor L1 and a capacitor C3, and the rectifier circuit 32 is configured by a diode bridge. Note that snubber capacitors C11 to C14 are connected in parallel to the switching elements Q1 to Q4, respectively.

この昇圧回路3は、スイッチング周波数を共振回路31の共振周波数と一致させた条件下で駆動されることにより(図6参照)、出力トランスT1の2次巻線を流れる負荷電流がゼロのタイミングでスイッチング素子Q1〜Q4をオンオフさせることや、出力トランスT1の1次側励磁電流とコンデンサC11〜C14とによる部分共振動作などを比較的容易に実現することができる。そのため、高効率、低ノイズの電源として利用されている。特に絶縁構造により比較的高い昇圧比においても高効率で動作可能であるため、低電圧/大電流特性を有する電源の昇圧回路3として利用される(たとえば特許文献1参照)。   The booster circuit 3 is driven under the condition that the switching frequency is matched with the resonance frequency of the resonance circuit 31 (see FIG. 6), so that the load current flowing through the secondary winding of the output transformer T1 is zero. Switching elements Q1 to Q4 can be turned on and off, and a partial resonance operation by the primary side excitation current of output transformer T1 and capacitors C11 to C14 can be realized relatively easily. Therefore, it is used as a power source with high efficiency and low noise. In particular, since it can operate with high efficiency even at a relatively high boost ratio due to the insulating structure, it is used as a booster circuit 3 for a power supply having low voltage / large current characteristics (see, for example, Patent Document 1).

ところで、太陽電池や燃料電池などの直流電源は、出力インピーダンスが比較的大きく、図3に示すように出力電圧が高くなるほど出力電流が小さくなる電圧電流特性、並びにある電圧をピークとして出力電圧が低下あるいは上昇するのに伴い出力電力が低下する電圧電力特性を有する。また、これらの電圧電流特性、電圧電力特性は直流電源の動作条件(たとえば太陽電池に対する日射量)の変動によって特性が大きく変化する。そのため、直流電源から所望の電力を取り出すためには、直流電源の動作条件に合わせて直流電源の負荷状態を変化させることにより、直流電源の電圧電力特性上で電力が所望の電力となる電圧に昇圧回路3の入力電圧(=直流電源の出力電圧)を調節する制御を行う必要がある。このような理由から、太陽電池や燃料電池などを直流電源に用いる系統連系インバータ装置1の昇圧回路3としては、比較的広範囲の入力電圧に対して高効率、低ノイズであることが要求される。   By the way, a direct current power source such as a solar cell or a fuel cell has a relatively large output impedance, and as shown in FIG. 3, the output current decreases as the output voltage increases, and the output voltage decreases with a certain voltage as a peak. Alternatively, it has a voltage power characteristic in which the output power decreases as it increases. In addition, these voltage-current characteristics and voltage-power characteristics vary greatly depending on fluctuations in the operating conditions of the DC power supply (for example, the amount of solar radiation with respect to solar cells). Therefore, in order to extract desired power from the DC power source, the load state of the DC power source is changed in accordance with the operating conditions of the DC power source, so that the power becomes a voltage that becomes the desired power on the voltage power characteristics of the DC power source. It is necessary to perform control for adjusting the input voltage (= the output voltage of the DC power supply) of the booster circuit 3. For this reason, the booster circuit 3 of the grid-connected inverter device 1 that uses a solar cell or a fuel cell as a DC power source is required to have high efficiency and low noise for a relatively wide range of input voltages. The

ここにおいて、前述の共振形の昇圧回路3を用いる場合に系統連系インバータ装置の入力電圧(=直流電源の出力電圧)を調節する方法としては、昇圧回路3のスイッチング周波数を変化させ昇圧回路3の入力インピーダンスを変化させることにより、直流電源の負荷状態を変化させる方法が考えられる。この場合、図17に示すように、スイッチング周波数を共振回路31の共振周波数より高周波側にシフトさせることで昇圧比を低下させることが一般的である。なお、図17ではスイッチング素子Q1,Q4のオンオフ状態を(a)に示し、スイッチング素子Q2,Q3のオンオフ状態を(b)に示し、出力トランスT1の2次巻線に流れる負荷電流を(c)に示す。   Here, as a method of adjusting the input voltage (= output voltage of the DC power supply) of the grid-connected inverter device when using the above-described resonance type booster circuit 3, the switching frequency of the booster circuit 3 is changed and the booster circuit 3 is adjusted. It is conceivable to change the load state of the DC power supply by changing the input impedance. In this case, as shown in FIG. 17, the boosting ratio is generally lowered by shifting the switching frequency to a higher frequency side than the resonance frequency of the resonance circuit 31. In FIG. 17, the on / off states of the switching elements Q1, Q4 are shown in (a), the on / off states of the switching elements Q2, Q3 are shown in (b), and the load current flowing through the secondary winding of the output transformer T1 is expressed as (c). ).

特開2005−304289号公報JP 2005-304289 A

しかしながら、昇圧回路3のスイッチング周波数が共振回路31の共振周波数からずれると、出力トランスT1の2次巻線を流れる負荷電流がゼロでないタイミングでスイッチング素子Q1〜Q4がオンオフされることとなり、スイッチング損失やスイッチングノイズが増大する。さらに、急峻な電流変化による共振用インダクタL1の損失増大、発熱、ノイズ増大などの問題を生じる。また、昇圧回路3の入力電圧が高くなれば、スイッチング周波数が高周波側にシフトして損失が増大するとともに、スイッチング素子Q1〜Q4のオン時間が短くなることで十分な励磁電流が得られず、出力トランスT1の1次側において部分共振の条件を満足できずにハードスイッチングとなり、さらなる効率低下につながる。   However, when the switching frequency of the booster circuit 3 deviates from the resonance frequency of the resonance circuit 31, the switching elements Q1 to Q4 are turned on and off at a timing when the load current flowing through the secondary winding of the output transformer T1 is not zero, and the switching loss And switching noise increases. Furthermore, problems such as increased loss of the resonant inductor L1, heat generation, and increased noise due to a steep current change occur. Further, if the input voltage of the booster circuit 3 is increased, the switching frequency is shifted to the high frequency side, the loss is increased, and the on-time of the switching elements Q1 to Q4 is shortened, so that a sufficient excitation current cannot be obtained. On the primary side of the output transformer T1, the partial resonance condition cannot be satisfied and hard switching is performed, leading to a further reduction in efficiency.

本発明は上記事由に鑑みて為されたものであって、直流電源からの入力電圧を調節可能としながらも、高効率且つ低ノイズを実現できる系統連系インバータ装置を提供することを目的とする。   The present invention has been made in view of the above-described reasons, and an object thereof is to provide a grid-connected inverter device capable of realizing high efficiency and low noise while allowing adjustment of an input voltage from a DC power supply. .

請求項1の発明では、直流電源から出力される直流電圧を昇圧する昇圧回路および昇圧回路の出力を交流に変換するインバータ回路を有した電力変換回路と、インバータ回路から出力される出力電流を制御する出力制御部とを備え、昇圧回路は、絶縁型の出力トランスと共振動作を実現するための共振回路とを具備したスイッチング電源からなり、出力制御部は、前記出力電流を変化させることにより電力変換回路全体の入力インピーダンスを変化させることを特徴とする。 According to the first aspect of the present invention, a booster circuit that boosts a DC voltage output from a DC power source, a power converter circuit having an inverter circuit that converts the output of the booster circuit into AC, and an output current output from the inverter circuit are controlled. and an output control unit which, step-up circuit is formed of switching power supply; and a resonant circuit for implementing the output transformer and the resonant behavior of an isolated, the output control unit, by varying the output current The input impedance of the entire power conversion circuit is changed.

この構成によれば、電力変換回路全体としての入力インピーダンスは、昇圧回路のスイッチング周波数ではなくインバータ回路の出力電流を変化させることで変化するので、昇圧回路においては、スイッチング周波数を一定として一定の昇圧比で昇圧を行うことができる。そのため、負荷電流がゼロのタイミングでのスイッチングおよび部分共振動作の維持が可能となり、スイッチング損失を低減して、高効率且つ低ノイズを実現できるという利点がある。しかも、出力制御部が出力電流を変化させることにより電力変換回路全体の入力インピーダンスを調節可能であるから、直流電源からの入力電圧の調節が可能であって、たとえば太陽電池を直流電源とする場合に最大電力追従制御を実現できる。   According to this configuration, the input impedance of the power conversion circuit as a whole changes by changing the output current of the inverter circuit, not the switching frequency of the booster circuit. The voltage can be boosted by the ratio. For this reason, switching at a timing when the load current is zero and partial resonance operation can be maintained, and there is an advantage that switching loss is reduced and high efficiency and low noise can be realized. Moreover, since the output control unit can adjust the input impedance of the entire power conversion circuit by changing the output current, the input voltage from the DC power supply can be adjusted, for example, when a solar cell is used as the DC power supply. In addition, maximum power tracking control can be realized.

請求項2の発明は、請求項1の発明において、前記出力制御部が、前記昇圧回路の出力電圧に相当する電圧を検出する第1検出手段を有し、第1検出手段の検出電圧が予め設定される目標電圧と一致するように、前記出力電流を制御して前記電力変換回路全体の入力インピーダンスを調節することで電力変換回路の入力電圧を調節することを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the output control unit includes first detection means for detecting a voltage corresponding to the output voltage of the booster circuit, and the detection voltage of the first detection means is previously set. The input voltage of the power conversion circuit is adjusted by adjusting the input impedance of the entire power conversion circuit by controlling the output current so as to coincide with a set target voltage.

この構成によれば、昇圧回路の出力電圧に相当する電圧が目標電圧と一致するように、直流電源からの入力電圧が調節されるので、昇圧回路の昇圧比を一定としながらも、目標電圧によって昇圧回路の出力電圧を制御することができる。   According to this configuration, the input voltage from the DC power supply is adjusted so that the voltage corresponding to the output voltage of the booster circuit matches the target voltage. The output voltage of the booster circuit can be controlled.

請求項3の発明は、請求項2の発明において、前記直流電源が出力電圧に関連して出力電力が変化する出力特性を持ち、前記出力制御部が、直流電源の出力電力に相当する電力を検出する第2検出手段を有し、前記目標電圧を変化させた際の第2検出手段の検出電力の変化の傾向から直流電源の出力特性を判断し、当該出力特性に基づいて目標電圧を設定することを特徴とする。   According to a third aspect of the present invention, in the second aspect of the present invention, the DC power supply has an output characteristic in which output power changes in relation to an output voltage, and the output control unit supplies power corresponding to the output power of the DC power supply. A second detecting means for detecting, judging the output characteristic of the DC power supply from the tendency of change in the detected power of the second detecting means when the target voltage is changed, and setting the target voltage based on the output characteristic; It is characterized by doing.

この構成によれば、直流電源として太陽電池や燃料電池のように出力電圧によって出力電力が異なるものを用いる場合でも、直流電源から所望の電力を出力させることができる。   According to this configuration, even when a DC power source having a different output power depending on the output voltage such as a solar cell or a fuel cell is used, desired power can be output from the DC power source.

請求項4の発明は、請求項2または請求項3の発明において、前記出力制御部が、前記インバータ回路の出力電圧が商用電力系統への逆潮流に最低限必要な電圧を確保するように前記目標電圧の下限値を設定し、目標電圧が当該下限値以下となる場合には目標電圧を下限値に固定することを特徴とする。   According to a fourth aspect of the present invention, in the second or third aspect of the present invention, the output control unit ensures that the output voltage of the inverter circuit secures a minimum voltage necessary for reverse power flow to the commercial power system. A lower limit value of the target voltage is set, and when the target voltage is equal to or lower than the lower limit value, the target voltage is fixed to the lower limit value.

この構成によれば、インバータ回路においては少なくとも商用電力系統への逆潮流に最低限必要な大きさの出力電圧が維持されるため、インバータ回路の出力電圧が当該大きさを下回ることにより発生する逆潮流電流の歪みを防止でき、安定して低歪率の逆潮流が可能となる。   According to this configuration, since the output voltage of the minimum necessary level for the reverse power flow to the commercial power system is maintained in the inverter circuit, the reverse generated when the output voltage of the inverter circuit falls below the magnitude. The distortion of the tidal current can be prevented, and the reverse tidal current with a low distortion rate can be stably achieved.

請求項5の発明は、請求項4の発明において、前記出力制御部が、前記商用電力系統の電圧を検出する第3検出手段を有し、第3検出手段の検出電圧のピーク値に応じて前記目標電圧の下限値を変化させることを特徴とする。   According to a fifth aspect of the present invention, in the fourth aspect of the invention, the output control unit includes a third detection unit that detects the voltage of the commercial power system, and according to a peak value of the detection voltage of the third detection unit. The lower limit value of the target voltage is changed.

この構成によれば、商用電力系統の電圧のピーク値に応じて目標電圧の下限値が決まるため、インバータ回路においては商用電力系統への逆潮流に最低限必要な大きさの出力電圧を確実に維持することで、より低歪率の逆潮流が可能となる。また、商用電力系統の電圧のピーク値とインバータ回路の出力電圧との間には少なくとも一定の差分を確保できるので、インバータ回路の出力電圧に尤度を持つ必要がなく、目標電圧の下限値を極力低く設定することができ変換効率が向上する。そして、目標電圧の下限値を低くすれば直流電源からの入力電圧も下げることができるため、より広範囲で入力電圧の調節が可能となる。   According to this configuration, since the lower limit value of the target voltage is determined according to the peak value of the voltage of the commercial power system, the inverter circuit ensures that the output voltage of the minimum necessary level for reverse power flow to the commercial power system is ensured. By maintaining it, a reverse flow with a lower distortion rate becomes possible. Moreover, since at least a certain difference can be secured between the peak value of the voltage of the commercial power system and the output voltage of the inverter circuit, it is not necessary to have a likelihood in the output voltage of the inverter circuit, and the lower limit value of the target voltage is set. It can be set as low as possible, improving the conversion efficiency. If the lower limit value of the target voltage is lowered, the input voltage from the DC power supply can be lowered, and the input voltage can be adjusted in a wider range.

請求項6の発明は、請求項4の発明において、前記出力制御部が、前記商用電力系統に逆潮流される前記出力電流の歪率を算出する歪率算出手段を有し、前記目標電圧を低下させたときに歪率算出手段で算出される歪率を規定値と比較し、当該歪率が規定値以上になった時点の目標電圧を前記下限値とすることを特徴とする。   The invention according to claim 6 is the invention according to claim 4, wherein the output control unit has a distortion rate calculating means for calculating a distortion rate of the output current flowing backward to the commercial power system, and the target voltage is calculated. The distortion rate calculated by the distortion rate calculation means when it is lowered is compared with a specified value, and the target voltage when the distortion rate becomes equal to or higher than the specified value is set as the lower limit value.

この構成によれば、商用電力系統の電圧のピーク値に応じて目標電圧の下限値を決める場合に比べて、目標電圧の下限値をより一層低く設定することができる。   According to this configuration, the lower limit value of the target voltage can be set even lower than when the lower limit value of the target voltage is determined according to the peak value of the voltage of the commercial power system.

請求項7の発明は、請求項1ないし請求項6のいずれかの発明において、前記共振回路を流れる電流に相当する電流を検出する第4検出手段と、第4検出手段の検出電流がゼロのときに前記昇圧回路のスイッチング素子がオフするように前記昇圧回路のスイッチング周波数を設定する昇圧制御部とを備えることを特徴とする。 According to a seventh aspect of the present invention, in any one of the first to sixth aspects, the fourth detection means for detecting a current corresponding to the current flowing through the resonance circuit, and the detection current of the fourth detection means is zero. And a step-up control unit that sets a switching frequency of the step-up circuit so that the switching element of the step-up circuit is turned off.

この構成によれば、昇圧回路のスイッチング素子を流れる負荷電流がゼロのときにスイッチング素子がオフするようにスイッチング周波数が設定されるので、共振回路の回路定数にばらつきがあっても、負荷電流がゼロのタイミングでのスイッチングおよび部分共振動作を維持することができ、高効率且つ低ノイズを実現することができる。   According to this configuration, since the switching frequency is set so that the switching element is turned off when the load current flowing through the switching element of the booster circuit is zero, even if the circuit constant of the resonance circuit varies, the load current is Switching at zero timing and partial resonance operation can be maintained, and high efficiency and low noise can be realized.

請求項8の発明は、請求項1ないし請求項6のいずれかの発明において、前記電力変換回路の入力電力を検出する第5検出手段と、電力変換回路の出力電力を検出する第6検出手段と、第5検出手段の検出電力に対する第6検出手段の検出電力との比率から変換効率を算出する効率算出手段と、所定範囲内で前記昇圧回路のスイッチング周波数を変化させ、効率算出手段で算出される変換効率が最大となるように前記スイッチング周波数を再設定する昇圧制御部を備えることを特徴とする。 According to an eighth aspect of the present invention, in any one of the first to sixth aspects, the fifth detection means for detecting the input power of the power conversion circuit and the sixth detection means for detecting the output power of the power conversion circuit. And an efficiency calculating means for calculating the conversion efficiency from the ratio of the detected power of the sixth detecting means to the detected power of the fifth detecting means, and changing the switching frequency of the booster circuit within a predetermined range and calculating by the efficiency calculating means And a step-up control unit that resets the switching frequency so that the conversion efficiency is maximized.

この構成によれば、変換効率が最大となるようにスイッチング周波数を再設定することで、共振回路の回路定数にばらつきがあっても、負荷電流がゼロのタイミングでのスイッチングおよび部分共振動作を維持することができ、高効率且つ低ノイズを実現することができる。なお、電力変換回路の入力電力や出力電力を検出する手段は、系統連系インバータ装置の他機能でも必要となるものであり、第5検出手段や第6検出手段を他機能に兼用できるという利点もある。   According to this configuration, by switching the switching frequency so that the conversion efficiency is maximized, switching and partial resonance operation can be maintained when the load current is zero even if the circuit constants of the resonance circuit vary. Therefore, high efficiency and low noise can be realized. The means for detecting the input power and output power of the power conversion circuit is also required for other functions of the grid-connected inverter device, and the fifth detection means and the sixth detection means can be used for other functions. There is also.

請求項9の発明は、請求項8の発明において、前記昇圧制御部が、前記共振回路の共振周波数に寄与する部品の温度を検出する温度センサを有し、温度センサの検出温度の温度変化が所定の閾値以上となったときに、前記スイッチング周波数の再設定を行うことを特徴とする。   According to a ninth aspect of the present invention, in the eighth aspect of the invention, the step-up control unit includes a temperature sensor that detects a temperature of a component that contributes to a resonance frequency of the resonance circuit, and the temperature change of the temperature detected by the temperature sensor is changed. The switching frequency is reset when a predetermined threshold value is exceeded.

この構成によれば、共振回路の共振周波数に寄与する部品の温度によって共振回路の共振周波数が変動することがあっても、スイッチング周波数が再設定されることで当該変動後の共振周波数に合わせて負荷電流がゼロのタイミングでのスイッチングおよび部分共振動作を維持することができる。   According to this configuration, even if the resonance frequency of the resonance circuit may fluctuate due to the temperature of the component that contributes to the resonance frequency of the resonance circuit, the switching frequency is reset to match the resonance frequency after the fluctuation. Switching and partial resonance operation at the timing when the load current is zero can be maintained.

請求項10の発明は、請求項2または請求項3の発明において、前記昇圧回路が、目標電圧が予め設定されている上限値以下の場合には、前記昇圧回路のスイッチング周波数を固定する通常モードで動作し、目標電圧が前記上限値を超える場合には、目標電圧を当該上限値に固定し、前記スイッチング周波数を変化させ昇圧比を低下させることで前記電力変換回路全体の入力インピーダンスを変化させる制限モードで動作することを特徴とする。 According to a tenth aspect of the present invention, in the second or third aspect of the present invention, when the booster circuit is a normal mode in which the switching frequency of the booster circuit is fixed when the target voltage is equal to or lower than a preset upper limit value. in work, when the target voltage exceeds the upper limit value, the target voltage is fixed to the upper limit value, to change the input impedance of the entire power conversion circuit by lowering the boost ratio changing said switching frequency It operates in a restricted mode.

この構成によれば、制限モードにより目標電圧が上限値を超えることがないようにしているから、たとえば直流電源が開放電圧付近で動作する場合などで昇圧回路の出力電圧が上昇しても、制限モードに移行することで昇圧回路の出力電圧が制限される。そのため、回路部品の耐圧を低く抑えることができる。したがって、比較的広範囲の入力電圧に対応させながらも、回路部品の小型化、低コスト化を図ることができる。   According to this configuration, the target voltage is prevented from exceeding the upper limit value by the limit mode. For example, even when the output voltage of the booster circuit increases when the DC power supply operates near the open circuit voltage, the target voltage is limited. By shifting to the mode, the output voltage of the booster circuit is limited. Therefore, the breakdown voltage of the circuit component can be kept low. Therefore, it is possible to reduce the size and cost of the circuit components while accommodating a relatively wide range of input voltages.

請求項11の発明は、請求項10の発明において、前記昇圧回路が、一対のスイッチング素子の直列回路と他の一対のスイッチング素子の直列回路とが前記直流電源の出力端間に並列に接続され、出力トランスの1次巻線を各一対のスイッチング素子の接続点間に接続したフルブリッジ回路からなり、前記制限モードにおいて、各一対のスイッチング素子のオン時間の長さを固定し、各一対のスイッチング素子のオフ時間の長さをオン時間に比べて長くすることにより全てのスイッチング素子がオフとなるデッドタイムを設け、デッドタイムの長さを調節することで前記スイッチング周波数を前記共振回路の共振周波数よりも低い範囲で調節することを特徴とする。   According to an eleventh aspect of the present invention, in the booster circuit according to the tenth aspect, a series circuit of a pair of switching elements and a series circuit of another pair of switching elements are connected in parallel between the output terminals of the DC power supply. And a full bridge circuit in which the primary winding of the output transformer is connected between the connection points of each pair of switching elements. In the limit mode, the length of the on-time of each pair of switching elements is fixed, By setting the length of the off time of the switching elements to be longer than the on time, a dead time for turning off all the switching elements is provided, and the switching frequency is adjusted by adjusting the length of the dead time. It is characterized by adjusting in a range lower than the frequency.

この構成によれば、デッドタイムを設けたことでスイッチング素子を流れる電流がゼロの状態でスイッチング素子をオンできるため、スイッチング素子を流れる電流に急峻な変化が生じずスイッチング素子のサージ電圧を抑制しつつ、昇圧回路の昇圧比を低下させることができる。したがって、制限モードにおいても、高効率且つ低ノイズを維持することが可能となる。   According to this configuration, the dead time is provided so that the switching element can be turned on while the current flowing through the switching element is zero, so that a sharp change does not occur in the current flowing through the switching element and the surge voltage of the switching element is suppressed. However, the boost ratio of the booster circuit can be reduced. Therefore, it is possible to maintain high efficiency and low noise even in the limited mode.

請求項12の発明は、請求項11の発明において、前記昇圧回路が、前記スイッチング素子の両端電圧を検出する第7検出手段を有し、前記制限モードにおいて、スイッチング素子の両端電圧が所定値以下となるタイミングで当該スイッチング素子をオンすることを特徴とする。   According to a twelfth aspect of the present invention, in the eleventh aspect of the invention, the booster circuit includes a seventh detection unit that detects a voltage across the switching element, and the voltage across the switching element is equal to or less than a predetermined value in the limit mode. The switching element is turned on at the timing as follows.

この構成によれば、全てのスイッチング素子がオフの期間に回路中の浮遊容量や配線インダクタンスなどの影響でスイッチング素子の両端間に共振電圧が発生することがあっても、当該共振電圧が所定値以下のタイミングでスイッチング素子がオンすることによりスイッチング損失を低減でき、高効率且つ低ノイズを実現できる。   According to this configuration, even when a resonance voltage is generated between both ends of the switching element due to the stray capacitance or wiring inductance in the circuit during the period when all the switching elements are off, the resonance voltage is a predetermined value. When the switching element is turned on at the following timing, switching loss can be reduced, and high efficiency and low noise can be realized.

本発明は、直流電源からの入力電圧を調節可能としながらも、昇圧回路においてはスイッチング周波数を一定として負荷電流がゼロのタイミングでのスイッチングおよび部分共振動作の維持が可能となり、スイッチング損失を低減して、高効率且つ低ノイズを実現できるという利点がある。   The present invention makes it possible to adjust the input voltage from the DC power supply, while maintaining the switching frequency constant and maintaining the partial resonance operation when the load current is zero in the booster circuit, thereby reducing the switching loss. Thus, there is an advantage that high efficiency and low noise can be realized.

本発明の実施形態1の概略ブロック図である。It is a schematic block diagram of Embodiment 1 of the present invention. 同上の昇圧回路の概略回路図である。It is a schematic circuit diagram of a booster circuit same as the above. 同上に用いる太陽電池の出力特性の説明図である。It is explanatory drawing of the output characteristic of the solar cell used for the same as the above. 同上の昇圧回路の動作の説明図である。It is explanatory drawing of operation | movement of a booster circuit same as the above. 同上の昇圧回路の動作の説明図である。It is explanatory drawing of operation | movement of a booster circuit same as the above. 同上の昇圧回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of a booster circuit same as the above. 同上の他の構成例を示す概略ブロック図である。It is a schematic block diagram which shows the other structural example same as the above. 同上のさらに他の構成例を示す概略ブロック図である。It is a schematic block diagram which shows the other structural example same as the above. 本発明の実施形態2の概略ブロック図である。It is a schematic block diagram of Embodiment 2 of the present invention. 同上の他の構成例を示す概略ブロック図である。It is a schematic block diagram which shows the other structural example same as the above. 本発明の実施形態3の概略ブロック図である。It is a schematic block diagram of Embodiment 3 of the present invention. 同上の昇圧回路の動作の説明図である。It is explanatory drawing of operation | movement of a booster circuit same as the above. 同上の昇圧回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of a booster circuit same as the above. 同上の昇圧回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of a booster circuit same as the above. 同上の昇圧回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of a booster circuit same as the above. 従来例を示す概略ブロック図である。It is a schematic block diagram which shows a prior art example. 同上の動作を示すタイムチャートである。It is a time chart which shows operation | movement same as the above.

(実施形態1)
本実施形態の系統連系インバータ装置1は、図1に示すように、商用電力系統2に逆潮流可能な電圧まで入力電圧を昇圧する昇圧回路3と、昇圧回路3の直流出力を交流出力に変換し商用電力系統2に逆潮流するインバータ回路4とを電力変換回路として備えている。
(Embodiment 1)
As shown in FIG. 1, the grid-connected inverter device 1 of this embodiment includes a booster circuit 3 that boosts an input voltage to a voltage that can flow backward to the commercial power system 2, and a DC output of the booster circuit 3 is an AC output. An inverter circuit 4 that converts and reversely flows into the commercial power system 2 is provided as a power conversion circuit.

昇圧回路3の入力端Tinには、直流電圧を出力する直流電源(図示せず)が接続される。本実施形態では一例として太陽電池を直流電源に用いるものと仮定するが、直流電源は太陽電池に限るものではなく、たとえば燃料電池などであってもよい。なお、昇圧回路3の入力端Tin間並びに出力端Tout(図2参照)間にはそれぞれ平滑用のコンデンサC1,C2が接続されている。   A DC power supply (not shown) that outputs a DC voltage is connected to the input terminal Tin of the booster circuit 3. In this embodiment, it is assumed that a solar cell is used as a DC power source as an example, but the DC power source is not limited to a solar cell, and may be a fuel cell, for example. Note that smoothing capacitors C1 and C2 are connected between the input terminal Tin and the output terminal Tout (see FIG. 2) of the booster circuit 3, respectively.

昇圧回路3は、図2に示すように、入力端Tin間にフルブリッジ接続されたスイッチング素子Q1〜Q4と、スイッチング素子Q1〜Q4の出力端間に1次巻線が接続された絶縁型の出力トランスT1と、出力トランスT1の2次巻線に共振回路31を介して接続された整流回路32とを有するスイッチング電源からなる。   As shown in FIG. 2, the booster circuit 3 includes switching elements Q <b> 1 to Q <b> 4 connected in a full bridge between input terminals Tin, and an insulation type in which a primary winding is connected between output terminals of the switching elements Q <b> 1 to Q <b> 4. The switching power supply includes an output transformer T1 and a rectifier circuit 32 connected to a secondary winding of the output transformer T1 via a resonance circuit 31.

スイッチング素子Q1〜Q4は、2つのスイッチング素子Q1,Q2の直列回路と他の2つのスイッチング素子Q3,Q4の直列回路とが昇圧回路3の入力端Tin間に並列に接続された形態でフルブリッジ接続される。出力トランスT1の1次巻線は、スイッチング素子Q1,Q2の接続点と、スイッチング素子Q3,Q4の接続点との間に接続される。共振回路31はインダクタL1とコンデンサC3との直列回路からなり、整流回路32はダイオードブリッジで構成されている。なお、各スイッチング素子Q1〜Q4にはそれぞれスナバ用のコンデンサC11〜C14が並列接続されているが、各スイッチング素子Q1〜Q4の出力容量で代用する場合はこれらのコンデンサC11〜C14は省略可能である。   The switching elements Q1 to Q4 are a full bridge in which a series circuit of two switching elements Q1 and Q2 and a series circuit of the other two switching elements Q3 and Q4 are connected in parallel between the input terminals Tin of the booster circuit 3. Connected. The primary winding of the output transformer T1 is connected between the connection point of the switching elements Q1 and Q2 and the connection point of the switching elements Q3 and Q4. The resonance circuit 31 is composed of a series circuit of an inductor L1 and a capacitor C3, and the rectifier circuit 32 is configured by a diode bridge. Note that the snubber capacitors C11 to C14 are connected in parallel to the switching elements Q1 to Q4, respectively. However, when the output capacities of the switching elements Q1 to Q4 are substituted, these capacitors C11 to C14 can be omitted. is there.

系統連系インバータ装置1には、昇圧回路3を駆動するため、昇圧ゲート信号によってスイッチング素子Q1〜Q4をオンオフ制御する制御手段51を具備した昇圧制御部5が設けられている。ここで、昇圧制御部5は、スイッチング素子Q1とスイッチング素子Q4とを1組にするとともに、スイッチング素子Q2とスイッチング素子Q3とを1組にして、後述のスイッチング周波数にて各組のスイッチング素子Q1〜Q4を交互にオンとする。   In order to drive the booster circuit 3, the grid-connected inverter device 1 is provided with a boost control unit 5 including a control means 51 that controls on / off of the switching elements Q1 to Q4 by a boost gate signal. Here, the boost control unit 5 sets the switching element Q1 and the switching element Q4 as one set, and sets the switching element Q2 and the switching element Q3 as one set, and sets each switching element Q1 at the switching frequency described later. ˜Q4 are turned on alternately.

上記構成によれば、出力トランスT1の2次側に共振回路31が設けられているので、スイッチング周波数が共振回路31の共振周波数と一致するときに、昇圧回路3の出力電圧は最大となる。そこで、本実施形態では共振回路31の共振周波数と一致するようにスイッチング周波数を固定的に設定し、常に最大の昇圧比で昇圧を行うようにしてある。そのため、昇圧回路3の出力電圧(以下、昇圧電圧という)V2は入力電圧V1の増加に伴い一定の傾きをもって増加する。そして、このようにスイッチング周波数を共振周波数と一致させる場合、スイッチング素子Q1〜Q4のオンオフのタイミングを、共振回路31を流れる共振電流のゼロクロス点に一致させることができる。これにより、出力トランスT1の2次巻線を流れる負荷電流がゼロの状態でスイッチング素子Q1〜Q4をオンオフすることが可能となる。ここに、負荷電流がゼロであっても、出力トランスT1の1次巻線に励磁電流(1次側励磁電流)が流れることにより、スイッチング素子Q1〜Q4を流れる電流はゼロにはならないものの、負荷電流がゼロ以外のタイミングでオンオフする場合に比べてスイッチング損失は大幅に低減する。   According to the above configuration, since the resonance circuit 31 is provided on the secondary side of the output transformer T1, the output voltage of the booster circuit 3 becomes maximum when the switching frequency matches the resonance frequency of the resonance circuit 31. Therefore, in this embodiment, the switching frequency is fixedly set so as to coincide with the resonance frequency of the resonance circuit 31, and boosting is always performed at the maximum boosting ratio. Therefore, the output voltage V2 (hereinafter referred to as boosted voltage) V2 of the booster circuit 3 increases with a certain slope as the input voltage V1 increases. When the switching frequency is made to coincide with the resonance frequency in this way, the ON / OFF timing of the switching elements Q1 to Q4 can be made to coincide with the zero cross point of the resonance current flowing through the resonance circuit 31. As a result, the switching elements Q1 to Q4 can be turned on / off in a state where the load current flowing through the secondary winding of the output transformer T1 is zero. Here, even when the load current is zero, the exciting current (primary excitation current) flows through the primary winding of the output transformer T1, so that the current flowing through the switching elements Q1 to Q4 does not become zero. Switching loss is significantly reduced compared to when the load current is turned on and off at a timing other than zero.

その結果、スイッチング素子Q1〜Q4のオンオフ時に生じるスイッチング損失やスイッチングノイズの発生を防止することができる。また、出力トランスT1の2次側においても急峻な電流変化が抑制され、共振回路31を構成するインダクタL1の損失や発熱、ノイズの増大等を防止できることになる。さらに、ソフトスイッチング条件を満たし、出力トランスT1の1次側励磁電流とコンデンサC11〜C14とによる部分共振動作を広範囲で維持することができる。   As a result, it is possible to prevent the occurrence of switching loss and switching noise that occur when the switching elements Q1 to Q4 are turned on and off. Further, a steep current change is suppressed also on the secondary side of the output transformer T1, and loss, heat generation, noise increase, and the like of the inductor L1 constituting the resonance circuit 31 can be prevented. Furthermore, the soft switching condition is satisfied, and the partial resonance operation by the primary side excitation current of the output transformer T1 and the capacitors C11 to C14 can be maintained in a wide range.

一方、インバータ回路4は、昇圧回路3の出力段に接続されているコンデンサC2の両端間に、昇圧回路3のスイッチング素子Q1〜Q4と同様にフルブリッジ接続された4個のスイッチング素子(図示せず)を備えたフルブリッジ形のインバータ回路である。このインバータ回路4は、インダクタおよびコンデンサからなり商用電力系統2の周波数成分を通過させるフィルタ回路(図示せず)を備えている。   On the other hand, the inverter circuit 4 includes four switching elements (not shown) connected in a full-bridge manner between the two ends of the capacitor C2 connected to the output stage of the booster circuit 3 in the same manner as the switching elements Q1 to Q4 of the booster circuit 3. A full bridge type inverter circuit. The inverter circuit 4 includes a filter circuit (not shown) that includes an inductor and a capacitor and allows the frequency component of the commercial power system 2 to pass therethrough.

系統連系インバータ装置1には、出力ゲート信号によってインバータ回路4のスイッチング素子をオンオフ制御する出力制御部6が設けられている。ここで、出力制御部6は、各一対のスイッチング素子を高周波でオンオフ制御することにより、力率が1で所望の実効値の電流が逆潮流電流として商用電力系統2に対し出力されるようにインバータ回路4を制御する。   The grid interconnection inverter device 1 is provided with an output control unit 6 that performs on / off control of the switching element of the inverter circuit 4 by an output gate signal. Here, the output control unit 6 performs on / off control of each pair of switching elements at a high frequency so that a current having a power factor of 1 and a desired effective value is output to the commercial power system 2 as a reverse flow current. The inverter circuit 4 is controlled.

しかして、直流電源の出力は、昇圧回路3にて逆潮流に必要な電圧にまで昇圧された後、インバータ回路4にて逆潮流可能な周波数の交流に変換され、商用電力系統2に逆潮流されることになる。   Thus, the output of the DC power source is boosted to a voltage necessary for reverse power flow by the booster circuit 3 and then converted to alternating current having a frequency that allows reverse power flow by the inverter circuit 4, and the reverse power flow to the commercial power system 2. Will be.

ところで、直流電源としての太陽電池は、出力インピーダンスが比較的大きく、図3に示すように出力電圧が高くなるほど出力電流が小さくなる電圧電流特性(図中「イ」)、並びにある電圧をピークとして出力電圧が低下あるいは上昇するのに伴い出力電力が低下する電圧電力特性(図中「ロ」)を有する。また、これらの電圧電流特性、電圧電力特性は太陽電池に対する日射の変動等の動作条件の変動によって特性が大きく変化する。そのため、直流電源から最大電力を取り出すためには、直流電源の動作条件に合わせて直流電源の負荷状態を変化させることにより、直流電源の電圧電力特性上で電力が最大となる電圧に昇圧回路3の入力電圧(=直流電源の出力電圧)V1を調節する最大電力追従制御(MPPT制御)を行う必要がある。   By the way, a solar cell as a DC power supply has a relatively large output impedance, and as shown in FIG. 3, the output current becomes smaller as the output voltage becomes higher ("A" in the figure), and a certain voltage is peaked. It has a voltage power characteristic (“B” in the figure) in which the output power decreases as the output voltage decreases or increases. In addition, these voltage-current characteristics and voltage-power characteristics vary greatly due to variations in operating conditions such as variations in solar radiation with respect to the solar cell. Therefore, in order to extract the maximum power from the DC power supply, the booster circuit 3 has a voltage that maximizes the power on the voltage power characteristics of the DC power supply by changing the load state of the DC power supply in accordance with the operating conditions of the DC power supply. It is necessary to perform maximum power tracking control (MPPT control) for adjusting the input voltage (= output voltage of the DC power supply) V1.

ここにおいて、最大電力追従制御の方法としては、背景技術の欄で説明したように、昇圧回路3のスイッチング周波数を変化させ昇圧回路3の入力インピーダンスを変化させることにより、直流電源の負荷状態を変化させる方法が考えられる。しかし、本実施形態では、上述のように昇圧回路3のスイッチング周波数は共振周波数と一致するよう固定的に設定されているので、昇圧回路3のスイッチング周波数を変化させて昇圧回路3の入力インピーダンスを変化させる当該方法を採用することはできない。   Here, as described in the background art section, the maximum power follow-up control method changes the load state of the DC power supply by changing the switching frequency of the booster circuit 3 and changing the input impedance of the booster circuit 3. It is possible to make it However, in this embodiment, since the switching frequency of the booster circuit 3 is fixedly set to coincide with the resonance frequency as described above, the input impedance of the booster circuit 3 is changed by changing the switching frequency of the booster circuit 3. This method of changing cannot be adopted.

そこで、本実施形態の系統連系インバータ装置1は、以下の構成を採用することによって最大電力追従制御を行うものとする。   Therefore, the grid interconnection inverter device 1 of the present embodiment performs maximum power tracking control by adopting the following configuration.

すなわち、本実施形態では出力制御部6にてインバータ回路4の入力インピーダンスを変化させることにより、昇圧回路3およびインバータ回路4からなる電力変換回路全体としての入力インピーダンス(直流電源の負荷状態)を変化させて昇圧回路3の入力電圧V1を制御する。具体的には、出力制御部6で制御される逆潮流電流(実効値)と商用電力系統2の電圧とで決まる出力電力が大きくなれば、入力インピーダンスは小さくなり、直流電源の負荷状態は重負荷となり、直流電源の出力電流は増加する。一方、前記出力電力が小さくなれば、入力インピーダンスは大きくなり、直流電源の負荷状態は軽負荷となり、直流電源の出力電流は減少する。   That is, in this embodiment, the output impedance of the inverter circuit 4 is changed by the output control unit 6 to change the input impedance (the load state of the DC power supply) as the entire power conversion circuit including the booster circuit 3 and the inverter circuit 4. Thus, the input voltage V1 of the booster circuit 3 is controlled. Specifically, if the output power determined by the reverse flow current (effective value) controlled by the output control unit 6 and the voltage of the commercial power system 2 increases, the input impedance decreases, and the load state of the DC power supply becomes heavy. It becomes a load and the output current of the DC power supply increases. On the other hand, when the output power decreases, the input impedance increases, the load state of the DC power supply becomes light, and the output current of the DC power supply decreases.

ここで、直流電源としての太陽電池は、図3のように出力電流の増加に伴い出力電圧が低下する電圧電流特性を有するので、結局、インバータ回路4の入力インピーダンスを大きくすれば直流電源の出力電圧が上昇し、当該入力インピーダンスを小さくすれば直流電源の出力電圧が低下することになる。このように、出力制御部6にてインバータ回路4の入力インピーダンスを変化させることにより、昇圧回路3の入力電圧(=直流電源の出力電圧)V1を調節することが可能となり、上記最大電力追従制御を行うことができる。   Here, since the solar cell as the DC power source has a voltage-current characteristic in which the output voltage decreases as the output current increases as shown in FIG. 3, the output of the DC power source is eventually increased if the input impedance of the inverter circuit 4 is increased. When the voltage rises and the input impedance is reduced, the output voltage of the DC power supply is lowered. In this way, by changing the input impedance of the inverter circuit 4 by the output control unit 6, it becomes possible to adjust the input voltage (= output voltage of the DC power supply) V1 of the booster circuit 3, and the maximum power tracking control described above. It can be performed.

より具体的に説明すると、出力制御部6は、昇圧回路3の出力段に接続されたコンデンサC2の両端電圧から昇圧電圧V2を検出する第1検出手段61と、第1検出手段61の検出電圧と後述の目標電圧とを比較する比較器62とを有する。さらに、出力制御部6は、インバータ回路4から出力される逆潮流電流を検出して、当該検出結果を比較器62から出力される指令値と一致させるように、インバータ回路4のスイッチング素子を駆動するための出力ゲート信号を出力する制御手段63を有している。比較器62は、第1検出手段61の検出電圧と目標電圧とが一致するように指令値の大きさを決定し、検出電圧が目標電圧より低ければ指令値を下げて逆潮流電流を減少させ、検出電圧が目標電圧より高ければ指令値を上げて逆潮流電流を増加させる。ここで、昇圧回路3の昇圧比は一定であるため、結果的に、昇圧回路3の入力電圧(=直流電源の出力電圧)V1は図4に示すように目標電圧に対して1/N(Nは昇圧回路3の昇圧比)の傾きをもって一対一で決まることになる。   More specifically, the output control unit 6 includes a first detection unit 61 that detects the boosted voltage V2 from the voltage across the capacitor C2 connected to the output stage of the booster circuit 3, and a detection voltage of the first detection unit 61. And a comparator 62 for comparing a target voltage described later. Further, the output control unit 6 detects the reverse flow current output from the inverter circuit 4 and drives the switching element of the inverter circuit 4 so that the detection result matches the command value output from the comparator 62. The control means 63 which outputs the output gate signal for performing is provided. The comparator 62 determines the magnitude of the command value so that the detection voltage of the first detection means 61 matches the target voltage. If the detection voltage is lower than the target voltage, the comparator 62 decreases the command value to reduce the reverse flow current. If the detection voltage is higher than the target voltage, the command value is increased to increase the reverse flow current. Here, since the boosting ratio of the booster circuit 3 is constant, as a result, the input voltage (= output voltage of the DC power supply) V1 of the booster circuit 3 is 1 / N (with respect to the target voltage as shown in FIG. N is determined on a one-to-one basis with a slope of the boost ratio of the booster circuit 3.

また、出力制御部6には、図1に示すように昇圧回路3の入力電力(=直流電源の出力電力)を検出する第2検出手段64と、第2検出手段64の検出電力に基づいて前記目標電圧を決定する目標算出手段65とが設けられている。目標算出手段65は、直流電源の動作条件に合わせて、直流電源の電圧電力特性上で電力が最大となる電圧(以下、最適出力電圧という)に昇圧回路3の入力電圧(=直流電源の出力電圧)V1を調節する最大電力追従制御が行われるように、前記目標電圧の値を決定する。   Further, the output control unit 6 is based on the second detection means 64 for detecting the input power (= output power of the DC power supply) of the booster circuit 3 and the detection power of the second detection means 64 as shown in FIG. Target calculation means 65 for determining the target voltage is provided. The target calculation means 65 sets the input voltage of the booster circuit 3 (= the output of the DC power supply) to the voltage (hereinafter referred to as the optimum output voltage) that maximizes the power on the voltage power characteristics of the DC power supply in accordance with the operating conditions of the DC power supply. The target voltage value is determined so that the maximum power follow-up control for adjusting the voltage (V1) is performed.

要するに、直流電源は最適出力電圧をピークとして出力電圧が低下あるいは上昇するのに伴い出力電力が低下する電圧電力特性を有しているので、直流電源から最大電力を取り出すためには、直流電源の出力電圧を最適出力電圧に調節する必要がある。そこで、目標算出手段65は、目標電圧を変化させることにより昇圧回路3の入力電圧(=直流電源の出力電圧)V1を変化させた際に第2検出手段64の検出電力が最大となる点を最適出力電圧とし、当該最適出力電圧のN倍(Nは昇圧回路3の昇圧比)の電圧を目標電圧とする。つまり、目標電圧を低下させた際に検出電力が増加すれば、そのときの昇圧回路3の入力電圧V1は図5のように最適出力電圧よりも高い負特性領域αにあると判断して、目標電圧を低下させることで直流電源から取り出す電力を増加させる。一方、目標電圧を上昇させた際に検出電力が増加すれば、そのときの昇圧回路3の入力電圧V1は最適出力電圧よりも低い正特性領域βにあると判断して、目標電圧を上昇させることで直流電源から取り出す電力を増加させる。   In short, the DC power supply has a voltage power characteristic in which the output power decreases as the output voltage decreases or increases with the optimum output voltage as a peak, so in order to extract the maximum power from the DC power supply, It is necessary to adjust the output voltage to the optimum output voltage. Therefore, the target calculation means 65 has a point that the detected power of the second detection means 64 becomes maximum when the input voltage (= output voltage of the DC power supply) V1 of the booster circuit 3 is changed by changing the target voltage. An optimum output voltage is set, and a voltage N times the optimum output voltage (N is a boost ratio of the booster circuit 3) is set as a target voltage. That is, if the detected power increases when the target voltage is lowered, the input voltage V1 of the booster circuit 3 at that time is determined to be in the negative characteristic region α higher than the optimum output voltage as shown in FIG. The electric power taken out from the DC power source is increased by lowering the target voltage. On the other hand, if the detected power increases when the target voltage is raised, it is determined that the input voltage V1 of the booster circuit 3 at that time is in the positive characteristic region β lower than the optimum output voltage, and the target voltage is raised. This increases the power extracted from the DC power supply.

このように目標算出手段65にて目標電圧を変化させ最適出力電圧を見つけ出す処理は定期的に実行されるものとし、その結果、直流電源の動作条件(太陽電池に対する日射)が変動したとしても、定期的に変動後の特性に合わせて目標電圧が調整されることとなる。したがって、直流電源の動作条件が変動する場合でも、直流電源から最大電力を取り出すことが可能となり、最も効率のよい状態で系統連系インバータ装置1を動作させることができる。なお、第2検出手段64は直流電源の出力電力に相当する電力を検出するものであればよく、たとえば昇圧回路3の後段側で電力を検出する構成であってもよい。   In this way, the process of finding the optimum output voltage by changing the target voltage in the target calculation means 65 is periodically executed. As a result, even if the operating condition of the DC power supply (irradiation with respect to the solar cell) fluctuates, The target voltage is periodically adjusted according to the characteristics after the fluctuation. Therefore, even when the operating conditions of the DC power supply fluctuate, the maximum power can be extracted from the DC power supply, and the grid-connected inverter device 1 can be operated in the most efficient state. The second detection unit 64 may be any unit that detects power corresponding to the output power of the DC power supply. For example, the second detection unit 64 may be configured to detect power on the rear stage side of the booster circuit 3.

以上説明した構成によれば、出力制御部6にてインバータ回路4を制御することにより、昇圧回路3のスイッチング周波数を固定した状態で、直流電源の出力電力が最大となるように昇圧回路3の入力電圧V1を調節する最大電力追従制御を行うことができる。そのため、昇圧回路3のスイッチング周波数を共振回路31の共振周波数と一致させることにより、常に、負荷電流がゼロのタイミングでスイッチング素子Q1〜Q4をオンオフさせることが可能である。これにより、出力トランスT1の1次巻線に流れる電流を、図6に示すように歪みのない正弦波状とすることができ、且つ部分共振動作を維持できるため、昇圧回路3で生じるスイッチング損失やスイッチングノイズの発生を防止して、高効率且つ低ノイズの系統連系インバータ装置1を実現することができる。なお、図6ではスイッチング素子Q1,Q4のオンオフ状態を(a)に示し、スイッチング素子Q2,Q3のオンオフ状態を(b)に示し、出力トランスT1の2次巻線に流れる負荷電流を(c)に示す。ここで、図6(c)には直流電源の出力電力が大きい場合の波形(振幅が大きい方)と、直流電源の出力電力が小さい場合の波形(振幅が小さい方)とを示している。   According to the configuration described above, the output control unit 6 controls the inverter circuit 4 so that the output power of the DC power supply is maximized in a state where the switching frequency of the booster circuit 3 is fixed. Maximum power tracking control for adjusting the input voltage V1 can be performed. Therefore, by making the switching frequency of the booster circuit 3 coincide with the resonance frequency of the resonance circuit 31, the switching elements Q1 to Q4 can always be turned on and off at the timing when the load current is zero. As a result, the current flowing through the primary winding of the output transformer T1 can be made sinusoidal without distortion as shown in FIG. 6, and the partial resonance operation can be maintained. Generation of switching noise can be prevented, and the grid-connected inverter device 1 with high efficiency and low noise can be realized. In FIG. 6, the on / off states of the switching elements Q1, Q4 are shown in (a), the on / off states of the switching elements Q2, Q3 are shown in (b), and the load current flowing through the secondary winding of the output transformer T1 is expressed as (c). ). Here, FIG. 6C shows a waveform when the output power of the DC power supply is large (a larger amplitude) and a waveform when the output power of the DC power supply is small (a smaller amplitude).

ところで、系統連系インバータ装置1から商用電力系統2への逆潮流を行うためには、インバータ回路4の出力電圧を商用電力系統2の電圧よりも高く維持する必要がある。そこで、本実施形態では目標電圧に下限値を設定し、目標電圧が当該下限値を下回らないようにすることで、インバータ回路4の出力電圧を逆潮流可能な大きさ以上に維持する。要するに、目標算出手段65は、原則として第2検出手段64の検出電力を最大とするように目標電圧を設定するが、目標電圧が前記下限値以下になる場合には例外的に目標電圧を当該下限値に固定する。これにより、インバータ回路4の出力電圧が逆潮流に最低限必要な大きさ以上に維持されるため、インバータ回路4の出力電圧が当該大きさを下回ることにより発生する逆潮流電流の歪みを防止でき、安定して低歪率の逆潮流を行うことができる。   By the way, in order to perform a reverse power flow from the grid-connected inverter device 1 to the commercial power system 2, it is necessary to maintain the output voltage of the inverter circuit 4 higher than the voltage of the commercial power system 2. Therefore, in this embodiment, a lower limit value is set for the target voltage, and the target voltage is prevented from falling below the lower limit value, so that the output voltage of the inverter circuit 4 is maintained at a level that allows reverse flow. In short, the target calculation means 65 sets the target voltage so that the detection power of the second detection means 64 is maximized in principle. However, if the target voltage is equal to or lower than the lower limit value, the target voltage is exceptionally applied. Fix to the lower limit. Thereby, since the output voltage of the inverter circuit 4 is maintained at a level higher than the minimum necessary for the reverse power flow, it is possible to prevent the reverse power current from being distorted when the output voltage of the inverter circuit 4 falls below the size. It is possible to perform a reverse flow with a low distortion rate stably.

ここにおいて、目標電圧の下限値は、たとえば商用電力系統2のピーク電圧に応じて定められる。この場合、図7に示すように商用電力系統の電圧V3を検出する第3検出手段66を出力制御部6に設け、目標算出手段65は、当該第3検出手段66の検出電圧のピーク値に応じて目標電圧の下限値を設定する。これにより、インバータ回路4においては商用電力系統2への逆潮流に最低限必要な大きさの出力電圧を確実に維持でき、低歪率の逆潮流が可能となる。また、目標電圧を商用電力系統2のピーク電圧に比べて所定の差分だけ大きくなるように設定しておけば、インバータ回路4の出力電圧に尤度を持つ必要がなく、目標電圧の下限値を極力低い値に設定することがきる。これにより、比較的広範囲の入力電圧V1に対応して最大電力追従制御を行うことができ、電力変換効率が向上するという利点がある。   Here, the lower limit value of the target voltage is determined according to the peak voltage of the commercial power system 2, for example. In this case, as shown in FIG. 7, the output control unit 6 is provided with the third detection means 66 for detecting the voltage V3 of the commercial power system, and the target calculation means 65 sets the peak value of the detection voltage of the third detection means 66. Set the lower limit of the target voltage accordingly. As a result, the inverter circuit 4 can reliably maintain the output voltage having the minimum required level for the reverse power flow to the commercial power system 2 and can achieve a low distortion reverse power flow. Further, if the target voltage is set to be larger than the peak voltage of the commercial power system 2 by a predetermined difference, the output voltage of the inverter circuit 4 does not need to have likelihood, and the lower limit value of the target voltage is set. It can be set as low as possible. As a result, the maximum power follow-up control can be performed corresponding to a relatively wide range of input voltages V1, and there is an advantage that the power conversion efficiency is improved.

また、この構成に限らず、逆潮流電流の歪率を規定値以下に抑えることができる値に、目標電圧の下限値を設定することも考えられる。この場合、図8に示すようにインバータ回路4から出力される逆潮流電流の歪率を算出する歪率算出手段67を出力制御部6に設け、目標算出手段65は、目標電圧を徐々に低下させた際に当該歪率算出手段67で算出される歪率を規定値と比較し、歪率が規定値以上となった時点の目標電圧を下限値に設定する。これにより、上述のように商用電力系統2のピーク電圧に応じて下限値を決める場合に比べて、目標電圧の下限値をさらに低く設定可能となり、結果的により広範囲の入力電圧V1に対応して最大電力追従制御を行うことができる。   In addition to this configuration, it is also conceivable to set the lower limit value of the target voltage to a value that can suppress the distortion rate of the reverse flow current to a specified value or less. In this case, as shown in FIG. 8, a distortion rate calculation means 67 for calculating the distortion rate of the reverse flow current output from the inverter circuit 4 is provided in the output control unit 6, and the target calculation means 65 gradually decreases the target voltage. When the distortion rate is calculated, the distortion rate calculated by the distortion rate calculation means 67 is compared with a specified value, and the target voltage when the distortion rate becomes equal to or higher than the specified value is set as the lower limit value. As a result, the lower limit value of the target voltage can be set lower as compared with the case where the lower limit value is determined according to the peak voltage of the commercial power system 2 as described above, and as a result, it corresponds to a wider range of the input voltage V1. Maximum power tracking control can be performed.

(実施形態2)
本実施形態の系統連系インバータ装置1は、昇圧回路3のスイッチング周波数が自動的に設定されるようにした点が実施形態1の系統連系インバータ装置1と相違する。
(Embodiment 2)
The grid interconnection inverter device 1 of the present embodiment is different from the grid interconnection inverter device 1 of the first embodiment in that the switching frequency of the booster circuit 3 is automatically set.

すなわち、共振回路31の共振周波数は、共振回路31を構成するインダクタL1およびコンデンサC3や出力トランスT1の漏れインダクタンス等の回路定数によって決まるため、これらの回路素子の個体差により回路定数がばらついていると、共振周波数もばらつく可能性がある。そこで、本実施形態では、昇圧回路3のスイッチング周波数を予め固定的に決めてしまうのではなく、実際に系統連系インバータ装置1を動作させた状態でスイッチング周波数が自動的に補正される構成を採用する。   That is, since the resonance frequency of the resonance circuit 31 is determined by circuit constants such as the inductance of the inductor L1 and the capacitor C3 and the output transformer T1 constituting the resonance circuit 31, the circuit constant varies due to individual differences between these circuit elements. The resonance frequency may also vary. Therefore, in the present embodiment, the switching frequency of the booster circuit 3 is not fixedly determined in advance, but the switching frequency is automatically corrected in a state where the system interconnection inverter device 1 is actually operated. adopt.

具体的には、図9に示すように昇圧回路3の出力トランスT1の1次巻線を流れる負荷電流を検出する第4検出手段52が昇圧制御部5に付加されており、昇圧制御部5の制御手段51は、第4検出手段52の検出電流がゼロのときにスイッチング素子Q1〜Q4がオフするようにスイッチング素子Q1〜Q4の駆動タイミングを制御する。これにより、昇圧回路3のスイッチング周波数は共振回路31の共振周波数と一致することになる。なお、第4検出手段52は、出力トランスT1の1次側を流れる電流を直接検出するものに限らず、出力トランスT1の2次側に接続された共振回路31を流れる電流を負荷電流として検出するものであってもよい。   Specifically, as shown in FIG. 9, fourth detection means 52 for detecting a load current flowing through the primary winding of the output transformer T1 of the booster circuit 3 is added to the boost controller 5, and the boost controller 5 The control means 51 controls the drive timing of the switching elements Q1 to Q4 so that the switching elements Q1 to Q4 are turned off when the detection current of the fourth detection means 52 is zero. As a result, the switching frequency of the booster circuit 3 matches the resonance frequency of the resonance circuit 31. The fourth detection means 52 is not limited to directly detecting the current flowing through the primary side of the output transformer T1, and detects the current flowing through the resonance circuit 31 connected to the secondary side of the output transformer T1 as a load current. You may do.

また、本実施形態の他の構成例として、図10に示すように昇圧回路3およびインバータ回路4での電力の変換効率を算出する効率算出手段53を昇圧制御部5に設け、当該変換効率が最大となるように昇圧制御部5にてスイッチング周波数を調節する構成も考えられる。この場合、昇圧回路3の入力電力を検出する第5検出手段54と、インバータ回路4の出力電力を検出する第6検出手段55とを設け、効率算出手段53は第5検出手段54の検出電力Wiに対する第6検出手段55の検出電力Woの比率(検出電力Wo/検出電力Wi)から変換効率を算出する。そして、昇圧制御部5は、所定の範囲内で昇圧回路3のスイッチング周波数を変化させ、効率算出手段53で算出される変換効率が最大となる周波数を新たなスイッチング周波数に設定する。   As another configuration example of the present embodiment, as shown in FIG. 10, efficiency calculation means 53 for calculating the power conversion efficiency in the booster circuit 3 and the inverter circuit 4 is provided in the booster control unit 5, and the conversion efficiency is A configuration in which the switching frequency is adjusted by the boost control unit 5 so as to be maximized is also conceivable. In this case, fifth detection means 54 for detecting the input power of the booster circuit 3 and sixth detection means 55 for detecting the output power of the inverter circuit 4 are provided, and the efficiency calculation means 53 is detected power of the fifth detection means 54. The conversion efficiency is calculated from the ratio (detected power Wo / detected power Wi) of the detected power Wo of the sixth detecting means 55 to Wi. Then, the boost control unit 5 changes the switching frequency of the booster circuit 3 within a predetermined range, and sets the frequency at which the conversion efficiency calculated by the efficiency calculating unit 53 is maximized as a new switching frequency.

これにより、変換効率に基づいてスイッチング周波数が設定されることになるので、共振回路31の回路定数にばらつきがあっても、スイッチング周波数を共振回路31の共振周波数と一致させて昇圧回路3における変換効率を最大とすることができる。なお、系統連系インバータ装置1においては第5検出手段54や第6検出手段55のように入力電力、出力電力を検出する手段は他機能で必須の構成であるため、図10の構成では、上記図9の第4検出手段52のように専用の回路を付加する必要がないという利点もある。   As a result, the switching frequency is set based on the conversion efficiency. Therefore, even if the circuit constants of the resonance circuit 31 vary, the switching frequency is matched with the resonance frequency of the resonance circuit 31 and the conversion in the booster circuit 3 is performed. Efficiency can be maximized. In the grid-connected inverter device 1, the means for detecting input power and output power, such as the fifth detection means 54 and the sixth detection means 55, is an essential configuration for other functions. There is also an advantage that it is not necessary to add a dedicated circuit like the fourth detecting means 52 in FIG.

また、図10の構成を採用する場合、スイッチング周波数の再設定が行われるまでは、直近に設定されたスイッチング周波数が継続的に使用されることになるが、共振回路31の共振周波数が変化しない限りスイッチング周波数を再設定する必要はない。そこで、図10の構成を採用する場合、共振回路31の共振周波数に寄与する部品(インダクタL1、コンデンサC3等)の温度を検出するためのサーミスタ(温度センサ)を昇圧制御部5に設け、検出温度の温度変化が所定の閾値以上となったときに、スイッチング周波数の再設定が行われる構成とすることが望ましい。これにより、共振回路31の共振周波数が部品の動作温度によって変動することがあっても、スイッチング周波数が再設定されることで当該変動後の共振周波数にスイッチング周波数を一致させることが可能となり、共振周波数からスイッチング周波数がずれた状態が長く続くことを回避できる。   When the configuration of FIG. 10 is adopted, the most recently set switching frequency is continuously used until the switching frequency is reset, but the resonance frequency of the resonance circuit 31 does not change. As long as there is no need to reset the switching frequency. Therefore, when the configuration of FIG. 10 is adopted, a thermistor (temperature sensor) for detecting the temperature of the components (inductor L1, capacitor C3, etc.) contributing to the resonance frequency of the resonance circuit 31 is provided in the boost control unit 5 and detected. It is desirable that the switching frequency be reset when the temperature change of the temperature exceeds a predetermined threshold. Thereby, even if the resonance frequency of the resonance circuit 31 may fluctuate depending on the operating temperature of the component, the switching frequency can be matched with the resonance frequency after the fluctuation by resetting the switching frequency. It can be avoided that a state in which the switching frequency deviates from the frequency continues for a long time.

なお、本実施形態で示す図9および図10では、第2検出手段64の図示を省略している。その他の構成および機能は実施形態1と同様である。   In FIGS. 9 and 10 shown in the present embodiment, the second detection means 64 is not shown. Other configurations and functions are the same as those of the first embodiment.

(実施形態3)
本実施形態の系統連系インバータ装置1は、目標電圧に上限値を設定し、目標電圧が上限値以下の場合には昇圧回路3のスイッチング周波数を共振回路31の共振周波数と一致させる通常モードで動作し、目標電圧が上限値を超える場合には目標電圧を上限値に固定する制限モードで動作する点が実施形態1の系統連系インバータ装置1と相違する。
(Embodiment 3)
The grid-connected inverter device 1 according to the present embodiment sets an upper limit value for the target voltage, and in a normal mode in which the switching frequency of the booster circuit 3 matches the resonance frequency of the resonance circuit 31 when the target voltage is equal to or lower than the upper limit value. It is different from the grid-connected inverter device 1 of the first embodiment in that it operates and operates in a limit mode in which the target voltage is fixed to the upper limit value when the target voltage exceeds the upper limit value.

すなわち、通常モードでの動作は実施形態1で説明したものと同様であるが、制限モードでは、昇圧回路3の昇圧比を変化させることによって、昇圧回路3の入力電圧V1の変化に関わらず昇圧回路3から出力される昇圧電圧V2を目標電圧の上限値に固定する。要するに、制限モードでは昇圧電圧V2が上限値に固定されるように、昇圧回路3のスイッチング周波数を共振回路31の共振周波数からずらして昇圧比を低下させる。具体的には、図11に示すように、目標算出手段65が昇圧制御部5に対して制御信号を出力する構成とし、目標電圧が上限値を超える場合には制御信号にて昇圧回路3の昇圧比を低下させる。なお、図11では、第2検出手段64の図示を省略している。   That is, the operation in the normal mode is the same as that described in the first embodiment. However, in the limit mode, the boosting ratio of the booster circuit 3 is changed, so that the boosting voltage is increased regardless of the change of the input voltage V1 of the booster circuit 3. The boosted voltage V2 output from the circuit 3 is fixed to the upper limit value of the target voltage. In short, in the limited mode, the boosting ratio is lowered by shifting the switching frequency of the booster circuit 3 from the resonant frequency of the resonant circuit 31 so that the boosted voltage V2 is fixed to the upper limit value. Specifically, as shown in FIG. 11, the target calculation means 65 is configured to output a control signal to the boost control unit 5, and when the target voltage exceeds the upper limit value, the control signal indicates the boost circuit 3. Reduce the boost ratio. In addition, in FIG. 11, illustration of the 2nd detection means 64 is abbreviate | omitted.

しかして、図12に示すように、昇圧回路3の入力電圧V1がある境界値以下の範囲Xにおいては、昇圧回路3のスイッチング周波数が共振周波数と一致して昇圧回路3の昇圧比が一定に維持されるため、昇圧電圧V2は入力電圧に比例する。一方、入力電圧V1が前記境界値を超える範囲Yにおいては、昇圧回路3のスイッチング周波数を共振周波数からずらして昇圧比を可変制御することで、昇圧電圧V2が入力電圧V1に関わらず前記上限値に維持される。   Thus, as shown in FIG. 12, in the range X where the input voltage V1 of the booster circuit 3 is not more than a certain boundary value, the switching frequency of the booster circuit 3 matches the resonance frequency and the boost ratio of the booster circuit 3 is constant. Since it is maintained, the boosted voltage V2 is proportional to the input voltage. On the other hand, in the range Y where the input voltage V1 exceeds the boundary value, the boosting voltage V2 is variably controlled by shifting the switching frequency of the boosting circuit 3 from the resonance frequency, so that the boosting voltage V2 is the upper limit value regardless of the input voltage V1. Maintained.

以上説明した構成によれば、昇圧回路3の入力電圧V1が上昇した場合であっても、昇圧電圧V2は目標電圧の上限値以下に抑えられるため、当該上限値を超える電圧が昇圧回路3から出力されることはない。したがって、昇圧回路3やその後段のインバータ回路4等の回路部品の耐圧を比較的低く抑えることができ、昇圧回路3を広範囲の入力電圧に対応させながらも、回路部品の小型化、低コスト化を図ることができるという利点がある。   According to the configuration described above, even when the input voltage V1 of the booster circuit 3 is increased, the boosted voltage V2 is suppressed to be equal to or lower than the upper limit value of the target voltage. It is never output. Therefore, the withstand voltage of the circuit components such as the booster circuit 3 and the inverter circuit 4 in the subsequent stage can be kept relatively low, and the circuit components can be reduced in size and cost while making the booster circuit 3 compatible with a wide range of input voltages. There is an advantage that can be achieved.

ところで、本実施形態では、制限モードにおいて昇圧回路3の昇圧比を低下させる際、各一対のスイッチング素子Q1〜Q4のオン時間の長さを固定し、各一対のスイッチング素子Q1〜Q4のオフ時間の長さをオン時間に比べて長くすることにより全てのスイッチング素子Q1〜Q4がオフとなるデッドタイムを設けている。そして、昇圧制御部5は、当該デッドタイムの長さを調節することで、昇圧回路3のスイッチング周波数を共振回路31の共振周波数よりも低い範囲で調節する。   By the way, in this embodiment, when reducing the step-up ratio of the booster circuit 3 in the limit mode, the length of the on time of each pair of switching elements Q1 to Q4 is fixed, and the off time of each pair of switching elements Q1 to Q4 is fixed. The dead time during which all the switching elements Q1 to Q4 are turned off is provided by increasing the length of the switching element Q as compared with the on time. Then, the boost control unit 5 adjusts the switching frequency of the booster circuit 3 in a range lower than the resonance frequency of the resonance circuit 31 by adjusting the length of the dead time.

一例を挙げると、通常モードでは、図13(a),(b)に示すように一対のスイッチング素子Q1,Q4と他の一対のスイッチング素子Q2,Q3とは、共振周波数と同一のスイッチング周波数にて交互にオンされるため、共振回路31を流れる電流は図13(c)のように歪みのない正弦波状となる。なお、図13並びに図14,15においては、スイッチング素子Q1,Q2の両端電圧を(a)、スイッチング素子Q2,Q3の両端電圧を(b)、共振回路31に流れる電流を(c)に示す。ここで、スイッチング素子Q2,Q3がオンの期間を「Ton1」、スイッチング素子Q1,Q4がオンの期間を「Ton2」、デッドタイムを「Td」で表し、スイッチング周波数の逆数(スイッチングの繰返し周期)を「Ta」あるいは「Ta’」で表すものとする。   For example, in the normal mode, as shown in FIGS. 13A and 13B, the pair of switching elements Q1 and Q4 and the other pair of switching elements Q2 and Q3 have the same switching frequency as the resonance frequency. Therefore, the current flowing through the resonance circuit 31 becomes a sine wave without distortion as shown in FIG. 13 and 14 and 15, the voltage across switching elements Q 1 and Q 2 is shown in (a), the voltage across switching elements Q 2 and Q 3 is shown in (b), and the current flowing through the resonance circuit 31 is shown in (c). . Here, the period during which the switching elements Q2 and Q3 are on is represented by “Ton1”, the period during which the switching elements Q1 and Q4 are on is represented by “Ton2”, the dead time is represented by “Td”, and the reciprocal of the switching frequency (repetitive cycle of switching). Is represented by “Ta” or “Ta ′”.

これに対し、制限モードでは、図14(a),(b)に示すようにスイッチング素子Q1,Q4がオフしてからスイッチング素子Q2,Q3がオンするまでの間、並びにスイッチング素子Q2,Q3がオフしてからスイッチング素子Q1,Q4がオンするまでの間に、全スイッチング素子Q1〜Q4がオフとなるデッドタイムTdが設けられる。そのため、共振回路31を流れる電流は図14(c)に示すように、スイッチング素子Q1,Q4がオンの期間と、スイッチング素子Q2,Q3がオンの期間とにそれぞれ逆向きに流れる。ただし、全スイッチング素子Q1〜Q4がオフとなるデッドタイムTdには共振回路31に電流は流れないため、結局、共振回路31には交互に逆向きの電流が間欠的に流れることになる。   On the other hand, in the limited mode, as shown in FIGS. 14A and 14B, the switching elements Q1 and Q4 are turned off until the switching elements Q2 and Q3 are turned on, and the switching elements Q2 and Q3 are turned on. A dead time Td during which all the switching elements Q1 to Q4 are turned off is provided between the time when the switching elements Q1 and Q4 are turned on after the turning off. Therefore, as shown in FIG. 14C, the current flowing through the resonance circuit 31 flows in the opposite direction during the periods when the switching elements Q1, Q4 are on and the periods when the switching elements Q2, Q3 are on. However, since no current flows through the resonance circuit 31 during the dead time Td when all the switching elements Q1 to Q4 are turned off, a reverse current alternately flows intermittently through the resonance circuit 31.

このようにデッドタイムTdを設けたことで、スイッチング素子を流れる負荷電流がゼロの状態でオン・オフすることができるため、昇圧回路3に流れる電流に急峻な変化が生じず、スイッチング素子Q1〜Q4のサージ電圧や共振用リアクトル(インダクタL1)のコア損失を抑制することができる。その結果、スイッチング周波数が共振回路31の共振周波数と一致しない制限モードにおいても、系統連系インバータ装置1を高効率且つ低ノイズで動作させることができる。   By providing the dead time Td in this manner, the load current flowing through the switching element can be turned on / off, so that the current flowing through the booster circuit 3 does not change sharply and the switching elements Q1 to Q1 are not changed. The surge voltage of Q4 and the core loss of the resonance reactor (inductor L1) can be suppressed. As a result, the grid-connected inverter device 1 can be operated with high efficiency and low noise even in the limited mode in which the switching frequency does not coincide with the resonance frequency of the resonance circuit 31.

また、本実施形態では、スイッチング素子Q1〜Q4の両端電圧(ドレイン−ソース間電圧)を検出する第7検出手段(図示せず)を昇圧回路3に設け、制限モードにおいては、スイッチング素子Q1〜Q4をオンするタイミングを、当該スイッチング素子Q1〜Q4の両端電圧が所定値以下となるタイミングに合わせている。つまり、全てのスイッチング素子Q1〜Q4がオフとなるデッドタイムTdにおいては、回路中の浮遊容量や配線インダクタンスなどの影響で、図14(a),(b)に示すようにスイッチング素子Q1〜Q4のドレイン−ソース間に共振電圧が発生する可能性がある。仮に、ドレイン−ソース間に共振電圧が生じている状態でスイッチング素子Q1〜Q4がオンされるとスイッチング損失が生じて、効率の低下やノイズの発生につながる。   In the present embodiment, the booster circuit 3 is provided with seventh detection means (not shown) for detecting the voltage across the switching elements Q1 to Q4 (drain-source voltage). In the limiting mode, the switching elements Q1 to Q1 are provided. The timing at which Q4 is turned on is matched with the timing at which the voltage across the switching elements Q1 to Q4 becomes a predetermined value or less. In other words, in the dead time Td when all the switching elements Q1 to Q4 are turned off, the switching elements Q1 to Q4 as shown in FIGS. 14A and 14B due to the influence of stray capacitance and wiring inductance in the circuit. There is a possibility that a resonant voltage is generated between the drain and the source of the semiconductor. If the switching elements Q1 to Q4 are turned on in a state where a resonance voltage is generated between the drain and the source, a switching loss occurs, leading to a reduction in efficiency and generation of noise.

そこで、図15(a),(b)のようにスイッチング素子Q1〜Q4の両端電圧が所定値以下となるタイミングで当該スイッチング素子Q1〜Q4をオンすることによって、スイッチング損失を極力抑えるものとする。これにより、昇圧回路3の高効率化、低ノイズ化を図ることができる。厳密には、スイッチング素子Q1〜Q4のドレイン−ソース間の電圧が極小となるタイミングで当該スイッチング素子Q1〜Q4をオンすることが望ましい。   Therefore, as shown in FIGS. 15A and 15B, switching loss is suppressed as much as possible by turning on the switching elements Q1 to Q4 at the timing when the voltage across the switching elements Q1 to Q4 becomes a predetermined value or less. . As a result, the booster circuit 3 can be made highly efficient and low noise. Strictly speaking, it is desirable to turn on the switching elements Q1 to Q4 at a timing at which the voltage between the drain and source of the switching elements Q1 to Q4 is minimized.

その他の構成および機能は実施形態1と同様である。   Other configurations and functions are the same as those of the first embodiment.

1 系統連系インバータ装置
2 商用電力系統
3 昇圧回路
4 インバータ回路
5 昇圧制御部
6 出力制御部
31 共振回路
52 第4検出手段
54 第5検出手段
55 第6検出手段
61 第1検出手段
64 第2検出手段
66 第3検出手段
67 歪率算出手段
Q1〜Q4 スイッチング素子
T1 出力トランス
Td デッドタイム
V1 入力電圧
V2 昇圧電圧
DESCRIPTION OF SYMBOLS 1 Grid connection inverter apparatus 2 Commercial power system 3 Booster circuit 4 Inverter circuit 5 Boosting control part 6 Output control part 31 Resonance circuit 52 4th detection means 54 5th detection means 55 6th detection means 61 1st detection means 64 2nd Detection means 66 Third detection means 67 Distortion rate calculation means Q1 to Q4 Switching element T1 Output transformer Td Dead time V1 Input voltage V2 Boost voltage

Claims (12)

直流電源から出力される直流電圧を昇圧する昇圧回路および昇圧回路の出力を交流に変換するインバータ回路を有した電力変換回路と、インバータ回路から出力される出力電流を制御する出力制御部とを備え、
昇圧回路は、絶縁型の出力トランスと共振動作を実現するための共振回路とを具備したスイッチング電源からなり、出力制御部は、前記出力電流を変化させることにより電力変換回路全体の入力インピーダンスを変化させることを特徴とする系統連系インバータ装置。
A booster circuit for boosting a DC voltage output from a DC power supply, a power converter circuit having an inverter circuit for converting the output of the booster circuit to AC, and an output control unit for controlling an output current output from the inverter circuit ,
Booster circuit comprises a switching power supply; and a resonant circuit for implementing the output transformer and the resonant behavior of an isolated, the output control unit, the input impedance of the entire power conversion circuit by changing the output current A grid-connected inverter device characterized by being changed.
前記出力制御部は、前記昇圧回路の出力電圧に相当する電圧を検出する第1検出手段を有し、第1検出手段の検出電圧が予め設定される目標電圧と一致するように、前記出力電流を制御して前記電力変換回路全体の入力インピーダンスを調節することで電力変換回路の入力電圧を調節することを特徴とする請求項1記載の系統連系インバータ装置。   The output control unit includes first detection means for detecting a voltage corresponding to the output voltage of the booster circuit, and the output current is set so that the detection voltage of the first detection means matches a preset target voltage. The grid-connected inverter device according to claim 1, wherein the input voltage of the power conversion circuit is adjusted by controlling the input impedance of the whole power conversion circuit by controlling the power. 前記直流電源は出力電圧に関連して出力電力が変化する出力特性を持ち、前記出力制御部は、直流電源の出力電力に相当する電力を検出する第2検出手段を有し、前記目標電圧を変化させた際の第2検出手段の検出電力の変化の傾向から直流電源の出力特性を判断し、当該出力特性に基づいて目標電圧を設定することを特徴とする請求項2記載の系統連系インバータ装置。   The DC power supply has an output characteristic in which output power changes in relation to an output voltage, and the output control unit includes second detection means for detecting power corresponding to the output power of the DC power supply, and the target voltage is 3. The grid interconnection according to claim 2, wherein the output characteristic of the DC power supply is determined from the tendency of the change in the detected power of the second detection means when changed, and the target voltage is set based on the output characteristic. Inverter device. 前記出力制御部は、前記インバータ回路の出力電圧が商用電力系統への逆潮流に最低限必要な電圧を確保するように前記目標電圧の下限値を設定し、目標電圧が当該下限値以下となる場合には目標電圧を下限値に固定することを特徴とする請求項2または請求項3に記載の系統連系インバータ装置。   The output control unit sets a lower limit value of the target voltage so that the output voltage of the inverter circuit secures a minimum voltage necessary for a reverse power flow to the commercial power system, and the target voltage becomes equal to or lower than the lower limit value. 4. The grid-connected inverter device according to claim 2, wherein the target voltage is fixed to a lower limit value. 前記出力制御部は、前記商用電力系統の電圧を検出する第3検出手段を有し、第3検出手段の検出電圧のピーク値に応じて前記目標電圧の下限値を変化させることを特徴とする請求項4記載の系統連系インバータ装置。   The output control unit includes third detection means for detecting a voltage of the commercial power system, and changes a lower limit value of the target voltage according to a peak value of a detection voltage of the third detection means. The grid connection inverter apparatus of Claim 4. 前記出力制御部は、前記商用電力系統に逆潮流される前記出力電流の歪率を算出する歪率算出手段を有し、前記目標電圧を低下させたときに歪率算出手段で算出される歪率を規定値と比較し、当該歪率が規定値以上になった時点の目標電圧を前記下限値とすることを特徴とする請求項4記載の系統連系インバータ装置。   The output control unit includes a distortion rate calculating unit that calculates a distortion rate of the output current that flows backward to the commercial power system, and the distortion calculated by the distortion rate calculating unit when the target voltage is lowered. 5. The grid-connected inverter device according to claim 4, wherein the rate is compared with a specified value, and the target voltage when the distortion rate is equal to or higher than the specified value is set as the lower limit value. 前記共振回路を流れる電流に相当する電流を検出する第4検出手段と、第4検出手段の検出電流がゼロのときに前記昇圧回路のスイッチング素子がオフするように前記昇圧回路のスイッチング周波数を設定する昇圧制御部とを備えることを特徴とする請求項1ないし請求項6のいずれか1項に記載の系統連系インバータ装置。 A fourth detector for detecting a current corresponding to a current flowing through the resonant circuit; and a switching frequency of the booster circuit is set so that the switching element of the booster circuit is turned off when the detected current of the fourth detector is zero. A grid-connected inverter device according to any one of claims 1 to 6, further comprising: a step-up control unit that performs the operation. 前記電力変換回路の入力電力を検出する第5検出手段と、電力変換回路の出力電力を検出する第6検出手段と、第5検出手段の検出電力に対する第6検出手段の検出電力との比率から変換効率を算出する効率算出手段と、所定範囲内で前記昇圧回路のスイッチング周波数を変化させ、効率算出手段で算出される変換効率が最大となるように前記スイッチング周波数を再設定する昇圧制御部を備えることを特徴とする請求項1ないし請求項6のいずれか1項に記載の系統連系インバータ装置。 From the ratio of the detection power of the sixth detection means to the detection power of the fifth detection means for detecting the input power of the power conversion circuit, the sixth detection means for detecting the output power of the power conversion circuit, and the detection power of the fifth detection means and efficiency calculating means for calculating the conversion efficiency by changing the switching frequency of the boost circuit within a predetermined range, the step-up control unit which conversion efficiency calculated by the efficiency calculation means for re-setting the switching frequency so as to maximize The grid interconnection inverter device according to claim 1, further comprising a grid interconnection inverter device. 前記昇圧制御部は、前記共振回路の共振周波数に寄与する部品の温度を検出する温度センサを有し、温度センサの検出温度の温度変化が所定の閾値以上となったときに、前記スイッチング周波数の再設定を行うことを特徴とする請求項8記載の系統連系インバータ装置。   The step-up control unit includes a temperature sensor that detects a temperature of a component that contributes to the resonance frequency of the resonance circuit, and when the temperature change of the temperature detected by the temperature sensor exceeds a predetermined threshold, the switching frequency 9. The grid-connected inverter device according to claim 8, wherein resetting is performed. 前記昇圧回路は、目標電圧が予め設定されている上限値以下の場合には、前記昇圧回路のスイッチング周波数を固定する通常モードで動作し、目標電圧が前記上限値を超える場合には、目標電圧を当該上限値に固定し、前記スイッチング周波数を変化させ昇圧比を低下させることで前記電力変換回路全体の入力インピーダンスを変化させる制限モードで動作することを特徴とする請求項2または請求項3に記載の系統連系インバータ装置。 The booster circuit operates in a normal mode in which the switching frequency of the booster circuit is fixed when the target voltage is less than or equal to a preset upper limit value, and when the target voltage exceeds the upper limit value, the target voltage was fixed to the upper limit value, to claim 2 or claim 3, characterized in that operating in restricted mode to change the input impedance of the entire power conversion circuit by lowering the boost ratio changing said switching frequency The grid interconnection inverter apparatus of description. 前記昇圧回路は、一対のスイッチング素子の直列回路と他の一対のスイッチング素子の直列回路とが前記直流電源の出力端間に並列に接続され、出力トランスの1次巻線を各一対のスイッチング素子の接続点間に接続したフルブリッジ回路からなり、前記制限モードにおいて、各一対のスイッチング素子のオン時間の長さを固定し、各一対のスイッチング素子のオフ時間の長さをオン時間に比べて長くすることにより全てのスイッチング素子がオフとなるデッドタイムを設け、デッドタイムの長さを調節することで前記スイッチング周波数を前記共振回路の共振周波数よりも低い範囲で調節することを特徴とする請求項10記載の系統連系インバータ装置。   In the booster circuit, a series circuit of a pair of switching elements and a series circuit of another pair of switching elements are connected in parallel between output terminals of the DC power supply, and a primary winding of an output transformer is connected to each pair of switching elements. In the restriction mode, the length of the on time of each pair of switching elements is fixed, and the length of the off time of each pair of switching elements is compared with the on time. A dead time in which all switching elements are turned off is provided by increasing the length, and the switching frequency is adjusted in a range lower than the resonance frequency of the resonance circuit by adjusting the length of the dead time. Item 15. The grid interconnection inverter device according to Item 10. 前記昇圧回路は、前記スイッチング素子の両端電圧を検出する第7検出手段を有し、前記制限モードにおいて、スイッチング素子の両端電圧が所定値以下となるタイミングで当該スイッチング素子をオンすることを特徴とする請求項11記載の系統連系インバータ装置。   The booster circuit has a seventh detecting means for detecting a voltage across the switching element, and turns on the switching element at a timing when the voltage across the switching element becomes a predetermined value or less in the limit mode. The grid connection inverter apparatus of Claim 11.
JP2009221485A 2009-09-25 2009-09-25 Grid-connected inverter device Active JP5491809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009221485A JP5491809B2 (en) 2009-09-25 2009-09-25 Grid-connected inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221485A JP5491809B2 (en) 2009-09-25 2009-09-25 Grid-connected inverter device

Publications (2)

Publication Number Publication Date
JP2011072137A JP2011072137A (en) 2011-04-07
JP5491809B2 true JP5491809B2 (en) 2014-05-14

Family

ID=44016853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221485A Active JP5491809B2 (en) 2009-09-25 2009-09-25 Grid-connected inverter device

Country Status (1)

Country Link
JP (1) JP5491809B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697492B1 (en) * 1997-03-06 2007-03-20 애거트 세미컨덕터, 인코포레이티드 Precision programming of nonvolatile memory cells

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948204B2 (en) * 2011-05-19 2018-04-17 Enphase Energy, Inc. Method and apparatus for controlling resonant converter output power
JP2012253968A (en) * 2011-06-06 2012-12-20 Daihen Corp Power conversion device
JP2012253967A (en) * 2011-06-06 2012-12-20 Daihen Corp Power conversion device
KR101337437B1 (en) 2011-12-26 2013-12-06 고려대학교 산학협력단 Charge pumping apparatus using optimum power point tracking and Method thereof
JP5849888B2 (en) * 2012-07-26 2016-02-03 トヨタ自動車株式会社 Hybrid vehicle
CN105573399A (en) * 2014-10-16 2016-05-11 池州学院 Maximum power tracing control device
JP6463122B2 (en) * 2014-12-24 2019-01-30 三菱電機株式会社 Grid-connected inverter device
EP3247018A4 (en) * 2015-01-13 2018-10-24 Toshiba Mitsubishi-Electric Industrial Systems Corporation Control device for inverter
WO2016157963A1 (en) * 2015-03-30 2016-10-06 株式会社村田製作所 Switching power supply device
JP6447944B2 (en) * 2015-10-13 2019-01-09 パナソニックIpマネジメント株式会社 Power converter and power conditioner using the same
JP6758178B2 (en) * 2016-12-26 2020-09-23 三菱電機株式会社 Power converter
JP6381853B1 (en) * 2017-04-03 2018-08-29 三菱電機株式会社 Power converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719729B2 (en) * 1994-12-27 2005-11-24 シャープ株式会社 Aging prediction method for interconnection inverter
JP2001054280A (en) * 1999-08-05 2001-02-23 Matsushita Electric Ind Co Ltd Power supply device with piezoelectric transformer and control method therefor
JP2001169564A (en) * 1999-12-02 2001-06-22 Matsushita Electric Ind Co Ltd System linkage inverter
JP2005304289A (en) * 2004-03-18 2005-10-27 Mitsui & Co Ltd Dc-dc converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697492B1 (en) * 1997-03-06 2007-03-20 애거트 세미컨덕터, 인코포레이티드 Precision programming of nonvolatile memory cells

Also Published As

Publication number Publication date
JP2011072137A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP5491809B2 (en) Grid-connected inverter device
US8711580B2 (en) Resonant conversion system with over-current protection processes
US10141868B2 (en) Method and apparatus for resonant power conversion
US9948204B2 (en) Method and apparatus for controlling resonant converter output power
JP6367738B2 (en) Power converter
US10141863B2 (en) Power conversion apparatus
JP5589096B2 (en) Power converter and photovoltaic power generation system
US20140211529A1 (en) Methods and systems for operating a bi-directional micro inverter
US20140268897A1 (en) Method and apparatus for determining a bridge mode for power conversion
US9350257B2 (en) Power supply apparatus and driving method thereof
US9287803B2 (en) Inverter for converting direct current power into alternating current power and direct current bus voltage regulating method thereof and application using the same
JP7001896B2 (en) DC-DC converter
JPWO2020152746A1 (en) Power converter and DC distribution system
JP2017163773A (en) Switching power supply unit
JP2016110524A (en) Photovoltaic power generation system
JP2014010587A (en) Solar power generation system
JP2000152647A (en) System interconnection inverter
JP5894870B2 (en) Solar power system
JP6896607B2 (en) Converters, power control methods, and programs
JP5188939B2 (en) Power conversion apparatus and control method thereof
JP2005006383A (en) System interconnection inverter apparatus and its controlling method
JPWO2012120793A1 (en) Power converter
JP5093426B1 (en) Power converter and solar power generation system
TWI495251B (en) Inverter and direct current bus voltage regulating method thereof and application using the same
JP2017055535A (en) Power conversion device for photovoltaic power generation and photovoltaic power generation system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140228

R151 Written notification of patent or utility model registration

Ref document number: 5491809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151