JP5040585B2 - Power conversion system - Google Patents

Power conversion system Download PDF

Info

Publication number
JP5040585B2
JP5040585B2 JP2007276333A JP2007276333A JP5040585B2 JP 5040585 B2 JP5040585 B2 JP 5040585B2 JP 2007276333 A JP2007276333 A JP 2007276333A JP 2007276333 A JP2007276333 A JP 2007276333A JP 5040585 B2 JP5040585 B2 JP 5040585B2
Authority
JP
Japan
Prior art keywords
power
load
power conversion
current
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007276333A
Other languages
Japanese (ja)
Other versions
JP2009106098A (en
Inventor
壮章 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007276333A priority Critical patent/JP5040585B2/en
Publication of JP2009106098A publication Critical patent/JP2009106098A/en
Application granted granted Critical
Publication of JP5040585B2 publication Critical patent/JP5040585B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、電力変換装置と、この電力変換装置により駆動される負荷と、負荷の中性点と電力変換装置との間に接続された電源とを備えた電力変換システムにおいて、電力変換装置を構成する半導体素子の電流責務を緩和して電流利用率を高めるための技術に関するものである。   The present invention relates to a power conversion system including a power conversion device, a load driven by the power conversion device, and a power source connected between a neutral point of the load and the power conversion device. The present invention relates to a technique for increasing the current utilization rate by relaxing the current duty of a semiconductor element to be configured.

図5(a)は、電力変換装置の代表例である三相インバータの回路構成を示している。図において、IGBT等からなる半導体スイッチQ,Q,Q,Q,Q,Qにより構成された三相インバータの出力端子U,V,Wには、三相コイルで示した電動機等の負荷Mが接続されている。なお、PSは直流電源、Cは直流中間コンデンサであり、これらを含む全体を電力変換装置100として表してある。 Fig.5 (a) has shown the circuit structure of the three-phase inverter which is a typical example of a power converter device. In the figure, the output terminals U, V, W of the three-phase inverter constituted by semiconductor switches Q u , Q v , Q w , Q x , Q y , Q z made of IGBT or the like are shown by three-phase coils. A load M such as an electric motor is connected. Note that PS is a DC power source, Cd is a DC intermediate capacitor, and the whole including them is represented as a power converter 100.

上記電力変換装置100では、半導体スイッチQ,Q,Q,Q,Q,Qをオンオフさせることで、直流電源PSの直流電力を任意の大きさ、周波数の三相交流電力に変換して負荷Mに供給する。ここで、図5(b)は、電力変換装置100から負荷Mに供給される三相交流電流i,i,iの波形を示している。 In the power conversion device 100, the semiconductor switch Q u, Q v, Q w , by turning on and off the Q x, Q y, Q z , DC power of any magnitude of the DC power source PS, a three-phase AC power having a frequency To be supplied to the load M. Here, FIG. 5B shows waveforms of the three-phase alternating currents i u , i v , i w supplied from the power conversion apparatus 100 to the load M.

図5(c)は、図5(a)における三相インバータの一相分(U相)上下アームの半導体スイッチQ,Qを直流中間コンデンサCと共に示したものであり、U−IGBT,X−IGBTはそれぞれ上アーム,下アームのスイッチング素子(IGBT)、U−FWD,X−FWDはそれぞれ上アーム,下アームの環流ダイオードである。
図5(b)に示したようなU相電流iが流れる場合、図5(c)の各半導体素子には、図5(d)に示す如くバランスした電流が流れることになる。
FIG. 5C shows semiconductor switches Q u and Q x for one phase (U phase) upper and lower arms of the three-phase inverter in FIG. 5A together with a DC intermediate capacitor C d , and U-IGBT. , X-IGBT are switching elements (IGBTs) for the upper arm and the lower arm, respectively, and U-FWD and X-FWD are free-wheeling diodes for the upper arm and the lower arm, respectively.
When the U-phase current i u as shown in FIG. 5B flows, a balanced current flows through each semiconductor element of FIG. 5C as shown in FIG. 5D.

ここで、図5(a)の回路では、直流電源PSが直流中間コンデンサCに直結されている。この場合、直流電圧Vの変動によって三相インバータの出力が変動するため、直流電圧Vの変動分を補償した三相インバータの出力制御が必要となる。 Here, in the circuit of FIG. 5A, the DC power source PS is directly connected to the DC intermediate capacitor Cd . This case, since the output of the three-phase inverter from a change in the dc voltage V d varies, it is necessary to output control of the three-phase inverter to compensate for fluctuation of the DC voltage V d.

図6は、上述した三相インバータの出力制御を考慮した他の従来技術であり、図5(a)の三相インバータに昇圧チョッパChopを付加した電力変換装置100Aを示している。
上記昇圧チョッパChopは、直流電源PSと直流中間コンデンサCとの間に接続され、半導体スイッチQ,Q及びリアクトルLから構成されている。半導体スイッチQ,Qを交互にオンオフすることにより、直流中間コンデンサCの電圧Eを直流電源PSの電圧Vよりも高く調整することができ、例えば直流電源PSにバッテリ等を用いてその電圧が垂下した場合でも、昇圧チョッパChopの動作によって三相インバータの直流中間電圧Eを一定に保ち、三相インバータの出力を安定させることができる。
FIG. 6 shows another conventional technique in consideration of the output control of the above-described three-phase inverter, and shows a power conversion device 100A in which a boost chopper Chop is added to the three-phase inverter of FIG.
The step-up chopper Chop is connected between the DC power source PS and the DC intermediate capacitor Cd, and includes semiconductor switches Q p and Q n and a reactor L c . By alternately turning on and off the semiconductor switches Q p and Q n , the voltage E d of the DC intermediate capacitor C d can be adjusted to be higher than the voltage V d of the DC power source PS. For example, a battery or the like is used for the DC power source PS. even if the voltage that is suspended Te, keeping the DC intermediate voltage E d of the three-phase inverter by the operation of the step-up chopper Chop constant, the output of the three-phase inverter can be stabilized.

次に、図7(a)は、負荷Mの中性点と電力変換装置100B内の直流中間コンデンサCの負極との間に直流電源PSを接続した従来技術(いわゆる零相コンバータ)であり、後述する特許文献1,2に記載されている。
図7(a)の従来技術によれば、図6に示した昇圧チョッパChopを用いずに、負荷Mのインダクタンスと三相インバータの半導体スイッチQ〜Qのオンオフとを利用することにより、直流中間コンデンサCの電圧Eを直流電源PSの電圧Vよりも高い値に維持することができる。
Next, FIGS. 7 (a) is an art to connect the DC power supply PS between the negative electrode of the DC intermediate capacitor C d of the neutral point and the power conversion apparatus 100B of the load M (the so-called zero-phase converter) These are described in Patent Documents 1 and 2 described later.
According to the prior art of FIG. 7A, by using the inductance of the load M and the on / off of the semiconductor switches Q u to Q z of the three-phase inverter without using the step-up chopper Chop shown in FIG. it is possible to maintain the voltage E d of DC intermediate capacitor C d to a value higher than the voltage V d of the DC power supply PS.

すなわち、三相インバータの上アームの半導体スイッチQ,Q,Qをすべてオン(下アームのスイッチQ,Q,Qをすべてオフ)、または、下アームのスイッチQ,Q,Qをすべてオン(上アームのスイッチQ,Q,Qをすべてオフ)するスイッチングモードにより、三相インバータの三つの上下アームを等価的に1つの上下アームとして動作させ、三相インバータから零電圧を出力させることができる。
これにより、図6における昇圧チョッパChopと同様の昇圧動作を三相インバータによって実現することができ、また、三相インバータを従来と同様に所定のスイッチングパターンに従って動作させることにより、出力電圧及び出力電流を制御して負荷Mに供給することができる。
That is, all the semiconductor switches Q u , Q v , and Q w of the upper arm of the three-phase inverter are turned on (the lower arm switches Q x , Q y , and Q z are all turned off), or the lower arm switches Q x , Q are turned off. The three upper and lower arms of the three-phase inverter are equivalently operated as one upper and lower arm by a switching mode in which all y and Q z are turned on (all upper switches Q u , Q v and Q w are turned off). A zero voltage can be output from the phase inverter.
Thereby, the boosting operation similar to that of the boosting chopper Chop in FIG. 6 can be realized by the three-phase inverter, and the output voltage and the output current can be obtained by operating the three-phase inverter in accordance with a predetermined switching pattern as in the prior art. And can be supplied to the load M.

従って、負荷Mが例えば電動機である場合に、直流電圧Vを昇圧して直流中間コンデンサCに供給すると同時に電動機を駆動することが可能である。特に、この従来技術によれば、図6に示した昇圧チョッパChopが不要になるため、部品点数の減少やコストの低減が可能になる。
なお、図7(a)において、iは直流電源PSから負荷Mの中性点に流入する電流を示している。また、図7(b)〜(d)は図7(a)の動作説明図であり、これらについては後述する。
Therefore, when the load M is, for example, an electric motor, it is possible to simultaneously driving the motor is supplied to the DC intermediate capacitor C d boosts the DC voltage V d. In particular, according to this prior art, the step-up chopper Chop shown in FIG. 6 is not necessary, so that the number of parts and the cost can be reduced.
Note that in FIG. 7 (a), i d represents the current flowing into the neutral point of the load M from the DC power supply PS. FIGS. 7B to 7D are operation explanatory views of FIG. 7A, which will be described later.

特許第3219039号公報(段落[0014]〜[0021]、図1〜図4等)Japanese Patent No. 3219039 (paragraphs [0014] to [0021], FIGS. 1 to 4 etc.) 特許第3223842号公報(段落[0029],[0030]、図10,図11等)Japanese Patent No. 3223842 (paragraphs [0029], [0030], FIG. 10, FIG. 11, etc.)

図7(b)は、図7(a)に示した従来技術が三相インバータとして力行動作する際の電流波形を示しており、負荷Mに供給される電力相当の三相交流電流i,i,iが直流電源PSから供給されている。
いま、直流電源PSから流出する直流電流をiとすると、負荷Mには、図7(b)のように三相交流電流に対し直流電流i/3が負側に重畳されて流れることになり、三相交流電流i,i,iの波形は正負で非対称となる。
FIG. 7B shows a current waveform when the conventional technique shown in FIG. 7A performs a powering operation as a three-phase inverter. The three-phase alternating current i u , corresponding to the power supplied to the load M, is shown. i v and i w are supplied from the DC power source PS.
Now, when the DC current flowing from the DC power supply PS and i d, the load M is that the direct current i d / 3 to the three-phase alternating current as shown in FIG. 7 (b) flow is superimposed on the negative side Thus, the waveforms of the three-phase AC currents i u , i v , i w are positive and negative and asymmetric.

図7(c)は、図5(c)と同様に三相インバータの一相分(U相)を示したものであり、図7(d)はU相電流iと図7(c)の各半導体素子に流れる電流を示している。
この場合、図5(d)と異なり、各半導体素子に流れる電流は均等にならず、特定の半導体素子の電流責務が厳しくなる。例えば、図7(d)の例では、上アームの環流ダイオードU−FWD及び下アームのスイッチング素子X−IGBTに流れる電流が他の半導体素子よりも多くなり、発熱による損失も増大する。
FIG. 7C shows one phase (U phase) of the three-phase inverter as in FIG. 5C, and FIG. 7D shows the U-phase current i u and FIG. 7C. The electric current which flows into each semiconductor element of is shown.
In this case, unlike FIG. 5D, the current flowing through each semiconductor element is not uniform, and the current duty of a specific semiconductor element becomes severe. For example, in the example of FIG. 7D, the current flowing through the upper-arm freewheeling diode U-FWD and the lower-arm switching element X-IGBT is larger than that of other semiconductor elements, and the loss due to heat generation also increases.

また、図8に示すように負荷Mが回生動作になると、直流電源PSに電力が回生されるため、図8(b)に示す如く図7(b)とは逆方向に、三相交流電流i,i,iに対し直流電流i/3が正側に重畳される。この場合には、図8(d)に示すように、上アームのスイッチング素子U−IGBT及び下アームの環流ダイオードX−FWDに流れる電流が他の半導体素子よりも多くなる。 Also, as shown in FIG. 8, when the load M is in a regenerative operation, power is regenerated to the DC power source PS, and therefore, as shown in FIG. 8 (b), the three-phase alternating current is reversed in the direction opposite to FIG. 7 (b). A direct current i d / 3 is superimposed on the positive side with respect to i u , i v , and i w . In this case, as shown in FIG. 8D, the current flowing through the switching element U-IGBT of the upper arm and the freewheeling diode X-FWD of the lower arm is larger than that of other semiconductor elements.

従って、十分な電流容量を持つ半導体素子を使用するか、図9に示すU相変換部100Cのように、上下アームについて同一電流容量の多数(例えばn個)の半導体スイッチQu1〜Qun,Qx1〜Qxnを一律に並列接続して各素子の電流責務を軽減する必要が生じ、半導体素子の電流利用率の悪化、コストの上昇及び装置全体の大型化を招いていた。 Accordingly, a semiconductor element having a sufficient current capacity is used, or a plurality (for example, n) of semiconductor switches Q u1 to Q un , having the same current capacity for the upper and lower arms, as in the U-phase conversion unit 100C shown in FIG. Q x1 to Q xn need to be uniformly connected in parallel to reduce the current duty of each element, resulting in deterioration of the current utilization rate of the semiconductor element, increase in cost, and enlargement of the entire apparatus.

そこで、本発明の解決課題は、電力変換装置を構成する半導体素子の電流責務を均等にして電流利用率を高め、コストの上昇や装置全体の大型化を防ぐことができる電力変換システムを提供することにある。   Therefore, the problem to be solved by the present invention is to provide a power conversion system capable of increasing the current utilization rate by equalizing the current duty of the semiconductor elements constituting the power conversion device and preventing an increase in cost and an increase in the size of the entire device. There is.

上記課題を解決するため、請求項1に係る発明は、複数の半導体スイッチング素子及びこれらのスイッチング素子にそれぞれ逆並列接続された環流ダイオードを有する電力変換装置と、この電力変換装置の出力端子に接続された負荷と、この負荷の中性点と前記電力変換装置の正側直流端子または負側直流端子との間に接続された電源と、を備えた電力変換システムにおいて、
前記負荷の力行動作モード及び回生動作モードに応じて、前記スイッチング素子または環流ダイオードの電流容量を変えることを特徴とする。
In order to solve the above-mentioned problem, the invention according to claim 1 is directed to a power conversion device having a plurality of semiconductor switching elements and freewheeling diodes connected in reverse parallel to these switching elements, and to an output terminal of the power conversion device. A power conversion system comprising: a load connected to the power source connected between a neutral point of the load and a positive DC terminal or a negative DC terminal of the power converter;
The current capacity of the switching element or the freewheeling diode is changed according to a power running operation mode and a regenerative operation mode of the load.

請求項2に係る発明は、請求項1に記載した電力変換システムにおいて、
前記スイッチング素子または環流ダイオードの並列数を変更することにより、これらの素子の電流容量を変えるものである。
The invention according to claim 2 is the power conversion system according to claim 1,
By changing the parallel number of the switching elements or freewheeling diodes, the current capacity of these elements is changed.

請求項3に係る発明は、請求項1または請求項2に記載した電力変換システムにおいて、
前記負荷の力行動作モード及び回生動作モードに応じて、前記電源を前記負荷の中性点と前記電力変換装置の正側直流端子または負側直流端子との間に接続するためのスイッチを備えたものである。
The invention according to claim 3 is the power conversion system according to claim 1 or 2,
A switch for connecting the power source between the neutral point of the load and the positive DC terminal or the negative DC terminal of the power converter according to the power running operation mode and the regenerative operation mode of the load. Is.

本発明によれば、電力変換装置を構成する半導体素子の上下アームにおける並列数を変える等の方法により、各半導体素子に最適な電流容量の素子を用いることができ、必要以上の電流容量を持つ半導体素子を一律に並列接続する場合に比べて、電流利用率の向上、コストの低減や装置の小型化が可能になる。   According to the present invention, an element having an optimum current capacity can be used for each semiconductor element by a method such as changing the parallel number in the upper and lower arms of the semiconductor element constituting the power conversion device, and the current capacity is more than necessary. Compared with the case where semiconductor elements are uniformly connected in parallel, the current utilization rate can be improved, the cost can be reduced, and the size of the apparatus can be reduced.

以下、図に沿って本発明の実施形態を説明する。
まず、図1は本発明の第1実施形態を示すものである。図1(a)は本実施形態の全体構成を示すもので、図7(a)と同一であるが、以下に述べるように半導体スイッチQ,Q,Q,Q,Q,Qの構成が異なっている。なお、Pは電力変換装置の正側直流端子、Nは負側直流端子である。
図1(b)は、図1(a)における一相分の上下アームの半導体スイッチQ,Qの構成を直流中間コンデンサCと共に示してある。なお、他の半導体スイッチQ,Q及びQ,Qの構成も図1(b)と同様であるため、図示を省略する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 shows a first embodiment of the present invention. FIG. 1A shows the overall configuration of the present embodiment, which is the same as FIG. 7A. However, as described below, semiconductor switches Q u , Q v , Q w , Q x , Q y , configuration of Q z is different. Note that P is a positive DC terminal of the power converter, and N is a negative DC terminal.
FIG. 1B shows the configuration of the semiconductor switches Q u and Q x of the upper and lower arms for one phase in FIG. 1A together with the DC intermediate capacitor C d . The other semiconductor switches Q v , Q y and Q w , Q z have the same configuration as that shown in FIG.

図1(b)において、上アームの半導体スイッチQは、m個の半導体スイッチング素子Qu1〜Qumとn個の環流ダイオードDu1〜Dunとを全て並列に接続して構成されている。ここで、スイッチング素子及び環流ダイオードの個数(並列数)については、m<nの関係がある。
他方、下アームの半導体スイッチQは、n個の半導体スイッチング素子Qx1〜Qxnとm個の環流ダイオードDx1〜Dxmとを全て並列に接続して構成されている。
In FIG. 1B, the upper arm semiconductor switch Q u is configured by connecting all the m semiconductor switching elements Q u1 to Q um and the n freewheeling diodes D u1 to D un in parallel. . Here, there is a relationship of m <n with respect to the number of switching elements and freewheeling diodes (the number of parallel diodes).
On the other hand, the semiconductor switch Q x in the lower arm is configured by connecting all the n semiconductor switching elements Q x1 to Q xn and the m freewheeling diodes D x1 to D xm in parallel.

図7の従来技術でも説明したように、図1(a)の回路では、直流電流i/3の重畳により三相交流電流i,i,iの波形が正負で非対称となる。従って、図9のように、同数のスイッチング素子及び環流ダイオードを上下アームで対称に配置する必要はなく、電流がより多く流れるアーム側のスイッチング素子または環流ダイオードの素子1個当たりの電流責務を低減するように、上下アームでスイッチング素子及び環流ダイオードの数を異ならせても支障はない。 As described in the prior art of FIG. 7, in the circuit of FIG. 1A, the waveforms of the three-phase AC currents i u , i v , and i w become asymmetrical with positive and negative by the superposition of the DC current i d / 3. Therefore, as shown in FIG. 9, it is not necessary to arrange the same number of switching elements and freewheeling diodes symmetrically in the upper and lower arms, and the current duty per one switching element or freewheeling diode on the arm side where more current flows is reduced. Thus, there is no problem even if the numbers of the switching elements and the freewheeling diodes are made different between the upper and lower arms.

ここで、図1(c)は図1(b)に対応する一相分(U相)の回路であり、上アームのスイッチング素子U−IGBTは図1(b)のスイッチング素子Qu1〜Qumを、環流ダイオードU−FWDは同じく環流ダイオードDu1〜Dunを、下アームのスイッチング素子X−IGBTは同じくスイッチング素子Qx1〜Qxnを、環流ダイオードX−FWDは同じく環流ダイオードDx1〜Dxmを、それぞれまとめて表したものである。
図1(d)に示すように、力行動作時には、上アームの環流ダイオードU−FWD及び下アームのスイッチング素子X−IGBTに流れる電流が他の半導体素子よりも多くなるので、図1(b)の如く、上アームにはm個のスイッチング素子Qu1〜Qumよりも多いn個の環流ダイオードDu1〜Dunを接続し、下アームには、m個の環流ダイオードDx1〜Dxmよりも多いn個のスイッチング素子Qx1〜Qxnを接続してある。
Here, FIG. 1C is a circuit for one phase (U phase) corresponding to FIG. 1B, and the switching element U-IGBT of the upper arm is the switching elements Q u1 to Q of FIG. the um, circulating diode U-FWD is also a circulating diode D u1 to D un, the switching elements X-IGBT is also the switching element Q x1 to Q xn of the lower arm, wheel diode X-FWD is also wheeling diode D x1 ~ D xm is collectively shown.
As shown in FIG. 1D, during the power running operation, the current flowing through the upper-arm freewheeling diode U-FWD and the lower-arm switching element X-IGBT is larger than that of the other semiconductor elements. of as, the upper arm is connected to the m switching elements Q u1 to Q um more of n also wheeling diode D u1 to D un, the lower arm, from the m wheel diode D x1 to D xm N switching elements Q x1 to Q xn are connected.

これにより、個々の半導体素子について見れば、上アームでは個々の環流ダイオードとして電流容量がm/nの素子を使用することができ、下アームでは個々のスイッチング素子として電流容量がm/nの素子を使用することができる。つまり、図9のように電流容量に余裕を見て、上下アームにつき同一電流容量の多数の半導体スイッチQu1〜Qun,Qx1〜Qxnを一律に並列接続する場合に比べて、各半導体素子の電流利用率を高めると共にコストの低減や装置全体の小型化を図ることができる。
なお、スイッチング素子及び環流ダイオードの並列数m,nは、相電流の大きさや半導体素子の電流容量に応じて任意に選択可能である。
As a result, in terms of individual semiconductor elements, elements having a current capacity of m / n can be used as individual freewheeling diodes in the upper arm, and elements having a current capacity of m / n as individual switching elements in the lower arm. Can be used. That is, as shown in FIG. 9, each semiconductor is compared with a case where a large number of semiconductor switches Q u1 to Q un and Q x1 to Q xn having the same current capacity are connected in parallel to each other, with an allowance for current capacity. It is possible to increase the current utilization factor of the element, reduce the cost, and reduce the size of the entire apparatus.
The parallel numbers m and n of the switching element and the freewheeling diode can be arbitrarily selected according to the magnitude of the phase current and the current capacity of the semiconductor element.

この実施形態は、特に回生機能を持たないシステムに対して有効であるが、図8に示したように回生動作時には、上アームのスイッチング素子U−IGBT及び下アームの環流ダイオードX−FWDに流れる電流が他の半導体素子よりも多くなるので、上アームのスイッチング素子を所定容量にしてその数を環流ダイオードよりも多くし、下アームの環流ダイオードを所定容量にしてその数をスイッチング素子の数よりも少なくすれば良い。   This embodiment is particularly effective for a system having no regenerative function. However, as shown in FIG. 8, during regenerative operation, the current flows through the switching element U-IGBT in the upper arm and the freewheeling diode X-FWD in the lower arm. Since the current is larger than other semiconductor elements, the number of switching elements in the upper arm is set to a predetermined capacity and the number is larger than that of the freewheeling diodes. Can be reduced.

次に、図2は本発明の第2実施形態を示す回路構成図であり、図2(a)は全体構成図、図2(b)は図2(a)における一相分の上下アームの半導体スイッチQ,Qの構成を直流中間コンデンサCと共に示した図である。なお、図2(b)は図1(b)と同一である。 Next, FIG. 2 is a circuit configuration diagram showing a second embodiment of the present invention, FIG. 2 (a) is an overall configuration diagram, and FIG. 2 (b) is an upper and lower arm for one phase in FIG. 2 (a). semiconductor switches Q u, the structure of Q x is a diagram shown with a DC intermediate capacitor C d. 2B is the same as FIG. 1B.

この実施形態では、図2(a)に示すように、電力変換装置100Bの正側直流端子P及び負側直流端子Nと負荷Mの中性点との間に第1,第2のスイッチS,Sが設けられており、第1のスイッチSを閉じて第2のスイッチSを開くことで直流電源PSが負側直流端子Nと負荷Mの中性点との間に接続され、第1のスイッチSを開いて第2のスイッチSを閉じることで直流電源PSが正側直流端子Pと負荷Mの中性点との間に接続されるようになっている。 In this embodiment, as shown in FIG. 2 (a), the first and second switches S are provided between the positive and negative DC terminals P and N of the power conversion device 100B and the neutral point of the load M. 1 and S 2 are provided, and the DC switch PS is connected between the negative DC terminal N and the neutral point of the load M by closing the first switch S 1 and opening the second switch S 2. It is, so that the DC power supply PS by closing the second switch S 2 opens the first switch S 1 is connected between the neutral point of the positive side DC terminals P and the load M.

図3,図4はこの実施形態の動作を示すもので、それぞれ力行動作モード、回生動作モードに対応しており、図3(a),図4(a)は各スイッチS,Sの動作状態を、図3(b),図4(b)は三相交流電流i,i,iの波形を示している。
また、図3(c),図4(c)は一相分の上下アームの半導体スイッチQ,Qの構成を示し、第1実施形態と同様に、上アームの半導体スイッチQは、図2(b)のm個のスイッチング素子Qu1〜Qumからなるスイッチング素子U−IGBTと、n個の環流ダイオードDu1〜Dunからなる環流ダイオードU−FWDとから構成され、下アームの半導体スイッチQは、図2(b)のn個のスイッチング素子Qx1〜Qxnからなるスイッチング素子X−IGBTと、m個の環流ダイオードDx1〜Dxmからなる環流ダイオードX−FWDとから構成されている。
更に、図3(d),図4(d)はU相電流iと各半導体素子の電流とを示す波形図である。
3 and 4 show the operation of this embodiment, which corresponds to the powering operation mode and the regenerative operation mode, respectively. FIGS. 3 (a) and 4 (a) show the switches S 1 and S 2 respectively . 3B and 4B show the waveforms of the three-phase alternating currents i u , i v , i w .
3C and 4C show the configurations of the upper and lower arm semiconductor switches Q u and Q x for one phase. As in the first embodiment, the upper arm semiconductor switch Q u a switching element U-IGBT of m switching elements Q u1 to Q um in FIG. 2 (b), is composed of a freewheeling diode U-FWD of n wheeling diode D u1 to D un, the lower arm The semiconductor switch Q x includes a switching element X-IGBT composed of n switching elements Q x1 to Q xn and a recirculating diode X-FWD composed of m circulating diodes D x1 to D xm in FIG. It is configured.
Further, FIGS. 3D and 4D are waveform diagrams showing the U-phase current i u and the current of each semiconductor element.

図3(a)は、力行動作時に、第1のスイッチSを閉じて第2のスイッチSを開くことを表しており、回路構成としては図1の回路と等価になる。その動作も、図1の回路と同様であり、負荷Mに三相交流電力を供給すると、図3(b)に示すような三相交流電流i,i,iが流れる。このとき、三相交流電流には直流電流i/3が負方向に重畳するので、三相交流電流i,i,iの波形は正負で非対称となる。 3 (a) is the power running operation, represents the opening of a second switch S 2 closes the first switch S 1, becomes equivalent to the circuit of FIG. 1 is a circuit configuration. The operation is also the same as that of the circuit of FIG. 1, and when three-phase AC power is supplied to the load M, three-phase AC currents i u , i v , and i w as shown in FIG. At this time, since the direct current i d / 3 is superimposed on the three-phase alternating current in the negative direction, the waveforms of the three-phase alternating currents i u , i v , and i w are positive and negative and asymmetric.

また、図3(c)の各半導体素子に流れる電流は、図3(d)に示すように上アームの環流ダイオードU−FWD及び下アームのスイッチング素子X−IGBTに流れる電流が他の半導体素子よりも多くなる。しかし、図2(b)の如く、上アームにはm個のスイッチング素子Qu1〜Qumよりも多いn個の環流ダイオードDu1〜Dunを接続し、下アームには、m個の環流ダイオードDx1〜Dxmよりも多いn個のスイッチング素子Qx1〜Qxnを接続してあるため、第1実施形態と同様に、上アームでは個々の環流ダイオードの電流容量がm/nで済み、下アームでは個々のスイッチング素子の電流容量がm/nで済むことになり、各素子の電流利用率の向上やコストの低減等が可能になる。 In addition, as shown in FIG. 3 (d), the current flowing through each semiconductor element in FIG. 3 (c) is the same as the current flowing through the upper arm freewheeling diode U-FWD and the lower arm switching element X-IGBT. More than. However, as shown in FIG. 2 (b), n switching diodes D u1 to D un more than m switching elements Q u1 to Q um are connected to the upper arm, and m circulating currents are connected to the lower arm. Since n switching elements Q x1 to Q xn more than the diodes D x1 to D xm are connected, the current capacity of each freewheeling diode in the upper arm is m / n as in the first embodiment. In the lower arm, the current capacity of each switching element is only m / n, and the current utilization factor of each element can be improved and the cost can be reduced.

図4(a)は、回生動作時に、第1のスイッチSを開いて第2のスイッチSを閉じることを表している。このとき、負荷Mには図4(b)に示すような三相交流電流i,i,iが流れる。
図4(b)では、負荷Mに流れる電流の方向が図3(b)と同じであるため、三相交流電流には直流電流i/3が負方向に重畳してその波形も図3(b)と同一になる。
4 (a) is, during regenerative operation, and represents a second closing switch S 2 opens the first switch S 1. At this time, three-phase alternating currents i u , i v and i w as shown in FIG.
In FIG. 4B, since the direction of the current flowing through the load M is the same as that in FIG. 3B, the direct current i d / 3 is superimposed in the negative direction on the three-phase alternating current, and the waveform thereof is also shown in FIG. Same as (b).

従って、図4(c)の各半導体素子に流れる電流は、図4(d)に示すように上アームの環流ダイオードU−FWD及び下アームのスイッチング素子X−IGBTに流れる電流が他の半導体素子よりも多くなり、図3(d)と同様になる。よって、力行動作時と同様の作用効果を得ることができる。   Therefore, as shown in FIG. 4D, the current flowing through each semiconductor element in FIG. 4C is the same as the current flowing through the upper arm freewheeling diode U-FWD and the lower arm switching element X-IGBT. And becomes the same as in FIG. Therefore, it is possible to obtain the same effect as that during the power running operation.

なお、この実施形態における第1,第2のスイッチS,Sは、半導体素子を用いた電子スイッチや電磁接触器等の機械スイッチの何れでも良い。また、両方のスイッチS,Sを連動スイッチにより構成しても良い。
本実施形態によれば、スイッチの切替によって力行動作モード、回生モードの何れの場合にも各半導体素子の電流利用率を向上させることができる。
Note that the first and second switches S 1 and S 2 in this embodiment may be either electronic switches using semiconductor elements or mechanical switches such as electromagnetic contactors. Further, both the switches S 1 and S 2 may be constituted by interlocking switches.
According to the present embodiment, the current utilization factor of each semiconductor element can be improved in both the power running operation mode and the regeneration mode by switching the switch.

本発明の第1実施形態を示す回路構成図及び動作説明図である。It is the circuit block diagram and operation | movement explanatory drawing which show 1st Embodiment of this invention. 本発明の第2実施形態を示す回路構成図である。It is a circuit block diagram which shows 2nd Embodiment of this invention. 第2実施形態の力行動作モードにおける動作説明図である。It is operation | movement explanatory drawing in the power running operation mode of 2nd Embodiment. 第2実施形態の回生動作モードにおける動作説明図である。It is operation | movement explanatory drawing in the regeneration operation mode of 2nd Embodiment. 従来技術の回路構成図及び動作説明図である。It is a circuit block diagram and operation | movement explanatory drawing of a prior art. 従来技術の回路構成図である。It is a circuit block diagram of a prior art. 従来技術の回路構成図及び力行動作モードにおける動作説明図である。It is a circuit block diagram of a prior art, and operation | movement explanatory drawing in a power running operation mode. 従来技術の回路構成図及び回生動作モードにおける動作説明図である。It is a circuit block diagram of a prior art, and operation | movement explanatory drawing in a regeneration operation mode. 図7,図8に示した従来技術の課題を解決するための回路構成図である。FIG. 9 is a circuit configuration diagram for solving the problems of the prior art shown in FIGS. 7 and 8.

符号の説明Explanation of symbols

100B:電力変換装置
P:正側直流端子
N:負側直流端子
U,V,W:出力端子
M:負荷
PS:直流電源
:直流中間コンデンサ
,Q,Q,Q,Q,Q:半導体スイッチ
u1〜Qum,Qx1〜Qxn:半導体スイッチング素子
u1〜Dun,Dx1〜Dxm:環流ダイオード
,S:スイッチ
100B: power converter P: positive DC terminal N: negative DC terminal U, V, W: Output terminal M: Load PS: DC power supply C d: DC intermediate capacitor Q u, Q v, Q w , Q x, Q y, Q z: semiconductor switch Q u1 ~Q um, Q x1 ~Q xn: a semiconductor switching element D u1 ~D un, D x1 ~D xm: wheeling diode S 1, S 2: switch

Claims (3)

複数の半導体スイッチング素子及びこれらのスイッチング素子にそれぞれ逆並列接続された環流ダイオードを有する電力変換装置と、この電力変換装置の出力端子に接続された負荷と、この負荷の中性点と前記電力変換装置の正側直流端子または負側直流端子との間に接続された電源と、を備えた電力変換システムにおいて、
前記負荷の力行動作モード及び回生動作モードに応じて、前記スイッチング素子または環流ダイオードの電流容量を変えることを特徴とする電力変換システム。
A power converter having a plurality of semiconductor switching elements and freewheeling diodes connected in reverse parallel to the switching elements, a load connected to an output terminal of the power converter, a neutral point of the load, and the power conversion In a power conversion system comprising a power source connected between a positive DC terminal or a negative DC terminal of the device,
A power conversion system, wherein a current capacity of the switching element or the freewheeling diode is changed according to a power running operation mode and a regenerative operation mode of the load.
請求項1に記載した電力変換システムにおいて、
前記スイッチング素子または環流ダイオードの並列数を変更することにより、これらの素子の電流容量を変えることを特徴とする電力変換システム。
The power conversion system according to claim 1,
A power conversion system, wherein the current capacity of these elements is changed by changing the parallel number of the switching elements or freewheeling diodes.
請求項1または請求項2に記載した電力変換システムにおいて、
前記負荷の力行動作モード及び回生動作モードに応じて、前記電源を前記負荷の中性点と前記電力変換装置の正側直流端子または負側直流端子との間に接続するためのスイッチを備えたことを特徴とする電力変換システム。
In the power conversion system according to claim 1 or 2,
A switch for connecting the power source between the neutral point of the load and the positive DC terminal or the negative DC terminal of the power converter according to the power running operation mode and the regenerative operation mode of the load. A power conversion system characterized by that.
JP2007276333A 2007-10-24 2007-10-24 Power conversion system Expired - Fee Related JP5040585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007276333A JP5040585B2 (en) 2007-10-24 2007-10-24 Power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276333A JP5040585B2 (en) 2007-10-24 2007-10-24 Power conversion system

Publications (2)

Publication Number Publication Date
JP2009106098A JP2009106098A (en) 2009-05-14
JP5040585B2 true JP5040585B2 (en) 2012-10-03

Family

ID=40707247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276333A Expired - Fee Related JP5040585B2 (en) 2007-10-24 2007-10-24 Power conversion system

Country Status (1)

Country Link
JP (1) JP5040585B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251141B2 (en) * 2008-01-23 2013-07-31 富士電機株式会社 Power conversion system
JP5292844B2 (en) * 2008-02-14 2013-09-18 富士電機株式会社 Load drive device
JP5554140B2 (en) * 2009-09-04 2014-07-23 三菱電機株式会社 Power conversion circuit
EP2928061B1 (en) * 2012-11-28 2018-01-10 Fuji Electric Co., Ltd. Power conversion system and method for controlling same
DE102015114640A1 (en) * 2015-09-02 2017-03-02 Rwth Aachen Circuit arrangement for linking different voltage levels and electrical control methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223842B2 (en) * 1997-06-03 2001-10-29 富士電機株式会社 Multi-phase output power conversion circuit
JP2000324857A (en) * 1999-03-11 2000-11-24 Toyota Motor Corp Variety of power units, and equipment, motor driver, and hybrid vehicle provided with the same
JP4374312B2 (en) * 2004-12-21 2009-12-02 三菱電機株式会社 Assembly method of semiconductor switching element and heat sink in in-vehicle rotating electrical machine and in-vehicle rotating electrical machine
JP2007189772A (en) * 2006-01-11 2007-07-26 Mitsubishi Electric Corp Drive control system of motor generator for vehicle

Also Published As

Publication number Publication date
JP2009106098A (en) 2009-05-14

Similar Documents

Publication Publication Date Title
US11342876B2 (en) Drive system and method of operation thereof for reducing DC link current ripple
JP4258739B2 (en) Method of converting electrical AC voltage of DC voltage source, especially photovoltaic DC voltage source into AC voltage
US9819273B2 (en) Power conversion apparatus
TWI314809B (en)
JP4727882B2 (en) Converter for converting electrical energy
JP4196867B2 (en) Bidirectional buck-boost chopper circuit, inverter circuit using the same, and DC-DC converter circuit
CN101411049A (en) Interleaved soft switching bridge power converter
US7656689B2 (en) Power converter and control method for a power converter using serially-connected DC power sources
JP2011004449A (en) Matrix converter circuit
CN101803168A (en) Method for operating an electronically controlled inverter
JP4075884B2 (en) Power control circuit for charge storage element
WO2012086095A1 (en) Motor-driving apparatus for driving three-phase motor of variable speed type
JP5251141B2 (en) Power conversion system
JP5040585B2 (en) Power conversion system
JP2015233406A (en) Cascaded h-bridge inverter having bypass operation function
JP5362657B2 (en) Power converter
JP4690151B2 (en) Power converter
JP2004242418A (en) Motor drive unit
US9882478B2 (en) Power device
KR101654755B1 (en) Elective control of an alternating current motor or direct current motor
JP6953634B2 (en) Vehicle charger with DC / DC converter
JP5122200B2 (en) Drive controller for buck-boost converter and buck-boost converter
Jussila Comparison of space-vector-modulated direct and indirect matrix converters in low-power applications
JP4764986B2 (en) Motor drive device for three-phase variable speed motor drive
KR20150062999A (en) Electrical driving system having charging circuit for an energy storage device and method for operating an energy storage device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees