JP4488130B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP4488130B2
JP4488130B2 JP2000117899A JP2000117899A JP4488130B2 JP 4488130 B2 JP4488130 B2 JP 4488130B2 JP 2000117899 A JP2000117899 A JP 2000117899A JP 2000117899 A JP2000117899 A JP 2000117899A JP 4488130 B2 JP4488130 B2 JP 4488130B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
switches
switch
clamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000117899A
Other languages
Japanese (ja)
Other versions
JP2001309667A (en
Inventor
真一郎 長井
伸二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000117899A priority Critical patent/JP4488130B2/en
Publication of JP2001309667A publication Critical patent/JP2001309667A/en
Application granted granted Critical
Publication of JP4488130B2 publication Critical patent/JP4488130B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、コンバ−タ、インバ−タ、ＡＣ−ＤＣ−ＡＣ変換器等のスイッチング方式の電力変換装置に関する。
【０００２】
【従来の技術】
電力用スイッチをＰＷＭ制御して直流電力を交流電力に変換する電力変換装置は、モ−タ駆動用インバ−タ、無停電電源装置などに用いられている。
図１は従来のＰＷＭ制御電力変換装置としてのブリッジ型インバ−タの１相分を示す。この電力変換装置は、対の直流端子１ａ、１ｂと、変換回路２と、制御回路３とを有する。変換回路２は第１及び第２のスイッチＱ1 、Ｑ2 の直列回路から成る。この直列回路は一方の直流端子１ａと他方の直流端子１ｂとの間に接続されている。第１及び第２のスイッチＱ1 、Ｑ2の相互接続点に出力交流端子４が接続されている。なお、第１及び第２のスイッチＱ1 、Ｑ2 は絶縁ゲ−トバイポ−ラトランジスタ即ちＩＧＢＴで示されており、トランジスタスイッチＳ1 、Ｓ2 と内蔵ダイオ−ドＤ1 、Ｄ2 とから成る。
出力端子４に接続されている負荷のインダクタンス又は配線導体のインダクタンスのためにスイッチＱ１、Ｑ2のオン・オフ動作時に過電圧が発生する。この過電圧を抑制するために、第１及び第２のクランプ用コンデンサＣa1、Ｃa2、第１及び第２のクランプ用ダイオ−ドＤｃ1、Ｄc２、第１及び第２のクランプ用抵抗Ｒ1、Ｒ2から成るクランプ回路が設けられている。第１及び第２のクランプ用コンデンサＣａ１、Ｃａ２は第１及び第２のクランプ用ダイオ−ドＤｃ1、Ｄｃ2を介して第１及び第２のスイッチＱ1、Ｑ2に並列に接続されている。第１のクランプ用抵抗Ｒ1は一方(正側)の直流端子1ａ及び中継端子Ｔｄｃと第２のクランプ用コンデンサＣａ2との間に接続されている。第２のクランプ用抵抗Ｒ２は第１のクランプ用コンデンサＣａ1と他方(負側)の直流端子１ｂとの間に接続されている。この結果、第１及び第２のクランプ用コンデンサＣａ1、Ｃａ2の電圧及び第１及び第２のスイッチＱ１、Ｑ２の電圧は対直流端子１ａ、１ｂ間の電圧にクランプされる。
【０００３】
制御回路３は第１及び第２のスイッチＱ1 、Ｑ2 を交互にオン・オフするための制御信号を形成し、第１及び第２のスイッチＱ1 、Ｑ2 の制御端子（ゲ−ト）に供給するものであり、電圧基準値発生器５と、鋸波発生器６と、比較器７と、制御信号形成回路８とから成る。電圧基準値発生器５は例えば図２（Ａ）に示す正弦波から成る電圧基準値Ｖr を発生する。鋸波発生器６は変換回路２の出力周波数よりも十分高い周波数の搬送波としての三角波電圧即ち鋸波電圧Ｖt を図２（Ａ）に示すように発生する。比較器７は図２（Ａ）に示す電圧基準値発生器５から発生した電圧基準値Ｖr と鋸波電圧Ｖt とを比較して図２（Ｂ）に示すＰＷＭ信号を形成する。制御信号形成回路８は、電圧基準値Ｖr が鋸波電圧Ｖt よりも高いことを示す比較器７の出力によって第１のスイッチＱ1 をオン制御する信号を図２（Ｂ）に示すように形成し、また、第２のスイッチＱ2 を第１のスイッチＱ1 と逆に動作させる制御信号即ち図２（Ｂ）の信号の逆相信号を形成する。図２の例では出力電流Ｉｏ を図２（Ｃ）に示すように正弦波に制御しているので、第１及び第２のスイッチＱ1 、Ｑ2 の電流Ｉq1、Ｉq2は図２（Ｄ）（Ｅ）に示すように流れる。
なお、図１の回路をコンバータとして使用し、交流端子４に交流電圧を入力させて、直流電源１側に直流電力を得ることもできる。
【０００４】
図１に示すＰＷＭ制御電力変換回路は、任意の出力電圧又は電流を供給することができるという特長を有している。しかし、第１及び第２のスイッチＱ1 、Ｑ2 のタ−ンオン時及びタ−ンオフ時にスイッチング損失が生じる。
【０００５】
図１の典型的な電力変換装置のスイッチング損失を低減させるために、図３に示すようなＤＣリンク回路から成るソフトスイッチング用転流回路９を設けることが知られている。このソフトスイッチング用転流回路９は、第１及び第２のスイッチＱ１、Ｑ2に並列接続された共振用の第１及び第２のコンデンサＣ1、Ｃ2の電荷を第１及び第２の主スイッチＱ1、Ｑ2のターンオンの直前に放出させて第１及び第２のスイッチＱ1 、Ｑ2をゼロボルトスイッチング（ＺＶＳ）させるための回路である。即ち、このソフトスイッチング用転流回路９は変換回路２の一対の直流端子としてのライン１１、１２間即ち中継端子Ｔｄｃと負の直流端子１ｂとの間の電圧（直流リンク電圧）を第１及び第２のスイッチＱ1 、Ｑ2 のタ−ンオン時点の直前に零にするものであり、第１及び第２のソフトスイッチング用スイッチＱ11、Ｑ12と第１及び第２のソフトスイッチング用ダイオ−ドＤ11、Ｄ12と共振用インダクタ（リアクトル）Ｌr と補助電源１０ とから成る。図３の回路ではインダクタＬr に基づく共振によって直流ライン１１、１２間の電圧を零にし、しかる後、第１のスイッチＱ1 又は第２のスイッチＱ2 をオン状態に制御する。この制御を実行するために、主制御回路３の他に、補助制御回路１３、第１及び第２の電流検出器１４、１５、及び直流リンク電圧検出回路１６が設けられている。この回路によれば、第１及び第２のスイッチＱ1 、Ｑ2 のタ−ンオン時及びターンオフ時のスイッチング損失を低減することができる。
図４は図３の回路において交流端子４に誘導性負荷が接続され、且つ交流端子４に負方向電流が流れている時における各部の状態を示す。即ち、図４の（Ａ）は第１のスイッチＱ１のゲート制御信号、（Ｂ）は第２のスイッチＱ２のゲート制御信号、（Ｃ）は第１のソフトスイッチング用スイッチＱ１１のゲート制御信号、（Ｄ）は第２のソフトスイッチングスイッチＱ１２のゲート信号、（Ｅ）は交流端子４を流れる負荷電流ＩｏとインダクタＬｒを流れる共振電流Ｉｒ、（Ｆ）は一対の直流ライン１１、１２間の直流リンク電圧Ｖｄｃ１を示す。
図４の方法では、ｔ１〜ｔ１’期間、ｔ１’〜ｔ２期間において第１及び第２のソフトスイッチング用スイッチＱ１１，Ｑ１２を同時にオン状態とし、出力電流Ｉｏよりも大きな電流ＩｒをインダクタＬｒに流し、これを利用してｔ２〜ｔ２’期間で直流リンク電圧Ｖdc1を零にし、ｔ２’時点で第２のスイッチＱ２をターンオンさせる。
【０００６】
【発明が解決しょうとする課題】
ところで、図３の交流端子４に接続される負荷のインダクタンス又は変換回路２及び負荷回路の配線導体のインダクタンスに蓄積された残留エネルギ及びこれに基づく過電圧(サ−ジ電圧)が大きくなると、第１及び第２のコンデンサＣ1、Ｃ２のみで過電圧(サ−ジ電圧)を抑制することができない。そこで、図３の回路に図１に示したクランプ回路を付加することが考えられる。しかし、図１のコンデンサＣａ1、Ｃａ2とダイオ−ドＤｃ1、Ｄｃ2と抵抗Ｒ1、Ｒ２とから成るクランプ回路を図３の回路に単に付加すると、対のライン１１、１２間の直流リンク電圧Ｖｄｃ1の変化によってクランプ用コンデンサＣａ1、Ｃａ2の充放電が生じ、抵抗Ｒ１、Ｒ2を通って電流が流れ、電力損失が生じ、電力変換装置の効率低下が生じる。
【０００７】
そこで、本発明の目的は、比較的簡単な回路によってスイッチング損失の低減過電圧の抑制との両方を行うことができる電力変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、対の直流端子と、少なくとも１つの交流端子と、少なくとも第１及び第２のスイッチを含んで直流電力を交流電力に又は交流電力を直流電力に変換する電力変換回路と、第１及び第２のダイオードと、第１及び第２のコンデンサ又は寄生容量と、主制御回路と、ソフトスイッチング用転流回路と、補助制御回路とを有し、前記第１及び第２のスイッチは前記対の直流端子間において互いに直列に接続され、前記交流端子は前記第１及び第２のスイッチの相互接続点に接続され、前記第１及び第２のダイオード及び前記第１及び第２のコンデンサ又は寄生容量は前記第１及び第２のスイッチに並列に接続され、前記主制御回路は直流電力を交流電力に又は交流電力を直流電力に変換するように前記第１及び第２のスイッチをオン・オフ制御するように構成され、前記転流回路は、前記対の直流端子の一方と前記第１及び第２のスイッチの直列回路の一端との間に接続された第１のソフトスイッチング用スイッチと、前記第１及び第２のスイッチの直列回路の一端と他端との間に接続された共振用インダクタと第２のソフトスイッチング用スイッチとの直列回路とを含み、前記補助制御回路は前記第１及び第２のスイッチのタ−ンオン時点において前記第１及び第２のスイッチの直列回路の両端子間電圧が零又は零近傍値になるように前記転流回路の前記第１及び第２のソフトスイッチング用スイッチを制御するように形成されている電力変換装置であって、前記第１のスイッチに並列に接続された、第１のクランプ用ダイオ−ドと第１のクランプ用コンデンサと第２のクランプ用ダイオ−ドとの直列回路と、前記第２のスイッチに並列に接続された、第３のクランプ用ダイオ−ドと第２のクランプ用コンデンサとの直列回路と、前記第１のクランプ用ダイオ−ドと前記第１のクランプ用コンデンサとの相互接続点と前記第３のクランプ用ダイオ−ドと前記第２のクランプ用コンデンサとの相互接続点とを互いに接続する導体と、前記導体と前記対の直流端子の一方との間に接続された第１のクランプ用抵抗と、前記第１のクランプ用コンデンサと前記第２のクランプ用ダイオ−ドとの相互接続点と前記対の直流端子の他方との間に接続された第２のクランプ用抵抗とを備えていることを特徴とする電力変換装置に係わるものである。
【０００９】
なお、請求項２に示すように第３のクランプ用抵抗Ｒａ3を設け、請求項１の発明の第１のクランプ用抵抗Ｒａ1と同様な機能を第１及び第３のクランプ用抵抗Ｒａ1、Ｒａ3とで得ることができる。
また、請求項３に示すように第１及び第２のソフトスイッチング用スイッチに対して並列に第１及び第２のソフトスイッチング用ダイオ−ドを接続し、また、第２のソフトスイッチング用スイッチに直列に直流電源又はコンデンサを接続することが望ましい。
また、請求項４に示すように、第１及び第２のスイッチは、制御半導体スイッチとダイオ−ドとの並列回路であることが望ましい。
また、請求項５に示すように、第１及び第２のクランプ用コンデンサは、第１及び第２のコンデンサ又は寄生容量よりも大きな容量値を有していることが望ましい。
また、補助制御回路による第１及び第２のソフトスイッチング用スイッチの制御は請求項６及び図８に示すようなタイミングで実行するように構成することが望ましい。
また、補助制御回路は、請求項７、図６及び図８に示すように鋸波発生手段と交流端子の電流を検知する手段とを有することが望ましい。
また、主制御回路は請求項８に示すように、電圧基準発生器と、鋸波発生器と、電流検出器と、鋸波電圧の補正回路と、比較手段と、零電圧検出手段と、スイッチ制御形成手段とで構成することができる。
また、請求項９に示すように、コンバ−タを設けることができる。
【００１０】
【発明の効果】
各請求項の発明によれば、転流回路によってＺＶＳを達成してスイッチング損失の低減を図り、且つクランプコンデンサによってスイッチのオフ時に発生する過電圧を抑制することができる。また、クランプ用コンデンサの電荷が転流回路を通って放出されることを第１及び第３のクランプ用ダイオ−ドで阻止しているので、転流回路の電圧変化に基づく放電電流がクランプ用抵抗を介して流れない。従って、転流回路を設けることによってクランプ用抵抗での電力損失の増大が生じない。この結果、効率向上と過電圧抑制との両方を良好に達成することができる。なお、過電圧が抑制されると、第１及び第２のスイッチの耐圧を下げることができ、コストの低減を図ることができる。
請求項６の発明によれば、スイッチング損失及びノイズの低減を良好に達成することができ、且つインダクタに流れる電流の最大振幅を抑制し、効率を向上させることができる。
また、請求項７の発明によれば各スイッチの制御信号を演算による予測に基づいて形成するので、高速な検出器や高速な制御装置が不要となる。
また、請求項８の発明によれば比較的簡単な回路で各スイッチの制御信号を形成することができる。
また、請求項９の発明によれば、ＡＣ―ＤＣ―ＡＣ変換を良好に行うことができる。
【００１１】
【実施形態及び実施例】
次に、図5〜図１７を参照して本発明の実施形態及び実施例を説明する。
【００１２】
【第１の実施例】
まず、図5に示す第１の実施例の電力変換装置を説明する。但し、図5において図１及び図3と実質的に同一の部分には同一の符号を付してその説明を省略する。
図5の電力変換装置は、インバ−タであって、第１及び第２の直流端子１ａ、１ｂと、ソフトスイッチング用転流回路９と、第１及び第２の変換回路２ａ、２ｂと、誘導性負荷２０と、主制御回路２１と、補助制御回路２２と、第1及び第２の電流検出器２３、２４とから成る。
【００１３】
第１及び第２の直流端子１ａ、１ｂ間には電池又は整流平滑回路又はコンデンサ等で構成される主直流電源が接続される。第１の変換回路２ａは図１及び図３の変換回路２と同様にＩＧＢＴから成る主スイッチ又は変換用スイッチとしての第１及び第２のスイッチＱ1 、Ｑ2 と第１及び第２のコンデンサＣ1 、Ｃ2 とを有し、更に、過電圧防止用クランプ回路を含む。このクランプ回路は、第１及び第２のクランプ用コンデンサＣａ1、Ｃａ2と、第１、第２及び第３のクランプ用ダイオ−ドＤａ1、Ｄａ2、Ｄａ3と、第１及び第２のクランプ用抵抗Ｒａ1、Ｒａ2とから成る。第１及び第２のクランプ用コンデンサＣａ1の一方の端子は第１のクランプ用ダイオードＤａ1を介して第１のスイッチＱ１の一端に接続され、この他方の端子は第２のクランプ用ダイオ−ドＤａ２を介して第１のスイッチＱ1の他端に接続されている。第２のクランプ用コンデンサＣａ２の一端は第３のクランプ用ダイオ−ドＤａ3を介して第２のスイッチＱ2の一端に接続され、この他端は第２のスイッチＱ2の他端に接続されている。第１、第２及び第３のクランプ用ダイオ−ドＤａ1、Ｄａ2、Ｄａ３は第１及び第２の直流端子１ａ、１ｂ間の電圧によって順バイアスされる方向性を有している。第１のクランプ用ダイオ−ドＤａ１と第１のクランプ用コンデンサＣａ1との相互接続点と第２のクランプ用ダイオ−ドＤａ3と第２のクランプ用コンデンサＣａ2との相互接続点とは導体Ｗａ1によって相互に接続されている。第１のクランプ用抵抗Ｒa1は導体Ｗａ1と第１の直流端子１ａとの間に接続されている。第２のクランプ用抵抗Ｒａ2の一端は第１のクランプ用コンデンサＣａ1と第２のクランプ用ダイオ−ドＤａ2との相互接続点に接続され、この他端は第２の直流端子１ｂに接続されている。なお、第１及び第２のクランプ用コンデンサＣａ1、Ｃａ2の容量は第１及び第２のコンデンサＣ1、Ｃ2の容量よりも大きい。
第２の変換回路２ｂは第１の変換回路２ａと実質的に同一に構成されており、第３及び第４のスイッチＱ3 、Ｑ4 、と第３及び第４のコンデンサＣ3 、Ｃ4 と、第３及び第４のクランプ用コンデンサＣｂ1、Ｃｂ2と、第４、第５及び第６のクランプ用ダイオ−ドＤｂ1、Ｄｂ2、Ｄｂ3と、第３及び第４のクランプ用抵抗Ｒｂ1、Ｒｂ2と、導体Ｗｂ2とから成る。第１及び第２の変換回路２ａ、２ｂにおいて、第１及び第２のスイッチＱ1、Ｑ2と第３及び第４のスイッチＱ3、Ｑ4、第１及び第２のコンデンサＣ1、Ｃ2と第３及び第４のコンデンサＣ３、Ｃ４、第１及び第２のクランプ用コンデンサＣａ1、Ｃａ2と第３及び第４のクランプ用コンデンサＣｂ1、Ｃｂ2、第１、第２及び第３のクランプ用ダイオ−ドＤａ1、Ｄａ2、Ｄａ3と第４、第５及び第６のクランプ用ダイオ−ドＤｂ1、Ｄｂ2、Ｄｂ3、第１及び第２のクランプ用抵抗Ｒａ1、Ｒａ2と第３及び第４のクランプ用抵抗Ｒｂ1、Ｒｂ2、導体Ｗａ1と導体Ｗｂ2はそれぞれ実質的に同一機能を有し、それぞれ同様に接続されている。従って、第２の変換回路２ｂの内部接続の説明を省略する。第１及び第２のスイッチＱ1、Ｑ２の直列回路と第３及び第４のスイッチＱ3、Ｑ４との直列回路は直流ライン１１、１２間に接続され、第１及び第２の交流端子４ａ、４ｂ間に出力回路としての負荷２０が接続されているので、第１〜第４のスイッチＱ１〜Ｑ４でブリッチ型インバ−タ回路が形成されている。なお、第１、第２、第３及び第４のスイッチＱ1、Ｑ2、Ｑ3 、Ｑ4 はトランジスタスイッチＳ1、Ｓ2、Ｓ3 、Ｓ4 と内蔵ダイオ−ドＤ1、Ｄ2、Ｄ3 、Ｄ4 との並列回路から成る。また負荷２０はフイルタとトランスとこの２次巻線に接続された負荷とから成る誘導性負荷である。
【００１４】
ソフトスイッチング用転流回路９は、図３の回路と同様に共振用インダクタ（リアクトル）Ｌr と第１及び第2のソフトスイッチング用スイッチＱ11、Ｑ12と第１及び第２のソフトスイッチング用ダイオ−ドＤ11、Ｄ12と補助電源１０とから成る。第１のソフトスイッチング用スイッチＱ11はここに並列に接続された内蔵ダイオ−ドＤ11を伴って第１の直流端子１ａと第１及び第２の変換回路２ａ、２ｂとの間の一方の直流ライン１１に直列に接続されている。共振用インダクタＬｒと第2のソフトスイッチング用スイッチＱ12と補助電源10との直列回路が第１及び第２の直流ライン１１、１２間に接続されている。第２のソフトスイッチング用スイッチＱ12は転流スイッチとも呼ぶことができるものである。第2のソフトスイッチング用ダイオ−ドＤ12は第２のソフトスイッチング用スイッチＱ12に逆方向並列に接続されている。なお、第1及び第2のソフトスイッチング用スイッチＱ11、Ｑ12は第１及び第２の直流端子１ａ、１ｂ間の電圧によって正方向電流が流れる極性を有し、第１及び第２のソフトスイッチング用ダイオ−ドＤ11、Ｄ12は逆バイアスされる極性を有する。補助電源１０は第１及び第２の直流端子１ａ、１ｂ間の電圧Ｖｄcの約１/2の電圧Ｖ10を有し、コンデンサで構成することもできる。ソフトスイッチング用転流回路９は、第１及び第２の変換回路２ａ、２ｂの第１〜第４のスイッチＱ1 〜Ｑ4 のタ−ンオンの時に一対の直流ライン１１、１２間の電圧を零にして第１〜第４のスイッチＱ1 〜Ｑ4 を零電圧スイッチング（ＺＶＳ）させる機能を有する。
【００１５】
主制御回路２１は第１及び第２の変換回路２ａ、２ｂの第１〜第４のスイッチＱ1 〜Ｑ4 をオン・オフする制御信号を形成するものであって、図６に示すように図１の制御回路３と実質的に同一の電圧基準値発生器５と鋸波発生器６と比較器７と制御信号形成回路８とを有し,更に補正回路６ａを有する。電圧基準値発生器５は負荷２０に供給する交流電圧に相当する図7（Ｂ）に示す電圧基準値Ｖr を発生する。鋸波発生器６は電圧基準値Ｖｒの周波数（例えば５０Ｈｚ）よりも十分に高い周波数（例えば２０kHz ）で図7（Ａ）に示す鋸波電圧（三角波電圧）Ｖt を発生する。この実施例の鋸波電圧Ｖt は傾斜して立上った後に垂直に立下っている。勿論、図7（Ａ）の鋸波電圧Ｖt と傾きが逆の鋸波電圧とすることもできる。補正回路６ａは鋸波発生器６と比較器７との間に接続され,負荷電流検出器２３の出力ライン２５の信号に応答して鋸波電圧Ｖt の位相を制御する。即ち補正回路６ａは、図7（Ｄ）に示す負荷電流Ｉｏが正の半波の期間には図7（Ａ）の鋸波電圧Ｖtと同一の正相鋸波電圧Ｖt１を出力し、負荷電流Ｉｏが負の半波の期間には図7（Ａ）の鋸波電圧Ｖtと逆相の鋸波電圧Ｖt２を出力する。正相鋸波電圧Ｖt１と逆相鋸波電圧Ｖt２との合成から成る補正鋸波電圧Ｖt’は比較器７の入力となる。なお, 負荷電流検出器２３は出力端子４ａを流れる電流Ｉｏを検出する。
比較器７即ちコンパレ−タは、図7（Ｂ）に示すように電圧基準値Ｖr と鋸波電圧Ｖt’ とを比較し、図7（Ｃ）に示すようなＰＷＭ制御信号を形成する。図7（Ｂ）から明らかなように正弦波電圧基準値Ｖrの正ピークと負ピークとの中間位置と鋸波電圧Ｖt’の正ピークと負ピークとの中間位置とが互いに一致するようにそれぞれのレベルが設定されている。
制御信号形成回路８は図7（Ｃ）に示す制御信号を第１及び第４のスイッチＱ1 、Ｑ4 に供給し、また、図7（Ｃ）の制御信号の逆相信号を形成し、この逆相の制御信号を第２及び第３のスイッチＱ2 、Ｑ3 に供給する。
なお、図６においては，主制御回路２１に図５の電流検出器２３が含まれていないが、図５の電流検出器２３を図６の主制御回路２１に含めて示すことができる。
【００１６】
図5の補助制御回路２２は第１〜第４のスイッチＱ1 〜Ｑ4 をソフトスイッチングすることができるようにソフトスイッチング用転流回路９のスイッチＱ11、Ｑ12をオン・オフ制御するものであり、ライン２６によって主制御回路２１の鋸波発生器６に接続され、また、ライン２7によって電流検出器24に接続されている。
【００１７】
補助制御回路２２は図6に概略的に示すように、Ｖｔａ設定回路３1、Ｖｔｂ設定回路３2、第１及び第2の比較器３3、３4ＡＮＤゲート３5及びＮＯＴ回路３６から成る。なお、鋸波発生器６を補助制御回路２２に含めることができる。
【００１８】
Ｖｔａ設定回路３1は、図8（Ａ）の上側電圧レベルＶｔａを設定し、これを第1の比較器３3に供給するものである。Ｖｔｂ設定回路３2は、図8（Ａ）の下側電圧レベルＶｔｂを設定し、これを第２の比較器３４に供給するものである。なお、Ｖｔａ設定回路３1及びＶｔｂ設定回路３2は演算手段を含み、ライン２５の負荷電流Ｉｏと図5の各部の定数とに基づいて図8及び図9のｔ1〜ｔ３期間Ｔ１及びｔ３〜ｔ６期間Ｔ２が最適時間長になるように電圧レベルＶｔａ，Ｖｔｂを決定する。なおこの際、鋸波電圧Ｖｔを考慮してＶｔａ、Ｖｔｂを決定する。この実施例では鋸波電圧Ｖｔの振幅は０〜Ｖｄｃである。
【００１９】
上側電圧レベルＶｔａと下側電圧レベルＶｔｂとを演算する式は次の通りである。
Ｖｔａ＝Ｖｄｃ[1-{（2ＬｒＩｏ）／Ｖｄｃ＋π√（ＬｒＣ）}／Ｔ]
Ｖｔｂ＝Ｖｄｃ{2（2ＬｒＩｏ）／Ｖｄｃ＋π√（ＬｒＣ）}／Ｔ
ここで、Ｖｄｃは直流端子１ａ、１ｂ間の電圧又は鋸波電圧の最大振幅、
Ｃは直流ライン１１，１２間の容量即ちＣ１＋Ｃ４又はＣ ２＋Ｃ４、
Ｔは鋸波電圧Ｖｔの周期、
√（ＬｒＣ）は（ＬｒＣ）1/2である。
なお、Ｖｔａ及びＶｔｂ設定回路３１、３２に第2の電流検出器24の出力を与える代わりに、第1の電流検出器23の出力を与えることもできる。
【００２０】
第1の比較器３3はライン２６の鋸波電圧Ｖｔと上側電圧レベルＶｔａとを比較し、鋸波電圧Ｖｔが上側電圧レベルＶｔａよりも高い時に低レベルとなる図8（Ｂ）の信号を出力する。なお、Ｖｔａは鋸波電圧Ｖｔの最大値よりも少し低い値に設定される。
【００２１】
第２の比較器３4はライン２６の鋸波電圧Ｖｔと下側電圧レベルＶｔｂとを比較し、下側電圧レベルＶｔｂが鋸波電圧Ｖｔよりも高い時に低レベルとなる図８（Ｃ）の信号を出力する。
【００２２】
ＡＮＤゲート３５は第１及び第２の比較器３３、３４に接続されており、第１及び第２の比較器３３、３４の低レベル出力に対応して低レベルとなる図８(E)の信号を出力する。このＡＮＤゲート３５の出力は第１のソフトスイッチング用スイッチＱ１１の制御信号となる。ＮＯＴ回路３６はＡＮＤゲ−ト３５の出力を位相反転し、図８（Ｄ）の信号を第２のソフトスイッチング用スイッチＱ１２の制御信号を形成する。
【００２３】
次に、図5の回路の動作を図9の波形図を参照して説明する。図9は図7の負荷電流Ｉｏが負の半波の期間におけるｔ３時点及びこの近傍における図5の各部の状態を示す。更に詳細には図9（Ａ）（Ｂ）は第１及び第２のスイッチＱ1 、Ｑ2 の制御信号を示し、図9（Ｃ）（Ｄ）は第１及び第2のソフトスイッチング用スイッチＱ11、Ｑ12の制御信号を示し、図9（Ｅ）はインダクタＬｒの電流Ｉｒを示し、図9（Ｆ）は第１及び第２の直流ライン11、12間の直流リンク電圧Ｖｄｃ1を示し、図9（Ｇ）（Ｈ）は第１及び第２のスイッチＱ1 、Ｑ2 の端子間電圧Ｖq1、Ｖq2を示す。なお、第４のスイッチＱ4 は第１のスイッチＱ1 と実質的に同一に動作し、第３のスイッチＱ3 は第２のスイッチＱ2 と実質的に同一に動作する。
【００２４】
次に、図９の各区間の動作を説明する。以下の説明において電流経路は各部の参照符号のみで示す。
図9のｔ1 時点の前では、第２及び第３のスイッチＱ2 、Ｑ3 がオフ、第１及び第４のスイッチＱ1 、Ｑ4 がオン、第１のソフトスイッチング用スイッチＱ11がオン、第２のソフトスイッチング用スイッチＱ12がオフである。負荷２０が誘導性であるので、２０―Ｄ１―Ｄ１１―１―Ｄ4 の閉回路が形成される。この時、第２及び第３のコンデンサＣ２ 、Ｃ３ は直流端子１ａ、１ｂ間の電圧Ｖｄｃに充電されている。
【００２５】
ｔ１時点で第１のソフトスイッチング用スイッチＱ11がオフ、第２のソフトスイッチング用スイツチＱ12がオンになると、誘導性負荷２０の蓄積エネルギの放出によって、２０−Ｄ１−Ｄ11−１-Ｄ4の回路に回生電流が流れると共に、２０−Ｄ１−Ｌｒ−Ｑ12−１０−Ｄ4の回路に電流Ｉｒが流れる。これにより、インダクタＬｒにエネルギが蓄積される。この時インダクタＬｒの電流Ｉｒは図９（Ｅ）に示すように傾斜を有して徐々に立上るために第2のソフトスイッチング用スイッチＱ１２はゼロ電流スイツチングとなり、スイツチング損失がほとんど生じない。また、第１のソフトスイッチング用スイッチＱ１１の電圧は回生電流のためにｔ1時点で零に保たれ,ＺＶＳが達成される。
【００２６】
ｔ2〜ｔ3期間には、Ｌr −Ｑ12−１０−Ｃ２ −Ｄ１の閉回路及びＬr −Ｑ12−１０−Ｄ４ −Ｃ3 の閉回路及び２０―Ｄ１―Ｌｒ―Ｑ１２―１０―Ｄ4の閉回路が形成され、第２及び第３のコンデンサＣ２ 、Ｃ３ の放電が生じ、この電圧即ち第２及び第３のスイッチＱ２ 、Ｑ３ の電圧Ｖq２、Ｖq３が図９（Ｈ）に示すように徐々に低下し、また、第１のソフトスイッチング用スイッチＱ１1の電圧Ｖq11 がＶｑ2とは逆に徐々に上昇する。ｔ1 〜ｔ3 期間はｔ3 時点で第２及び第３のスイッチＱ２ 、Ｑ３ の電圧がほぼ零になるように決定されている。従って、ｔ3 時点で第２及び第３のスイッチＱ２ 、Ｑ３ をタ−ンオンすると、ＺＶＳが達成される。図9（Ｅ）ではｔ2〜ｔ3期間で共振電流Ｉｒがオ−バ−シュ−トによって負荷電流Ｉｏよりも大きくなっているが、共振電流Ｉｒの最大値は負荷電流Ｉｏとほぼ同一である。
【００２７】
ｔ3 時点で第２及び第３のＱ２ 、Ｑ３ をタ−ンオン制御し、第１及び第４のスイッチＱ１ 、Ｑ４ をタ−ンオフ制御する。ｔ3〜ｔ4期間には、２０―Ｄ１―Ｌｒ−Ｑ12−１０−Ｄ4の回路で電流Ｉｒが流れると共に、２０−Ｓ2−Ｄ4の閉回路に電流が流れる。
【００２８】
ｔ4時点でインダクタＬｒの蓄積エネルギの放出が終了した後のｔ4〜ｔ5期間では、補助電源１０に基づいて、１０−Ｄ12−Ｌｒ−Ｑ３−２０−Ｑ2の閉回路で逆方向の共振電流Ｉｒが図９（Ｅ）に示すように流れる。また、２０−Ｓ2−Ｄ４の回路にも電流が流れる。
【００２９】
ｔ5時点で共振電流Ｉｒの負方向の振幅が負荷電流Ｉｏの振幅に等しくなると、ｔ5〜ｔ6期間において、10−Ｄ12−Ｌｒ−Ｃ1-Ｑ2の回路及び10−Ｄ12-Ｌｒ-Ｑ3−Ｃ4の回路でコンデンサＣ1、Ｃ4の充電が始まり、対の直流ライン11、12間の直流リンク電圧Ｖdc1と第1のスイツチＱ1の電圧Ｖｑ1と第4のスイツチＱ4の電圧が図9（Ｆ）（Ｇ）に示すように徐々に上昇する。なお、ｔ5〜ｔ6期間には20−Ｓ2−Ｄ4の回路にも電流が流れる。
【００３０】
ｔ6時点で直流リンク電圧Ｖdc1が直流端子１ａ、１ｂ間の電圧Ｖｄｃに等しくなると、第1のソフトスイッチング用スイッチＱ11の電圧は実質的に零になるので、この時点でタ−ンオン制御し、ＺＶＳを達成する。ｔ6時点で第2のソフトスイッチング用スイッチＱ12をタ−ンオフ制御するが、この時ダイオ−ドＤ12が導通しているので、ＺＶＳが達成される。
【００３１】
ｔ6時点で第２のソフトスイッチング用スイッチＱ12がオフになってもｔ6〜ｔ7期間には10−Ｄ12−Ｌｒ−Ｑ3−20−Ｑ2の回路に電流が流れ、また、２０−Ｓ２―Ｄ4の回路にも電流が流れる。
ｔ７時点でインダクタＬｒに基づく電流Ｉｒが流れなくなると、１―Ｑ11―Ｑ３―２０―Ｑ2の回路で負荷電流が流れる。
【００３２】
図9のｔ0においては、第1のスイッチＱ1がタ−ンオン動作し、第２のスイッチＱ２がターンオフ動作する。本実施例では、このｔ０時点において、第１及び第2のソフトスイッチング用スイッチＱ１１、Ｑ12を特別に制御しない。この様にｔ０でソフトスイッチング制御しなくても、第１及び第４のスイッチＱ1、Ｑ4のソフトスイッチングが可能である。即ち、負荷２０は誘導性負荷であり、且つ図9のｔ０時点は負荷２０に負方向電流が流れている図7のｔ２〜ｔ４期間内にあるので、図9のｔ０時点で第１及び第４のスイッチＱ1、Ｑ4がオン制御されても、トランジスタスイッチＳ１，Ｓ４に電流が流れ込まず,２０−Ｃ１−Ｃ３の回路及び２０−Ｃ２−Ｃ４の回路によって第１及び第４のコンデンサＣ１、Ｃ４が放電し、第２及び第３のコンデンサＣ２、Ｃ３が充電される。このため、コンデンサＣ１、Ｃ４の蓄積エネルギの放出に基づく損失が発生しない。図9のｔ０時点で第２及び第３のスイッチＱ２，Ｑ３がターンオフ制御されると、第２及び第３のコンデンサＣ２，Ｃ３が徐々に充電され、この電圧が図9（Ｈ）に示すように徐々に高くなり、第２及び第３のスイッチＱ２，Ｑ３のＺＶＳが達成される。ｔ０でソフトスイッイング用転流回路９を動作させないと、スイッチＱ１１，Ｑ１２のスイッイング回数が少なくなり、効率が向上する。
【００３３】
図7のｔ１〜ｔ２期間には正方向の負荷電流Ｉｏが流れる。正の半波期間ｔ１〜ｔ２と負の半波期間ｔ０〜ｔ１及びｔ２〜ｔ４とでは図６の補正回路６ａの働きで、比較器７に互いに反対位相の鋸波電圧Ｖｔ１，Ｖｔ２が供給される。この結果、図７のｔ１〜ｔ２期間では第１及び第４のスイッチＱ１，Ｑ４のターンオン時点及び第２及び第３のスイッチＱ２，Ｑ３のターンオフ時点で鋸波電圧Ｖｔ１が垂直に立上っている。ソフトスイッチング用スイッチＱ11〜Ｑ12の制御信号は図７（Ａ）に示す全期間で同一位相の鋸波電圧Ｖｔに基づいて作成されているが、第１〜第４のスイッチＱ１〜Ｑ４の制御信号は図７（Ｂ）の補正鋸波電圧Ｖｔ’に基づいて作成されているので、負の半波期間の第１及び第４のスイッチＱ１，Ｑ４のターンオン時のＺＶＳと、正の半波期間の第２及び第３のスイッチＱ２，Ｑ３のターンオン時のＺＶＳとの両方が可能になる。
【００３４】
図１０は図７のｔ１〜ｔ２の負荷電流Ｉｏの正の半波期間における第１及び第２のスイッチＱ１，Ｑ２のターンオン時及びターンオフ時の動作を示す。図１０の正の半波期間ｔ１〜ｔ２では、第１のスイッチＱ１のターンオン時においてソフトスイッチング用スイッチＱ1１、Ｑ１２によるソフトスイッチング制御が図９のｔ１〜ｔ7と同様に実行され、第２のスイッチＱ２のターンオン時点t0ではソフトスイッチング用スイッチＱ11〜Ｑ12の制御は実行されない。第２のスイッチＱ２のターンオン時にソフトスイッチング制御を行わなくても、負荷２０が誘導性負荷であり、図９のｔ０時点と同様な動作となり,コンデンサＣ２，Ｃ３の蓄積エネルギ放出に基づく損失が発生しない。また、第１及び第４のスイッチＱ１，Ｑ４のターンオフはコンデンサＣ１，Ｃ４の働きでＺＶＳになり、電力損失及びノイズが低減される。
【００３５】
本実施例においては、電流検出器２４の出力に基づいて図８のｔ1〜ｔ３期間Ｔ１及びｔ3〜ｔ６期間Ｔ2を演算で決定する。これにより、インダクタＬｒの電流を抑制してＺＶＳを達成することができ、転流回路の損失が小さくなる。又、本実施例では鋸波電圧Ｖｔの周期で変化する高周波の電流及び電圧を検出することが不要であり、高速な検出器及び高速な制御装置が不要に成り、コストの上昇を抑えることがでできる。
【００３６】
【クランプ動作】
図３の回路で既に説明したように、負荷２０がインダクタンスを有する場合、又はインバ−タ出力回路導体がインダクタンスを有する場合には、第１〜第４のスイッチＱ１〜Ｑ４のタ−ンオフ時に過電圧が発生し、、第１〜第４のコンデンサＣ１〜Ｃ４のみではこれを吸収できないことがある。第１〜第４のクランプ用コンデンサＣａ１、Ｃａ2、Ｃｂ1、Ｃｂ2は上述のような過電圧を吸収するためのものであって、第１〜第４のコンデンサＣ１〜Ｃ４の容量よりも大きい容量を有する。第１〜第４のクランプ用コンデンサＣａ1、Ｃａ2、Ｃｂ1、Ｃｂ2は抵抗Ｒａ1、Ｒａ2、Ｒｂ1、Ｒｂ2を介して直流端子１ａ、１ｂ間の電圧Ｖｄｃに予め充電されている。今、第１のスイッチＱ１のターンオフによってここに過電圧が印加されれば、第１のクランプ用ダイオ−ドＤａ１と第１のクランプ用コンデンサＣａ1と第２のクランプ用ダイオ−ドＤａ2とから成る回路で第１のクランプ用コンデンサＣａ1の充電電流が流れる。第１のクランプ用コンデンサＣａ1は大きな容量を有するので、充電によってこの電圧の上昇は極めて小さく、コンデンサＣａ1の電圧は直流端子1ａ、１ｂ間の電圧Ｖｄｃよりも僅かに高い値になる。このため、第１のスイッチＱ１の電圧Ｖｑ1は電圧Ｖｄｃよりも僅かに高いクランプ用コンデンサＣａ1の電圧にクランプされ、第１のスイッチＱ１に対する過電圧の継続的印加が阻止される。
外部から第１のスイッチＱ1に印加される電圧がクランプ用コンデンサＣａ1の電圧よりも低くなると、ダイオ−ドＤａ1、Ｄａ２がオフになり、コンデンサＣａ1と第１のクランプ用抵抗Ｒａ1と直流端子１ａ、１ｂ間と第２のクランプ用抵抗Ｒａ2とから成る回路でコンデンサＣａ1の放電が生じ、コンデンサＣａ1の電圧は直流端子１ａ、１ｂ間の電圧Ｖｄｃに等しくなる。
第２のスイッチＱ２のタ−ンオフ時にここに過電圧が印加されると、第３のクランプ用ダイオ−ドＤａ３がオン状態になり、クランプ用コンデンサＣａ２に充電電流が流れ、第２のスイッチＱ２の電圧Ｖｑ２は直流端子１ａ、１ｂ間の電圧Ｖｄｃよりも僅かに高いコンデンサＣａ２の電圧にクランプされる。その後、過電圧状態が解消すると、コンデンサＣａ２と第１のクランプ用抵抗Ｒａ１と直流端子１ａ、１ｂ間(図示せず)とから成る回路でコンデンサＣａ２の放電が生じ、コンデンサＣａ２の電圧は直流端子１ａ、１ｂ間の電圧Ｖｄｃになる。
第２の変換回路２ｂの第３及び第４のスイッチＱ３、Ｑ４のタ−ンオフ時においても第１及び第２のスイッチＱ１、Ｑ２のとーンオフ時と同様な動作が生じる。
【００３７】
上述から明らかなように本実施例は次の効果を有する。
（1） ソフトスイッチング用転流回路9を設けて第1〜第4のスイッチＱ1〜Ｑ4のスイッチング損失の低減を図ると同時に、過電圧の抑制を効率の低下を抑えて達成することができる。即ち、クランプ用コンデンサＣａ１、Ｃａ２、Ｃｂ１、Ｃｂ２の転流回路9側への放電がダイオ−ドＤａ1、Ｄａ3、Ｄｂ1、Ｄｂ3で阻止され、クランプ用コンデンサＣａ1、Ｃａ2、Ｃｂ1、Ｃｂ2の放電は直流端子１ａ、1ｂ間の電源側へのみ生じ、クランプ用コンデンサＣａ1、Ｃａ2、Ｃｂ1、Ｃｂ2のエネルギを電源側に回生することができ、電力変換装置の効率を向上させることができる。
（２） 電圧Ｖｔａ、Ｖｔｂ即ち期間Ｔ1、Ｔ2を演算で最適に決定するので、インダクタＬｒの電流を抑制し、転流回路９の損失を低減することができる。
（３） 負荷電流Ｉ0の正の半波期間と負の半波期間で鋸波電圧の位相を反転させているので、第1〜第4のスイッチＱ１〜Ｑ4の制御信号を容易に作成することができる。
【００３８】
【第２の実施例】
次に、図11に示す第2の実施例の電力変換装置を説明する。但し、図11において図5と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３９】
図11の電力変換装置は、図5の第1、第2、第3及び第4のクランプ用抵抗Ｒａ1、Ｒａ2、Ｒｂ1、Ｒｂ2の代わりに、第1、第2、第3、第4、第5及び第6のクランプ用抵抗Ｒａ1、Ｒａ2、Ｒａ3、Ｒｂ1、Ｒｂ2、Ｒｂ3を設け、この他は図5と同一に構成したものである。図11において第1のクランプ用抵抗Ｒａ1は第1のクランプ用ダイオ−ドＤａ1と第1のクランプ用コンデンサＣａ1との相互接続点と第1の直流端子1ａとの間に接続されている。図11の第2及び第5のクランプ用抵抗Ｒａ2、Ｒｂ2は図5で同一符号で示すＲａ2、Ｒｂ2と同様に接続されている。図11の第3のクランプ用抵抗Ｒａ3は第3のクランプ用ダイオ−ドＤａ3と第2のクランプ用コンデンサＣａ2との相互接続点と第1の直流端子1ａとの間に接続されている。図11の第4のクランプ用抵抗Ｒｂ1は第4のクランプ用ダイオ−ドＤｂ1と第３のクランプ用コンデンサＣｂ1との相互接続点と第1の直流端子1aとの間に接続されている。図11の第6のクランプ用抵抗Ｒb3は第６のクランプ用ダイオ−ドＤb3と第4のクランプ用コンデンサＣｂ2との相互接続点を第1の直流端子1ａとの間に接続されている。
【００４０】
図11の第1〜第4のクランプ用コンデンサＣａ1、Ｃａ2、Ｃｂ1、Ｃｂ2は抵抗Ｒａ1、Ｒａ2、Ｒａ3、Ｒｂ1、Ｒｂ2、Ｒｂ3を介して直流端子1ａ、1ｂ間の電圧Ｖｄｃに予め充電される。第1〜第4のクランプ用コンデンサＣａ1、Ｃａ2、Ｃｂ1、Ｃｂ2による過電圧吸収動作は図5の回路と同一である。図11において、第1のクランプ用コンデンサＣａ1の放電はＣａ1−Ｒａ1−1ａと1ｂとの間の電源-Ｒａ2から成る回路で行われ、第2のクランプ用コンデンサＣａ2の放電はＣａ2-Ｒａ3-1ａと1ｂとの間の電源から成る回路で行われ、第3のクランプ用コンデンサＣｂ1の放電は、Ｃｂ1−Ｒｂ1−1ａと1ｂとの間の電源−Ｒｂ2とから成る回路で行われ、第4のクランプ用コンデンサＣｂ2の放電は、Ｃｂ2-Ｒｂ3-1ａと1ｂとの間の電源から成る回路で行われる。従って、第2の実施例の電力変換装置によっても第1の実施例と同一の効果を得ることができる。
【００４１】
【第３の実施例】
次に、図１２〜図１４を参照して、本発明の第３の実施例に係わるモータ駆動等に適したＡＣ−ＤＣ−ＡＣ電力変換装置を説明する。但し、図１2〜図1４及び後述する図１５〜図１７において、図５と実施的に同一の部分には同一の符号を付してその説明を省略する。
【００４２】
図１２は第３の実施例の３相電力変換装置を示す。この実施例では一対の直流ライン１１、１２間の直流電圧を３相交流電圧に変換して誘導性負荷２０ａに供給するために、図5に示した第１及び第２の変換回路２ａ、２ｂと同様なものに加えて第３の変換回路２ｃが設けられている。第３の変換回路２ｃは第１の変換回路２ａの第１及び第２のスイッチＱ1 、Ｑ2、第１及び第２のコンデンサＣ1 、Ｃ2、 クランプ用コンデンサＣａ1、Ｃａｂ、クランプ用ダイオ−ドＤａ1、Ｄａ2、Ｄａ3、クランプ用抵抗Ｒａ1、Ｒａ2と同様なものを含み、一対の直流ライン１１、１２間に接続されている。要するに、図１２では第１、第２及び第３の変換回路２ａ、２ｂ、２ｃによって３相ブリッジ型インバ−タ回路が構成されている。
【００４３】
例えば５０Ｈｚの正弦波交流電源に接続される３相交流電源端子39ａ、39ｂ、3９ｃと転流回路９即ち一対の直流ライン１１、１２との間には昇圧タイプの３相ブリッジ型コンバ−タ回路４０が接続されている。図13に示すように、３相ブリッジ型コンバ−タ回路４０は３相交流電源端子３９ａ、３９ｂ、３９ｃと一対の直流ライン１１、１２との間にリアクトルＬａ、Ｌｂ、Ｌｃを介して接続された第１、第２及び第３のコンバ−タ変換回路４１、４２、４３を有する。第１、第２、第３のコンバ−タ回路４１、４２、４３は互いに同一に形成されているので、図１３では第１のコンバ−タ変換回路４１のみが詳しく示されている。この第１のコンバ−タ変換回路４１はＩＧＢＴから成る２つのスイッチＱ41、Ｑ42から成り、インバ−タ変換回路２ａと同一に構成されている。なお、スイッチＱ41、Ｑ42はトランジスタスイッチＳ41、Ｓ42の他に内蔵タイオ−ドＤ41、Ｄ42を有し、コンデンサＣ41、Ｃ42はスイッチＱ41、Ｑ42に並列に接続されている。また、第１、第２及び第３のコンバ−タ変換回路４１、４２、４３に含まれている対のスイッチの相互接続点は３相交流電源端子３９ａ、３９ｂ、３９ｃに接続され、それぞれの対のスイッチの直列回路は直流ライン１１、１２間に接続されている。要するに、３相インバ−タ変換回路２ａ、２ｂ、２ｃ及び３相コンバ−タ変換回路４１、４２、４３を構成している各対のスイッチの直列回路即ちア−ムは互いに並列に接続されている。
また、電源端子３９ａ、３９ｂ、３９ｃの各相の交流ラインにインダクタを含む高調波成分除去回路（図示せず）が接続されている。
【００４４】
３相ブリッジ型コンバ−タ回路４０の３つの変換回路４１、４２、４３のスイッチＱ４１、Ｑ４２等は電源端子３９ａ、３９ｂ、３９ｃの電流波形が正弦波になるように周知の制御方法で制御される。即ちコンバ−タは４０は周知の同期整流方式で制御される。
【００４５】
図１２においてはコンバ−タ４０とインバ−タとの間の直流リンク回路を形成するために第１及び第２の直流端子１ａ、１ｂとの間にコンデンサ１が接続されている。このコンデンサ１は第１のソフトスイッチング用スイッチＱ11のオン期間にコンバ−タ４０の出力で充電される。３相ブリッチ型インバ−タの第１、第２及び第３の変換回路２ａ、２ｂ、２ｃは図５の変換回路２ａ、２ｂと同様に動作する。
【００４６】
図１４には図１２の３相変換回路の各部の状態が示されている。
図１４（Ａ）（Ｂ）（Ｃ）は図６の比較器７に相当する第１、第２及び第３の相のＰＷＭ信号形成用比較器の入力、即ち補正鋸波電圧Ｖｔ´と電圧基準値Ｖｒとを示す。
図１４（Ｄ）（Ｅ）（Ｆ）は図６の比較器７に相当する第１、第２及び第３の相の比較器出力を示す。
図1４（Ｇ）は第１、第２及び第３相の負荷電流を示す。
図1４（Ｈ）（Ｉ）（Ｇ）は図１４（Ｇ）の３相の負荷電流の方向（極性）を示す。
図１４（Ｋ）は直流ライン11、１２間の直流リンク電圧Ｖdc1を示す。この電圧Ｖdc1は鋸波電圧Ｖｔ´の周期で断続的に零になる。
図１４（Ｌ）は第1相の上側スイッチＱ1の電流を示す。
図１４（Ｍ）は第1相の下側スイッチＱ2の電流を示す。
図１４（Ｎ）は第2相の上側スイッチの電流を示す。
図１４（Ｏ）は第2相の下側スイッチの電流を示す。
図１４（Ｐ）は第3相の上側スイッチの電流を示す。
図１４（Ｑ）は第3相の下側スイッチの電流を示す。
【００４７】
図１４（Ａ）(Ｂ)（Ｃ）から明らかなように第1相の補正鋸波電圧の位相はｔ0、ｔ4で反転し、第2相の補正鋸波電圧の位相はｔ3、ｔ6で反転し、第3相の補正鋸波電圧の位相はｔ1、ｔ5で反転している。
【００４８】
図１２の実施例によれば、ＡＣ−ＤＣ変換コンバ−タ回路のスイッチＱ41、Ｑ42等のソフトスイッチングを第１の実施例のスイッチＱ1 、Ｑ2 等と同様に行うことができる。また、１つのソフトスイッチング用転流回路９によって３相インバ−タ回路と３相コンバ−タ回路との両方の主スイッチのソフトスイッチングを行うことが可能になる。
【００４９】
【第４の実施例】
図１５に示す第４の実施例の電力変換装置は、図5の回路における電流検出器２4の代りに第１及び第２の電圧検出器５１、５２を設け、また変形された制御回路21ａ、22ａを設けた他は、図5と実質的に同一に構成したものである。
第１の電圧検出器５１は、第１のソフトスイッチング用スイツチＱ11の両端に接続されており、このスイッチＱ11の電圧が高レベルから低レベルに変化して実質的に零になった時に図１７（Ｄ）のｔ2 時点及びｔ6 時点に示す零電圧検出パルスを発生するものであって、コンパレ−タによって構成されている。なお、この第１の電圧検出器５１はライン５３によって補助制御回路２２ａに接続されている。
第２の電圧検出器５２は対の直流ライン１１、１２間に接続されており、直流リンク電圧Ｖdc1 が実質的に零になったことを検出し、図１７（Ｃ）のｔ1 及びｔ5 に示す検出パルスを発生するものであり、コンパレ−タで構成されている。なお、第２の電圧検出器５２はライン５４によって主制御回路２１ａに接続されている。
【００５０】
図１６は図１５の主制御回路１２ａ及び補助制御回路２２ａを詳しく示し、図１７は図１５及び図１６の各部の状態を示す。なお、図１７において（Ａ）はライン１１、１２間の直流リンク電圧を示し、（Ｂ）は搬送波としての鋸波電圧Ｖt を示し、（Ｃ）は第２の電圧検出器５２の零電圧検出パルスを示し、（Ｄ）は第１の電圧検出器５１の零電圧検出パルスを示し、（Ｅ）は第２のフリップフロップ６３の出力を示し、（Ｆ）はＮＯＴ回路６４の出力パルスを示し、（Ｇ）は比較器７の出力パルスを示し、（Ｈ）は第１のフリップフロップ６１の出力パルスを示し、（Ｉ）は第１のＮＯＴ回路６２の出力パルスを示す。
【００５１】
図１６の主制御回路２１ａは、図６と同一構成の電圧基準発生器５、鋸波発生器６、補正回路６ａ、比較器７を含む他に、第１のフリップフロップ６１及び第１のＮＯＴ回路６２を含む。なお、図１６の比較器７は出力段にトリガ回路を含み、補正鋸波電圧Ｖt´ が電圧基準値Ｖr を下から上に向かって横切った時に図１７（Ｇ）のトリガパルスを発生するように形成されている。第１のフリップフロップ６１のセット端子Ｓは直流リンク電圧が零になったことを示すパルスを伝送するためのライン５４に接続され、このリセット端子Ｒは比較器７に接続され、この出力端子は第２及び第３のスイッチＱ2 、Ｑ3 の制御端子に接続されていると共に第１のＮＯＴ回路６２に接続されている。第１のＮＯＴ回路６２は第１及び第４のスイッチＱ1 、Ｑ4 の制御端子に接続されている。
【００５２】
補助制御回路２２ａは、第２のフリップフロップ６３と第２のＮＯＴ回路６４とからなる。第２のフリップフロップ６３のセット端子Ｓは第１のソフトスイッチング用スイッチＱ11の零電圧検出パルスの伝送ライン５３に接続され、このリセット端子Ｒは鋸波発生器６に接続され、この出力端子Ｑは第１のソフトスイッチング用スイッチＱ11の制御端子と第２のＮＯＴ回路６４に接続されている。第２のＮＯＴ回路６４の出力は第２のソフトスイッチング用スイツチＱ12の制御端子に接続されている。
【００５３】
図１５の電力変換装置の各スイッチＱ1 〜Ｑ4 、Ｑ11、Ｑ12の制御タイミング及び動作は第１の実施例の電力変換装置と実質的に同一であり、各スイッチＱ1 〜Ｑ4 、Ｑ11、Ｑ12の制御信号の形成方法において第４の実施例は第１の実施例と相違している。第４の実施例では、図１７（Ｂ）に示す鋸波電圧Ｖt の立上り時点ｔ0及びｔ4 に同期して第２のフリップフロップ６３がリセットされ、この出力が図１７（Ｅ）に示すように低レベルになり、第１のソフトスイッチング用スイッチＱ11がタ−ンオフ制御され、逆に第２のソフトスイッチング用スイッチＱ12が図１７（Ｆ）の信号でタ−ンオン制御される。これにより、第１の実施例と同様にインダクタＬr に電流が流れ、図１７のｔ0 〜ｔ2 期間において、図９のｔ1 〜ｔ6 期間と同様な共振動作が電力変換回路において生じる。この共振動作によって図１７（Ａ）の直流リンク電圧が図９のｔ3 時点と同様に図１７（Ａ）のｔ1 時点で実質的に零になり、第２の電圧検出器５２から図１７（Ｃ）のパルスが発生し、第１のフリップフロップ６１がセットされ、図１７（Ｈ）の出力パルスが得られ、第２及び第３のスイッチＱ2 、Ｑ3 がＺＶＳでタ−ンオンする。図１７のｔ1時点で第１及び第４のスイッチＱ2 、Ｑ4 がタ−ンオフ制御されるが、これ等の電圧は直ちに立上らない。即ち、図１７は図９と同様に図７のｔ3 時点及びこの近傍を示し、且つ負荷２０は誘導性であるために、第１及び第４のスイッチＱ１、Ｑ4 のタ−ンオフ時に第１及び第４のダイオ−ドＤ1 、Ｄ4 を通って電流が流れ、図１７のｔ1 時点で第１及び第４のスイッチＱ1 、Ｑ4 の電圧は直ちに高レベル（電源電圧）に立上らない。図１３の回路において共振動作が継続して図９のｔ6 時点に相当するｔ2 時点になると、図１７（Ａ）の直流リンク電圧がほぼ電源電圧になり、第１のソフトスイッチング用スイツチＱ１１の電圧が実質的に零に成る。この結果、第１の電圧検出器５１から図１７（Ｄ）のパルスが発生し、第２のフリップフロップ６３がセットされ、図１７（Ｅ）の出力パルスが第１のソフトスイッチング用スイッチＱ11に供給され、このスイッチＱ11がＺＶＳでタ−ンオンする。ｔ2 時点で第２のソフトスイッチング用スイツチＱ12がタ−ンオフ制御されるが、ダイオ−ドＤ12に共振電流が流れているので、スイッチＱ2 は零電圧でタ−ンオフ制御される。図１７のｔ3 時点で電圧基準値Ｖr が補助鋸波電圧Ｖt ′を横切ると、図１７（Ｇ）のトリガパルスが比較器７から発生し、第１のフリップフロップ６１がリセットされ、第２及び第３のスイッチＱ2 、Ｑ3 がタ−ンオフし、第１及び第４のスイッチＱ1 、Ｑ4 がタ−ンオンする。この第４の実施例においても、第１の実施例と同様に図１７のｔ3 で特別にソフトスイッチング制御を実行する必要はない。
【００５４】
第４の実施例によれば、第１の実施例と同様に損失低減、ノイス低減、共振電流の抑制の効果を得ることができ、更に演算回路を使用しないで上記効果を得ることができ、更にまた、第１の実施例と同様にクランプ回路による過電圧防止効果も得ることができる。
【００５５】
【変形例】
本発明は上記の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） コンデンサＣ1 〜Ｃ4 をスイッチＱ1 〜Ｑ4 の対の主端子間即ちコレクタ・エミッタ間の寄生容量とすること、又は寄生容量と個別のコンデンサとの合計容量とすることができる。
（２） 第１〜第４のスイッチＱ1 〜Ｑ4 、第１及び第２のソフトスイッチング用スイッチＱ11、Ｑ12を絶縁ゲ−ト型電界効果トランジスタ、バイポ−ラトランジスタ等の他の半導体スイッチとすることができる。
（３） 各実施例で負荷２０、２０ａが回生電力を発生する場合には変換回路２ａ、２ｂ、２ｃを介して直流側に電力を回生することができる。
（４） 図１２の変換回路２ａ、２ｂ、２ｃを図１１の変換回路２ａ´、２ｂ´と同様な回路にすることができる。
（５） 図１５の変換回路２ａ、２ｂを図１１の２ａ´、２ｂ´とすることができる。
（６） 図５から第２の変換回路２b を省き、第２のスイッチＱ2 に並列に変換用コンデンサを介して出力トランスの１次巻線または負荷回路を接続してハ−フブリッジ型インバ−タを構成することができる。
（７） 各実施例の電力変換回路を、負荷電流Ｉo の方向に無関係に、第１のスイッチＱ1 のタ−ンオン時の全てと第２のスイッチＱ2 のタ−ンオン時の全てにおいて第１及び第２のソフトスイッチング用スイッチＱ11〜Ｑ12を使用したソフトスイッチング制御を行う用に変形するこができる。
（８） 主制御回路２１及び補助制御回路２２の一部又は全部をディジタル回路で形成することができる。
（９） 負荷電流を電源端子１ａ、１ｂに流れる電流を検出して決定すること、又は第１及び第2のスイッチＱ1 、Ｑ2 の電流を検出して決定することができる。また、Ｖta、Ｖtbを演算で求める式として実施例以外の式を使用することもできる。
（１０） ＡＮＤゲ−ト３５の代わりに排他的ＯＲゲ−トを使用することができる。
（１１） 補助電源１０をコンデンサとすることができる。また、補助電源１０の電圧を端子１ａ、１ｂの電圧よりも低い任意の値に設定することができる。（１２） 図１１のインバータ変換回路２ａ、２ｂ、２ｃの内の任意の相の変換回路のＰＷＭ制御を停止することができる。
【図面の簡単な説明】
【図１】従来の電力変換装置の１相分を示す回路図である。
【図２】図１の各部の状態を示す波形図である。
【図３】別の従来の電力変換装置の１相分を示す回路図である。
【図４】図３の各部の状態を示す波形図である。
【図５】本発明の第１の実施例の電力変換装置を示す回路図である。
【図６】図５の主制御回路及び補助制御回路を概略的に示すプロック図である。
【図７】図５の主制御回路の各部の状態を示す波形図である。
【図８】負荷電流の負の半波期間における図６の各部の状態を示す波形図である。
【図９】負荷電流の負の半波期間における図５の各部の状態を示す波形図である。
【図１０】負荷電流の正の半波期間における図５の各部の状態を示す波形図である。
【図１１】第２の実施例の電力変換装置を示す回路図である。
【図１２】第３の実施例の電力変換装置を示す回路図である。
【図１３】図１２のコンバ−タを詳しく示す回路図である。
【図１４】図１２の各部の状態を示す波形図である。
【図１５】第４の実施例の電力変換装置を示す回路図である。
【図１６】図１５の主制御回路及び補助制御回路を示すブロック図である。
【図１７】図１５及び図１６の状態を示す波形図である。
【符号の説明】
１ａ、１ｂ 直流端子
２ａ、２ｂ、２ｃ 変換回路
９ ソフトスイッチング回路
１１、１２ 直流ライン
２１ 主制御回路
２２ 補助制御回路
Ｑ1 〜Ｑ4 第１〜第４のスイッチ
Ｑ11〜Ｑ12 ソフトスイッチング用スイッチ
Ｃ1 〜Ｃ4 コンデンサ
Ｌr 共振用インダクタ
Ｄ11、Ｄ12 ソフトスイッチング用ダイオ−ド
Ｃａ1、Ｃａ2、Ｃｂ1、Ｃｂ2 クランプ用コンデンサ
Ｄａ1、Ｄａ2、Ｄａ3、Ｄｂ1、Ｄｂ2、Ｄｂ3 クランプ用ダイオ−ド
Ｒａ１、Ｒａ2、Ｒａ3、Ｒｂ1、Ｒｂ2、Ｒｂ3 クランプ用抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching type power conversion device such as a converter, an inverter, an AC-DC-AC converter, and the like.
[0002]
[Prior art]
2. Description of the Related Art A power conversion device that converts a DC power into an AC power by PWM control of a power switch is used for a motor driving inverter, an uninterruptible power supply, and the like.
FIG. 1 shows one phase of a bridge type inverter as a conventional PWM control power converter. This power conversion device includes a pair of DC terminals 1 a and 1 b, a conversion circuit 2, and a control circuit 3. The conversion circuit 2 includes a series circuit of first and second switches Q1 and Q2. This series circuit is connected between one DC terminal 1a and the other DC terminal 1b. An output AC terminal 4 is connected to an interconnection point between the first and second switches Q1 and Q2. The first and second switches Q1 and Q2 are shown as insulated gate bipolar transistors or IGBTs, and are composed of transistor switches S1 and S2 and built-in diodes D1 and D2.
Due to the inductance of the load connected to the output terminal 4 or the inductance of the wiring conductor, an overvoltage is generated when the switches Q1 and Q2 are turned on / off. In order to suppress this overvoltage, it comprises first and second clamping capacitors Ca1, Ca2, first and second clamping diodes Dc1, Dc2, and first and second clamping resistors R1, R2. A clamp circuit is provided. The first and second clamping capacitors Ca1, Ca2 are connected in parallel to the first and second switches Q1, Q2 via the first and second clamping diodes Dc1, Dc2. The first clamping resistor R1 is connected between one (positive side) DC terminal 1a and relay terminal Tdc and the second clamping capacitor Ca2. The second clamping resistor R2 is connected between the first clamping capacitor Ca1 and the other (negative side) DC terminal 1b. As a result, the voltages of the first and second clamping capacitors Ca1 and Ca2 and the voltages of the first and second switches Q1 and Q2 are clamped to the voltage between the DC terminals 1a and 1b.
[0003]
The control circuit 3 forms a control signal for alternately turning on and off the first and second switches Q1 and Q2, and supplies it to the control terminals (gates) of the first and second switches Q1 and Q2. It comprises a voltage reference value generator 5, a sawtooth generator 6, a comparator 7, and a control signal forming circuit 8. The voltage reference value generator 5 generates a voltage reference value Vr composed of, for example, a sine wave shown in FIG. The sawtooth generator 6 generates a triangular wave voltage, that is, a sawtooth voltage Vt, as a carrier wave having a frequency sufficiently higher than the output frequency of the conversion circuit 2, as shown in FIG. The comparator 7 compares the voltage reference value Vr generated from the voltage reference value generator 5 shown in FIG. 2 (A) with the sawtooth voltage Vt to form the PWM signal shown in FIG. 2 (B). The control signal forming circuit 8 forms a signal for turning on the first switch Q1 by the output of the comparator 7 indicating that the voltage reference value Vr is higher than the sawtooth voltage Vt as shown in FIG. In addition, a control signal for operating the second switch Q2 in reverse to the first switch Q1, that is, a reverse phase signal of the signal of FIG. 2B is formed. In the example of FIG. 2, since the output current Io is controlled to a sine wave as shown in FIG. 2C, the currents Iq1 and Iq2 of the first and second switches Q1 and Q2 are shown in FIG. ) As shown.
It is also possible to use the circuit of FIG. 1 as a converter and input an AC voltage to the AC terminal 4 to obtain DC power on the DC power supply 1 side.
[0004]
The PWM control power conversion circuit shown in FIG. 1 has a feature that an arbitrary output voltage or current can be supplied. However, a switching loss occurs when the first and second switches Q1 and Q2 are turned on and turned off.
[0005]
In order to reduce the switching loss of the typical power converter shown in FIG. 1, it is known to provide a soft switching commutation circuit 9 including a DC link circuit as shown in FIG. This soft switching commutation circuit 9 uses the first and second main switches Q1 to charge the resonance first and second capacitors C1 and C2 connected in parallel to the first and second switches Q1 and Q2. , Q2 is discharged immediately before the turn-on, and the first and second switches Q1, Q2 are zero volt switching (ZVS). That is, the soft switching commutation circuit 9 generates a voltage (DC link voltage) between the lines 11 and 12 as a pair of DC terminals of the conversion circuit 2, that is, between the relay terminal Tdc and the negative DC terminal 1b (first and second link voltages). The second switches Q1 and Q2 are set to zero immediately before turning on, and the first and second soft switching switches Q11 and Q12 and the first and second soft switching diodes D11, D12, a resonance inductor (reactor) Lr, and an auxiliary power source 10. In the circuit of FIG. 3, the voltage between the DC lines 11 and 12 is made zero by resonance based on the inductor Lr, and then the first switch Q1 or the second switch Q2 is controlled to be in the ON state. In order to execute this control, in addition to the main control circuit 3, an auxiliary control circuit 13, first and second current detectors 14, 15 and a DC link voltage detection circuit 16 are provided. According to this circuit, the switching loss when the first and second switches Q1, Q2 are turned on and turned off can be reduced.
FIG. 4 shows a state of each part when an inductive load is connected to the AC terminal 4 and a negative current flows through the AC terminal 4 in the circuit of FIG. 4A is a gate control signal for the first switch Q1, FIG. 4B is a gate control signal for the second switch Q2, FIG. 4C is a gate control signal for the first soft switching switch Q11, (D) is the gate signal of the second soft switching switch Q12, (E) is the load current Io flowing through the AC terminal 4 and the resonance current Ir flowing through the inductor Lr, (F) is the DC between the pair of DC lines 11 and 12. The link voltage Vdc1 is shown.
In the method of FIG. 4, the first and second soft switching switches Q11 and Q12 are simultaneously turned on during the period t1 to t1 ′ and the period t1 ′ to t2, and a current Ir larger than the output current Io is caused to flow through the inductor Lr. Using this, the DC link voltage Vdc1 is made zero during the period t2 to t2 ′, and the second switch Q2 is turned on at the time t2 ′.
[0006]
[Problems to be solved by the invention]
By the way, if the residual energy accumulated in the inductance of the load connected to the AC terminal 4 in FIG. 3 or the inductance of the wiring conductor of the conversion circuit 2 and the load circuit and the overvoltage (surge voltage) based on this increase, And overvoltage (surge voltage) cannot be suppressed only by the second capacitors C1 and C2. Therefore, it is conceivable to add the clamp circuit shown in FIG. 1 to the circuit of FIG. However, if the clamp circuit comprising the capacitors Ca1 and Ca2, the diodes Dc1 and Dc2, and the resistors R1 and R2 of FIG. 1 is simply added to the circuit of FIG. 3, the change in the DC link voltage Vdc1 between the pair of lines 11 and 12 will be described. Causes charging and discharging of the clamping capacitors Ca1 and Ca2, current flows through the resistors R1 and R2, power loss occurs, and the efficiency of the power converter decreases.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a power converter that can perform both reduction of switching loss and suppression of overvoltage with a relatively simple circuit.
[0008]
[Means for Solving the Problems]
In order to solve the above problems and achieve the above object, the present invention includes a pair of direct current terminals, at least one alternating current terminal, and at least first and second switches. A power conversion circuit for converting a DC power into a DC power, a first and a second diode, a first and a second capacitor or parasitic capacitance, a main control circuit, a soft switching commutation circuit, and an auxiliary control circuit. And the first and second switches are connected in series between the pair of DC terminals, the AC terminal is connected to an interconnection point of the first and second switches, and the first and second switches Two diodes and the first and second capacitors or parasitic capacitances are connected in parallel to the first and second switches, and the main control circuit converts DC power into AC power or AC power into DC power. Thus, the first and second switches are controlled to be turned on / off, and the commutation circuit is provided between one of the pair of DC terminals and one end of the series circuit of the first and second switches. The first soft switch connected to N Switching switch, a resonance inductor and a second soft switch connected between one end and the other end of the series circuit of the first and second switches N And the auxiliary control circuit has zero or zero voltage across the terminals of the first and second switch series circuits when the first and second switches are turned on. A power conversion device configured to control the first and second soft switching switches of the commutation circuit so as to have a neighborhood value, the power conversion device being connected in parallel to the first switch, A series circuit of a first clamping diode, a first clamping capacitor, and a second clamping diode, and a third clamping diode connected in parallel to the second switch And a second clamping capacitor, a connection point between the first clamping diode and the first clamping capacitor, the third clamping diode, and the second clamping diode. For clamp A conductor connecting the interconnection points with the capacitor, a first clamping resistor connected between the conductor and one of the pair of DC terminals, the first clamping capacitor, and the second And a second clamping resistor connected between the interconnection point with the other clamping diode and the other of the pair of DC terminals. .
[0009]
The third clamping resistor Ra3 is provided as shown in claim 2, and the same function as the first clamping resistor Ra1 of the invention of claim 1 has the same function as the first and third clamping resistors Ra1 and Ra3. Can be obtained at
According to a third aspect of the present invention, the first and second soft switching diodes are connected in parallel to the first and second soft switching switches, and the second soft switching switch is connected to the second soft switching switch. It is desirable to connect a DC power supply or a capacitor in series.
According to a fourth aspect of the present invention, the first and second switches are preferably parallel circuits of a control semiconductor switch and a diode.
According to a fifth aspect of the present invention, it is desirable that the first and second clamping capacitors have a capacitance value larger than that of the first and second capacitors or the parasitic capacitance.
Further, it is desirable that the first and second soft switching switches be controlled by the auxiliary control circuit so as to be executed at timings as shown in claim 6 and FIG.
The auxiliary control circuit preferably has sawtooth wave generating means and means for detecting the current of the AC terminal as shown in claims 7, 6 and 8.
The main control circuit is claimed 8 As shown, voltage reference generator, sawtooth generator, and current detection vessel And a sawtooth voltage correction circuit, comparison means, zero voltage detection means, and switch control formation means.
Further, as shown in claim 9, a converter can be provided.
[0010]
【The invention's effect】
According to the invention of each claim, ZVS can be achieved by the commutation circuit to reduce the switching loss, and the overvoltage generated when the switch is turned off can be suppressed by the clamp capacitor. Further, since the first and third clamping diodes prevent the charge of the clamping capacitor from being discharged through the commutation circuit, the discharge current based on the voltage change of the commutation circuit is clamped. Does not flow through resistance. Therefore, by providing the commutation circuit, an increase in power loss at the clamping resistor does not occur. As a result, it is possible to satisfactorily achieve both efficiency improvement and overvoltage suppression. Note that when the overvoltage is suppressed, the withstand voltage of the first and second switches can be lowered, and the cost can be reduced.
According to the sixth aspect of the present invention, it is possible to satisfactorily achieve a reduction in switching loss and noise, and it is possible to improve the efficiency by suppressing the maximum amplitude of the current flowing through the inductor.
According to the invention of claim 7, since the control signal of each switch is formed based on the prediction by calculation, a high-speed detector and a high-speed control device are not required.
According to the invention of claim 8, the control signal for each switch can be formed with a relatively simple circuit.
According to the ninth aspect of the invention, AC-DC-AC conversion can be performed satisfactorily.
[0011]
Embodiment and Examples
Next, embodiments and examples of the present invention will be described with reference to FIGS.
[0012]
[First embodiment]
First, the power conversion apparatus according to the first embodiment shown in FIG. 5 will be described. 5 that are substantially the same as those in FIGS. 1 and 3 are given the same reference numerals, and descriptions thereof are omitted.
5 is an inverter, and includes first and second DC terminals 1a and 1b, a soft switching commutation circuit 9, and first and second conversion circuits 2a and 2b. The inductive load 20 includes a main control circuit 21, an auxiliary control circuit 22, and first and second current detectors 23 and 24.
[0013]
A main DC power source composed of a battery, a rectifying / smoothing circuit, a capacitor, or the like is connected between the first and second DC terminals 1a, 1b. The first conversion circuit 2a is similar to the conversion circuit 2 shown in FIGS. 1 and 3, and includes first and second switches Q1, Q2 and first and second capacitors C1, which are main switches or conversion switches made of IGBTs. C2 and a clamp circuit for preventing overvoltage. The clamp circuit includes first and second clamp capacitors Ca1, Ca2, first, second and third clamp diodes Da1, Da2, Da3, and first and second clamp resistors Ra1. , Ra2. One terminal of the first and second clamping capacitors Ca1 is connected to one end of the first switch Q1 via the first clamping diode Da1, and the other terminal is the second clamping diode Da2. Is connected to the other end of the first switch Q1. One end of the second clamp capacitor Ca2 is connected to one end of the second switch Q2 via the third clamp diode Da3, and the other end is connected to the other end of the second switch Q2. . The first, second, and third clamping diodes Da1, Da2, Da3 have a directionality that is forward-biased by the voltage between the first and second DC terminals 1a, 1b. The interconnection point between the first clamping diode Da1 and the first clamping capacitor Ca1 and the interconnection point between the second clamping diode Da3 and the second clamping capacitor Ca2 are determined by the conductor Wa1. Are connected to each other. The first clamping resistor Ra1 is connected between the conductor Wa1 and the first DC terminal 1a. One end of the second clamping resistor Ra2 is connected to the interconnection point between the first clamping capacitor Ca1 and the second clamping diode Da2, and the other end is connected to the second DC terminal 1b. Yes. The capacities of the first and second clamping capacitors Ca1 and Ca2 are larger than the capacities of the first and second capacitors C1 and C2.
The second conversion circuit 2b is configured substantially the same as the first conversion circuit 2a, and the third and fourth switches Q3 and Q4, the third and fourth capacitors C3 and C4, and the third And fourth clamping capacitors Cb1, Cb2, fourth, fifth and sixth clamping diodes Db1, Db2, Db3, third and fourth clamping resistors Rb1, Rb2, and a conductor Wb2. Consists of. In the first and second conversion circuits 2a and 2b, the first and second switches Q1, Q2 and the third and fourth switches Q3, Q4, the first and second capacitors C1, C2, and the third and second switches Four capacitors C3, C4, first and second clamping capacitors Ca1, Ca2 and third and fourth clamping capacitors Cb1, Cb2, first, second and third clamping diodes Da1, Da2. Da3 and fourth, fifth and sixth clamping diodes Db1, Db2 and Db3, first and second clamping resistors Ra1 and Ra2, third and fourth clamping resistors Rb1 and Rb2, conductors Wa1 and conductor Wb2 have substantially the same function, and are connected in the same manner. Therefore, the description of the internal connection of the second conversion circuit 2b is omitted. The series circuit of the first and second switches Q1, Q2 and the series circuit of the third and fourth switches Q3, Q4 are connected between the DC lines 11, 12, and the first and second AC terminals 4a, 4b are connected. Since a load 20 as an output circuit is connected between the first and fourth switches Q1 to Q4, a blitch type inverter circuit is formed. The first, second, third and fourth switches Q1, Q2, Q3 and Q4 are composed of parallel circuits of transistor switches S1, S2, S3 and S4 and built-in diodes D1, D2, D3 and D4. . The load 20 is an inductive load composed of a filter, a transformer, and a load connected to the secondary winding.
[0014]
Similar to the circuit of FIG. 3, the soft switching commutation circuit 9 includes a resonance inductor (reactor) Lr, first and second soft switching switches Q11 and Q12, and first and second soft switching diodes. It consists of D11, D12 and auxiliary power supply 10. The first soft switching switch Q11 has one DC line between the first DC terminal 1a and the first and second conversion circuits 2a and 2b with a built-in diode D11 connected in parallel therewith. 11 is connected in series. A series circuit of the resonance inductor Lr, the second soft switching switch Q12, and the auxiliary power source 10 is connected between the first and second DC lines 11 and 12. The second soft switching switch Q12 can also be called a commutation switch. The second soft switching diode D12 is connected in reverse parallel to the second soft switching switch Q12. The first and second soft switching switches Q11 and Q12 have a polarity in which a positive current flows according to the voltage between the first and second DC terminals 1a and 1b, and the first and second soft switching switches The diodes D11 and D12 have a reverse biased polarity. The auxiliary power supply 10 has a voltage V10 that is about 1/2 of the voltage Vdc between the first and second DC terminals 1a and 1b, and can also be constituted by a capacitor. The soft switching commutation circuit 9 sets the voltage between the pair of DC lines 11 and 12 to zero when the first to fourth switches Q1 to Q4 of the first and second conversion circuits 2a and 2b are turned on. The first to fourth switches Q1 to Q4 have a function of zero voltage switching (ZVS).
[0015]
The main control circuit 21 forms control signals for turning on and off the first to fourth switches Q1 to Q4 of the first and second conversion circuits 2a and 2b. As shown in FIG. The control circuit 3 includes a voltage reference value generator 5, a sawtooth generator 6, a comparator 7, and a control signal forming circuit 8 that are substantially the same as the control circuit 3, and further includes a correction circuit 6 a. The voltage reference value generator 5 generates a voltage reference value Vr shown in FIG. 7 (B) corresponding to the AC voltage supplied to the load 20. The sawtooth generator 6 generates a sawtooth voltage (triangular wave voltage) Vt shown in FIG. 7A at a frequency (for example, 20 kHz) sufficiently higher than the frequency of the voltage reference value Vr (for example, 50 Hz). In this embodiment, the sawtooth voltage Vt rises with a slope and then falls vertically. Of course, a sawtooth voltage having a slope opposite to that of the sawtooth voltage Vt in FIG. The correction circuit 6a is connected between the sawtooth generator 6 and the comparator 7, and controls the phase of the sawtooth voltage Vt in response to the signal on the output line 25 of the load current detector 23. That is, the correction circuit 6a outputs a positive phase sawtooth voltage Vt1 that is the same as the sawtooth voltage Vt in FIG. 7A during the period in which the load current Io shown in FIG. During the half-wave period in which Io is negative, a sawtooth voltage Vt2 having a phase opposite to that of the sawtooth voltage Vt in FIG. A corrected sawtooth voltage Vt ′ comprising a composition of the positive phase sawtooth voltage Vt1 and the negative phase sawtooth voltage Vt2 is input to the comparator 7. The load current detector 23 detects a current Io flowing through the output terminal 4a.
The comparator 7, that is, the comparator compares the voltage reference value Vr with the sawtooth voltage Vt ′ as shown in FIG. 7B, and forms a PWM control signal as shown in FIG. As is clear from FIG. 7B, the intermediate position between the positive peak and the negative peak of the sine wave voltage reference value Vr and the intermediate position between the positive peak and the negative peak of the sawtooth voltage Vt ′ are matched with each other. Level is set.
The control signal forming circuit 8 supplies the control signal shown in FIG. 7C to the first and fourth switches Q1 and Q4, and forms a reverse phase signal of the control signal shown in FIG. A phase control signal is supplied to the second and third switches Q2, Q3.
In FIG. 6, the main control circuit 21 does not include the current detector 23 in FIG. 5, but the current detector 23 in FIG. 5 can be included in the main control circuit 21 in FIG. 6. .
[0016]
The auxiliary control circuit 22 in FIG. 5 controls on / off of the switches Q11 and Q12 of the soft switching commutation circuit 9 so that the first to fourth switches Q1 to Q4 can be soft-switched. 26 is connected to the sawtooth generator 6 of the main control circuit 21, and is connected to the current detector 24 by a line 2 7.
[0017]
As schematically shown in FIG. 6, the auxiliary control circuit 22 includes a Vta setting circuit 31, a Vtb setting circuit 32, first and second comparators 33, 34 AND gate 35, and a NOT circuit 36. The sawtooth generator 6 can be included in the auxiliary control circuit 22.
[0018]
The Vta setting circuit 31 sets the upper voltage level Vta of FIG. 8A and supplies it to the first comparator 33. The Vtb setting circuit 32 sets the lower voltage level Vtb in FIG. 8A and supplies it to the second comparator 34. The Vta setting circuit 31 and the Vtb setting circuit 32 include arithmetic means, and are based on the load current Io of the line 25 and the constants of the respective parts in FIG. 5 and the periods T1 to t3 and the periods t1 to t6 in FIGS. The voltage levels Vta and Vtb are determined so that T2 becomes the optimum time length. At this time, Vta and Vtb are determined in consideration of the sawtooth voltage Vt. In this embodiment, the amplitude of the sawtooth voltage Vt is 0 to Vdc.
[0019]
The equation for calculating the upper voltage level Vta and the lower voltage level Vtb is as follows.
Vta = Vdc [1-{(2LrIo) / Vdc + π√ (LrC)} / T]
Vtb = Vdc {2 (2LrIo) / Vdc + π√ (LrC)} / T
Here, Vdc is the maximum amplitude of the voltage between the DC terminals 1a and 1b or the sawtooth voltage,
C is a capacity between the DC lines 11 and 12, that is, C1 + C4 or C2 + C4,
T is the period of the sawtooth voltage Vt,
√ (LrC) is (LrC) 1/2 It is.
Instead of giving the output of the second current detector 24 to the Vta and Vtb setting circuits 31 and 32, the output of the first current detector 23 can be given.
[0020]
The first comparator 33 compares the sawtooth voltage Vt of the line 26 with the upper voltage level Vta, and outputs the signal shown in FIG. 8B, which is low when the sawtooth voltage Vt is higher than the upper voltage level Vta. To do. Note that Vta is set to a value slightly lower than the maximum value of the sawtooth voltage Vt.
[0021]
The second comparator 34 compares the sawtooth voltage Vt of the line 26 with the lower voltage level Vtb, and the signal shown in FIG. 8C becomes low when the lower voltage level Vtb is higher than the sawtooth voltage Vt. Is output.
[0022]
The AND gate 35 is connected to the first and second comparators 33 and 34, and becomes a low level corresponding to the low level output of the first and second comparators 33 and 34 in FIG. Output a signal. The output of the AND gate 35 becomes a control signal for the first soft switching switch Q11. The NOT circuit 36 inverts the phase of the output of the AND gate 35, and forms the control signal for the second soft switching switch Q12 with the signal of FIG.
[0023]
Next, the operation of the circuit of FIG. 5 will be described with reference to the waveform diagram of FIG. FIG. 9 shows the state of each part of FIG. 5 at and near the time point t3 in the period of the negative half wave of the load current Io in FIG. More specifically, FIGS. 9A and 9B show control signals of the first and second switches Q1 and Q2, and FIGS. 9C and 9D show the first and second soft switching switches Q11, FIG. 9E shows the current Ir of the inductor Lr, FIG. 9F shows the DC link voltage Vdc1 between the first and second DC lines 11 and 12, and FIG. G) (H) shows the inter-terminal voltages Vq1 and Vq2 of the first and second switches Q1 and Q2. The fourth switch Q4 operates substantially the same as the first switch Q1, and the third switch Q3 operates substantially the same as the second switch Q2.
[0024]
Next, the operation of each section in FIG. 9 will be described. In the following description, current paths are indicated only by reference numerals of the respective parts.
Before the time t1 in FIG. 9, the second and third switches Q2, Q3 are off, the first and fourth switches Q1, Q4 are on, the first soft switching switch Q11 is on, and the second soft The switching switch Q12 is off. Since the load 20 is inductive, a closed circuit of 20-D1-D11-1-D4 is formed. At this time, the second and third capacitors C2 and C3 are charged to the voltage Vdc between the DC terminals 1a and 1b.
[0025]
When the first soft switching switch Q11 is turned off at time t1 and the second soft switching switch Q12 is turned on, the stored energy of the inductive load 20 is released to cause the circuit of 20-D1-D11-1-D4. While the regenerative current flows, the current Ir flows through the circuit of 20-D1-Lr-Q12-10-D4. Thereby, energy is accumulated in the inductor Lr. At this time, the current Ir of the inductor Lr gradually rises with an inclination as shown in FIG. 9E, so that the second soft switching switch Q12 becomes zero current switching and switching loss hardly occurs. Further, the voltage of the first soft switching switch Q11 is maintained at zero at time t1 due to the regenerative current, and ZVS is achieved.
[0026]
During the period from t2 to t3, a closed circuit of Lr-Q12-10-C2-D1, a closed circuit of Lr-Q12-10-D4-C3, and a closed circuit of 20-D1-Lr-Q12-10-D4 are formed. The second and third capacitors C2 and C3 are discharged, and the voltages, that is, the voltages Vq2 and Vq3 of the second and third switches Q2 and Q3 gradually decrease as shown in FIG. The voltage Vq11 of the first soft switching switch Q11 gradually rises contrary to Vq2. The period from t1 to t3 is determined so that the voltages of the second and third switches Q2 and Q3 become substantially zero at time t3. Therefore, when the second and third switches Q2 and Q3 are turned on at time t3, ZVS is achieved. In FIG. 9 (E), the resonance current Ir becomes larger than the load current Io due to overshoot in the period from t2 to t3, but the maximum value of the resonance current Ir is almost the same as the load current Io.
[0027]
At time t3, the second and third Q2 and Q3 are turned on, and the first and fourth switches Q1 and Q4 are turned off. During the period from t3 to t4, the current Ir flows in the circuit of 20-D1-Lr-Q12-10-D4 and the current flows in the closed circuit of 20-S2-D4.
[0028]
During the period t4 to t5 after the release of the stored energy of the inductor Lr at time t4, the reverse resonance current Ir is generated in a closed circuit of 10-D12-Lr-Q3-20-Q2 based on the auxiliary power supply 10. It flows as shown in FIG. A current also flows through the 20-S2-D4 circuit.
[0029]
When the amplitude of the resonance current Ir in the negative direction becomes equal to the amplitude of the load current Io at time t5, the circuit of 10-D12-Lr-C1-Q2 and the circuit of 10-D12-Lr-Q3-C4 are used during the period t5 to t6 Then, charging of the capacitors C1 and C4 starts, and the DC link voltage Vdc1 between the pair of DC lines 11 and 12, the voltage Vq1 of the first switch Q1, and the voltage of the fourth switch Q4 are shown in FIGS. 9 (F) and 9 (G). Ascending gradually as shown. In the period from t5 to t6, a current also flows through the 20-S2-D4 circuit.
[0030]
When the DC link voltage Vdc1 becomes equal to the voltage Vdc between the DC terminals 1a and 1b at time t6, the voltage of the first soft switching switch Q11 becomes substantially zero. To achieve. At time t6, the second soft switching switch Q12 is turned off. At this time, since the diode D12 is conducting, ZVS is achieved.
[0031]
Even if the second soft switching switch Q12 is turned off at time t6, current flows in the circuit of 10-D12-Lr-Q3-20-Q2 during the period of t6 to t7, and the circuit of 20-S2-D4. Current also flows.
When the current Ir based on the inductor Lr stops flowing at time t7, a load current flows in the circuit of 1-Q11-Q3-20-Q2.
[0032]
At t0 in FIG. 9, the first switch Q1 is turned on, and the second switch Q2 is turned off. In the present embodiment, the first and second soft switching switches Q11 and Q12 are not specially controlled at the time t0. Thus, the soft switching of the first and fourth switches Q1 and Q4 is possible without performing the soft switching control at t0. That is, the load 20 is an inductive load, and the time t0 in FIG. 9 is within the period t2 to t4 in FIG. Even if the four switches Q1 and Q4 are turned on, no current flows into the transistor switches S1 and S4, and the first and fourth capacitors C1 and C4 are connected by the 20-C1-C3 circuit and the 20-C2-C4 circuit. Is discharged, and the second and third capacitors C2 and C3 are charged. For this reason, the loss based on discharge | release of the energy stored in the capacitors C1 and C4 does not occur. The second and third points at time t0 in FIG. Switch Q2, Q3 Is turned off, the second and third capacitors C2 and C3 are gradually charged, and this voltage gradually increases as shown in FIG. 9 (H), and the second and third switches Q2 and Q3 Of ZVS is achieved. If the soft switching commutation circuit 9 is not operated at t0, the number of times the switches Q11 and Q12 are switched is reduced, and the efficiency is improved.
[0033]
The load current Io in the positive direction flows during the period from t1 to t2 in FIG. In the positive half-wave period t1 to t2 and the negative half-wave periods t0 to t1 and t2 to t4, sawtooth voltages Vt1 and Vt2 having opposite phases are supplied to the comparator 7 by the action of the correction circuit 6a of FIG. The As a result, during the period from t1 to t2 in FIG. 7, the sawtooth voltage Vt1 rises vertically at the time when the first and fourth switches Q1 and Q4 are turned on and the time when the second and third switches Q2 and Q3 are turned off. Yes. The control signals for the soft switching switches Q11 to Q12 are generated based on the sawtooth voltage Vt having the same phase in the entire period shown in FIG. 7A, but the control signals for the first to fourth switches Q1 to Q4. Is generated based on the corrected sawtooth voltage Vt ′ of FIG. 7B, so that the ZVS at the turn-on time of the first and fourth switches Q1 and Q4 in the negative half-wave period and the positive half-wave period The second and third switches Q2 and Q3 can be both turned on and ZVS.
[0034]
FIG. 10 shows the operations when the first and second switches Q1, Q2 are turned on and turned off during the positive half-wave period of the load current Io from t1 to t2 in FIG. In the positive half-wave period t1 to t2 in FIG. 10, when the first switch Q1 is turned on, the soft switching control by the soft switching switches Q11 and Q12 is executed in the same manner as t1 to t7 in FIG. At the turn-on time t0 of Q2, the soft switching switches Q11 to Q12 are not controlled. Even if soft switching control is not performed when the second switch Q2 is turned on, the load 20 is an inductive load, and the operation is the same as that at time t0 in FIG. 9, and loss occurs due to the stored energy discharge of the capacitors C2 and C3. do not do. Further, the turn-off of the first and fourth switches Q1, Q4 becomes ZVS by the action of the capacitors C1, C4, and power loss and noise are reduced.
[0035]
In this embodiment, the t1 to t3 period T1 and the t3 to t6 period T2 in FIG. 8 are determined by calculation based on the output of the current detector 24. Thereby, ZVS can be achieved by suppressing the current of the inductor Lr, and the loss of the commutation circuit is reduced. Further, in this embodiment, it is not necessary to detect a high-frequency current and voltage that change with the period of the sawtooth voltage Vt, and a high-speed detector and a high-speed control device become unnecessary, thereby suppressing an increase in cost. You can do it.
[0036]
[Clamping operation]
As already described with reference to the circuit of FIG. 3, when the load 20 has an inductance, or when the inverter output circuit conductor has an inductance, an overvoltage occurs when the first to fourth switches Q1 to Q4 are turned off. May occur and cannot be absorbed by only the first to fourth capacitors C1 to C4. The first to fourth clamping capacitors Ca1, Ca2, Cb1, and Cb2 are for absorbing the overvoltage as described above, and have a capacity larger than that of the first to fourth capacitors C1 to C4. . The first to fourth clamping capacitors Ca1, Ca2, Cb1, and Cb2 are precharged to the voltage Vdc between the DC terminals 1a and 1b via the resistors Ra1, Ra2, Rb1, and Rb2. If an overvoltage is applied here by turning off the first switch Q1, a circuit comprising the first clamping diode Da1, the first clamping capacitor Ca1, and the second clamping diode Da2. The charging current of the first clamping capacitor Ca1 flows. Since the first clamping capacitor Ca1 has a large capacity, the voltage rise is very small by charging, and the voltage of the capacitor Ca1 becomes slightly higher than the voltage Vdc between the DC terminals 1a and 1b. Therefore, the voltage Vq1 of the first switch Q1 is clamped to the voltage of the clamping capacitor Ca1 slightly higher than the voltage Vdc, and the continuous application of the overvoltage to the first switch Q1 is prevented.
When the voltage externally applied to the first switch Q1 becomes lower than the voltage of the clamping capacitor Ca1, the diodes Da1 and Da2 are turned off, and the capacitor Ca1, the first clamping resistor Ra1, the DC terminal 1a, The capacitor Ca1 is discharged in a circuit composed of 1b and the second clamping resistor Ra2, and the voltage of the capacitor Ca1 becomes equal to the voltage Vdc between the DC terminals 1a and 1b.
If an overvoltage is applied here when the second switch Q2 is turned off, the third clamping diode Da3 is turned on, a charging current flows through the clamping capacitor Ca2, and the second switch Q2 is turned on. The voltage Vq2 is clamped to the voltage of the capacitor Ca2 that is slightly higher than the voltage Vdc between the DC terminals 1a and 1b. Thereafter, when the overvoltage state is eliminated, the capacitor Ca2 is discharged in a circuit including the capacitor Ca2, the first clamping resistor Ra1, and the DC terminals 1a and 1b (not shown), and the voltage of the capacitor Ca2 is the DC terminal 1a. The voltage Vdc is 1b.
Even when the third and fourth switches Q3 and Q4 of the second conversion circuit 2b are turned off, the same operation as when the first and second switches Q1 and Q2 are turned off occurs.
[0037]
As is apparent from the above, this embodiment has the following effects.
(1) The soft switching commutation circuit 9 is provided to reduce the switching loss of the first to fourth switches Q1 to Q4, and at the same time, the overvoltage can be suppressed while suppressing the decrease in efficiency. That is, the discharge of the clamping capacitors Ca1, Ca2, Cb1, Cb2 to the commutation circuit 9 side is blocked by the diodes Da1, Da3, Db1, Db3, and the discharge of the clamping capacitors Ca1, Ca2, Cb1, Cb2 is DC. It occurs only on the power source side between the terminals 1a and 1b, and the energy of the clamping capacitors Ca1, Ca2, Cb1, and Cb2 can be regenerated to the power source side, and the efficiency of the power converter can be improved.
(2) Since the voltages Vta and Vtb, that is, the periods T1 and T2 are optimally determined by calculation, the current of the inductor Lr can be suppressed and the loss of the commutation circuit 9 can be reduced.
(3) Since the phase of the sawtooth voltage is inverted between the positive half-wave period and the negative half-wave period of the load current I0, the control signals for the first to fourth switches Q1 to Q4 can be easily created. Can do.
[0038]
[Second embodiment]
Next, the power converter of the second embodiment shown in FIG. 11 will be described. However, in FIG. 11, parts that are substantially the same as those in FIG.
[0039]
The power converter shown in FIG. 11 has first, second, third, fourth, and second instead of the first, second, third, and fourth clamping resistors Ra1, Ra2, Rb1, and Rb2 shown in FIG. 5 and the sixth clamping resistors Ra1, Ra2, Ra3, Rb1, Rb2, and Rb3 are provided, and the others are configured in the same manner as in FIG. In FIG. 11, the first clamping resistor Ra1 is connected between the interconnection point between the first clamping diode Da1 and the first clamping capacitor Ca1 and the first DC terminal 1a. The second and fifth clamping resistors Ra2 and Rb2 in FIG. 11 are connected in the same manner as Ra2 and Rb2 indicated by the same reference numerals in FIG. The third clamping resistor Ra3 in FIG. 11 is connected between the interconnection point between the third clamping diode Da3 and the second clamping capacitor Ca2 and the first DC terminal 1a. The fourth clamping resistor Rb1 in FIG. 11 is connected between the interconnection point between the fourth clamping diode Db1 and the third clamping capacitor Cb1 and the first DC terminal 1a. The sixth clamping resistor Rb3 in FIG. 11 is connected between the first DC terminal 1a at the interconnection point between the sixth clamping diode Db3 and the fourth clamping capacitor Cb2.
[0040]
The first to fourth clamping capacitors Ca1, Ca2, Cb1, and Cb2 in FIG. 11 are precharged to the voltage Vdc between the DC terminals 1a and 1b via the resistors Ra1, Ra2, Ra3, Rb1, Rb2, and Rb3. The overvoltage absorbing operation by the first to fourth clamping capacitors Ca1, Ca2, Cb1, Cb2 is the same as the circuit of FIG. In FIG. 11, the discharge of the first clamping capacitor Ca1 is performed by a circuit comprising a power source -Ra2 between Ca1-Ra1-1a and 1b, and the discharge of the second clamping capacitor Ca2 is Ca2-Ra3-1a. The first clamping capacitor Cb1 is discharged by a circuit consisting of a power source -Rb2 between Cb1-Rb1-1a and 1b, and the fourth clamping capacitor Cb1 is discharged. The clamp capacitor Cb2 is discharged by a circuit comprising a power source between Cb2-Rb3-1a and 1b. Therefore, the same effect as that of the first embodiment can be obtained also by the power conversion device of the second embodiment.
[0041]
[Third embodiment]
Next, an AC-DC-AC power converter suitable for driving a motor according to a third embodiment of the present invention will be described with reference to FIGS. However, in FIGS. 12 to 14 and FIGS. 15 to 17 to be described later, the same reference numerals are given to the same parts as in FIG.
[0042]
FIG. 12 shows a three-phase power converter of the third embodiment. In this embodiment, in order to convert the DC voltage between the pair of DC lines 11 and 12 into a three-phase AC voltage and supply it to the inductive load 20a, the first and second conversion circuits 2a and 2b shown in FIG. A third conversion circuit 2c is provided in addition to those similar to the above. The third converter circuit 2c includes first and second switches Q1, Q2, first and second capacitors C1, C2, a clamp capacitor Ca1, Cab, a clamp diode Da1, a first converter circuit 2a. It includes the same elements as Da2 and Da3 and clamping resistors Ra1 and Ra2, and is connected between a pair of DC lines 11 and 12. In short, in FIG. 12, the first, second, and third conversion circuits 2a, 2b, and 2c constitute a three-phase bridge inverter circuit.
[0043]
For example, a step-up type three-phase bridge converter circuit is provided between three-phase AC power supply terminals 39a, 39b, and 39c connected to a 50 Hz sine wave AC power supply and the commutation circuit 9, that is, the pair of DC lines 11 and 12. 40 is connected. As shown in FIG. 13, the three-phase bridge type converter circuit 40 is connected between the three-phase AC power supply terminals 39a, 39b and 39c and the pair of DC lines 11 and 12 through the reactors La, Lb and Lc. The first, second and third converter conversion circuits 41, 42 and 43 are also provided. Since the first, second, and third converter circuits 41, 42, and 43 are formed identical to each other, only the first converter conversion circuit 41 is shown in detail in FIG. The first converter conversion circuit 41 includes two switches Q41 and Q42 made of IGBT, and is configured in the same manner as the inverter conversion circuit 2a. The switches Q41 and Q42 have built-in diodes D41 and D42 in addition to the transistor switches S41 and S42, and the capacitors C41 and C42 are connected in parallel to the switches Q41 and Q42. The interconnection points of the pair of switches included in the first, second and third converter conversion circuits 41, 42, 43 are connected to the three-phase AC power supply terminals 39a, 39b, 39c, respectively. A series circuit of a pair of switches is connected between the DC lines 11 and 12. In short, the series circuit or arm of each pair of switches constituting the three-phase inverter conversion circuits 2a, 2b, 2c and the three-phase converter conversion circuits 41, 42, 43 is connected in parallel to each other. Yes.
Further, a harmonic component removal circuit (not shown) including an inductor is connected to the AC lines of the respective phases of the power supply terminals 39a, 39b, and 39c.
[0044]
The switches Q41, Q42, etc. of the three conversion circuits 41, 42, 43 of the three-phase bridge type converter circuit 40 are controlled by a known control method so that the current waveforms of the power supply terminals 39a, 39b, 39c are sine waves. The That is, the converter 40 is controlled by a known synchronous rectification method.
[0045]
In FIG. 12, a capacitor 1 is connected between the first and second DC terminals 1a and 1b in order to form a DC link circuit between the converter 40 and the inverter. The capacitor 1 is charged with the output of the converter 40 during the ON period of the first soft switching switch Q11. The first, second, and third conversion circuits 2a, 2b, and 2c of the three-phase blitch inverter operate in the same manner as the conversion circuits 2a and 2b in FIG.
[0046]
FIG. 14 shows the state of each part of the three-phase conversion circuit of FIG.
14A, 14B, and 14C are inputs of the first, second, and third phase PWM signal forming comparators corresponding to the comparator 7 of FIG. 6, that is, the corrected sawtooth voltage Vt ′ and the voltage. Reference value Vr is shown.
14D, 14E, and 14F show the first, second, and third phase comparator outputs corresponding to the comparator 7 of FIG.
FIG. 14 (G) shows the first, second and third phase load currents.
14 (H), (I), and (G) show the directions (polarities) of the three-phase load currents in FIG. 14 (G).
FIG. 14K shows the DC link voltage Vdc1 between the DC lines 11 and 12. This voltage Vdc1 becomes intermittently zero at the period of the sawtooth voltage Vt ′.
Fig. 14 (L) shows the upper switch of the first phase. Tsu Shows the current of Q1 You .
FIG. 14 (M) Is the lower Tsu H indicates the current of Q2.
FIG. 14N shows the current of the second-phase upper switch.
FIG. 14 (O) shows the current of the lower switch of the second phase.
FIG. 14 (P) shows the current of the upper switch of the third phase.
FIG. 14 (Q) shows the current of the lower switch of the third phase.
[0047]
As apparent from FIGS. 14A, 14B, and 14C, the phase of the first phase corrected sawtooth voltage is inverted at t0 and t4, and the phase of the second phase corrected sawtooth voltage is inverted at t3 and t6. The phase of the corrected sawtooth voltage of the third phase is inverted at t1 and t5.
[0048]
According to the embodiment of FIG. 12, the soft switching of the switches Q41, Q42, etc. of the AC-DC converter circuit can be performed in the same manner as the switches Q1, Q2, etc. of the first embodiment. Further, one soft switching commutation circuit 9 enables soft switching of both main switches of the three-phase inverter circuit and the three-phase converter circuit.
[0049]
[Fourth embodiment]
The power converter of the fourth embodiment shown in FIG. 15 includes first and second voltage detectors 51 and 52 instead of the current detector 24 in the circuit of FIG. 5, and a modified control circuit 21a, Except for the provision of 22a, the configuration is substantially the same as FIG.
The first voltage detector 51 is connected to both ends of the first soft switching switch Q11. When the voltage of the switch Q11 changes from a high level to a low level and becomes substantially zero, the first voltage detector 51 is switched to FIG. The zero voltage detection pulse shown at time t2 and time t6 in (D) is generated, and is constituted by a comparator. The first voltage detector 51 is connected to the auxiliary control circuit 22a by a line 53.
The second voltage detector 52 is connected between the pair of DC lines 11 and 12, detects that the DC link voltage Vdc1 has become substantially zero, and is shown by t1 and t5 in FIG. A detection pulse is generated, and is composed of a comparator. The second voltage detector 52 is connected to the main control circuit 21a by a line 54.
[0050]
16 shows in detail the main control circuit 12a and auxiliary control circuit 22a of FIG. 15, and FIG. 17 shows the state of each part of FIGS. 17A shows the DC link voltage between the lines 11 and 12, FIG. 17B shows the sawtooth voltage Vt as a carrier wave, and FIG. 17C shows the zero voltage detection of the second voltage detector 52. (D) shows the zero voltage detection pulse of the first voltage detector 51, (E) shows the output of the second flip-flop 63, and (F) shows the output pulse of the NOT circuit 64. , (G) shows the output pulse of the comparator 7, (H) shows the output pulse of the first flip-flop 61, and (I) shows the output pulse of the first NOT circuit 62.
[0051]
The main control circuit 21a of FIG. 16 includes a voltage reference generator 5, a sawtooth generator 6, a correction circuit 6a, and a comparator 7 having the same configuration as that of FIG. 6, in addition to a first flip-flop 61 and a first NOT. Circuit 62 is included. The comparator 7 of FIG. 16 includes a trigger circuit at the output stage, and generates the trigger pulse of FIG. 17G when the corrected sawtooth voltage Vt ′ crosses the voltage reference value Vr from the bottom to the top. Is formed. The set terminal S of the first flip-flop 61 is connected to a line 54 for transmitting a pulse indicating that the DC link voltage has become zero, the reset terminal R is connected to the comparator 7, and the output terminal is The second and third switches Q2 and Q3 are connected to the control terminals and connected to the first NOT circuit 62. The first NOT circuit 62 is connected to the control terminals of the first and fourth switches Q1 and Q4.
[0052]
The auxiliary control circuit 22 a includes a second flip-flop 63 and a second NOT circuit 64. The set terminal S of the second flip-flop 63 is connected to the transmission line 53 of the zero voltage detection pulse of the first soft switching switch Q11, the reset terminal R is connected to the sawtooth generator 6, and the output terminal Q Is connected to the control terminal of the first soft switching switch Q11 and the second NOT circuit 64. The output of the second NOT circuit 64 is connected to the control terminal of the second soft switching switch Q12.
[0053]
The control timing and operation of each of the switches Q1 to Q4, Q11, and Q12 of the power conversion device of FIG. 15 are substantially the same as those of the power conversion device of the first embodiment, and control of each of the switches Q1 to Q4, Q11, and Q12 is performed. In the signal forming method, the fourth embodiment is different from the first embodiment. In the fourth embodiment, the second flip-flop 63 is reset in synchronization with the rising times t0 and t4 of the sawtooth voltage Vt shown in FIG. 17B, and the output is as shown in FIG. The first soft switching switch Q11 is turned off, and the second soft switching switch Q12 is turned on by the signal shown in FIG. As a result, a current flows through the inductor Lr as in the first embodiment, and a resonance operation similar to the period t1 to t6 in FIG. 9 occurs in the power conversion circuit in the period t0 to t2 in FIG. Due to this resonance operation, the DC link voltage in FIG. 17A becomes substantially zero at the time t1 in FIG. 17A similarly to the time t3 in FIG. ) Is generated, the first flip-flop 61 is set, the output pulse shown in FIG. 17H is obtained, and the second and third switches Q2 and Q3 are turned on by ZVS. Although the first and fourth switches Q2 and Q4 are turned off at time t1 in FIG. 17, these voltages do not rise immediately. That is, FIG. 17 shows the time point t3 in FIG. 7 and the vicinity thereof as in FIG. 9, and the load 20 is inductive. Current flows through the fourth diodes D1 and D4, and the voltages of the first and fourth switches Q1 and Q4 do not immediately rise to a high level (power supply voltage) at time t1 in FIG. When the resonance operation continues in the circuit of FIG. 13 and reaches the time t2 corresponding to the time t6 of FIG. 9, the DC link voltage of FIG. 17A becomes almost the power supply voltage, and the voltage of the first soft switching switch Q11 is increased. Becomes substantially zero. As a result, the pulse of FIG. 17D is generated from the first voltage detector 51, the second flip-flop 63 is set, and the output pulse of FIG. 17E is applied to the first soft switching switch Q11. This switch Q11 is turned on by ZVS. At time t2, the second soft switching switch Q12 is turned off, but since the resonance current flows through the diode D12, the switch Q2 is turned off at zero voltage. When the voltage reference value Vr crosses the auxiliary sawtooth voltage Vt 'at time t3 in FIG. 17, the trigger pulse of FIG. 17 (G) is generated from the comparator 7, the first flip-flop 61 is reset, the second and The third switches Q2 and Q3 are turned off, and the first and fourth switches Q1 and Q4 are turned on. In the fourth embodiment, as in the first embodiment, it is not necessary to perform the soft switching control specially at t3 in FIG.
[0054]
According to the fourth embodiment, the effects of loss reduction, noise reduction, and suppression of resonance current can be obtained as in the first embodiment, and the above effect can be obtained without using an arithmetic circuit. Furthermore, the overvoltage prevention effect by the clamp circuit can be obtained as in the first embodiment.
[0055]
[Modification]
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible.
(1) Capacitors C1 to C4 can be the parasitic capacitance between the main terminals of the pair of switches Q1 to Q4, that is, the collector-emitter, or the total capacitance of the parasitic capacitance and the individual capacitors.
(2) The first to fourth switches Q1 to Q4 and the first and second soft switching switches Q11 and Q12 are replaced with other semiconductor switches such as insulated gate type field effect transistors and bipolar transistors. Can do.
(3) When the loads 20 and 20a generate regenerative power in each embodiment, the power can be regenerated to the DC side via the conversion circuits 2a, 2b, and 2c.
(4) The conversion circuits 2a, 2b, and 2c in FIG. 12 can be the same circuits as the conversion circuits 2a ′ and 2b ′ in FIG.
(5) The conversion circuits 2a and 2b in FIG. 15 can be replaced with 2a ′ and 2b ′ in FIG.
(6) The second conversion circuit 2b is omitted from FIG. 5, and the primary winding or load circuit of the output transformer is connected in parallel to the second switch Q2 via the conversion capacitor, so that a half-bridge inverter. Can be configured.
(7) The power conversion circuit of each of the first and the second switches Q1 and Q2 is turned on when the first switch Q1 is turned on and the second switch Q2 is turned on regardless of the direction of the load current Io. It can be modified to perform soft switching control using the second soft switching switches Q11 to Q12.
(8) A part or all of the main control circuit 21 and the auxiliary control circuit 22 can be formed by a digital circuit.
(9) The load current can be determined by detecting the current flowing through the power supply terminals 1a and 1b, or by detecting the currents of the first and second switches Q1 and Q2. Also, expressions other than the examples can be used as expressions for calculating Vta and Vtb.
(10) Instead of the AND gate 35, an exclusive OR gate can be used.
(11) The auxiliary power supply 10 can be a capacitor. Further, the voltage of the auxiliary power supply 10 can be set to an arbitrary value lower than the voltages of the terminals 1a and 1b. (12) PWM control of the conversion circuit of any phase in the inverter conversion circuits 2a, 2b, and 2c in FIG. 11 can be stopped.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing one phase of a conventional power converter.
FIG. 2 is a waveform diagram showing a state of each part in FIG. 1;
FIG. 3 is a circuit diagram showing one phase of another conventional power converter.
4 is a waveform diagram showing the state of each part in FIG. 3;
FIG. 5 is a circuit diagram showing a power conversion apparatus according to a first embodiment of the present invention.
6 is a block diagram schematically showing a main control circuit and an auxiliary control circuit of FIG. 5. FIG.
7 is a waveform diagram showing the state of each part of the main control circuit of FIG. 5. FIG.
8 is a waveform diagram showing the state of each part of FIG. 6 during a negative half-wave period of the load current.
9 is a waveform diagram showing the state of each part of FIG. 5 during the negative half-wave period of the load current.
10 is a waveform diagram showing the state of each part of FIG. 5 during the positive half-wave period of the load current.
FIG. 11 is a circuit diagram illustrating a power conversion apparatus according to a second embodiment.
FIG. 12 is a circuit diagram showing a power conversion apparatus according to a third embodiment.
FIG. 13 is a circuit diagram showing in detail the converter of FIG. 12;
14 is a waveform diagram showing the state of each part in FIG. 12. FIG.
FIG. 15 is a circuit diagram showing a power conversion apparatus according to a fourth embodiment;
16 is a block diagram showing the main control circuit and the auxiliary control circuit of FIG. 15. FIG.
17 is a waveform diagram showing the states of FIGS. 15 and 16. FIG.
[Explanation of symbols]
1a, 1b DC terminal
2a, 2b, 2c conversion circuit
9 Soft switching circuit
11, 12 DC line
21 Main control circuit
22 Auxiliary control circuit
Q1 to Q4 1st to 4th switches
Q11 to Q12 Soft switching switch
C1 to C4 capacitors
Lr Resonant inductor
D11, D12 Soft switching diode
Ca1, Ca2, Cb1, Cb2 Clamp capacitors
Da1, Da2, Da3, Db1, Db2, Db3 Clamping diode
Ra1, Ra2, Ra3, Rb1, Rb2, Rb3 Clamping resistors

Claims (9)

対の直流端子と、少なくとも１つの交流端子と、少なくとも第１及び第２のスイッチを含んで直流電力を交流電力に又は交流電力を直流電力に変換する電力変換回路と、第１及び第２のダイオードと、第１及び第２のコンデンサ又は寄生容量と、主制御回路と、ソフトスイッチング用転流回路と、補助制御回路とを有し、
前記第１及び第２のスイッチは前記対の直流端子間において互いに直列に接続され、
前記交流端子は前記第１及び第２のスイッチの相互接続点に接続され、
前記第１及び第２のダイオード及び前記第１及び第２のコンデンサ又は寄生容量は前記第１及び第２のスイッチに並列に接続され、
前記主制御回路は直流電力を交流電力に又は交流電力を直流電力に変換するように前記第１及び第２のスイッチをオン・オフ制御するように構成され、
前記転流回路は、前記対の直流端子の一方と前記第１及び第２のスイッチの直列回路の一端との間に接続された第１のソフトスイッチング用スイッチと、前記第１及び第２のスイッチの直列回路の一端と他端との間に接続された共振用インダクタと第２のソフトスイッチング用スイッチとの直列回路とを含み、
前記補助制御回路は前記第１及び第２のスイッチのタ−ンオン時点において前記第１及び第２のスイッチの直列回路の両端子間電圧が零又は零近傍値になるように前記転流回路の前記第１及び第２のソフトスイッチング用スイッチを制御するように形成されている電力変換装置であって、
前記第１のスイッチに並列に接続された、第１のクランプ用ダイオ−ドと第１のクランプ用コンデンサと第２のクランプ用ダイオ−ドとの直列回路と、
前記第２のスイッチに並列に接続された、第３のクランプ用ダイオ−ドと第２のクランプ用コンデンサとの直列回路と、
前記第１のクランプ用ダイオ−ドと前記第１のクランプ用コンデンサとの相互接続点と前記第３のクランプ用ダイオ−ドと前記第２のクランプ用コンデンサとの相互接続点とを互いに接続する導体と、
前記導体と前記対の直流端子の一方との間に接続された第１のクランプ用抵抗と、
前記第１のクランプ用コンデンサと前記第２のクランプ用ダイオ−ドとの相互接続点と前記対の直流端子の他方との間に接続された第２のクランプ用抵抗と
を備えていることを特徴とする電力変換装置。A power conversion circuit that includes a pair of DC terminals, at least one AC terminal, and at least first and second switches to convert DC power into AC power or AC power into DC power; and first and second A diode, first and second capacitors or parasitic capacitances, a main control circuit, a soft switching commutation circuit, and an auxiliary control circuit;
The first and second switches are connected in series between the pair of DC terminals,
The AC terminal is connected to the interconnection point of the first and second switches;
The first and second diodes and the first and second capacitors or parasitic capacitances are connected in parallel to the first and second switches;
The main control circuit is configured to turn on and off the first and second switches so as to convert DC power into AC power or AC power into DC power,
The commutation circuit comprises a first soft switching switch connected between one end of one the first and the series circuit of the second switch of the DC terminals of said pair, said first and second and a series circuit of a resonance inductor connected between the one end and the other end of the series circuit of the second switch and the second soft switching switch,
The auxiliary control circuit is configured so that the voltage between both terminals of the series circuit of the first and second switches becomes zero or a value near zero at the time when the first and second switches are turned on. A power conversion device configured to control the first and second soft switching switches,
A series circuit of a first clamping diode, a first clamping capacitor, and a second clamping diode connected in parallel to the first switch;
A series circuit of a third clamping diode and a second clamping capacitor connected in parallel to the second switch;
An interconnection point between the first clamping diode and the first clamping capacitor and an interconnection point between the third clamping diode and the second clamping capacitor are connected to each other. Conductors,
A first clamping resistor connected between the conductor and one of the pair of DC terminals;
And a second clamping resistor connected between an interconnection point between the first clamping capacitor and the second clamping diode and the other of the pair of DC terminals. A power conversion device. 対の直流端子と、少なくとも１つの交流端子と、少なくとも第１及び第２のスイッチを含んで直流電力を交流電力に又は交流電力を直流電力に変換する電力変換回路と、第１及び第２のダイオードと、第１及び第２のコンデンサ又は寄生容量と、主制御回路と、ソフトスイッチング用転流回路と、補助制御回路とを有し、
前記第１及び第２のスイッチは前記対の直流端子間において互いに直列に接続され、
前記交流端子は前記第１及び第２のスイッチの相互接続点に接続され、
前記第１及び第２のダイオード及び前記第１及び第２のコンデンサ又は寄生容量は前記第１及び第２のスイッチに並列に接続され、
前記主制御回路は直流電力を交流電力に又は交流電力を直流電力に変換するように前記第１及び第２のスイッチをオン・オフ制御するように構成され、
前記転流回路は、前記対の直流端子の一方と前記第１及び第２のスイッチの直列回路の一端との間に接続された第１のソフトスイッチング用スイッチと、前記第１及び第２のスイッチの直列回路の一端と他端との間に接続された共振用インダクタと第２のソフトスイッチング用スイッチとの直列回路とを含み、
前記補助制御回路は前記第１及び第２のスイッチのタ−ンオン時点において前記第１及び第２のスイッチの直列回路の両端子間電圧が零又は零近傍値になるように前記転流回路の前記第１及び第２のソフトスイッチング用スイッチを制御するように形成されている電力変換装置であって、
前記第１のスイッチに並列に接続された、第１のクランプ用ダイオ−ドと第１のクランプ用コンデンサと第２のクランプ用ダイオ−ドとの直列回路と、
前記第２のスイッチに並列に接続された、第３のクランプ用ダイオ−ドと第２のクランプ用コンデンサとの直列回路と、
前記第１のクランプ用ダイオ−ドと前記第１のクランプ用コンデンサとの相互接続点と前記対の直流端子の一方との間に接続された第１のクランプ用抵抗と、
前記第１のクランプ用コンデンサと前記第２のクランプ用ダイオ−ドとの相互接続点と前記対の直流端子の他方との間に接続された第２のクランプ用抵抗と、
前記第３のクランプ用ダイオ−ドと前記第２のクランプ用コンデンサとの相互接続点と前記一方の直流端子との間に接続された第３のクランプ用抵抗と
を備えていることを特徴とする電力変換装置。A power conversion circuit that includes a pair of DC terminals, at least one AC terminal, and at least first and second switches to convert DC power into AC power or AC power into DC power; and first and second A diode, first and second capacitors or parasitic capacitances, a main control circuit, a soft switching commutation circuit, and an auxiliary control circuit;
The first and second switches are connected in series between the pair of DC terminals,
The AC terminal is connected to the interconnection point of the first and second switches;
The first and second diodes and the first and second capacitors or parasitic capacitances are connected in parallel to the first and second switches;
The main control circuit is configured to turn on and off the first and second switches so as to convert DC power into AC power or AC power into DC power,
The commutation circuit comprises a first soft switching switch connected between one end of one the first and the series circuit of the second switch of the DC terminals of said pair, said first and second and a series circuit of a resonance inductor connected between the one end and the other end of the series circuit of the second switch and the second soft switching switch,
The auxiliary control circuit is configured so that the voltage between both terminals of the series circuit of the first and second switches becomes zero or a value near zero at the time when the first and second switches are turned on. A power conversion device configured to control the first and second soft switching switches,
A series circuit of a first clamping diode, a first clamping capacitor, and a second clamping diode connected in parallel to the first switch;
A series circuit of a third clamping diode and a second clamping capacitor connected in parallel to the second switch;
A first clamping resistor connected between an interconnection point between the first clamping diode and the first clamping capacitor and one of the pair of DC terminals;
A second clamping resistor connected between an interconnection point between the first clamping capacitor and the second clamping diode and the other of the pair of DC terminals;
And a third clamping resistor connected between an interconnection point between the third clamping diode and the second clamping capacitor and the one DC terminal. Power converter. 前記転流回路は、更に、前記対の直流端子間の電圧によって逆バイアスされる方向性を有して前記第１及び第２のソフトスイッチング用スイッチに並列接続された第１及び第２のソフトスイッチング用ダイオ−ドと、前記共振用インダクタ及び前記第２のソフトスイッチング用スイッチに対して直列に接続された補助直流電源又はコンデンサとを有していることを特徴とする請求項１又は２記載の電力変換装置。The commutation circuit further includes first and second soft switches connected in parallel to the first and second soft switching switches having a direction reversely biased by a voltage between the pair of DC terminals. switching diodes - de and, claim 1, characterized in that it has an auxiliary DC power supply or a capacitor connected in series with said resonant inductor及 beauty second soft-switching switch or 2. The power conversion device according to 2. 前記第１及び第２のスイッチは、制御半導体スイッチとこの制御半導体スイッチに対して逆方向並列に接続された第１及び第２のダイオ−ドとを有するものである請求項１又は２又は３記載の電力変換装置。The first and second switches each include a control semiconductor switch and first and second diodes connected in reverse parallel to the control semiconductor switch. The power converter described. 前記第１及び第２のクランプ用コンデンサは、前記第１及び第２のコンデンサ又は寄生容量よりも大きな容量値を有していることを特徴とする請求項１乃至４のいずれかに記載の電力変換装置。5. The electric power according to claim 1, wherein the first and second clamping capacitors have a capacitance value larger than that of the first and second capacitors or a parasitic capacitance. Conversion device. 前記補助制御回路は、
前記第１のスイッチ又は前記第２のスイッチのターンオン時点（ｔ３）よりも少し前の第１の時点（ｔ１）から前記ターンオン時点（ｔ３）よりも少し後の第２の時点（ｔ６）まで前記第１のソフトスイッチング用スイッチをオフ状態に制御し、前記第２のソフトスイッチング用スイッチをオン状態に制御するための制御信号を形成するものであり、
前記第１の時点（ｔ１）から前記ターンオン時点（ｔ３）までの第１の時間長（Ｔ１）が前記共振用インダクタの働きによって前記ターンオン時点までに前記第１及び第２のスイッチの直列回路の両端間の電圧を零又はほぼ零にすることができる時間長とされ、前記ターンオン時点（ｔ３）から前記第２の時点（ｔ６）までの第２の時間長（Ｔ２）が前記共振用インダクタの働きによって前記第２の時点（ｔ６）までに前記第１のソフトスイッチング用スイッチの電圧を零又はほぼ零にすることができる時間長とされていることを特徴とする請求項１乃至５のいずれかに記載の電力変換装置。The auxiliary control circuit includes:
From the first time point (t1) slightly before the turn-on time point (t3) of the first switch or the second switch to the second time point (t6) slightly after the turn-on time point (t3). Forming a control signal for controlling the first soft switching switch to an OFF state and controlling the second soft switching switch to an ON state;
The first time length (T1) from the first time point (t1) to the turn-on time point (t3) is the time length of the series circuit of the first and second switches by the action of the resonance inductor until the turn-on time point. The time length at which the voltage between both ends can be made zero or substantially zero is set, and the second time length (T2) from the turn-on time point (t3) to the second time point (t6) is the time length of the resonance inductor. 6. The time length that allows the voltage of the first soft switching switch to be zero or almost zero by the second time point (t6) by operation. The power conversion apparatus of crab. 前記補助制御回路は、
前記第１又は第２のスイッチのオン・オフ繰返し周期と同一の周期を有して鋸波電圧を発生する鋸波発生手段と、
前記交流端子を通って流れる電流の大きさ示す信号を検出又は演算で求める電流検知手段と、
前記電流検知手段の出力（Ｉｏ）と前記共振用インダクタのインダクタンス（Ｌｒ）と前記直流電源の電圧（Ｖｄｃ）と前記第１又は第２のコンデンサ又は寄生容量の容量値（Ｃ）とに基づいて前記鋸波電圧を横切る第１及び第２の電圧レベル（Ｖｔａ、Ｖｔｂ）を設定し、前記第１の電圧レベル（Ｖｔａ）を前記鋸波電圧が横切る時点（ｔ１）から前記鋸波電圧の１周期の終りの時点（ｔ３）までの時間長が前記第１の時間長（Ｔ１）になり、前記鋸波電圧の１周期の始まりの時点（ｔ３）から前記第２の電圧レベル（Ｖｔｂ）を前記鋸波電圧が横切る時点（ｔ６）までの時間長が前記第２の時間長（Ｔ２）になるように前記第１及び第２の電圧レベル（Ｖｔａ、Ｖｔｂ）及び前記鋸波電圧の振幅が決定されていることを特徴とする請求項６記載の電力変換装置。The auxiliary control circuit includes:
Sawtooth wave generating means for generating a sawtooth voltage having the same period as the ON / OFF repetition period of the first or second switch;
Current detection means for detecting or calculating a signal indicating the magnitude of the current flowing through the AC terminal;
Based on the output (Io) of the current detection means, the inductance (Lr) of the resonance inductor, the voltage (Vdc) of the DC power supply, and the capacitance value (C) of the first or second capacitor or parasitic capacitance. First and second voltage levels (Vta, Vtb) crossing the sawtooth voltage are set, and 1 of the sawtooth voltage from the time (t1) when the sawtooth voltage crosses the first voltage level (Vta). The time length until the end point (t3) of the cycle becomes the first time length (T1), and the second voltage level (Vtb) is determined from the time point (t3) at the start of one cycle of the sawtooth voltage. amplitude of the I time length until the time point (t6) of sawtooth voltage across the ing to the second time length (T2) urchin said first and second voltage levels (Vta, Vtb) and said sawtooth voltage Is determined. Power converter according. 前記主制御回路は、
前記交流端子における所望交流電圧を示す電圧基準値（Ｖr ）を発生する電圧基準値発生器と、
前記交流電圧の周期よりも十分に短い周期で鋸波電圧（Ｖt ）を発生する鋸波発生器と、
前記交流端子を流れる電流を検出する電流検出器と、
前記電流検出器で検出された電流の方向が第１の方向の時には前記鋸波電圧（Ｖt）を出力し、前記電流の方向が第１の方向と逆方向の第２の方向の時には前記鋸波電圧（Ｖt）に対して逆相の鋸波電圧を出力する補正回路と、
前記電圧基準値（Ｖr ）と前記補正回路から得られた補正鋸波電圧（Ｖｔ’）とを比較し、前記電圧基準値（Ｖr ）と前記補正鋸波電圧（Ｖｔ’）の傾斜電圧部分との交差時点を示すパルスを発生する比較手段と、
前記第１及び第２のスイッチの直列回路の両端間の電圧が高レベルから零又はほぼ零になったことを検出する零電圧検出手段と、
前記零電圧検出手段から零又はほぼ零を示す検出信号が得られた時点から前記比較手段からパルスが発生した時点までがオン時間幅となる第１の制御パルスを形成して前記第１のスイッチに供給し、前記第１の制御パルスと逆位相の第２の制御パルスを形成して前記第２のスイッチに供給するスイッチ制御信号形成手段とを備えており,
前記補助制御回路は、
前記第１のソフトスイッチング用スイッチの両端子間電圧が零又はほぼ零になる時点を検出するスイッチ電圧検出手段と、
前記鋸波電圧の垂直の部分又はこれに同期した信号に応答して前記第１のソフトスイッチング用スイッチをオフに制御し、しかる後前記スイッチ電圧検出手段の零又はほぼ零を示す出力に応答して前記第１のソフトスイッチング用スイッチをオンに制御する第１のソフトスイッチング制御信号を形成し、且つ前記第１のソフトスイッチング制御信号と逆相の第２のソフトスイッチング制御信号を形成するソフトスイッチング制御信号形成回路と、を備えていることを特徴とする請求項６記載の電力変換装置。The main control circuit includes:
A voltage reference value generator for generating a voltage reference value (Vr) indicating a desired AC voltage at the AC terminal;
A sawtooth generator that generates a sawtooth voltage (Vt) with a period sufficiently shorter than the period of the AC voltage;
A current detector for detect the current flowing through the AC terminal,
Direction of test out a current by said current detector when the first direction and outputs the sawtooth wave voltage (Vt), wherein when the direction of the current in the second direction opposite the first direction direction A correction circuit that outputs a sawtooth voltage having a phase opposite to that of the sawtooth voltage (Vt);
The voltage reference value (Vr) and the corrected sawtooth voltage (Vt ′) obtained from the correction circuit are compared, and the voltage reference value (Vr) and the ramp voltage portion of the corrected sawtooth voltage (Vt ′) A comparison means for generating a pulse indicating the crossing point of
Zero voltage detecting means for detecting that the voltage across the series circuit of the first and second switches has changed from a high level to zero or nearly zero;
The first switch is formed by forming a first control pulse having an on-time width from the time when a detection signal indicating zero or almost zero is obtained from the zero voltage detecting means to the time when a pulse is generated from the comparing means. Switch control signal forming means for forming a second control pulse having a phase opposite to that of the first control pulse and supplying the second control pulse to the second switch,
The auxiliary control circuit includes:
A switch voltage detecting means for detecting a time when the voltage between both terminals of the first soft switching switch becomes zero or substantially zero;
In response to the vertical portion or its sync signal of the sawtooth voltage is controlled to turn off the first soft-switching switch, in response to an output indicating the zero or almost zero thereafter the switch voltage detecting means The first soft switching control signal for controlling the first soft switching switch to be turned on and the second soft switching control signal having a phase opposite to that of the first soft switching control signal are formed. The power conversion device according to claim 6, further comprising a switching control signal forming circuit. 更に、前記対の直流端子間に接続された電池又はコンデンサと、交流電源端子と、交流電源端子と前記転流回路との間に接続されコンバ−タとを有していることを特徴とする請求項１乃至８のいずれかに記載の電力変換装置。And a battery or a capacitor connected between the pair of DC terminals, an AC power supply terminal, and a converter connected between the AC power supply terminal and the commutation circuit. The power converter device in any one of Claims 1 thru | or 8.
JP2000117899A 2000-04-19 2000-04-19 Power converter Expired - Fee Related JP4488130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000117899A JP4488130B2 (en) 2000-04-19 2000-04-19 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000117899A JP4488130B2 (en) 2000-04-19 2000-04-19 Power converter

Publications (2)

Publication Number Publication Date
JP2001309667A JP2001309667A (en) 2001-11-02
JP4488130B2 true JP4488130B2 (en) 2010-06-23

Family

ID=18629140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117899A Expired - Fee Related JP4488130B2 (en) 2000-04-19 2000-04-19 Power converter

Country Status (1)

Country Link
JP (1) JP4488130B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005218270A (en) * 2004-02-02 2005-08-11 Sanken Electric Co Ltd Direct current to alternating current conversion apparatus
JP2005245089A (en) * 2004-02-25 2005-09-08 Sanken Electric Co Ltd Power conversion apparatus
KR101532423B1 (en) * 2008-10-31 2015-07-01 페어차일드코리아반도체 주식회사 Power factor correction circuit and driving method thereof
JP5546052B2 (en) * 2012-06-04 2014-07-09 東洋電機製造株式会社 Power converter
CN110063009B (en) * 2016-11-21 2020-12-11 三菱电机株式会社 Power conversion device and motor drive device using the same

Also Published As

Publication number Publication date
JP2001309667A (en) 2001-11-02

Similar Documents

Publication Publication Date Title
JP4534007B2 (en) Soft switching power converter
US6603675B1 (en) Apparatus and a method for voltage conversion
CN108028607B (en) Three-phase rectification converter PWM scheme based on space vector modulation
EP2272161A2 (en) Switch mode converter including auxiliary commutation circuit for achieving zero current switching
CN108306543B (en) Multifunctional AC/DC conversion circuit and control method thereof
JPH07222444A (en) Dc-dc converter
Norrga et al. A three-phase soft-switched isolated AC/DC converter without auxiliary circuit
JP3324645B2 (en) AC-DC converter
JP7121971B2 (en) Three-phase AC-DC converter
JPH0622551A (en) Resonance-type dc-dc converter
US5933336A (en) Three-phase boost converter having multiple L-C branches and method of operation thereof
JP4488130B2 (en) Power converter
Nabae et al. Novel sinusoidal converters with high power factor
JP6467524B2 (en) Power converter and railway vehicle
US20170250618A1 (en) Extremely-Sparse Parallel AC-Link Power Converter
JP2000262070A (en) Power converter
JP3298625B2 (en) Power converter
JP3296424B2 (en) Power converter
JP2017121172A (en) Gated bi-directional dual-rail series resonant converter power supply
Narimani et al. A comparative study of three-level DC-DC converters
Pal et al. A novel modulation strategy for active rectification of a snubber less soft-switched single stage 30 high frequency link DC-AC converter
JP2001314086A (en) Ac-dc converter
JP2001145357A (en) Ac-dc converter
Singh et al. Three-phase electric drive with modified electronic smoothing inductor
JP4150883B2 (en) Three-phase power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees