JP3020827B2 - Power amplifier circuit - Google Patents
Power amplifier circuitInfo
- Publication number
- JP3020827B2 JP3020827B2 JP7076196A JP7619695A JP3020827B2 JP 3020827 B2 JP3020827 B2 JP 3020827B2 JP 7076196 A JP7076196 A JP 7076196A JP 7619695 A JP7619695 A JP 7619695A JP 3020827 B2 JP3020827 B2 JP 3020827B2
- Authority
- JP
- Japan
- Prior art keywords
- switch elements
- terminal
- power amplifier
- output
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、中波帯や短波帯の放送
用ディジタル振幅変調装置などに使用される電力増幅回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifying circuit used for a digital amplitude modulator for broadcasting in a medium wave band or a short wave band.
【０００２】[0002]
【従来の技術】従来の電力増幅回路について説明する前
に、電力増幅回路が使用される放送用ディジタル振幅変
調装置について、図３を参照して説明する。３１は搬送
波を発生する搬送波発生器である。また、３２は、搬送
波を変調するアナログ音声信号など変調信号の変調信号
源である。2. Description of the Related Art Before describing a conventional power amplifier circuit, a digital amplitude modulator for broadcasting using a power amplifier circuit will be described with reference to FIG. 31 is a carrier generator for generating a carrier. Reference numeral 32 denotes a modulation signal source of a modulation signal such as an analog audio signal for modulating a carrier wave.
【０００３】変調信号は、Ａ／Ｄ変換器３３で、複数ビ
ット例えば１２ビット（２0 、２1、２2 ……２11）の
デジタル信号に変換される。Ａ／Ｄ変換器３３で変換さ
れたデジタル信号のうち、下位ビット成分例えば２0 〜
２7 はＤ／Ａ変換器３４でアナログ信号に変換される。
このアナログ信号は、電源３５の直流電圧が重畳され可
変振幅出力の電力増幅器Ａ０に加えられる。電力増幅器
Ａ０には、搬送波発生器３１から搬送波が加えられてい
る。そして、電力増幅器Ａ０において、アナログ信号に
よって搬送波が変調される。なお、電力増幅器Ａ０から
出力される変調波は出力合成トランスＴ１の一次巻線に
入力される。The modulated signal is converted by an A / D converter 33 into a digital signal of a plurality of bits, for example, 12 bits (2 0 , 2 1 , 2 2 ... 2 11 ). In the digital signal converted by the A / D converter 33, lower bit components, for example, 2 0 to
2 7 is converted into an analog signal by a D / A converter 34.
This analog signal is superimposed on the DC voltage of the power supply 35 and applied to the power amplifier A0 having a variable amplitude output. A carrier wave is applied from a carrier wave generator 31 to the power amplifier A0. Then, in the power amplifier A0, the carrier is modulated by the analog signal. Note that the modulated wave output from the power amplifier A0 is input to the primary winding of the output synthesis transformer T1.
【０００４】また、Ａ／Ｄ変換器３３で変換されたデジ
タル信号のうち、上位ビット成分例えば２8 〜２11は、
デコ−ダ３６に加えられる。デコ−ダ３６は、上位ビッ
ト成分（２8 〜２11）を４桁の２進信号（例えば１００
０、……、１１１１）として解読する。例えば２8 の桁
のみが「１」の場合（即ち１０００の場合）は、出力端
Ｂ１のみから信号が出力される。また、４桁の上位ビッ
ト成分が全て「１」の場合（即ち１１１１の場合）は、
１５個の出力端Ｂ１〜Ｂ１５の全てから信号が出力され
る。このようにして、解読結果をもとに上位ビット成分
の値に対応して、１５個の出力端Ｂ１〜Ｂ１５のいずれ
かから信号が出力される。[0004] In the digital signal converted by the A / D converter 33, upper bit components, for example, 2 8 to 2 11 are
It is added to the decoder 36. The decoder 36 converts the high-order bit components (2 8 to 2 11 ) into a 4-digit binary signal (for example, 100 bits).
0,..., 1111). For example, only 2 8 digits (for ie 1000) if "1", the signal is outputted from only the output terminal B1. In addition, when the four-digit upper bit components are all “1” (that is, in the case of 1111),
Signals are output from all of the 15 output terminals B1 to B15. In this manner, a signal is output from any of the fifteen output terminals B1 to B15 in accordance with the value of the upper bit component based on the decoding result.
【０００５】デコ−ダ３６の出力端Ｂ１〜Ｂ１５は、そ
れぞれスイッチＳ１〜Ｓ１５に接続され、出力端Ｂ１〜
Ｂ１５の出力はスイッチＳ１〜Ｓ１５を閉じるように作
用する。スイッチＳ１〜Ｓ１５が閉じると、搬送波発生
器３１で生成された搬送波が、閉じたスイッチＳ１〜Ｓ
１５を通して固定振幅出力の電力増幅器Ａ１〜Ａ１５に
加えられる。The output terminals B1 to B15 of the decoder 36 are connected to switches S1 to S15, respectively.
The output of B15 acts to close switches S1-S15. When the switches S1 to S15 are closed, the carrier generated by the carrier generator 31 is switched to the closed switches S1 to S15.
15 are applied to power amplifiers A1 to A15 having a fixed amplitude output.
【０００６】電力増幅器Ａ１〜Ａ１５には電源３５から
直流電圧が供給されている。そして、動作状態にある電
力増幅器Ａ１〜Ａ１５から、ほぼ一定振幅の変調信号が
出力され、出力合成トランスＴ２〜Ｔ１６の１次側巻線
に加えられる。なお、動作する電力増幅器Ａ１〜Ａ１５
は、先に説明したようにＡ／Ｄ変換器３３から出力され
るデジタル信号の上位ビット成分によって決まる。ま
た、出力合成トランスＴ１〜Ｔ１６の１次側巻線に入力
された各電力増幅器Ａ０、Ａ１〜Ａ１５の出力は、互い
に直列に接続された２次側巻線で合成される。The power amplifiers A1 to A15 are supplied with a DC voltage from a power supply 35. Then, modulated signals having substantially constant amplitude are output from the power amplifiers A1 to A15 in the operating state, and applied to the primary windings of the output combining transformers T2 to T16. The operating power amplifiers A1 to A15
Is determined by the upper bit component of the digital signal output from the A / D converter 33 as described above. The outputs of the power amplifiers A0 and A1 to A15 input to the primary windings of the output combining transformers T1 to T16 are combined by secondary windings connected in series to each other.
【０００７】ところで、電力増幅器Ａ１〜Ａ１５から、
それぞれほぼ一定振幅の信号が出力される。したがっ
て、電力増幅器Ａ１〜Ａ１５の出力が合成されると、１
つの増幅器Ａ１〜Ａ１５の出力の大きさを１ステップと
して階段状に変化する信号となる。また、可変振幅出力
の電力増幅器Ａ０は、デジタル信号の下位ビット成分に
対応して、連続して変化する信号を出力する。また、電
力増幅器Ａ０の最大出力は１つの固定振幅出力の電力増
幅器の出力と等しくなるように設定されている。したが
って、電力増幅器Ａ０の出力は、電力増幅器Ａ１〜Ａ１
５の出力を合成した場合に、その合成出力が変化する１
つのステップ間を補完する形になる。By the way, from the power amplifiers A1 to A15,
A signal having a substantially constant amplitude is output. Therefore, when the outputs of the power amplifiers A1 to A15 are combined, 1
The magnitude of the output of each of the amplifiers A1 to A15 is one step, and the signal changes stepwise. Further, the variable-amplitude output power amplifier A0 outputs a continuously changing signal corresponding to the lower bit component of the digital signal. The maximum output of the power amplifier A0 is set to be equal to the output of one power amplifier having a fixed amplitude output. Therefore, the output of power amplifier A0 is equal to power amplifiers A1 to A1.
5 are combined, the combined output changes 1
Complements between two steps.
【０００８】この結果、搬送波が変調信号でディジタル
振幅変調された振幅変調波として、出力合成トランスＴ
１〜Ｔ１６の出力端に出力される。ディジタル振幅変調
された振幅変調波は、帯域通過フィルタ３７によって高
調波成分が除去され振幅変調波となり、負荷３８に供給
される。As a result, the output synthesizing transformer T is converted into an amplitude-modulated wave obtained by digitally modulating the carrier with a modulation signal.
1 to T16. The digitally amplitude-modulated amplitude-modulated wave has its harmonic components removed by a band-pass filter 37 and becomes an amplitude-modulated wave, which is supplied to a load 38.
【０００９】ここで、上記したディジタル振幅変調装置
に使用される従来の電力増幅器について、図４を参照し
て説明する。Ｓ１〜Ｓ４は第１乃至第４のスイッチ素子
で、各スイッチ素子Ｓ１〜Ｓ４は、例えばドレインＤ、
ソースＳ、ゲートＧの３つの端子を持つ電界効果トラン
ジスタで構成されている。また、第１および第２のスイ
ッチ素子Ｓ１、Ｓ２のドレインＤは直流電源４１に接続
されている。Here, a conventional power amplifier used in the above digital amplitude modulation device will be described with reference to FIG. S1 to S4 are first to fourth switch elements. Each of the switch elements S1 to S4 has, for example, a drain D,
It is composed of a field effect transistor having three terminals, a source S and a gate G. The drains D of the first and second switch elements S1 and S2 are connected to a DC power supply 41.
【００１０】第１および第２のスイッチ素子Ｓ１、Ｓ２
のソースＳ間には、トランスＴの一次巻線Ｔ１が接続さ
れている。なお、Ｔ２は、一次巻線Ｔ１に結合する二次
巻線である。そして、第３および第４のスイッチ素子Ｓ
３、Ｓ４のドレインＤは、第１および第２のスイッチ素
子Ｓ１、Ｓ２のソースＳに接続され、また、ソースＳは
接地されている。そして、第１乃至第４のスイッチ素子
Ｓ１〜Ｓ４のゲートＧには、搬送波などの高周波信号が
印加され、これによって導通、あるいは非導通が制御さ
れる。First and second switch elements S1, S2
Is connected to a primary winding T1 of a transformer T. Note that T2 is a secondary winding coupled to the primary winding T1. Then, the third and fourth switch elements S
3, the drain D of S4 is connected to the source S of the first and second switch elements S1, S2, and the source S is grounded. A high-frequency signal such as a carrier wave is applied to the gates G of the first to fourth switch elements S1 to S4, thereby controlling conduction or non-conduction.
【００１１】ここで、上記した構成の電力増幅回路の動
作について説明する。４つのスイッチ素子Ｓ１〜Ｓ４
は、例えば、第１および第４のスイッチ素子Ｓ１、Ｓ４
が導通状態にある場合は、第２および第３のスイッチ素
子Ｓ２、Ｓ３が非導通状態になるように、また、逆に、
第１および第４のスイッチ素子Ｓ１、Ｓ４が非導通状態
にある場合は、第２および第３のスイッチ素子Ｓ２、Ｓ
３が導通状態になるように制御される。Here, the operation of the power amplifier circuit having the above configuration will be described. Four switch elements S1 to S4
Are, for example, first and fourth switch elements S1, S4
Is in a conductive state, the second and third switch elements S2 and S3 are in a non-conductive state, and conversely,
When the first and fourth switch elements S1 and S4 are off, the second and third switch elements S2 and S4
3 is controlled to be in a conductive state.
【００１２】したがって、第１および第４のスイッチ素
子Ｓ１、Ｓ４が導通状態の場合は、一次巻線Ｔ１に矢印
Ｙ１の方向に電流が流れる。また、第２および第３のス
イッチ素子Ｓ２、Ｓ３が導通状態の場合は、矢印Ｙ２の
方向に電流が流れる。このようにしてトランスの二次巻
線Ｔ２に、符号４２で示すような電力増幅された信号が
出力される。Therefore, when the first and fourth switch elements S1 and S4 are conducting, a current flows through the primary winding T1 in the direction of arrow Y1. When the second and third switch elements S2 and S3 are conducting, current flows in the direction of arrow Y2. In this way, a power-amplified signal as indicated by reference numeral 42 is output to the secondary winding T2 of the transformer.
【００１３】ところで、ディジタル振幅変調装置では、
上記した構成の電力増幅回路が複数個使用される。この
場合、変調信号の大きさによって、電力増幅回路の一部
は動作状態になり、残りの電力増幅回路は非動作状態に
なる。このとき、各電力増幅回路の出力がトランスＴの
二次側で合成されるためには、非動作状態にある電力増
幅回路に接続されたトランスの一次側巻線が短絡状態に
あることが必要となる。By the way, in a digital amplitude modulation device,
A plurality of power amplifier circuits having the above configuration are used. In this case, depending on the magnitude of the modulation signal, a part of the power amplification circuit is activated and the remaining power amplification circuits are deactivated. At this time, in order for the outputs of the respective power amplifier circuits to be combined on the secondary side of the transformer T, it is necessary that the primary winding of the transformer connected to the inactive power amplifier circuit be in a short-circuit state. Becomes
【００１４】このため、非動作状態では、第１および第
２のスイッチ素子Ｓ１、Ｓ２を交互に導通、非導通と
し、第３および第４のスイッチ素子Ｓ３、Ｓ４を非導通
にしている。このとき、トランスの一次側は、第１およ
び第２のスイッチ素子Ｓ１、Ｓ２の導通状態にあるスイ
ッチ素子、そして、非導通状態にあるスイッチ素子の寄
生ダイオード４３を通して短絡される。Therefore, in the non-operation state, the first and second switch elements S1 and S2 are alternately turned on and off, and the third and fourth switch elements S3 and S4 are turned off. At this time, the primary side of the transformer is short-circuited through the switch element in the conductive state of the first and second switch elements S1 and S2 and the parasitic diode 43 of the switch element in the non-conductive state.
【００１５】[0015]
【発明が解決しようとする課題】電力増幅回路が非動作
状態にある場合、第１および第２のスイッチ素子Ｓ１、
Ｓ２のゲートＧに高周波信号が印加されている。この場
合、高周波信号の一部が、スイッチ素子Ｓ１、Ｓ２を構
成する電界効果トランジスタの帰還容量を通して出力側
に漏れる。このとき、出力側に漏れた出力と正常な出力
とに位相差があるため、残留位相変調特性が悪化し、こ
れがＡＭステレオ放送などに障害を与える。また、電力
増幅回路が非動作状態にある場合に、高周波信号が印加
する構成であり、この結果、駆動損失も生じる。When the power amplifying circuit is inactive, the first and second switch elements S1, S1,
A high frequency signal is applied to the gate G of S2. In this case, a part of the high-frequency signal leaks to the output side through the feedback capacitance of the field-effect transistor forming the switching elements S1 and S2. At this time, since there is a phase difference between the output leaked to the output side and the normal output, the residual phase modulation characteristic deteriorates, and this impairs AM stereo broadcasting and the like. Further, when the power amplifying circuit is in a non-operating state, a high-frequency signal is applied, and as a result, driving loss also occurs.
【００１６】この発明は、上記した欠点を解決するもの
で、特性が良く、また損失の少ない電力増幅回路を提供
することを目的とする。An object of the present invention is to solve the above-mentioned drawbacks and to provide a power amplifier circuit having good characteristics and low loss.
【００１７】[0017]
【課題を解決するための手段】本発明は、それぞれが第
１乃至第３の端子を有し、共通の直流電源に第１の端子
が接続され、かつ、それぞれの第２の端子間にトランス
の一次巻線が接続され、そして、それぞれの第３の端子
に導通、非導通を制御する制御信号が加えられる第１お
よび第２のスイッチ素子と、第１乃至第３の端子を有
し、前記第１のスイッチ素子の前記第２の端子に第１の
端子が接続され、第２の端子が接地され、かつ、第３の
端子に導通、非導通を制御する制御信号が加えられる第
３のスイッチ素子と、第１乃至第３の端子を有し、前記
第２のスイッチ素子の前記第２の端子に第１の端子が接
続され、第２の端子が接地され、かつ、第３の端子に導
通、非導通を制御する制御信号が加えられる第４のスイ
ッチ素子とを具備した電力増幅回路において、前記電力
増幅回路が動作状態にあるときは、前記第１および第４
のスイッチ素子の組、あるいは前記第２および第３のス
イッチ素子の組のいずれか一方が導通状態で、他方が非
導通状態に制御され、前記電力増幅回路が非動作状態に
あるときは、前記第１および第２のスイッチ素子が非導
通状態で、前記第３および第４のスイッチ素子が導通状
態となるように制御されている。According to the present invention, there is provided a power supply system comprising a first terminal connected to a common DC power supply, a first terminal connected to a common DC power supply, and a transformer connected between the second terminals. And a first and a second switch element to which a control signal for controlling conduction and non-conduction is applied to each third terminal, and first to third terminals, A third terminal in which a first terminal is connected to the second terminal of the first switch element, a second terminal is grounded, and a control signal for controlling conduction / non-conduction is applied to a third terminal. And a first to a third terminal, a first terminal is connected to the second terminal of the second switch element, a second terminal is grounded, and a third And a fourth switch element to which a control signal for controlling conduction / non-conduction is applied to the terminal. In the power amplifier circuit, when the power amplifier circuit is in operation, the first and fourth
When one of the set of switch elements or the set of the second and third switch elements is in a conducting state and the other is controlled to be in a non-conducting state, and the power amplifier circuit is in a non-operating state, The first and second switch elements are controlled to be non-conductive, and the third and fourth switch elements are controlled to be conductive.
【００１８】また、第１乃至第４のスイッチ素子が電界
効果トランジスタを含んで構成されている。Further, the first to fourth switch elements include a field effect transistor.
【００１９】[0019]
【作用】上記した構成によれば、電力増幅回路が非動作
状態にあるときは、第１および第２のスイッチ素子が非
導通状態で、そして、第３および第４のスイッチ素子が
導通状態となるように制御されている。したがって、第
１および第２のスイッチ素子の第２の端子間に接続され
たトランスの一次巻線は、導通状態にある第３および第
４のスイッチ素子を通して短絡される。この場合、トラ
ンスの一次巻線の短絡に高周波信号が使用されないた
め、残留位相変調特性が悪化したり、駆動損失を生じる
ようなことがない。According to the above arrangement, when the power amplifier circuit is in a non-operating state, the first and second switch elements are in a non-conductive state, and the third and fourth switch elements are in a conductive state. It is controlled to become. Therefore, the primary winding of the transformer connected between the second terminals of the first and second switch elements is short-circuited through the third and fourth switch elements in a conductive state. In this case, since the high frequency signal is not used for short-circuiting the primary winding of the transformer, there is no possibility that the residual phase modulation characteristic is deteriorated or drive loss occurs.
【００２０】[0020]
【実施例】この発明の一実施例について、図１を参照し
て説明する。Ｓ１〜Ｓ４は第１乃至第４のスイッチ素子
で、スイッチ素子Ｓ１〜Ｓ４は、例えばドレインＤ、ソ
ースＳ、ゲートＧの３つの端子を持つ電界効果トランジ
スタで構成される。また、第１および第２のスイッチ素
子Ｓ１、Ｓ２のドレインＤは、直流電源１１に接続され
ている。また、第１および第２のスイッチ素子Ｓ１、Ｓ
２のソースＳ間にトランスの一次巻線Ｔ１が接続されて
いる。なお、Ｔ２は、一次巻線Ｔ１に結合する二次巻線
である。また、第３および第４のスイッチ素子Ｓ３、Ｓ
４のドレインＤは、第１および第２のスイッチ素子Ｓ
１、Ｓ２のソースＳに接続され、ソースＳは接地されて
いる。なお、第１および第２のスイッチ素子Ｓ１、Ｓ２
のｄ１、ｄ２は寄生ダイオードである。An embodiment of the present invention will be described with reference to FIG. S1 to S4 are first to fourth switch elements, and each of the switch elements S1 to S4 is formed of, for example, a field effect transistor having three terminals of a drain D, a source S, and a gate G. The drains D of the first and second switch elements S1 and S2 are connected to the DC power supply 11. Also, the first and second switch elements S1, S1
The primary winding T1 of the transformer is connected between the two sources S. Note that T2 is a secondary winding coupled to the primary winding T1. Further, the third and fourth switch elements S3, S
4 is connected to the first and second switch elements S
1, S2 are connected to the source S, and the source S is grounded. The first and second switch elements S1, S2
D1 and d2 are parasitic diodes.
【００２１】次に、上記した電力増幅回路を制御する制
御回路について、図２で説明する。２１は、動作状態に
応じた設定信号を生成する信号源で、電力増幅回路が動
作状態では「１」を出力し、非動作状態では「０」を出
力する。また、信号源２１は、２つのアンド回路Ａ１、
Ａ２と直接に、そして、位相を反転するインバータ２２
ａ、２２ｂを介して２つのオア回路ＯＲ１、ＯＲ２に接
続されている。また、２３、２４は、位相関係が逆の高
周波信号を生成する制御信号源で、一方の制御信号源２
３はアンド回路Ａ１とオア回路ＯＲ１に、また、他方の
制御信号源２４はアンド回路Ａ２とオア回路ＯＲ２に接
続されている。また、アンド回路Ａ１やオア回路ＯＲ
１、アンド回路Ａ２、オア回路ＯＲ２は、それぞれ端子
Ａ、Ｂ、Ｃ、Ｄに接続されている。なお、端子Ａ、Ｂ、
Ｃ、Ｄは、図１の端子Ａ、Ｂ、Ｃ、Ｄに対応している。Next, a control circuit for controlling the above-described power amplifier circuit will be described with reference to FIG. Reference numeral 21 denotes a signal source that generates a setting signal according to the operation state, and outputs “1” when the power amplifier circuit is in the operation state and outputs “0” when the power amplifier circuit is not in operation. The signal source 21 includes two AND circuits A1,
Inverter 22 directly with A2 and inverting phase
a and 22b are connected to two OR circuits OR1 and OR2. Reference numerals 23 and 24 denote control signal sources for generating high-frequency signals having opposite phase relationships.
3 is connected to the AND circuit A1 and the OR circuit OR1, and the other control signal source 24 is connected to the AND circuit A2 and the OR circuit OR2. Also, an AND circuit A1 or an OR circuit OR
1, AND circuit A2 and OR circuit OR2 are connected to terminals A, B, C and D, respectively. Note that terminals A, B,
C and D correspond to the terminals A, B, C and D in FIG.
【００２２】上記した構成において、電力増幅回路が動
作状態にある場合、制御信号源２１から「１」が出力さ
れる。このとき、端子Ａ、Ｄに制御信号源２３の高周波
信号が出力され、第１および第４のスイッチ素子Ｓ１、
Ｓ４のゲートに印加される。また、端子Ｂ、Ｃには、制
御信号源２４の高周波信号が出力され、第２および第３
のスイッチ素子Ｓ２、Ｓ３のゲートに印加される。この
場合、制御信号源２３、２４の高周波信号は逆相である
ため、第１および第４のスイッチ素子Ｓ１、Ｓ４の組と
第２および第３のスイッチ素子Ｓ２、Ｓ３の組は交互に
導通、非導通となる。In the above configuration, when the power amplifier circuit is in the operating state, "1" is output from the control signal source 21. At this time, the high frequency signal of the control signal source 23 is output to the terminals A and D, and the first and fourth switch elements S1,
Applied to the gate of S4. Further, a high frequency signal of the control signal source 24 is output to the terminals B and C, and the second and third signals are output.
Is applied to the gates of the switch elements S2 and S3. In this case, since the high-frequency signals of the control signal sources 23 and 24 have opposite phases, the set of the first and fourth switch elements S1 and S4 and the set of the second and third switch elements S2 and S3 are turned on alternately. Becomes non-conductive.
【００２３】したがって、第１および第４のスイッチ素
子Ｓ１、Ｓ４の組が導通する場合は、一次巻線Ｔ１に矢
印Ｙ１の方向に電流が流れ、第２および第３のスイッチ
素子Ｓ２、Ｓ３の組が導通する場合は、矢印Ｙ２の方向
に電流が流れる。そして、トランスの二次巻線Ｔ２に符
号１２で示すような電力増幅された信号が出力される。Therefore, when the set of the first and fourth switch elements S1 and S4 conducts, a current flows through the primary winding T1 in the direction of arrow Y1, and the second and third switch elements S2 and S3 When the set conducts, current flows in the direction of arrow Y2. Then, a power-amplified signal as indicated by reference numeral 12 is output to the secondary winding T2 of the transformer.
【００２４】次に、電力増幅回路が非動作状態の場合に
ついて説明する。この場合、制御信号源２３、２４から
高周波信号が出力されない状態であり、そして、信号源
２１から「０」が出力される。このとき、端子Ｃ、Ｄに
「１」が出力され、この出力によって第３および第４の
スイッチ素子Ｓ３、Ｓ４が導通する。したがって、トラ
ンスＴの一次巻線Ｔ１は、第３および第４のスイッチ素
子Ｓ３、Ｓ４を通して短絡される。Next, a case where the power amplifier circuit is in a non-operating state will be described. In this case, the high frequency signal is not output from the control signal sources 23 and 24, and “0” is output from the signal source 21. At this time, "1" is output to the terminals C and D, and the output turns on the third and fourth switch elements S3 and S4. Therefore, the primary winding T1 of the transformer T is short-circuited through the third and fourth switch elements S3, S4.
【００２５】なお、上記した構成において、端子Ａ、Ｂ
の入力側にホトカプラなどを接続すれば、スイッチ素子
Ｓ１、Ｓ２と制御回路間の絶縁が確実になる。In the above configuration, the terminals A and B
If a photocoupler or the like is connected to the input side of the switch, insulation between the switch elements S1 and S2 and the control circuit is ensured.
【００２６】上記した構成の場合、非動作状態におい
て、高周波信号が印加されない。したがって、残留位相
変調特性が悪化することがなく、また、駆動電力の損失
も生じない。In the case of the above configuration, no high-frequency signal is applied in the non-operating state. Therefore, the residual phase modulation characteristics do not deteriorate, and no loss of driving power occurs.
【００２７】[0027]
【発明の効果】この発明によれば、特性の良好な電力増
幅回路を実現できる。According to the present invention, a power amplifier circuit having good characteristics can be realized.
【図１】本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】本発明の一実施例を説明する回路構成図であ
る。FIG. 2 is a circuit diagram illustrating an embodiment of the present invention.
【図３】従来例を説明する回路構成図である。FIG. 3 is a circuit diagram illustrating a conventional example.
【図４】従来例を示す回路構成図である。FIG. 4 is a circuit configuration diagram showing a conventional example.
１１…直流電源 １２…出力波形 Ｓ１〜Ｓ４…スイッチ素子 Ｄ…ドレイン Ｓ…ソース Ｇ…ゲート Ｔ…トランス 11: DC power supply 12: Output waveform S1 to S4: Switch element D: Drain S: Source G: Gate T: Transformer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−23590（ＪＰ，Ａ) 特開 昭61−45610（ＪＰ，Ａ) 特開 平６−164242（ＪＰ，Ａ) 米国特許4580111（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/217 H03F 3/68 H03C 1/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-7-23590 (JP, A) JP-A-61-45610 (JP, A) JP-A-6-164242 (JP, A) US Patent 4,580,111 (US , A) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 3/217 H03F 3/68 H03C 1/00
Claims (2)
共通の直流電源に第１の端子が接続され、かつ、それぞ
れの第２の端子間にトランスの一次巻線が接続され、そ
して、それぞれの第３の端子に導通、非導通を制御する
制御信号が加えられる第１および第２のスイッチ素子
と、第１乃至第３の端子を有し、前記第１のスイッチ素
子の前記第２の端子に第１の端子が接続され、第２の端
子が接地され、かつ、第３の端子に導通、非導通を制御
する制御信号が加えられる第３のスイッチ素子と、第１
乃至第３の端子を有し、前記第２のスイッチ素子の前記
第２の端子に第１の端子が接続され、第２の端子が接地
され、かつ、第３の端子に導通、非導通を制御する制御
信号が加えられる第４のスイッチ素子とを具備した電力
増幅回路において、前記電力増幅回路が動作状態にある
ときは、前記第１および第４のスイッチ素子の組、ある
いは前記第２および第３のスイッチ素子の組のいずれか
一方が導通状態で、他方が非導通状態に制御され、前記
電力増幅回路が非動作状態にあるときは、前記第１およ
び第２のスイッチ素子が非導通状態で、前記第３および
第４のスイッチ素子が導通状態となるように制御される
ことを特徴とする電力増幅回路。Each having first to third terminals,
A first terminal is connected to a common DC power supply, a primary winding of a transformer is connected between each second terminal, and a control signal for controlling conduction and non-conduction to each third terminal. , And first to third terminals, a first terminal is connected to the second terminal of the first switch element, and a second terminal A third switch element which is grounded and to which a control signal for controlling conduction / non-conduction is applied to a third terminal;
And a third terminal, wherein the first terminal is connected to the second terminal of the second switch element, the second terminal is grounded, and the third terminal is electrically connected or disconnected. And a fourth switch element to which a control signal to be controlled is applied, wherein when the power amplifier circuit is in an operating state, a set of the first and fourth switch elements, or a pair of the second and fourth switch elements. One of the third set of switch elements is controlled to be conductive and the other is set to non-conductive state, and when the power amplifier circuit is in a non-operating state, the first and second switch elements are non-conductive. In the power amplifier circuit, the third and fourth switch elements are controlled so as to be conductive.
トランジスタを含んで構成されていることを特徴とする
請求項１記載の電力増幅回路。2. The power amplifier circuit according to claim 1, wherein the first to fourth switch elements include a field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076196A JP3020827B2 (en) | 1995-03-31 | 1995-03-31 | Power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076196A JP3020827B2 (en) | 1995-03-31 | 1995-03-31 | Power amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274549A JPH08274549A (en) | 1996-10-18 |
| JP3020827B2 true JP3020827B2 (en) | 2000-03-15 |
Family
ID=13598402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7076196A Expired - Fee Related JP3020827B2 (en) | 1995-03-31 | 1995-03-31 | Power amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020827B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6451499B2 (en) * | 2015-05-22 | 2019-01-16 | 富士通株式会社 | Amplifier and amplifier control method |
-
1995
- 1995-03-31 JP JP7076196A patent/JP3020827B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274549A (en) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949048A (en) | Pulse width modulation amplifier circuit | |
| US4580111A (en) | Amplitude modulation using digitally selected carrier amplifiers | |
| KR100600507B1 (en) | Pulse-width modulation circuit | |
| US4952890A (en) | Phase modulation compensated amplitude modulator using digitally selected amplifiers | |
| KR20020093649A (en) | Switching amplifier and signal amplifying method background of the invention | |
| US5861776A (en) | High efficiency RF amplifier | |
| US6922101B2 (en) | Phase shift modulation class D amplifier | |
| US5969571A (en) | Pulse duration amplifier system | |
| US5612646A (en) | Output transformerless amplifier impedance matching apparatus | |
| US5150072A (en) | Distortion correction for an amplifier system | |
| US6646507B1 (en) | Power booster amplifier | |
| JP3020827B2 (en) | Power amplifier circuit | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US4056786A (en) | Single ended class d amplifier | |
| JP3080857B2 (en) | Digital amplitude modulator | |
| Sherman | Class D amplifiers provide high efficiency for audio systems | |
| JPH10271170A (en) | Multi-value digital amplitude modulation circuit and high frequency amplifier | |
| RU2007849C1 (en) | Powerful key amplifier | |
| JP3053310B2 (en) | Digital amplitude modulator | |
| RU2007869C1 (en) | Transmitter having two-cycle modulation | |
| JP2001500340A (en) | Signal amplifier | |
| JPH0779120A (en) | Output circuit | |
| JP3569825B2 (en) | Speaker driving device | |
| US6992607B2 (en) | Speech synthesizer | |
| JPH06318960A (en) | Phase modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |