JP2017077102A - Semiconductor Power Module - Google Patents
Semiconductor Power Module Download PDFInfo
- Publication number
- JP2017077102A JP2017077102A JP2015203548A JP2015203548A JP2017077102A JP 2017077102 A JP2017077102 A JP 2017077102A JP 2015203548 A JP2015203548 A JP 2015203548A JP 2015203548 A JP2015203548 A JP 2015203548A JP 2017077102 A JP2017077102 A JP 2017077102A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- switching element
- diode
- conductor pattern
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、半導体パワーモジュールに関する。 The present invention relates to a semiconductor power module.
下記特許文献１には、スイッチトリラクタンスモータ（以下ではＳＲモータという。）用の駆動回路が開示されている。この駆動回路は、直流電源から供給された直流電力を間欠状電力に変換する電力変換回路であり、Ｈ型ブリッジ回路をＳＲモータのステータ巻線に対応して設けたものである。例えば特許文献１の図１３には、三相のＳＲモータに対応して、３つのＨ型ブリッジ回路（Ｈ型の非対称ブリッジ回路）を基本構成回路として備える駆動回路が記載されている。
ところで、上記Ｈ型ブリッジ回路では、左右のスイッチングレグを構成する半導体スイッチング素子のスイッチング回数に偏りがあるため、左右のスイッチングレグでスイッチング損失や発熱が異なるという現象が起こる。すなわち、上記Ｈ型ブリッジ回路では、スイッチング回数の多い方のスイッチングレグの半導体スイッチング素子がスイッチング回数の少ない方のスイッチングレグの半導体スイッチング素子よりも劣化が早くなり、この結果としてスイッチング回数の多い方のスイッチングレグによってＨ型ブリッジ回路つまり電力変換回路の寿命が支配されてしまう。 By the way, in the H-type bridge circuit, since the switching frequency of the semiconductor switching elements constituting the left and right switching legs is biased, a phenomenon occurs in which the switching loss and heat generation differ between the left and right switching legs. In other words, in the H-type bridge circuit, the semiconductor switching element of the switching leg with the higher switching frequency deteriorates faster than the semiconductor switching element of the switching leg with the lower switching frequency. The life of the H-type bridge circuit, that is, the power conversion circuit, is dominated by the switching leg.
本発明は、上述した事情に鑑みてなされたものであり、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することが可能な半導体パワーモジュールの提供を目的とするものである。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a semiconductor power module capable of reducing the switching loss in the switching leg having the larger number of times of switching than before.
上記目的を達成するために、本発明では、第１の解決手段として、シリコンを半導体材料とする第１の半導体スイッチング素子と、前記シリコンを半導体材料とする第２の半導体スイッチング素子と、前記シリコンよりもバンドギャップが広い第２の半導体材料で形成された第３の半導体スイッチング素子と、前記第２の半導体材料で形成された第４の半導体スイッチング素子と、前記第１の半導体スイッチング素子の第１の入出力端と前記第３の半導体スイッチング素子の第１の入出力端とを接続する第１の接続導体と、前記第２の半導体スイッチング素子の第１の入出力端と前記第４の半導体スイッチング素子の第１の入出力端とを接続する第２の接続導体と、前記第１の半導体スイッチング素子の第２の入出力端と前記第２の半導体スイッチング素子の第２の入出力端とを接続する第３の接続導体と、前記第３の半導体スイッチング素子の第２の入出力端と前記第４の半導体スイッチング素子の第２の入出力端とを接続する第４の接続導体と、前記第１の接続導体に接続された第１の外部用入力／出力端子と、前記第２の接続導体に接続された第２の外部用入力／出力端子と、前記第３の接続導体に接続された第１の外部用出力／入力端子と、前記第４の接続導体に接続された第２の外部用出力／入力端子と、前記第１の半導体スイッチング素子あるいは／及び前記第２の半導体スイッチング素子の制御端に接続された第１の外部用制御端子と、前記第４の半導体スイッチング素子あるいは／及び前記第３の半導体スイッチング素子の制御端に接続された第２の外部用制御端子とが一体に実装されている、という手段を採用する。 In order to achieve the above object, in the present invention, as a first solving means, a first semiconductor switching element using silicon as a semiconductor material, a second semiconductor switching element using silicon as a semiconductor material, and the silicon A third semiconductor switching element formed of a second semiconductor material having a wider band gap, a fourth semiconductor switching element formed of the second semiconductor material, and a first semiconductor switching element of the first semiconductor switching element. A first connection conductor connecting the first input / output terminal and the first input / output terminal of the third semiconductor switching element; the first input / output terminal of the second semiconductor switching element; A second connection conductor connecting the first input / output end of the semiconductor switching element; the second input / output end of the first semiconductor switching element; and the second semiconductor switch. A third connection conductor for connecting the second input / output terminal of the etching element; a second input / output terminal of the third semiconductor switching element; and a second input / output terminal of the fourth semiconductor switching element. A fourth connection conductor connecting the first connection conductor, a first external input / output terminal connected to the first connection conductor, and a second external input / output terminal connected to the second connection conductor A first external output / input terminal connected to the third connection conductor, a second external output / input terminal connected to the fourth connection conductor, and the first semiconductor switching A first external control terminal connected to the control end of the element or / and the second semiconductor switching element, and a control end of the fourth semiconductor switching element or / and the third semiconductor switching element. Second external control end Bet to adopt means that are implemented in one piece.
本発明では、第２の解決手段として、上記第１の解決手段において、前記第１〜第４の半導体スイッチング素子のいずれかはトランジスタであり、前記トランジスタの一部あるいは全部には、同一の半導体材料の保護用ダイオードが備えられる、という手段を採用する。 In the present invention, as a second solution, in the first solution, any one of the first to fourth semiconductor switching elements is a transistor, and a part or all of the transistors include the same semiconductor. The means that a protective diode for the material is provided is adopted.
本発明では、第３の解決手段として、上記第１または第２の解決手段において、前記第１の半導体スイッチング素子は、トランジスタあるいはダイオードであり、前記第２の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、前記第３の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、前記第４の半導体スイッチング素子は、トランジスタあるいはダイオードである、という手段を採用する。 In the present invention, as a third solution, in the first or second solution, the first semiconductor switching element is a transistor or a diode, and the second semiconductor switching element is a diode or a transistor. The third semiconductor switching element is a diode or a transistor, and the fourth semiconductor switching element is a transistor or a diode.
本発明では、第４の解決手段として、上記第３の解決手段において、前記ダイオードは、トランジスタのベースをダイオードとして機能するように接続したものである、という手段を採用する。 In the present invention, as a fourth solving means, in the third solving means, a means is adopted in which the base of the transistor is connected so as to function as a diode.
本発明では、第５の解決手段として、上記第１〜第４のいずれかの解決手段において、一端が前記第１の接続導体に接続され、かつ、他端が前記第２の接続導体に接続されたコンデンサをさらに備える、という手段を採用する。 In the present invention, as a fifth solving means, in one of the first to fourth solving means, one end is connected to the first connection conductor and the other end is connected to the second connection conductor. A means of further including a capacitor is adopted.
本発明では、第６の解決手段として、上記第１〜第５のいずれかの解決手段において、前記第２の半導体材料は、炭化ケイ素半導体あるいは窒化ガリウム半導体である、という手段を採用する。 In the present invention, as a sixth solving means, in any one of the first to fifth solving means, the second semiconductor material is a silicon carbide semiconductor or a gallium nitride semiconductor.
本発明によれば、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することが可能な半導体パワーモジュールの提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor power module which can reduce the switching loss in a switching leg with many switching frequency compared with the past can be provided.
以下、図面を参照して、本発明の第１〜第３実施形態について説明する。
〔第１実施形態〕
第１実施形態に係る半導体パワーモジュールは、図１（ａ）に示すように、絶縁基板Ｐ、正極導体パターンＨ１、負極導体パターンＨ２、第１出力導体パターンＨ３ａ、第１出力ワイヤＨ３ｂ、第２出力導体パターンＨ４ａ、第２出力ワイヤＨ４ｂ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ１、シリコンダイオードＤ１、ショットキーダイオードＤ２、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタＱ２、正極端子Ｔ１、負極端子Ｔ２、第１出力端子Ｔ３、第２出力端子Ｔ４、第１ゲート導体パターンＨ５ａ、第１ゲートワイヤＨ５ｂ、第２ゲート導体パターンＨ６ａ、第２ゲートワイヤＨ６ｂ、第１負極ワイヤＨ７及び第２負極ワイヤＨ８を備えている。
Hereinafter, first to third embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
As shown in FIG. 1A, the semiconductor power module according to the first embodiment includes an insulating substrate P, a positive conductor pattern H1, a negative conductor pattern H2, a first output conductor pattern H3a, a first output wire H3b, and a second. Output conductor pattern H4a, second output wire H4b, IGBT (Insulated Gate Bipolar Transistor) Q1, silicon diode D1, Schottky diode D2, MOS (Metal-Oxide-Semiconductor) transistor Q2, positive terminal T1, negative terminal T2, first An output terminal T3, a second output terminal T4, a first gate conductor pattern H5a, a first gate wire H5b, a second gate conductor pattern H6a, a second gate wire H6b, a first negative electrode wire H7, and a second negative electrode wire H8 are provided. Yes.
絶縁基板Ｐは、所定の絶縁材から形成された矩形かつ所定厚の板材であり、一面（表面）に上述した各部材が装着されている。すなわち、第１実施形態に係る半導体パワーモジュールは、上述した各部材が一体に実装された１つの電子部品である。なお、図示しないが、絶縁基板Ｐの裏面には絶縁基板Ｐと略同一形状のベースプレートが密着状態で装着されている。このベースプレートは、上述した各チップ（半導体チップ）が発する熱を気中に放熱するための放熱部材である。なお、このようなベースプレートには、必要に応じてヒートシンクが装着され、放熱性能の向上が図られる。 The insulating substrate P is a rectangular plate material having a predetermined thickness formed from a predetermined insulating material, and each member described above is mounted on one surface (front surface). That is, the semiconductor power module according to the first embodiment is one electronic component in which the above-described members are integrally mounted. Although not shown, a base plate having substantially the same shape as that of the insulating substrate P is attached to the back surface of the insulating substrate P in a close contact state. The base plate is a heat radiating member for radiating heat generated by each chip (semiconductor chip) described above into the air. In addition, a heat sink is attached to such a base plate as necessary, and the heat dissipation performance is improved.
正極導体パターンＨ１は、絶縁基板Ｐにおける４辺のうち、１辺に沿って設けられた長方形の金属板あるいは金属箔である。この正極導体パターンＨ１は、長辺の一方が絶縁基板Ｐの１辺に沿うように、上記絶縁基板Ｐの表面に接着剤等を用いて貼り合わされている。このような正極導体パターンＨ１は、本発明における第１の接続導体に相当する。 The positive electrode conductor pattern H1 is a rectangular metal plate or metal foil provided along one side of the four sides of the insulating substrate P. The positive electrode conductor pattern H1 is bonded to the surface of the insulating substrate P using an adhesive or the like so that one of the long sides is along one side of the insulating substrate P. Such a positive electrode conductor pattern H1 corresponds to the first connection conductor in the present invention.
負極導体パターンＨ２は、上記１辺に並行する他辺に沿って設けられた長方形の金属板あるいは金属箔である。この負極導体パターンＨ２は、長辺の一方が絶縁基板Ｐの他辺に沿うように、上記絶縁基板Ｐの表面に接着剤等を用いて貼り合わされている。このような負極導体パターンＨ２は、本発明における第２の接続導体に相当する。 The negative electrode conductor pattern H2 is a rectangular metal plate or metal foil provided along the other side parallel to the one side. The negative electrode conductor pattern H2 is bonded to the surface of the insulating substrate P using an adhesive or the like so that one of the long sides is along the other side of the insulating substrate P. Such a negative electrode conductor pattern H2 corresponds to the second connection conductor in the present invention.
第１出力導体パターンＨ３ａは、正極導体パターンＨ１と負極導体パターンＨ２との間に、正極導体パターンＨ１及び負極導体パターンＨ２と所定の間隔を設けて配置された金属板あるいは金属箔である。この第１出力導体パターンＨ３ａは、正極導体パターンＨ１及び負極導体パターンＨ２とは電気的に絶縁された状態で絶縁基板Ｐの表面に貼り合わされている。 The first output conductor pattern H3a is a metal plate or a metal foil that is disposed between the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2 with a predetermined distance from the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2. The first output conductor pattern H3a is bonded to the surface of the insulating substrate P in a state of being electrically insulated from the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2.
第２出力導体パターンＨ４ａは、正極導体パターンＨ１と負極導体パターンＨ２との間、かつ、第１出力導体パターンＨ３ａに隣接するように配置された金属板あるいは金属箔である。この第２出力導体パターンＨ４ａは、正極導体パターンＨ１、負極導体パターンＨ２及び第１出力導体パターンＨ３ａと所定の間隔を設けた状態で、つまり正極導体パターンＨ１、負極導体パターンＨ２及び第１出力導体パターンＨ３ａと電気的に絶縁された状態で絶縁基板Ｐの表面に貼り合わされている。 The second output conductor pattern H4a is a metal plate or metal foil that is disposed between the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2 and adjacent to the first output conductor pattern H3a. The second output conductor pattern H4a is in a state of being spaced apart from the positive conductor pattern H1, the negative conductor pattern H2, and the first output conductor pattern H3a, that is, the positive conductor pattern H1, the negative conductor pattern H2, and the first output conductor. It is bonded to the surface of the insulating substrate P while being electrically insulated from the pattern H3a.
ＩＧＢＴＱ１は、シリコンを半導体材料とするシリコン半導体素子であり、コレクタ（第１の入出力端）が正極導体パターンＨ１に接触する状態で正極導体パターンＨ１上に設けられている。このＩＧＢＴＱ１は、本発明における第１の半導体スイッチング素子に相当する。このようなＩＧＢＴＱ１（シリコン半導体素子）は、例えば３０２[Ｋ]におけるバンドギャップが約１．１１[ｅＶ]である。 The IGBT Q1 is a silicon semiconductor element using silicon as a semiconductor material, and is provided on the positive electrode conductor pattern H1 in a state where the collector (first input / output end) is in contact with the positive electrode conductor pattern H1. The IGBT Q1 corresponds to the first semiconductor switching element in the present invention. Such an IGBT Q1 (silicon semiconductor element) has a band gap of about 1.11 [eV] at, for example, 302 [K].
シリコンダイオードＤ１は、シリコンを半導体材料とするシリコン半導体素子であり、カソード（第２の入出力端）が第１出力導体パターンＨ３ａに接触する状態で第１出力導体パターンＨ３ａ上に設けられている。このシリコンダイオードＤ１は、本発明における第２の半導体スイッチング素子に相当する。このようなシリコンダイオードＤ１（シリコン半導体素子）は、上述したＩＧＢＴＱ１と同様に、３０２[Ｋ]におけるシリコンのバンドギャップが約１．１１[ｅＶ]である。 The silicon diode D1 is a silicon semiconductor element using silicon as a semiconductor material, and is provided on the first output conductor pattern H3a so that the cathode (second input / output end) is in contact with the first output conductor pattern H3a. . This silicon diode D1 corresponds to the second semiconductor switching element in the present invention. Such a silicon diode D1 (silicon semiconductor element) has a silicon band gap of about 1.11 [eV] at 302 [K], similarly to the above-described IGBT Q1.
ショットキーダイオードＤ２は、炭化ケイ素を半導体材料とする炭化ケイ素半導体素子であり、カソード（第１の入出力端）が正極導体パターンＨ１に接触する状態で正極導体パターンＨ１上に設けられている。このショットキーダイオードＤ２は、本発明における第３の半導体スイッチング素子に相当する。 The Schottky diode D2 is a silicon carbide semiconductor element using silicon carbide as a semiconductor material, and is provided on the positive electrode conductor pattern H1 in a state where the cathode (first input / output terminal) is in contact with the positive electrode conductor pattern H1. The Schottky diode D2 corresponds to the third semiconductor switching element in the present invention.
上記炭化ケイ素半導体は、シリコンよりもバンドギャップが広い化合物半導体の一種である。このような炭化ケイ素半導体を半導体材料（第２の半導体材料）とするショットキーダイオードＤ２（炭化ケイ素半導体素子）は、例えば３０２[Ｋ]におけるバンドギャップが約２．８６[ｅＶ]である。すなわち、ショットキーダイオードＤ２のバンドギャップは、ＩＧＢＴＱ１及びシリコンダイオードＤ１のバンドギャップよりも大幅に広い。 The silicon carbide semiconductor is a kind of compound semiconductor having a wider band gap than silicon. Such a Schottky diode D2 (silicon carbide semiconductor element) using a silicon carbide semiconductor as a semiconductor material (second semiconductor material) has, for example, a band gap of about 2.86 [eV] at 302 [K]. That is, the band gap of the Schottky diode D2 is significantly wider than the band gap of the IGBT Q1 and the silicon diode D1.
ＭＯＳトランジスタＱ２は、炭化ケイ素を半導体材料（第２の半導体材料）とする炭化ケイ素半導体素子であり、ドレイン（第２の入出力端）が第２出力導体パターンＨ４ａ１に接触する状態で第２出力導体パターンＨ４ａ１上に設けられている。このＭＯＳトランジスタＱ２は、本発明における第４の半導体スイッチング素子に相当する。 The MOS transistor Q2 is a silicon carbide semiconductor element using silicon carbide as a semiconductor material (second semiconductor material), and has a second output in a state where the drain (second input / output terminal) is in contact with the second output conductor pattern H4a1. It is provided on the conductor pattern H4a1. The MOS transistor Q2 corresponds to the fourth semiconductor switching element in the present invention.
すなわち、ＭＯＳトランジスタＱ２のバンドギャップは、上述したショットキーダイオードＤ２と同様に３０２[Ｋ]において約２．８６[ｅＶ]であり、ＩＧＢＴＱ１及びシリコンダイオードＤ１のバンドギャップよりも大幅に広い。 That is, the band gap of the MOS transistor Q2 is about 2.86 [eV] at 302 [K] similarly to the Schottky diode D2 described above, and is significantly wider than the band gap of the IGBT Q1 and the silicon diode D1.
ここで、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のコレクタ（第１の入出力端）とショットキーダイオードＤ２（第３の半導体スイッチング素子）のカソード（第１の入出力端）とは、正極導体パターンＨ１によって接続されている。すなわち、上記正極導体パターンＨ１は、本願発明における第１の接続導体に相当する。また、シリコンダイオードＤ１（第２の半導体スイッチング素子）のアノード（第１の入出力端）とＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のソース（第１の入出力端）とは、負極導体パターンＨ２によって接続されている。すなわち、上記負極導体パターンＨ２は、本発明における第２の接続導体に相当する。 Here, the collector (first input / output terminal) of the IGBT Q1 (first semiconductor switching element) and the cathode (first input / output terminal) of the Schottky diode D2 (third semiconductor switching element) are a positive conductor. They are connected by the pattern H1. That is, the positive electrode conductor pattern H1 corresponds to the first connection conductor in the present invention. The anode (first input / output terminal) of the silicon diode D1 (second semiconductor switching element) and the source (first input / output terminal) of the MOS transistor Q2 (fourth semiconductor switching element) are a negative conductor. They are connected by the pattern H2. That is, the negative electrode conductor pattern H2 corresponds to the second connection conductor in the present invention.
正極端子Ｔ１は、図示しない外部電源の正極端子との接続用に設けられた電源入力端子であり、正極導体パターンＨ１と接触する状態つまり正極導体パターンＨ１と電気的に接続された状態で正極導体パターンＨ１上に設けられている。この正極端子Ｔ１は、本発明における第１の外部用入力／出力端子に相当する。 The positive electrode terminal T1 is a power supply input terminal provided for connection to a positive electrode terminal of an external power source (not shown), and is in a state where it is in contact with the positive electrode conductor pattern H1, that is, a state where it is electrically connected to the positive electrode conductor pattern H1. It is provided on the pattern H1. The positive terminal T1 corresponds to a first external input / output terminal in the present invention.
負極端子Ｔ２は、上記外部電源の負極端子との接続用に設けられた電源入力端子であり、負極導体パターンＨ２と接触する状態つまり負極導体パターンＨ２と電気的に接続された状態で負極導体パターンＨ２上に設けられている。このような負極端子Ｔ２は、本発明における第２の外部用入力／出力端子に相当する。 The negative electrode terminal T2 is a power input terminal provided for connection to the negative electrode terminal of the external power supply, and is in a state of being in contact with the negative electrode conductor pattern H2, that is, in a state of being electrically connected to the negative electrode conductor pattern H2. It is provided on H2. Such a negative terminal T2 corresponds to a second external input / output terminal in the present invention.
第１出力端子Ｔ３は、図示しない外部負荷との接続用に設けられた一方の出力端子であり、第１出力導体パターンＨ３ａと接触する状態つまり第１出力導体パターンＨ３ａと電気的に接続された状態で第１出力導体パターンＨ３ａ上に設けられている。このような第１出力端子Ｔ３は、本発明における第１の外部用出力／入力端子に相当する。 The first output terminal T3 is one output terminal provided for connection to an external load (not shown), and is in contact with the first output conductor pattern H3a, that is, electrically connected to the first output conductor pattern H3a. In a state, it is provided on the first output conductor pattern H3a. Such a first output terminal T3 corresponds to the first external output / input terminal in the present invention.
第２出力端子Ｔ４は、図示しない外部負荷との接続用に設けられた他方の出力端子であり、第２出力導体パターンＨ４ａと接触する状態つまり第２出力導体パターンＨ４ａと電気的に接続された状態で第２出力導体パターンＨ４ａ上に設けられている。このような第２出力端子Ｔ４は、本発明における第２の外部用出力／入力端子に相当する。 The second output terminal T4 is the other output terminal provided for connection to an external load (not shown), and is in contact with the second output conductor pattern H4a, that is, electrically connected to the second output conductor pattern H4a. In the state, it is provided on the second output conductor pattern H4a. Such a second output terminal T4 corresponds to a second external output / input terminal in the present invention.
第１ゲート導体パターンＨ５ａは、絶縁基板Ｐにおける４辺のうち、正極導体パターンＨ１及び負極導体パターンＨ２が沿う２辺に直交する２辺のうち、一方の辺に沿って設けられた帯状の金属板あるいは金属箔である。この第１ゲート導体パターンＨ５ａは、上記一方の辺に沿うように上記絶縁基板Ｐの表面に貼り合わされている。このような第１ゲート導体パターンＨ５ａは、本発明における第１の外部用制御端子に相当する。 The first gate conductor pattern H5a is a band-shaped metal provided along one of two sides perpendicular to the two sides along which the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2 along the four sides of the insulating substrate P. It is a plate or metal foil. The first gate conductor pattern H5a is bonded to the surface of the insulating substrate P along the one side. Such a first gate conductor pattern H5a corresponds to a first external control terminal in the present invention.
第２ゲート導体パターンＨ６ａは、絶縁基板Ｐにおける４辺のうち、正極導体パターンＨ１及び負極導体パターンＨ２が沿う２辺に直交する２辺のうち、他方の辺に沿って設けられた帯状の金属板あるいは金属箔である。この第２ゲート導体パターンＨ６ａは、上記他方の辺に沿うように上記絶縁基板Ｐの表面に貼り合わされている。このような第２ゲート導体パターンＨ６ａは、本発明における第２の外部用制御端子に相当する。 The second gate conductor pattern H6a is a band-shaped metal provided along the other side of the two sides orthogonal to the two sides along which the positive electrode conductor pattern H1 and the negative electrode conductor pattern H2 along the four sides of the insulating substrate P. It is a plate or metal foil. The second gate conductor pattern H6a is bonded to the surface of the insulating substrate P along the other side. Such a second gate conductor pattern H6a corresponds to a second external control terminal in the present invention.
第１出力ワイヤＨ３ｂは、ＩＧＢＴＱ１のエミッタを第１出力導体パターンＨ３ａに接続する金属ワイヤである。上記第１出力導体パターンＨ３ａ及び第１出力ワイヤＨ３ｂは、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のエミッタ（第２の入出力端）とシリコンダイオードＤ１（第２の半導体スイッチング素子）のカソード（第２の入出力端）とを接続するものであり、本願発明における第３の接続導体に相当する。 The first output wire H3b is a metal wire that connects the emitter of the IGBT Q1 to the first output conductor pattern H3a. The first output conductor pattern H3a and the first output wire H3b are formed by the emitter (second input / output terminal) of the IGBT Q1 (first semiconductor switching element) and the cathode (second output) of the silicon diode D1 (second semiconductor switching element). 2 input / output ends) and corresponds to the third connection conductor in the present invention.
第２出力ワイヤＨ４ｂは、ショットキーダイオードＤ２のアノードを第２出力導体パターンＨ４ａに接続する金属ワイヤである。上記第２出力導体パターンＨ４ａ及び第２出力ワイヤＨ４ｂは、ショットキーダイオードＤ２（第３の半導体スイッチング素子）のアノード（第２の入出力端）とＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のドレイン（第２の入出力端）とを接続するものであり、本願発明における第４の接続導体に相当する。 The second output wire H4b is a metal wire that connects the anode of the Schottky diode D2 to the second output conductor pattern H4a. The second output conductor pattern H4a and the second output wire H4b are connected to the anode (second input / output terminal) of the Schottky diode D2 (third semiconductor switching element) and the MOS transistor Q2 (fourth semiconductor switching element). The drain is connected to the second input / output terminal and corresponds to the fourth connection conductor in the present invention.
第１ゲートワイヤＨ５ｂは、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のゲート（制御端）と第１ゲート導体パターンＨ５ａを第１ゲート導体パターンＨ５ａに接続する金属ワイヤである。上記第１ゲート導体パターンＨ５ａ及び第１ゲートワイヤＨ５ｂは、本発明における第１の外部用制御端子に相当する。 The first gate wire H5b is a metal wire that connects the gate (control end) of the IGBT Q1 (first semiconductor switching element) and the first gate conductor pattern H5a to the first gate conductor pattern H5a. The first gate conductor pattern H5a and the first gate wire H5b correspond to the first external control terminal in the present invention.
第２ゲートワイヤＨ６ｂは、ＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のゲート（制御端）を第２ゲート導体パターンＨ６ａに接続する金属ワイヤである。上記第２ゲート導体パターンＨ６ａ及び第２ゲートワイヤＨ６ｂは、本発明における第２の外部用制御端子に相当する。 The second gate wire H6b is a metal wire that connects the gate (control end) of the MOS transistor Q2 (fourth semiconductor switching element) to the second gate conductor pattern H6a. The second gate conductor pattern H6a and the second gate wire H6b correspond to a second external control terminal in the present invention.
第１負極ワイヤＨ７は、シリコンダイオードＤ１のアノードを負極導体パターンＨ２に接続する金属ワイヤである。第２負極ワイヤＨ８は、ＭＯＳトランジスタＱ２のソースを負極導体パターンＨ２に接続する金属ワイヤである。このような第１負極ワイヤＨ７、第２負極ワイヤＨ８及び負極導体パターンＨ２は、本発明における第２の接続導体に相当する。 The first negative electrode wire H7 is a metal wire that connects the anode of the silicon diode D1 to the negative electrode conductor pattern H2. The second negative wire H8 is a metal wire that connects the source of the MOS transistor Q2 to the negative conductor pattern H2. Such first negative electrode wire H7, second negative electrode wire H8, and negative electrode conductor pattern H2 correspond to the second connection conductor in the present invention.
このようにレイアウトされた半導体パワーモジュールは、全体として図１（ｂ）に示すＨ型ブリッジ回路（電力変換回路）を構成している。この図１（ｂ）に示すように、半導体パワーモジュールに実装されている４つの半導体スイッチング素子のうち、ＩＧＢＴＱ１及びシリコンダイオードＤ１は、Ｈ型ブリッジ回路の左レグＮを構成し、ショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、Ｈ型ブリッジ回路の右レグＭを構成している。 The semiconductor power module laid out in this way constitutes an H-type bridge circuit (power conversion circuit) shown in FIG. 1B as a whole. As shown in FIG. 1B, among the four semiconductor switching elements mounted on the semiconductor power module, the IGBT Q1 and the silicon diode D1 constitute the left leg N of the H-type bridge circuit, and the Schottky diode D2 The MOS transistor Q2 constitutes the right leg M of the H-type bridge circuit.
また、ＩＧＢＴＱ１及びシリコンダイオードＤ１のうち、ＩＧＢＴＱ１は左レグＮの上アームを構成し、シリコンダイオードＤ１は左レグＮの下アームを構成している。また、ショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のうち、ショットキーダイオードＤ２は右レグＭの上アームを構成し、ＭＯＳトランジスタＱ２は、右レグＭの下アームを構成している。 Of the IGBT Q1 and the silicon diode D1, the IGBT Q1 constitutes the upper arm of the left leg N, and the silicon diode D1 constitutes the lower arm of the left leg N. Of the Schottky diode D2 and the MOS transistor Q2, the Schottky diode D2 constitutes the upper arm of the right leg M, and the MOS transistor Q2 constitutes the lower arm of the right leg M.
すなわち、本実施形態に係る半導体パワーモジュールは、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１がシリコンを半導体材料とするシリコン半導体素子であり、これに対して右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、シリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とする炭化ケイ素半導体素子である。 That is, in the semiconductor power module according to the present embodiment, the IGBT Q1 and the silicon diode D1 constituting the left leg N are silicon semiconductor elements using silicon as a semiconductor material, whereas the Schottky diode D2 constituting the right leg M is provided. The MOS transistor Q2 is a silicon carbide semiconductor element using silicon carbide having a wider band gap than silicon as a semiconductor material.
このような半導体パワーモジュール（Ｈ型ブリッジ回路）は、例えば三相ＳＲモータを駆動するモータ駆動回路に適用される。このモータ駆動回路は、三相ＳＲモータにおける各相のステータ巻線に対応して３つの半導体パワーモジュール（Ｈ型ブリッジ回路）を備え、各正極端子Ｔ１に外部電源の正極端子を接続すると共に各負極端子Ｔ２に外部電源の負極端子を接続したものである。 Such a semiconductor power module (H-type bridge circuit) is applied to, for example, a motor drive circuit that drives a three-phase SR motor. This motor drive circuit includes three semiconductor power modules (H-type bridge circuits) corresponding to the stator windings of each phase in a three-phase SR motor, and connects each positive electrode terminal T1 with a positive electrode terminal of an external power source. The negative terminal of the external power source is connected to the negative terminal T2.
このモータ駆動回路は、各半導体パワーモジュールの第１出力端子Ｔ３が各相のステータ巻線の一端にそれぞれ接続されると共に各半導体パワーモジュールの第２出力端子Ｔ４が各相のステータ巻線の他端にそれぞれ接続され、専用のモータ制御装置によって各半導体パワーモジュールが制御されることによって駆動電流（モータ電流）を三相ＳＲモータの各ステータ巻線に供給する。 In this motor drive circuit, the first output terminal T3 of each semiconductor power module is connected to one end of the stator winding of each phase, and the second output terminal T4 of each semiconductor power module is connected to the stator winding of each phase. Each of the semiconductor power modules is connected to each end, and each semiconductor power module is controlled by a dedicated motor controller, so that a drive current (motor current) is supplied to each stator winding of the three-phase SR motor.
すなわち、上記モータ制御装置は、３つの半導体パワーモジュール（Ｈ型ブリッジ回路）のＩＧＢＴＱ１及びＭＯＳトランジスタＱ２のゲート電圧を設定する制御信号（ゲート信号）を各半導体パワーモジュールに供給することにより、各半導体パワーモジュールを制御する。そして、モータ駆動回路は、上記ゲート信号に基づいて各半導体パワーモジュールのＩＧＢＴＱ１及びＭＯＳトランジスタＱ２がＯＮ／ＯＦＦすることにより、外部電源から供給された直流電力を各相のステータ巻線に給電するパルス状のモータ電流に変換する。 That is, the motor control device supplies each semiconductor power module with a control signal (gate signal) for setting the gate voltage of the IGBT Q1 and the MOS transistor Q2 of the three semiconductor power modules (H-type bridge circuit). Control the power module. Then, the motor drive circuit turns on / off the IGBT Q1 and the MOS transistor Q2 of each semiconductor power module based on the gate signal, thereby supplying a DC power supplied from an external power source to the stator windings of each phase. To the motor current.
３つの半導体パワーモジュール（Ｈ型ブリッジ回路）は、動作タイミングが異なるものの、基本的に同じ動作をする。図２は、１つの半導体パワーモジュール（Ｈ型ブリッジ回路）の動作を示す波形図である。モータ制御装置は、ＩＧＢＴＱ１に対するゲート信号として図２の下から２段目に示すＱ１ゲート信号を生成し、またＭＯＳトランジスタＱ２に対するゲート信号として図２の最下段に示すＱ２ゲート信号を生成する。 Although the three semiconductor power modules (H-type bridge circuits) have different operation timings, they basically perform the same operation. FIG. 2 is a waveform diagram showing the operation of one semiconductor power module (H-type bridge circuit). The motor control device generates a Q1 gate signal shown at the second stage from the bottom of FIG. 2 as a gate signal for the IGBT Q1, and generates a Q2 gate signal shown at the bottom stage of FIG. 2 as a gate signal for the MOS transistor Q2.
これに対して、半導体パワーモジュール（Ｈ型ブリッジ回路）のＩＧＢＴＱ１は、上記Ｑ１ゲート信号に基づいてＯＮ／ＯＦＦし、またＭＯＳトランジスタＱ２はＱ２ゲート信号に基づいてＯＮ／ＯＦＦする。この結果、三相ＳＲモータＭのＡ相巻線Ｌａには、図２の下から３段目に示すモータ電圧が印加され、よってモータ電圧には図２の最上段に示すモータ電流が通電される。 On the other hand, the IGBT Q1 of the semiconductor power module (H-type bridge circuit) is turned on / off based on the Q1 gate signal, and the MOS transistor Q2 is turned on / off based on the Q2 gate signal. As a result, the motor voltage shown in the third stage from the bottom of FIG. 2 is applied to the A-phase winding La of the three-phase SR motor M, so that the motor current shown in the uppermost stage of FIG. The
すなわち、モータ電流は、ロータの回転角θｏｎでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＮする、つまり動作モードがモード１（正電圧モード）となることによって立ち上がる。そして、モータ電流は、ＭＯＳトランジスタＱ２がＯＮ／ＯＦＦを繰り返す、つまり一定期間に亘ってモード２（還流モード）とモード１（正電圧モード）を繰り返すことによって目標電流Ｉｒｅｆを維持する。そして、モータ電流は、回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＦＦする、つまり動作モードがモード３（負電圧モード）になることによって立ち下る。 That is, the motor current rises when both the IGBT Q1 and the MOS transistor Q2 are turned on at the rotor rotation angle θ on , that is, the operation mode is mode 1 (positive voltage mode). The motor current maintains the target current I ref by repeating ON / OFF of the MOS transistor Q2, that is, repeating mode 2 (reflux mode) and mode 1 (positive voltage mode) over a certain period. The motor current falls when both the IGBT Q1 and the MOS transistor Q2 are turned OFF at the rotation angle θ off , that is, when the operation mode is mode 3 (negative voltage mode).
ここで、ＩＧＢＴＱ１は回転角θｏｎから回転角θｏｆｆまでの期間においてＯＮ状態を維持するが、ＭＯＳトランジスタＱ２は、当該期間においてＯＮ／ＯＦＦを繰り返す。また、シリコンダイオードＤ１は上記期間においてＯＦＦ状態を維持し、ショットキーダイオードＤ２は、ＭＯＳトランジスタＱ２のＯＮ／ＯＦＦに連動してＯＦＦ／ＯＮを繰り返す。 Here, the IGBT Q1 maintains the ON state during the period from the rotation angle θ on to the rotation angle θ off, but the MOS transistor Q2 repeats ON / OFF during the period. In addition, the silicon diode D1 maintains the OFF state during the above period, and the Schottky diode D2 repeats OFF / ON in conjunction with the ON / OFF of the MOS transistor Q2.
すなわち、ステータ巻線への１回のモータ電流の通電に際して、右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のスイッチング回数は、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１のスイッチング回数よりも多い。第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）において、右レグＭは、スイッチング回数が多い方のスイッチングレグであり、左レグＮはスイッチング回数が少ない方のスイッチングレグである。 That is, when the motor current is supplied to the stator winding once, the number of switching times of the Schottky diode D2 and the MOS transistor Q2 constituting the right leg M is based on the number of switching times of the IGBT Q1 and the silicon diode D1 constituting the left leg N. There are also many. In the semiconductor power module (H-type bridge circuit) according to the first embodiment, the right leg M is the switching leg with the higher switching frequency, and the left leg N is the switching leg with the lower switching frequency.
従来のように左レグ及び右レグを同一の半導体材料から形成された同一のパワートランジスタ及びパワーダイオードから構成した場合、右レグにおけるスイッチング損失及び当該スイッチング損失に起因する発熱は左レグにおけるスイッチング損失及び発熱よりも大幅に大きくなる。 When the left leg and the right leg are composed of the same power transistor and power diode formed of the same semiconductor material as in the prior art, the switching loss in the right leg and the heat generated by the switching loss are the switching loss in the left leg and Significantly greater than fever.
これに対して第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）では、右レグＭは、左レグＮのＩＧＢＴＱ１及びシリコンダイオードＤ１の半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードＤ２及びＭＯＳトランジスタＱ２で構成されているので、スイッチング損失及び発熱がシリコンを半導体材料する半導体スイッチング素子を用いた場合よりも大幅に抑制される。 On the other hand, in the semiconductor power module (H-type bridge circuit) according to the first embodiment, the right leg M is made of silicon carbide having a wider band gap than silicon that is a semiconductor material of the IGBT Q1 and the silicon diode D1 of the left leg N. Since it is composed of the Schottky diode D2 and the MOS transistor Q2 which are semiconductor materials, switching loss and heat generation are greatly suppressed as compared with the case where a semiconductor switching element using silicon as a semiconductor material is used.
したがって、第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）によれば、ＳＲモータの駆動回路に適用した場合において、右レグＭつまりスイッチング回数の多い方のスイッチングレグにおけるスイッチング損失及び発熱を従来よりも低減することができる。 Therefore, according to the semiconductor power module (H-type bridge circuit) according to the first embodiment, when applied to the driving circuit of the SR motor, the switching loss and heat generation in the right leg M, that is, the switching leg having the larger number of switchings are reduced. This can be reduced as compared with the prior art.
なお、第１実施形態に係る半導体パワーモジュールには、図３に示すような変形例が考えられる。すなわち、この変形例に係る半導体パワーモジュールは、図３（ａ）に示すように、正極導体パターンＨ１上にＩＧＢＴＱ１に加えて第２のシリコンダイオードＤ３を設け、当該第２のシリコンダイオードＤ３と第１出力導体パターンＨ３ａとを第３出力ワイヤＨ９で接続したものである。上記第２のシリコンダイオードＤ３は、カソードが正極導体パターンＨ１と接触する状態で正極導体パターンＨ１上に設けられている。 Note that the semiconductor power module according to the first embodiment may be modified as shown in FIG. That is, in the semiconductor power module according to this modification, as shown in FIG. 3A, a second silicon diode D3 is provided on the positive electrode conductor pattern H1 in addition to the IGBT Q1, and the second silicon diode D3 and the second silicon diode D3 One output conductor pattern H3a is connected by a third output wire H9. The second silicon diode D3 is provided on the positive electrode conductor pattern H1 with the cathode in contact with the positive electrode conductor pattern H1.
また、この変形例に係る半導体パワーモジュールは、図３（ｂ）に示すように、ＩＧＢＴＱ１に当該ＩＧＢＴＱ１を保護するための第２のシリコンダイオードＤ３（保護用ダイオード）を並列接続したものである。すなわち、第２のシリコンダイオードＤ３は、カソードがＩＧＢＴＱ１のコレクタに接続され、アノードがＩＧＢＴＱ１のエミッタに接続されており、逆方向電圧からＩＧＢＴＱ１を保護する。 Further, as shown in FIG. 3B, the semiconductor power module according to this modification is obtained by connecting a second silicon diode D3 (protective diode) for protecting the IGBT Q1 in parallel to the IGBT Q1. That is, the second silicon diode D3 has a cathode connected to the collector of the IGBT Q1 and an anode connected to the emitter of the IGBT Q1, and protects the IGBT Q1 from a reverse voltage.
すなわち、この変形例に係る半導体パワーモジュールは、左レグＮｐがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１及び第２のシリコンダイオードＤ３から構成され、これに対して右レグＭが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されている。したがって、このような変形例に係る半導体パワーモジュールによれば、右レグＭにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１を逆方向電圧からから保護することができるので、信頼性を向上させることができる。 That is, in the semiconductor power module according to this modification, the left leg Np is composed of the IGBT Q1, which is a silicon semiconductor element, the silicon diode D1, and the second silicon diode D3, while the right leg M is a silicon carbide semiconductor element. A Schottky diode D2 and a MOS transistor Q2 are included. Therefore, according to the semiconductor power module according to such a modification, not only can the switching loss and heat generation in the right leg M be reduced as compared with the prior art, but also the IGBT Q1 can be protected from the reverse voltage. Reliability can be improved.
〔第２実施形態〕
次に、第２実施形態について、図４を参照して説明する。
第２実施形態に係る半導体パワーモジュールは、図４（ａ）に示すように、第１実施形態に係る半導体パワーモジュールにおいて、ＩＧＢＴＱ１とシリコンダイオードＤ１とを入れ替えると共にショットキーダイオードＤ２とＭＯＳトランジスタＱ２とを入れ替えたものである。
[Second Embodiment]
Next, a second embodiment will be described with reference to FIG.
As shown in FIG. 4A, the semiconductor power module according to the second embodiment is the same as the semiconductor power module according to the first embodiment, except that the IGBT Q1 and the silicon diode D1 are replaced, and the Schottky diode D2 and the MOS transistor Q2 are replaced. Is replaced.
すなわち、第２実施形態に係る半導体パワーモジュールでは、シリコンダイオードＤ１及びＭＯＳトランジスタＱ２が正極導体パターンＨ１上に設けられ、ＩＧＢＴＱ１が第１出力導体パターンＨ３ａ上に設けられ、ショットキーダイオードＤ２が第２出力導体パターンＨ４ａ上に設けられる。 That is, in the semiconductor power module according to the second embodiment, the silicon diode D1 and the MOS transistor Q2 are provided on the positive conductor pattern H1, the IGBT Q1 is provided on the first output conductor pattern H3a, and the Schottky diode D2 is the second. Provided on the output conductor pattern H4a.
このように各部材がレイアウトされた第２実施形態に係る半導体パワーモジュールは、図４（ｂ）に示すように、第１実施形態に係る半導体パワーモジュールにおいて、ＩＧＢＴＱ１とシリコンダイオードＤ１とが入れ替えられ、かつ、ショットキーダイオードＤ２とＭＯＳトランジスタＱ２とが入れ替えられた回路構成を備える。すなわち、この半導体パワーモジュールは、左レグＮｑの上アームがシリコンダイオードＤ１で、また下アームがＩＧＢＴＱ１で構成されており、右レグＭｑの上アームがＭＯＳトランジスタＱ２で、また下アームがショットキーダイオードＤ２で構成されている。 As shown in FIG. 4B, the semiconductor power module according to the second embodiment in which the respective members are laid out in this way is replaced with IGBT Q1 and silicon diode D1 in the semiconductor power module according to the first embodiment. And a circuit configuration in which the Schottky diode D2 and the MOS transistor Q2 are interchanged. That is, in this semiconductor power module, the upper arm of the left leg Nq is composed of a silicon diode D1, the lower arm is composed of an IGBT Q1, the upper arm of the right leg Mq is a MOS transistor Q2, and the lower arm is a Schottky diode. It is composed of D2.
このような第２実施形態に係る半導体パワーモジュールによれば、左レグＮｑがシリコン半導体素子であるＩＧＢＴＱ１及びシリコンダイオードＤ１で構成され、これに対して右レグＭｑが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されているので、右レグＭｑにおけるスイッチング損失及び発熱を従来よりも低減することができる。 According to such a semiconductor power module according to the second embodiment, the left leg Nq is configured by the IGBT Q1 and the silicon diode D1 that are silicon semiconductor elements, while the right leg Mq is a Schottky that is a silicon carbide semiconductor element. Since it is composed of the diode D2 and the MOS transistor Q2, the switching loss and heat generation in the right leg Mq can be reduced as compared with the prior art.
なお、このような第２実施形態に係る半導体パワーモジュールには、図５に示すような変形例が考えられる。すなわち、この変形例に係る半導体パワーモジュールは、図５（ａ）に示すように、第１出力導体パターンＨ３ａ上にＩＧＢＴＱ１に加えて第２のシリコンダイオードＤ３を設け、当該第２のシリコンダイオードＤ３と第１出力導体パターンＨ３ａとを第３負極ワイヤＨ１０で接続したものである。上記第２のシリコンダイオードＤ３は、カソードが正極導体パターンＨ１と接触する状態で正極導体パターンＨ１上に設けられている。 Note that the semiconductor power module according to the second embodiment may be modified as shown in FIG. That is, in the semiconductor power module according to this modification, as shown in FIG. 5A, the second silicon diode D3 is provided on the first output conductor pattern H3a in addition to the IGBT Q1, and the second silicon diode D3. And the first output conductor pattern H3a are connected by a third negative electrode wire H10. The second silicon diode D3 is provided on the positive electrode conductor pattern H1 with the cathode in contact with the positive electrode conductor pattern H1.
また、この変形例に係る半導体パワーモジュールは、図５（ｂ）に示すように、ＩＧＢＴＱ１に当該ＩＧＢＴＱ１を保護するための第２のシリコンダイオードＤ３（保護用ダイオード）を並列接続したものである。すなわち、第２のシリコンダイオードＤ３は、カソードがＩＧＢＴＱ１のコレクタに接続され、アノードがＩＧＢＴＱ１のエミッタに接続されており、逆方向電圧からＩＧＢＴＱ１を保護する。 Further, as shown in FIG. 5B, the semiconductor power module according to this modification is obtained by connecting a second silicon diode D3 (protective diode) for protecting the IGBT Q1 in parallel to the IGBT Q1. That is, the second silicon diode D3 has a cathode connected to the collector of the IGBT Q1 and an anode connected to the emitter of the IGBT Q1, and protects the IGBT Q1 from a reverse voltage.
すなわち、この変形例に係る半導体パワーモジュールは、左レグＮｒがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１及び第２のシリコンダイオードＤ３から構成され、これに対して右レグＭが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されている。したがって、このような変形例に係る半導体パワーモジュールによれば、右レグＭにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１を逆方向電圧から保護することができるので、信頼性を向上させることができる。 That is, in the semiconductor power module according to this modification, the left leg Nr is composed of an IGBT Q1, which is a silicon semiconductor element, a silicon diode D1, and a second silicon diode D3, while the right leg M is a silicon carbide semiconductor element. A Schottky diode D2 and a MOS transistor Q2 are included. Therefore, according to the semiconductor power module according to such a modified example, not only switching loss and heat generation in the right leg M can be reduced as compared with the prior art, but also the IGBT Q1 can be protected from the reverse voltage. Can be improved.
また、第２実施形態に係る半導体パワーモジュールには、図６に示すような変形例も考えられる。すなわち、この変形例に係る半導体パワーモジュールは、長方形の正極導体パターンＨ１に代えてＴ字状の正極導体パターンＨ１’を採用すると共に同じく長方形の負極導体パターンＨ２に代えて逆Ｔ字状の負極導体パターンＨ２を採用し、互いに対向する正極導体パターンＨ１’の突出部ｈ１と負極導体パターンＨ２の突出部ｈ２との間に平滑コンデンサＣを設けたものである。 Further, the semiconductor power module according to the second embodiment may be modified as shown in FIG. That is, the semiconductor power module according to this modification employs a T-shaped positive electrode conductor pattern H1 ′ instead of the rectangular positive electrode conductor pattern H1, and similarly uses a reverse T-shaped negative electrode instead of the rectangular negative electrode conductor pattern H2. A smoothing capacitor C is provided between the protruding portion h1 of the positive electrode conductor pattern H1 ′ and the protruding portion h2 of the negative electrode conductor pattern H2 that employ the conductor pattern H2 and face each other.
このような半導体パワーモジュールは、正極端子Ｔ１と負極端子Ｔ２との間に平滑コンデンサＣが介装された回路構成を備えるので、第２実施形態に係る半導体パワーモジュールに対する追加機能として、正極端子Ｔ１と負極端子Ｔ２との間に印加される直流電圧の変動を上記平滑コンデンサＣが充放電することによって抑制することができる。 Since such a semiconductor power module has a circuit configuration in which a smoothing capacitor C is interposed between the positive electrode terminal T1 and the negative electrode terminal T2, as an additional function to the semiconductor power module according to the second embodiment, the positive electrode terminal T1. The smoothing capacitor C can be charged and discharged to suppress fluctuations in the DC voltage applied between the capacitor and the negative terminal T2.
〔第３実施形態〕
次に、第３実施形態について、図７を参照して説明する。
なお、この第３実施形態に係る半導体パワーモジュールについては、図７（ａ）と図３（ｂ）とを対比すると最も解り易い。以下の説明では、図３（ｂ）及び図３（ａ）に示した構成要素と同一の構成要素には同一符合を付し、再度の説明を省略する。
[Third Embodiment]
Next, a third embodiment will be described with reference to FIG.
The semiconductor power module according to the third embodiment is most easily understood when FIG. 7A is compared with FIG. In the following description, the same components as those shown in FIGS. 3B and 3A are denoted by the same reference numerals, and description thereof is omitted.
すなわち、この半導体パワーモジュールは、シリコンダイオードＤ１’と並列に第３のシリコンダイオードＤ４（保護用ダイオード）を設け、またショットキーダイオードＤ２’と並列に第２のショットキーダイオードＤ５（保護用ダイオード）を設け、さらにＭＯＳトランジスタＱ２に第３のショットキーダイオードＤ６（保護用ダイオード）を設けたものである。上記シリコンダイオードＤ１’は、ダイオードとして機能するように第２のＩＧＢＴＱ３のゲートをエミッタに接続したものであり、また上記ショットキーダイオードＤ２’は、同じくダイオードとして機能するように第２のＭＯＳトランジスタＱ４のゲートをソースに接続したものである。 That is, this semiconductor power module is provided with a third silicon diode D4 (protective diode) in parallel with the silicon diode D1 ′, and a second Schottky diode D5 (protective diode) in parallel with the Schottky diode D2 ′. And a third Schottky diode D6 (protective diode) is provided in the MOS transistor Q2. The silicon diode D1 ′ has a gate connected to the emitter of the second IGBT Q3 so as to function as a diode, and the Schottky diode D2 ′ also functions as a second MOS transistor Q4 so as to function as a diode. The gate is connected to the source.
このような半導体パワーモジュールは、図７（ｂ）に示すように、正極導体パターンＨ１上にＩＧＢＴＱ１と第２のシリコンダイオードＤ３とを設けることに加え、第１出力導体パターンＨ３ａ上に第２のＩＧＢＴＱ３と第３のシリコンダイオードＤ４を設け、上記第２のＩＧＢＴＱ３のエミッタと負極導体パターンＨ２とを第１負極ワイヤＨ７で接続し、また第３のシリコンダイオードＤ４と負極導体パターンＨ２とを第４負極ワイヤＨ１１で接続したものである。 In such a semiconductor power module, as shown in FIG. 7 (b), in addition to providing the IGBT Q1 and the second silicon diode D3 on the positive electrode conductor pattern H1, a second output on the first output conductor pattern H3a. The IGBT Q3 and the third silicon diode D4 are provided, the emitter of the second IGBT Q3 and the negative conductor pattern H2 are connected by the first negative wire H7, and the third silicon diode D4 and the negative conductor pattern H2 are connected to the fourth. It is connected with the negative electrode wire H11.
また、この半導体パワーモジュールは、第２のＩＧＢＴＱ３のゲートに接続された第３のゲート導体パターンＨ１２ａと、当該第３のゲート導体パターンＨ１２ａと第２のＩＧＢＴＱ３のゲートとを接続する第３ゲートワイヤＨ１２ｂを備えている。 In addition, the semiconductor power module includes a third gate conductor pattern H12a connected to the gate of the second IGBT Q3, and a third gate wire connecting the third gate conductor pattern H12a and the gate of the second IGBT Q3. H12b is provided.
また、この半導体パワーモジュールは、正極導体パターンＨ１上に第２のＭＯＳトランジスタＱ４及び第２のショットキーダイオードＤ５を設け、第２のＭＯＳトランジスタＱ４と第２ゲート導体パターンＨ４ａとを第２出力ワイヤＨ４ｂで接続し、また第２のショットキーダイオードＤ５と第２ゲート導体パターンＨ４ａとを第４出力ワイヤＨ１３で接続したものである。 Further, this semiconductor power module is provided with the second MOS transistor Q4 and the second Schottky diode D5 on the positive conductor pattern H1, and the second MOS transistor Q4 and the second gate conductor pattern H4a are connected to the second output wire. The second Schottky diode D5 and the second gate conductor pattern H4a are connected by the fourth output wire H13.
また、この半導体パワーモジュールは、第２のＭＯＳトランジスタＱ４のゲートに接続された第４のゲート導体パターンＨ１４ａと、当該第４のゲート導体パターンＨ１４ａと第２のＭＯＳトランジスタＱ４のソースとを接続する第４ゲートワイヤＨ１４ｂを備えている。 The semiconductor power module connects the fourth gate conductor pattern H14a connected to the gate of the second MOS transistor Q4, and the fourth gate conductor pattern H14a and the source of the second MOS transistor Q4. A fourth gate wire H14b is provided.
また、この半導体パワーモジュールは、第２出力導体パターンＨ４ａ上にＭＯＳトランジスタＱ２に加えて第３のショットキーダイオードＤ６を設け、当該第３のショットキーダイオードＤ６と負極導体パターンＨ２とを第５負極ワイヤＨ１５で接続したものである。 The semiconductor power module also includes a third Schottky diode D6 in addition to the MOS transistor Q2 on the second output conductor pattern H4a, and the third Schottky diode D6 and the negative conductor pattern H2 are connected to the fifth negative electrode. It is connected with a wire H15.
このような第３実施形態に係る半導体パワーモジュールでは、左レグＮｓがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１’、第２のシリコンダイオードＤ３及び第３のシリコンダイオードＤ４から構成され、これに対して右レグＭｓが炭化ケイ素半導体素子であるショットキーダイオードＤ２’、ＭＯＳトランジスタＱ２、第２のショットキーダイオードＤ５及び第３のショットキーダイオードＤ６から構成されている。 In such a semiconductor power module according to the third embodiment, the left leg Ns is composed of IGBTQ1, which is a silicon semiconductor element, a silicon diode D1 ′, a second silicon diode D3, and a third silicon diode D4. The right leg Ms includes a Schottky diode D2 ′, which is a silicon carbide semiconductor element, a MOS transistor Q2, a second Schottky diode D5, and a third Schottky diode D6.
したがって、この半導体パワーモジュールによれば、右レグＭｓにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１、シリコンダイオードＤ１’、ショットキーダイオードＤ２’ 及びＭＯＳトランジスタＱ２を逆方向電圧から保護することができるので、信頼性を向上させることができる。 Therefore, according to this semiconductor power module, not only the switching loss and the heat generation in the right leg Ms can be reduced as compared with the prior art, but also the IGBT Q1, the silicon diode D1 ′, the Schottky diode D2 ′ and the MOS transistor Q2 are connected to the reverse voltage. Therefore, reliability can be improved.
なお、本発明は上記第１、第２実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記第１〜第３実施形態では本願発明を非対称ブリッジ回路、つまり上アームと下アームとが異なる半導体スイッチング素子で構成されるＨ型ブリッジ回路（つまり非対称型Ｈブリッジ回路）について説明したが、本願発明はこれに限定されない。本願発明は、上アームと下アームとが同一のパワートランジスタで構成されたＨ型ブリッジ回路（つまり対称型Ｈブリッジ回路）にも適用可能である。
In addition, this invention is not limited to the said 1st, 2nd embodiment, For example, the following modifications can be considered.
(1) In the first to third embodiments, the present invention has been described with respect to an asymmetric bridge circuit, that is, an H-type bridge circuit (that is, an asymmetric type H-bridge circuit) composed of semiconductor switching elements having different upper and lower arms. However, the present invention is not limited to this. The present invention can also be applied to an H-type bridge circuit (that is, a symmetric H-bridge circuit) in which the upper arm and the lower arm are configured by the same power transistor.
（２）上記第１、第２実施形態では、上アーム及び下アームを単一の半導体スイッチング素子で構成したが、本発明はこれに限定されない。すなわち、上アーム及び／あるいは下アームを複数の半導体スイッチング素子で構成してもよい。 (2) In the first and second embodiments, the upper arm and the lower arm are configured by a single semiconductor switching element, but the present invention is not limited to this. That is, the upper arm and / or the lower arm may be composed of a plurality of semiconductor switching elements.
例えば図１（ｂ）における左レグＮの上アームを直列接続及び／あるいは並列接続された複数のＩＧＢＴＱ１で構成し、下アームを直列接続及び／あるいは並列接続された複数のシリコンダイオードＤ１で構成し、また右レグＭの上アームを直列接続及び／あるいは並列接続された複数のショットキーダイオードＤ２で構成し、下アームを直列接続及び／あるいは並列接続された複数のＭＯＳトランジスタＱ２で構成しても良い。このような構成を採用することにより、上アーム及び下アームの耐圧及び／あるいは電流容量を増大させることが可能である。 For example, the upper arm of the left leg N in FIG. 1B is configured by a plurality of IGBTs Q1 connected in series and / or in parallel, and the lower arm is configured by a plurality of silicon diodes D1 connected in series and / or in parallel. Further, the upper arm of the right leg M may be composed of a plurality of Schottky diodes D2 connected in series and / or in parallel, and the lower arm may be composed of a plurality of MOS transistors Q2 connected in series and / or in parallel. good. By adopting such a configuration, it is possible to increase the withstand voltage and / or current capacity of the upper arm and the lower arm.
（３）上記第１〜第３実施形態では、ＭＯＳトランジスタ及びショットキーダイオード、つまり炭化ケイ素半導体素子をスイッチング回数が多い方のスイッチングレグに採用したが、本発明はこれに限定されない。化合物半導体には種々のものがあるが、炭化ケイ素半導体素子に代えて、例えば窒化ガリウム半導体素子を採用してもよい。窒化ガリウム半導体素子として、例えばＧａＮ-ＨＥＭＴ（High Electron Mobility Transistor）を採用することが考えられる。 (3) In the first to third embodiments, the MOS transistor and the Schottky diode, that is, the silicon carbide semiconductor element, are employed for the switching leg having the higher switching frequency. However, the present invention is not limited to this. There are various types of compound semiconductors. For example, a gallium nitride semiconductor element may be employed instead of the silicon carbide semiconductor element. For example, a GaN-HEMT (High Electron Mobility Transistor) may be adopted as the gallium nitride semiconductor element.
Ｐ 絶縁基板
Ｈ１ 正極導体パターン（第１の接続導体）
Ｈ２ 負極導体パターン（第２の接続導体）
Ｈ３ａ 第１出力導体パターン（第３の接続導体）
Ｈ３ｂ 第１出力ワイヤ（第３の接続導体）
Ｈ４ａ 第２出力導体パターン（第４の接続導体）
Ｈ４ｂ 第２出力ワイヤ（第４の接続導体）
Ｔ１ 正極端子（第１の外部用入力／出力端子）
Ｔ２ 負極端子（第２の外部用入力／出力端子）
Ｔ３ 第１出力端子（第１の外部用出力／入力端子）
Ｔ４ 第２出力端子（第２の外部用出力／入力端子）
Ｈ５ａ 第１ゲート導体パターン（第１の外部用制御端子）
Ｈ５ｂ 第１ゲートワイヤ（第１の外部用制御端子）
Ｈ６ａ 第２ゲート導体パターン（第２の外部用制御端子）
Ｈ６ｂ 第２ゲートワイヤ（第２の外部用制御端子）
Ｈ７ 第１負極ワイヤ（第２の接続導体）
Ｈ８ 第２負極ワイヤ（第２の接続導体）
Ｑ１ ＩＧＢＴ（第１の半導体スイッチング素子）
Ｑ２ ＭＯＳトランジスタ（第４の半導体スイッチング素子）
Ｄ１ シリコンダイオード（第２の半導体スイッチング素子）
Ｄ２ ショットキーダイオード（第３の半導体スイッチング素子）
P Insulating substrate H1 Positive conductor pattern (first connecting conductor)
H2 negative electrode conductor pattern (second connecting conductor)
H3a First output conductor pattern (third connection conductor)
H3b first output wire (third connection conductor)
H4a Second output conductor pattern (fourth connection conductor)
H4b second output wire (fourth connecting conductor)
T1 Positive terminal (first external input / output terminal)
T2 Negative terminal (second external input / output terminal)
T3 first output terminal (first external output / input terminal)
T4 Second output terminal (second external output / input terminal)
H5a First gate conductor pattern (first external control terminal)
H5b first gate wire (first external control terminal)
H6a Second gate conductor pattern (second external control terminal)
H6b Second gate wire (second external control terminal)
H7 First negative electrode wire (second connecting conductor)
H8 Second negative electrode wire (second connecting conductor)
Q1 IGBT (first semiconductor switching element)
Q2 MOS transistor (fourth semiconductor switching element)
D1 Silicon diode (second semiconductor switching element)
D2 Schottky diode (third semiconductor switching element)
Claims (6)
前記シリコンを半導体材料とする第２の半導体スイッチング素子と、
前記シリコンよりもバンドギャップが広い第２の半導体材料で形成された第３の半導体スイッチング素子と、
前記第２の半導体材料で形成された第４の半導体スイッチング素子と、
前記第１の半導体スイッチング素子の第１の入出力端と前記第３の半導体スイッチング素子の第１の入出力端とを接続する第１の接続導体と、
前記第２の半導体スイッチング素子の第１の入出力端と前記第４の半導体スイッチング素子の第１の入出力端とを接続する第２の接続導体と、
前記第１の半導体スイッチング素子の第２の入出力端と前記第２の半導体スイッチング素子の第２の入出力端とを接続する第３の接続導体と、
前記第３の半導体スイッチング素子の第２の入出力端と前記第４の半導体スイッチング素子の第２の入出力端とを接続する第４の接続導体と、
前記第１の接続導体に接続された第１の外部用入力／出力端子と、
前記第２の接続導体に接続された第２の外部用入力／出力端子と、
前記第３の接続導体に接続された第１の外部用出力／入力端子と、
前記第４の接続導体に接続された第２の外部用出力／入力端子と、
前記第１の半導体スイッチング素子あるいは／及び前記第２の半導体スイッチング素子の制御端に接続された第１の外部用制御端子と、
前記第４の半導体スイッチング素子あるいは／及び前記第３の半導体スイッチング素子の制御端に接続された第２の外部用制御端子と
が一体に実装されていることを特徴とする半導体パワーモジュール。 A first semiconductor switching element using silicon as a semiconductor material;
A second semiconductor switching element using silicon as a semiconductor material;
A third semiconductor switching element formed of a second semiconductor material having a wider band gap than silicon;
A fourth semiconductor switching element formed of the second semiconductor material;
A first connection conductor connecting the first input / output end of the first semiconductor switching element and the first input / output end of the third semiconductor switching element;
A second connection conductor connecting the first input / output end of the second semiconductor switching element and the first input / output end of the fourth semiconductor switching element;
A third connection conductor connecting the second input / output end of the first semiconductor switching element and the second input / output end of the second semiconductor switching element;
A fourth connection conductor connecting the second input / output end of the third semiconductor switching element and the second input / output end of the fourth semiconductor switching element;
A first external input / output terminal connected to the first connection conductor;
A second external input / output terminal connected to the second connection conductor;
A first external output / input terminal connected to the third connection conductor;
A second external output / input terminal connected to the fourth connection conductor;
A first external control terminal connected to a control terminal of the first semiconductor switching element or / and the second semiconductor switching element;
A semiconductor power module, wherein the fourth semiconductor switching element and / or a second external control terminal connected to a control terminal of the third semiconductor switching element are integrally mounted.
前記トランジスタの一部あるいは全部には、同一の半導体材料の保護用ダイオードが備えられることを特徴とする請求項１に記載の半導体パワーモジュール。 Any of the first to fourth semiconductor switching elements is a transistor,
2. The semiconductor power module according to claim 1, wherein a part or all of the transistors are provided with protective diodes made of the same semiconductor material.
前記第２の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、
前記第３の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、
前記第４の半導体スイッチング素子は、トランジスタあるいはダイオードであることを特徴とする請求項１または請求項２に記載の半導体パワーモジュール。 The first semiconductor switching element is a transistor or a diode;
The second semiconductor switching element is a diode or a transistor;
The third semiconductor switching element is a diode or a transistor;
The semiconductor power module according to claim 1, wherein the fourth semiconductor switching element is a transistor or a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015203548A JP2017077102A (en) | 2015-10-15 | 2015-10-15 | Semiconductor Power Module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015203548A JP2017077102A (en) | 2015-10-15 | 2015-10-15 | Semiconductor Power Module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017077102A true JP2017077102A (en) | 2017-04-20 |
Family
ID=58549754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015203548A Pending JP2017077102A (en) | 2015-10-15 | 2015-10-15 | Semiconductor Power Module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017077102A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021049432A1 (en) * | 2019-09-11 | 2021-03-18 | ローム株式会社 | Resonant gate driver circuit |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000270591A (en) * | 1999-03-18 | 2000-09-29 | Aisin Seiki Co Ltd | Chopping current application controller for electric motor |
| JP2001346384A (en) * | 2000-05-31 | 2001-12-14 | Mitsubishi Electric Corp | Power module |
| JP2006166696A (en) * | 2004-12-09 | 2006-06-22 | Semikron Elektronik Gmbh & Co Kg | Power semiconductor module with decreased parasitic inductance |
| JP2010088191A (en) * | 2008-09-30 | 2010-04-15 | Sharp Corp | Inverter apparatus |
| JP2013201883A (en) * | 2012-02-22 | 2013-10-03 | Denso Corp | Drive circuit |
| JP2013255308A (en) * | 2012-06-05 | 2013-12-19 | Toshiba Corp | Semiconductor power conversion device |
| JP2014038982A (en) * | 2012-08-20 | 2014-02-27 | Ihi Corp | Semiconductor power module |
| JP2014045584A (en) * | 2012-08-27 | 2014-03-13 | Mitsubishi Electric Corp | Switched reluctance motor drive circuit |
-
2015
- 2015-10-15 JP JP2015203548A patent/JP2017077102A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000270591A (en) * | 1999-03-18 | 2000-09-29 | Aisin Seiki Co Ltd | Chopping current application controller for electric motor |
| JP2001346384A (en) * | 2000-05-31 | 2001-12-14 | Mitsubishi Electric Corp | Power module |
| JP2006166696A (en) * | 2004-12-09 | 2006-06-22 | Semikron Elektronik Gmbh & Co Kg | Power semiconductor module with decreased parasitic inductance |
| JP2010088191A (en) * | 2008-09-30 | 2010-04-15 | Sharp Corp | Inverter apparatus |
| JP2013201883A (en) * | 2012-02-22 | 2013-10-03 | Denso Corp | Drive circuit |
| JP2013255308A (en) * | 2012-06-05 | 2013-12-19 | Toshiba Corp | Semiconductor power conversion device |
| JP2014038982A (en) * | 2012-08-20 | 2014-02-27 | Ihi Corp | Semiconductor power module |
| JP2014045584A (en) * | 2012-08-27 | 2014-03-13 | Mitsubishi Electric Corp | Switched reluctance motor drive circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021049432A1 (en) * | 2019-09-11 | 2021-03-18 | ローム株式会社 | Resonant gate driver circuit |
| US11811405B2 (en) | 2019-09-11 | 2023-11-07 | Rohm Co., Ltd. | Resonant gate driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6513303B2 (en) | Power semiconductor module and power converter | |
| JP5798412B2 (en) | Semiconductor module | |
| JP6394489B2 (en) | Semiconductor device | |
| JP5407198B2 (en) | Power module for power converter | |
| US10121732B2 (en) | Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate | |
| US10134718B2 (en) | Power semiconductor module | |
| JP6202195B2 (en) | Semiconductor device | |
| JP6836201B2 (en) | Power converter | |
| JP2019029457A (en) | Semiconductor module | |
| JPWO2015121900A1 (en) | Power semiconductor module | |
| JP2015135895A (en) | semiconductor module | |
| JP5975177B2 (en) | Semiconductor device | |
| JP2020005365A (en) | Switching circuit | |
| JP5214675B2 (en) | Semiconductor device | |
| JP2017077102A (en) | Semiconductor Power Module | |
| JP2008306872A (en) | Semiconductor device | |
| JP6024177B2 (en) | Power semiconductor module | |
| WO2018066496A1 (en) | Power module and electric power converter | |
| JP7010036B2 (en) | Semiconductor module | |
| JPWO2018105075A1 (en) | Semiconductor device and power conversion device | |
| JP6702852B2 (en) | Power control unit | |
| JP2019091948A (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| JP2013240151A (en) | Power conversion device | |
| JP2017077101A (en) | Power conversion circuit | |
| JP2017028195A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151016 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180829 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191217 |