JP2015128346A - Electric power converter - Google Patents
Electric power converter Download PDFInfo
- Publication number
- JP2015128346A JP2015128346A JP2013272952A JP2013272952A JP2015128346A JP 2015128346 A JP2015128346 A JP 2015128346A JP 2013272952 A JP2013272952 A JP 2013272952A JP 2013272952 A JP2013272952 A JP 2013272952A JP 2015128346 A JP2015128346 A JP 2015128346A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- output
- voltage
- switch element
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、一般に電力変換装置に関し、より詳細には直流電源の出力を交流に変換する電力変換装置に関する。 The present invention generally relates to a power converter, and more particularly to a power converter that converts an output of a DC power source into an AC.
近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な電力変換装置が提供されている。たとえば特許文献１には、太陽光発電装置（solar generator）に電気的に接続され、２個のスイッチ素子（switch unit）の直列回路を２つ並列に接続したブリッジ回路を備えた電力変換装置（DC/AC converter）が開示されている。
In recent years, with the spread of residential solar power generation devices, fuel cells, power storage devices, and the like, various power conversion devices have been provided as power conversion devices that convert the output of these DC power sources into AC. For example,
ところで、この種の電力変換装置では、ブリッジ回路の入力電圧（直流）は最終出力電圧（交流）の瞬時値（絶対値）を下回らないことが必須要件となる。つまり、電力変換装置は、ブリッジ回路の入力電圧を最終出力電圧の最大値（絶対値）より大きな値に維持する必要があるため、ブリッジ回路の入力段にエネルギーを貯めるためのデバイスが必要になる。特許文献１に記載の電力変換装置は、ブリッジ回路の入力段にエネルギーストレージ（intermediate energy storage）を備えている。
By the way, in this kind of power converter, it is an essential requirement that the input voltage (DC) of the bridge circuit does not fall below the instantaneous value (absolute value) of the final output voltage (AC). In other words, the power converter needs to maintain the input voltage of the bridge circuit at a value larger than the maximum value (absolute value) of the final output voltage, and thus a device for storing energy in the input stage of the bridge circuit is required. . The power conversion device described in
しかし、太陽光発電装置に接続されるパワーコンディショナのように定格容量の比較的大きな電力変換装置では、エネルギーストレージに貯蔵すべきエネルギーも比較的大きくなるため、一般的に、大容量の電解コンデンサがエネルギーストレージに用いられる。この種の電解コンデンサは比較的大型であるから、他の部品に比べて電力変換装置全体の体積に占める割合が高く、エネルギーストレージが電力変換装置全体としての小型化を妨げる要因となっている。 However, in a power converter having a relatively large rated capacity, such as a power conditioner connected to a photovoltaic power generator, the energy to be stored in the energy storage is also relatively large. Is used for energy storage. Since this type of electrolytic capacitor is relatively large, the proportion of the entire power converter is larger than that of other components, and energy storage is a factor that hinders downsizing of the power converter as a whole.
本発明は上記事由に鑑みて為されており、エネルギーストレージを小型化あるいは省略可能とすることで、全体としての小型化を図ることができる電力変換装置を提供することを目的とする。 This invention is made | formed in view of the said reason, and it aims at providing the power converter device which can attain size reduction as a whole by making energy storage small or omissible.
本発明の電力変換装置は、直流電源から印加される直流の入力電圧の大きさを変化させて直流の第１出力電圧として出力する第１変換回路と、前記第１出力電圧を交流の第２出力電圧に変換して出力する第２変換回路とを備え、前記第１変換回路は、前記第２出力電圧に同期して前記第１出力電圧の大きさを周期的に変化させることにより、前記第１出力電圧の波形を前記第２出力電圧の全波整流波形に合わせて整形するように構成されていることを特徴とする。 The power conversion device of the present invention includes a first conversion circuit that changes the magnitude of a DC input voltage applied from a DC power source and outputs the first output voltage as a DC first output voltage, and the first output voltage is an AC second voltage. A second conversion circuit that converts the output voltage into an output voltage, and the first conversion circuit periodically changes the magnitude of the first output voltage in synchronization with the second output voltage. The first output voltage waveform is shaped to match the full-wave rectified waveform of the second output voltage.
この電力変換装置において、前記第２変換回路は、前記第１出力電圧のスイッチングを行うスイッチング部と、誘導性負荷を含み前記スイッチング部の出力を受けて前記第２出力電圧を出力する出力部とを有し、前記スイッチング部は、前記第１出力電圧が同値の場合に前記出力部に印加される電圧値を３段階以上の値の中で切り替えるように構成されていることが望ましい。 In this power conversion device, the second conversion circuit includes a switching unit that performs switching of the first output voltage, and an output unit that includes an inductive load and receives the output of the switching unit and outputs the second output voltage. Preferably, the switching unit is configured to switch a voltage value applied to the output unit among three or more values when the first output voltage has the same value.
この電力変換装置において、前記第１変換回路は、前記入力電圧を降圧する降圧チョッパ回路と、前記入力電圧を昇圧する昇圧チョッパ回路とを有し、前記第１出力電圧が前記入力電圧より低くなる期間には前記降圧チョッパ回路で降圧を行い、前記第１出力電圧が前記入力電圧より高くなる期間には前記昇圧チョッパ回路で昇圧を行うことにより、前記第１出力電圧の波形を整形するように構成されていることがより望ましい。 In the power conversion device, the first conversion circuit includes a step-down chopper circuit that steps down the input voltage and a step-up chopper circuit that steps up the input voltage, and the first output voltage becomes lower than the input voltage. The step-down chopper circuit performs step-down during the period, and the step-up chopper circuit performs step-up during the period when the first output voltage is higher than the input voltage, thereby shaping the waveform of the first output voltage. More preferably it is configured.
本発明は、第１変換回路が、第２出力電圧に同期して第１出力電圧の大きさを周期的に変化させることにより、第１出力電圧の波形を第２出力電圧の全波整流波形に合わせて整形する。したがって、本発明に係る電力変換装置は、エネルギーストレージを小型化あるいは省略可能とすることで、全体としての小型化を図ることができるという利点がある。 In the present invention, the first conversion circuit periodically changes the magnitude of the first output voltage in synchronization with the second output voltage, thereby changing the waveform of the first output voltage to the full-wave rectification waveform of the second output voltage. Shape to fit. Therefore, the power conversion device according to the present invention has an advantage that the overall size can be reduced by reducing the size or omitting the energy storage.
（実施形態１）
本実施形態に係る電力変換装置１０は、図１に示すように、第１変換回路１と、第２変換回路２とを備えている。第１変換回路１は、直流電源３から印加される直流の入力電圧の大きさを変化させて直流の第１出力電圧Ｖ１として出力する。第２変換回路２は、第１出力電圧Ｖ１を交流の第２出力電圧Ｖ２に変換して出力する。
(Embodiment 1)
As shown in FIG. 1, the
第１変換回路１は、第２出力電圧Ｖ２に同期して第１出力電圧Ｖ１の大きさを周期的に変化させることにより、第１出力電圧Ｖ１の波形を第２出力電圧Ｖ２の全波整流波形に合わせて整形するように構成されている。
The
すなわち、電力変換装置１０は、第１変換回路１と第２変換回路２との二段構成である。第１変換回路１は、直流電圧を異なる大きさの直流電圧に変換するＤＣ‐ＤＣコンバータであって、直流電源３からの入力電圧を異なる大きさの直流電圧に変換して第１出力電圧Ｖ１として第２変換回路２へ出力する。第２変換回路２は、直流電圧を交流電圧に変換するインバータ（ＤＣ‐ＡＣコンバータ）であって、第１変換回路１からの第１出力電圧Ｖ１を交流電圧に変換して第２出力電圧Ｖ２として出力する。そのため、電力変換装置１０は、直流電源３からの入力電圧を、所望の大きさ（振幅）の交流電圧（第２出力電圧Ｖ２）として出力することができる。
That is, the
ここにおいて、第１変換回路１は、単に入力電圧の大きさを変えるのではなく、第２出力電圧Ｖ２を全波整流した波形（脈流波形）に合わせて第１出力電圧Ｖ１の波形を整形し、第２変換回路２へ出力するように構成されている。これにより、電力変換装置１０は、第１変換回路１の出力段（第２変換回路２の入力段）でエネルギー（電気エネルギー）を貯めなくても、第２変換回路２の入力電圧（第１出力電圧Ｖ１）が第２出力電圧Ｖ２の瞬時値（絶対値）を下回ることを回避できる。したがって、電力変換装置１０は、第１変換回路１の出力段（第２変換回路２の入力段）に設けられるエネルギーストレージを小型化あるいは省略可能であり、電力変換装置１０全体としての小型化を図ることができる。
Here, the
以下、本実施形態に係る電力変換装置１０について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
Hereinafter, the
本実施形態では、電力変換装置１０が、直流電源３としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、電力変換装置１０の用途を限定する趣旨ではない。電力変換装置１０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源３に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。
In the present embodiment, the case where the
本実施形態の電力変換装置１０は、図１に示すように、一対の入力端子４１，４２と、一対の出力端子５１，５２とを備えている。一対の入力端子４１，４２は、太陽光発電装置からなる直流電源３に接続箱（図示せず）を介して電気的に接続される。一対の出力端子５１，５２は、負荷６に電気的に接続される。具体的には、一対の出力端子５１，５２は、分電盤（図示せず）に設けられた連系ブレーカ（図示せず）に電気的に接続されており、商用電力系統（図示せず）に電気的に接続される。
As shown in FIG. 1, the
電力変換装置１０は、定常時、系統連系運転を行い、直流電源３から一対の入力端子４１，４２に入力される直流電力を交流電力に変換して一対の出力端子５１，５２から出力することにより、負荷６に電力供給する。なお、詳しい説明は省略するが、電力変換装置１０は、商用電力系統の停電等の異常時には、商用電力系統から解列した状態で負荷６に電力供給する自立運転を行うように構成されている。
The
第１変換回路１は、一対の入力端子４１，４２に電気的に接続されている。ここでは、第１変換回路１は、入力電圧を降圧する降圧チョッパ回路１１と、入力電圧を昇圧する昇圧チョッパ回路１２とを有している。
The
降圧チョッパ回路１１は、図１に示すように入力コンデンサ１１１と、スイッチ素子１１２と、ダイオード１１３と、インダクタ１１４と、中間コンデンサ１１５とを有している。
The step-down
入力コンデンサ１１１は、一対の入力端子４１，４２間に電気的に接続されている。降圧用の（第７の）スイッチ素子１１２と降圧用の（第７の）ダイオード１１３とは、直列に接続され、スイッチ素子１１２が高電位（正極）側となるように、入力コンデンサ１１１の両端間に電気的に接続されている。ダイオード１１３は、アノードが入力コンデンサ１１１の低電位（負極）側に接続され、カソードがスイッチ素子１１２に接続されている。インダクタ１１４と中間コンデンサ１１５とは、ダイオード１１３の両端間において直列に接続されている。なお、インダクタ１１４−中間コンデンサ１１５間には、後述するダイオード１２２が挿入されている。
The
昇圧チョッパ回路１２は、スイッチ素子１２１と、ダイオード１２２とを有している。
The step-up
昇圧用の（第８の）スイッチ素子１２１は、ダイオード１１３の両端間において、インダクタ１１４と直列に接続されている。昇圧用の（第８の）ダイオード１２２は、アノードがスイッチ素子１２１に接続され、カソードが中間コンデンサ１１５に接続されている。ここで、降圧チョッパ回路１１におけるインダクタ１１４および中間コンデンサ１１５は、昇圧チョッパ回路１２にも兼用されている。
The step-up (eighth)
このように、本実施形態の第１変換回路１は、降圧チョッパ回路１１と昇圧チョッパ回路１２とを組み合わせた昇降圧型のチョッパ回路である。スイッチ素子１１２およびスイッチ素子１２１は、後述する制御部７によってそれぞれ制御される。降圧チョッパ回路１１はスイッチ素子１１２のスイッチング動作によって降圧を行い、昇圧チョッパ回路１２はスイッチ素子１２１のスイッチング動作によって昇圧を行う。なお、図１では、スイッチ素子１１２およびスイッチ素子１２１と、制御部７との間の配線の図示を省略している。
As described above, the
スイッチ素子１１２およびスイッチ素子１２１としては、ここではそれぞれＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。ただし、スイッチ素子１１２およびスイッチ素子１２１は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）やその他のパワー半導体デバイスが用いられていてもよい。また、スイッチ素子１１２およびスイッチ素子１２１は、たとえばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いて構成されていてもよい。ワイドバンドギャップとは、たとえばシリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）をいう。これにより、スイッチ素子１１２およびスイッチ素子１２１は、オン抵抗が比較的低く且つ大電流にも対応可能であって高耐圧のパワーデバイスを実現することが可能になる。ここでいうワイドバンドギャップ半導体とは、たとえば周期律表第２周期の軽元素を構成要素とする半導体と定義されており、窒化物系半導体のほか、ＳｉＣ（炭化ケイ素）なども含んでいる。さらにダイオード１２２についても、スイッチ素子１１２やスイッチ素子１２１と同様のパワー半導体デバイスが用いられていてもよい。
Here, MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors) are used as the
また、第１変換回路１は、一部の部品（インダクタ１１４および中間コンデンサ１１５）を降圧チョッパ回路１１と昇圧チョッパ回路１２とで共用しているが、別々に有していてもよい。
In the
このような構成の第１変換回路１は、第１出力電圧Ｖ１が入力電圧より低くなる期間には降圧チョッパ回路１１で降圧を行い、第１出力電圧Ｖ１が入力電圧より高くなる期間には昇圧チョッパ回路１２で昇圧を行うことにより、第１出力電圧Ｖ１の波形を整形する。つまり、第１変換回路１は、一対の入力端子４１，４２に印加される入力電圧の電圧値を基準値とし、該基準値よりも第２出力電圧Ｖ２の絶対値が小さいときには入力電圧を降圧し、該基準値よりも第２出力電圧Ｖ２の絶対値が大きいときには入力電圧を昇圧する。このように、第１変換回路１は、第２出力電圧Ｖ２に同期して第１出力電圧Ｖ１の大きさを周期的に変化させることにより、第１出力電圧Ｖ１の波形を第２出力電圧Ｖ２の全波整流波形に合わせて整形する。
The
その結果、第１変換回路１は、中間コンデンサ１１５の両端間に第１変換回路１の出力である第１出力電圧Ｖ１を発生する。第１出力電圧Ｖ１は、第２変換回路２の出力である第２出力電圧Ｖ２を全波整流した波形に近似の脈流波形である。ここでは、第１変換回路１の出力に中間コンデンサ１１５が設けられていることにより、第１出力電圧Ｖ１は、脈流の谷部分においても０〔Ｖ〕までは落ちず、０〔Ｖ〕よりも若干高い下限値以上に維持される。なお、第１変換回路１は、第１出力電圧Ｖ１の波形を第２出力電圧Ｖ２の全波整流波形に合わせて整形する構成であればよく、上述したような降圧チョッパ回路１１と昇圧チョッパ回路１２との組み合わせに限らない。
As a result, the
第２変換回路２は、図１に示すように、第１出力電圧Ｖ１のスイッチングを行うスイッチング部８１と、誘導性負荷を含みスイッチング部８１の出力を受けて第２出力電圧Ｖ２を出力する出力部８２とを有している。本実施形態では、スイッチング部８１はブリッジ回路２１とクランプ回路２２とを備え、出力部８２は一対のリアクトル２３１，２３２と出力コンデンサ２４とを備えている。
As shown in FIG. 1, the
ブリッジ回路２１は、第１のスイッチ素子Ｑ１と、第２のスイッチ素子Ｑ２と、第３のスイッチ素子Ｑ３と、第４のスイッチ素子Ｑ４とを備えるフルブリッジ回路であって、第１変換回路１の中間コンデンサ１１５の両端間に電気的に接続されている。第１のスイッチ素子Ｑ１には第１のダイオードＤ１が、第２のスイッチ素子Ｑ２には第２のダイオードＤ２が、第３のスイッチ素子Ｑ３には第３のダイオードＤ３が、第４のスイッチ素子Ｑ４には第４のダイオードＤ４がそれぞれ逆並列に接続されている。
The
すなわち、中間コンデンサ１１５の両端間は、第１のスイッチ素子Ｑ１−第２のスイッチ素子Ｑ２の直列回路と、第３のスイッチ素子Ｑ３−第４のスイッチ素子Ｑ４の直列回路とが並列に接続されている。ブリッジ回路２１は、第１のスイッチ素子Ｑ１−第２のスイッチ素子Ｑ２の（第１の）接続点２１１と、第３のスイッチ素子Ｑ３−第４のスイッチ素子Ｑ４の（第２の）接続点２１２とが出力端となる。
That is, between the both ends of the
クランプ回路２２は、第５のスイッチ素子Ｑ５と、第６のスイッチ素子Ｑ６とを備えている。第５のスイッチ素子Ｑ５と第６のスイッチ素子Ｑ６とは、ブリッジ回路２１の出力端（第１の接続点２１１−第２の接続点２１２）間に、逆直列に接続されている。第５のスイッチ素子Ｑ５には第５のダイオードＤ５が、第６のスイッチ素子Ｑ６には第６のダイオードＤ６がそれぞれ逆並列に接続されている。つまり、第５のダイオードＤ５と第６のダイオードＤ６とは、第１の接続点２１１−第２の接続点２１２間において、導通方向が逆向きとなるように直列に接続されている。
The
スイッチング部８１は、このようにブリッジ回路２１とクランプ回路２２とを組み合わせることにより、第１出力電圧Ｖ１が同値の場合に出力部８２に印加される電圧値を３段階以上の値の中で切り替えるように構成されている。要するに、スイッチング部８１は入力された電圧を３段階以上の電圧値に切り替えながら出力する所謂マルチレベルインバータである。本実施形態では、スイッチング部８１は、ブリッジ回路２１の出力端（第１の接続点２１１−第２の接続点２１２）間に発生する正、負の２段階の電圧値に加え、クランプ回路２２が導通することによって略０〔Ｖ〕の電圧値を出力する。
The switching
さらに詳しく説明すると、第１〜第６のスイッチ素子Ｑ１〜Ｑ６としては、本実施形態ではそれぞれＩＧＢＴが用いられている。第１〜第４のスイッチ素子Ｑ１〜Ｑ４は、いずれも中間コンデンサ１１５の高電位（正極）側をコレクタとし、中間コンデンサ１１５の高電位（正極）側をエミッタとする向きで、中間コンデンサ１１５に電気的に接続されている。第５のスイッチ素子Ｑ５および第６のスイッチ素子Ｑ６は、コレクタ同士が電気的に接続されている。第５のスイッチ素子Ｑ５のエミッタは第１の接続点２１１に電気的に接続され、第６のスイッチ素子Ｑ６のエミッタは第２の接続点２１２に電気的に接続されている。
More specifically, as the first to sixth switch elements Q1 to Q6, IGBTs are used in the present embodiment, respectively. Each of the first to fourth switching elements Q1 to Q4 has a direction in which the high potential (positive electrode) side of the
ただし、第１〜第６のスイッチ素子Ｑ１〜Ｑ６は、たとえばＭＯＳＦＥＴやその他のパワー半導体デバイスが用いられていてもよい。また、第１〜第６のスイッチ素子Ｑ１〜Ｑ６は、たとえばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いて構成されていてもよい。これにより、第１〜第６のスイッチ素子Ｑ１〜Ｑ６は、オン抵抗が比較的低く且つ大電流にも対応可能であって高耐圧のパワーデバイスを実現することが可能になる。 However, for example, MOSFETs or other power semiconductor devices may be used for the first to sixth switch elements Q1 to Q6. The first to sixth switch elements Q1 to Q6 may be configured using a wide band gap semiconductor material such as GaN (gallium nitride). As a result, the first to sixth switch elements Q1 to Q6 have a relatively low on-resistance and can cope with a large current, thereby realizing a high breakdown voltage power device.
電力変換装置１０は制御部７を備えている。第１〜第６のスイッチ素子Ｑ１〜Ｑ６は、制御部７によってそれぞれ制御される。ここでは、制御部７は、マイコン（マイクロコンピュータ）を主構成としており、メモリ（図示せず）に記憶されているプログラムを実行することにより、予め決められた制御条件に従って第１〜第６のスイッチ素子Ｑ１〜Ｑ６を制御する。プログラムは、電気通信媒体を通して提供されてもよく、記憶媒体に記憶されて提供されてもよい。なお、制御部７は、降圧チョッパ回路１１のスイッチ素子１１２、並びに昇圧チョッパ回路１２はスイッチ素子１２１の制御も行うように構成されている。
The
詳しくは後述するが、制御部７は、第１のスイッチ素子Ｑ１および第４のスイッチ素子Ｑ４を組にして、ＰＷＭ（Pulse Width Modulation）信号により、これら第１および第４のスイッチ素子Ｑ１，Ｑ４のオン、オフを同時に切り替える。さらに、制御部７は、第２のスイッチ素子Ｑ２および第３のスイッチ素子Ｑ３を組にして、ＰＷＭ信号により、これら第２および第３のスイッチ素子Ｑ２，Ｑ３のオン、オフを同時に切り替える。また、制御部７は、制御信号により、第５のスイッチ素子Ｑ５と第６のスイッチ素子Ｑ６との各々のオン、オフを切り替える。 As will be described in detail later, the control unit 7 sets the first switch element Q1 and the fourth switch element Q4 as a set, and uses the PWM (Pulse Width Modulation) signal to generate the first and fourth switch elements Q1, Q4. Switch on and off at the same time. Further, the control unit 7 sets the second switch element Q2 and the third switch element Q3 as a set, and simultaneously switches on and off these second and third switch elements Q2 and Q3 by the PWM signal. In addition, the control unit 7 switches on and off each of the fifth switch element Q5 and the sixth switch element Q6 according to the control signal.
上記構成により、スイッチング部（ブリッジ回路２１およびクランプ回路２２）８１は、第５のスイッチ素子Ｑ５−第６のスイッチ素子Ｑ６の直列回路の両端間にスイッチング部８１の出力である第３出力電圧Ｖ３を発生する。ただし、スイッチング部８１は、上述したようなブリッジ回路２１とクランプ回路２２との組み合わせに限らず、マルチレベルインバータとしての種々の構成を採用可能である。
With the above configuration, the switching unit (the
出力部８２は、第５のスイッチ素子Ｑ５−第６のスイッチ素子Ｑ６の直列回路の両端間に、一対のリアクトル（誘導性負荷）２３１，２３２と出力コンデンサ（容量性負荷）２４とが直列に接続されて構成されている。具体的には、第５のスイッチ素子Ｑ５−第６のスイッチ素子Ｑ６の直列回路のうち第５のスイッチ素子Ｑ５側の端部には、第１のリアクトル２３１を介して出力コンデンサ２４が電気的に接続されている。第５のスイッチ素子Ｑ５−第６のスイッチ素子Ｑ６の直列回路のうち、第６のスイッチ素子Ｑ６側の端部には、第２のリアクトル２３２を介して出力コンデンサ２４が電気的に接続されている。出力コンデンサ２４は、一対の出力端子５１，５２に対して電気的に接続されている。
The
上記構成により、出力部（リアクトル２３１，２３２および出力コンデンサ２４）８２は、一対の出力端子５１，５２間に出力部８２の出力である第２出力電圧Ｖ２を発生する。よって、電力変換装置１０は、一対の出力端子５１，５２に電気的に接続された負荷６に対して、第２出力電圧Ｖ２を印加することになる。
With the above configuration, the output unit (
次に、本実施形態に係る電力変換装置１０の動作について、図２を参照して説明する。図２では、横軸を時間軸として、第１出力電圧Ｖ１、第２出力電圧Ｖ２、第３出力電圧Ｖ３、さらに第１〜第６のスイッチ素子Ｑ１〜Ｑ６のオン、オフの別、リアクトル２３１を流れる出力電流Ｉ１を表している。ここでは、第１のスイッチ素子Ｑ１および第４のスイッチ素子Ｑ４のオン、オフの別は「Ｑ１，Ｑ４」で示し、第２のスイッチ素子Ｑ２および第３のスイッチ素子Ｑ３のオン、オフの別は「Ｑ２，Ｑ３」で示している。第５のスイッチ素子Ｑ５のオン、オフの別は「Ｑ５」で示し、第６のスイッチ素子Ｑ６のオン、オフの別は「Ｑ６」で示している。なお、第１出力電圧Ｖ１は、第２出力電圧Ｖ２の全波整流波形（一点鎖線で示す）に近い波形に整形されているものの、実際には実線で示すような揺らぎをもった波形となる。
Next, operation | movement of the
まず、第２出力電圧Ｖ２が正（Ｖ２＞０）の期間においては、制御部７は、第５のスイッチ素子Ｑ５をオンにし、第６のスイッチ素子Ｑ６をオフにする。さらに、第２出力電圧Ｖ２が正の期間、制御部７は、ＰＷＭ信号により、第１および第４のスイッチ素子Ｑ１，Ｑ４のオン、オフを切り替える動作を繰り返し、第２および第３のスイッチ素子Ｑ２，Ｑ３についてはオフに維持する。つまり、第２出力電圧Ｖ２が正の期間においては、第５のスイッチ素子Ｑ５はオンに維持され、第１および第４のスイッチ素子Ｑ１，Ｑ４はオンとオフとを交互に繰り返すことになる。ここで、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比は一定値（固定）である。 First, in a period in which the second output voltage V2 is positive (V2> 0), the control unit 7 turns on the fifth switch element Q5 and turns off the sixth switch element Q6. Further, during the period when the second output voltage V2 is positive, the control unit 7 repeats the operation of switching on and off the first and fourth switch elements Q1 and Q4 by the PWM signal, and the second and third switch elements Q2 and Q3 are kept off. That is, during the period when the second output voltage V2 is positive, the fifth switch element Q5 is kept on, and the first and fourth switch elements Q1 and Q4 are alternately turned on and off. Here, the duty ratios of the first and fourth switch elements Q1, Q4 are constant values (fixed).
したがって、第２出力電圧Ｖ２が正の期間において第１および第４のスイッチ素子Ｑ１，Ｑ４がオンの状態では、第２変換回路２に正の第１出力電圧Ｖ１が印加されると、第１のスイッチ素子Ｑ１→出力部８２→第４のスイッチ素子Ｑ４の経路で電流が流れる。このとき、クランプ回路２２は、第６のスイッチ素子Ｑ６がオフであるから、第６のダイオードＤ６には逆方向バイアスが印加されて非導通状態にある。そのため、出力部８２に印加される第３出力電圧Ｖ３は、第１出力電圧Ｖ１に対応する大きさの正の電圧となり、出力部８２を流れる正（図１では右向き）の出力電流Ｉ１は時間経過に伴い増加する。
Therefore, when the first output voltage V1 is applied to the
第２出力電圧Ｖ２が正の期間において第１および第４のスイッチ素子Ｑ１，Ｑ４がオフの状態では、クランプ回路２２は、第６のダイオードＤ６→第５のスイッチ素子Ｑ５の経路でリアクトル２３１，２３２の還流電流が流れる。このとき、クランプ回路２２は、第６のダイオードＤ６に順方向バイアスが印加されて導通状態にある。そのため、出力部８２に印加される第３出力電圧Ｖ３は略０〔Ｖ〕となり、出力部８２を流れる正の出力電流Ｉ１は時間経過に伴い減少する。
When the first and fourth switch elements Q1 and Q4 are off during the period when the second output voltage V2 is positive, the
一方、第２出力電圧Ｖ２が負（Ｖ２＜０）の期間においては、制御部７は、第６のスイッチ素子Ｑ６をオンにし、第５のスイッチ素子Ｑ５をオフにする。さらに、第２出力電圧Ｖ２が負の期間、制御部７は、ＰＷＭ信号により、第２および第３のスイッチ素子Ｑ２，Ｑ３のオン、オフを切り替える動作を繰り返し、第１および第４のスイッチ素子Ｑ１，Ｑ４についてはオフに維持する。つまり、第２出力電圧Ｖ２が負の期間においては、第６のスイッチ素子Ｑ６はオンに維持され、第２および第３のスイッチ素子Ｑ２，Ｑ３はオンとオフとを交互に繰り返すことになる。ここで、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比は一定値（固定）である。 On the other hand, during a period in which the second output voltage V2 is negative (V2 <0), the control unit 7 turns on the sixth switch element Q6 and turns off the fifth switch element Q5. Further, during the period when the second output voltage V2 is negative, the controller 7 repeats the operation of switching on and off the second and third switch elements Q2 and Q3 by the PWM signal, and the first and fourth switch elements Q1 and Q4 are kept off. That is, during the period when the second output voltage V2 is negative, the sixth switch element Q6 is kept on, and the second and third switch elements Q2 and Q3 are alternately turned on and off. Here, the duty ratio of the second and third switch elements Q2, Q3 is a constant value (fixed).
したがって、第２出力電圧Ｖ２が負の期間において第２および第３のスイッチ素子Ｑ２，Ｑ３がオンの状態では、第２変換回路２に正の第１出力電圧Ｖ１が印加されると、第３のスイッチ素子Ｑ３→出力部８２→第２のスイッチ素子Ｑ２の経路で電流が流れる。このとき、クランプ回路２２は、第５のスイッチ素子Ｑ５がオフであるから、第５のダイオードＤ５には逆方向バイアスが印加されて非導通状態にある。そのため、出力部８２に印加される第３出力電圧Ｖ３は、第１出力電圧Ｖ１に対応する大きさの負の電圧となり、出力部８２を流れる負（図１では左向き）の出力電流Ｉ１は時間経過に伴い（絶対値が）増加する。
Therefore, when the second output voltage V2 is negative and the second and third switch elements Q2 and Q3 are in the on state, when the positive first output voltage V1 is applied to the
一方、第２出力電圧Ｖ２が負の期間において第２および第３のスイッチ素子Ｑ２，Ｑ３がオフの状態では、クランプ回路２２は、第５のダイオードＤ５→第６のスイッチ素子Ｑ６の経路でリアクトル２３１，２３２の還流電流が流れる。このとき、クランプ回路２２は、第５のダイオードＤ５に順方向バイアスが印加されて導通状態にある。そのため、出力部８２に印加される第３出力電圧Ｖ３は略０〔Ｖ〕となり、出力部８２を流れる負の出力電流Ｉ１は時間経過に伴い（絶対値が）減少する。
On the other hand, when the second and third switch elements Q2 and Q3 are off during the period when the second output voltage V2 is negative, the
なお、制御部７は、第５のスイッチ素子Ｑ５と第６のスイッチ素子Ｑ６とを同時にオンしないように、第２出力電圧Ｖ２のゼロクロス点の前後において、第５および第６のスイッチ素子Ｑ５，Ｑ６を同時にオフするデッドタイムが設けられている。 Note that the control unit 7 does not turn on the fifth switch element Q5 and the sixth switch element Q6 at the same time before and after the zero-cross point of the second output voltage V2, and controls the fifth and sixth switch elements Q5 and Q5. There is a dead time for simultaneously turning off Q6.
上述した動作により、電力変換装置１０は、第２変換回路２の最終出力である第２出力電圧Ｖ２として、所望の交流電圧を生成することができる。さらに、第２出力電圧Ｖ２と出力電流Ｉ１との間の位相差は無視できる程度である。ここで、出力部８２がフィルタとして機能することにより、第２出力電圧Ｖ２は正弦波状の交流電圧となる。なお、本実施形態では、第２出力電圧Ｖ２は商用電力系統に同期した５０Ｈｚまたは６０Ｈｚの交流電圧である。
With the above-described operation, the
図３は、第１変換回路１の出力である第１出力電圧Ｖ１、出力部８２の入力である第３出力電圧Ｖ３、第２変換回路２の出力である第２出力電圧Ｖ２を示している。
FIG. 3 shows the first output voltage V1 that is the output of the
要するに、本実施形態の電力変換装置１０は、上述した動作を繰り返すことにより、図３に示すような電圧波形を得ることができる。要するに、第１出力電圧Ｖ１は第２出力電圧Ｖ２を全波整流した波形（脈流波形）に近似の波形となる。さらに、第２出力電圧Ｖ２は正弦波状の交流電圧となり、第３出力電圧Ｖ３は包絡線が第２出力電圧Ｖ２に近似の波形となる。
In short, the
以上説明した本実施形態の電力変換装置１０によれば、第１変換回路１は、第２出力電圧Ｖ２に同期して第１出力電圧Ｖ１の大きさを周期的に変化させることにより、第１出力電圧Ｖ１の波形を第２出力電圧Ｖ２の全波整流波形に合わせて整形する。そのため、電力変換装置１０は、第２変換回路２の入力段でエネルギーを貯めなくても、第１出力電圧Ｖ１が第２出力電圧Ｖ２の瞬時値（絶対値）を下回ることを回避できる。したがって、電力変換装置１０は、第２変換回路２の入力段に設けられるエネルギーストレージを小型化あるいは省略可能であり、電力変換装置１０全体としての小型化を図ることができる。
According to the
すなわち、第２変換回路２に入力される第１出力電圧Ｖ１が一定であれば、第１出力電圧Ｖ１が第２出力電圧Ｖ２を下回らないように、第２変換回路２の入力段で第１出力電圧Ｖ１を第２出力電圧Ｖ２の最大値（絶対値）より大きな値に維持する必要がある。これに対して、本実施形態の電力変換装置１０は、第２変換回路２に入力される第１出力電圧Ｖ１が一定でなく、第２出力電圧Ｖ２に同期して第１出力電圧Ｖ１の大きさが変化する。したがって、この電力変換装置１０は、第１出力電圧Ｖ１を第２出力電圧Ｖ２の最大値より大きな値に維持する必要がなく、エネルギーストレージを小型化あるいは省略しても、第１出力電圧Ｖ１が第２出力電圧Ｖ２を下回ることを回避できる。
In other words, if the first output voltage V1 input to the
本実施形態においては、図１に示すように、第１変換回路１の出力段（第２変換回路２の入力段）に中間コンデンサ１１５が設けられている。この中間コンデンサ１１５には、たとえばフィルムコンデンサが用いられる。そのため、大容量の電解コンデンサを第１変換回路１の出力段（第２変換回路２の入力段）に設ける場合に比べて、コンデンサを大幅に小型化することができる。しかも、フィルムコンデンサは電解コンデンサに比べて長寿命であるから、中間コンデンサ１１５にフィルムコンデンサを用いることで、電力変換装置１０の部品の長寿命化を図ることができる。なお、中間コンデンサ１１５は、フィルムコンデンサに限らず、電解コンデンサやその他のコンデンサであってもよく、さらに省略されていてもよい。
In the present embodiment, as shown in FIG. 1, an
また、第２変換回路２は、上述したように、第１出力電圧Ｖ１のスイッチングを行うスイッチング部８１と、誘導性負荷（リアクトル２３１，２３２）を含みスイッチング部８１の出力を受けて第２出力電圧Ｖ２を出力する出力部８２とを有することが好ましい。この場合、スイッチング部８１は、第１出力電圧Ｖ１が同値の場合に出力部８２に印加される電圧値を３段階以上の値の中で切り替えるように構成されていることが好ましい。
Further, as described above, the
この構成によれば、スイッチング部８１は、出力電圧の切り替えが２段階のみの所謂２レベルインバータに比べて、出力部８２に印加される電圧値を細かく調整できるので、出力部８２への印加電圧を低減できる。その結果、出力部８２の誘導性負荷（リアクトル２３１，２３２）への印加電圧が低減され、リアクトル２３１，２３２の小型化並びにリアクトル２３１，２３２での損失の低減を図ることができる。つまり、一般的に、リアクトルの印加電圧はリアクトルのインダクタンスに比例し、インダクタンスはリアクトルの体積に比例するため、印加電圧の低減はリアクトル２３１，２３２の小型化につながる。また、一般的に、リアクトルの印加電圧はリアクトルの磁束密度に比例し、磁束密度はリアクトルの鉄損に比例するため、印加電圧の低減はリアクトル２３１，２３２での損失低減につながる。
According to this configuration, since the switching
さらにまた、第１変換回路１は、上述したように、入力電圧を降圧する降圧チョッパ回路１１と、入力電圧を昇圧する昇圧チョッパ回路１２とを有することが好ましい。この場合、第１変換回路１は、第１出力電圧Ｖ１が入力電圧より低くなる期間には降圧チョッパ回路１１で降圧を行い、第１出力電圧Ｖ１が入力電圧より高くなる期間には昇圧チョッパ回路１２で昇圧を行うことにより、第１出力電圧Ｖ１の波形を整形する。
Furthermore, as described above, the
この構成によれば、降圧チョッパ回路１１と昇圧チョッパ回路１２とを組み合わせただけの比較的簡単な構成で、第１出力電圧Ｖ１の波形を全波整流波形（脈流波形）に整形することができる。
According to this configuration, the waveform of the first output voltage V1 can be shaped into a full-wave rectified waveform (pulsating waveform) with a relatively simple configuration in which the step-down
なお、本実施形態では、第１変換回路１と第２変換回路２とを１つの制御部７で制御する構成を例示したが、制御部は、第１変換回路１と第２変換回路２とで別々に設けられていてもよい。
In the present embodiment, the configuration in which the
（実施形態２）
本実施形態に係る電力変換装置１０は、第２変換回路２のスイッチング部８１が、第１出力電圧Ｖ１が同値の場合に出力部８２に印加される電圧値を２段階で切り替えるように構成されている点で、実施形態１の電力変換装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。
(Embodiment 2)
The
本実施形態の電力変換装置１０は、クランプ回路２２（図１参照）が省略され、図４に示すように、第２変換回路２のスイッチング部８１がブリッジ回路２１にて構成されている。つまり、スイッチング部８１は、マルチレベルインバータではなく２レベルインバータからなる。そのため、出力部８２は、ブリッジ回路２１の出力端（第１の接続点２１１−第２の接続点２１２）間に、一対のリアクトル（誘導性負荷）２３１，２３２と出力コンデンサ（容量性負荷）２４とが直列に直接接続されて構成されている。
In the
次に、本実施形態に係る電力変換装置１０の動作について、図５を参照して説明する。図５では、横軸を時間軸として、第１出力電圧Ｖ１、第２出力電圧Ｖ２、第３出力電圧Ｖ３、さらに第１〜第４のスイッチ素子Ｑ１〜Ｑ４のオン、オフの別、リアクトル２３１を流れる出力電流Ｉ１を表している。ここでは、第１のスイッチ素子Ｑ１および第４のスイッチ素子Ｑ４のオン、オフの別は「Ｑ１，Ｑ４」で示し、第２のスイッチ素子Ｑ２および第３のスイッチ素子Ｑ３のオン、オフの別は「Ｑ２，Ｑ３」で示している。なお、第１出力電圧Ｖ１は、第２出力電圧Ｖ２の全波整流波形（一点鎖線で示す）に近い波形に整形されているものの、実際には実線で示すような揺らぎをもった波形となる。
Next, operation | movement of the
制御部７は、ＰＷＭ信号により、第１および第４のスイッチ素子Ｑ１，Ｑ４のオン、オフを切り替える動作を繰り返し、且つ第２および第３のスイッチ素子Ｑ２，Ｑ３のオン、オフを切り替える動作を繰り返す。このとき、制御部７は、第１および第４のスイッチ素子Ｑ１，Ｑ４の組と、第２および第３のスイッチ素子Ｑ２，Ｑ３の組とが交互にオンするように、ＰＷＭ信号により第１〜第４のスイッチ素子Ｑ１〜Ｑ４の制御を行う。ここで、第１および第４のスイッチ素子Ｑ１，Ｑ４、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比は可変である。 The control unit 7 repeats the operation of switching on and off the first and fourth switch elements Q1 and Q4 by the PWM signal, and performs the operation of switching on and off of the second and third switch elements Q2 and Q3. repeat. At this time, the control unit 7 uses the PWM signal so that the first and fourth switch elements Q1 and Q4 and the second and third switch elements Q2 and Q3 are alternately turned on. Control the fourth switch elements Q1 to Q4. Here, the duty ratios of the first and fourth switch elements Q1, Q4, and the second and third switch elements Q2, Q3 are variable.
第１および第４のスイッチ素子Ｑ１，Ｑ４がオン、第２および第３のスイッチ素子Ｑ２，Ｑ３がオフの状態では、第２変換回路２に正の第１出力電圧Ｖ１が印加されると、第１のスイッチ素子Ｑ１→出力部８２→第４のスイッチ素子Ｑ４の経路で電流が流れる。このとき、出力部８２に印加される第３出力電圧Ｖ３は、第１出力電圧Ｖ２に対応する大きさの正の電圧となり、出力部８２を流れる正（図５では右向き）の出力電流Ｉ１は時間経過に伴い増加する。
When the first and fourth switch elements Q1 and Q4 are on and the second and third switch elements Q2 and Q3 are off, when the positive first output voltage V1 is applied to the
一方、第２および第３のスイッチ素子Ｑ２，Ｑ３がオフ、第１および第４のスイッチ素子Ｑ１，Ｑ４がオンの状態では、第２変換回路２に正の第１出力電圧Ｖ１が印加されると、第３のスイッチ素子Ｑ３→出力部８２→第２のスイッチ素子Ｑ２の経路で電流が流れる。このとき、出力部８２に印加される第３出力電圧Ｖ３は、第１出力電圧Ｖ２に対応する大きさの負の電圧となり、出力部８２を流れる負（図５では左向き）の出力電流Ｉ１は時間経過に伴い増加する。
On the other hand, when the second and third switch elements Q2 and Q3 are off and the first and fourth switch elements Q1 and Q4 are on, the positive first output voltage V1 is applied to the
したがって、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比が第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比より大きければ、出力部８２を流れる正（図５では右向き）の出力電流Ｉ１は時間経過に伴い徐々に増加する。反対に、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比が第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比より小さければ、出力部８２を流れる正（図５では右向き）の出力電流Ｉ１は時間経過に伴い徐々に減少する。
Therefore, if the duty ratios of the first and fourth switch elements Q1, Q4 are larger than the duty ratios of the second and third switch elements Q2, Q3, a positive (rightward in FIG. 5) output current flowing through the
そこで、制御部７は、第１および第４のスイッチ素子Ｑ１，Ｑ４、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比を、第２出力電圧Ｖ２に同期して変化させることにより、第２出力電圧Ｖ２に同期した出力電流Ｉ１を実現する。具体的には、第２出力電圧Ｖ２が正の期間には、制御部７は、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比を時間経過に伴って徐々に大きくし、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比を時間経過に伴って徐々に小さくする。これにより、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比は、第２出力電圧Ｖ２が正から負に切り替わるゼロクロス点で最大となる。また、第２出力電圧Ｖ２の極大点においては、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比は、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比と等しくなる（いずれも５０％）。 Therefore, the control unit 7 changes the duty ratio of the first and fourth switch elements Q1, Q4, and the second and third switch elements Q2, Q3 in synchronization with the second output voltage V2, thereby 2 An output current I1 synchronized with the output voltage V2 is realized. Specifically, during the period when the second output voltage V2 is positive, the control unit 7 gradually increases the duty ratio of the second and third switch elements Q2 and Q3 with the passage of time. The duty ratio of the fourth switch elements Q1 and Q4 is gradually decreased with time. As a result, the duty ratio of the second and third switch elements Q2, Q3 becomes maximum at the zero cross point at which the second output voltage V2 switches from positive to negative. Further, at the maximum point of the second output voltage V2, the duty ratios of the second and third switch elements Q2, Q3 are equal to the duty ratios of the first and fourth switch elements Q1, Q4 (both are 50). %).
これに対し、第２出力電圧Ｖ２が負の期間には、制御部７は、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比を時間経過に伴って徐々に大きくし、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比を時間経過に伴って徐々に小さくする。これにより、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比は、第２出力電圧Ｖ２が負から正に切り替わるゼロクロス点で最大となる。また、第２出力電圧Ｖ２の極小点においては、第１および第４のスイッチ素子Ｑ１，Ｑ４のデューティ比は、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比と等しくなる（いずれも５０％）。 On the other hand, during the period when the second output voltage V2 is negative, the control unit 7 gradually increases the duty ratio of the first and fourth switch elements Q1 and Q4 with the passage of time. 3, the duty ratio of the switch elements Q2 and Q3 is gradually reduced with time. As a result, the duty ratio of the first and fourth switch elements Q1, Q4 is maximized at the zero cross point at which the second output voltage V2 switches from negative to positive. At the minimum point of the second output voltage V2, the duty ratios of the first and fourth switch elements Q1, Q4 are equal to the duty ratios of the second and third switch elements Q2, Q3 (both are 50). %).
制御部７は、このように第１および第４のスイッチ素子Ｑ１，Ｑ４、第２および第３のスイッチ素子Ｑ２，Ｑ３のデューティ比を変化させることにより、第２出力電圧Ｖ２に同期して増減する出力電流Ｉ１を実現することができる。 The controller 7 increases or decreases in synchronization with the second output voltage V2 by changing the duty ratios of the first and fourth switch elements Q1 and Q4 and the second and third switch elements Q2 and Q3 in this way. Output current I1 can be realized.
上述した動作により、電力変換装置１０は、第２変換回路２の最終出力である第２出力電圧Ｖ２として、所望の交流電圧を生成することができる。さらに、第２出力電圧Ｖ２と出力電流Ｉ１との間の位相差は無視できる程度である。ここで、出力部８２がフィルタとして機能することにより、第２出力電圧Ｖ２は正弦波状の交流電圧となる。なお、本実施形態では、第２出力電圧Ｖ２は商用電力系統に同期した５０Ｈｚまたは６０Ｈｚの交流電圧である。
With the above-described operation, the
以上説明した本実施形態の電力変換装置１０によれば、スイッチング部８１に２レベルインバータを用いて、第２変換回路２の構成を簡略化することができる。その結果、電力変換装置１０は、第２変換回路２を構成する部品点数を減らすことができ、電力変換装置１０全体としての小型化を図ることができる。
According to the
その他の構成および機能は実施形態１と同様である。 Other configurations and functions are the same as those of the first embodiment.
１ 第１変換回路
１１ 降圧チョッパ回路
１２ 昇圧チョッパ回路
２ 第２変換回路
３ 直流電源
８１ スイッチング部
８２ 出力部
Ｖ１ 第１出力電圧
Ｖ２ 第２出力電圧
DESCRIPTION OF
Claims (3)
前記第１出力電圧を交流の第２出力電圧に変換して出力する第２変換回路とを備え、
前記第１変換回路は、前記第２出力電圧に同期して前記第１出力電圧の大きさを周期的に変化させることにより、前記第１出力電圧の波形を前記第２出力電圧の全波整流波形に合わせて整形するように構成されている
ことを特徴とする電力変換装置。 A first conversion circuit that changes the magnitude of a DC input voltage applied from a DC power supply and outputs the first output voltage as a DC first output voltage;
A second conversion circuit that converts the first output voltage into an AC second output voltage and outputs the second output voltage,
The first conversion circuit periodically changes the magnitude of the first output voltage in synchronization with the second output voltage, thereby converting the waveform of the first output voltage into a full-wave rectification of the second output voltage. A power conversion device configured to be shaped according to a waveform.
前記スイッチング部は、前記第１出力電圧が同値の場合に前記出力部に印加される電圧値を３段階以上の値の中で切り替えるように構成されている
ことを特徴とする請求項１に記載の電力変換装置。 The second conversion circuit includes a switching unit that performs switching of the first output voltage, and an output unit that includes an inductive load and receives the output of the switching unit and outputs the second output voltage,
The said switching part is comprised so that the voltage value applied to the said output part may be switched in the value of 3 steps | paragraphs or more when the said 1st output voltage is the same value. Power converter.
前記入力電圧を降圧する降圧チョッパ回路と、前記入力電圧を昇圧する昇圧チョッパ回路とを有し、
前記第１出力電圧が前記入力電圧より低くなる期間には前記降圧チョッパ回路で降圧を行い、前記第１出力電圧が前記入力電圧より高くなる期間には前記昇圧チョッパ回路で昇圧を行うことにより、前記第１出力電圧の波形を整形するように構成されている
ことを特徴とする請求項１または２に記載の電力変換装置。
The first conversion circuit includes:
A step-down chopper circuit for stepping down the input voltage; and a step-up chopper circuit for stepping up the input voltage;
By performing step-down by the step-down chopper circuit during a period when the first output voltage is lower than the input voltage, and performing step-up by the step-up chopper circuit during a period when the first output voltage is higher than the input voltage, The power converter according to claim 1, wherein the power converter is configured to shape a waveform of the first output voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013272952A JP6264687B2 (en) | 2013-12-27 | 2013-12-27 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013272952A JP6264687B2 (en) | 2013-12-27 | 2013-12-27 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015128346A true JP2015128346A (en) | 2015-07-09 |
| JP6264687B2 JP6264687B2 (en) | 2018-01-24 |
Family
ID=53838085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013272952A Active JP6264687B2 (en) | 2013-12-27 | 2013-12-27 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6264687B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046534B2 (en) * | 2004-02-09 | 2006-05-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. | DC/AC converter to convert direct electric voltage into alternating voltage or into alternating current |
| JP2009254196A (en) * | 2008-04-10 | 2009-10-29 | Honda Motor Co Ltd | Power converter |
| JP2011097787A (en) * | 2009-10-30 | 2011-05-12 | Sanyo Electric Co Ltd | Grid-connected inverter device and grid-connection system |
-
2013
- 2013-12-27 JP JP2013272952A patent/JP6264687B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046534B2 (en) * | 2004-02-09 | 2006-05-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. | DC/AC converter to convert direct electric voltage into alternating voltage or into alternating current |
| JP2009254196A (en) * | 2008-04-10 | 2009-10-29 | Honda Motor Co Ltd | Power converter |
| JP2011097787A (en) * | 2009-10-30 | 2011-05-12 | Sanyo Electric Co Ltd | Grid-connected inverter device and grid-connection system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6264687B2 (en) | 2018-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8144490B2 (en) | Operation of a three level converter | |
| US9344005B2 (en) | Method and apparatus for producing three-phase current | |
| US9479075B2 (en) | Multilevel converter system | |
| JP5788017B2 (en) | Power converter | |
| JP6349265B2 (en) | Bidirectional DC-DC converter, power conditioner, and distributed power supply system | |
| US20120155139A1 (en) | Electrical Energy Conversion Circuit Device | |
| US9203323B2 (en) | Very high efficiency uninterruptible power supply | |
| KR20120041791A (en) | Dc-ac inverter assembly, in particular solar cell inverter | |
| WO2012167691A1 (en) | Inverter device and solar grid-connected photovoltaic system using same | |
| CN109247052B (en) | Power converter topology for energy storage systems | |
| Kim et al. | High-efficiency bridgeless three-level power factor correction rectifier | |
| CA2895286A1 (en) | Ac-ac converter device | |
| Choi et al. | High-efficiency power conditioning system for grid-connected photovoltaic modules | |
| CN108199603B (en) | Multi-winding time-sharing power supply isolation flyback direct current chopper type single-stage multi-input inverter | |
| JP5701595B2 (en) | Grid connection device | |
| KR101697855B1 (en) | H-bridge multi-level inverter | |
| JP6264687B2 (en) | Power converter | |
| Moradisizkoohi et al. | Ultra-high step-up DC/DC converter based on dual-coupled-inductors with low voltage stress and input current ripple for renewable energy applications | |
| CN109245584B (en) | High-energy-efficiency dual-input inverter suitable for distributed photovoltaic grid-connected system | |
| CN106712548B (en) | Three-phase single-stage buck-boost rectifying converter | |
| JP5423264B2 (en) | Power converter | |
| CN104218809A (en) | A circuit device integrating power factor correction and DC-DC conversion | |
| JP2015226443A (en) | Power converter and power conditioner using the same | |
| Haque et al. | A Hybrid Bipolar DC-Link Converter Based on SEPIC-Cuk Combination | |
| Sagehashi et al. | One-inductor single-stage differential boost inverter operated in discontinuous current mode for single-phase grid-tied photovoltaic system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20171023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171208 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6264687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |