JP2011254611A

JP2011254611A - Half bridge type power converter

Info

Publication number: JP2011254611A
Application number: JP2010126520A
Authority: JP
Inventors: Masashige Oura; 正成大浦; Mamoru Sakamoto; 守坂本
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2010-06-02
Filing date: 2010-06-02
Publication date: 2011-12-15
Anticipated expiration: 2030-06-02
Also published as: JP5521790B2

Abstract

PROBLEM TO BE SOLVED: To provide a half bridge type power converter capable of stable constant value control of an output voltage even in the case where a DC power supply voltage becomes large and an output current value becomes small to the extent of being limited by a pulse width limit of a rectified voltage.SOLUTION: Series connection circuits of voltage dividing capacitors 2 and 3, and a first and second switching elements 4 and 5 are each connected in parallel to a DC power supply 1, and a primary winding 81 of a transformer 8 is connected between a node of the voltage dividing capacitors 2 and 3 and a node of the switching elements 4 and 5, and AC power is supplied to the primary winding 81 by turning on and off the switching elements 4 and 5 by turns. Provided are a rectifier circuit 9 converting an AC voltage transformed from a secondary side of a transformer 8 into a DC rectified voltage, and a filter circuit 10 smoothing the rectified voltage and supplying a prescribed output voltage to a prescribed load circuit 13, and an insertion reactor 21 is made to be inserted in series in the primary winding 81 of the transformer 8 by detecting that the output current to the load circuit 13 becomes a prescribed current value or less.

Description

本発明は、ハーフブリッジ形電力変換装置に関し、特に２つのスイッチング素子を用いて直流電圧を所定の交流電圧に変換し、更にそれを所定の直流電圧に変換するハーフブリッジ形電力変換装置に関する。 The present invention relates to a half-bridge power converter, and more particularly to a half-bridge power converter that converts a DC voltage into a predetermined AC voltage using two switching elements and further converts it into a predetermined DC voltage.

図１１は、従来のハーフブリッジ形ＤＣ／ＤＣコンバータの代表的な主回路およびその制御ブロックを示す図である。
一般に、ハーフブリッジ形ＤＣ／ＤＣコンバータは２つの直流電源を必要とする。図１１に示した回路例では、直流電源１に等容量の第１分圧コンデンサ２と第２分圧コンデンサ３との直列接続回路を接続して、直流電源１の電圧（２Ｖｄｃ）を２分の１に分圧して２つの電圧信号Ｖｄｃを形成するための直流電源として構成されている。この第１分圧コンデンサ２と第２分圧コンデンサ３との直列接続回路には、同じＮチャネル半導体からなる第１スイッチング素子４と第２スイッチング素子５との直列接続アームが並列に接続されている。第１スイッチング素子４のゲートには、ゲート信号を生成するためのゲート駆動用増幅回路（ＧＡ：Gate Amplifier）６が接続され、第２スイッチング素子５のゲートには、ゲート駆動用増幅回路（ＧＡ）７が接続されている。これらのゲート駆動用増幅回路６およびゲート駆動用増幅回路７は、それぞれゲート駆動パルス信号Ｇ１，Ｇ２を受けている。 FIG. 11 is a diagram showing a typical main circuit of a conventional half-bridge type DC / DC converter and its control block.
In general, a half-bridge type DC / DC converter requires two DC power sources. In the circuit example shown in FIG. 11, a series connection circuit of a first voltage dividing capacitor 2 and a second voltage dividing capacitor 3 having equal capacities is connected to the DC power source 1 so that the voltage (2Vdc) of the DC power source 1 is divided into two. Is divided into 1 to form two voltage signals Vdc. In the series connection circuit of the first voltage dividing capacitor 2 and the second voltage dividing capacitor 3, a series connection arm of the first switching element 4 and the second switching element 5 made of the same N-channel semiconductor is connected in parallel. Yes. A gate driving amplifier circuit (GA) 6 for generating a gate signal is connected to the gate of the first switching element 4, and a gate driving amplifier circuit (GA) is connected to the gate of the second switching element 5. ) 7 is connected. These gate drive amplifier circuit 6 and gate drive amplifier circuit 7 receive gate drive pulse signals G1 and G2, respectively.

これらの第１分圧コンデンサ２と第２分圧コンデンサ３との接続点は、単相の絶縁トランス（ＭＴＲ）８の１次巻線の一方に接続されている。第１スイッチング素子４のソースと第２スイッチング素子５とのドレインとの接続点は、絶縁トランス８の１次巻線の他方に接続されている。また、絶縁トランス８の２次巻線は、整流回路９の第１、第２の整流ダイオードＤｓ１，Ｄｓ２の交流入力側とそれぞれ接続され、その直流出力がフィルタ回路１０を構成するフィルタリアクトル１１を通してフィルタコンデンサ１２と接続されている。このフィルタコンデンサ１２の両端には、所定の大きさの負荷回路１３が接続され、この負荷回路１３にハーフブリッジ形ＤＣ／ＤＣコンバータの直流出力Ｉｏ，Ｖｏが供給されている。 A connection point between the first voltage dividing capacitor 2 and the second voltage dividing capacitor 3 is connected to one of primary windings of a single-phase insulating transformer (MTR) 8. A connection point between the source of the first switching element 4 and the drain of the second switching element 5 is connected to the other primary winding of the insulating transformer 8. The secondary winding of the isolation transformer 8 is connected to the AC input side of the first and second rectifier diodes Ds 1 and Ds 2 of the rectifier circuit 9, and the DC output thereof passes through the filter reactor 11 constituting the filter circuit 10. A filter capacitor 12 is connected. A load circuit 13 having a predetermined size is connected to both ends of the filter capacitor 12, and DC outputs Io and Vo of a half-bridge type DC / DC converter are supplied to the load circuit 13.

図１１のハーフブリッジ形ＤＣ／ＤＣコンバータでは、ゲート駆動パルス信号Ｇ１，Ｇ２のタイミングに従い生成されるゲート信号によって、第１スイッチング素子４と第２スイッチング素子５とが交互にオン／オフ駆動される。これにより、直流電源１からの電圧信号Ｖｄｃが矩形波形の交流電圧をもつ電圧信号Ｖｔ１に変換されて絶縁トランス８の１次巻線端子に給電される。絶縁トランス８の２次巻線はセンタタップ巻線構造を有しており、そのセンタ端子が負荷回路１３のマイナス線となり、それぞれの２次巻線の両端子から変圧された電圧信号Ｖｔ２，Ｖｔ３が整流回路９に供給されている。これらの電圧信号Ｖｔ２，Ｖｔ３は、整流回路９を通して直流の整流電圧Ｖｄに変換され、さらにフィルタリアクトル１１およびフィルタコンデンサ１２を通して平滑化され、直流の出力電圧Ｖｏとなって負荷回路１３に給電される。 In the half-bridge type DC / DC converter of FIG. 11, the first switching element 4 and the second switching element 5 are alternately turned on / off by the gate signal generated according to the timing of the gate drive pulse signals G1 and G2. . As a result, the voltage signal Vdc from the DC power supply 1 is converted into a voltage signal Vt1 having a rectangular waveform AC voltage and supplied to the primary winding terminal of the insulating transformer 8. The secondary winding of the insulating transformer 8 has a center tap winding structure, the center terminal of which is a negative line of the load circuit 13, and voltage signals Vt2 and Vt3 transformed from both terminals of each secondary winding. Is supplied to the rectifier circuit 9. These voltage signals Vt2 and Vt3 are converted to a DC rectified voltage Vd through a rectifier circuit 9, and further smoothed through a filter reactor 11 and a filter capacitor 12, and supplied to the load circuit 13 as a DC output voltage Vo. .

ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電圧Ｖｏは、出力電圧検出回路（ＶＤＥＴ：Voltage Detector）１４によって検出され、それが出力電圧帰還入力Ｖｆｂとして制御ブロックに帰還される。制御ブロックは、電圧調整回路（ＶＲＥＧ：Voltage Regulator）１５およびゲートパルス発生回路（ＧＰＧ：Gate Pulse Generator）１６を有している。 The output voltage Vo of the half bridge type DC / DC converter is detected by an output voltage detection circuit (VDET: Voltage Detector) 14 and is fed back to the control block as an output voltage feedback input Vfb. The control block includes a voltage regulator circuit (VREG: Voltage Regulator) 15 and a gate pulse generator circuit (GPG: Gate Pulse Generator) 16.

電圧調整回路１５には、ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電圧を設定する出力電圧設定入力Ｖｓｅｔと、出力電圧検出回路１４によって検出された出力電圧帰還入力Ｖｆｂとが入力され、出力電圧Ｖｏの設定電圧からの変動分を表す第１の制御信号Ｓ１が電圧調整回路１５からゲートパルス発生回路１６に出力されている。ゲートパルス発生回路１６は、ゲート駆動用増幅回路６，７に対するゲート駆動パルス信号Ｇ１，Ｇ２を発生する回路であって、電圧制限回路（ＶＬ：Voltage Limiter）１６１とゲートパルス生成回路（ＰＧ：Pulse Generator）１６２とから構成されている。 An output voltage setting input Vset for setting the output voltage of the half-bridge type DC / DC converter and an output voltage feedback input Vfb detected by the output voltage detection circuit 14 are input to the voltage adjustment circuit 15, and the output voltage Vo A first control signal S <b> 1 representing a variation from the set voltage is output from the voltage adjustment circuit 15 to the gate pulse generation circuit 16. The gate pulse generation circuit 16 generates gate drive pulse signals G1 and G2 for the gate drive amplifier circuits 6 and 7, and includes a voltage limiter (VL) 161 and a gate pulse generator (PG: Pulse). Generator) 162.

つぎに、ゲートパルス生成回路１６２によるゲート駆動パルス信号Ｇ１，Ｇ２の生成ロジックについて説明する。
図１２は、ゲートパルス生成回路によるゲート駆動パルス信号の生成ロジックを示す信号波形図である。 Next, the generation logic of the gate drive pulse signals G1 and G2 by the gate pulse generation circuit 162 will be described.
FIG. 12 is a signal waveform diagram showing the generation logic of the gate drive pulse signal by the gate pulse generation circuit.

ゲートパルス発生回路１６の電圧制限回路１６１は、第１スイッチング素子４および第２スイッチング素子５で確実にオン／オフ時間を確保するとともに、第１スイッチング素子４および第２スイッチング素子５の同時オンにより上下アームが短絡することを防止するための回路である。そのため、電圧制限回路１６１では、第１の制御信号Ｓ１に対してその電圧値が制限された第２の制御信号Ｓ２を出力して、ゲート駆動パルス信号Ｇ１，Ｇ２の最大オン時間幅を制限するようにしている。 The voltage limiting circuit 161 of the gate pulse generation circuit 16 ensures the on / off time by the first switching element 4 and the second switching element 5 and simultaneously turns on the first switching element 4 and the second switching element 5. This is a circuit for preventing the upper and lower arms from being short-circuited. Therefore, the voltage limiting circuit 161 outputs the second control signal S2 whose voltage value is limited with respect to the first control signal S1, and limits the maximum ON time width of the gate drive pulse signals G1 and G2. I am doing so.

図１２に示す信号生成ロジックでは、最小電圧値としてΔＶｃｗ、最大電圧値として（Ｖｃｗ−ΔＶｃｗ）がそれぞれ設定された電圧制限回路１６１によって、電圧調整回路１５からの第１の制御信号Ｓ１に対する電圧制限が実行されている。これにより、第１の制御信号Ｓ１が０になったときでも、第２の制御信号Ｓ２を最小制限電圧値ΔＶｃｗに保持できる。また、第１の制御信号Ｓ１が最大電圧値（Ｖｃｗ−ΔＶｃｗ）より高くなったとき、同様に第２の制御信号Ｓ２を最大電圧値（Ｖｃｗ−ΔＶｃｗ）に保持できる。ここで、電圧Ｖｃｗの大きさは、ゲート駆動パルス信号Ｇ１，Ｇ２を生成するための基準キャリヤー信号ｃｗ１，ｃｗ２によって規定される。また、最小電圧値ΔＶｃｗは、第１スイッチング素子４および第２スイッチング素子５が同時にオンとなる重なり時間を無くすとともに、確実にオン／オフのスイッチング動作ができる範囲での最小時間に対応する大きさに制限される。 In the signal generation logic shown in FIG. 12, the voltage limit for the first control signal S1 from the voltage adjustment circuit 15 is set by the voltage limit circuit 161 in which ΔVcw is set as the minimum voltage value and (Vcw−ΔVcw) is set as the maximum voltage value. Is running. Thereby, even when the first control signal S1 becomes 0, the second control signal S2 can be held at the minimum limit voltage value ΔVcw. When the first control signal S1 becomes higher than the maximum voltage value (Vcw−ΔVcw), the second control signal S2 can be similarly held at the maximum voltage value (Vcw−ΔVcw). Here, the magnitude of the voltage Vcw is defined by the reference carrier signals cw1 and cw2 for generating the gate drive pulse signals G1 and G2. In addition, the minimum voltage value ΔVcw has a magnitude corresponding to the minimum time within a range in which the first switching element 4 and the second switching element 5 are simultaneously turned on and the on / off switching operation can be reliably performed. Limited to

ゲートパルス生成回路１６２は、基準キャリヤー信号ｃｗ１，ｃｗ２を発生させる回路を内部に有している。基準キャリヤー信号ｃｗ１，ｃｗ２は、ハーフブリッジの第１スイッチング素子４および第２スイッチング素子５を、１８０度の位相差をもって、規定周波数（キャリヤー周波数Ｆｃ）で交互にスイッチングさせる信号である。図１２では、基準キャリヤー信号ｃｗ１，ｃｗ２の信号波形は、それぞれ２Ｖｃｗのピーク電圧値を有し、互いに１８０度の位相差を有する二等辺三角波として示されている。なお、このようなキャリヤー信号によりゲート駆動パルス信号を生成するスイッチング装置としては、波形成形回路を使用するものが知られている（例えば、特許文献１参照）。 The gate pulse generation circuit 162 includes a circuit for generating the reference carrier signals cw1 and cw2. The reference carrier signals cw1 and cw2 are signals for alternately switching the first switching element 4 and the second switching element 5 of the half bridge at a specified frequency (carrier frequency Fc) with a phase difference of 180 degrees. In FIG. 12, the signal waveforms of the reference carrier signals cw1 and cw2 are shown as isosceles triangular waves each having a peak voltage value of 2Vcw and having a phase difference of 180 degrees from each other. As a switching device that generates a gate drive pulse signal using such a carrier signal, a device using a waveform shaping circuit is known (see, for example, Patent Document 1).

ゲートパルス生成回路１６２に入力された第２の制御信号Ｓ２は、第１スイッチング素子４のゲート駆動パルス信号Ｇ１を発生させるための基準キャリヤー信号ｃｗ１、および第２スイッチング素子５のゲート駆動パルス信号Ｇ２を発生させるための基準キャリヤー信号ｃｗ２との間で、それぞれ電圧比較される。そのとき、ゲート駆動パルス信号Ｇ１は、Ｓ２＞ｃｗ１の範囲にあるときオン信号として出力される。また、ゲート駆動パルス信号Ｇ２は、Ｓ２＞ｃｗ２の範囲にあるときオン信号として出力される。 The second control signal S2 input to the gate pulse generation circuit 162 includes a reference carrier signal cw1 for generating a gate drive pulse signal G1 for the first switching element 4 and a gate drive pulse signal G2 for the second switching element 5. Are respectively compared with a reference carrier signal cw2 for generating. At that time, the gate drive pulse signal G1 is output as an ON signal when in the range of S2> cw1. The gate drive pulse signal G2 is output as an ON signal when in the range of S2> cw2.

図１３は、従来のハーフブリッジ形ＤＣ／ＤＣコンバータの各部の信号波形を示す図である。
図１１に示すハーフブリッジ形ＤＣ／ＤＣコンバータには、図１３（Ａ），（Ｂ）に示すゲート駆動パルス信号Ｇ１，Ｇ２がゲート駆動用増幅回路６，７に入力され、第１スイッチング素子４および第２スイッチング素子５を交互にオン／オフするゲート信号を生成する。このとき、絶縁トランス８の１次巻線には、同図（Ｃ）に示すような矩形波交流電圧の電圧信号Ｖｔ１が印加され、その結果、同図（Ｄ）に示す１次電流Ｉｔ１が流れる。絶縁トランス８の２次巻線はセンタタップ巻線構造を有しており、そのセンタ端子が負荷回路１３のマイナス線となり、その両端子からそれぞれ同図（Ｅ），（Ｆ）に示す電圧信号Ｖｔ２，Ｖｔ３が整流回路９に供給されている。 FIG. 13 is a diagram showing signal waveforms at various parts of a conventional half-bridge type DC / DC converter.
In the half-bridge type DC / DC converter shown in FIG. 11, the gate drive pulse signals G1 and G2 shown in FIGS. 13A and 13B are input to the gate drive amplifier circuits 6 and 7, respectively. A gate signal for alternately turning on / off the second switching element 5 is generated. At this time, a voltage signal Vt1 of a rectangular wave AC voltage as shown in FIG. 3C is applied to the primary winding of the insulating transformer 8, and as a result, the primary current It1 shown in FIG. Flowing. The secondary winding of the insulating transformer 8 has a center tap winding structure, the center terminal of which is a negative line of the load circuit 13, and voltage signals shown in FIGS. Vt2 and Vt3 are supplied to the rectifier circuit 9.

ここで、Ｔｐｗ２は一方の２次巻線からの電圧信号Ｖｔ２の導通時間（電圧オン幅）、Ｔｐｏ２はその非導通時間（電圧オフ幅）を示している。また、Ｔｐｗ３は他方の２次巻線からの電圧信号Ｖｔ３の導通時間、Ｔｐｏ３はその非導通時間を示している。これらの２次巻線の電圧信号Ｖｔ２，Ｖｔ３は、整流回路９により全波整流されて図１３（Ｇ）に示すような矩形波形のパルス列をなす整流電圧Ｖｄとなる。 Here, Tpw2 indicates the conduction time (voltage on width) of the voltage signal Vt2 from one of the secondary windings, and Tpo2 indicates the non-conduction time (voltage off width). Tpw3 represents the conduction time of the voltage signal Vt3 from the other secondary winding, and Tpo3 represents the non-conduction time. These secondary winding voltage signals Vt2 and Vt3 are full-wave rectified by the rectifier circuit 9 to become a rectified voltage Vd forming a pulse train having a rectangular waveform as shown in FIG.

図１３（Ｈ）〜（Ｊ）には、絶縁トランス８の２次電流Ｉｔ２，Ｉｔ３および整流回路９の整流電流Ｉｄを示している。さらに、フィルタリアクトル１１およびフィルタコンデンサ１２を通ってこの整流電流Ｉｄが平滑される。これにより、フィルタ回路１０では同図（Ｋ）に示す直流の出力電圧Ｖｏが得られる。この出力電圧Ｖｏは、制御ブロックの電圧調整回路１５により、その出力電圧設定入力Ｖｓｅｔにて設定された電圧値に調整される。 13 (H) to (J) show the secondary currents It2 and It3 of the insulating transformer 8 and the rectified current Id of the rectifier circuit 9. FIG. Further, the rectified current Id is smoothed through the filter reactor 11 and the filter capacitor 12. As a result, the filter circuit 10 can obtain a DC output voltage Vo shown in FIG. The output voltage Vo is adjusted to a voltage value set by the output voltage setting input Vset by the voltage adjustment circuit 15 of the control block.

一般に、この種のハーフブリッジ形ＤＣ／ＤＣコンバータは、電圧変動の大きい未調整の高電圧直流入力を絶縁して、一定の低電圧の直流電圧に変換する制御電源装置として、種々の用途の定電圧電源に使用されている。このような制御電源装置では、その容量が最大でも数ｋＷ程度のものである。そこで、スイッチング素子に高速動作が可能なＭＯＳＦＥＴやＩＧＢＴ等を広く利用することによって、電力変換装置の小形化、軽量化、高効率化、および低価格化等を促進するようにしている。しかも、こうした制御電源装置の高速化、大容量化にともなって、スイッチング素子をできるだけ高周波で動作させることが望まれている。 In general, this type of half-bridge type DC / DC converter is used as a control power supply device that insulates an unadjusted high-voltage DC input with a large voltage fluctuation and converts it into a constant low-voltage DC voltage. Used for voltage power supply. Such a control power supply device has a capacity of several kW at the maximum. Thus, MOSFETs, IGBTs, and the like capable of high-speed operation are widely used as switching elements, thereby promoting reduction in size, weight, efficiency, and price of power conversion devices. In addition, with the increase in speed and capacity of such a control power supply device, it is desired to operate the switching element at the highest possible frequency.

つぎに、図１１の直流電源１の電圧信号Ｖｄｃが１５０Ｖから３５０Ｖの範囲で変動するとき、回路常数の一例として、直流の出力電圧Ｖｏの大きさをＤＣ５０Ｖで一定（±１％）とし、出力電流Ｉｏが最大２０Ａ（１００％）として、その変動範囲を最大１００％から最小１％までに設定されている場合について説明する。 Next, when the voltage signal Vdc of the DC power supply 1 in FIG. 11 fluctuates in the range of 150V to 350V, as an example of a circuit constant, the magnitude of the DC output voltage Vo is constant (± 1%) at DC50V, and the output A case where the current Io is set to 20 A (100%) at the maximum and the fluctuation range is set from the maximum 100% to the minimum 1% will be described.

第１、第２スイッチング素子４，５としてＩＧＢＴを適用する。この種の大容量スイッチング素子ではターンオン時間で０．３［μｓｅｃ］、ターンオフ時間で０．６［μｓｅｃ］程度のスイッチング速度を有する。そこで、これらの第１、第２スイッチング素子４，５が確実にオン／オフ動作を行うために必要な時間としては、およそ１［μｓｅｃ］が想定される。 An IGBT is applied as the first and second switching elements 4 and 5. This type of large capacity switching element has a switching speed of about 0.3 [μsec] in turn-on time and about 0.6 [μsec] in turn-off time. Therefore, the time required for the first and second switching elements 4 and 5 to reliably perform the on / off operation is assumed to be approximately 1 [μsec].

また、図１３の信号波形図において、絶縁トランス８の１次巻線の電圧信号Ｖｔ１（同図（Ｃ））の導通時間をＴｐｗ１とし、非導通時間をＴｐｏ１とする。ここで、絶縁トランス８における各巻線の自己インダクタンスおよび励磁インダクタンスの影響が無視できるとすると、同図（Ｅ），（Ｆ）に示す電圧信号Ｖｔ２，Ｖｔ３との間には、次の関係が成り立つ。 In the signal waveform diagram of FIG. 13, the conduction time of the voltage signal Vt1 (FIG. (C)) of the primary winding of the insulating transformer 8 is Tpw1, and the non-conduction time is Tpo1. Here, if the influence of the self-inductance and excitation inductance of each winding in the insulating transformer 8 can be ignored, the following relationship is established between the voltage signals Vt2 and Vt3 shown in FIGS. .

Ｔｐｗ１＝Ｔｐｗ２＝Ｔｐｗ３ …（１）
Ｔｐｏ１＝Ｔｐｏ２＝Ｔｐｏ３ …（２）
通常では、第１、第２スイッチング素子４，５の確実なオン／オフ動作のためには、電圧オン時間、オフ時間に５０％程度の余裕を持たせて設定される。そこで、各巻線の最小導通時間Ｔｐｗ１ｍ，Ｔｐｗ２ｍ，Ｔｐｗ３ｍ、および最小非導通時間Ｔｐｏ１ｍ，Ｔｐｏ２ｍ，Ｔｐｏ３ｍのいずれも１．５［μｓｅｃ］とする。また、絶縁トランス８の２次側で整流される整流電圧Ｖｄのパルス幅Ｔｐｗ（図１３（Ｇ）参照）についても、以下の関係が成り立つ。 Tpw1 = Tpw2 = Tpw3 (1)
Tpo1 = Tpo2 = Tpo3 (2)
Normally, for reliable on / off operation of the first and second switching elements 4 and 5, the voltage on time and off time are set with a margin of about 50%. Therefore, all of the minimum conduction times Tpw1m, Tpw2m, Tpw3m and the minimum non-conduction times Tpo1m, Tpo2m, Tpo3m of each winding are set to 1.5 [μsec]. Further, the following relationship holds for the pulse width Tpw of the rectified voltage Vd rectified on the secondary side of the insulating transformer 8 (see FIG. 13G).

Ｔｐｗ＝Ｔｐｗ１＝Ｔｐｗ２＝Ｔｐｗ３ …（３） Tpw = Tpw1 = Tpw2 = Tpw3 (3)

特開２００３−０８８１１３号公報（段落番号［００３８］および図５参照）Japanese Patent Laying-Open No. 2003-088113 (see paragraph number [0038] and FIG. 5)

図１４は、ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流とフィルタリアクトルのインダクタンス値の関係を示す特性図である。
ここでは、図１１に示すハーフブリッジ形ＤＣ／ＤＣコンバータが上述した回路常数に設定されているとして、出力電圧Ｖｏ＝５０Ｖ（一定）に制御するために必要なフィルタリアクトル１１のインダクタンス値Ｌｆを縦軸に、出力電流Ｉｏを横軸に示す。絶縁トランス８の１次側に電圧信号Ｖｄｃ＝３５０Ｖ（最大）を印加し、整流電圧Ｖｄのパルス幅Ｔｐｗを１．５［μｓｅｃ］（最小値）とする制限をかけて、出力電流Ｉｏを１００％から１％まで減らした場合に必要なインダクタンス値Ｌｆを示している。 FIG. 14 is a characteristic diagram showing the relationship between the output current of the half-bridge type DC / DC converter and the inductance value of the filter reactor.
Here, assuming that the half-bridge type DC / DC converter shown in FIG. 11 is set to the circuit constant described above, the inductance value Lf of the filter reactor 11 necessary for controlling the output voltage Vo = 50 V (constant) is longitudinally The axis shows the output current Io on the horizontal axis. The voltage signal Vdc = 350 V (maximum) is applied to the primary side of the insulating transformer 8 and the output current Io is set to 100 with the restriction that the pulse width Tpw of the rectified voltage Vd is 1.5 [μsec] (minimum value). The inductance value Lf required when the percentage is reduced from 1% to 1% is shown.

この図１４に示す特性によれば、出力電流Ｉｏが１００％から１０％までの範囲（すなわち、２０Ａから２Ａの範囲）では、フィルタリアクトル１１のインダクタンス値Ｌｆが２０μＨであっても、出力電圧Ｖｏを５０Ｖ一定に制御可能である。また、出力電流Ｉｏがその最大値（２０Ａ）の１％まで小さくなっても、フィルタリアクトル１１のインダクタンス値Ｌｆが５００μＨだけあれば、出力電圧Ｖｏにはリップルが生じないで、その大きさを５０Ｖに保持できる。 According to the characteristics shown in FIG. 14, when the output current Io is in the range of 100% to 10% (that is, in the range of 20A to 2A), even if the inductance value Lf of the filter reactor 11 is 20 μH, the output voltage Vo Can be controlled to be constant at 50V. Even if the output current Io is reduced to 1% of the maximum value (20 A), if the inductance value Lf of the filter reactor 11 is only 500 μH, the output voltage Vo does not generate a ripple, and its magnitude is 50 V. Can be retained.

ところが、直流電源１からの入力電圧（２Ｖｄｃ）が高くなれば、負荷回路１３への出力電流Ｉｏがその最大値の１０％以下の大きさに低減することもある。そのような場合、出力電流Ｉｏの低減に応じてフィルタリアクトル１１のインダクタンス値Ｌｆを大きくしなければ、絶縁トランス８の巻線電圧のパルス幅が小さくなって、上述した整流電圧Ｖｄのパルス幅制限（１．５［μｓｅｃ］）に抵触する。そのため、出力電圧Ｖｏが一定値に制御されず、大きなリップルが生じてしまう。 However, if the input voltage (2 Vdc) from the DC power supply 1 is increased, the output current Io to the load circuit 13 may be reduced to 10% or less of the maximum value. In such a case, unless the inductance value Lf of the filter reactor 11 is increased in accordance with the reduction of the output current Io, the pulse width of the winding voltage of the insulation transformer 8 is reduced, and the above-described pulse width limitation of the rectified voltage Vd is performed. (1.5 [μsec]). For this reason, the output voltage Vo is not controlled to a constant value, and a large ripple occurs.

このように、従来のハーフブリッジ形ＤＣ／ＤＣコンバータでは、直流電源１の電圧信号Ｖｄｃや出力電流Ｉｏが大きく変動するとき、フィルタリアクトル１１のインダクタンス値Ｌｆによっては出力電圧Ｖｏを安定して一定値に制御することができない場合があった。しかも、フィルタリアクトル１１は、そこに流れる電流Ｉｄの値に対応して大きくすれば、そこで消費されるエネルギーが大きくなるため、フィルタリアクトル１１も大型のものを用いることが不可欠となる。 As described above, in the conventional half-bridge type DC / DC converter, when the voltage signal Vdc of the DC power source 1 and the output current Io greatly fluctuate, the output voltage Vo is stabilized to a constant value depending on the inductance value Lf of the filter reactor 11. There was a case that could not be controlled. In addition, if the filter reactor 11 is increased in accordance with the value of the current Id flowing therethrough, the energy consumed there increases, so it is essential to use a large filter reactor 11 as well.

しかし、従来のハーフブリッジ形ＤＣ／ＤＣコンバータでは、その小形、軽量化という要請と、安定した出力電圧の一定値制御とが互いに相反するという問題があった。
本発明はこのような点に鑑みてなされたものであり、直流電源電圧が大きくなって整流電圧のパルス幅制限にかかるまでに出力電流値が小さくなる場合でも、安定して出力電圧の一定値制御が可能なハーフブリッジ形電力変換装置を提供することにある。 However, in the conventional half-bridge type DC / DC converter, there is a problem in that the demand for reduction in size and weight is contradictory to the stable constant value control of the output voltage.
The present invention has been made in view of such a point, and even when the output current value becomes small until the DC power supply voltage becomes large and the pulse width of the rectified voltage is limited, the output voltage value is stably stabilized. An object of the present invention is to provide a half-bridge type power converter that can be controlled.

本発明では上記の課題を解決するために、第１分圧コンデンサと第２分圧コンデンサの直列接続回路および第１スイッチング素子と第２スイッチング素子の直列接続回路がそれぞれ直流電源に対して並列に接続され、かつ前記第１、第２分圧コンデンサの接続点と前記第１、第２スイッチング素子の接続点との間に絶縁トランスの１次巻線が接続され、前記第１、第２スイッチング素子を交互にオン／オフ駆動することによって前記絶縁トランスの前記１次巻線に交流電力を供給するとともに、前記絶縁トランスの２次巻線から変圧された交流電圧を出力するハーフブリッジ形電力変換装置が提供される。 In the present invention, in order to solve the above problems, a series connection circuit of the first voltage dividing capacitor and the second voltage dividing capacitor and a series connection circuit of the first switching element and the second switching element are respectively connected in parallel to the DC power supply. And a primary winding of an insulation transformer is connected between a connection point of the first and second voltage dividing capacitors and a connection point of the first and second switching elements, and the first and second switching elements are connected. Half-bridge power conversion that supplies alternating current power to the primary winding of the isolation transformer and outputs an alternating voltage transformed from the secondary winding of the isolation transformer by alternately turning elements on and off An apparatus is provided.

このようなハーフブリッジ形ＤＣ／ＤＣコンバータでは、前記交流電圧を直流の整流電圧に変換する整流回路と、前記整流電圧を平滑化して所定の出力電圧を所定の負荷回路に供給するフィルタ回路と、前記負荷回路への出力電流が所定の電流値以下になったことを検出して、前記絶縁トランスの前記１次巻線に対して直列に挿入されるリアクトル回路と、を備えたことを特徴とする。 In such a half-bridge type DC / DC converter, a rectifier circuit that converts the AC voltage into a DC rectified voltage, a filter circuit that smoothes the rectified voltage and supplies a predetermined output voltage to a predetermined load circuit, A reactor circuit that detects that an output current to the load circuit has become equal to or less than a predetermined current value and is inserted in series with the primary winding of the isolation transformer. To do.

上記構成のハーフブリッジ形電力変換装置によれば、絶縁トランスの１次側に適切なインダクタンス値を有するリアクトル回路を挿入することによって、１次側電圧を低下させることができ、出力電圧の一定値制御を容易に行える。 According to the half-bridge power converter having the above-described configuration, the primary voltage can be reduced by inserting a reactor circuit having an appropriate inductance value on the primary side of the insulation transformer, and a constant value of the output voltage can be obtained. Easy to control.

本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する主回路構成図である。It is a main circuit block diagram explaining the principle of the half bridge type DC / DC converter of this invention. 本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する等価回路図である。It is an equivalent circuit diagram explaining the principle of the half-bridge type DC / DC converter of this invention. 出力電圧を一定値に制御するための出力電流と交流側リアクトルのインダクタンス値との関係を示す特性図である。It is a characteristic view which shows the relationship between the output current for controlling an output voltage to a fixed value, and the inductance value of an AC side reactor. 本発明の実施の形態に係るハーフブリッジ形ＤＣ／ＤＣコンバータを示す主回路構成図である。It is a main circuit block diagram which shows the half bridge type DC / DC converter which concerns on embodiment of this invention. 図４のハーフブリッジ形ＤＣ／ＤＣコンバータの制御ブロックを示す図である。It is a figure which shows the control block of the half bridge type DC / DC converter of FIG. 図５の小出力電流検出回路の一例を示すブロック図である。FIG. 6 is a block diagram illustrating an example of a small output current detection circuit of FIG. 5. 図５のゲート信号制御回路の一例を示すブロック図である。FIG. 6 is a block diagram illustrating an example of a gate signal control circuit in FIG. 5. 図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最小パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。FIG. 5 is a diagram showing signal waveforms when the half-bridge type DC / DC converter of FIG. 4 operates by generating a rectified voltage with a minimum pulse width. 図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最大パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。FIG. 5 is a diagram showing signal waveforms when the half-bridge type DC / DC converter of FIG. 4 operates by generating a rectified voltage with a maximum pulse width. 図４のハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流と出力電圧との関係を示す特性図である。FIG. 5 is a characteristic diagram showing a relationship between an output current and an output voltage of the half-bridge type DC / DC converter of FIG. 4. 従来のハーフブリッジ形ＤＣ／ＤＣコンバータの代表的な主回路およびその制御ブロックを示す図である。It is a figure which shows the typical main circuit and its control block of the conventional half bridge type DC / DC converter. ゲートパルス生成回路によるゲート駆動パルス信号の生成ロジックを示す信号波形図である。It is a signal waveform diagram showing the generation logic of the gate drive pulse signal by the gate pulse generation circuit. 従来のハーフブリッジ形ＤＣ／ＤＣコンバータの各部の信号波形を示す図である。It is a figure which shows the signal waveform of each part of the conventional half bridge type DC / DC converter. ハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流とフィルタリアクトルのインダクタンス値の関係を示す特性図である。It is a characteristic view which shows the relationship between the output current of a half bridge type DC / DC converter, and the inductance value of a filter reactor.

最初に、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータについて、その原理的な構成について説明する。図１は、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの原理を説明する主回路構成図である。 First, the basic configuration of the half-bridge type DC / DC converter of the present invention will be described. FIG. 1 is a main circuit configuration diagram illustrating the principle of a half-bridge type DC / DC converter according to the present invention.

図１に示す主回路の構成において、従来のハーフブリッジ形ＤＣ／ＤＣコンバータ（図１１）と異なる点は、絶縁トランス８の交流側に適切なインダクタンス値を有する挿入リアクトル２１が設けられていることである。この挿入リアクトル２１は、絶縁トランス８の１次巻線８１に対して直列に挿入されている。 1 is different from the conventional half-bridge type DC / DC converter (FIG. 11) in that an insertion reactor 21 having an appropriate inductance value is provided on the AC side of the insulating transformer 8. It is. The insertion reactor 21 is inserted in series with the primary winding 81 of the insulating transformer 8.

挿入リアクトル２１は、上述した課題に対して、出力電圧Ｖｏを一定の設定値に制御することを可能にするものである。図１に示すハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、直流電源１の電圧信号（２Ｖｄｃ）が高くなり、出力電流Ｉｏが小さくなった時には、絶縁トランス（ＭＴＲ）８の１次巻線８１に挿入された挿入リアクトル２１が、その１次巻線８１の電圧信号Ｖｔ１を低下させるように機能するからである。 The insertion reactor 21 enables the output voltage Vo to be controlled to a constant set value with respect to the above-described problem. In the half bridge type DC / DC converter shown in FIG. 1, when the voltage signal (2Vdc) of the DC power supply 1 becomes high and the output current Io becomes small, it is inserted into the primary winding 81 of the insulation transformer (MTR) 8. This is because the insertion reactor 21 functions to lower the voltage signal Vt1 of the primary winding 81.

つぎに、図１に示すハーフブリッジ形ＤＣ／ＤＣコンバータの動作原理について説明する。
図２は、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの動作原理を説明する等価回路図である。ここでは、絶縁トランス８の２次巻線８２，８３と絶縁トランス８の２次側の回路成分とが、絶縁トランス８の１次側の換算値に置き換えられた等価回路を示している。 Next, the operation principle of the half-bridge type DC / DC converter shown in FIG. 1 will be described.
FIG. 2 is an equivalent circuit diagram for explaining the operating principle of the half-bridge type DC / DC converter of the present invention. Here, an equivalent circuit is shown in which the secondary windings 82 and 83 of the insulating transformer 8 and the circuit components on the secondary side of the insulating transformer 8 are replaced with converted values on the primary side of the insulating transformer 8.

図１の絶縁トランス８は、そのインダクタンスの１次側換算値がＬｍｇで示されており、１次側電流をＩｔ１、２次側での整流電流Ｉｄの１次側等価換算値をＩｄｅ、トランス励磁電流をＩｍｇとしている。このとき、絶縁トランス８の１次巻線８１と各２次巻線８２，８３の巻線数比をｎ：１、挿入リアクトル２１のインダクタンス値をＬａｃ、フィルタリアクトル１１のインダクタンス値をＬｆとすれば、インダクタンス値Ｌｆと出力電圧Ｖｏの１次側換算値Ｌｆｅ，Ｖｏｅは、それぞれ次式（４）および（５）によって求めることができる。 In the insulating transformer 8 of FIG. 1, the primary conversion value of the inductance is indicated by Lmg, the primary current is It1, the primary equivalent conversion value of the rectified current Id on the secondary side is Ide, and the transformer The excitation current is Img. At this time, the winding number ratio between the primary winding 81 of the insulating transformer 8 and the secondary windings 82 and 83 is n: 1, the inductance value of the insertion reactor 21 is Lac, and the inductance value of the filter reactor 11 is Lf. For example, the primary conversion values Lfe and Voe of the inductance value Lf and the output voltage Vo can be obtained by the following equations (4) and (5), respectively.

Ｌｆｅ＝ｎ²・Ｌｆ …（４）
Ｖｏｅ＝ｎ・Ｖｏ …（５）
また、整流電流Ｉｄの１次側等価換算値Ｉｄｅは、次式（６）のように計算される。 Lfe = n ² · Lf (4)
Voe = n · Vo (5)
Further, the primary equivalent converted value Ide of the rectified current Id is calculated as in the following equation (6).

これらの式（４）〜（６）において、出力電圧Ｖｏの１次側換算値Ｖｏｅ、インダクタンスＬｆの１次側換算値Ｌｆｅ、角周波数ω、インダクタンスの１次側換算値Ｌｍｇおよび（Ｖａｃ−Ｖｏｅ）はいずれも一定の値である。 In these formulas (4) to (6), the primary side converted value Voe of the output voltage Vo, the primary side converted value Lfe of the inductance Lf, the angular frequency ω, the primary side converted value Lmg of the inductance and (Vac−Voe) ) Are all constant values.

ここから、式（６）の右辺に含まれる挿入リアクトル２１のインダクタンス値Ｌａｃを変更することによって、整流電流Ｉｄの１次側等価換算値Ｉｄｅを調整できることが分かる。したがって、出力電流Ｉｏの大きさに応じて挿入リアクトル２１のインダクタンス値Ｌａｃが変更されるようにハーフブリッジ形ＤＣ／ＤＣコンバータを構成すれば、絶縁トランス８の２次側回路に流れる直流電流Ｉｄの制御範囲を調整できる。すなわち、直流電源１の電圧信号が高くなり、出力電流Ｉｏが小さくなった時でも、最小出力電流値に対応するように絶縁トランス８の１次巻線８１に挿入される挿入リアクトル２１のインダクタンス値Ｌａｃを大きな値とすることで、パルス列の直流電圧Ｖｄはパルス時間幅の制限とは関係なく、出力電圧Ｖｏの一定値制御が可能となる。 From this, it can be seen that the primary equivalent converted value Ide of the rectified current Id can be adjusted by changing the inductance value Lac of the insertion reactor 21 included in the right side of Expression (6). Therefore, if the half-bridge type DC / DC converter is configured such that the inductance value Lac of the insertion reactor 21 is changed according to the magnitude of the output current Io, the direct current Id flowing through the secondary circuit of the isolation transformer 8 can be reduced. The control range can be adjusted. That is, even when the voltage signal of the DC power supply 1 becomes high and the output current Io becomes small, the inductance value of the insertion reactor 21 inserted in the primary winding 81 of the insulation transformer 8 so as to correspond to the minimum output current value. By setting Lac to a large value, the DC voltage Vd of the pulse train can be controlled at a constant value of the output voltage Vo regardless of the limitation on the pulse time width.

図３は、出力電圧を一定値に制御するための出力電流と交流側リアクトルのインダクタンス値との関係を示す特性図である。
ここでは、図１４の特性図と同様、出力電圧Ｖｏ＝５０Ｖ一定に制御するために必要な挿入リアクトル２１のインダクタンス値Ｌａｃを縦軸に、出力電流Ｉｏを横軸に示している。そして、絶縁トランス８の１次側に電圧信号Ｖｄｃ＝３５０Ｖ（最大）を印加し、整流電圧Ｖｄのパルス幅Ｔｐｗを１．５［μｓｅｃ］（最小値）とする制限をかけて、出力電流Ｉｏを１００％から１％まで減らした場合に、必要な挿入リアクトル２１のインダクタンス値Ｌａｃを示している。 FIG. 3 is a characteristic diagram showing the relationship between the output current for controlling the output voltage to a constant value and the inductance value of the AC side reactor.
Here, as in the characteristic diagram of FIG. 14, the vertical axis represents the inductance value Lac of the insertion reactor 21 necessary for controlling the output voltage Vo = 50V constant, and the horizontal axis represents the output current Io. Then, the voltage signal Vdc = 350 V (maximum) is applied to the primary side of the insulating transformer 8, and the output current Io is limited by setting the pulse width Tpw of the rectified voltage Vd to 1.5 [μsec] (minimum value). The required inductance value Lac of the insertion reactor 21 is shown when the value is reduced from 100% to 1%.

出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ〜２．０Ａ）では、挿入リアクトル２１のインダクタンス値Ｌａｃが０であっても、出力電圧Ｖｏ（＝５０Ｖ）を一定値に制御できる。そして、出力電流Ｉｏを更に小さい電流範囲で制御するためには、その最小電流値に対応して挿入リアクトル２１のインダクタンス値Ｌａｃを適当に選定すれば、引き続いてＶｏ一定値制御が可能となる。 When the output current Io is in the range of 100% to 10% (Io = 20A to 2.0A), the output voltage Vo (= 50V) can be controlled to a constant value even if the inductance value Lac of the insertion reactor 21 is zero. . In order to control the output current Io in a smaller current range, if the inductance value Lac of the insertion reactor 21 is appropriately selected corresponding to the minimum current value, it is possible to subsequently control the constant value of Vo.

つぎに、本発明のハーフブリッジ形ＤＣ／ＤＣコンバータの実施の形態について、図面を参照して詳細に説明する。
図４は、本発明の実施の形態に係るハーフブリッジ形ＤＣ／ＤＣコンバータを示す主回路構成図、図５は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータの制御ブロックを示す図である。なお、図４、図５のそれぞれの構成要素について、図１１と対応するものに同じ符号を付して、それらの詳細な説明は省略する。 Next, embodiments of the half-bridge type DC / DC converter of the present invention will be described in detail with reference to the drawings.
4 is a main circuit configuration diagram showing a half-bridge type DC / DC converter according to an embodiment of the present invention, and FIG. 5 is a diagram showing a control block of the half-bridge type DC / DC converter of FIG. In addition, about each component of FIG. 4, FIG. 5, the same code | symbol is attached | subjected to the thing corresponding to FIG. 11, and those detailed description is abbreviate | omitted.

図４において、交流側の挿入リアクトル２１を含むリアクトル追加回路（ＳＣＡ）２０には、直流電源１に対して第３スイッチング素子４ａと第４スイッチング素子５ａの直列接続回路が、第１、第２スイッチング素子４，５の直列接続回路と並列に設けられている。また、絶縁トランス８の２次側には、フィルタ回路１０から負荷回路１３に出力される出力電流Ｉｏを検出する変流器（ＣＴｏ）２２が設けられている。このリアクトル追加回路２０と変流器２２以外については、上述した図１の主回路の構成要素と同じである。 In FIG. 4, a reactor addition circuit (SCA) 20 including an insertion reactor 21 on the AC side includes first and second series connection circuits of a third switching element 4 a and a fourth switching element 5 a with respect to the DC power supply 1. The switching elements 4 and 5 are provided in parallel with the series connection circuit. A current transformer (CTo) 22 that detects an output current Io output from the filter circuit 10 to the load circuit 13 is provided on the secondary side of the isolation transformer 8. The components other than the reactor adding circuit 20 and the current transformer 22 are the same as the components of the main circuit of FIG.

図５の制御ブロックでは、出力電圧検出回路（ＶＤＥＴ）１４によって検出された出力電圧Ｖｏが出力電圧帰還入力Ｖｆｂとして電圧調整回路（ＶＲＥＧ）１５に帰還されている。また、変流器２２によって検出された出力電流検出信号Ｉｏ１は、小出力電流検出回路（ＳＣＤ）２３に帰還されている。小出力電流検出回路２３は、ゲート信号制御回路（ＧＣＮ）２４のコントロール回路２４ａ，２４ｂにそれぞれ切替え信号Ｓ３０を出力している。 In the control block of FIG. 5, the output voltage Vo detected by the output voltage detection circuit (VDET) 14 is fed back to the voltage adjustment circuit (VREG) 15 as the output voltage feedback input Vfb. The output current detection signal Io1 detected by the current transformer 22 is fed back to the small output current detection circuit (SCD) 23. The small output current detection circuit 23 outputs a switching signal S30 to the control circuits 24a and 24b of the gate signal control circuit (GCN) 24, respectively.

ゲートパルス発生回路１６は、電圧制限回路１６１およびゲートパルス生成回路（ＰＧ）１６２から構成され、このゲートパルス発生回路１６で生成されたゲート駆動パルス信号Ｓ３１，Ｓ３２（図１１のＧ１，Ｇ２に対応する信号）がゲート信号制御回路２４に供給されている。ゲート信号制御回路２４では、負荷回路１３への出力電流Ｉｏの大きさに応じて、コントロール回路２４ａ，２４ｂが切替え動作を行う。ゲート駆動用増幅回路６，７とリアクトル追加回路２０のゲート駆動用増幅回路６ａ，７ａには、それぞれゲート駆動パルス信号Ｇ１，Ｇ２およびゲート駆動パルス信号Ｇ１１，Ｇ２１が切替えて出力されている。 The gate pulse generation circuit 16 includes a voltage limiting circuit 161 and a gate pulse generation circuit (PG) 162. The gate drive pulse signals S31 and S32 generated by the gate pulse generation circuit 16 (corresponding to G1 and G2 in FIG. 11). To the gate signal control circuit 24. In the gate signal control circuit 24, the control circuits 24a and 24b perform a switching operation according to the magnitude of the output current Io to the load circuit 13. Gate drive pulse signals G1 and G2 and gate drive pulse signals G11 and G21 are switched and output to the gate drive amplifier circuits 6 and 7 and the gate drive amplifier circuits 6a and 7a of the reactor addition circuit 20, respectively.

これにより、図４のハーフブリッジ形ＤＣ／ＤＣコンバータでは、第１、第２スイッチング素子４，５とともに、リアクトル追加回路２０の第３、第４スイッチング素子４ａ，５ａのスイッチング制御が実行される。すなわち、出力電流Ｉｏが通常電流値であれば、第１スイッチング素子４と第２スイッチング素子５がスイッチング動作し、第３スイッチング素子４ａと第４スイッチング素子５ａはオフ状態に維持されている。しかし、出力電流Ｉｏが小さくなって、それが定められた電流値以下になると、第１スイッチング素子４と第２スイッチング素子５がオフ状態となり、第３スイッチング素子４ａと第４スイッチング素子５ａがスイッチング動作して、挿入リアクトル２１を直列に介して絶縁トランス８の１次巻線８１に１次電流が流れるようになる。 Thereby, in the half bridge type DC / DC converter of FIG. 4, the switching control of the third and fourth switching elements 4 a and 5 a of the reactor adding circuit 20 is executed together with the first and second switching elements 4 and 5. That is, if the output current Io is a normal current value, the first switching element 4 and the second switching element 5 perform the switching operation, and the third switching element 4a and the fourth switching element 5a are maintained in the off state. However, when the output current Io decreases and becomes equal to or less than a predetermined current value, the first switching element 4 and the second switching element 5 are turned off, and the third switching element 4a and the fourth switching element 5a are switched. In operation, the primary current flows through the primary winding 81 of the insulating transformer 8 through the insertion reactor 21 in series.

リアクトル追加回路２０では、出力電流Ｉｏが小さくなった時、挿入リアクトル２１が絶縁トランス８の１次巻線８１と直列に挿入される。したがって、負荷回路１３に対する出力電流Ｉｏが小さくなって絶縁トランス８に印加されるパルス電圧Ｖｔ１の時間幅Ｔｐｗに制限がかかる以前に、その電流値を出力電流検出用の変流器２２によって検出することで、絶縁トランス８の１次巻線８１に挿入リアクトル２１を直列に追加することができる。 In the reactor adding circuit 20, the insertion reactor 21 is inserted in series with the primary winding 81 of the insulating transformer 8 when the output current Io becomes small. Therefore, before the output current Io to the load circuit 13 becomes small and the time width Tpw of the pulse voltage Vt1 applied to the isolation transformer 8 is limited, the current value is detected by the current transformer 22 for detecting the output current. Thus, the insertion reactor 21 can be added in series to the primary winding 81 of the insulating transformer 8.

図６は、図５の小出力電流検出回路の一例を示すブロック図である。
小出力電流検出回路２３は、２つのコンパレータ２３１，２３２と論理否定ゲート２３３とＪＫフリップフロップ２３４から構成されている。ここで、コンパレータ２３１，２３２には、それぞれ異なる基準信号（Ｉｏｍ＋ΔＩ），（Ｉｏｍ−ΔＩ）、および変流器２２からの出力電流検出信号Ｉｏ１が供給されている。一方のコンパレータ２３１は、その出力端子がＪＫフリップフロップ２３４のＪ入力端子と接続されている。他方のコンパレータ２３２の出力端子は、論理否定ゲート２３３を介してＪＫフリップフロップ２３４のＫ入力端子と接続されている。 FIG. 6 is a block diagram illustrating an example of the small output current detection circuit of FIG.
The small output current detection circuit 23 includes two comparators 231 and 232, a logic negation gate 233, and a JK flip-flop 234. Here, different reference signals (Iom + ΔI) and (Iom−ΔI) and an output current detection signal Io1 from the current transformer 22 are supplied to the comparators 231 and 232, respectively. One comparator 231 has an output terminal connected to the J input terminal of the JK flip-flop 234. The output terminal of the other comparator 232 is connected to the K input terminal of the JK flip-flop 234 via a logic negation gate 233.

ここで、ＪＫフリップフロップ２３４からは、検出電流値Ｉｏｍを基準にしてプラス側とマイナス側にそれぞれ電流幅ΔＩを有するヒステリシス特性をもって切替え信号Ｓ３０が出力される。これらの電流幅ΔＩは、負荷回路１３に出力される出力電流Ｉｏの変動に際して生じる電流リプル値を感知しない大きさに設定される。 Here, the switching signal S30 is output from the JK flip-flop 234 with hysteresis characteristics having current widths ΔI on the positive side and the negative side with reference to the detected current value Iom. These current widths ΔI are set to a magnitude that does not sense a current ripple value generated when the output current Io output to the load circuit 13 varies.

例えば、検出電流値Ｉｏｍを出力電流Ｉｏの１０％に設定し、電流幅ΔＩを検出電流値Ｉｏｍの５％に設定した場合には、それぞれ以下の数値となる。
Ｉｏｍ＝０．１×２０＝２［Ａ］
ΔＩ＝０．０５×２＝０．１［Ａ］
図７は、図５のゲート信号制御回路の一例を示すブロック図である。 For example, when the detected current value Iom is set to 10% of the output current Io and the current width ΔI is set to 5% of the detected current value Iom, the following numerical values are obtained.
Iom = 0.1 × 20 = 2 [A]
ΔI = 0.05 × 2 = 0.1 [A]
FIG. 7 is a block diagram showing an example of the gate signal control circuit of FIG.

ゲート信号制御回路２４の２つのコントロール回路２４ａ，２４ｂは、４つのアンドゲート２４１〜２４４と論理否定ゲート２４５とから構成される。アンドゲート２４１，２４２には、それらの一方入力端子に切替え信号Ｓ３０が供給され、アンドゲート２４１の他方入力端子およびアンドゲート２４３，２４４の一方入力端子には、それぞれゲート駆動パルス信号Ｓ３１が供給されている。 The two control circuits 24 a and 24 b of the gate signal control circuit 24 include four AND gates 241 to 244 and a logic negation gate 245. The AND gates 241 and 242 are supplied with a switching signal S30 at one input terminal thereof, and the gate input pulse signal S31 is supplied to the other input terminal of the AND gate 241 and one input terminal of the AND gates 243 and 244, respectively. ing.

アンドゲート２４２の他方入力端子には、ゲート駆動パルス信号Ｓ３２が供給されている。また、論理否定ゲート２４５には切替え信号Ｓ３０が供給され、ここで反転された信号がそれぞれアンドゲート２４３，２４４の他方入力端子に供給されている。 A gate drive pulse signal S32 is supplied to the other input terminal of the AND gate 242. Further, the switching signal S30 is supplied to the logic negation gate 245, and the inverted signals are supplied to the other input terminals of the AND gates 243 and 244, respectively.

その結果、小出力電流検出回路２３からの切替え信号Ｓ３０が「１」のときには、ゲート信号制御回路２４に入力されたゲート駆動パルス信号Ｓ３１，Ｓ３２が、アンドゲート２４１からゲート駆動パルス信号Ｇ１として出力されるとともに、アンドゲート２４２からゲート駆動パルス信号Ｇ２として出力される。このとき、アンドゲート２４３，２４４には論理否定ゲート２４５から反転した切替え信号Ｓ３０（「０」）が供給されているため、ゲート駆動パルス信号Ｇ１１，Ｇ２１は出力されない。 As a result, when the switching signal S30 from the small output current detection circuit 23 is “1”, the gate drive pulse signals S31 and S32 input to the gate signal control circuit 24 are output from the AND gate 241 as the gate drive pulse signal G1. At the same time, it is output from the AND gate 242 as a gate drive pulse signal G2. At this time, since the inverted switching signal S30 (“0”) is supplied from the logic negation gate 245 to the AND gates 243 and 244, the gate drive pulse signals G11 and G21 are not output.

切替え信号Ｓ３０が「０」のときは、アンドゲート２４３からゲート駆動パルス信号Ｓ３１がゲート駆動パルス信号Ｇ１１として出力され、アンドゲート２４４からはゲート駆動パルス信号Ｇ２１が出力されるように動作する。そして、アンドゲート２４１，２４２には論理否定ゲート２４５からの切替え信号Ｓ３０が供給されているため、ゲート駆動パルス信号Ｇ１，Ｇ２は出力されない。 When the switching signal S30 is “0”, the gate drive pulse signal S31 is output as the gate drive pulse signal G11 from the AND gate 243, and the gate drive pulse signal G21 is output from the AND gate 244. Since the AND gates 241 and 242 are supplied with the switching signal S30 from the logic negation gate 245, the gate drive pulse signals G1 and G2 are not output.

つぎに、キャリヤー周波数ｆｃを４０ｋＨｚとした場合における整流電圧Ｖｄのパルス幅Ｔｐｗの調整可能範囲について考察する。
図８は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最小パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。また、図９は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータが最大パルス幅で整流電圧を生成して動作する際の信号波形を示す図である。 Next, the adjustable range of the pulse width Tpw of the rectified voltage Vd when the carrier frequency fc is 40 kHz will be considered.
FIG. 8 is a diagram showing signal waveforms when the half-bridge type DC / DC converter of FIG. 4 operates by generating a rectified voltage with the minimum pulse width. FIG. 9 is a diagram showing signal waveforms when the half-bridge type DC / DC converter of FIG. 4 operates by generating a rectified voltage with the maximum pulse width.

前述した図１３に示すように、キャリヤー周波数ｆｃを４０ｋＨｚとすると、整流電圧Ｖｄのパルス幅Ｔｐｗの調整可能範囲は、最小時間幅１．５［μｓｅｃ］から最大時間幅１１．０［μｓｅｃ］（＝１２．５μｓｅｃ−１．５μｓｅｃ）となる。この調整可能範囲の割合は、（１１．０−１．５）／１２．５＝０．７６、すなわち７６％となる。 As shown in FIG. 13 described above, when the carrier frequency fc is 40 kHz, the adjustable range of the pulse width Tpw of the rectified voltage Vd ranges from the minimum time width 1.5 [μsec] to the maximum time width 11.0 [μsec] ( = 12.5 μsec-1.5 μsec). The ratio of the adjustable range is (11.0−1.5) /12.5=0.76, that is, 76%.

図３において、一例として絶縁トランス８の巻線数比がｎ：１（１次：２次）であるとして、フィルタリアクトル１１のインダクタンスＬｆおよびフィルタコンデンサ１２のキャパシタンスＣｆを、以下のように設計する。ここでも、直流電源１の電圧を２Ｖｄｃ、整流回路９の整流電圧をＶｄ、整流電流を１ｄ、出力電圧をＶｏ、および出力電流をＩｏで表している。 In FIG. 3, as an example, assuming that the winding number ratio of the insulating transformer 8 is n: 1 (primary: secondary), the inductance Lf of the filter reactor 11 and the capacitance Cf of the filter capacitor 12 are designed as follows. . Also here, the voltage of the DC power supply 1 is represented by 2 Vdc, the rectified voltage of the rectifier circuit 9 is represented by Vd, the rectified current is represented by 1d, the output voltage is represented by Vo, and the output current is represented by Io.

直流電源１の電圧信号Ｖｄｃと出力電流Ｉｏがそれぞれ変動する場合に、その変動範囲のうち最も厳しい条件下で出力電圧Ｖｏが確保されなければならない。そこで、電圧信号Ｖｄｃが最小であって、かつ出力電流Ｉｏが最大の場合でも、絶縁トランス８の巻線電圧パルス幅Ｔｐｗが最大（１１．０［μｓｅｃ］）となったときに、出力電圧Ｖｏが５０［Ｖ］以上なければならない。すなわち、Ｖｄｃ＝５０［Ｖ］、Ｉｏ＝２０［Ａ］のとき、Ｔｐｗ＝１１．０［μｓｅｃ］でＶｏ＞５０［Ｖ］とするためには、絶縁トランス８の巻線数比ｎについて、以下の不等式が成立することが必要になる。 When the voltage signal Vdc and the output current Io of the DC power supply 1 are varied, the output voltage Vo must be ensured under the most severe conditions within the variation range. Therefore, even when the voltage signal Vdc is the minimum and the output current Io is the maximum, when the winding voltage pulse width Tpw of the isolation transformer 8 reaches the maximum (11.0 [μsec]), the output voltage Vo Must be 50 [V] or more. That is, when Vdc = 50 [V] and Io = 20 [A], in order to satisfy Vo> 50 [V] at Tpw = 11.0 [μsec], the winding number ratio n of the insulating transformer 8 is: The following inequality must be satisfied.

（１５０Ｖ×１１．０μｓｅｃ／１２．５μｓｅｃ）／ｎ＞５０Ｖ …（７）
この（７）式よりｎ＜２．６４となるが、ここでは絶縁トランス８の巻線ドロップ、トランス損失等を考慮して、ｎ＝２．４とする。フィルタコンデンサ１２のキャパシタンスＣｆの値は、Ｖｄｃ＝３５０［Ｖ］、Ｔｐｗ＝１２．５／２（＝６．２５［μｓｅｃ］）、Ｉｏ＝２０［Ａ］の時、Ｖｏのリップル率が１％以下となるよう、フィルタコンデンサ１２のキャパシタンスＣｆの値を設計する。 (150 V × 11.0 μsec / 12.5 μsec) / n> 50 V (7)
From this equation (7), n <2.64. Here, n = 2.4 in consideration of winding drop of the insulating transformer 8, transformer loss, and the like. The value of the capacitance Cf of the filter capacitor 12 is as follows. When Vdc = 350 [V], Tpw = 12.5 / 2 (= 6.25 [μsec]), Io = 20 [A], the ripple rate of Vo is 1%. The value of the capacitance Cf of the filter capacitor 12 is designed to be as follows.

式（８）の右辺を計算すると２５０［μＦ］となるが、ここではフィルタコンデンサ１２の大きさに余裕を持たせて３００［μＦ］とする。
さらに、Ｖｄｃ＝３５０Ｖ、Ｉｏ＝２０Ａのとき、整流電流Ｉｄの変化幅（ΔＩｄ）が２０Ａとなるようにフィルタリアクトル１１のインダクタンス値Ｌｆを設計する。 When the right side of equation (8) is calculated, it is 250 [μF], but here, the filter capacitor 12 is given a margin of 300 [μF].
Furthermore, when Vdc = 350 V and Io = 20 A, the inductance value Lf of the filter reactor 11 is designed so that the change width (ΔId) of the rectified current Id is 20 A.

式（９）の右辺を計算すると、４．２８［μｓｅｃ］となる。この値を次式（１０）のＴｐｗに代入する。 When the right side of Expression (9) is calculated, 4.28 [μsec] is obtained. This value is substituted for Tpw in the following equation (10).

式（１０）の右辺を計算すると２０．５［μＨ］となるが、ここではフィルタリアクトル１１の大きさに余裕を持たせて、そのインダクタンス値Ｌｆを２０［μＨ］に設定する。 When the right side of the equation (10) is calculated, it becomes 20.5 [μH]. Here, the inductance Lf is set to 20 [μH] with a margin in the size of the filter reactor 11.

図１０は、図４のハーフブリッジ形ＤＣ／ＤＣコンバータの出力電流と出力電圧との関係を示す特性図である。
ここでは、Ｖｏ＝５０Ｖで一定制御をするに当たって、最も厳しい電源電圧条件となるＶｄｃ＝３５０Ｖ（最大）の場合について、上述した回路常数を用いて出力電圧Ｖｏのパルス幅Ｔｐｗが１．５μｓｅｃ（最小）、出力電圧Ｖｏが５０Ｖ、負荷回路１３を最大出力電流２０Ａ（１００％）のときの抵抗値（＝５０Ｖ／２０Ａ＝２．５Ω）より大きくして、出力電流Ｉｏを１００％から１％まで減らした場合の一定制御が可能となる範囲を示している。 FIG. 10 is a characteristic diagram showing the relationship between the output current and the output voltage of the half-bridge type DC / DC converter of FIG.
Here, when constant control is performed at Vo = 50V, the pulse width Tpw of the output voltage Vo is 1.5 μsec (minimum) using the circuit constant described above in the case of Vdc = 350V (maximum), which is the most severe power supply voltage condition. ), The output voltage Vo is 50V, and the load circuit 13 is made larger than the resistance value (= 50V / 20A = 2.5Ω) when the maximum output current is 20A (100%), and the output current Io is increased from 100% to 1%. The range in which constant control is possible when the number is reduced is shown.

出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ〜２．０Ａ）では、出力電圧Ｖｏを５０Ｖとする一定制御が可能であるが、これより負荷回路１３が大きくなると出力電圧Ｖｏは５０Ｖより大きくなって制御が不能になる。これは、絶縁トランス８のパルス電圧時間幅Ｔｐｗが制限値１．５［μｓｅｃ］に制限され、これ以上パルス幅が小さくならないためである。 When the output current Io is in the range of 100% to 10% (Io = 20A to 2.0A), the output voltage Vo can be controlled to be 50V. However, when the load circuit 13 becomes larger than this, the output voltage Vo is It becomes larger than 50V and control becomes impossible. This is because the pulse voltage time width Tpw of the insulating transformer 8 is limited to the limit value 1.5 [μsec], and the pulse width is not further reduced.

図４に示すように、ハーフブリッジ形ＤＣ／ＤＣコンバータにおいては、直流電源１の電圧信号および出力電流Ｉｏが大きく変動する場合、直流電源の電圧２Ｖｄが高くなり、出力電流Ｉｏが小さくなったとき、絶縁トランス８の巻線電圧パルス幅Ｔｐｗが小さくなり、パルス幅制限にかかると出力電圧Ｖｏを一定値に制御することができなくなる。 As shown in FIG. 4, in the half-bridge type DC / DC converter, when the voltage signal of the DC power source 1 and the output current Io fluctuate greatly, the voltage 2Vd of the DC power source increases and the output current Io decreases. When the winding voltage pulse width Tpw of the insulating transformer 8 is reduced and the pulse width is limited, the output voltage Vo cannot be controlled to a constant value.

そこで、出力電流Ｉｏが１０％より更に小さくなるときは、パルス幅Ｔｐｗが最小制限値にかかることなく制御できるための対策が必要となる。
すなわち、図１０に示す特性であれば、出力電流Ｉｏが１００％から１０％までの範囲（Ｉｏ＝２０Ａ−２．０Ａ）で第１、第２スイッチング素子４，５がスイッチングし、出力電流Ｉｏが１０％以下で１％（Ｉｏ＝０．２Ａ）まで変化する場合には、リアクトル追加回路２０の第３スイッチング素子４ａと第４スイッチング素子５ａがスイッチングして絶縁トランス８の１次側に挿入リアクトル２１が挿入される。 Therefore, when the output current Io is further smaller than 10%, it is necessary to take measures to control the pulse width Tpw without taking the minimum limit value.
That is, with the characteristics shown in FIG. 10, the first and second switching elements 4 and 5 are switched in the range where the output current Io is 100% to 10% (Io = 20A−2.0A), and the output current Io. Is 10% or less and changes to 1% (Io = 0.2A), the third switching element 4a and the fourth switching element 5a of the reactor addition circuit 20 are switched and inserted into the primary side of the insulation transformer 8. Reactor 21 is inserted.

つぎに、交流側の挿入リアクトル２１について、上述した数値を用いた場合の効果について、従来装置と比較して検討を行う。
第３スイッチング素子４ａおよび第４スイッチング素子５ａの最大電流は、出力電流Ｉｏが１０％であるので、Ｉｏ＝２０Ａ（１００％）のときの第１スイッチング素子４および第２スイッチング素子５の電流より大幅に小さくなる。実際は、Ｉｏ＝２０［Ａ］とＩｏ＝２［Ａ］の場合では、絶縁トランス８の電圧パルス幅が異なるため、実効値計算で第３スイッチング素子４ａと第４スイッチング素子５ａに流れる電流値は第１、第２スイッチング素子４，５の電流値の１５％にすぎない。 Next, with respect to the insertion reactor 21 on the AC side, the effect when the above-described numerical values are used will be examined in comparison with the conventional device.
Since the output current Io is 10%, the maximum current of the third switching element 4a and the fourth switching element 5a is based on the current of the first switching element 4 and the second switching element 5 when Io = 20 A (100%). Significantly smaller. Actually, in the case of Io = 20 [A] and Io = 2 [A], the voltage pulse width of the isolation transformer 8 is different. Therefore, the value of the current flowing through the third switching element 4a and the fourth switching element 5a in the effective value calculation is It is only 15% of the current value of the first and second switching elements 4 and 5.

同様に、挿入リアクトル２１の電流値では、実効値計算でＩｏ＝２［Ａ］の場合には、Ｉｏ＝２０［Ａ］の場合の１７％になる。したがって、第３スイッチング素子４ａと第４スイッチング素子５ａでは、その最大発生損失はそれぞれ第１、第２スイッチング素子４，５の最大発生損失の１／５以下となって、１／５以下の電流容量の素子が適用可能となる。 Similarly, the current value of the insertion reactor 21 is 17% in the case of Io = 20 [A] when Io = 2 [A] in the effective value calculation. Therefore, in the third switching element 4a and the fourth switching element 5a, the maximum generated loss is 1/5 or less of the maximum generated loss of the first and second switching elements 4 and 5, respectively, and the current is 1/5 or less. Capacitance elements can be applied.

図３の特性図に示すように、出力電流Ｉｏが０．２Ａ（１％）であれば、挿入リアクトル２１のインダクタンス値Ｌａｃは１９０［μＨ］である。そして、挿入リアクトル２１を流れる電流は、Ｉｏ＝２Ａ（１０％）のときの値に等しいから、実効値計算で０．９６［Ａｒｐｍ］となる。この程度の大きさの挿入リアクトル２１であれば、２２ｍｍ（外径）×１４ｍｍ（高さ）のトロイダルコア鉄心を用いて十分に実現することができる。したがって、リアクトル追加回路２０は第３スイッチング素子４ａと第４スイッチング素子５ａと鉄心入りの挿入リアクトル２１、および付随するゲート駆動用増幅回路６ａ，７ａだけで構成することができ、小形でコンパクトなモジュール構造に纏めることが可能となる。 As shown in the characteristic diagram of FIG. 3, when the output current Io is 0.2 A (1%), the inductance value Lac of the insertion reactor 21 is 190 [μH]. And since the electric current which flows through the insertion reactor 21 is equal to the value at the time of Io = 2A (10%), it becomes 0.96 [Arpm] by effective value calculation. If it is the insertion reactor 21 of this magnitude | size, it can fully implement | achieve using the toroidal core iron core of 22 mm (outer diameter) x14 mm (height). Therefore, the reactor addition circuit 20 can be configured by only the third switching element 4a, the fourth switching element 5a, the insertion reactor 21 including the iron core, and the accompanying gate driving amplifier circuits 6a and 7a, and is a small and compact module. It becomes possible to put together in a structure.

このように、出力電流Ｉｏが１０％以下と大幅に小さくなる場合でも、リアクトル追加回路２０を付加することにより容易に出力電圧一定制御が可能となり、装置全体として小形、コンパクト化でき、モジュール構造として製作できるため、信頼性が高く、メンテナンスも容易となる。 As described above, even when the output current Io is significantly reduced to 10% or less, the constant output voltage control can be easily performed by adding the reactor addition circuit 20, and the entire apparatus can be reduced in size and size. Because it can be manufactured, it is highly reliable and easy to maintain.

こうしたリアクトル追加回路２０を構成して実現される本実施の形態の利点についてさらに説明する。
図１１の従来装置では、Ｖｄｃ＝３５０［Ｖ］、ｎ：１＝２．４：１、Ｃｆ＝３００［μＦ］として、出力電流Ｉｏが１００％から１％（Ｉｏ＝２０Ａ〜０．２Ａ）の負荷変動がある場合に、Ｖｏ＝５０［Ｖ］に制御するためのフィルタリアクトル１１の必要インダクタンス値Ｌｆは、図１４に示す特性図から５００［μＨ］となる。 The advantages of the present embodiment realized by configuring the reactor adding circuit 20 will be further described.
In the conventional apparatus of FIG. 11, assuming that Vdc = 350 [V], n: 1 = 2.4: 1, Cf = 300 [μF], the output current Io is 100% to 1% (Io = 20 A to 0.2 A). The required inductance value Lf of the filter reactor 11 for controlling to Vo = 50 [V] when there is a load fluctuation of 500 [mu] H from the characteristic diagram shown in FIG.

フィルタリアクトル１１を、この仕様で鉄心入り直流リアクトルによって実現する場合の大きさを試算すると、鉄心外形２００［ｍｍ］×１５０［ｍｍ］×５０［ｍｍ］で、その断面積が２０００［ｍｍ²］の鉄心と巻数１０［Ｔ］の構成が必要になる。一方で、絶縁トランス８の１次側に追加される挿入リアクトル２１のインダクタンス値Ｌａｃを１９０［μＨ］として、Ｉｏ＝２Ａ（１０％）のときの１次電流Ｉｔ１のピーク値Ｉｔ１ｐは励磁電流分を含めて４［Ａ］と計算される。このインダクタンス値Ｌａｃが１９０［μＨ］、Ｉｔ１ｐ＝４［Ａ］の条件に見合うように、鉄心とトロイダルコアを用いたフィルタリアクトル１１では、その大きさが（外径３８［ｍｍ］−内径２２［ｍｍ］）×１４［ｍｍ］で巻数６［Ｔ］の構成となる。 When the size of the filter reactor 11 is realized by a DC reactor containing an iron core with this specification, the outer diameter of the iron core is 200 [mm] × 150 [mm] × 50 [mm], and the cross-sectional area is 2000 [mm ² ]. The structure of the iron core and the number of turns 10 [T] is required. On the other hand, assuming that the inductance value Lac of the insertion reactor 21 added to the primary side of the insulating transformer 8 is 190 [μH], the peak value It1p of the primary current It1 when Io = 2A (10%) is the excitation current component. 4 [A] is calculated. In the filter reactor 11 using an iron core and a toroidal core so that the inductance value Lac is 190 [μH] and It1p = 4 [A], the size is (outer diameter 38 [mm] −inner diameter 22 [ mm]) × 14 [mm] and the number of turns is 6 [T].

両鉄心の大きさを単純に比較しても、
２π×１９²×１４／２００×１５０×５０＝０．０２１
即ち２％程度の大きさとなり、大幅に小さなリアクトルによって図４のハーフブリッジ形ＤＣ／ＤＣコンバータが実現できることがわかる。 Even if the size of both iron cores is simply compared,
2π × 19 ² × 14/200 × 150 × 50 = 0.021
That is, the size is about 2%, and it can be seen that the half-bridge type DC / DC converter of FIG. 4 can be realized by a significantly small reactor.

さらに、図４のハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、Ｖｄｃ＝３５０［Ｖ］、ｎ：１＝２．４：１、Ｃｆ＝３００［μＦ］の同じ条件で、挿入リアクトル２１を含むリアクトル追加回路２０の大きさについて検討する。 Further, in the half-bridge type DC / DC converter of FIG. 4, the reactor addition circuit including the insertion reactor 21 under the same conditions of Vdc = 350 [V], n: 1 = 2.4: 1, and Cf = 300 [μF]. Consider the size of 20.

第３スイッチング素子４ａおよび第４スイッチング素子５ａが最大損失を発生するのは、出力電流Ｉｏが１０％（Ｉｏ＝２［Ａ］）のときである。このときの各素子の実効電流は０．７１［Ａｒｍｓ］と計算される。 The third switching element 4a and the fourth switching element 5a generate the maximum loss when the output current Io is 10% (Io = 2 [A]). The effective current of each element at this time is calculated as 0.71 [Arms].

また、出力電流Ｉｏが１００％（２０Ａ）のときの第１スイッチング素子４および第２スイッチング素子５の実効電流は、４．６２［Ａｒｍｓ］と計算される。実効電流でも０．７１／４．６２＝０．１５３、すなわちリアクトル追加回路２０のスイッチング素子４ａ，５ａは、第１、第２スイッチング素子４，５と比較して１５％程度まで小さくできる。したがって、リアクトル追加回路２０には小電流容量のスイッチング素子を適用して、冷却フィンを省略することも可能となる。 Further, the effective current of the first switching element 4 and the second switching element 5 when the output current Io is 100% (20 A) is calculated to be 4.62 [Arms]. Even in the effective current, 0.71 / 4.62 = 0.153, that is, the switching elements 4a and 5a of the reactor addition circuit 20 can be reduced to about 15% as compared with the first and second switching elements 4 and 5. Therefore, a switching element having a small current capacity can be applied to the reactor adding circuit 20 and the cooling fin can be omitted.

このように、本発明のハーフブリッジ形電力変換装置では、装置を大形にすることなく、絶縁トランス８の１次巻線側にリアクトル回路を挿入するようにしたので、絶縁トランス８の電圧時間幅Ｔｐｗが制限値にかかるまでに出力電流Ｉｏが小さくなる場合でも、安定して出力電圧の一定値制御ができる。 As described above, in the half-bridge type power conversion device of the present invention, the reactor circuit is inserted on the primary winding side of the insulation transformer 8 without increasing the size of the device. Even when the output current Io decreases before the width Tpw reaches the limit value, the output voltage can be stably controlled at a constant value.

また、リアクトル追加回路２０のスイッチング素子に小電流素子を適用することができるから、それらのゲート駆動用増幅回路６ａ，７ａについても小電流化が図られ、その規模をミニチュア化できる。 In addition, since a small current element can be applied to the switching element of the reactor adding circuit 20, the gate driving amplifier circuits 6a and 7a can also be reduced in current and the scale can be miniaturized.

さらに、ゲート信号制御回路２４を設けることにより、第３スイッチング素子４ａおよび第４スイッチング素子５ａには、第１、第２スイッチング素子４，５の電圧調整回路１５およびゲートパルス発生回路１６を共用することができるので、制御ブロックを構成する回路が複雑化することもない。 Further, by providing the gate signal control circuit 24, the third switching element 4a and the fourth switching element 5a share the voltage adjustment circuit 15 and the gate pulse generation circuit 16 of the first and second switching elements 4 and 5. Therefore, the circuit constituting the control block is not complicated.

以上、一実施の形態として説明したハーフブリッジ形電力変換装置は、リアクトル追加回路２０のスイッチング素子４ａおよび５ａ、その駆動回路６１および７１は、いずれも第１、第２スイッチング素子４および５とその駆動回路６および７と比較して、格段に小さい容量で実現可能となる。また、追加される挿入リアクトル２１も、小形のトロイダルコアにより構成されるため、リアクトル追加回路２０は小形・コンパクトな構造で実現可能である。したがって、電源電圧の大幅な変動、並びに負荷変動幅が非常に大きい場合であっても、電力変換装置としては簡単な回路の追加だけで対処することができる。 As described above, the half-bridge type power converter described as an embodiment includes the switching elements 4a and 5a of the reactor adding circuit 20, and the drive circuits 61 and 71, both of which are the first and second switching elements 4 and 5 Compared with the drive circuits 6 and 7, it can be realized with a remarkably small capacity. Further, the insertion reactor 21 to be added is also composed of a small toroidal core, so that the reactor addition circuit 20 can be realized with a small and compact structure. Therefore, even if the fluctuation of the power supply voltage and the load fluctuation range are very large, the power converter can be dealt with only by adding a simple circuit.

１直流電源
２第１分圧コンデンサ
３第２分圧コンデンサ
４第１スイッチング素子
４ａ第３スイッチング素子
５第２スイッチング素子
５ａ第４スイッチング素子
６第１スイッチング素子のゲート駆動用増幅回路
６ａ第３スイッチング素子のゲート駆動用増幅回路
７第２スイッチング素子のゲート駆動用増幅回路
７ａ第４スイッチング素子のゲート駆動用増幅回路
８絶縁トランス
９整流回路
１０フィルタ回路
１１フィルタリアクトル
１２フィルタコンデンサ
１３負荷回路
１４出力電圧検出回路
１５電圧調整回路
１６ゲートパルス発生回路
２０リアクトル追加回路
２１挿入リアクトル
２２出力電流検出用の変流器
２３小出力電流検出回路
２４ゲート信号制御回路
２４ａ，２４ｂコントロール回路
６１第３スイッチング素子のゲート駆動用増幅回路
７１第４スイッチング素子のゲート駆動用増幅回路
１６１電圧制限回路
１６２ゲートパルス生成回路 DESCRIPTION OF SYMBOLS 1 DC power supply 2 1st voltage dividing capacitor 3 2nd voltage dividing capacitor 4 1st switching element 4a 3rd switching element 5 2nd switching element 5a 4th switching element 6 Amplifying circuit for gate drive of 1st switching element 6a 3rd switching Amplifying circuit for driving the gate of the element 7 Amplifying circuit for driving the gate of the second switching element 7a Amplifying circuit for driving the gate of the fourth switching element 8 Insulating transformer 9 Rectifier circuit 10 Filter circuit 11 Filter reactor 12 Filter capacitor 13 Load circuit 14 Output voltage Detection circuit 15 Voltage adjustment circuit 16 Gate pulse generation circuit 20 Reactor addition circuit 21 Insertion reactor 22 Current transformer for output current detection 23 Small output current detection circuit 24 Gate signal control circuit 24a, 24b Control circuit 61 Third switch Gate drive amplifier circuit quenching device 71 the fourth gate driving amplification circuit 161 voltage limiting circuit 162 gate pulse generating circuit of the switching element

Claims

A series connection circuit of a first voltage dividing capacitor and a second voltage dividing capacitor and a series connection circuit of a first switching element and a second switching element are connected in parallel to a DC power source, respectively, and the first and second voltage divisions A primary winding of an isolation transformer is connected between a connection point of a capacitor and a connection point of the first and second switching elements, and the first and second switching elements are alternately turned on / off to drive the first and second switching elements. In the half-bridge type power converter that supplies AC power to the primary winding of the insulation transformer and outputs an AC voltage transformed from the secondary winding of the insulation transformer,
A rectifier circuit for converting the AC voltage into a DC rectified voltage;
A filter circuit that smoothes the rectified voltage and supplies a predetermined output voltage to a predetermined load circuit;
A reactor circuit inserted in series with respect to the primary winding of the isolation transformer, detecting that an output current to the load circuit has become a predetermined current value or less;
A half-bridge power converter characterized by comprising:

A series connection circuit of a third switching element and a fourth switching element is connected to the DC power supply in parallel with a series connection circuit of the first and second switching elements, and the first and second switching elements are connected by the reactor circuit. And a reactor additional circuit formed by connecting between the connection point of the third switching element and the connection point of the third and fourth switching elements,
A first gate drive signal generating circuit for selecting any one of the first switching element and the third switching element and outputting a first gate drive signal;
A second gate drive signal generating circuit for selecting any one of the second switching element and the fourth switching element and outputting a second gate drive signal;
With
When the output current to the load circuit becomes a predetermined current value or less, the first and second gate drive signal generation circuits are switched, and the first and second switching elements are respectively switched to the third and fourth switching elements. 2. The half-bridge power converter according to claim 1, which outputs a gate drive signal.

Further, signal switching means is provided on the output side of each of the first gate drive signal generation circuit and the second gate drive signal generation circuit,
When the output current to the load circuit is equal to or greater than a predetermined current value, the first and second gate drive signals are output to the first and second switching elements, respectively, and the output current to the load circuit is a predetermined value. 3. The half-bridge type power converter according to claim 2, wherein the first and second gate drive signals are output to the third and fourth switching elements below a current value, respectively.

The signal switching means switches between a reference current value when the output current to the load circuit decreases and a reference current value when the output current increases when the output direction of the first and second gate drive signals is switched. 4. The half-bridge power converter according to claim 3, wherein said half-bridge power converter has a hysteresis characteristic with a current width of a predetermined magnitude.