JP2011120325A - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP2011120325A JP2011120325A JP2009273010A JP2009273010A JP2011120325A JP 2011120325 A JP2011120325 A JP 2011120325A JP 2009273010 A JP2009273010 A JP 2009273010A JP 2009273010 A JP2009273010 A JP 2009273010A JP 2011120325 A JP2011120325 A JP 2011120325A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- inverter
- output
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、直流電力を交流電力に変換する電力変換装置に関し、例えば太陽電池などの分散電源の直流電力を三相出力の交流電力に変換して負荷に出力する電力変換装置に関するものである。 The present invention relates to a power conversion device that converts DC power into AC power, for example, to a power conversion device that converts DC power of a distributed power source such as a solar battery into AC power of three-phase output and outputs it to a load.
従来の電力変換装置として、太陽電池からの直流電力を三相の交流電力に変換して三相の負荷に連系する太陽光発電用電力変換装置に以下に示すものがある。
太陽電池の出力端子間に接続された平滑コンデンサを直流部とした三相インバータと、その各交流出力線にそれぞれ直列接続された単相インバータとでインバータ部を構成し、三相絶縁トランスを介して負荷に連系する。三相インバータは、負荷電圧の半周期について１パルスの電圧パルスを発生する基本電圧パルスが出力されている期間中の電流の最大値付近で逆極性電圧パルスを出力するようにし、各単相インバータは、半周期内で負担電力を概零にすると共に、三相インバータで逆極性電圧パルスが発生している期間中は各相の目標出力電圧に共通電圧を減算する補正を行う（例えば、特許文献１参照）。
As a conventional power conversion device, there is a solar power generation power conversion device shown below which converts DC power from a solar cell into three-phase AC power and links to a three-phase load.
The inverter part is composed of a three-phase inverter with a smoothing capacitor connected between the output terminals of the solar cells as a DC part and a single-phase inverter connected in series with each AC output line, and through a three-phase insulation transformer. Connected to the load. The three-phase inverter outputs a reverse polarity voltage pulse in the vicinity of the maximum value of the current during the period in which the basic voltage pulse that generates one pulse voltage pulse is output for the half cycle of the load voltage. Performs a correction that subtracts the common voltage from the target output voltage of each phase during the period when the reverse polarity voltage pulse is generated in the three-phase inverter (for example, patent) Reference 1).
上記のような従来の電力変換装置では、太陽電池に接続する三相インバータに三相２レベルインバータを用い、単相インバータの各相目標出力電圧に共通電圧を減算する補正を行って、単相インバータの出力電圧が大きくなるのを抑制している。このような単相インバータの出力補正は、三相２レベルインバータが逆極性電圧パルスを発生する期間のみであるため、通常、単相インバータの出力電圧が大きくなる位相が０，πの付近では変化がなく、単相インバータに必要な直流電圧の低減は限定的なものであった。
この発明は上記のような問題点を解消するためになされたものであって、三相インバータの交流出力線に直列接続される単相インバータの直流電源の電圧を効果的に制御して、小型化、低コスト化を図ることのできる電力変換装置を得ることを目的とする。
In the conventional power conversion device as described above, a three-phase two-level inverter is used for the three-phase inverter connected to the solar cell, and the single-phase inverter is corrected by subtracting the common voltage from each phase target output voltage. The inverter output voltage is suppressed from increasing. Since the output correction of such a single-phase inverter is only during the period in which the three-phase two-level inverter generates a reverse polarity voltage pulse, it usually changes when the phase at which the output voltage of the single-phase inverter increases is near 0, π. Therefore, the reduction of the DC voltage required for the single-phase inverter was limited.
The present invention has been made to solve the above problems, and effectively controls the voltage of the DC power supply of a single-phase inverter connected in series to the AC output line of the three-phase inverter, thereby reducing the size. An object of the present invention is to obtain a power conversion device that can reduce the cost and cost.
この発明に係る電力変換装置においては、
三相インバータと単相インバータと制御装置とを備えた電力変換装置であって、
三相インバータは、直流電源の正負端子間に接続され直流電源の電力を三相交流に変換して三相の交流出力線を介して出力するものであり、
単相インバータは、単相インバータ用直流電源と単相インバータ回路とを有し、単相インバータ回路の直流側が単相インバータ用直流電源に接続され交流側が交流出力線のそれぞれに１または複数直列に接続されたものであり、
三相インバータの出力電圧と各単相インバータの出力電圧との和が負荷に出力されるものであり、
制御装置は、三相交流の各相電圧指令に基づいて三相インバータが各相毎の相電圧指令の半周期の間にそれぞれ１パルスの電圧を主電圧パルスとして出力するように三相インバータを制御するとともに単相インバータの出力電圧をパルス幅変調制御して負荷に三相交流を供給するようにし、かつ単相インバータ用直流電源の電圧を制御するために単相インバータの出力側における力率に応じて主電圧パルスのパルス幅を制御する制御方式と、主電圧パルスのパルス幅とともに相電圧指令に対する主電圧パルスの出力位相を制御する制御方式とを切り替えるものである。
In the power converter according to the present invention,
A power conversion device including a three-phase inverter, a single-phase inverter, and a control device,
A three-phase inverter is connected between the positive and negative terminals of a DC power source, converts the power of the DC power source into a three-phase AC, and outputs it through a three-phase AC output line.
The single-phase inverter has a single-phase inverter DC power supply and a single-phase inverter circuit, and the DC side of the single-phase inverter circuit is connected to the single-phase inverter DC power supply, and the AC side is connected in series with one or more AC output lines. Connected,
The sum of the output voltage of the three-phase inverter and the output voltage of each single-phase inverter is output to the load.
The control device sets the three-phase inverter so that the three-phase inverter outputs a voltage of one pulse as a main voltage pulse during a half cycle of the phase voltage command for each phase based on each phase voltage command of the three-phase AC. Power factor on the output side of the single-phase inverter to control and control the voltage of the single-phase inverter output voltage by pulse width modulation control to supply three-phase AC to the load, and to control the voltage of the DC power supply for single-phase inverter The control method for controlling the pulse width of the main voltage pulse and the control method for controlling the output phase of the main voltage pulse in response to the phase voltage command together with the pulse width of the main voltage pulse are switched.
この発明は、三相インバータと単相インバータと制御装置とを備えた電力変換装置であって、
三相インバータは、直流電源の正負端子間に接続され直流電源の電力を三相交流に変換して三相の交流出力線を介して出力するものであり、
単相インバータは、単相インバータ用直流電源と単相インバータ回路とを有し、単相インバータ回路の直流側が単相インバータ用直流電源に接続され交流側が交流出力線のそれぞれに１または複数直列に接続されたものであり、
三相インバータの出力電圧と各単相インバータの出力電圧との和が負荷に出力されるものであり、
制御装置は、三相交流の各相電圧指令に基づいて三相インバータが各相毎の相電圧指令の半周期の間にそれぞれ１パルスの電圧を主電圧パルスとして出力するように三相インバータを制御するとともに単相インバータの出力電圧をパルス幅変調制御して負荷に三相交流を供給するようにし、かつ単相インバータ用直流電源の電圧を制御するために単相インバータの出力側における力率に応じて主電圧パルスのパルス幅を制御する制御方式と、主電圧パルスのパルス幅とともに相電圧指令に対する主電圧パルスの出力位相を制御する制御方式とを切り替えるものであるので、
単相インバータ用直流電源の電圧を効果的に制御して、電力変換装置の小型化、低コスト化を図ることができる。
This invention is a power conversion device comprising a three-phase inverter, a single-phase inverter and a control device,
A three-phase inverter is connected between the positive and negative terminals of a DC power source, converts the power of the DC power source into a three-phase AC, and outputs it through a three-phase AC output line.
The single-phase inverter has a single-phase inverter DC power supply and a single-phase inverter circuit, and the DC side of the single-phase inverter circuit is connected to the single-phase inverter DC power supply, and the AC side is connected in series with one or more AC output lines. Connected,
The sum of the output voltage of the three-phase inverter and the output voltage of each single-phase inverter is output to the load.
The control device sets the three-phase inverter so that the three-phase inverter outputs a voltage of one pulse as a main voltage pulse during a half cycle of the phase voltage command for each phase based on each phase voltage command of the three-phase AC. Power factor on the output side of the single-phase inverter to control and control the voltage of the single-phase inverter output voltage by pulse width modulation control to supply three-phase AC to the load, and to control the voltage of the DC power supply for single-phase inverter The control method for controlling the pulse width of the main voltage pulse in accordance with the control method and the control method for controlling the output phase of the main voltage pulse with respect to the phase voltage command together with the pulse width of the main voltage pulse are switched.
By effectively controlling the voltage of the single-phase inverter DC power supply, the power converter can be reduced in size and cost.
実施の形態１．
図１〜図１０は、この発明を実施するための実施の形態１を示すものであり、図１は電力変換装置の構成を示す構成図、図２は図１のメインインバータの動作を説明するための電圧波形を示す図である。図３は図１のサブインバータの動作を説明するための電圧波形を示す図、図４は図１の電力変換装置の動作を説明するための電圧波形を示す図である。図５は図１のメインインバータの出力エネルギーと負荷へ出力されるエネルギーの関係を示す図、図６は図１のサブインバータの直流コンデンサの電圧制御の動作を説明するための電圧及び電流波形を示す図である。図７及び図８は、サブインバータの直流コンデンサの電圧制御の動作を説明するための説明図である。図９は図１のサブインバータの直流コンデンサの電圧制御の動作を説明するための電圧及び電流波形を示す図、図１０は図１のサブインバータの直流コンデンサの電圧制御の動作を説明するための電圧及び電流波形を示す図である。
1 to 10 show a first embodiment for carrying out the present invention. FIG. 1 is a configuration diagram showing a configuration of a power conversion device, and FIG. 2 explains an operation of a main inverter of FIG. It is a figure which shows the voltage waveform for. FIG. 3 is a diagram showing voltage waveforms for explaining the operation of the sub-inverter of FIG. 1, and FIG. 4 is a diagram showing voltage waveforms for explaining the operation of the power conversion device of FIG. FIG. 5 is a diagram showing the relationship between the output energy of the main inverter of FIG. 1 and the energy output to the load. FIG. 6 shows voltage and current waveforms for explaining the voltage control operation of the DC capacitor of the sub inverter of FIG. FIG. 7 and 8 are explanatory diagrams for explaining the voltage control operation of the DC capacitor of the sub inverter. 9 is a diagram showing voltage and current waveforms for explaining the voltage control operation of the DC capacitor of the sub-inverter of FIG. 1. FIG. 10 is a diagram for explaining the voltage control operation of the DC capacitor of the sub-inverter of FIG. It is a figure which shows a voltage and an electric current waveform.
図１（ａ）において、電力変換装置は、直流電源１からの直流電力を三相交流電力に変換して負荷（電力系統）９に出力するものであり、直流電源１はこの実施の形態においては太陽電池、あるいは太陽電池の出力をＤＣ／ＤＣコンバータなどを用いて適切な電圧に変換した電源である。なお、太陽電池は、アースとの間に浮遊静電容量を有する。電力変換装置は、上記直流電源１の電圧２Ｅｄを母線電圧とする三相インバータ及び三相３レベルインバータとしてのメインインバータ３と、メインインバータ３の各相の交流出力線としての出力線３７にそれぞれ直列接続された単相インバータとしてのサブインバータ５と、サブインバータ５の後段に接続される三相の平滑フィルタ７を備える。なお、平滑フィルタ７は、三相分の図示しない直列リアクトル及び並列コンデンサを有する。メインインバータ３は、それぞれダイオードが逆並列接続されたスイッチング手段としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）３３が２個直列に接続されたハーフブリッジ３４を３組有する。
In FIG. 1 (a), a power converter converts DC power from a
また、メインインバータ３は、直流電源１の電圧を分圧する２直列のメインコンデンサ３１を備え、メインコンデンサ３１同士の接続点である中性点Ｎに、電位固定手段としての中性点スイッチ３５としてエミッタ同士を接続した２直列のＩＧＢＴ３６の一方のコレクタ側が接続され、他方のコレクタ側が２直列のＩＧＢＴ３３の接続点にそれぞれ接続されている。各相のハーフブリッジ３４を構成する２直列のＩＧＢＴ３３の接続点に各相の出力線３７が接続されている。各相の出力線３７に２台のサブインバータ５（詳細後述）が直列に接続されている。以上のように、メインインバータ３は、２個のメインコンデンサ３１により直流電源１の電圧を２分割し、２個のメインコンデンサ３１の接続点である中性点Ｎを中性点スイッチ３５を介して２直列のＩＧＢＴ３３の接続点に接続することにより、３レベルの電圧を出力可能な構成としている。
The
次に、サブインバータ５の構成を図１（ｂ）により説明する。図１（ｂ）において、サブインバータ５は、４個のスイッチング素子である電界効果トランジスタ（ＦＥＴ）５１にて構成された単相のフルブリッジ５２と、電圧を保持する単相インバータ側直流電源としての直流コンデンサ５３とを有する。サブインバータ５は、図１（ａ）に示すように２台を一組としてその交流側が直列に接続され、直列に接続された交流側の一方がメインインバータ３の出力線３７に接続され、他方が平滑フィルタ７に接続されている。交流側が直列に接続された２台のサブインバータ５は、各相毎に三相の出力線３７にそれぞれ接続されている。
Next, the configuration of the
これにより、三相の出力線３７は、２台直列接続され各相毎に挿入されたサブインバータ５、平滑フィルタ７、インターフェース８を介して負荷９に接続されることになる。従って、各相のサブインバータ出力電圧Ｖｓｏは、メインインバータ３の各相のメインインバータ出力電圧Ｖｍｏに重畳され、メインインバータ出力電圧Ｖｍｏとサブインバータ出力電圧Ｖｓｏの和が、負荷９に印加される。なお、インターフェース８は、図示していないが断路器、漏洩電流を検出して遮断動作を行う漏電遮断器及び直流電源１側と負荷９とを絶縁する絶縁トランスを有する。
また、各サブインバータ５の直流コンデンサ５３の電圧は、直流電源１の電圧２Ｅｄの１／２、すなわちメインコンデンサ３１の直流電圧Ｖｍｃ以下の値に設定されている。
As a result, two three-phase output lines 37 are connected in series to the load 9 via the
The voltage of the
出力制御装置１０は、図１（ａ）に示すように、閾値電圧発生手段１１、補正装置１２を有する。補正装置１２は、比較器１２ａ、ＰＩ制御器１２ｂ、極性切替器１２ｃ、加算器１２ｄを有する。出力制御装置１０は、図示していないが、各部の電圧や電流をモニタリングするモニタリングシステムを備え、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などによる演算が可能であり、制御信号を出力してメインインバータ３や各サブインバータ５を駆動制御する。
As shown in FIG. 1A, the
次に、このように構成された電力変換装置の動作を、図２〜図１０に示す波形図を用いて説明する。波形の電位は、メインインバータ３については、２直列のメインコンデンサ３１の接続点である中性点Ｎ（図１（ａ））を基準とした電位、サブインバータ５についてはメインインバータ出力電圧を基準とした電位として図示している。
図２に、電力変換装置の１相分の出力電圧指令である相電圧指令、例えばＵ相の出力すべき相電圧指令Ｖｓと、メインインバータ３の１相が実際に出力するメインインバータ出力電圧Ｖｍｏ（後述）を示す。相電圧指令Ｖｓは、各相が２π／３ずつ異なる位相で、ほぼ同じ波高値を有する正弦波である。
２直列のメインコンデンサ３１は直流電源１により直流電圧Ｖｍｃの２倍に充電される。直流電源１、各メインコンデンサ３１の両端電圧は図示しない検出手段により検出され、各検出電圧値は出力制御装置１０へ伝送される。
Next, the operation of the power conversion device configured as described above will be described with reference to the waveform diagrams shown in FIGS. For the
FIG. 2 shows a phase voltage command which is an output voltage command for one phase of the power converter, for example, a phase voltage command Vs to be output for the U phase, and a main inverter output voltage Vmo which is actually output by one phase of the
The two series main capacitors 31 are charged to twice the DC voltage Vmc by the
ここで、メインインバータ３は、実際は出力制御装置１０の閾値電圧発生手段１１から出される閾値電圧Ｖｔｈを補正装置１２において補正した閾値電圧Ｖｔｈ１により制御されるが、まず閾値電圧Ｖｔｈを補正することなくそのまま用いてメインバータ出力電圧を制御する場合について説明する。すなわち、図１（ａ）において、比較器１２ａ〜極性切替器１２ｃの動作を停止して、出力制御装置１０の閾値電圧発生手段１１から出力される閾値電圧Ｖｔｈを補正することなく用いてメインインバータ３に主電圧パルスを発生させるべく制御する場合について説明する。閾値電圧発生手段１１からの閾値電圧Ｖｔｈにより、メインインバータ３の各相は、メインコンデンサ３１のいずれか一方の直流電圧Ｖｍｃを入力電圧とし、各メインコンデンサ３１の直流電圧Ｖｍｃの波高値を有する電圧パルスを、正弦波である相電圧指令Ｖｓの半周期に対して１パルスの割合で出力する。
Here, the
なお、直流電圧Ｖｍｃは、直流電源１の電圧２Ｅｄの１／２の電圧Ｅｄに相当する。上記相電圧指令Ｖｓの半周期に１パルス出力される電圧パルスを、以下、主電圧パルスと称する。ここでは、相電圧指令Ｖｓの１周期に、該相電圧指令Ｖｓの正側に１パルス、負側に１パルスの主電圧パルスを出力する。この主電圧パルスは、サブインバータ５の半周期あるいは１周期の電力収支が０となるように出力される。主電圧パルスは、相電圧指令Ｖｓに対して位相（ｎπ＋θｔｈ）で立ち上がり、位相（（ｎ＋１）π−θｔｈ）で立ち下がるパルスである。位相θｔｈ及びこの制御についての詳細は後述する。
The DC voltage Vmc corresponds to a voltage Ed that is ½ of the voltage 2Ed of the
図３（ａ）にサブインバータ出力電圧指令Ｖｓｓを、図３（ｂ）にサブインバータ出力電圧Ｖｓｏを示す。出力制御装置１０において、サブインバータ出力電圧指令Ｖｓｓは、相電圧指令Ｖｓから各相のメインインバータ出力電圧Ｖｍｏを減算して得られる。すなわち、Ｖｓｓ＝Ｖｓ−Ｖｍｏである。なお、図３（ａ）に示すサブインバータ出力電圧指令Ｖｓｓは、サブインバータ５を出力線３７に２台直列にして接続した場合の電圧波形である。出力制御装置１０は、サブインバータ出力電圧指令Ｖｓｓを各サブインバータ５に与え、そのサブインバータ出力電圧を階段状に変化させる制御を行い、図３（ｂ）に示すような階段状に変化する階段波形のサブインバータ出力電圧Ｖｓｏの波形を出力させる。各階段波形は、相電圧指令Ｖｓと各相のメインインバータ出力電圧Ｖｍｏとの差を埋めるように制御される。
FIG. 3A shows the sub inverter output voltage command Vss, and FIG. 3B shows the sub inverter output voltage Vso. In the
図４に相電圧指令Ｖｓ、メインインバータ出力電圧Ｖｍｏ、サブインバータ出力電圧Ｖｓｏと、その和である各相のインバータ出力電圧Ｖｏ（平滑フィルタ７の前段の電圧、図１（ａ）参照）を示す。各相のサブインバータ出力電圧Ｖｓｏは、メインインバータ３の各相のメインインバータ出力電圧Ｖｍｏに重畳され、サブインバータ５側の出力としては、図４（ｃ）に示すような擬似正弦波のインバータ出力電圧Ｖｏが出力される。インバータ出力電圧Ｖｏは、平滑フィルタ７を介して負荷９に印加され、正弦波状の出力電流（負荷電流）Ｊｆが流れる。負荷９への各相の出力電流Ｊｆの波形は、メインコンデンサ３１同士の接続点である中性点Ｎの電位を基準に、各相が約２π／３ずつ異なる位相で、同じ波高値を有する三相交流の正弦波となる。
FIG. 4 shows the phase voltage command Vs, the main inverter output voltage Vmo, the sub-inverter output voltage Vso, and the inverter output voltage Vo of each phase, which is the sum thereof (the voltage before the smoothing filter 7, see FIG. 1A). . The sub-inverter output voltage Vso of each phase is superimposed on the main inverter output voltage Vmo of each phase of the
次に、出力制御装置１０によるメインインバータ３の主電圧パルス（メインインバータ出力電圧Ｖｍｏ）の出力制御及びサブインバータ５の電力収支について説明する。この場合も、メインインバータ３は閾値電圧発生手段１１による閾値電圧Ｖｔｈを補正しないでそのまま用いて制御され、図５（ａ）に示すようなインバータ出力電圧Ｖｏが出力されるものとする。図５（ｂ）は電力変換装置の出力電流Ｊｆである。図５（ｃ）は、メインインバータ出力エネルギーＰｍｏであり、メインインバータ出力エネルギーＰｍｏは図５（ａ）のメインインバータ出力電圧Ｖｍｏと図５（ｂ）の出力電流Ｊｆとの積により求まる。
Next, output control of the main voltage pulse (main inverter output voltage Vmo) of the
一方、図５（ｄ）に示す相電圧指令Ｖｓにより出力すべき指令出力エネルギーＰｓｏは、図５（ｄ）の相電圧指令Ｖｓと図５（ｅ）に示す出力電流Ｊｆ（図５（ｂ）と同じである）との積により求めるこができる。図５（ｆ）に、出力すべき指令出力エネルギーＰｓｏを示す。ここで、メインインバータ出力エネルギーＰｍｏと相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏは、双方、出力電流Ｊｆとメインインバータ出力電圧Ｖｍｏ、あるいは相電圧指令Ｖｓとの積により求められることと、出力電流が同じＪｆであることから、メインインバータ出力エネルギーＰｍｏと相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏとの関係は、メインインバータ出力電圧Ｖｍｏと相電圧指令Ｖｓとの関係により表される。 On the other hand, the command output energy Pso to be output in accordance with the phase voltage command Vs shown in FIG. 5 (d) includes the phase voltage command Vs shown in FIG. 5 (d) and the output current Jf shown in FIG. 5 (e) (FIG. 5 (b)). Is the same as). FIG. 5F shows the command output energy Pso to be output. Here, the command output energy Pso to be output by the main inverter output energy Pmo and the phase voltage command Vs are both obtained by the product of the output current Jf and the main inverter output voltage Vmo or the phase voltage command Vs; Since the output current is the same Jf, the relationship between the main inverter output energy Pmo and the command output energy Pso to be output by the phase voltage command Vs is expressed by the relationship between the main inverter output voltage Vmo and the phase voltage command Vs. The
上述したように、主電圧パルスは、サブインバータ５の半周期あるいは１周期の電力収支が０となるように出力される。サブインバータ５は、相電圧指令Ｖｓとメインインバータ３の各相の出力電圧Ｖｍｏとの差を補うように動作するため、メインインバータ３は、相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏと同じエネルギーを主電圧パルスを制御することにより出力すればよい。
出力電流Ｊｆの位相を負荷電圧の位相に一致するよう制御する（力率１運転）場合、相電圧指令Ｖｓのピーク電圧をＶｐ、メインインバータ３に入力する直流電圧（ここでは、直流電源１の電圧、あるいは、各メインコンデンサ３１の両端電圧の和）の１／２をＥｄとすると、主電圧パルスが立ち上がる位相θ１（０＜θ１＜π／２）は、次の式（１）となる。
θ１＝ａｒｃｃｏｓ（π・Ｖｐ／４・Ｅｄ） ・・・（１）
As described above, the main voltage pulse is output so that the power balance of the half cycle or one cycle of the
When controlling the phase of the output current Jf to match the phase of the load voltage (
θ1 = arccos (π · Vp / 4 · Ed) (1)
このように演算される位相（ｎπ＋θ１）で立ち上がる電圧パルスのパルス幅（π−２θ１）が、主電圧パルスの基本のパルス幅Ｗｍ０となる（図２参照）。ここで、実際には、回路のＬ成分やＣ成分及び平滑フィルタ７を構成するリアクトルのインダクタンスＬやコンデンサの容量Ｃなどのばらつきなどにより、出力電流Ｊｆの位相と負荷電圧Ｖｆの位相が必ずしも一致しないことや、回路損失などにより、メインインバータ出力エネルギーＰｍｏと相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏとは、上述したメインインバータ３の主電圧パルスのパルス幅を基本のパルス幅Ｗｍ０のままとしたのでは、必ずしも一致するとはいえない。そこで、出力制御装置１０において、閾値電圧発生手段１１によりまず式（１）により基本のパルス幅Ｗｍ０を演算して主電圧パルスのパルス幅を仮決定し、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃをモニタして補正装置１２により基本のパルス幅Ｗｍ０をパルス幅Ｗｍに補正し、補正したパルス幅Ｗｍとなるように制御を行う。
The pulse width (π−2θ1) of the voltage pulse rising at the phase (nπ + θ1) calculated in this way becomes the basic pulse width Wm0 of the main voltage pulse (see FIG. 2). Here, in practice, the phase of the output current Jf and the phase of the load voltage Vf are not necessarily matched due to variations in the L component and C component of the circuit and the inductance L of the reactor constituting the smoothing filter 7 and the capacitance C of the capacitor. The main inverter output energy Pmo and the command output energy Pso to be output by the phase voltage command Vs due to the circuit loss or the like, the pulse width of the main voltage pulse of the
具体的には、図１（ａ）における閾値電圧発生手段１１は、式（１）に基づいて基本のパルス幅Ｗｍ０を決定する位相θ１を計算し、位相θ１に基づいて閾値電圧Ｖｔｈを決定する。閾値電圧Ｖｔｈは、主電圧パルスの立ち上がり及び立ち下がりのタイミングを決定するための電圧であり、相電圧指令Ｖｓが閾値電圧Ｖｔｈを超えたとき主電圧パルスが立ち上がり閾値電圧Ｖｔｈ以下になったとき立ち下がる。この閾値電圧Ｖｔｈが補正装置１２の加算器１２ｄに入力され、補正される。補正装置１２における補正は次のようにして行われる。比較器１２ａに各サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃの目標値Ｓ１と直流コンデンサ５３の電圧の測定値Ｓ２とが入力されて比較され、その差分がＰＩ制御器１２ｂに出力される。ＰＩ制御器１２ｂの出力δは極性切替器１２ｃを介して加算器１２ｄに入力され、上記閾値電圧Ｖｔｈに加算または減算する演算が行なわれ、補正された閾値電圧Ｖｔｈ１として出力される。
Specifically, the
ここで、例えば極性切替器１２ｃ及び加算器１２ｄにおいてＰＩ制御器１２ｂの出力δを閾値電圧Ｖｔｈに加算する演算を行うとした場合、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃの測定値Ｓ２がサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃの目標値Ｓ１よりも高い場合、すなわちメインインバータ出力エネルギーＰｍｏが相電圧指令Ｖｓにより出力される指令出力エネルギーＰｓｏよりも大きい場合には、閾値電圧Ｖｔｈに出力δが加算され元の電圧閾値Ｖｔｈよりも大きくなるように補正され、補正された閾値電圧Ｖｔｈ１が出力される。これにより、メインインバータ３の主電圧パルスのパルス幅Ｗｍが小さくなり、直流コンデンサ５３の電圧Ｖｓｃは低くなる。なお、図６において、位相θｔｈ，π−θｔｈ，π＋θｔｈ，２π−θｔｈは、閾値電圧Ｖｔｈに基づく主電圧パルスの立ち上がりのタイミングと立ち下がりのタイミング、位相α，π−α，π＋α，２π−αは、上記補正された閾値電圧Ｖｔｈ１に基づく主電圧パルスの立ち上がりのタイミング（位相）と立ち下がりのタイミング（位相）であり、上記補正された閾値電圧Ｖｔｈ１に基づく主電圧パルスの立ち上がりのタイミング（位相）αと立ち下がりのタイミング（位相）π−αとは互いに逆方向に制御される。
Here, for example, when the polarity switch 12c and the adder 12d perform an operation of adding the output δ of the
また、逆に測定値Ｓ２が直流コンデンサ５３の電圧Ｖｓｃの目標値Ｓ１以下の場合、すなわち、メインインバータ出力エネルギーＰｍｏが相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏ以下の場合には、閾値電圧Ｖｔｈが小さくなるように補正され、メインインバータ３の主電圧パルスのパルス幅Ｗｍが大きくなり、直流コンデンサ５３の電圧Ｖｓｃは高くなる。この場合も、主電圧パルスの立ち上がりのタイミングと立ち下がりのタイミングとは、逆方向に移動しパルス幅が広くなっていることになる。
このようにして、極性切替器１２ｃ及び加算器１２ｄにおいてＰＩ制御器１２ｂの出力δを閾値電圧Ｖｔｈに加算する演算を行うとした場合、メインインバータ３の出力する主電圧パルスのパルス幅Ｗｍを制御することにより、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃを略一定に制御することが可能となり、サブインバータ５の直流コンデンサ５３の過電圧などに起因するサブインバータ５を構成する半導体スイッチング素子５１などの破壊を防止することが可能となる。
Conversely, when the measured value S2 is less than or equal to the target value S1 of the voltage Vsc of the
In this way, when the polarity switcher 12c and the adder 12d perform the operation of adding the output δ of the
ところで、平滑フィルタ７がＬＣフィルタにより構成される場合、電力変換装置の出力電流Ｊｆとしては、平滑フィルタ７のコンデンサに流す無効電流成分と、負荷９へ流す有効電流成分を出力する必要がある。負荷９への出力エネルギーは有効電流成分により決まる。このため、直流電源（太陽電池）１の出力エネルギーが小さくなり、負荷９への出力エネルギーが小さくなると、上記有効電流よりも無効電流の方が大きくなる。この場合、サブインバータ５の出力端における力率が低下する。特に、負荷９への出力エネルギーがほぼ零の場合には、無効電流のみを流すことになり、負荷電圧Ｖｆと出力電流Ｊｆとの位相は約π／２だけ異なることになる。
By the way, when the smoothing filter 7 is comprised by LC filter, it is necessary to output the reactive current component sent to the capacitor | condenser of the smoothing filter 7, and the effective current component sent to the load 9 as the output current Jf of a power converter device. The output energy to the load 9 is determined by the effective current component. For this reason, when the output energy of the DC power source (solar cell) 1 decreases and the output energy to the load 9 decreases, the reactive current becomes larger than the effective current. In this case, the power factor at the output terminal of the
ここで、上述した閾値電圧Ｖｔｈは、相電圧指令Ｖｓの対称性から一意に求められるため、上述の制御では、主電圧パルスの立ち下りと立ち上りが、π／２もしくは３π／２の点を基準に、対称に補正されることになる。例えば、図６（ａ）に示すようにメインインバータ出力電圧Ｖｍｏの立ち上がり点は（ｎπ＋α）、立ち下がり点は（（ｎ＋１）π−α）となる。
しかしながら、上述したような負荷９への出力エネルギーがほぼ零であり、無効電流のみを供給する場合には、π／２もしくは３π／２の点を基準にした制御では、メインインバータ出力エネルギーＰｍｏを調整することができず、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃを制御することが不可能となる。負荷電圧Ｖｆと出力電流Ｊｆの位相がπ／２異なる場合の、メインインバータ出力エネルギーＰｍｏへの上述の制御の影響を図６に示す。
Here, since the threshold voltage Vth described above is uniquely obtained from the symmetry of the phase voltage command Vs, in the above-described control, the falling and rising of the main voltage pulse are based on the point of π / 2 or 3π / 2. Therefore, it is corrected symmetrically. For example, as shown in FIG. 6A, the rising point of the main inverter output voltage Vmo is (nπ + α) and the falling point is ((n + 1) π−α).
However, when the output energy to the load 9 as described above is almost zero and only the reactive current is supplied, the control based on the point of π / 2 or 3π / 2 is used as the main inverter output energy Pmo. It cannot be adjusted, and it becomes impossible to control the voltage Vsc of the
図６（ｃ）に示した波形が負荷電力零の場合のメインインバータ出力エネルギーＰｍｏの波形である。図６（ｃ）に示すように、負荷電力零の場合には、図６（ａ）のメインインバータ出力電圧Ｖｍｏと図６（ｂ）の出力電流Ｊｆとの位相がπ／２ずれることにより、メインインバータ出力エネルギーＰｍｏは、図６（ｃ）に示すように正負対称な波形となる。このような場合、上述の制御にてπ／２もしくは３π／２の点を基準に、対称にパルス幅Ｗｍを増減させたとしても、正負対称波形により半周期のエネルギーは相殺される。このため、負荷電力零時などの負荷出力エネルギーが極端に小さい場合には、上述の制御では、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃを制御することが困難となる。
The waveform shown in FIG. 6C is the waveform of the main inverter output energy Pmo when the load power is zero. As shown in FIG. 6C, when the load power is zero, the phase of the main inverter output voltage Vmo in FIG. 6A and the output current Jf in FIG. The main inverter output energy Pmo has a positive / negative symmetrical waveform as shown in FIG. In such a case, even if the pulse width Wm is increased or decreased symmetrically with respect to the point of π / 2 or 3π / 2 in the above-described control, the half-cycle energy is canceled by the positive / negative symmetric waveform. For this reason, when the load output energy is extremely small, such as when the load power is zero, it is difficult to control the voltage Vsc of the
そこで、本実施の形態においては、補正装置１２の極性切替器１２ｃ（図１（ａ））によって、負荷電力が一定値以下の場合に、相電圧指令Ｖｓを基準にしてメインインバータ３の主電圧パルスの立ち上がりのタイミングと立ち下がりのタイミングとを同方向に移動（シフト）させる補正を行う。このため、極性切替器１２ｃは、負荷電力の大きさに応じて、ＰＩ制御器１２ｂからの出力δを極性切替器１２ｃを介して加算器１２ｄに加算入力として入力する制御と、減算入力として入力する制御とを切り替える。例えば、負荷零の場合の出力電流は図７（ｂ）に示す相電圧指令Ｖｓをπ／２移相した移相信号Ｖｓｆとほぼ等しい位相となる。そして、図７（ｃ）に示すように信号Ｓ３は相電圧指令Ｖｓ（図７（ａ））が正の場合はＨレベル、零または負の場合は、Ｌレベルを出力する。信号Ｓ４は図７（ｄ）に示すように相電圧指令Ｖｓをπ／２移相した移相信号Ｖｓｆ（図７（ｂ））が正の場合にＨレベルを、負の場合にＬレベルを出力する。
Therefore, in the present embodiment, the main voltage of the
このような補正装置１２における制御では、各相のサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃの測定値Ｓ２が、各相のサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃの目標値Ｓ１と比較され、その誤差分をＰＩ制御器１２ｂにて演算処理し、ＰＩ制御器１２ｂの出力δを極性切替器１２ｃを介して加算器１２ｄへ出力する。加算器１２ｄにおいては、閾値電圧発生手段１１にて式（１）により計算される閾値電圧Ｖｔｈに足し込む演算を行う。この時、閾値電圧Ｖｔｈへの足しこみの極性を、上記した信号Ｓ３と信号Ｓ４の論理値により、図８に示した足し込み極性に従って切り替える。
In such control in the
これにより、例えば、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃが目標電圧よりも高い場合、メインインバータ出力エネルギーＰｍｏが相電圧指令Ｖｓにより出力されるべき指令出力エネルギーＰｓｏよりも大きい場合、閾値電圧Ｖｔｈに出力δだけ加算されあるいは減算され、図９（ａ）に示すようにメインインバータ３の出力電圧が極性切替なしのときのメインインバータ出力電圧Ｖｍｏから極性切替ありのときのメインインバータ出力電圧Ｖｍｏ１に変化し、位相が相電圧指令Ｖｓの極性切り替り点の位相であるπ方向にβ１，β２だけ（同方向に）シフトすることにより、図９（ｃ）に示すようにメインインバータ３の出力エネルギー（メインインバータ出力電圧（極性切替あり）Ｐｍｏ１の波形の正の部分）が小さくなり、入力エネルギー（メインインバータ出力電圧（極性切替あり）Ｐｍｏ１の波形の負の部分）が大きくなる。この入力エネルギーはサブインバータ５から供給されるため、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃは低くなる。
Thereby, for example, when the voltage Vsc of the
また、負荷電力が一定値以下の場合であって、逆にサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃが目標電圧以下の場合、すなわち、メインインバータ出力エネルギーＰｍｏが相電圧指令Ｖｓにより指令される指令出力エネルギーＰｓｏ以下の場合には、上記論理積がＨレベルの場合には、閾値電圧Ｖｔｈが小さくなるように足し込み極性が−に、上記論理積がＬレベルの場合には、閾値電圧Ｖｔｈが大きくなるように足し込み極性が＋に補正極性が切り替えられる。これにより、図１０（ａ）に示すようにメインインバータ３の出力電圧が極性切替なしのときのメインインバータ出力電圧Ｖｍｏから極性切替ありのときのメインインバータ出力電圧Ｖｍｏ２に変化し、位相が相電圧指令Ｖｓの０の位相にγ１あるいはγ２だけ近づくようにシフトする。すなわち立ち上がりのタイミングと立ち下がりのタイミングとを同方向にシフト（移動）させることにより、メインインバータ出力エネルギーＰｍｏが大きくなり、入力エネルギーが小さくなる（図１０（ｃ））。これにより、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃは高くなる。
On the other hand, when the load power is below a certain value and the voltage Vsc of the
なお、負荷電力が一定値を超える場合は上述のような極性切替器１２ｃによる足し込み極性の切替すなわち相電圧指令Ｖｓに対する主パルス電圧の位相をシフトする制御は行わず、ＰＩ制御器１２ｂからの出力δを電圧閾値Ｖｔｈに加算する動作を行う。
また、相電圧指令Ｖｓや電力変換装置の出力電圧に対する負荷電流Ｊｆの位相すなわち負荷９の力率を検出して、サブインバータ５の出力端から見た負荷９側の力率が所定値例えば５０％以下のときは極性切替器１２ｃにより電圧閾値Ｖｔｈから上述した出力δを減算して主電圧パルスの位相のシフトを行うようにしてもよい。
出力制御装置１０は、以上のようにして制御信号Ｓｍｃ及び制御信号Ｓｓｃをメインインバータ３及びサブインバータ５に送り、これらを制御する。
なお、以上においては、サブインバータはその出力電圧を階段状に変化させるものを示したが、出力電圧のパルス幅変調制御を行うものを使用してもよい。
When the load power exceeds a certain value, the polarity switching by the polarity switching unit 12c as described above, that is, the control for shifting the phase of the main pulse voltage with respect to the phase voltage command Vs is not performed. An operation of adding the output δ to the voltage threshold value Vth is performed.
Further, the phase of the load current Jf with respect to the phase voltage command Vs and the output voltage of the power converter, that is, the power factor of the load 9 is detected, and the power factor on the load 9 side as viewed from the output terminal of the
The
In the above description, the sub inverter has been shown to change its output voltage stepwise. However, a sub inverter that performs pulse width modulation control of the output voltage may be used.
以上により、本実施の形態では、三相交流の各相電圧指令Ｖｓに基づいて三相インバータであるメインインバータ３が各相毎の相電圧指令Ｖｓの半周期の間にそれぞれ１パルスの電圧を主電圧パルスとして出力するようにするとともに、単相インバータであるサブインバータ５の出力電圧Ｖｓｏを制御して負荷９に対する電力変換器の各相の出力電圧が２π／３ずつ異なる位相でかつ同じ波高値を有する三相交流となるようにし、かつ負荷９へ供給する電力に応じて主電圧パルスのパルス幅Ｗｍの制御と相電圧指令Ｖｓに対する主電圧パルスの位相の制御とを併せて行うようにしたので、負荷電力零から最大負荷電力まで、サブインバータ５の直流電源としてのサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃを略一定に制御することが可能となり、サブインバータ５の直流電源としての直流コンデンサ５３の過電圧などによる、サブインバータ５を構成する素子などの破壊を防止することができる。
また、サブインバータ５の直流コンデンサ５３の電圧を略一定に制御できることにより、サブインバータ５の電源電圧の上昇などによる素子の破壊を防止できるため、使用する素子の耐電圧を低減することが可能となり、サブインバータ５で、スイッチング手段としての半導体素子の開閉などにより発生する損失を低減することができる。
なお、上記主電圧パルスの制御は、指令値電圧の位相に対する制御を述べたが、指令値電圧の変わりに系統電圧の位相に対して行っても良い。
以上のように、単相インバータであるサブインバータ５の直流電源の電圧を効果的に制御して、小型化、低コスト化を図ことのできるとともに、高い変換効率を有するものとすることができる。
As described above, in the present embodiment, the
In addition, since the voltage of the
Although the control of the main voltage pulse is described with respect to the phase of the command value voltage, it may be performed with respect to the phase of the system voltage instead of the command value voltage.
As described above, it is possible to effectively control the voltage of the DC power supply of the
実施の形態２．
図１１〜図１３は、この発明の実施の形態２である電力変換装置を示すものであり、図１１はこの発明の実施の形態２による電力変換装置の出力制御装置の構成を示す構成図、図１２は電力変換装置のサブインバータの直流コンデンサの電圧が不足したときの各部の電圧波形を示す図、図１３は電力変換装置のメインインバータの動作を説明するための電圧波形を示す図である。図１１において、出力制御装置２０は、電圧補償制御手段２１を有する。その他の構成につては、図１に示した電力変換装置及び出力制御装置１０と同様のものである。上記実施の形態１においては、各サブインバータ５は、相電圧指令Ｖｓと各相のメインインバータ出力電圧Ｖｍｏとの差を埋めるように、電圧制御される。この時、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃは、メインインバータ３の直流電圧Ｖｍｃよりも小さく設定される。
11 to 13 show a power conversion device according to a second embodiment of the present invention, and FIG. 11 is a configuration diagram showing a configuration of an output control device of the power conversion device according to the second embodiment of the present invention. FIG. 12 is a diagram showing voltage waveforms of respective parts when the voltage of the DC capacitor of the sub inverter of the power converter is insufficient, and FIG. 13 is a diagram showing voltage waveforms for explaining the operation of the main inverter of the power converter. . In FIG. 11, the output control device 20 has voltage compensation control means 21. About another structure, it is the same as that of the power converter device and the
このサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃは、スイッチング損失を低減するために、なるべく低いことが望ましい。しかしながら、実施の形態１に示したエネルギー制御の観点から求められるメインインバータ３の主電圧パルスのパルス幅により、相電圧指令Ｖｓと各相のメインインバータ出力電圧Ｖｍｏとの差が、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃよりも大きくなった場合、相電圧指令Ｖｓとメインインバータ出力電圧Ｖｍｏとの差を埋めることができず、出力電圧波形が歪むという問題があり、サブインバータ出力電圧Ｖｓｏは、上記差を埋めることが可能な電圧以下に設定することができず、高い電圧のものを使用しなければならなくなる。これは、避けることが望ましい。
The voltage Vsc of the
図１２に、メインインバータ出力電圧Ｖｍｏ、相電圧指令Ｖｓ、及びサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃが不足した場合の電力変換装置の出力電圧Ｖｆの３つのモードを示す。図１２において、電圧Ｖｂは各相のサブインバータの直流コンデンサ５３の電圧Ｖｓｃ、Ｖｔｈ１は補正後のパルス状のメインインバータ出力電圧Ｖｍｏ１の立ち上がりタイミングを決める実施の形態１で説明した閾値電圧である。図１２（ａ）は、Ｖｔｈ１＞Ｖｂの場合に起こるモードであり、メインインバータ出力電圧Ｖｍｏが相電圧指令Ｖｓ以下の箇所において生じる。このため、サブインバータ５のみで相電圧指令Ｖｓに応じた波形を出力しようとするがこの差分を負担することができず、サブインバータ出力電圧Ｖｓｏが不足し、出力電圧Ｖｆの波形に凹形状が生じる。
FIG. 12 shows three modes of the output voltage Vf of the power converter when the main inverter output voltage Vmo, the phase voltage command Vs, and the voltage Vsc of the
次に、図１２（ｂ）は、（Ｖｉ−Ｖｔｈ）＞Ｖｂ（Ｖｉ：どちらか片方のメインコンデンサ３１の電圧Ｖｍｃ）の場合に起こるモードであり、メインインバータ出力電圧Ｖｍｏが相電圧指令Ｖｓよりも高い箇所において生じる。このため、メインインバータ出力電圧Ｖｍｏとサブインバータ出力電圧Ｖｓｏの総和で相電圧指令Ｖｓを出力しようとするが、メインインバータ出力電圧Ｖｍｏに対して、サブインバータ出力電圧Ｖｓｏが不足し、出力電圧Ｖｆの波形に凸形状が生じる。図１２（ｃ）は図１２（ａ），（ｂ）の両方が生じるモードであり、Ｖｔｈ＞Ｖｂ，（Ｖｉ−Ｖｔｈ）＞Ｖｂの両方の条件を満たすときに生じ、出力電圧に凹凸形状が生じる。 Next, FIG. 12B shows a mode that occurs when (Vi−Vth)> Vb (Vi: voltage Vmc of one of the main capacitors 31). The main inverter output voltage Vmo is obtained from the phase voltage command Vs. Also occurs at higher locations. Therefore, an attempt is made to output the phase voltage command Vs by the sum of the main inverter output voltage Vmo and the sub inverter output voltage Vso, but the sub inverter output voltage Vso is insufficient with respect to the main inverter output voltage Vmo, and the output voltage Vf A convex shape occurs in the waveform. FIG. 12C is a mode in which both of FIGS. 12A and 12B occur, and occurs when both conditions of Vth> Vb and (Vi−Vth)> Vb are satisfied, and the output voltage has an uneven shape. Arise.
上記したような凹凸形状が出力電圧Ｖｆに生じると、出力電流Ｊｆにも同様な歪みが生じることになる。本発明の実施の形態１における電力変換装置を負荷９に接続した場合、このような歪み波形を負荷９に供給することになる。特に本電力変換装置の出力を電力系統に連系させる場合、上記のような歪み波形を系統に供給することは望ましくない。そこで、本実施の形態では、上述のサブインバータ５の直流コンデンサ５３の電圧Ｖｓｃが不足した場合に、その不足分を、電圧補償制御手段２１によってメインインバータ３を高周波ＰＷＭ制御することにより補う制御を行う。
When the uneven shape as described above occurs in the output voltage Vf, the output current Jf is also distorted similarly. When the power conversion device according to
例として、図１２（ａ）のモードにおけるメインインバータ出力電圧Ｖｍｏとサブインバータ出力電圧Ｖｓｏを図１３に示す。出力制御装置２０の電圧補償制御手段２１は、図１３（ａ）に示すように、サブインバータ５の直流コンデンサ５３の電圧Ｖｓｃに発生した場合、電圧の不足を検出し、差分である図１３（ｂ）に示す不足電圧分Ｖ１２を演算する。そして、図１３（ｃ）に示すようにメインインバータ３が上記不足電圧分Ｖ１２を出力するようにメインインバータ出力指令Ｖｍｓを出力しメインインバータ３をＰＷＭ制御する。この制御により、電力変換装置の出力として歪みの無い波形を出力することが可能となる。
As an example, FIG. 13 shows the main inverter output voltage Vmo and the sub inverter output voltage Vso in the mode of FIG. As shown in FIG. 13A, the voltage compensation control means 21 of the output control device 20 detects a shortage of voltage when it occurs in the voltage Vsc of the
なお、図１３（ｂ）に示した電圧不足分Ｖ１２の補償方法としては、電圧不足箇所を判定して、サブインバータ５の出力を停止し、メインインバータ３のみで同電圧不足分Ｖ１２を出力してもよく、サブインバータ５からある程度の電圧を出力しておき、メインインバータ３で電圧不足分を補うようにＰＷＭ制御を行ってもよい。ところで、図１３（ｄ）に示したとおり、上記電圧不足補償制御を行った場合の、サブインバータ出力電圧指令Ｖｓｓは、上記電圧不足補償制御を行わない場合の出力指令Ｖｓｓと同じである。
As a compensation method for the voltage shortage V12 shown in FIG. 13B, the voltage shortage point is determined, the output of the
以上により、本実施の形態２の、サブインバータ５の電圧が不足した場合にメインインバータ３により補償するように制御を行うことにより、電力変換装置の出力電圧もしくは出力電流に歪み波形を生じさせることなく、出力高調波を抑制することが可能となる。
これにより、サブインバータ５の耐電圧を、メインインバータ出力電圧Ｖｍｏと相電圧指令Ｖｓの関係に関係なく選定することができ、素子の小型化、低価格化が可能となる。
なお、本実施の形態２によるサブインバータ５の電圧が不足した場合にメインインバータ３により補償する制御は、電力変換装置の出力電力が負荷電力零から最大電力に至るまで適用することが可能であり、同様な効果を得ることができる。
なお、以上の実施の形態１，２では、主電圧パルスの幅の制御と位相（立ち上り立ち下りタイミング）の制御を同時に行っているが、両者の制御を独立して行ってもよい。
As described above, by performing control so that the
Thereby, the withstand voltage of the
Note that the control compensated by the
In the first and second embodiments, the control of the width of the main voltage pulse and the control of the phase (rising / falling timing) are performed at the same time. However, the control of both may be performed independently.
１ 直流電源、３ メインインバータ、５ サブインバータ、９ 負荷、
１０ 出力制御装置、１１ 閾値電圧発生手段、１２ 補正装置、２０ 出力制御装置、
２１ 電圧補償制御手段、３１ メインコンデンサ、３７ 出力線、
５３ 直流コンデンサ。
1 DC power supply, 3 main inverter, 5 sub inverter, 9 load,
10 output control device, 11 threshold voltage generation means, 12 correction device, 20 output control device,
21 voltage compensation control means, 31 main capacitor, 37 output line,
53 DC capacitor.
Claims (8)
上記三相インバータは、直流電源の正負端子間に接続され上記直流電源の電力を三相交流に変換して三相の交流出力線を介して出力するものであり、
上記単相インバータは、単相インバータ用直流電源と単相インバータ回路とを有し、上記単相インバータ回路の直流側が上記単相インバータ用直流電源に接続され交流側が上記交流出力線のそれぞれに１または複数直列に接続されたものであり、
上記三相インバータの出力電圧と上記各単相インバータの出力電圧との和が負荷に出力されるものであり、
上記制御装置は、三相交流の各相電圧指令に基づいて上記三相インバータが上記各相毎の相電圧指令の半周期の間にそれぞれ１パルスの電圧を主電圧パルスとして出力するように上記三相インバータを制御するとともに上記単相インバータの出力電圧をパルス幅変調制御して上記負荷に三相交流を供給するようにし、かつ上記単相インバータ用直流電源の電圧を制御するために上記単相インバータの出力側における力率に応じて上記主電圧パルスのパルス幅を制御する制御方式と、上記主電圧パルスのパルス幅とともに上記相電圧指令に対する上記主電圧パルスの出力位相を制御する制御方式とを切り替えるものである
電力変換装置。 A power conversion device including a three-phase inverter, a single-phase inverter, and a control device,
The three-phase inverter is connected between the positive and negative terminals of a DC power source, converts the power of the DC power source into a three-phase AC, and outputs it through a three-phase AC output line.
The single-phase inverter includes a single-phase inverter DC power supply and a single-phase inverter circuit, the DC side of the single-phase inverter circuit is connected to the single-phase inverter DC power supply, and the AC side is one for each of the AC output lines. Or a plurality connected in series,
The sum of the output voltage of the three-phase inverter and the output voltage of each single-phase inverter is output to the load.
The control device is configured so that the three-phase inverter outputs a voltage of one pulse as a main voltage pulse during a half cycle of the phase voltage command for each phase based on each phase voltage command of three-phase AC. In order to control the three-phase inverter and to control the output voltage of the single-phase inverter by pulse width modulation to supply a three-phase AC to the load, and to control the voltage of the DC power supply for the single-phase inverter. A control method for controlling the pulse width of the main voltage pulse according to the power factor on the output side of the phase inverter, and a control method for controlling the output phase of the main voltage pulse with respect to the phase voltage command together with the pulse width of the main voltage pulse The power converter which switches between.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273010A JP5374336B2 (en) | 2009-12-01 | 2009-12-01 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273010A JP5374336B2 (en) | 2009-12-01 | 2009-12-01 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011120325A true JP2011120325A (en) | 2011-06-16 |
| JP5374336B2 JP5374336B2 (en) | 2013-12-25 |
Family
ID=44284968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273010A Active JP5374336B2 (en) | 2009-12-01 | 2009-12-01 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5374336B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021891A (en) * | 2011-07-14 | 2013-01-31 | Mitsubishi Electric Corp | Power conversion device |
| WO2014196370A1 (en) * | 2013-06-06 | 2014-12-11 | 株式会社東芝 | Power conversion device for vehicles |
| CN104852616A (en) * | 2015-05-25 | 2015-08-19 | 合肥工业大学 | Power grid simulator with line impedance simulation function, and control method |
| US9643496B2 (en) | 2012-03-16 | 2017-05-09 | Kabushiki Kaisha Toshiba | Power conversion apparatus for vehicle and vehicle |
| WO2021166164A1 (en) * | 2020-02-20 | 2021-08-26 | 三菱電機株式会社 | Power conversion device and airplane power system |
| JP2023033230A (en) * | 2021-08-26 | 2023-03-09 | オリンパス・ヴィンター・ウント・イベ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Electrosurgical generator having inverter with improved dynamic range |
| JP2023059015A (en) * | 2021-10-14 | 2023-04-26 | 本田技研工業株式会社 | Power conversion device, method for controlling power conversion device, and program |
| JP7271808B1 (en) * | 2022-04-04 | 2023-05-11 | 三菱電機株式会社 | Power converters and flying objects |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115182A (en) * | 1980-02-15 | 1981-09-10 | Toshiba Corp | Inverter |
| JP2006081361A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | Power converter |
| WO2008102551A1 (en) * | 2007-02-22 | 2008-08-28 | Mitsubishi Electric Corporation | 3-phase power conversion device |
| WO2009116273A1 (en) * | 2008-03-19 | 2009-09-24 | 三菱電機株式会社 | Power conversion device |
| JP2009303381A (en) * | 2008-06-12 | 2009-12-24 | Mitsubishi Electric Corp | Power conversion device |
| WO2010058536A1 (en) * | 2008-11-18 | 2010-05-27 | 三菱電機株式会社 | Power conversion device |
| WO2010082265A1 (en) * | 2009-01-13 | 2010-07-22 | 三菱電機株式会社 | Power converting apparatus |
| WO2010146637A1 (en) * | 2009-06-19 | 2010-12-23 | 三菱電機株式会社 | Power conversion equipment |
-
2009
- 2009-12-01 JP JP2009273010A patent/JP5374336B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115182A (en) * | 1980-02-15 | 1981-09-10 | Toshiba Corp | Inverter |
| JP2006081361A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | Power converter |
| WO2008102551A1 (en) * | 2007-02-22 | 2008-08-28 | Mitsubishi Electric Corporation | 3-phase power conversion device |
| WO2009116273A1 (en) * | 2008-03-19 | 2009-09-24 | 三菱電機株式会社 | Power conversion device |
| JP2009303381A (en) * | 2008-06-12 | 2009-12-24 | Mitsubishi Electric Corp | Power conversion device |
| WO2010058536A1 (en) * | 2008-11-18 | 2010-05-27 | 三菱電機株式会社 | Power conversion device |
| WO2010082265A1 (en) * | 2009-01-13 | 2010-07-22 | 三菱電機株式会社 | Power converting apparatus |
| WO2010146637A1 (en) * | 2009-06-19 | 2010-12-23 | 三菱電機株式会社 | Power conversion equipment |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021891A (en) * | 2011-07-14 | 2013-01-31 | Mitsubishi Electric Corp | Power conversion device |
| US9643496B2 (en) | 2012-03-16 | 2017-05-09 | Kabushiki Kaisha Toshiba | Power conversion apparatus for vehicle and vehicle |
| WO2014196370A1 (en) * | 2013-06-06 | 2014-12-11 | 株式会社東芝 | Power conversion device for vehicles |
| JP2014239580A (en) * | 2013-06-06 | 2014-12-18 | 株式会社東芝 | Vehicular power conversion device |
| CN104852616A (en) * | 2015-05-25 | 2015-08-19 | 合肥工业大学 | Power grid simulator with line impedance simulation function, and control method |
| JPWO2021166164A1 (en) * | 2020-02-20 | 2021-08-26 | ||
| WO2021166164A1 (en) * | 2020-02-20 | 2021-08-26 | 三菱電機株式会社 | Power conversion device and airplane power system |
| JP2023033230A (en) * | 2021-08-26 | 2023-03-09 | オリンパス・ヴィンター・ウント・イベ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Electrosurgical generator having inverter with improved dynamic range |
| JP7465921B2 (en) | 2021-08-26 | 2024-04-11 | オリンパス・ヴィンター・ウント・イベ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Electrosurgical generator having inverter with improved dynamic range - Patents.com |
| JP2023059015A (en) * | 2021-10-14 | 2023-04-26 | 本田技研工業株式会社 | Power conversion device, method for controlling power conversion device, and program |
| JP7376548B2 (en) | 2021-10-14 | 2023-11-08 | 本田技研工業株式会社 | Power conversion device, power conversion device control method, and program |
| JP7271808B1 (en) * | 2022-04-04 | 2023-05-11 | 三菱電機株式会社 | Power converters and flying objects |
| WO2023195041A1 (en) * | 2022-04-04 | 2023-10-12 | 三菱電機株式会社 | Power conversion device and flying object |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5374336B2 (en) | 2013-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5374336B2 (en) | Power converter | |
| EP2491644B1 (en) | System and method for offsetting the input voltage unbalance in multilevel inverters or the like | |
| WO2019204935A1 (en) | Voltage level multiplier module for multilevel power converters | |
| US9595887B2 (en) | Three-phase power conversion device | |
| JP5949932B2 (en) | Inverter device | |
| US9401655B2 (en) | Power conversion apparatus with inverter circuit and series converter circuit having power factor control | |
| WO2007129456A1 (en) | Power converter | |
| US11228258B2 (en) | Uninterruptible power supply apparatus | |
| JP6538544B2 (en) | Self-excited reactive power compensator | |
| JP2012070498A (en) | Inverter apparatus, and system interconnection inverter system having the inverter apparatus | |
| WO2018033964A1 (en) | System interconnection inverter device and running method therefor | |
| JP2018196237A (en) | Power conversion device | |
| JP6785304B2 (en) | Bi-directional isolated DC / DC converter and smart network | |
| JP5753742B2 (en) | Inverter device and grid-connected inverter system provided with this inverter device | |
| EP3396841A1 (en) | Control circuit for controlling power conversion circuit, inverter apparatus including the control circuit, and interconnection inverter system including the inverter apparatus | |
| JP6538542B2 (en) | Self-excited reactive power compensator | |
| JP5490263B2 (en) | Power converter | |
| JP5865657B2 (en) | Control circuit for controlling power conversion circuit, grid-connected inverter system provided with this control circuit | |
| WO2018179234A1 (en) | H-bridge converter and power conditioner | |
| JP2017153277A (en) | Self-excited reactive power compensation apparatus | |
| Wang et al. | Single phase VSI with reduced-size DC-link capacitor | |
| Song et al. | Circulating current elimination scheme for parallel operation of common dc bus inverters | |
| JP4448294B2 (en) | Power converter | |
| JPH10191641A (en) | Uninterruptible power supply | |
| Sagayaraj et al. | Performance Analysis of Quazi Z-source inverter Fed Induction Motor under Semiconductor Failure Condition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5374336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |