JP2005117218A - Noise suppressing circuit - Google Patents

Noise suppressing circuit Download PDF

Info

Publication number
JP2005117218A
JP2005117218A JP2003346550A JP2003346550A JP2005117218A JP 2005117218 A JP2005117218 A JP 2005117218A JP 2003346550 A JP2003346550 A JP 2003346550A JP 2003346550 A JP2003346550 A JP 2003346550A JP 2005117218 A JP2005117218 A JP 2005117218A
Authority
JP
Japan
Prior art keywords
winding
voltage
circuit
series circuit
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003346550A
Other languages
Japanese (ja)
Inventor
Masaru Wazaki
賢 和崎
Yoshihiro Saito
義広 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003346550A priority Critical patent/JP2005117218A/en
Publication of JP2005117218A publication Critical patent/JP2005117218A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Power Conversion In General (AREA)
  • Filters And Equalizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize a noise suppressing circuit capable of suppressing noise over a wide frequency range while reducing the size. <P>SOLUTION: The noise suppressing circuit comprises a pair of terminals 1a and 1b, another pair of terminals 2a and 2b, a conductive wire 3 connecting the terminals 1a and 2a, and a conductive wire 4 connecting the terminals 1b and 2b. The noise suppressing circuit is also provided with a winding 11 inserted into the conductive wire 3. The noise suppressing circuit further comprises a series circuit 15 of an inductor 13 and a capacitor 14 having one end connected with the middle point of the winding 11 and the other end connected with the conductive wire 4. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。   The present invention relates to a noise suppression circuit that suppresses noise propagating on a conductive wire.

スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。   Power electronics devices such as switching power supplies, inverters, lighting circuits for lighting devices, and the like have a power conversion circuit that converts power. The power conversion circuit has a switching circuit that converts direct current into rectangular alternating current. For this reason, the power conversion circuit generates a ripple voltage having a frequency equal to the switching frequency of the switching circuit and noise associated with the switching operation of the switching circuit. This ripple voltage and noise adversely affect other devices. Therefore, it is necessary to provide a means for reducing ripple voltage and noise between the power conversion circuit and another device or line.

リップル電圧やノイズを低減する手段としては、インダクタンス素子(インダクタ)とキャパシタとを含むフィルタ、いわゆるLCフィルタがよく用いられている。LCフィルタには、インダクタンス素子とキャパシタとを1つずつ有するものの他に、T型フィルタやπ型フィルタ等がある。また、電磁妨害(EMI)対策用の一般的なノイズフィルタも、LCフィルタの一種である。一般的なEMIフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Xキャパシタ、Yキャパシタ等のディスクリート素子を組み合わせて構成されている。   As means for reducing ripple voltage and noise, a filter including an inductance element (inductor) and a capacitor, a so-called LC filter is often used. The LC filter includes a T-type filter and a π-type filter in addition to one having one inductance element and one capacitor. A general noise filter for electromagnetic interference (EMI) countermeasures is also a kind of LC filter. A general EMI filter is configured by combining discrete elements such as a common mode choke coil, a normal mode choke coil, an X capacitor, and a Y capacitor.

また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、LCフィルタが用いられている。   Recently, power line communication has been considered promising as a communication technique used in building a communication network in the home, and its development is being promoted. In power line communication, communication is performed by superimposing a high-frequency signal on the power line. In this power line communication, noise is generated on the power line due to the operation of various electric / electronic devices connected to the power line, which causes a decrease in communication quality such as an increase in error rate. Therefore, a means for reducing noise on the power line is required. In power line communication, it is necessary to prevent a communication signal on the indoor power line from leaking to the outdoor power line. The LC filter is also used as means for reducing such noise on the power line or preventing a communication signal on the indoor power line from leaking to the outdoor power line.

なお、2本の導電線を伝搬するノイズには、2本の導電線の間で電位差を生じさせるノーマルモードノイズと、2本の導電線を同じ位相で伝搬するコモンモードノイズとがある。   Noise propagating through two conductive lines includes normal mode noise that causes a potential difference between the two conductive lines and common mode noise that propagates through the two conductive lines in the same phase.

特許文献1には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の2次巻線は、交流電源から負荷に供給する電力を輸送する2本の導電線のうちの一方に挿入されている。フィルタ回路の2つの入力端は交流電源の両端に接続され、フィルタ回路の2つの出力端は変圧器の1次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の1次巻線に供給することによって、変圧器の2次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。このラインフィルタは、ノーマルモードのノイズを低減する。   Patent Document 1 describes a line filter using a transformer. This line filter includes a transformer and a filter circuit. The secondary winding of the transformer is inserted into one of the two conductive wires that transport power supplied from the AC power source to the load. Two input ends of the filter circuit are connected to both ends of the AC power source, and two output ends of the filter circuit are connected to both ends of the primary winding of the transformer. In this line filter, a noise component is extracted from a power supply voltage by a filter circuit, and this noise component is supplied to the primary winding of the transformer, whereby the power supply voltage is applied on the conductive line in which the secondary winding of the transformer is inserted. The noise component is subtracted from. This line filter reduces noise in the normal mode.

特許文献2には、3つのインピーダンス素子で構成されたローパスフィルタが記載されている。このローパスフィルタは、2本の導電線のうちの一方に直列に挿入された2つの高インピーダンス素子と、一端が2つの高インピーダンス素子の間に接続され、他端が2本の導電線のうちの他方に接続された低インピーダンス素子とを備えている。2つの高インピーダンス素子は、それぞれ、コイルと抵抗との並列接続回路で構成され、低インピーダンス素子はキャパシタで構成されている。このローパスフィルタは、ノーマルモードノイズを低減する。   Patent Document 2 describes a low-pass filter composed of three impedance elements. This low-pass filter has two high impedance elements inserted in series on one of two conductive lines, one end connected between the two high impedance elements, and the other end of the two conductive lines. And a low impedance element connected to the other of the two. Each of the two high impedance elements is configured by a parallel connection circuit of a coil and a resistor, and the low impedance element is configured by a capacitor. This low-pass filter reduces normal mode noise.

特許文献3には、ノーマルモードノイズを低減するノーマルモードノイズ用フィルタ回路とコモンモードノイズを低減するコモンモードノイズ用フィルタ回路が記載されている。ノーマルモードノイズ用フィルタ回路は、2本の導電線のそれぞれに挿入された2つのコイルと、各コイルの巻線の途中同士を接続するキャパシタとで構成されている。コモンモードノイズ用フィルタ回路は、2本の導電線のそれぞれに挿入された2つのコイルと、各コイルの巻線の途中とアース間に設けられた2つのキャパシタとで構成されている。   Patent Document 3 describes a normal mode noise filter circuit for reducing normal mode noise and a common mode noise filter circuit for reducing common mode noise. The normal mode noise filter circuit is composed of two coils inserted in two conductive wires and a capacitor connecting the middle windings of the coils. The common mode noise filter circuit is composed of two coils inserted into two conductive wires, and two capacitors provided between the windings of each coil and the ground.

特開平9−102723号公報JP-A-9-102723 特開平5−121988号公報(図1)Japanese Patent Laid-Open No. 5-121988 (FIG. 1) 特許第2784783号公報(第6図)Japanese Patent No. 2784833 (FIG. 6)

従来のLCフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。   Since the conventional LC filter has a specific resonance frequency determined by inductance and capacitance, there is a problem that a desired attenuation can be obtained only in a narrow frequency range.

また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、通常、電力変換回路用のフィルタにおけるインダクタンス素子では、磁芯として、ギャップ付きのフェライト磁芯が用いられる。しかしながら、このようなインダクタンス素子では、その特性が、空芯のインダクタンス素子の特性に近づくため、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。   In addition, the filter inserted into the power transporting conductive wire is required to obtain desired characteristics in a state where a current for power transporting flows and to take measures against temperature rise. Therefore, a ferrite magnetic core with a gap is usually used as a magnetic core in an inductance element in a filter for a power conversion circuit. However, such an inductance element has a problem that the characteristic of the inductance element approaches that of an air-core inductance element, so that the inductance element is increased in size in order to realize a desired characteristic.

また、特許文献1に記載されたラインフィルタでは、フィルタ回路のインピーダンスが0であると共に変圧器の結合係数が1であれば、理論的には、ノイズ成分を完全に除去することができる。しかしながら、実際には、フィルタ回路のインピーダンスは、0になることはなく、更に、周波数に応じて変化する。特に、キャパシタによってフィルタ回路を構成した場合には、このキャパシタと変圧器の1次巻線とによって直列共振回路が構成される。そのため、このキャパシタと変圧器の1次巻線とを含む信号の経路のインピーダンスは、直列共振回路の共振周波数近傍の狭い周波数範囲でのみ小さくなる。その結果、このラインフィルタでは、狭い周波数範囲でしかノイズ成分を除去することができない。これらのことから、実際に構成されたラインフィルタでは、広い周波数範囲においてノイズ成分を効果的に除去することができないという問題点がある。   Moreover, in the line filter described in Patent Document 1, if the impedance of the filter circuit is 0 and the coupling coefficient of the transformer is 1, theoretically, the noise component can be completely removed. However, in practice, the impedance of the filter circuit does not become zero, and further changes according to the frequency. In particular, when a filter circuit is constituted by a capacitor, a series resonance circuit is constituted by the capacitor and the primary winding of the transformer. Therefore, the impedance of the signal path including the capacitor and the primary winding of the transformer is reduced only in a narrow frequency range near the resonance frequency of the series resonance circuit. As a result, this line filter can remove noise components only in a narrow frequency range. For these reasons, the actually configured line filter has a problem that noise components cannot be effectively removed in a wide frequency range.

また、特許文献2に記載されたローパスフィルタも、特許文献3に記載されたフィルタ回路も、ノイズ低減の原理的は従来のLCフィルタと同様であるため、従来のLCフィルタと同様の問題点を有している。   Further, the low-pass filter described in Patent Document 2 and the filter circuit described in Patent Document 3 have the same problems as the conventional LC filter because the principle of noise reduction is the same as that of the conventional LC filter. Have.

ところで、各国では、電子機器から交流電源線を介して外部へ放出されるノイズ、すなわち雑音端子電圧に関して、種々の規制を設けている場合が多い。例えば、CISPR(国際無線障害特別委員会)の規格では、150kHz〜30MHzの周波数範囲で雑音端子電圧の規格が設定されている。このような広い周波数範囲においてノイズを低減する場合には、特に、1MHz以下の低い周波数の範囲におけるノイズの低減に関して、以下のような問題が発生する。すなわち、1MHz以下の低い周波数の範囲では、コイルのインピーダンスの絶対値は、コイルのインダクタンスをL、周波数をfとして、2πfLで表わされる。従って、一般に、1MHz以下の低い周波数の範囲におけるノイズを低減するには、大きなインダクタンスを有するコイルを含むフィルタが必要になる。その結果、フィルタが大型化する。   By the way, in each country, various regulations are often provided for noise emitted from an electronic device to the outside via an AC power supply line, that is, a noise terminal voltage. For example, in the standard of CISPR (International Radio Interference Special Committee), the standard of the noise terminal voltage is set in the frequency range of 150 kHz to 30 MHz. When noise is reduced in such a wide frequency range, the following problems occur particularly with respect to noise reduction in a low frequency range of 1 MHz or less. That is, in the low frequency range of 1 MHz or less, the absolute value of the coil impedance is represented by 2πfL, where L is the inductance of the coil and f is the frequency. Therefore, in general, in order to reduce noise in a low frequency range of 1 MHz or less, a filter including a coil having a large inductance is required. As a result, the filter becomes large.

本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数範囲においてノイズを抑制でき、且つ小型化が可能なノイズ抑制回路を提供することにある。   The present invention has been made in view of such problems, and an object thereof is to provide a noise suppression circuit that can suppress noise in a wide frequency range and can be reduced in size.

本発明の第1のノイズ抑制回路は、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
第1の導電線に挿入された巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が巻線の途中に接続され、他端が第2の導電線に接続された直列回路とを備えたものである。
The first noise suppression circuit of the present invention is a circuit that suppresses normal mode noise that is transmitted by the first and second conductive lines and causes a potential difference between the conductive lines.
A winding inserted into the first conductive wire;
It comprises an inductor and a capacitor connected in series, and includes a series circuit having one end connected in the middle of the winding and the other end connected to the second conductive line.

ここで、巻線において、直列回路が接続される位置から一方の端部までの部分を第1の部分と呼び、直列回路が接続される位置から他方の端部までの部分を第2の部分と呼ぶ。また、直列回路において、巻線に接続される端部を第1の端部と呼び、第2の導電線に接続される端部を第2の端部と呼ぶ。本発明の第1のノイズ抑制回路では、巻線の一方の端部と直列回路の第2の端部との間にノーマルモードの電圧が印加されると、この電圧が第1の部分と直列回路とによって分圧され、第1の部分の両端間と直列回路の両端間にそれぞれ所定の電圧が発生する。第1の部分と第2の部分は電磁気的に結合されているので、第1の部分の両端間に発生した電圧に応じて、第2の部分の両端間に所定の電圧が発生する。その結果、巻線の他方の端部と直列回路の第2の端部との間の電圧は、巻線の一方の端部と直列回路の第2の端部との間に印加された電圧よりも小さくなる。また、本発明の第1のノイズ抑制回路において、巻線の他方の端部と直列回路の第2の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、巻線の一方の端部と直列回路の第2の端部との間の電圧は、巻線の他方の端部と直列回路の第2の端部との間に印加された電圧よりも小さくなる。なお、第1の導電線、第2の導電線の例としては、単相2線式電力線における各導電線がある他、現在、電力供給のために多く用いられている単相3線式電力線における3線のうちの2線がある。   Here, in the winding, the part from the position where the series circuit is connected to one end is called the first part, and the part from the position where the series circuit is connected to the other end is the second part. Call it. In the series circuit, an end connected to the winding is referred to as a first end, and an end connected to the second conductive line is referred to as a second end. In the first noise suppression circuit of the present invention, when a normal mode voltage is applied between one end of the winding and the second end of the series circuit, this voltage is in series with the first portion. And a predetermined voltage is generated between both ends of the first portion and both ends of the series circuit. Since the first portion and the second portion are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion in accordance with the voltage generated between both ends of the first portion. As a result, the voltage between the other end of the winding and the second end of the series circuit is the voltage applied between the one end of the winding and the second end of the series circuit. Smaller than. Further, in the first noise suppression circuit of the present invention, when a normal mode voltage is applied between the other end of the winding and the second end of the series circuit, the same as described above. Thus, the voltage between one end of the winding and the second end of the series circuit is greater than the voltage applied between the other end of the winding and the second end of the series circuit. Becomes smaller. As examples of the first conductive line and the second conductive line, there are each conductive line in a single-phase two-wire power line, and a single-phase three-wire power line that is currently widely used for power supply. There are two of the three lines.

本発明の第1のノイズ抑制回路において、直列回路の一端は巻線の中点に接続されていてもよい。   In the first noise suppression circuit of the present invention, one end of the series circuit may be connected to the midpoint of the winding.

本発明の第2のノイズ抑制回路は、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
第1の導電線に挿入された第1の巻線と、
第2の導電線に挿入された第2の巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が第1の巻線の途中に接続され、他端が第2の巻線の途中に接続された直列回路とを備えたものである。
The second noise suppression circuit of the present invention is a circuit that suppresses normal mode noise that is transmitted by the first and second conductive lines and causes a potential difference between the conductive lines.
A first winding inserted into the first conductive wire;
A second winding inserted into the second conductive line;
It comprises an inductor and a capacitor connected in series, and includes a series circuit having one end connected in the middle of the first winding and the other end connected in the middle of the second winding.

ここで、第1の巻線において、直列回路が接続される位置から一方の端部までの部分を第1の部分と呼び、直列回路が接続される位置から他方の端部までの部分を第2の部分と呼ぶ。また、第2の巻線において、直列回路が接続される位置から一方の端部までの部分を第3の部分と呼び、直列回路が接続される位置から他方の端部までの部分を第4の部分と呼ぶ。また、直列回路において、第1の巻線に接続される端部を第1の端部と呼び、第2の巻線に接続される端部を第2の端部と呼ぶ。本発明の第2のノイズ抑制回路では、第1の巻線の一方の端部と第2の巻線の一方の端部との間にノーマルモードの電圧が印加されると、この電圧が第1の部分、直列回路および第3の部分によって分圧され、第1の部分の両端間、直列回路の両端間および第3の部分の両端間にそれぞれ所定の電圧が発生する。第1の部分と第2の部分は電磁気的に結合されているので、第1の部分の両端間に発生した電圧に応じて、第2の部分の両端間に所定の電圧が発生する。同様に、第3の部分と第4の部分は電磁気的に結合されているので、第3の部分の両端間に発生した電圧に応じて、第4の部分の両端間に所定の電圧が発生する。その結果、第1の巻線の他方の端部と第2の巻線の他方の端部との間の電圧は、第1の巻線の一方の端部と第2の巻線の一方の端部との間に印加された電圧よりも小さくなる。また、本発明の第2のノイズ抑制回路において、第1の巻線の他方の端部と第2の巻線の他方の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、第1の巻線の一方の端部と第2の巻線の一方の端部との間の電圧は、第1の巻線の他方の端部と第2の巻線の他方の端部との間に印加された電圧よりも小さくなる。   Here, in the first winding, the part from the position where the series circuit is connected to one end is called the first part, and the part from the position where the series circuit is connected to the other end is the first part. Called part 2. In the second winding, the portion from the position where the series circuit is connected to one end is called the third portion, and the portion from the position where the series circuit is connected to the other end is the fourth portion. Called the part. In the series circuit, an end connected to the first winding is referred to as a first end, and an end connected to the second winding is referred to as a second end. In the second noise suppression circuit of the present invention, when a normal mode voltage is applied between one end of the first winding and one end of the second winding, this voltage is The voltage is divided by the first part, the series circuit, and the third part, and a predetermined voltage is generated between both ends of the first part, both ends of the series circuit, and both ends of the third part. Since the first portion and the second portion are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion in accordance with the voltage generated between both ends of the first portion. Similarly, since the third part and the fourth part are electromagnetically coupled, a predetermined voltage is generated between both ends of the fourth part according to the voltage generated between both ends of the third part. To do. As a result, the voltage between the other end of the first winding and the other end of the second winding is equal to one end of the first winding and one of the second winding. It becomes smaller than the voltage applied between the ends. In the second noise suppression circuit of the present invention, the normal mode voltage is also applied between the other end of the first winding and the other end of the second winding. In the same manner as described above, the voltage between one end of the first winding and one end of the second winding is the same as that of the other end of the first winding and the second winding. It is less than the voltage applied between the other end of the line.

本発明の第2のノイズ抑制回路において、直列回路の一端は第1の巻線の中点に接続され、直列回路の他端は第2の巻線の中点に接続されていてもよい。   In the second noise suppression circuit of the present invention, one end of the series circuit may be connected to the midpoint of the first winding, and the other end of the series circuit may be connected to the midpoint of the second winding.

本発明の第3のノイズ抑制回路は、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路であって、
第1の導電線に挿入された第1の巻線と、
第2の導電線に挿入され、第1の巻線と協働してコモンモードノイズを抑制するように第1の巻線に結合された第2の巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が第1の巻線の途中に接続され、他端が接地された第1の直列回路と、
直列に接続されたインダクタとキャパシタよりなり、一端が第2の巻線の途中に接続され、他端が接地された第2の直列回路とを備えたものである。
The third noise suppression circuit of the present invention is a circuit for suppressing common mode noise propagating in the same phase through the first and second conductive lines,
A first winding inserted into the first conductive wire;
A second winding inserted into the second conductive line and coupled to the first winding to cooperate with the first winding to suppress common mode noise;
A first series circuit comprising an inductor and a capacitor connected in series, one end connected to the middle of the first winding and the other end grounded;
It comprises an inductor and a capacitor connected in series, and a second series circuit having one end connected in the middle of the second winding and the other end grounded.

ここで、第1の巻線において、第1の直列回路が接続される位置から一方の端部までの部分を第1の部分と呼び、第1の直列回路が接続される位置から他方の端部までの部分を第2の部分と呼ぶ。また、第2の巻線において、第2の直列回路が接続される位置から一方の端部までの部分を第3の部分と呼び、第2の直列回路が接続される位置から他方の端部までの部分を第4の部分と呼ぶ。また、第1の直列回路において、第1の巻線に接続される端部を第1の端部と呼び、接地される端部を第2の端部と呼ぶ。また、第2の直列回路において、第2の巻線に接続される端部を第3の端部と呼び、接地される端部を第4の端部と呼ぶ。本発明の第3のノイズ抑制回路では、第1の巻線の一方の端部と第2の巻線の一方の端部にコモンモードの電圧が印加されると、第1の巻線の一方の端部とアース間および第2の巻線の一方の端部とアース間に等しい電圧が発生する。第1の巻線の一方の端部とアース間に発生した電圧は、第1の部分と第1の直列回路とによって分圧され、第1の部分の両端間と第1の直列回路の両端間にそれぞれ所定の電圧が発生する。同様に、第2の巻線の一方の端部とアース間に発生した電圧は、第3の部分と第2の直列回路とによって分圧され、第3の部分の両端間と第2の直列回路の両端間にそれぞれ所定の電圧が発生する。第1の部分と第2の部分は電磁気的に結合されているので、第1の部分の両端間に発生した電圧に応じて、第2の部分の両端間に所定の電圧が発生する。同様に、第3の部分と第4の部分は電磁気的に結合されているので、第3の部分の両端間に発生した電圧に応じて、第4の部分の両端間に所定の電圧が発生する。その結果、第1の巻線の他方の端部と第2の巻線の他方の端部に発生するコモンモードの電圧は、第1の巻線の一方の端部と第2の巻線の一方の端部に印加されたコモンモードの電圧よりも小さくなる。また、本発明の第3のノイズ抑制回路において、第1の巻線の他方の端部と第2の巻線の他方の端部にコモンモードの電圧が印加された場合も、上記の説明と同様にして、第1の巻線の一方の端部と第2の巻線の一方の端部に発生するコモンモードの電圧は、第1の巻線の他方の端部と第2の巻線の他方の端部に印加されたコモンモードの電圧よりも小さくなる。   Here, in the first winding, the part from the position where the first series circuit is connected to one end is called the first part, and the other end from the position where the first series circuit is connected The part up to the part is called the second part. In the second winding, the portion from the position where the second series circuit is connected to one end is called the third portion, and the other end from the position where the second series circuit is connected The part up to is called the fourth part. In the first series circuit, an end connected to the first winding is referred to as a first end, and an end that is grounded is referred to as a second end. In the second series circuit, an end connected to the second winding is referred to as a third end, and an end connected to the ground is referred to as a fourth end. In the third noise suppression circuit of the present invention, when a common mode voltage is applied to one end of the first winding and one end of the second winding, one of the first windings An equal voltage is generated between one end of the second winding and ground and between one end of the second winding and ground. A voltage generated between one end of the first winding and the ground is divided by the first portion and the first series circuit, and is divided between both ends of the first portion and both ends of the first series circuit. A predetermined voltage is generated between them. Similarly, the voltage generated between one end of the second winding and the ground is divided by the third portion and the second series circuit, so that the voltage between both ends of the third portion and the second series is divided. A predetermined voltage is generated between both ends of the circuit. Since the first portion and the second portion are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion in accordance with the voltage generated between both ends of the first portion. Similarly, since the third part and the fourth part are electromagnetically coupled, a predetermined voltage is generated between both ends of the fourth part according to the voltage generated between both ends of the third part. To do. As a result, the common mode voltage generated at the other end of the first winding and the other end of the second winding is the same as that of the one end of the first winding and the second winding. It becomes smaller than the common mode voltage applied to one end. Further, in the third noise suppression circuit of the present invention, when a common mode voltage is applied to the other end of the first winding and the other end of the second winding, Similarly, the common mode voltage generated at one end of the first winding and one end of the second winding is equal to the other end of the first winding and the second winding. It becomes smaller than the common mode voltage applied to the other end.

本発明の第3のノイズ抑制回路において、第1の直列回路の一端は第1の巻線の中点に接続され、第2の直列回路の一端は第2の巻線の中点に接続されていてもよい。   In the third noise suppression circuit of the present invention, one end of the first series circuit is connected to the midpoint of the first winding, and one end of the second series circuit is connected to the midpoint of the second winding. It may be.

本発明の第3のノイズ抑制回路において、第1の直列回路のインダクタとキャパシタのうち、キャパシタの方が第1の巻線に近い位置に配置され、第2の直列回路のインダクタとキャパシタのうち、キャパシタの方が第2の巻線に近い位置に配置され、第1の直列回路のインダクタと第2の直列回路のインダクタは共通になっていてもよい。   In the third noise suppression circuit of the present invention, of the inductors and capacitors of the first series circuit, the capacitor is disposed closer to the first winding, and among the inductors and capacitors of the second series circuit. The capacitor may be disposed closer to the second winding, and the inductor of the first series circuit and the inductor of the second series circuit may be common.

本発明のノイズ抑制回路によれば、広い周波数範囲にわたってノイズを抑制でき、且つノイズ抑制回路の小型化が可能になるという効果を奏する。   According to the noise suppression circuit of the present invention, noise can be suppressed over a wide frequency range, and the noise suppression circuit can be reduced in size.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
まず、本発明の第1の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路である。図1は、本実施の形態に係るノイズ抑制回路の構成を示す回路図である。このノイズ抑制回路は、一対の端子1a,1bと、他の一対の端子2a,2bと、端子1a,2a間を接続する導電線3と、端子1b,2b間を接続する導電線4とを備えている。ノイズ抑制回路は、更に、導電線3に挿入された巻線11を備えている。巻線11は、磁芯12に巻かれている。ノイズ抑制回路は、更に、直列に接続されたインダクタ13とキャパシタ14よりなり、一端が巻線11の途中に接続され、他端が導電線4に接続された直列回路15を備えている。インダクタ13は、磁芯13bに巻かれた巻線13aを有している。キャパシタ14は、周波数が所定値以上のノーマルモード信号を通過させるハイパスフィルタとして機能する。なお、図1では、インダクタ13とキャパシタ14のうち、インダクタ13の方が巻線11に近い位置に配置されている。しかし、インダクタ13とキャパシタ14の位置関係は、図1に示した関係とは逆でもよい。直列回路15の一端は、巻線11の中点に接続されていることが好ましい。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
First, the noise suppression circuit according to the first embodiment of the present invention will be described. The noise suppression circuit according to the present embodiment is a circuit that suppresses normal mode noise that is transmitted through two conductive lines and causes a potential difference between the conductive lines. FIG. 1 is a circuit diagram showing a configuration of a noise suppression circuit according to the present embodiment. This noise suppression circuit includes a pair of terminals 1a and 1b, another pair of terminals 2a and 2b, a conductive line 3 connecting the terminals 1a and 2a, and a conductive line 4 connecting the terminals 1b and 2b. I have. The noise suppression circuit further includes a winding 11 inserted into the conductive wire 3. The winding 11 is wound around the magnetic core 12. The noise suppression circuit further includes a series circuit 15 including an inductor 13 and a capacitor 14 connected in series, one end connected in the middle of the winding 11 and the other end connected to the conductive wire 4. The inductor 13 has a winding 13a wound around a magnetic core 13b. The capacitor 14 functions as a high-pass filter that passes a normal mode signal having a frequency equal to or higher than a predetermined value. In FIG. 1, among the inductor 13 and the capacitor 14, the inductor 13 is disposed at a position closer to the winding 11. However, the positional relationship between the inductor 13 and the capacitor 14 may be opposite to the relationship shown in FIG. One end of the series circuit 15 is preferably connected to the midpoint of the winding 11.

次に、図2を参照して、本実施の形態に係るノイズ抑制回路の作用について説明する。まず、巻線11において、直列回路15が接続される位置から端子1aに接続される一方の端部までの部分を第1の部分11aと呼び、直列回路15が接続される位置から端子2aに接続される他方の端部までの部分を第2の部分11bと呼ぶ。また、直列回路15において、巻線11に接続される端部を第1の端部と呼び、導電線4に接続される端部を第2の端部と呼ぶ。   Next, the operation of the noise suppression circuit according to the present embodiment will be described with reference to FIG. First, in the winding 11, a portion from a position where the series circuit 15 is connected to one end connected to the terminal 1 a is referred to as a first portion 11 a, and from the position where the series circuit 15 is connected to the terminal 2 a. A portion up to the other end to be connected is referred to as a second portion 11b. In the series circuit 15, the end connected to the winding 11 is called a first end, and the end connected to the conductive wire 4 is called a second end.

始めに、図2に示したように、端子1a,1b間にノーマルモードの電圧Viが印加された場合について説明する。この場合には、巻線11の一方の端部と直列回路15の第2の端部との間に電圧Viが印加される。この電圧Viは、第1の部分11aと直列回路15とによって分圧され、第1の部分11aの両端間と直列回路15の両端間にそれぞれ所定の電圧が発生する。第1の部分11aと第2の部分11bは電磁気的に結合されているので、第1の部分11aの両端間に発生した電圧に応じて、第2の部分11bの両端間に所定の電圧が発生する。その結果、巻線11の他方の端部と直列回路15の第2の端部との間の電圧、すなわち端子2a,2b間の電圧Voは、端子1a,1b間に印加された電圧Viよりも小さくなる。   First, as shown in FIG. 2, a case where a normal mode voltage Vi is applied between the terminals 1a and 1b will be described. In this case, the voltage Vi is applied between one end of the winding 11 and the second end of the series circuit 15. This voltage Vi is divided by the first portion 11 a and the series circuit 15, and predetermined voltages are generated between both ends of the first portion 11 a and both ends of the series circuit 15. Since the first portion 11a and the second portion 11b are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion 11b in accordance with the voltage generated between both ends of the first portion 11a. Occur. As a result, the voltage between the other end of the winding 11 and the second end of the series circuit 15, that is, the voltage Vo between the terminals 2a and 2b is greater than the voltage Vi applied between the terminals 1a and 1b. Becomes smaller.

また、本実施の形態において、端子2a,2b間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、端子1a,1b間の電圧は、端子2a,2b間に印加された電圧よりも小さくなる。このように、本実施の形態に係るノイズ抑制回路によれば、端子1a,1bにノーマルモードノイズが印加された場合と、端子2a,2bにノーマルモードノイズが印加された場合のいずれの場合にも、ノーマルモードノイズを抑制することができる。   In the present embodiment, even when a normal mode voltage is applied between the terminals 2a and 2b, the voltage between the terminals 1a and 1b is applied between the terminals 2a and 2b in the same manner as described above. It becomes smaller than the voltage. As described above, according to the noise suppression circuit according to the present embodiment, the normal mode noise is applied to the terminals 1a and 1b and the normal mode noise is applied to the terminals 2a and 2b. Also, normal mode noise can be suppressed.

次に、特に、直列回路15の一端が巻線11の中点に接続されている場合におけるノイズ抑制回路の作用について説明する。ここで、説明をより分かりやすくするために、第1の部分11aと第2の部分11bとの結合係数が1で、キャパシタ14のインピーダンスがゼロであると仮定する。また、第1の部分11a、第2の部分11bおよびインダクタ13の各インダクタンスが等しいものとする。この場合、図2に示したように、端子1a,1b間にノーマルモードの電圧Viが印加されると、この電圧Viは、第1の部分11aとインダクタ13とによって分圧され、第1の部分11aの両端間とインダクタ13の両端間にそれぞれ1/2Viの電圧が発生する。なお、図2中の矢印は、その先の方が高い電位であることを表している。第1の部分11aの両端間に発生した電圧1/2Viに応じて、第2の部分11bの両端間にも電圧1/2Viが発生する。その結果、端子2a,2b間の電圧Voは、第2の部分11bの両端間の電圧1/2Viとインダクタ13の両端間の電圧1/2Viが相殺されることにより、原理的にはゼロとなる。また、端子2a,2b間にノーマルモードの電圧Viが印加された場合も、上記の説明と同様にして、端子1a,1b間の電圧は、原理的にはゼロとなる。   Next, the operation of the noise suppression circuit when one end of the series circuit 15 is connected to the middle point of the winding 11 will be described. Here, to make the explanation easier to understand, it is assumed that the coupling coefficient between the first portion 11a and the second portion 11b is 1, and the impedance of the capacitor 14 is zero. Further, it is assumed that the inductances of the first portion 11a, the second portion 11b, and the inductor 13 are equal. In this case, as shown in FIG. 2, when the normal mode voltage Vi is applied between the terminals 1a and 1b, the voltage Vi is divided by the first portion 11a and the inductor 13, and the first A voltage of 1/2 Vi is generated between both ends of the portion 11 a and between both ends of the inductor 13. Note that the arrow in FIG. 2 indicates that the tip is higher in potential. In response to the voltage 1 / 2Vi generated across the first portion 11a, the voltage 1 / 2Vi is also generated across the second portion 11b. As a result, the voltage Vo between the terminals 2a and 2b is theoretically zero because the voltage 1 / 2Vi between both ends of the second portion 11b and the voltage 1 / 2Vi between both ends of the inductor 13 cancel each other. Become. In addition, when the normal mode voltage Vi is applied between the terminals 2a and 2b, the voltage between the terminals 1a and 1b becomes zero in principle as in the above description.

ここで、上述のように第1の部分11a、第2の部分11bおよびインダクタ13の各インダクタンスが等しい場合について考える。これは、第1の部分11a、第2の部分11bおよびインダクタ13の巻線13aの各巻線を等しくすることで実現することができる。この場合、巻線のインダクタンスは巻数の二乗に比例することから、巻線11のインダクタンスは、インダクタ13のインダクタンスの4倍となる。言い換えると、インダクタ13のインダクタンスは、巻線11のインダクタンスの1/4となる。このように、本実施の形態によれば、インダクタ13は、インダクタンスの小さなもので済む。   Here, consider the case where the inductances of the first portion 11a, the second portion 11b, and the inductor 13 are equal as described above. This can be realized by equalizing the windings of the first portion 11a, the second portion 11b, and the winding 13a of the inductor 13. In this case, since the inductance of the winding is proportional to the square of the number of turns, the inductance of the winding 11 is four times the inductance of the inductor 13. In other words, the inductance of the inductor 13 is ¼ of the inductance of the winding 11. As described above, according to the present embodiment, the inductor 13 may have a small inductance.

次に、本実施の形態に係るノイズ抑制回路の効果を、以下のシミュレーションの結果によって具体的に示す。このシミュレーションでは、以下の数値を使用した。巻線11のインダクタンスは4mHとし、第1の部分11a、第2の部分11bおよびインダクタ13の各インダクタンスは全て1mHとした。また、キャパシタ14のキャパシタンスは4700pFとした。   Next, the effect of the noise suppression circuit according to the present embodiment will be specifically shown by the following simulation results. In this simulation, the following numerical values were used. The inductance of the winding 11 was 4 mH, and all the inductances of the first part 11a, the second part 11b, and the inductor 13 were 1 mH. The capacitance of the capacitor 14 was 4700 pF.

図3は、シミュレーションによって求めた、ノイズ抑制回路におけるノーマルモードノイズの減衰量の周波数特性を示す特性図である。なお、図3において、横軸は周波数を表し、縦軸はゲインを表している。ゲインが小さいほど、すなわち、マイナス方向のゲインの絶対値が大きいほど、ノイズの減衰量は大きい。図3において、符号20で示した線は、ノイズ抑制回路におけるノーマルモードノイズの減衰量の周波数特性を表している。   FIG. 3 is a characteristic diagram showing the frequency characteristic of the attenuation amount of normal mode noise in the noise suppression circuit obtained by simulation. In FIG. 3, the horizontal axis represents frequency and the vertical axis represents gain. The smaller the gain, that is, the larger the absolute value of the negative gain, the greater the amount of noise attenuation. In FIG. 3, the line indicated by reference numeral 20 represents the frequency characteristic of the attenuation amount of normal mode noise in the noise suppression circuit.

図3から、本実施の形態に係るノイズ抑制回路によれば、150kHz〜1MHzの低い周波数範囲を含む150kHz〜30MHzの広い周波数範囲にわたって、ノーマルモードノイズに対して高い減衰特性を得ることができることが分かる。   From FIG. 3, according to the noise suppression circuit according to the present embodiment, it is possible to obtain a high attenuation characteristic with respect to normal mode noise over a wide frequency range of 150 kHz to 30 MHz including a low frequency range of 150 kHz to 1 MHz. I understand.

また、図3から分かるように、本実施の形態に係るノイズ抑制回路によれば、ノーマルモードノイズが問題となる1MHz以下の低い周波数の範囲において、ノイズの減衰量が大きくなっている。そのため、本実施の形態によれば、1MHz以下の低い周波数の範囲におけるノーマルモードノイズを効果的に抑制することができる。   As can be seen from FIG. 3, according to the noise suppression circuit according to the present embodiment, the amount of noise attenuation is large in a low frequency range of 1 MHz or less where normal mode noise is a problem. Therefore, according to the present embodiment, it is possible to effectively suppress normal mode noise in a low frequency range of 1 MHz or less.

また、本実施の形態によれば、導電線3に挿入される巻線11に、インダクタ13とキャパシタ14からなる直列回路15を付加しただけの簡単な構成で、しかも大きなインダクタンスを有するコイルを用いることなく、上記の特性を有するノイズ抑制回路を実現することができる。従って、本実施の形態によれば、ノイズ抑制回路の小型化が可能になる。   In addition, according to the present embodiment, a coil having a large inductance and a simple configuration in which a series circuit 15 including an inductor 13 and a capacitor 14 is added to the winding 11 inserted into the conductive wire 3 is used. Therefore, a noise suppression circuit having the above characteristics can be realized. Therefore, according to the present embodiment, it is possible to reduce the size of the noise suppression circuit.

以上説明したように、本実施の形態に係るノイズ抑制回路によれば、比較的簡単な構成で、1MHz以下の低い周波数範囲を含む広い周波数範囲において効果的にノーマルモードノイズを抑制することができ、且つノイズ抑制回路の小型化が可能になる。   As described above, the noise suppression circuit according to the present embodiment can effectively suppress normal mode noise in a wide frequency range including a low frequency range of 1 MHz or less with a relatively simple configuration. In addition, the noise suppression circuit can be reduced in size.

[第2の実施の形態]
図4は、本発明の第2の実施の形態に係るノイズ抑制回路の構成を示す回路図である。本実施の形態に係るノイズ抑制回路は、一対の端子1a,1bと、他の一対の端子2a,2bと、端子1a,2a間を接続する導電線3と、端子1b,2b間を接続する導電線4とを備えている。ノイズ抑制回路は、更に、導電線3に挿入された巻線11と、導電線4に挿入された巻線21とを備えている。巻線11は磁芯12に巻かれ、巻線21は磁芯22に巻かれている。ノイズ抑制回路は、更に、直列に接続されたインダクタ13とキャパシタ14よりなり、一端が巻線11の途中に接続され、他端が巻線21の途中に接続された直列回路15を備えている。インダクタ13は、磁芯13bに巻かれた巻線13aを有している。キャパシタ14は、周波数が所定値以上のノーマルモード信号を通過させるハイパスフィルタとして機能する。なお、図4では、インダクタ13とキャパシタ14のうち、インダクタ13の方が巻線11に近い位置に配置されている。しかし、インダクタ13とキャパシタ14の位置関係は、図4に示した関係とは逆でもよい。直列回路15の一端は巻線11の中点に接続され、直列回路15の他端は巻線21の中点に接続されていることが好ましい。
[Second Embodiment]
FIG. 4 is a circuit diagram showing a configuration of a noise suppression circuit according to the second embodiment of the present invention. The noise suppression circuit according to the present embodiment connects a pair of terminals 1a and 1b, another pair of terminals 2a and 2b, a conductive wire 3 connecting the terminals 1a and 2a, and the terminals 1b and 2b. And a conductive wire 4. The noise suppression circuit further includes a winding 11 inserted into the conductive wire 3 and a winding 21 inserted into the conductive wire 4. The winding 11 is wound around the magnetic core 12, and the winding 21 is wound around the magnetic core 22. The noise suppression circuit further includes a series circuit 15 including an inductor 13 and a capacitor 14 connected in series, one end connected in the middle of the winding 11 and the other end connected in the middle of the winding 21. . The inductor 13 has a winding 13a wound around a magnetic core 13b. The capacitor 14 functions as a high-pass filter that passes a normal mode signal having a frequency equal to or higher than a predetermined value. In FIG. 4, among the inductor 13 and the capacitor 14, the inductor 13 is disposed at a position closer to the winding 11. However, the positional relationship between the inductor 13 and the capacitor 14 may be opposite to the relationship shown in FIG. One end of the series circuit 15 is preferably connected to the midpoint of the winding 11, and the other end of the series circuit 15 is preferably connected to the midpoint of the winding 21.

次に、本実施の形態に係るノイズ抑制回路の作用について説明する。まず、巻線11において、直列回路15が接続される位置から端子1aに接続される一方の端部までの部分を第1の部分11aと呼び、直列回路15が接続される位置から端子2aに接続される他方の端部までの部分を第2の部分11bと呼ぶ。また、巻線21において、直列回路15が接続される位置から端子1bに接続される一方の端部までの部分を第3の部分21aと呼び、直列回路15が接続される位置から端子2bに接続される他方の端部までの部分を第4の部分21bと呼ぶ。また、直列回路15において、巻線11に接続される端部を第1の端部と呼び、巻線21に接続される端部を第2の端部と呼ぶ。   Next, the operation of the noise suppression circuit according to the present embodiment will be described. First, in the winding 11, a portion from a position where the series circuit 15 is connected to one end connected to the terminal 1 a is referred to as a first portion 11 a, and from the position where the series circuit 15 is connected to the terminal 2 a. A portion up to the other end to be connected is referred to as a second portion 11b. Further, in the winding 21, the portion from the position where the series circuit 15 is connected to one end connected to the terminal 1b is referred to as a third portion 21a, and from the position where the series circuit 15 is connected to the terminal 2b. A portion up to the other end to be connected is referred to as a fourth portion 21b. In the series circuit 15, the end connected to the winding 11 is called a first end, and the end connected to the winding 21 is called a second end.

始めに、端子1a,1b間にノーマルモードの電圧Viが印加された場合について説明する。この場合には、巻線11の一方の端部と巻線21の一方の端部との間に電圧Viが印加される。この電圧Viは、第1の部分11a、直列回路15および第3の部分21aによって分圧され、第1の部分11aの両端間、直列回路15の両端間および第3の部分21aの両端間にそれぞれ所定の電圧が発生する。第1の部分11aと第2の部分11bは電磁気的に結合されているので、第1の部分11aの両端間に発生した電圧に応じて、第2の部分11bの両端間に所定の電圧が発生する。同様に、第3の部分21aと第4の部分21bは電磁気的に結合されているので、第3の部分21aの両端間に発生した電圧に応じて、第4の部分21bの両端間に所定の電圧が発生する。その結果、巻線11の他方の端部と巻線21の他方の端部との間の電圧、すなわち端子2a,2b間の電圧Voは、端子1a,1b間に印加された電圧Viよりも小さくなる。   First, a case where the normal mode voltage Vi is applied between the terminals 1a and 1b will be described. In this case, the voltage Vi is applied between one end of the winding 11 and one end of the winding 21. This voltage Vi is divided by the first portion 11a, the series circuit 15 and the third portion 21a, and is divided between both ends of the first portion 11a, between both ends of the series circuit 15 and between both ends of the third portion 21a. A predetermined voltage is generated for each. Since the first portion 11a and the second portion 11b are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion 11b in accordance with the voltage generated between both ends of the first portion 11a. Occur. Similarly, since the third portion 21a and the fourth portion 21b are electromagnetically coupled, a predetermined value is generated between both ends of the fourth portion 21b according to the voltage generated between both ends of the third portion 21a. Is generated. As a result, the voltage between the other end of the winding 11 and the other end of the winding 21, that is, the voltage Vo between the terminals 2a and 2b is higher than the voltage Vi applied between the terminals 1a and 1b. Get smaller.

また、本実施の形態において、端子2a,2b間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、端子1a,1b間の電圧は、端子2a,2b間に印加された電圧よりも小さくなる。このように、本実施の形態に係るノイズ抑制回路によれば、端子1a,1bにノーマルモードノイズが印加された場合と、端子2a,2bにノーマルモードノイズが印加された場合のいずれの場合にも、ノーマルモードノイズを抑制することができる。   In the present embodiment, even when a normal mode voltage is applied between the terminals 2a and 2b, the voltage between the terminals 1a and 1b is applied between the terminals 2a and 2b in the same manner as described above. It becomes smaller than the voltage. As described above, according to the noise suppression circuit according to the present embodiment, the normal mode noise is applied to the terminals 1a and 1b and the normal mode noise is applied to the terminals 2a and 2b. Also, normal mode noise can be suppressed.

次に、特に、直列回路15の一端が巻線11の中点に接続され、直列回路15の他端が巻線21の中点に接続されている場合におけるノイズ抑制回路の作用について説明する。ここで、説明をより分かりやすくするために、第1の部分11aと第2の部分11bとの結合係数が1で、第3の部分21aと第4の部分21bとの結合係数も1で、キャパシタ14のインピーダンスがゼロであると仮定する。また、第1の部分11a、第2の部分11b、第3の部分21aおよび第4の部分21bの各インダクタンスは互いに等しく、インダクタ13のインダクタンスの1/2であるとする。   Next, the operation of the noise suppression circuit when one end of the series circuit 15 is connected to the midpoint of the winding 11 and the other end of the series circuit 15 is connected to the midpoint of the winding 21 will be described. Here, in order to make the explanation easier to understand, the coupling coefficient between the first part 11a and the second part 11b is 1, and the coupling coefficient between the third part 21a and the fourth part 21b is also 1. Assume that the impedance of capacitor 14 is zero. Further, it is assumed that the inductances of the first portion 11a, the second portion 11b, the third portion 21a, and the fourth portion 21b are equal to each other and are ½ of the inductance of the inductor 13.

この場合、端子1a,1b間にノーマルモードの電圧Viが印加されると、この電圧Viは、第1の部分11a、直列回路15および第3の部分21aによって分圧され、第1の部分11aの両端間および第3の部分21aの両端間にそれぞれ1/4Viの電圧が発生し、直列回路15の両端間に1/2Viの電圧が発生する。なお、図4中の矢印は、その先の方が高い電位であることを表している。第1の部分11aの両端間に発生した電圧1/4Viに応じて、第2の部分11bの両端間にも電圧1/4Viが発生する。同様に、第3の部分21aの両端間に発生した電圧1/4Viに応じて、第4の部分21bの両端間にも電圧1/4Viが発生する。その結果、端子2a,2b間の電圧Voは、第2の部分11bの両端間の電圧1/4Viと、第4の部分21bの両端間の電圧1/4Viと、インダクタ13の両端間の電圧1/2Viが相殺されることにより、原理的にはゼロとなる。また、端子2a,2b間にノーマルモードの電圧Viが印加された場合も、上記の説明と同様にして、端子1a,1b間の電圧は、原理的にはゼロとなる。   In this case, when a normal mode voltage Vi is applied between the terminals 1a and 1b, the voltage Vi is divided by the first portion 11a, the series circuit 15 and the third portion 21a, and the first portion 11a is divided. A voltage of 1/4 Vi is generated between both ends of the third portion 21 a and the both ends of the third portion 21 a, and a voltage of 1/2 Vi is generated between both ends of the series circuit 15. Note that the arrow in FIG. 4 indicates that the potential ahead is higher. In response to the voltage 1 / 4Vi generated across the first portion 11a, the voltage 1 / 4Vi is also generated across the second portion 11b. Similarly, according to the voltage 1 / 4Vi generated between both ends of the third portion 21a, the voltage 1 / 4Vi is also generated between both ends of the fourth portion 21b. As a result, the voltage Vo between the terminals 2a and 2b is equal to the voltage 1 / 4Vi between both ends of the second portion 11b, the voltage 1 / 4Vi between both ends of the fourth portion 21b, and the voltage between both ends of the inductor 13. By canceling 1 / 2Vi, in principle it becomes zero. In addition, when the normal mode voltage Vi is applied between the terminals 2a and 2b, the voltage between the terminals 1a and 1b becomes zero in principle as in the above description.

本実施の形態に係るノイズ抑制回路は、導電線3,4のインピーダンス特性が平衡になるように構成されている。そのため、このノイズ抑制回路によれば、導電線3,4からの放射電界強度の増加を抑制して、放射ノイズの発生を抑制することができる。本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。   The noise suppression circuit according to the present embodiment is configured so that the impedance characteristics of the conductive wires 3 and 4 are balanced. Therefore, according to this noise suppression circuit, it is possible to suppress an increase in the radiation electric field intensity from the conductive wires 3 and 4 and suppress the generation of radiation noise. Other configurations, operations, and effects in the present embodiment are the same as those in the first embodiment.

[第3の実施の形態]
次に、本発明の第3の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路である。図5は、本実施の形態に係るノイズ抑制回路の構成を示す回路図である。このノイズ抑制回路は、一対の端子1a,1bと、他の一対の端子2a,2bと、端子1a,2a間を接続する導電線3と、端子1b,2b間を接続する導電線4と、グランド端子5と、グランド端子5に接続されたグランド線6とを備えている。
[Third Embodiment]
Next, a noise suppression circuit according to a third embodiment of the present invention will be described. The noise suppression circuit according to the present embodiment is a circuit that suppresses common mode noise that propagates through two conductive wires in the same phase. FIG. 5 is a circuit diagram showing a configuration of the noise suppression circuit according to the present embodiment. The noise suppression circuit includes a pair of terminals 1a and 1b, another pair of terminals 2a and 2b, a conductive line 3 connecting the terminals 1a and 2a, a conductive line 4 connecting the terminals 1b and 2b, A ground terminal 5 and a ground line 6 connected to the ground terminal 5 are provided.

ノイズ抑制回路は、更に、導電線3に挿入された巻線31と、導電線4に挿入された巻線32とを備えている。巻線31と巻線32は、磁芯33に巻かれ、協働してコモンモードノイズを抑制するように互いに結合している。すなわち、巻線31,32は、これらにノーマルモードの電流が流れたときに各巻線31,32を流れる電流によって磁芯33に誘起される磁束が互いに相殺されるような向きに、磁芯33に巻かれている。このように、巻線31,32および磁芯33は、コモンモードノイズを抑制し、ノーマルモード信号を通過させるコモンモードチョークコイルを構成している。   The noise suppression circuit further includes a winding 31 inserted into the conductive wire 3 and a winding 32 inserted into the conductive wire 4. The winding 31 and the winding 32 are wound around the magnetic core 33 and are coupled to each other so as to suppress common mode noise in cooperation. That is, the windings 31 and 32 are arranged in such a direction that the magnetic fluxes induced in the magnetic core 33 by the currents flowing through the windings 31 and 32 when the currents in the normal mode flow through them cancel each other. It is wound around. As described above, the windings 31 and 32 and the magnetic core 33 constitute a common mode choke coil that suppresses common mode noise and allows a normal mode signal to pass.

ノイズ抑制回路は、更に、一端が巻線31の途中に接続されたキャパシタ35と、一端が巻線32の途中に接続されたキャパシタ36と、一端がキャパシタ35,36の各他端に接続され、他端がグランド線6に接続されたインダクタ37とを備えている。インダクタ37は、磁芯37bに巻かれた巻線37aを有している。   The noise suppression circuit further includes a capacitor 35 having one end connected in the middle of the winding 31, a capacitor 36 having one end connected in the middle of the winding 32, and one end connected to the other ends of the capacitors 35 and 36. The other end of the inductor 37 is connected to the ground line 6. The inductor 37 has a winding 37a wound around a magnetic core 37b.

直列に接続されたキャパシタ35とインダクタ37は、一端が巻線31の途中に接続され、他端が接地された第1の直列回路を構成している。また、直列に接続されたキャパシタ36とインダクタ37は、一端が巻線32の途中に接続され、他端が接地された第2の直列回路を構成している。このように、本実施の形態では、第1の直列回路のインダクタ37とキャパシタ35のうち、キャパシタ35の方が巻線31に近い位置に配置され、第2の直列回路のインダクタ37とキャパシタ36のうち、キャパシタ36の方が巻線32に近い位置に配置され、第1の直列回路のインダクタ37と第2の直列回路のインダクタ37は共通になっている。   The capacitor 35 and the inductor 37 connected in series constitute a first series circuit having one end connected in the middle of the winding 31 and the other end grounded. The capacitor 36 and the inductor 37 connected in series constitute a second series circuit having one end connected in the middle of the winding 32 and the other end grounded. As described above, in the present embodiment, among the inductor 37 and the capacitor 35 of the first series circuit, the capacitor 35 is disposed closer to the winding 31, and the inductor 37 and the capacitor 36 of the second series circuit. Among them, the capacitor 36 is arranged at a position closer to the winding 32, and the inductor 37 of the first series circuit and the inductor 37 of the second series circuit are common.

しかし、第1の直列回路のインダクタと第2の直列回路のインダクタを共通にせずに、別個に設けてもよい。この場合には、各直列回路において、インダクタとキャパシタの位置関係は、図5に示した関係とは逆でもよい。   However, the inductor of the first series circuit and the inductor of the second series circuit may be provided separately without being shared. In this case, in each series circuit, the positional relationship between the inductor and the capacitor may be opposite to the relationship shown in FIG.

次に、本実施の形態に係るノイズ抑制回路の作用について説明する。まず、巻線31において、第1の直列回路が接続される位置から端子1aに接続される一方の端部までの部分を第1の部分31aと呼び、第1の直列回路が接続される位置から端子2aに接続される他方の端部までの部分を第2の部分31bと呼ぶ。また、巻線32において、第2の直列回路が接続される位置から端子1bに接続される一方の端部までの部分を第3の部分32aと呼び、第2の直列回路が接続される位置から端子2bに接続される他方の端部までの部分を第4の部分32bと呼ぶ。また、第1の直列回路において、巻線31に接続される端部を第1の端部と呼び、接地される端部を第2の端部と呼ぶ。また、第2の直列回路において、巻線32に接続される端部を第3の端部と呼び、接地される端部を第4の端部と呼ぶ。   Next, the operation of the noise suppression circuit according to the present embodiment will be described. First, in the winding 31, the part from the position where the first series circuit is connected to one end connected to the terminal 1a is referred to as the first part 31a, and the position where the first series circuit is connected. To the other end connected to the terminal 2a is referred to as a second portion 31b. Further, in the winding 32, a portion from a position where the second series circuit is connected to one end connected to the terminal 1b is referred to as a third portion 32a, and a position where the second series circuit is connected. To the other end connected to the terminal 2b is referred to as a fourth portion 32b. In the first series circuit, the end connected to the winding 31 is called a first end, and the end connected to the ground is called a second end. In the second series circuit, an end connected to the winding 32 is referred to as a third end, and an end that is grounded is referred to as a fourth end.

始めに、端子1a,1bにコモンモードの電圧Viが印加された場合について説明する。この場合には、巻線31の一方の端部とアース間および巻線32の一方の端部とアース間に等しい電圧Viが発生する。巻線31の一方の端部とアース間に発生した電圧Viは、第1の部分31aと第1の直列回路とによって分圧され、第1の部分31aの両端間と第1の直列回路の両端間にそれぞれ所定の電圧が発生する。同様に、巻線32の一方の端部とアース間に発生した電圧Viは、第3の部分32aと第2の直列回路とによって分圧され、第3の部分32aの両端間と第2の直列回路の両端間にそれぞれ所定の電圧が発生する。第1の部分31aと第2の部分31bは電磁気的に結合されているので、第1の部分31aの両端間に発生した電圧に応じて、第2の部分31bの両端間に所定の電圧が発生する。その結果、巻線31の他方の端部とアース間の電圧、すなわち端子2aとアース間の電圧Voは、巻線31の一方の端部とアース間に発生した電圧、すなわち端子1aとアース間に発生した電圧Viよりも小さくなる。同様に、第3の部分32aと第4の部分32bは電磁気的に結合されているので、第3の部分32aの両端間に発生した電圧に応じて、第4の部分32bの両端間に所定の電圧が発生する。その結果、巻線32の他方の端部とアース間の電圧、すなわち端子2bとアース間の電圧Voは、巻線32の一方の端部とアース間に発生した電圧、すなわち端子1bとアース間に発生した電圧Viよりも小さくなる。このようにして、端子1a,1bにコモンモードの電圧が印加された場合には、端子2a,2bに発生するコモンモードの電圧は、端子1a,1bに印加されたコモンモードの電圧よりも小さくなる。   First, the case where the common mode voltage Vi is applied to the terminals 1a and 1b will be described. In this case, an equal voltage Vi is generated between one end of the winding 31 and the ground and between one end of the winding 32 and the ground. The voltage Vi generated between one end of the winding 31 and the ground is divided by the first portion 31a and the first series circuit, and the voltage Vi between the both ends of the first portion 31a and the first series circuit is divided. A predetermined voltage is generated between both ends. Similarly, the voltage Vi generated between one end of the winding 32 and the ground is divided by the third portion 32a and the second series circuit, and between the both ends of the third portion 32a and the second portion. A predetermined voltage is generated between both ends of the series circuit. Since the first portion 31a and the second portion 31b are electromagnetically coupled, a predetermined voltage is generated between both ends of the second portion 31b in accordance with the voltage generated between both ends of the first portion 31a. Occur. As a result, a voltage between the other end of the winding 31 and the ground, that is, a voltage Vo between the terminal 2a and the ground is a voltage generated between one end of the winding 31 and the ground, that is, between the terminal 1a and the ground. It becomes smaller than the voltage Vi generated at. Similarly, since the third portion 32a and the fourth portion 32b are electromagnetically coupled to each other, a predetermined value is generated between both ends of the fourth portion 32b according to the voltage generated between both ends of the third portion 32a. Is generated. As a result, a voltage Vo between the other end of the winding 32 and the ground, that is, a voltage Vo between the terminal 2b and the ground is a voltage generated between one end of the winding 32 and the ground, that is, between the terminal 1b and the ground. It becomes smaller than the voltage Vi generated at. Thus, when a common mode voltage is applied to the terminals 1a and 1b, the common mode voltage generated at the terminals 2a and 2b is smaller than the common mode voltage applied to the terminals 1a and 1b. Become.

また、本実施の形態において、端子2a,2bにコモンモードの電圧が印加された場合も、上記の説明と同様にして、端子1a,1bに発生するコモンモードの電圧は、端子2a,2bに印加されたコモンモードの電圧よりも小さくなる。このように、本実施の形態に係るノイズ抑制回路によれば、端子1a,1bにコモンモードノイズが印加された場合と、端子2a,2bにコモンモードノイズが印加された場合のいずれの場合にも、コモンモードノイズを抑制することができる。   In the present embodiment, when a common mode voltage is applied to the terminals 2a and 2b, the common mode voltage generated at the terminals 1a and 1b is applied to the terminals 2a and 2b in the same manner as described above. It becomes smaller than the applied common mode voltage. As described above, according to the noise suppression circuit according to the present embodiment, the common mode noise is applied to the terminals 1a and 1b and the common mode noise is applied to the terminals 2a and 2b. In addition, common mode noise can be suppressed.

次に、特に、第1の直列回路の一端が巻線31の中点に接続され、第2の直列回路の一端が巻線32の中点に接続されている場合におけるノイズ抑制回路の作用について説明する。ここで、説明をより分かりやすくするために、第1の部分31aと第2の部分31bとの結合係数が1で、第3の部分32aと第4の部分32bとの結合係数も1で、キャパシタ35,36の各インピーダンスがゼロであると仮定する。また、第1の部分31a、第2の部分31b、第3の部分32a、第4の部分32bおよびインダクタ37の各インダクタンスが等しいものとする。   Next, the operation of the noise suppression circuit particularly when one end of the first series circuit is connected to the midpoint of the winding 31 and one end of the second series circuit is connected to the midpoint of the winding 32. explain. Here, in order to make the explanation easier to understand, the coupling coefficient between the first part 31a and the second part 31b is 1, and the coupling coefficient between the third part 32a and the fourth part 32b is 1. Assume that the impedances of the capacitors 35 and 36 are zero. In addition, it is assumed that the inductances of the first portion 31a, the second portion 31b, the third portion 32a, the fourth portion 32b, and the inductor 37 are equal.

この場合、端子1a,1bにコモンモードの電圧Viが印加されると、巻線31の一方の端部とアース間および巻線32の一方の端部とアース間に等しい電圧Viが発生する。巻線31の一方の端部とアース間に発生した電圧Viは、第1の部分31aとインダクタ37とによって分圧され、第1の部分31aの両端間とインダクタ37の両端間にそれぞれ1/2Viの電圧が発生する。同様に、巻線32の一方の端部とアース間に発生した電圧Viは、第3の部分32aとインダクタ37とによって分圧され、第3の部分32aの両端間とインダクタ37の両端間にそれぞれ1/2Viの電圧が発生する。なお、図5中の矢印は、その先の方が高い電位であることを表している。第1の部分31aの両端間に発生した電圧1/2Viに応じて、第2の部分31bの両端間にも電圧1/2Viが発生する。その結果、端子2aとアース間の電圧Voは、第2の部分31bの両端間の電圧1/2Viとインダクタ37の両端間の電圧1/2Viが相殺されることにより、原理的にはゼロとなる。同様に、第3の部分32aの両端間に発生した電圧1/2Viに応じて、第4の部分32bの両端間にも電圧1/2Viが発生する。その結果、端子2bとアース間の電圧Voは、第4の部分32bの両端間の電圧1/2Viとインダクタ37の両端間の電圧1/2Viが相殺されることにより、原理的にはゼロとなる。このようにして、端子2a,2bに発生するコモンモードの電圧は、原理的にはゼロとなる。また、端子2a,2bにコモンモードの電圧Viが印加された場合も、上記の説明と同様にして、端子1a,1bに発生するコモンモードの電圧は、原理的にはゼロとなる。   In this case, when a common mode voltage Vi is applied to the terminals 1a and 1b, an equal voltage Vi is generated between one end of the winding 31 and the ground and between one end of the winding 32 and the ground. The voltage Vi generated between one end of the winding 31 and the ground is divided by the first portion 31a and the inductor 37, and 1 / between both ends of the first portion 31a and both ends of the inductor 37, respectively. A voltage of 2 Vi is generated. Similarly, the voltage Vi generated between one end of the winding 32 and the ground is divided by the third portion 32 a and the inductor 37, and between the both ends of the third portion 32 a and the both ends of the inductor 37. A voltage of 1/2 Vi is generated in each case. Note that the arrow in FIG. 5 indicates that the potential ahead is higher. In response to the voltage 1 / 2Vi generated across the first portion 31a, the voltage 1 / 2Vi is also generated across the second portion 31b. As a result, the voltage Vo between the terminal 2a and the ground is zero in principle because the voltage 1 / 2Vi between both ends of the second portion 31b and the voltage 1 / 2Vi between both ends of the inductor 37 cancel each other. Become. Similarly, a voltage 1 / 2Vi is generated between both ends of the fourth portion 32b in response to a voltage 1 / 2Vi generated between both ends of the third portion 32a. As a result, the voltage Vo between the terminal 2b and the ground is zero in principle because the voltage 1 / 2Vi between both ends of the fourth portion 32b and the voltage 1 / 2Vi between both ends of the inductor 37 cancel each other. Become. In this way, the common mode voltage generated at the terminals 2a and 2b is theoretically zero. Also, when the common mode voltage Vi is applied to the terminals 2a and 2b, the common mode voltage generated at the terminals 1a and 1b is zero in principle as in the above description.

本実施の形態に係るノイズ抑制回路の特性は、ノーマルモードとコモンモードの違いを除けば、第1の実施の形態に係るノイズ抑制回路と同様である。従って、本実施の形態に係るノイズ抑制回路によれば、コモンモードチョークコイルに、インダクタとキャパシタからなる2つの直列回路を付加しただけの簡単な構成で、しかも大きなインダクタンスを有するコイルを用いることなく、広い周波数範囲において効果的にコモンモードノイズを抑制することができる。また、本実施の形態によれば、ノイズ抑制回路の小型化が可能になる。   The characteristics of the noise suppression circuit according to the present embodiment are the same as those of the noise suppression circuit according to the first embodiment except for the difference between the normal mode and the common mode. Therefore, according to the noise suppression circuit according to the present embodiment, the common mode choke coil is simply configured by adding two series circuits composed of an inductor and a capacitor, and without using a coil having a large inductance. Common mode noise can be effectively suppressed in a wide frequency range. Further, according to the present embodiment, it is possible to reduce the size of the noise suppression circuit.

なお、各実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用することができる。   Note that the noise suppression circuit according to each embodiment includes means for reducing ripple voltage and noise generated by the power conversion circuit, noise on the power line in power line communication, and communication signals on the indoor power line are connected to the outdoor power line. It can be used as a means for preventing leakage.

なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明のノイズ抑制回路は、第1または第2の実施の形態に係るノーマルモードノイズ抑制用の回路と第3の実施の形態に係るコモンモードノイズ抑制用の回路とを備えていてもよい。   In addition, this invention is not limited to said each embodiment, A various change is possible. For example, the noise suppression circuit of the present invention may include the normal mode noise suppression circuit according to the first or second embodiment and the common mode noise suppression circuit according to the third embodiment. Good.

本発明の第1の実施の形態に係るノイズ抑制回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路の作用について説明するための回路図である。It is a circuit diagram for demonstrating the effect | action of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路の特性の一例を示す特性図である。It is a characteristic view which shows an example of the characteristic of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係るノイズ抑制回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係るノイズ抑制回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the noise suppression circuit which concerns on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

3,4…導電線、11…巻線、11a…第1の部分、11b…第2の部分、13…インダクタ、14…キャパシタ、15…直列回路。
3, 4 ... conductive wire, 11 ... winding, 11a ... first part, 11b ... second part, 13 ... inductor, 14 ... capacitor, 15 ... series circuit.

Claims (7)

第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に挿入された巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が前記巻線の途中に接続され、他端が前記第2の導電線に接続された直列回路と
を備えたことを特徴とするノイズ抑制回路。
A circuit that suppresses normal mode noise that is transmitted by first and second conductive lines and causes a potential difference between the conductive lines,
A winding inserted into the first conductive wire;
A noise suppression circuit comprising: a series circuit including an inductor and a capacitor connected in series, one end connected in the middle of the winding, and the other end connected to the second conductive wire.
前記直列回路の一端は前記巻線の中点に接続されていることを特徴とする請求項1記載のノイズ抑制回路。   The noise suppression circuit according to claim 1, wherein one end of the series circuit is connected to a midpoint of the winding. 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に挿入された第1の巻線と、
前記第2の導電線に挿入された第2の巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が前記第1の巻線の途中に接続され、他端が前記第2の巻線の途中に接続された直列回路と
を備えたことを特徴とするノイズ抑制回路。
A circuit that suppresses normal mode noise that is transmitted by first and second conductive lines and causes a potential difference between the conductive lines,
A first winding inserted into the first conductive line;
A second winding inserted into the second conductive line;
A series circuit including an inductor and a capacitor connected in series, one end connected to the middle of the first winding and the other end connected to the middle of the second winding; Noise suppression circuit.
前記直列回路の一端は前記第1の巻線の中点に接続され、前記直列回路の他端は前記第2の巻線の中点に接続されていることを特徴とする請求項3記載のノイズ抑制回路。   The one end of the series circuit is connected to the midpoint of the first winding, and the other end of the series circuit is connected to the midpoint of the second winding. Noise suppression circuit. 第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路であって、
前記第1の導電線に挿入された第1の巻線と、
前記第2の導電線に挿入され、前記第1の巻線と協働してコモンモードノイズを抑制するように前記第1の巻線に結合された第2の巻線と、
直列に接続されたインダクタとキャパシタよりなり、一端が前記第1の巻線の途中に接続され、他端が接地された第1の直列回路と、
直列に接続されたインダクタとキャパシタよりなり、一端が前記第2の巻線の途中に接続され、他端が接地された第2の直列回路と
を備えたことを特徴とするノイズ抑制回路。
A circuit for suppressing common mode noise propagating in the same phase through the first and second conductive lines,
A first winding inserted into the first conductive line;
A second winding inserted into the second conductive line and coupled to the first winding to suppress common mode noise in cooperation with the first winding;
A first series circuit comprising an inductor and a capacitor connected in series, one end connected to the middle of the first winding and the other end grounded;
A noise suppression circuit comprising: a second series circuit including an inductor and a capacitor connected in series, one end connected in the middle of the second winding and the other end grounded.
前記第1の直列回路の一端は前記第1の巻線の中点に接続され、前記第2の直列回路の一端は前記第2の巻線の中点に接続されていることを特徴とする請求項5記載のノイズ抑制回路。   One end of the first series circuit is connected to the midpoint of the first winding, and one end of the second series circuit is connected to the midpoint of the second winding. The noise suppression circuit according to claim 5. 前記第1の直列回路のインダクタとキャパシタのうち、キャパシタの方が前記第1の巻線に近い位置に配置され、前記第2の直列回路のインダクタとキャパシタのうち、キャパシタの方が前記第2の巻線に近い位置に配置され、前記第1の直列回路のインダクタと前記第2の直列回路のインダクタは共通になっていることを特徴とする請求項5または6記載のノイズ抑制回路。
Of the inductor and capacitor of the first series circuit, the capacitor is disposed closer to the first winding, and of the inductor and capacitor of the second series circuit, the capacitor is the second. 7. The noise suppression circuit according to claim 5, wherein the inductor of the first series circuit is common to the inductor of the second series circuit.
JP2003346550A 2003-10-06 2003-10-06 Noise suppressing circuit Withdrawn JP2005117218A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003346550A JP2005117218A (en) 2003-10-06 2003-10-06 Noise suppressing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003346550A JP2005117218A (en) 2003-10-06 2003-10-06 Noise suppressing circuit

Publications (1)

Publication Number Publication Date
JP2005117218A true JP2005117218A (en) 2005-04-28

Family

ID=34539439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003346550A Withdrawn JP2005117218A (en) 2003-10-06 2003-10-06 Noise suppressing circuit

Country Status (1)

Country Link
JP (1) JP2005117218A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5739068B2 (en) * 2013-02-06 2015-06-24 三菱電機株式会社 Filter device and electric vehicle drive control device
JP2015146603A (en) * 2015-03-11 2015-08-13 三菱電機株式会社 Filter device and electric vehicle drive controller
JP2016119662A (en) * 2014-12-19 2016-06-30 株式会社日立製作所 Common-mode noise filter
CN117240220A (en) * 2023-11-13 2023-12-15 成都明夷电子科技有限公司 Radio frequency voltage controlled oscillator and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5739068B2 (en) * 2013-02-06 2015-06-24 三菱電機株式会社 Filter device and electric vehicle drive control device
CN104969466A (en) * 2013-02-06 2015-10-07 三菱电机株式会社 Filter device and electric rolling stock drive controller
US9806691B2 (en) 2013-02-06 2017-10-31 Mitsubishi Electric Corporation Filter device and electric-vehicle drive controller
JP2016119662A (en) * 2014-12-19 2016-06-30 株式会社日立製作所 Common-mode noise filter
JP2015146603A (en) * 2015-03-11 2015-08-13 三菱電機株式会社 Filter device and electric vehicle drive controller
CN117240220A (en) * 2023-11-13 2023-12-15 成都明夷电子科技有限公司 Radio frequency voltage controlled oscillator and electronic equipment

Similar Documents

Publication Publication Date Title
JP4483863B2 (en) Noise suppression circuit
US7423520B2 (en) Noise suppressing circuit
US7199692B2 (en) Noise suppressor
KR100673347B1 (en) Noise canceling circuit
US7256662B2 (en) Common mode signal suppressing circuit and normal mode signal suppressing circuit
US20070252664A1 (en) Noise Suppression Circuit
JP4400557B2 (en) Noise suppression circuit
JP4424476B2 (en) Noise suppression circuit
JP2019198033A (en) Noise filter
JP4290669B2 (en) Noise suppression circuit
JP2004297551A (en) Noise filter device and switching power supply
JP2004080436A (en) Common-mode signal suppressing circuit
JP2005117218A (en) Noise suppressing circuit
KR100749799B1 (en) Noise suppressing circuit
JP2006186620A (en) Line filter
JP4275034B2 (en) Noise suppression circuit
JP2004349734A (en) Normal mode noise suppressing circuit
JP3156440B2 (en) Switching power supply
JP4290644B2 (en) Filter circuit
JP3860531B2 (en) Noise suppression circuit
JP2004080437A (en) Normal-mode signal suppressing circuit
WO2009109067A1 (en) Emi filter and switch power supply

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109