JP2005020932A - Power conversion circuit - Google Patents
Power conversion circuit Download PDFInfo
- Publication number
- JP2005020932A JP2005020932A JP2003184465A JP2003184465A JP2005020932A JP 2005020932 A JP2005020932 A JP 2005020932A JP 2003184465 A JP2003184465 A JP 2003184465A JP 2003184465 A JP2003184465 A JP 2003184465A JP 2005020932 A JP2005020932 A JP 2005020932A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- negative
- positive
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電力変換回路に係り、特に、複数のスイッチング素子を用いて直流電力を交流電力にあるいは交流電力を直流電力に変換するに好適な電力変換回路に関する。
【0002】
【従来の技術】
近年、PWMインバータ・コンバータ装置などの電力変換回路は、省エネルギー、装置の小型化、高性能化を目的として、MOSFETやIGBTなどの半導体素子を用い、スイッチング動作を高速化する方向にある。しかし、このスイッチング動作の高速化に伴い、電力変換回路から発生する輻射ノイズが増加することが知られている。
【0003】
具体的には、例えば、IGBTを用いたインバータ回路においては、IGBTがオンからオフに移行するときに発生するサージ電圧を吸収するために、直流電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続された各相のIGBTのコレクタとエミッタ間には、互いに直列に接続されたスナバコンデンサとスナバダイオードが接続されており、スナバダイオードには、互いに直列に接続されたスナバダイオード用コンデンサと抵抗が並列に接続されている。このスナバコンデンサとスナバダイオードはIGBTがオンからオフに移行するときに発生するサージ電圧を吸収することができるようになっており、スナバダイオード用コンデンサと抵抗は、スナバダイオードがオフする際に、スナバダイオードにリカバリ電流が流れるときのリカバリエネルギーを吸収するようになっている。さらに、スナバダイオード用コンデンサに蓄えられたエネルギーを、スナバダイオードとスナバコンデンサとの接続点と直流電源(平滑コンデンサ)のプラス端子又はマイナス端子に接続された放電抵抗を介して電源に放電する構成が採用されている。
【0004】
スナバダイオード用コンデンサに蓄えられたエネルギーが放電抵抗によって放電されるときに、スナバダイオード用コンデンサと配線インダクタンスとによって共振し、その共振周波数は概ね数MHzから数10MHzであり、スナバダイオード用コンデンサに蓄積されたエネルギーが放電される際に流れる高周波電流が輻射ノイズの要因となっている。
【0005】
そこで、スナバ回路内の共振により発生する高周波電流を抑制するために、正側IGBTのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに負側IGBTのエミッタとスナバコンデンサとの間にインダクタを挿入し、回路の共振による高周波電流を抑制するようにしたもの提案されている(特許文献1参照)。
【0006】
【特許文献1】
【0007】
特開平11−8968号公報(第2頁から第3頁、図1)
【発明が解決しようとする課題】
上記従来技術においては、正側IGBTのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに、負側IGBTのエミッタとスナバコンデンサとの間にインダクタを挿入しているため、各インダクタのインダクタンス成分によって、回路の共振による高周波電流を抑制することはできる。しかし、各IGBTのスイッチング動作時に発生するサージ電圧が、インダクタの挿入に伴って増加し、サージ電圧によってはIGBTに悪影響を与える恐れがある。
【0008】
本発明の課題は、スナバダイオードとスナバコンデンサを含むスナバ回路のインダクタンスを大きくすることなく、回路の共振に伴って発生する輻射ノイズを抑制することにある。
【0009】
【課題を解決するための手段】
前記課題を解決するために、本発明は、正側スイッチング素子と負側スイッチング素子と並列にスナバコンデンサとスナバダイオードを含むスナバ回路を接続し、スナバダイオードにはスナバダイオードのリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子を並列に接続し、スナバコンデンサと補助サージ電圧吸収素子との接続点に各スナバコンデンサに蓄積され電荷を、電源を放電回路の一要素として放電する放電抵抗を接続し、各正側のスイッチング素子の第1の電極(コレクタ)を正側の第1のコイルを介して正側のスナバコンデンサに接続し、各正側のスイッチング素子の第2の電極(エミッタ)を正側の第2のコイルを介して正側のスナバダイオードに接続し、各負側のスイッチング素子の第2の電極(エミッタ)を負側の第1のコイルを介して負側のスナバコンデンサに接続し、各負側のスイッチング素子の第1の電極(コレクタ)を負側の第2のコイルを介して負側のスナバダイオードに接続し、各第1のコイルと各第2のコイルに互いに逆方向の電流が流れるときに、各第1のコイルと各第2のコイルにおいてインダクタンスを相殺するようにしたものである。この場合、第1のコイルと第2のコイルを一対としてコモンモードチョークで構成することができる。
【0010】
また、前記各正側のスイッチング素子の第1の電極と正側の各スナバコンデンサとを結ぶ正側の第1の配線(導体板)と、前記各正側のスイッチング素子の第2の電極と正側の各スナバダイオードとを結ぶ正側の第2の配線(導体板)とを積層化し、前記各負側のスイッチング素子の第2の電極と負側の各スナバコンデンサとを結ぶ負側の第1の配線(導体板)と、前記各負側のスイッチング素子の第1の電極と負側の各スナバダイオードとを結ぶ負側の第2の配線(導体板)とを積層化してなる構成を採用することで、各スイッチング素子と各スナバ回路とを結ぶ回路の配線インダクタンスを小さくすることができる。
【0011】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図1は本発明の一実施形態を示す三相用電力変換回路の一相分の回路構成図である。図1において、インバータ装置を構成する電力変換回路はスイッチング信号に応答してスイッチング動作するスイッチング素子(半導体素子)としてのIGBT2.3を備えており、各IGBT2.3は互いに直列に接続されている。正側のIGBT2は、第1の電極としてのコレクタが、直流電源としての平滑コンデンサ1のプラス(プラス端子)側に接続され、第2の電極としてのエミッタがIGBT3のコレクタに接続されているとともに電動機14に接続されている。IGBT2のコレクタとエミッタにはフリーホイールダイオード2aが逆並列接続されているとともに、コモンモードチョーク15が接続されている。
【0012】
コモンモードチョーク15は、第1のコイル15aと第2のコイル15bを備え、各コイル15a、15bは、その巻初めを同一とするとともに巻方向を同一として構成されており、第1のコイル15aの一端側がIGBT2のエミッタに接続され、他端側がスナバコンデンサ4に接続されている。第2のコイル15bはその一端側がIGBT2のエミッタに接続され、その他端側がスナバダイオード5のカソード側に接続されている。スナバコンデンサ4とスナバダイオード5は、スナバ回路を構成する回路素子として互いに直列に接続されている。スナバダイオード5の両端には、スナバダイオード5のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ8と抵抗9が互いに直列に接続された状態で接続されている。さらにスナバダイオード5とスナバコンデンサ4との接続点には放電抵抗12が接続されており、放電抵抗12の一端側は、直流電源を放電回路の要素とするために、平滑コンデンサ1のマイナス(マイナス端子)側に接続されている。
【0013】
一方、負側のスイッチング素子としてのIGBT3は、第1の電極としてのコレクタと第2の電極としてのエミッタにフリーホイールダイオード3aが逆並列接続されているとともに、コモンモードチョーク16が接続されている。コモンモードチョーク16はコモンモードチョーク15と同一の仕様で構成されており、第1のコイル16aの一端側がIGBT3のエミッタに接続され、他端側がスナバコンデンサ6に接続されている。第2のコイル16bはIGBT3のコレクタに接続され、他端側がスナバダイオード7のアノード側に接続されている。スナバコンデンサ6とスナバダイオード7はスナバ回路を構成する回路素子として互いに直列に接続されており、スナバダイオード7の両端には、スナバダイオード7のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ10と抵抗11とが互いに直列に接続された状態で並列に接続されている。またスナバコンデンサ6とスナバダイオード7との接続点には放電抵抗13が接続されており、放電抵抗13の他端側は、直流電源を放電回路の一要素として放電するために、平滑コンデンサ1のプラス(プラス端子)に接続されている。
【0014】
上記構成において、例えば、IGBT2のベースにスイッチング信号が入力されてオンすると、平滑コンデンサ1からの電流はIGBT2のコレクタ、エミッタを介して電動機14に流れる。このあとIGBT2がオフになると、IGBT2の電流変化率di/dtと回路の配線インダクタンスLとにより、IGBT2のコレクタ側には、次の(1)式に示すように、平滑コンデンサ1の電圧を超えたサージ電圧dVが発生する。
【0015】
【数1】
このとき発生するサージ電圧によるエネルギーは、IGBT2のコレクタ、第1のコイル15a、スナバコンデンサ4、スナバダイオード5、第2のコイル15b、電動機14を介して流れ、スナバコンデンサ4によって吸収される。スナバコンデンサ4に吸収されたサージエネルギーがなくなると、スナバコンデンサ4に蓄えられたエネルギーは第1のコイル15a、平滑コンデンサ1、放電抵抗12を介して放電される。
【0016】
さらに、スナバコンデンサ4に蓄積されたエネルギーが放電される際には、スナバダイオード5にはIGBT2がオフした直後に流れる電流とは逆方向のリカバリ電流が流れ、スナバダイオード5がオフしたときに発生するリカバリ電圧がスナバダイオード用コンデンサ8と抵抗9によって吸収される。
【0017】
次に、コンデンサ8に蓄えられたエネルギーは、抵抗9、第2のコイル15b、IGBT3、放電抵抗12を介して放電される。このとき第1のコイル15aに流れる電流がないと仮定すると、コモンモードチョーク15の第2のコイル15bの両端にかかる電圧V2は、次の(2)式で表される。
【0018】
【数2】
(2)式において、電流I1=0なので、電圧V2に影響するインダクタンス成分は、コモンモードチョーク15の第2のコイル15bが有するインダクタンスL2のみとなる。この結果、スナバダイオード用コンデンサ8、IGBT3、放電抵抗12の経路に、第2のコイル15bによるインダクタンスL2を挿入したことになるため、このインダクタンスL2により高周波電流を抑制することができる。
【0019】
次に、コモンモードチョーク15を挿入することによるスナバコンデンサ4、スナバダイオード5の直列回路に流れる電流に対する影響を考察する。図1における電圧V2は(2)式であり、V1は次の(3)式で表される。
【0020】
【数3】
ここで、第1のコイル15aのインダクタンスL1と第2のコイル15bのインダクタンスL2が同一とすると、L1=L2=M(Mはコモンモードチョーク15の相互インダクタンスを示す。)となる。また、電流I1と電流I2は大きさが等しく、向きが逆方向になるので、I1=−I2となる。この関係を(2)式および(3)式に代入すると、(2)式、(3)式におけるインダクタンス成分は0になる。
【0021】
よって、スナバコンデンサ4からスナバダイオード5に流れる電流に関して、コモンモードチョーク15を追加することによってインダクタンス成分が増加することはないので、インダクタンス成分の増加に伴うサージ電圧の増加よってIGBT2、3が破壊するのを防止することができる。
【0022】
このように、本実施形態によれば、IGBT2からスナバ回路への経路にコモンモードチョーク15を挿入することにより、スナバコンデンサ4とスナバダイオード5からなるスナバ回路(直列回路)のインダクタンスを大きくすることなく、IGBT2とコンデンサ8との間にインダクタンスL2を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【0023】
なお、前記実施形態においては、IGBT2について述べたが、IGBT3についても同様に、IGBT3とスナバ回路との間にコモンモードチョーク16を挿入することにより、スナバダイオード7とスナバコンデンサ6によるスナバ回路(直列回路)のインダクタンスを大きくすることなく、IGBT3とコンデンサ10との間にインダクタンスL2を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【0024】
次に、本発明の他の実施形態を図2にしたがって説明する。本実施形態はIGBT2、3と各スナバ回路間の配線を積層化したものである。例えば、IGBT2と、スナバコンデンサ4とスナバダイオード5を含むスナバ回路とを接続するに際して、例えば、銅を用いてほぼ矩形形状に形成された導体板18a、18bを配線として積層化し、導体板18aの一端側をIGBT2のコレクタに接続し、導体板18aの他端側をスナバコンデンサ4に接続し、導体板18bの一端側をIGBT2のエミッタに接続し、導体板18bの他端側をスナバダイオード5のカソード側に接続し、スナバ回路を構成する回路素子などをスナバモジュール17内に収納する。なお、IGBT3の場合も同様に、導体板18a、18bを用いて、IGBT3とスナバ回路とを導体板18a、18bを介して接続することができる。
【0025】
IGBT2とスナバ回路とを導体板18a、18bを用いて接続すると、導体板18a、18bが互いに近接して積層化されているので、IGBT2とスナバ回路間の回路インダクタンスLが相殺され、IGBT2、スナバコンデンサ4、スナバダイオード5の経路に係わるインダクタンスLが低減される。このインダクタンスLの低減により、(1)式に示したサージ電圧の低減が可能になり、スナバダイオード用コンデンサ8に印加されるエネルギーも低減されるため、エネルギー放電の際に発生する高周波電流を低減することも可能になる。
【0026】
また、IGBT2.3とスナバ回路とを導体板18a、18bを用いて接続するに際しては、導体板18a、18bの途中にコモンモードチョーク15、16を挿入することで、サージ電圧および高周波電流をさらに低減することが可能になる。
【0027】
【発明の効果】
以上説明したように、本発明によれば、スナバコンデンサとスナバダイオードを含むスナバ回路のインダクタンスを大きくすることなく、補助サージ電圧吸収素子を含む回路内で発生する高周波ノイズを抑制することができ、ノイズ環境が大幅に改善され、ノイズによる内部および外部機器の誤動作を減少させることが可能になり、電力変換回路を用いた装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す回路構成図である。
【図2】本発明の他の実施形態を示す斜視図である。
【符号の説明】
1 平滑コンデンサ
2、3 IGBT
4、6 スナバコンデンサ
5、7 スナバダイオード
8、10 スナバダイオード用コンデンサ
9、11 スナバダイオード用抵抗
12、13 スナバコンデンサ放電抵抗
14 電動機
15、16 コモンモードチョーク
15a、16a 第1のコイル
15b、16b 第2のコイル
17 スナバモジュール
18a、18b 導体板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power conversion circuit, and more particularly to a power conversion circuit suitable for converting DC power into AC power or AC power into DC power using a plurality of switching elements.
[0002]
[Prior art]
2. Description of the Related Art In recent years, power conversion circuits such as PWM inverter / converter devices have been in the direction of speeding up switching operations using semiconductor elements such as MOSFETs and IGBTs for the purpose of energy saving, device miniaturization, and high performance. However, it is known that the radiation noise generated from the power conversion circuit increases as the switching operation speeds up.
[0003]
Specifically, for example, in an inverter circuit using an IGBT, in order to absorb a surge voltage generated when the IGBT shifts from on to off, the inverter circuit is divided into a positive side and a negative side with reference to the DC power supply. A snubber capacitor and a snubber diode connected in series with each other are connected between the collector and emitter of each phase IGBT that is arranged and connected in series with each other, and the snubber diode is connected in series with each other. A snubber diode capacitor and a resistor are connected in parallel. The snubber capacitor and the snubber diode can absorb a surge voltage generated when the IGBT shifts from on to off. The snubber diode capacitor and the resistor are connected to the snubber diode when the snubber diode is turned off. The recovery energy is absorbed when the recovery current flows through the diode. Furthermore, the energy stored in the capacitor for the snubber diode is discharged to the power source through the discharge resistor connected to the connection point between the snubber diode and the snubber capacitor and the positive terminal or the negative terminal of the DC power source (smoothing capacitor). It has been adopted.
[0004]
When the energy stored in the snubber diode capacitor is discharged by the discharge resistor, it resonates with the snubber diode capacitor and the wiring inductance, and the resonance frequency is approximately several MHz to several tens of MHz, and is stored in the snubber diode capacitor. The high-frequency current that flows when the generated energy is discharged is a cause of radiation noise.
[0005]
Therefore, in order to suppress high-frequency current generated by resonance in the snubber circuit, an inductor is inserted between the collector of the positive IGBT and the snubber capacitor and an inductor is inserted between the emitter of the negative IGBT and the snubber capacitor. However, there has been proposed one that suppresses high-frequency current due to circuit resonance (see Patent Document 1).
[0006]
[Patent Document 1]
[0007]
Japanese Patent Laid-Open No. 11-8968 (pages 2 to 3, FIG. 1)
[Problems to be solved by the invention]
In the above prior art, an inductor is inserted between the collector of the positive IGBT and the snubber capacitor, and an inductor is inserted between the emitter of the negative IGBT and the snubber capacitor. High frequency current due to circuit resonance can be suppressed. However, the surge voltage generated during the switching operation of each IGBT increases as the inductor is inserted, and there is a possibility that the IGBT may be adversely affected depending on the surge voltage.
[0008]
An object of the present invention is to suppress radiation noise generated due to circuit resonance without increasing the inductance of a snubber circuit including a snubber diode and a snubber capacitor.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention connects a snubber circuit including a snubber capacitor and a snubber diode in parallel with a positive side switching element and a negative side switching element, and the snubber diode has a surge voltage generated at the time of recovery of the snubber diode. Auxiliary surge voltage absorption elements that absorb the noise are connected in parallel, and the charge accumulated in each snubber capacitor is connected to the connection point between the snubber capacitor and the auxiliary surge voltage absorption element, and a discharge resistor that discharges the power supply as an element of the discharge circuit is connected Then, the first electrode (collector) of each positive-side switching element is connected to the positive-side snubber capacitor via the positive-side first coil, and the second electrode (emitter) of each positive-side switching element. Is connected to the positive snubber diode via the positive second coil, and the second electrode (emitter) of each negative switching element is connected. Are connected to the negative snubber capacitor via the negative first coil, and the first electrode (collector) of each negative switching element is connected to the negative snubber diode via the negative second coil. Are connected to each other, and when currents flowing in opposite directions flow through the first coils and the second coils, the inductances of the first coils and the second coils are canceled out. In this case, the first coil and the second coil can be configured as a pair with a common mode choke.
[0010]
A positive first wiring (conductor plate) connecting the first electrode of each positive switching element and each positive snubber capacitor; and a second electrode of each positive switching element; The second wiring (conductor plate) on the positive side that connects each positive snubber diode is laminated, and the negative electrode that connects the second electrode of each negative switching element and each negative snubber capacitor. A configuration in which a first wiring (conductor plate) and a negative second wiring (conductor plate) connecting the first electrode of each negative switching element and each negative snubber diode are stacked. By adopting, the wiring inductance of the circuit connecting each switching element and each snubber circuit can be reduced.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit configuration diagram for one phase of a three-phase power conversion circuit showing an embodiment of the present invention. In FIG. 1, the power conversion circuit constituting the inverter device includes IGBT 2.3 as a switching element (semiconductor element) that performs a switching operation in response to a switching signal, and each IGBT 2.3 is connected in series with each other. . The positive-side IGBT 2 has a collector as the first electrode connected to the plus (plus terminal) side of the smoothing capacitor 1 as a DC power supply, and an emitter as the second electrode connected to the collector of the IGBT 3. It is connected to the electric motor 14. A free wheel diode 2a is connected in reverse parallel to the collector and emitter of the IGBT 2, and a
[0012]
The
[0013]
On the other hand, in the IGBT 3 as a negative side switching element, a free wheel diode 3a is connected in reverse parallel to a collector as a first electrode and an emitter as a second electrode, and a
[0014]
In the above configuration, for example, when a switching signal is input to the base of the IGBT 2 and turned on, the current from the smoothing capacitor 1 flows to the motor 14 via the collector and emitter of the IGBT 2. After that, when the IGBT 2 is turned off, the voltage of the smoothing capacitor 1 is exceeded on the collector side of the IGBT 2 by the current change rate di / dt of the IGBT 2 and the wiring inductance L of the circuit as shown in the following equation (1). A surge voltage dV is generated.
[0015]
[Expression 1]
The energy generated by the surge voltage generated at this time flows through the collector of the IGBT 2, the first coil 15 a, the snubber capacitor 4, the snubber diode 5, the second coil 15 b, and the electric motor 14, and is absorbed by the snubber capacitor 4. When the surge energy absorbed by the snubber capacitor 4 disappears, the energy stored in the snubber capacitor 4 is discharged through the first coil 15a, the smoothing capacitor 1, and the
[0016]
Further, when the energy stored in the snubber capacitor 4 is discharged, a recovery current in the direction opposite to the current that flows immediately after the IGBT 2 is turned off flows in the snubber diode 5 and occurs when the snubber diode 5 is turned off. The recovery voltage to be absorbed is absorbed by the
[0017]
Next, the energy stored in the
[0018]
[Expression 2]
In the equation (2), since the current I1 = 0, the inductance component affecting the voltage V2 is only the inductance L2 included in the second coil 15b of the
[0019]
Next, the influence of the insertion of the
[0020]
[Equation 3]
Here, if the inductance L1 of the first coil 15a and the inductance L2 of the second coil 15b are the same, L1 = L2 = M (M represents the mutual inductance of the common mode choke 15). Further, since the currents I1 and I2 are equal in magnitude and opposite in direction, I1 = −I2. By substituting this relationship into equations (2) and (3), the inductance component in equations (2) and (3) becomes zero.
[0021]
Therefore, with respect to the current flowing from the snubber capacitor 4 to the snubber diode 5, the inductance component does not increase by adding the
[0022]
Thus, according to the present embodiment, the inductance of the snubber circuit (series circuit) composed of the snubber capacitor 4 and the snubber diode 5 is increased by inserting the
[0023]
In the above-described embodiment, the IGBT 2 has been described. Similarly, for the IGBT 3, a snubber circuit (in series) including the snubber diode 7 and the snubber capacitor 6 is inserted by inserting the
[0024]
Next, another embodiment of the present invention will be described with reference to FIG. In the present embodiment, the wiring between the IGBTs 2 and 3 and each snubber circuit is laminated. For example, when connecting the IGBT 2 and the snubber circuit including the snubber capacitor 4 and the snubber diode 5, for example, the conductor plates 18a and 18b formed in a substantially rectangular shape using copper are laminated as wirings, and the conductor plate 18a One end side is connected to the collector of the IGBT 2, the other end side of the conductor plate 18 a is connected to the snubber capacitor 4, one end side of the conductor plate 18 b is connected to the emitter of the IGBT 2, and the other end side of the conductor plate 18 b is connected to the snubber diode 5. The circuit elements constituting the snubber circuit are accommodated in the
[0025]
When the IGBT 2 and the snubber circuit are connected using the conductor plates 18a and 18b, the conductor plates 18a and 18b are stacked close to each other, so that the circuit inductance L between the IGBT 2 and the snubber circuit is canceled out, and the IGBT 2 and the snubber circuit are offset. The inductance L related to the path of the capacitor 4 and the snubber diode 5 is reduced. By reducing the inductance L, the surge voltage shown in the equation (1) can be reduced, and the energy applied to the
[0026]
Further, when connecting the IGBT 2.3 and the snubber circuit using the conductor plates 18a and 18b, the surge voltage and the high-frequency current can be further increased by inserting the common mode chokes 15 and 16 in the middle of the conductor plates 18a and 18b. It becomes possible to reduce.
[0027]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress high-frequency noise generated in the circuit including the auxiliary surge voltage absorbing element without increasing the inductance of the snubber circuit including the snubber capacitor and the snubber diode, The noise environment is greatly improved, the malfunction of internal and external devices due to noise can be reduced, and the reliability of the device using the power conversion circuit can be improved.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a perspective view showing another embodiment of the present invention.
[Explanation of symbols]
1 Smoothing capacitor 2, 3 IGBT
4, 6 Snubber capacitor 5, 7
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184465A JP4129817B2 (en) | 2003-06-27 | 2003-06-27 | Power conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184465A JP4129817B2 (en) | 2003-06-27 | 2003-06-27 | Power conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005020932A true JP2005020932A (en) | 2005-01-20 |
JP4129817B2 JP4129817B2 (en) | 2008-08-06 |
Family
ID=34184229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003184465A Expired - Fee Related JP4129817B2 (en) | 2003-06-27 | 2003-06-27 | Power conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4129817B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710466B1 (en) | 2006-06-09 | 2007-04-24 | (주)디라직 | Snubber driving circuit using the high power filed effect transistor |
JP2007325377A (en) * | 2006-05-31 | 2007-12-13 | Nippon Reliance Kk | Power conversion device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875490U (en) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | GTO protection circuit |
JPH03107328A (en) * | 1989-09-20 | 1991-05-07 | Fuji Electric Co Ltd | Snubber circuit for power converter |
JPH03261364A (en) * | 1990-03-09 | 1991-11-21 | Toshiba Corp | High-speed semiconductor switch |
JPH10136637A (en) * | 1996-10-29 | 1998-05-22 | Fuji Electric Co Ltd | Snubber circuit of semiconductor switching device |
JP2000102241A (en) * | 1998-07-21 | 2000-04-07 | Hitachi Ltd | Power-converting device |
-
2003
- 2003-06-27 JP JP2003184465A patent/JP4129817B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875490U (en) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | GTO protection circuit |
JPH03107328A (en) * | 1989-09-20 | 1991-05-07 | Fuji Electric Co Ltd | Snubber circuit for power converter |
JPH03261364A (en) * | 1990-03-09 | 1991-11-21 | Toshiba Corp | High-speed semiconductor switch |
JPH10136637A (en) * | 1996-10-29 | 1998-05-22 | Fuji Electric Co Ltd | Snubber circuit of semiconductor switching device |
JP2000102241A (en) * | 1998-07-21 | 2000-04-07 | Hitachi Ltd | Power-converting device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007325377A (en) * | 2006-05-31 | 2007-12-13 | Nippon Reliance Kk | Power conversion device |
KR100710466B1 (en) | 2006-06-09 | 2007-04-24 | (주)디라직 | Snubber driving circuit using the high power filed effect transistor |
Also Published As
Publication number | Publication date |
---|---|
JP4129817B2 (en) | 2008-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
US10224808B2 (en) | Electric power conversion device with snubber circuit | |
JP3598933B2 (en) | Power converter | |
WO2013132528A1 (en) | Power conversion device | |
JP2016144340A (en) | Snubber circuit | |
US9496790B2 (en) | Power conversion device | |
Lai et al. | Development of a 10 kW high power density three-phase ac-dc-ac converter using SiC devices | |
JP4765018B2 (en) | Power converter | |
JP5241421B2 (en) | Power converter | |
JP2957407B2 (en) | Three-level inverter device | |
JP4129817B2 (en) | Power conversion circuit | |
JP2006087284A (en) | Dc/dc converter | |
US20130182471A1 (en) | Overvoltage protection circuit for at least one branch of a half-bridge, inverter, dc/dc voltage converter and circuit arrangement for operating an electrical machine | |
JP3728575B2 (en) | Switching power supply with low loss snubber circuit | |
JPH10285915A (en) | Snubber energy regenerating circuit | |
US11374485B2 (en) | Filter unit and frequency inverter | |
JP3646421B2 (en) | Snubber circuit for power converter | |
JP3124921B2 (en) | DC-DC converter | |
JP2003033044A (en) | Snubber circuit | |
JP4487682B2 (en) | Capacitor and installation method | |
JP4156258B2 (en) | Resonant type inverter | |
JP4806324B2 (en) | DC-DC converter | |
JP2002051564A (en) | Snubber circuit | |
JP3170368B2 (en) | Inverter device | |
JPH0731158A (en) | Snubber energy recovery circuit for power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |