JP2002325459A - パルス幅変調信号生成装置 - Google Patents
パルス幅変調信号生成装置Info
- Publication number
- JP2002325459A JP2002325459A JP2001123683A JP2001123683A JP2002325459A JP 2002325459 A JP2002325459 A JP 2002325459A JP 2001123683 A JP2001123683 A JP 2001123683A JP 2001123683 A JP2001123683 A JP 2001123683A JP 2002325459 A JP2002325459 A JP 2002325459A
- Authority
- JP
- Japan
- Prior art keywords
- value
- duty
- pulse width
- width modulation
- setting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 パルス幅変調信号生成回路において、レジス
タに設定する値をソフトウェアでチェックしたり、別の
ハードウェアを用いたりすることなしに、パルス幅変調
のデューティの上限値、下限値を設定できるようにす
る。 【解決手段】 パルス幅変調信号生成回路１５と、デュ
ーティの最大値および最小値を設定する設定手段と、デ
ューティ設定値を転送する命令を有したＣＰＵ１２とを
具備する。ＣＰＵ１２からデューティ設定値を転送する
際にその設定値が前記設定手段により設定された最大値
より大きい場合は、その最大値を転送して、パルス幅変
調出力のデューティ幅を前記設定手段により設定された
値以下に制御する。かつ、ＣＰＵ１２からデューティ設
定値を転送する際にその設定値が前記設定手段により設
定された最小値より小さい場合は、その最小値を転送し
て、パルス幅変調出力のデューティ幅を前記設定手段に
より設定された値以上に制御する。
タに設定する値をソフトウェアでチェックしたり、別の
ハードウェアを用いたりすることなしに、パルス幅変調
のデューティの上限値、下限値を設定できるようにす
る。 【解決手段】 パルス幅変調信号生成回路１５と、デュ
ーティの最大値および最小値を設定する設定手段と、デ
ューティ設定値を転送する命令を有したＣＰＵ１２とを
具備する。ＣＰＵ１２からデューティ設定値を転送する
際にその設定値が前記設定手段により設定された最大値
より大きい場合は、その最大値を転送して、パルス幅変
調出力のデューティ幅を前記設定手段により設定された
値以下に制御する。かつ、ＣＰＵ１２からデューティ設
定値を転送する際にその設定値が前記設定手段により設
定された最小値より小さい場合は、その最小値を転送し
て、パルス幅変調出力のデューティ幅を前記設定手段に
より設定された値以上に制御する。
Description
【０００１】
【発明の属する技術分野】本発明はパルス幅変調信号生
成装置に関し、特に、モータ制御やインバータ制御等に
用いるためのパルス幅変調信号を生成可能なマイクロコ
ンピュータなどの半導体装置における、パルス幅変調信
号生成装置に関する。
成装置に関し、特に、モータ制御やインバータ制御等に
用いるためのパルス幅変調信号を生成可能なマイクロコ
ンピュータなどの半導体装置における、パルス幅変調信
号生成装置に関する。
【０００２】
【従来の技術】モータ制御やインバータ制御などを行な
うために、ＰＷＭ（Pulse Width Modulation、パルス幅
変調）信号と呼ばれるパルス信号が用いられる。このＰ
ＷＭ信号を生成するため、従来から、図５のような構成
のマイクロコンピュータ等が用いられることが多い。 ＊従来技術（ＰＷＭ生成方法） 図５において、５１は、ＰＷＭ信号を生成するため１チ
ップマイクロコンピュータのハードウェア部で、ＣＰＵ
５２や、ＰＷＭ信号生成回路５３などを有する。ＣＰＵ
５２は、ソフトウェア部としての命令セット５４を備え
る。命令セット５４には、通常の算術演算命令や論理演
算命令のほかに、データ転送命令５５が含まれる。
うために、ＰＷＭ（Pulse Width Modulation、パルス幅
変調）信号と呼ばれるパルス信号が用いられる。このＰ
ＷＭ信号を生成するため、従来から、図５のような構成
のマイクロコンピュータ等が用いられることが多い。 ＊従来技術（ＰＷＭ生成方法） 図５において、５１は、ＰＷＭ信号を生成するため１チ
ップマイクロコンピュータのハードウェア部で、ＣＰＵ
５２や、ＰＷＭ信号生成回路５３などを有する。ＣＰＵ
５２は、ソフトウェア部としての命令セット５４を備え
る。命令セット５４には、通常の算術演算命令や論理演
算命令のほかに、データ転送命令５５が含まれる。
【０００３】図６は、図５におけるＰＷＭ信号生成回路
５３の詳細構造を示す。ここで５６はカウンタ、５７、
５８はコンパレータ、５９は周期設定レジスタ、６０は
デューティ設定レジスタ、６１はフリップフロップ回路
である。図示は省略するが、ＰＷＭ信号生成回路５３に
は、ＰＷＭ信号のデューティ比を設定するためのコンペ
アレジスタが含まれる。カウンタ５６およびコンペアレ
ジスタは、８ｂｉｔや１６ｂｉｔなどの決まったビット
幅のレジスタから構成される。
５３の詳細構造を示す。ここで５６はカウンタ、５７、
５８はコンパレータ、５９は周期設定レジスタ、６０は
デューティ設定レジスタ、６１はフリップフロップ回路
である。図示は省略するが、ＰＷＭ信号生成回路５３に
は、ＰＷＭ信号のデューティ比を設定するためのコンペ
アレジスタが含まれる。カウンタ５６およびコンペアレ
ジスタは、８ｂｉｔや１６ｂｉｔなどの決まったビット
幅のレジスタから構成される。
【０００４】図６のカウンタ５６は、クロック毎にカウ
ントアップされる。コンパレータ５７はカウンタ値とコ
ンペアレジスタ値とを比較し、図７に示すようにそれぞ
れの値が一致した時に出力信号が反転される。またカウ
ンタ値がオーバーフローしたときには、コンパレータ５
７からのリセット信号６２によって出力信号がリセット
される。これらの操作の連続により、ＰＷＭ信号が生成
される。
ントアップされる。コンパレータ５７はカウンタ値とコ
ンペアレジスタ値とを比較し、図７に示すようにそれぞ
れの値が一致した時に出力信号が反転される。またカウ
ンタ値がオーバーフローしたときには、コンパレータ５
７からのリセット信号６２によって出力信号がリセット
される。これらの操作の連続により、ＰＷＭ信号が生成
される。
【０００５】ＰＷＭ信号を制御に使用する場合、パルス
におけるＨｉレベルとなっている割合（デューティ）を
制御対象の状態等に応じて変化させることで、制御を行
なう。
におけるＨｉレベルとなっている割合（デューティ）を
制御対象の状態等に応じて変化させることで、制御を行
なう。
【０００６】図６の構成の場合は、コンペアレジスタの
値を設定することで、出力されるＰＷＭのデューティが
決定される。マイクロコンピュータにおけるＰＷＭ信号
を生成可能なＰＷＭ信号生成回路５３（図５）として
は、さまざまな構成が知られており、図６の構成は一例
である。しかし、いずれの場合も、ＣＰＵ５２からのデ
ータ転送命令５５によって制御レジスタの値を変更する
点や、カウンタ５６とある設定値とを比較することによ
ってＰＷＭのデューティを変更する点については共通し
ている。 ＊従来技術（ＰＷＭ信号を用いた制御方法） ＰＷＭ信号生成回路５３を用いてモータ制御やインバー
タ制御を行なう際に、ＰＷＭのキャリアやデューティ
は、各制御レジスタの値により決定される。制御レジス
タに値が設定されると、その設定された通りのキャリ
ア、デューティのＰＷＭ信号が生成される。
値を設定することで、出力されるＰＷＭのデューティが
決定される。マイクロコンピュータにおけるＰＷＭ信号
を生成可能なＰＷＭ信号生成回路５３（図５）として
は、さまざまな構成が知られており、図６の構成は一例
である。しかし、いずれの場合も、ＣＰＵ５２からのデ
ータ転送命令５５によって制御レジスタの値を変更する
点や、カウンタ５６とある設定値とを比較することによ
ってＰＷＭのデューティを変更する点については共通し
ている。 ＊従来技術（ＰＷＭ信号を用いた制御方法） ＰＷＭ信号生成回路５３を用いてモータ制御やインバー
タ制御を行なう際に、ＰＷＭのキャリアやデューティ
は、各制御レジスタの値により決定される。制御レジス
タに値が設定されると、その設定された通りのキャリ
ア、デューティのＰＷＭ信号が生成される。
【０００７】制御レジスタへの値の設定は、ＣＰＵ５２
からのデータ転送命令５５によって行われる。ソフトウ
ェアにより設定したい値が計算され、計算された値はデ
ータ転送命令５５によって制御レジスタに転送され、こ
の制御レジスタに設定される。
からのデータ転送命令５５によって行われる。ソフトウ
ェアにより設定したい値が計算され、計算された値はデ
ータ転送命令５５によって制御レジスタに転送され、こ
の制御レジスタに設定される。
【０００８】
【発明が解決しようとする課題】制御する対象には、ハ
ードウェア特性や制御アルゴリズムによって、ＰＷＭの
デューティに制限がある。例えばモータ制御を行なう場
合は、ＰＷＭのデューティが大きすぎると、トランジス
タのＯＮ期間が長くなり、電流が多く流れるため、モー
タ等制御対象のハードウェアの破壊につながるおそれが
ある。逆に、ＰＷＭのデューティが小さすぎると、トラ
ンジスタがＯＮする期間が非常に短くなる。すると、ト
ランジスタが完全にＯＮする前にＯＦＦさせることにな
り、トランジスタの破壊につながるおそれがある。
ードウェア特性や制御アルゴリズムによって、ＰＷＭの
デューティに制限がある。例えばモータ制御を行なう場
合は、ＰＷＭのデューティが大きすぎると、トランジス
タのＯＮ期間が長くなり、電流が多く流れるため、モー
タ等制御対象のハードウェアの破壊につながるおそれが
ある。逆に、ＰＷＭのデューティが小さすぎると、トラ
ンジスタがＯＮする期間が非常に短くなる。すると、ト
ランジスタが完全にＯＮする前にＯＦＦさせることにな
り、トランジスタの破壊につながるおそれがある。
【０００９】このため、制御演算でコンペアレジスタの
ための設定値を求めたあとで、このコンペアレジスタの
設定のためのデューティが、制御対象に求められる下限
を下回っていないこと、および上限を上回っていないこ
とを確認する必要がある。 ＊従来の解決手段１ 上記問題の解決手段として、図８に示すようにソフトウ
ェアで値を制限する方法がある。図８のフローにもとづ
く従来のソフトウェアの処理では、処理ステップＳ８１
で設定値を求めた後に、その値がＰＷＭ信号生成回路が
求める範囲内の値であるかどうかを、処理ステップＳ８
２、Ｓ８３の比較命令にて確認する。そして、もしその
値がＰＷＭ信号生成回路５３が求める範囲外の値の時
は、処理ステップＳ８４、Ｓ８５にて設定値を範囲内の
値に書き換え、その後に、転送命令（ｍｏｖ）でＣＰＵ
からレジスタに転送している。反対に範囲内の値である
場合は、処理ステップＳ８６にてそのままの値で処理を
行っている。
ための設定値を求めたあとで、このコンペアレジスタの
設定のためのデューティが、制御対象に求められる下限
を下回っていないこと、および上限を上回っていないこ
とを確認する必要がある。 ＊従来の解決手段１ 上記問題の解決手段として、図８に示すようにソフトウ
ェアで値を制限する方法がある。図８のフローにもとづ
く従来のソフトウェアの処理では、処理ステップＳ８１
で設定値を求めた後に、その値がＰＷＭ信号生成回路が
求める範囲内の値であるかどうかを、処理ステップＳ８
２、Ｓ８３の比較命令にて確認する。そして、もしその
値がＰＷＭ信号生成回路５３が求める範囲外の値の時
は、処理ステップＳ８４、Ｓ８５にて設定値を範囲内の
値に書き換え、その後に、転送命令（ｍｏｖ）でＣＰＵ
からレジスタに転送している。反対に範囲内の値である
場合は、処理ステップＳ８６にてそのままの値で処理を
行っている。
【００１０】しかしながら、この場合は、デューティを
規定の値に納めるためのソフトウェアの処理時間が必要
となる。モータ制御やインバータ制御にＰＷＭ信号を用
いる際は、ＰＷＭのデューティは、図９に示すようにＰ
ＷＭのキャリア毎に更新される。したがって、ＰＷＭの
キャリア周期内にデューティ設定値を計算しなければな
らず、ソフトウェアの処理時間は可能な限り短くする必
要がある。この対策をソフトウェアで行った場合は、ソ
フトウェアの処理量が多くなる問題点がある。 ＊従来の解決手段２ このような問題を解決する手段として、特開平６−８３
９８５号公報に記載のように、ＰＷＭ信号生成回路部
に、上限値および下限値を設定するレジスタを設ける方
法がある。この方法では、図８に示したようなソフトウ
ェアの処理量を増加させることなく、ＰＷＭのデューテ
ィの制限が可能である。
規定の値に納めるためのソフトウェアの処理時間が必要
となる。モータ制御やインバータ制御にＰＷＭ信号を用
いる際は、ＰＷＭのデューティは、図９に示すようにＰ
ＷＭのキャリア毎に更新される。したがって、ＰＷＭの
キャリア周期内にデューティ設定値を計算しなければな
らず、ソフトウェアの処理時間は可能な限り短くする必
要がある。この対策をソフトウェアで行った場合は、ソ
フトウェアの処理量が多くなる問題点がある。 ＊従来の解決手段２ このような問題を解決する手段として、特開平６−８３
９８５号公報に記載のように、ＰＷＭ信号生成回路部
に、上限値および下限値を設定するレジスタを設ける方
法がある。この方法では、図８に示したようなソフトウ
ェアの処理量を増加させることなく、ＰＷＭのデューテ
ィの制限が可能である。
【００１１】しかし、一般にＰＷＭ出力回路の構成とし
ては多くの異なった回路構成が考えられている。たとえ
ば、図１０（ａ）に示すように、あるハードウエア部５
１Ａの回路におけるＰＷＭ信号生成回路５３Ａにデュー
ティ制限回路６５Ａを新規に設計し追加した場合は、図
１０（ｂ）に示すように異なるハードウエア部５１Ｂの
異なるＰＷＭ信号生成回路５３Ｂにデューティ制御を行
うときには、図１０（ａ）で作成したデューティ制限回
路６５Ａはそのまま使用できない。このため、ＰＷＭ信
号生成回路５３Ｂに専用のデューティ制限回路６５Ｂを
新規に設計する必要がある。
ては多くの異なった回路構成が考えられている。たとえ
ば、図１０（ａ）に示すように、あるハードウエア部５
１Ａの回路におけるＰＷＭ信号生成回路５３Ａにデュー
ティ制限回路６５Ａを新規に設計し追加した場合は、図
１０（ｂ）に示すように異なるハードウエア部５１Ｂの
異なるＰＷＭ信号生成回路５３Ｂにデューティ制御を行
うときには、図１０（ａ）で作成したデューティ制限回
路６５Ａはそのまま使用できない。このため、ＰＷＭ信
号生成回路５３Ｂに専用のデューティ制限回路６５Ｂを
新規に設計する必要がある。
【００１２】したがって、このような手法によってデュ
ーティを制限する場合は、ＰＷＭ出力回路毎に回路を設
計し直さなければならず、設計の工数が多くなる、ま
た、汎用性がないという問題点がある。
ーティを制限する場合は、ＰＷＭ出力回路毎に回路を設
計し直さなければならず、設計の工数が多くなる、ま
た、汎用性がないという問題点がある。
【００１３】そこで本発明は、このような問題点を解決
して、レジスタに設定する値をソフトウェアでチェック
したり、別のハードウェアを用いたりすることなしに、
ＰＷＭのデューティの上限値、下限値を設定できるよう
にすることを目的とする。
して、レジスタに設定する値をソフトウェアでチェック
したり、別のハードウェアを用いたりすることなしに、
ＰＷＭのデューティの上限値、下限値を設定できるよう
にすることを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するた
め、請求項１に記載の本発明のパルス幅変調信号生成装
置は、パルス幅変調信号生成回路と、デューティの最大
値を設定する設定手段と、デューティ設定値を転送する
命令を有したＣＰＵとを具備するとともに、前記ＣＰＵ
からデューティ設定値を転送する際にその設定値が前記
設定手段により設定された最大値より大きい場合は、そ
の最大値を転送して、パルス幅変調出力のデューティ幅
を前記設定手段により設定された値以下に制御するよう
にしたものである。
め、請求項１に記載の本発明のパルス幅変調信号生成装
置は、パルス幅変調信号生成回路と、デューティの最大
値を設定する設定手段と、デューティ設定値を転送する
命令を有したＣＰＵとを具備するとともに、前記ＣＰＵ
からデューティ設定値を転送する際にその設定値が前記
設定手段により設定された最大値より大きい場合は、そ
の最大値を転送して、パルス幅変調出力のデューティ幅
を前記設定手段により設定された値以下に制御するよう
にしたものである。
【００１５】請求項２に記載の本発明のパルス幅変調信
号生成装置は、設定手段が、最大値を設定できる専用の
レジスタを持つようにしたものである。請求項３に記載
の本発明のパルス幅変調信号生成装置は、パルス幅変調
信号生成回路と、デューティの最小値を設定する設定手
段と、デューティ設定値を転送する命令を有したＣＰＵ
とを具備するとともに、前記ＣＰＵからデューティ設定
値を転送する際にその設定値が前記設定手段により設定
された最小値より小さい場合は、その最小値を転送し
て、パルス幅変調出力のデューティ幅を前記設定手段に
より設定された値以上に制御するようにしたものであ
る。
号生成装置は、設定手段が、最大値を設定できる専用の
レジスタを持つようにしたものである。請求項３に記載
の本発明のパルス幅変調信号生成装置は、パルス幅変調
信号生成回路と、デューティの最小値を設定する設定手
段と、デューティ設定値を転送する命令を有したＣＰＵ
とを具備するとともに、前記ＣＰＵからデューティ設定
値を転送する際にその設定値が前記設定手段により設定
された最小値より小さい場合は、その最小値を転送し
て、パルス幅変調出力のデューティ幅を前記設定手段に
より設定された値以上に制御するようにしたものであ
る。
【００１６】請求項４に記載の本発明のパルス幅変調信
号生成装置は、設定手段が、最小値を設定できる専用の
レジスタを持つようにしたものである。請求項５に記載
の本発明のパルス幅変調信号生成装置は、パルス幅変調
信号生成回路と、デューティの最大値および最小値を設
定する設定手段と、デューティ設定値を転送する命令を
有したＣＰＵとを具備するとともに、前記ＣＰＵからデ
ューティ設定値を転送する際にその設定値が前記設定手
段により設定された最大値より大きい場合は、その最大
値を転送して、パルス幅変調出力のデューティ幅を前記
設定手段により設定された値以下に制御し、かつ、前記
ＣＰＵからデューティ設定値を転送する際にその設定値
が前記設定手段により設定された最小値より小さい場合
は、その最小値を転送して、パルス幅変調出力のデュー
ティ幅を前記設定手段により設定された値以上に制御す
るようにしたものである。
号生成装置は、設定手段が、最小値を設定できる専用の
レジスタを持つようにしたものである。請求項５に記載
の本発明のパルス幅変調信号生成装置は、パルス幅変調
信号生成回路と、デューティの最大値および最小値を設
定する設定手段と、デューティ設定値を転送する命令を
有したＣＰＵとを具備するとともに、前記ＣＰＵからデ
ューティ設定値を転送する際にその設定値が前記設定手
段により設定された最大値より大きい場合は、その最大
値を転送して、パルス幅変調出力のデューティ幅を前記
設定手段により設定された値以下に制御し、かつ、前記
ＣＰＵからデューティ設定値を転送する際にその設定値
が前記設定手段により設定された最小値より小さい場合
は、その最小値を転送して、パルス幅変調出力のデュー
ティ幅を前記設定手段により設定された値以上に制御す
るようにしたものである。
【００１７】請求項６に記載の本発明のパルス幅変調信
号生成装置は、設定手段が、最大値および最小値を設定
できる専用のレジスタを持つようにしたものである。
号生成装置は、設定手段が、最大値および最小値を設定
できる専用のレジスタを持つようにしたものである。
【００１８】
【発明の実施の形態】以下、本発明の実地の形態を図１
〜図４に基づいて説明する。図１のマイクロコンピュー
タ１１は、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、ＰＷ
Ｍ信号生成回路１５、シリアル１６、Ａ／Ｄ１７、タイ
マ１８、その他の周辺回路で構成される。ＰＷＭ信号生
成回路１５で生成されるＰＷＭ波形のデューティ比は、
ＣＰＵ１２から転送される値によって決定される。
〜図４に基づいて説明する。図１のマイクロコンピュー
タ１１は、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、ＰＷ
Ｍ信号生成回路１５、シリアル１６、Ａ／Ｄ１７、タイ
マ１８、その他の周辺回路で構成される。ＰＷＭ信号生
成回路１５で生成されるＰＷＭ波形のデューティ比は、
ＣＰＵ１２から転送される値によって決定される。
【００１９】また図１のマイクロコンピュータ１１は、
ＰＷＭ信号生成回路１５で生成されるＰＷＭ波形のデュ
ーティ比を設定するレジスタに値を転送する際に、設定
されている最大値、最小値の範囲内の値を転送する機能
を持っている。すなわち、マイクロコンピュータ１１に
おいて、２０は命令セットであり、この命令セット２０
には、制限付きデータ転送２１が含まれる。
ＰＷＭ信号生成回路１５で生成されるＰＷＭ波形のデュ
ーティ比を設定するレジスタに値を転送する際に、設定
されている最大値、最小値の範囲内の値を転送する機能
を持っている。すなわち、マイクロコンピュータ１１に
おいて、２０は命令セットであり、この命令セット２０
には、制限付きデータ転送２１が含まれる。
【００２０】図２は、最大値の設定手段により最大値
「９０」を設定し、最小値の設定手段により最小値を
「１０」に設定した時の例を示す。このうち、最大値に
ついて説明すると、同図（ａ）に示す従来の技術におい
てはデータ転送命令 ｍｏｖ９５，（ＰＷＭＲＥＧ）の
命令を記述すると、ＣＰＵ１２から値「９５」がそのま
まＰＷＭＲＥＧ（ＰＷＭ専用レジスタ）に書き込まれ
る。これに対し、本発明の実施の形態のマイクロコンピ
ュータ１１では、ＣＰＵ１２に、従来のデータ転送命令
に加えて、上限値を制限する転送命令（ｍｏｖｌｉｍ）
を持っている。この転送命令を用いたうえで、ｍｏｖｌ
ｉｍ９５，（ＰＷＭＲＥＧ）と記述しても、上述のよう
に上限値が「９０」と設定されていることから、ＣＰＵ
から「９０」がＰＷＭＲＥＧに転送される。要するに、
上述のように最大値「９０」と設定されると、ＣＰＵ１
２に備わっているレジスタ転送命令（ｍｏｖｌｉｍ）に
より、「９５」という「９０」より大きい値が書きこま
れても、最大値「９０」をＰＷＭ波形のデューティ比と
して転送する。この結果、ソフトや、外付けハードがな
くても、ＰＷＭのデューティの上限を制限することがで
きる。
「９０」を設定し、最小値の設定手段により最小値を
「１０」に設定した時の例を示す。このうち、最大値に
ついて説明すると、同図（ａ）に示す従来の技術におい
てはデータ転送命令 ｍｏｖ９５，（ＰＷＭＲＥＧ）の
命令を記述すると、ＣＰＵ１２から値「９５」がそのま
まＰＷＭＲＥＧ（ＰＷＭ専用レジスタ）に書き込まれ
る。これに対し、本発明の実施の形態のマイクロコンピ
ュータ１１では、ＣＰＵ１２に、従来のデータ転送命令
に加えて、上限値を制限する転送命令（ｍｏｖｌｉｍ）
を持っている。この転送命令を用いたうえで、ｍｏｖｌ
ｉｍ９５，（ＰＷＭＲＥＧ）と記述しても、上述のよう
に上限値が「９０」と設定されていることから、ＣＰＵ
から「９０」がＰＷＭＲＥＧに転送される。要するに、
上述のように最大値「９０」と設定されると、ＣＰＵ１
２に備わっているレジスタ転送命令（ｍｏｖｌｉｍ）に
より、「９５」という「９０」より大きい値が書きこま
れても、最大値「９０」をＰＷＭ波形のデューティ比と
して転送する。この結果、ソフトや、外付けハードがな
くても、ＰＷＭのデューティの上限を制限することがで
きる。
【００２１】次に、図３にもとづいて、最小値について
説明する。同図（ａ）に示す従来の技術においてはデー
タ転送命令 ｍｏｖ５，（ＰＷＭＲＥＧ）という命令を
記述すると、ＣＰＵ１２から値「５」がそのままＰＷＭ
ＲＥＧに書き込まれる。これに対し、本発明の実施の形
態のマイクロコンピュータ１１では、ＣＰＵ１２に、従
来のデータ転送命令に加えて、下限値を制限する転送命
令（ｍｏｖｌｉｍ）を持っている。この転送命令を用い
たうえで、同図（ｂ）に示すように ｍｏｖｌｉｍ５，
（ＰＷＭＲＥＧ）と記述した場合において、下限値が
「１０」と設定されているときには、ＣＰＵ１２から
「１０」がＰＷＭＲＥＧに転送される。要するに最小値
が「１０」と設定されると、ＣＰＵ１２に備わっている
レジスタ転送命令（ｍｏｖｌｉｍ）により「５」という
「１０」よりも小さい値が書きこまれても、最小値「１
０」をＰＷＭ波形のデューティ比として転送する。この
結果、ソフトや外付けハードがなくても、ＰＷＭのデュ
ーティの下限を制限することができる。
説明する。同図（ａ）に示す従来の技術においてはデー
タ転送命令 ｍｏｖ５，（ＰＷＭＲＥＧ）という命令を
記述すると、ＣＰＵ１２から値「５」がそのままＰＷＭ
ＲＥＧに書き込まれる。これに対し、本発明の実施の形
態のマイクロコンピュータ１１では、ＣＰＵ１２に、従
来のデータ転送命令に加えて、下限値を制限する転送命
令（ｍｏｖｌｉｍ）を持っている。この転送命令を用い
たうえで、同図（ｂ）に示すように ｍｏｖｌｉｍ５，
（ＰＷＭＲＥＧ）と記述した場合において、下限値が
「１０」と設定されているときには、ＣＰＵ１２から
「１０」がＰＷＭＲＥＧに転送される。要するに最小値
が「１０」と設定されると、ＣＰＵ１２に備わっている
レジスタ転送命令（ｍｏｖｌｉｍ）により「５」という
「１０」よりも小さい値が書きこまれても、最小値「１
０」をＰＷＭ波形のデューティ比として転送する。この
結果、ソフトや外付けハードがなくても、ＰＷＭのデュ
ーティの下限を制限することができる。
【００２２】よって、最大値、最小値の両方を設定して
おくことで、図４に示すように、ソフトや外付けハード
がなくても、ＰＷＭのデューティの上限と下限を制限す
ることができる。図４において、（ａ）は従来の技術を
示し、（ｂ）は本発明の実施の形態を示す。
おくことで、図４に示すように、ソフトや外付けハード
がなくても、ＰＷＭのデューティの上限と下限を制限す
ることができる。図４において、（ａ）は従来の技術を
示し、（ｂ）は本発明の実施の形態を示す。
【００２３】図８に示すように従来のソフト処理ではレ
ジスタに転送する値を制限するため、レジスタ転送命令
の前に上限値と下限値をソフトの比較命令により監視す
る必要あるが、本発明のＣＰＵ命令を備えていれば、あ
らかじめ設定されている上限値、下限値の範囲内の値を
１命令（ｍｏｖｌｉｍ）にてレジスタに転送できる。こ
のため、ソフト処理を簡易化できるとともに、制限範囲
内の値を確実に転送できる。したがって、ＰＷＭ信号生
成回路１５が規格外の値を転送した時の誤動作を防ぐこ
とができ、ハードウェアの保護につながる。またＣＰＵ
１２にて値を制限できるため、ＣＰＵ外部のＰＷＭ信号
生成回路１５でその構成に応じたデューティ幅制限の回
路を設計する必要が無く、さまざまな構成のＰＷＭ信号
生成回路に対して一律に有効である。またＰＷＭ信号生
成回路以外のタイマやシリアル等の設定のように、値を
制限する必要がある場合にも、タイマ設定値の上限やシ
リアル通信での送信データの上限値を、ＣＰＵ１２にて
制限することができる。このため、ＰＷＭ信号生成回路
１５の時と同様にＣＰＵ１２の外部に値を制限する回路
が必要無くなり、ＰＷＭ信号生成回路１５以外のハード
ウェアに対しても有効である。
ジスタに転送する値を制限するため、レジスタ転送命令
の前に上限値と下限値をソフトの比較命令により監視す
る必要あるが、本発明のＣＰＵ命令を備えていれば、あ
らかじめ設定されている上限値、下限値の範囲内の値を
１命令（ｍｏｖｌｉｍ）にてレジスタに転送できる。こ
のため、ソフト処理を簡易化できるとともに、制限範囲
内の値を確実に転送できる。したがって、ＰＷＭ信号生
成回路１５が規格外の値を転送した時の誤動作を防ぐこ
とができ、ハードウェアの保護につながる。またＣＰＵ
１２にて値を制限できるため、ＣＰＵ外部のＰＷＭ信号
生成回路１５でその構成に応じたデューティ幅制限の回
路を設計する必要が無く、さまざまな構成のＰＷＭ信号
生成回路に対して一律に有効である。またＰＷＭ信号生
成回路以外のタイマやシリアル等の設定のように、値を
制限する必要がある場合にも、タイマ設定値の上限やシ
リアル通信での送信データの上限値を、ＣＰＵ１２にて
制限することができる。このため、ＰＷＭ信号生成回路
１５の時と同様にＣＰＵ１２の外部に値を制限する回路
が必要無くなり、ＰＷＭ信号生成回路１５以外のハード
ウェアに対しても有効である。
【００２４】
【発明の効果】以上説明したように本発明によると、Ｐ
ＷＭ信号の最大値、最小値を制限し、ＣＰＵの命令によ
って、制限された範囲内の値を転送できるようにしたた
め、演算処理によって算出されたＰＷＭ信号のデューテ
ィ比のデータがシステム上必要とされるＰＷＭ信号のデ
ューティ内にあるかどうかをプログラム処理によって監
視すること無く、制限された値をレジスタに書き込むこ
とができる。このことにより、ソフトの負担や、ハード
ウェアの追加をすることなく、ＰＷＭデューティを制限
し、トランジスタ、モータ等のハードウェアの保護を行
なえる。またＣＰＵ内部に命令を備えることにより、Ｃ
ＰＵ外部に回路が必要なくなり、ＰＷＭ出力回路以外に
も汎用性がある。
ＷＭ信号の最大値、最小値を制限し、ＣＰＵの命令によ
って、制限された範囲内の値を転送できるようにしたた
め、演算処理によって算出されたＰＷＭ信号のデューテ
ィ比のデータがシステム上必要とされるＰＷＭ信号のデ
ューティ内にあるかどうかをプログラム処理によって監
視すること無く、制限された値をレジスタに書き込むこ
とができる。このことにより、ソフトの負担や、ハード
ウェアの追加をすることなく、ＰＷＭデューティを制限
し、トランジスタ、モータ等のハードウェアの保護を行
なえる。またＣＰＵ内部に命令を備えることにより、Ｃ
ＰＵ外部に回路が必要なくなり、ＰＷＭ出力回路以外に
も汎用性がある。
【図１】本発明の実施の形態のパルス幅変調信号生成装
置の概略構成を示す図
置の概略構成を示す図
【図２】図１のパルス幅変調信号生成装置の動作の例を
示す図
示す図
【図３】図１のパルス幅変調信号生成装置の動作の例を
示す図
示す図
【図４】図１のパルス幅変調信号生成装置の動作の例を
示す図
示す図
【図５】従来のパルス幅変調信号生成装置の概略構成を
示す図
示す図
【図６】図５のパルス幅変調信号生成装置におけるＰＷ
Ｍ信号生成回路の構成を示す図
Ｍ信号生成回路の構成を示す図
【図７】図６のパルス幅変調信号生成装置の動作例を示
す図
す図
【図８】従来の課題解決手段の一例を示す図
【図９】図８の課題解決手段の動作例を示す図
【図１０】従来の課題解決手段の他の例を示す図
１１ マイクロコンピュータ １２ ＣＰＵ １５ ＰＷＭ信号生成回路
Claims (6)
- 【請求項１】 パルス幅変調信号生成回路と、デューテ
ィの最大値を設定する設定手段と、デューティ設定値を
転送する命令を有したＣＰＵとを具備するとともに、前
記ＣＰＵからデューティ設定値を転送する際にその設定
値が前記設定手段により設定された最大値より大きい場
合は、その最大値を転送して、パルス幅変調出力のデュ
ーティ幅を前記設定手段により設定された値以下に制御
するようにしたパルス幅変調信号生成装置。 - 【請求項２】 設定手段が、最大値を設定できる専用の
レジスタを持つ、請求項１記載のパルス幅変調信号生成
装置。 - 【請求項３】 パルス幅変調信号生成回路と、デューテ
ィの最小値を設定する設定手段と、デューティ設定値を
転送する命令を有したＣＰＵとを具備するとともに、前
記ＣＰＵからデューティ設定値を転送する際にその設定
値が前記設定手段により設定された最小値より小さい場
合は、その最小値を転送して、パルス幅変調出力のデュ
ーティ幅を前記設定手段により設定された値以上に制御
するようにしたパルス幅変調信号生成装置。 - 【請求項４】 設定手段が、最小値を設定できる専用の
レジスタを持つ、請求項３記載のパルス幅変調信号生成
装置。 - 【請求項５】 パルス幅変調信号生成回路と、デューテ
ィの最大値および最小値を設定する設定手段と、デュー
ティ設定値を転送する命令を有したＣＰＵとを具備する
とともに、前記ＣＰＵからデューティ設定値を転送する
際にその設定値が前記設定手段により設定された最大値
より大きい場合は、その最大値を転送して、パルス幅変
調出力のデューティ幅を前記設定手段により設定された
値以下に制御し、かつ、前記ＣＰＵからデューティ設定
値を転送する際にその設定値が前記設定手段により設定
された最小値より小さい場合は、その最小値を転送し
て、パルス幅変調出力のデューティ幅を前記設定手段に
より設定された値以上に制御するようにしたパルス幅変
調信号生成装置。 - 【請求項６】 設定手段が、最大値および最小値を設定
できる専用のレジスタを持つ、請求項５記載のパルス幅
変調信号生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123683A JP2002325459A (ja) | 2001-04-23 | 2001-04-23 | パルス幅変調信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123683A JP2002325459A (ja) | 2001-04-23 | 2001-04-23 | パルス幅変調信号生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002325459A true JP2002325459A (ja) | 2002-11-08 |
Family
ID=18973194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001123683A Pending JP2002325459A (ja) | 2001-04-23 | 2001-04-23 | パルス幅変調信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002325459A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004173444A (ja) * | 2002-11-21 | 2004-06-17 | Sanyo Electric Co Ltd | モータ制御装置 |
| JP2007124156A (ja) * | 2005-10-26 | 2007-05-17 | Canon Inc | 周波数制御回路、モータ駆動装置、周波数制御方法、モータ駆動装置の制御方法、及び、制御方法をコンピュータに実行させるプログラム |
| WO2008006381A2 (en) * | 2006-07-11 | 2008-01-17 | The Tc Group A/S | Self-oscillating modulator with improved synchronisation and pwm cycle constraints |
| JP2008206392A (ja) * | 2007-02-20 | 2008-09-04 | Gm Global Technology Operations Inc | 電気駆動装置内のｐｗｍ電圧ひずみを低減させるための方法および装置 |
| WO2008116467A2 (en) * | 2007-03-27 | 2008-10-02 | Danfoss Drives A/S | Method for driving a pulse width modulated controller |
-
2001
- 2001-04-23 JP JP2001123683A patent/JP2002325459A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004173444A (ja) * | 2002-11-21 | 2004-06-17 | Sanyo Electric Co Ltd | モータ制御装置 |
| JP2007124156A (ja) * | 2005-10-26 | 2007-05-17 | Canon Inc | 周波数制御回路、モータ駆動装置、周波数制御方法、モータ駆動装置の制御方法、及び、制御方法をコンピュータに実行させるプログラム |
| WO2008006381A2 (en) * | 2006-07-11 | 2008-01-17 | The Tc Group A/S | Self-oscillating modulator with improved synchronisation and pwm cycle constraints |
| WO2008006381A3 (en) * | 2006-07-11 | 2008-03-06 | Tc Electronic As | Self-oscillating modulator with improved synchronisation and pwm cycle constraints |
| JP2008206392A (ja) * | 2007-02-20 | 2008-09-04 | Gm Global Technology Operations Inc | 電気駆動装置内のｐｗｍ電圧ひずみを低減させるための方法および装置 |
| WO2008116467A2 (en) * | 2007-03-27 | 2008-10-02 | Danfoss Drives A/S | Method for driving a pulse width modulated controller |
| WO2008116467A3 (en) * | 2007-03-27 | 2009-04-09 | Danfoss Drives As | Method for driving a pulse width modulated controller |
| US8648561B2 (en) | 2007-03-27 | 2014-02-11 | Danfoss Drives A/S | Method for driving a pulse width modulated controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885256B2 (ja) | マイクロコンピュータ | |
| JP2002325459A (ja) | パルス幅変調信号生成装置 | |
| US11531366B2 (en) | Integrated circuit with clock gapping | |
| JP2004524761A (ja) | トグルモジュールへのフィードバックを備えるパルス幅変調 | |
| JPH03204786A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| JP2003296296A (ja) | マイクロコントローラ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JP3124044B2 (ja) | ウォッチドックタイマ付制御処理装置 | |
| JPS63129426A (ja) | デ−タフロ−型計算機用タイマ−モジユ−ル | |
| CN117850563A (zh) | 多芯片系统的保护电路、电子设备及保护方法 | |
| JP2003330991A (ja) | ハードウェアモデリング方法 | |
| JPH06195305A (ja) | バスフローティング防止回路 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| JP2007316961A (ja) | 半導体集積回路装置 | |
| JP2002207531A (ja) | 半導体集積回路 | |
| JPH0652333A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JP2003330575A (ja) | マイクロコンピュータのリセット装置 | |
| JPH1153224A (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JP2003316759A (ja) | 動作モード遷移装置 | |
| JP2005250850A (ja) | 半導体集積回路装置 | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 |