CN103607174B - 一种多通道正弦信号发生器及多通道正弦信号发生方法 - Google Patents

Abstract

本发明公开了一种多通道正弦信号发生器及多通道正弦信号发生方法，可以直接产生几十甚至上百通道的正弦信号，每个信号的幅度、频率、初始相位均可数字设置；能实现全部或若干个通道信号同步，同频信号间可以设置相位差。波形发生电路由单片可编程逻辑器件及多路模拟单元组成；每个模拟单元受幅度控制信号、相频控制信号、公用的基频方波信号控制；可编程逻辑器件驱动N通道模拟单元的控制线最少为2N+1条。本发明的波形发生电路不使用存储器、DAC、模拟乘法器，只用1片可编程逻辑器件、N个模拟多路开关、N个四运放、N个双运放，硬件成本低、模拟电路简单。特别适合要求通道数众多、通道同步、通道隔离等一个或多个特征的应用场合。

Description

一种多通道正弦信号发生器及多通道正弦信号发生方法

（一）技术领域

本发明涉及一种多通道正弦信号发生器，尤其涉及高达几十甚至上百、需要同步等特征的多通道正弦信号发生器。

（二）背景技术

正弦信号发生器是最基本的信号发生器，因其能产生幅度、频率、相位可变的正弦信号，通常作为激励源在电子测试系统中得到广泛的应用，在电力系统模拟、声纳激励、医学诊断等应用场合，需要应用多路正弦信号，有时还需要信号间保持同步关系及一定的相位关系，这就需要用到多通道的正弦信号发生器。

现有的多通道函数/任意波形发生器都可以作为多通道正弦信号发生器使用，也具有通道间的同步特征，每个通道的波形发生电路都包括数字电路和模拟电路两部分，各通道的数字电路可以共用一片可编程逻辑器件，而每个通道的模拟电路则是独立的。其数字电路部分以较高速率向模拟电路部分输出波形数据，数字部分与每个通道模拟电路至少需要10多条信号线相连。受可编程逻辑器件的可用引脚数、存储器资源、以及元器件硬件成本限制，函数/任意波发生器的通道数一般不超过4路，无法满足需要通道数众多的应用场合。

数字逻辑系统产生的SPWM经滤波后也可以变成正弦信号，这样模拟电路与数字电路的连接只有1条信号线，控制特别简单。SPWM是由一个频率相对高的三角波和频率相对低的正弦信号相比较产生的。如果直接用数字逻辑产生SPWM信号，将存在三个方面的问题：第一，数字逻辑产生的三角波的频率不可能太高，这就直接决定了正弦信号的频率相对较低，经模拟滤波后的正弦信号频率更低；第二，在一个正弦波周期内SPWM信号状态将发生多次改变，产生抖动，当幅度较小时，抖动必将严重影响波形质量；第三，SPWM信号需要用到正弦波数据，就需要占用存储器资源，这反过来又严重制约正弦信号通道数的增加。由于以上三种原因，直接用数字逻辑产生的SPWM信号经模拟滤波器产生正弦信号的方式在工程上很少应用。

综上，现有多通道信号发生方法与实现技术无法直接产生十个通道以上的信号，当通道数增加时，就需要多个可编程逻辑器件并行工作，这又会造成输出信号因时钟不同源而无法真正同步的问题。

（三）发明内容

本发明的目的在于提供一种可直接产生实现几十甚至上百通道的正弦信号，各通道信号的幅度、频率、初始相位均可数字设置，通道间信号可以同步的多通道正弦信号发生器。

本发明的目的是这样实现的，其信号发生电路由单片可编程逻辑器件和模拟信号处理单元组成，可编程逻辑器件内置了接口电路、时钟发生电路和控制逻辑发生单元，接口电路分别连接微处理器和控制逻辑发生单元，时钟发生电路分别连接外部晶振和控制逻辑发生单元，控制逻辑发生单元包括参数锁存器、数控振荡器和数据比较器，接口电路连接参数锁存器，参数锁存器分别连接数控振荡器和数据比较器，时钟发生电路、接口电路分别连接数控振荡器，数据比较器连接时钟发生电路，数控振荡器和数据比较器分别连接模拟信号处理单元。

本发明还有这样一些技术特征：

1、所述的接口电路包括微处理器接口单元和锁存器，微处理器连接微处理器接口单元，微处理器接口单元连接锁存器，锁存器连接控制逻辑单元；

2、所述的时钟发生电路包括数字锁相环倍频单元、偶数分频单元和计数器分频单元，外部晶振连接数字锁相环倍频单元，数字锁相环倍频单元分别连接偶数分频单元和计数器分频单元，偶数分频单元和计数器分频单元分别连接控制逻辑单元；

3、所述的模拟信号处理单元包括依次连接的第一级二选一模拟开关、有源低通滤波单元、第二级二选一模拟开关、第一级差动放大器、第一级无源低通滤波单元、第三级二选一模拟开关、第二级差动放大器和第二级无源低通滤波单元，控制逻辑单元连接第一级二选一模拟开关和第三级二选一模拟开关，时钟发生单元连接第三级二选一模拟开关，第二级无源低通滤波单元输出同相放大后即为所需最终输出。

本发明可编程逻辑器件的型号和封装可以根据正弦信号的通道数和参数指标来确定。信号发生电路的数字部分无需使用存储器资源，模拟部分无需使用DAC和模拟乘法器。

本发明的另一目的在于提供一种多通道正弦信号发生方法，其信号发生电路包括一个可编程逻辑器件与多路模拟信号变换单元组成，可编程逻辑器件内置了接口电路、时钟发生电路及若干路控制逻辑单元，每个模拟信号变换单元仅用模拟多路开关、四运放、双运放各1个、不使用DAC和模拟乘法器；其步骤包括：

（1）接口电路将微处理器的串行总线转换成内部并行总线，以设置各通道正弦信号的幅度、频率、初始相位；接口电路锁存通道同步控制字SYN，全局同步SRST信号由微处理器直接控制；

（2）时钟发生电路产生系统时钟Fsys、由Fsys偶数分频产生公用的基频方波信号FBAS、由Fsys二进制计数器分频产生的时钟数组Fout；

（3）每个控制逻辑单元产生幅度控制信号PWM、相频控制信号FSET；在每个控制逻辑单元中，数组Fout与幅度字比较，数据比较器的输出（小于等于逻辑关系）即为幅度控制信号PWM；带相位预置功能的数控振荡器的设置参数为频率字和相位字，工作时钟为Fsys，复位由全局同步信号SRST和通道同步信号SYN控制，数控振荡器的最高位输出即是相频控制信号FSET；模拟变换单元产生的正弦信号频率为相频控制信号FSET与基频方波信号FBAS频率之差；

（4）每个模拟变换单元受其专属的幅度控制信号PWM、相频控制信号FSET和公用的基频方波信号FBAS控制，产生正弦信号，可编程逻辑器件驱动N路模拟信号变换单元的最少控制线为2N+1条，可编程逻辑器件的型号和封装可根据通道数及信号指标来确定；

（5）每路正弦波的幅度、频率、初始相位可以独立设置；可以实现所有通道或多个通道间正弦信号同步；当任意两通道信号同频时，同步控制后，两信号的相位差与对应的初始相位字之差相同；

（6）模拟信号变换单元增加隔离DC-DC电源芯片及高速光耦/磁耦后，可实现模拟信号变换单元的电气隔离，满足电气隔离的应用场合；将多通道隔离正弦信号串联使用，能产生大范围变化的波形信号，能产生多分量叠加的复杂波形信号，能产生谐波信号。

本发明在可编程逻辑器件中，接口电路将来自微处理器的串行总线转换为内部并行总线BUS，以设置各通道信号参数；接口电路还通过锁存器设置各通道复位控制位SYN，由微处理器引入的全局复位信号SRST。时钟发生电路产生以下三种时钟信号：一是系统时钟Fsys，二是由Fsys经偶数分频后得到的基频方波FBAS，三是Fsys经二进制计数器分频后出来的时钟数组Fout。如使用FPGA的数字锁相环资源来提高Fsys频率，就可以相应提高输出正弦信号的频段。

在可编程逻辑器件中，多路控制逻辑单元电路完全相同，每个控制逻辑单元产生幅度控制信号PWM和相频控制信号FSET。微处理器设置幅度字、频率字、相位字；时钟数组Fout与幅度字相比较，数据比较器的小于等于输出即为幅度控制信号PWM，幅度字决定了正弦信号幅度及其分辨率；频率字和相位字作为带初始相位预置功能的数控振荡器的两个设置参数，数控振荡器的工作时钟为Fsys，数控振荡器的最高位输出即为相频控制信号FSET，频率字决定了输出正弦信号的频率及其分辨率，相位字决定了输出正弦信号的初始相位及分辨率；各控制逻辑单元的数控振荡器可以经SRST全部同步复位，也可以单独设置一个或多个复位SYN，这样可以实现输出的多通道正弦信号全部同步或某几路同步。相频控制信号FSET频率应不低于基频方波FBAS的频率，两者之差为输出正弦信号的频率。为了提高输出正弦信号的波形质量，要求相频控制信号FSET的正负脉宽误差小、脉冲抖动小，正弦信号波形质量的要求限定了相频控制信号FSET的频率上限，相频控制信号FSET的频率上限与基频方波FBAS频率之差即为正弦信号频段。

所有模拟信号处理单元完全相同，每个模拟信号处理单元与控制逻辑单元一一对应，模拟信号变换单元受其对应的幅度控制信号PWM、相频控制信号FSET以及公用的基频方波FBAS控制，经模拟电路变换产生预期的正弦信号。幅度控制信号PWM驱动第一级二选一模拟开关的2个输入分别接基准和地，开关公共端信号经有源低通滤波后得到一个与PWM脉宽成正比的直流电压VDC。基频方波信号FBAS驱动第二级二选一模拟开关的公共端接VDC，开关的2个输出分别接第一级差动放大器的两个输入，该差动放大器的输出经第一级无源低通滤波后信号为SINL，SINL同相放大后为SINF信号。相频控制信号FSET驱动第三级二选一模拟开关的公共端接SINF，开关的2个输出接第二级差动放大器的2个输入，该差动放大器的输出经第二级无源低通滤波、同相放大后即为所需正弦信号SIN。二级差动放大器的结构参数及功能完全相同，与二选一模拟开关配合使用，实现开关公共端信号与开关驱动信号的乘法运算，实现模拟乘法器功能；两级无源低通滤波器均采用9阶无源低通椭圆滤波器，对通带外频谱信号高分贝衰减。模拟信号处理单元电路拓扑结构简单，易于实现。

根据信号变换的基本原理可知：SIN的频率为相频控制信号FSET和基频方波信号FBAS的频率之差；SIN的幅度与直流电压VDC的幅度成正比，也就是与幅度字成正比；当两个同频信号同步后，正弦信号间的相位差与对应的两个相频控制信号FSET相位差相同，也就是与对应两个相位字之差相同。

本发明的有益效果有：

1.本发明所述的多通道正弦信号发生器，其数字逻辑系统内部不占用存储器资源（可以用单片CPLD实现），从逻辑资源上说易于扩展通道数；可编程逻辑器件驱动产生N通道正弦信号的控制线最少为2N+1条，也无需外部扩展存储器资源，从可编程逻辑器件的引脚资源上说易于扩充通道数。单片低成本的CPLD可以提供控制几个通道的控制，多引脚封装的大容量FPGA则提供控制上百通道的控制信号。

2.本发明所述的多通道正弦信号发生器，其模拟信号变换单元电路简单，仅用三路二选一模拟开关、四运放、双运放各1个，无需使用波形变换DAC、幅度设置DAC、模拟乘法器，这样模拟电路系统器件成本低；而数字逻辑系统采用单片可编程逻辑器件，其成本呈下降趋势，因此本发明说述的一种多通道正弦信号发生器硬件成本较低。

3.本发明所述的多通道正弦信号发生器，当各通道间正弦信号同频时，启动同步复位控制，多通道正弦信号发生器就是一个多相正弦信号发生器。

4.由于每通道正弦信号只受PWM、FSET、FBAS逻辑信号控制，很容易实现多通道信号的电气隔离，升级成为多通道隔离正弦信号发生器，满足电气隔离的应用场合。多通道隔离正弦信号发生器输出可以串联使用，以产生大范围变化的波形信号，以形成多分量叠加的复杂波形信号，还可以形成谐波信号，应用领域更加广泛。

5.本发明所述的多通道正弦信号发生器，在各正弦信号的幅度、频率、相位固定不变的特定应用时，可将各数字控制逻辑单元的脉宽字、频率字、相位字定为常数。在硬件上降低了对FPGA/CPLD的资源要求，去掉了包括键盘显示在内的微处理器系统，信号发生器的硬件成本大大降低，调试工作量大大降低。

（四）附图说明

图1为现有技术的多通道函数/任意波形发生器结构框图。

图2为本发明的多通道正弦信号发生器通用结构框图。

图3为实施本发明的56通道正弦信号发生器总体框图。

图4是图3所示的单路控制逻辑单元原理框图。

图5是图3所示的模拟信号变换单元的原理框图。

图6为实施本发明的120通道正弦信号发生器总体框图。

图7为实施本发明的10通道正弦信号发生器总体框图。

（五）具体实施方式

下面结合附图介绍本发明的三种较佳实施方式。

实施例一：

结合图3，本发明所述的56通道正弦信号发生电路由单片FPGA器件EP2C8Q208和56个电路完全相同的模拟信号变换单元组成。图2中的FPGA内置了接口电路、时钟系统发生电路、56路结构相同的控制逻辑单元。外部晶振频率为40MHz，经数字锁相环倍频为280MHz系统时钟Fsys；FBAS为Fsys经偶数后频率为140kHz的基频方波，FBAS缓冲后经FPGA多个引脚输出以满足56个通道的驱动要求。其工作原理在发明内容部分已详细论述。

图4为图3中的控制逻辑单元原理框图，其工作原理在发明内容部分已详细论述，每个控制逻辑单元产生幅度控制信号PWM和相频控制信号FSET。微处理器设置16Bit幅度字、40Bit频率字、12Bit相位字；相频控制信号FSET正常工作频率范围140kHz~240kHz间，各通道正弦信号频段在100kHz内。

图5为图3中的模拟信号处理单元原理框图，其工作原理在发明内容部分已详细论述，每个模拟信号变换单元受专属的PWM、FSET以及公用的FBAS控制，变换成预期的正弦波。模拟单元有关特征如下：三路二选一模拟开关推荐采用74HC4053，四运放推荐采用TL084，双运放推荐采用TL082；2级无源低通滤波器均采用9阶低通椭圆滤波器，产生SINL信号的第一级滤波器通带频率为150kHz，实现信号差频的第二级滤波器的通带频率为110kHz。

实施例二：

结合图6，本发明所述的120通道正弦信号发生电路由单片FPGA器件EP2C20F484和120个电路完全相同的模拟信号变换单元组成。图5中的FPGA内置了接口电路、时钟系统发生电路、120路结构相同的控制逻辑单元，FBAS缓冲后经FPGA多个引脚输出以满足120通道的驱动要求。每个控制逻辑单元与模拟变换单元功能指标同与第一种实施方案一致。

实施例三：

结合图7，本发明所述的10通道正弦信号发生电路由单片CPLD器件EPM1270T144和10个电路完全相同的模拟信号变换单元组成。

图7中的CPLD内置了接口电路、时钟发生电路、10路结构相同的控制逻辑单元。50MHz外部晶振频率直接系统时钟Fsys，不使用数字锁相环；Fsys经2048分频后为基频方波FBAS。每个控制逻辑单元产生幅度控制信号PWM和相频控制信号FSET。微处理器设置各通道参数为：16Bit幅度字、36Bit频率字、12Bit相位字，相频控制信号FSET正常工作频率为FBAS频率基础上20kHz范围内可变，各通道产生正弦信号频段在20kHz内。模拟信号变换单元。模拟电路有关特征如下：三路二选一模拟开关推荐采用ADG1433，四运放推荐采用AD8513，双运放推荐采用AD8512；2个无源低通滤波器结构参数完全相同，推荐采用9阶低通椭圆滤波器，通带频段为22kHz。

以上所述的仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明精神和原则之内的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种多通道正弦信号发生器，其特征在于它是由单片可编程逻辑器件和模拟信号处理单元组成，可编程逻辑器件内置了接口电路、时钟发生电路和控制逻辑单元，接口电路分别连接微处理器和控制逻辑单元，时钟发生电路分别连接外部晶振和控制逻辑单元，控制逻辑单元包括参数锁存器、数控振荡器和数据比较器，接口电路连接参数设置电路，参数设置电路分别连接数控振荡器和数据比较器，时钟发生电路、接口电路分别连接数控振荡器，数据比较器连接时钟发生电路，数控振荡器和数据比较器分别连接模拟信号处理单元。

2.根据权利要求1所述的一种多通道正弦信号发生器，其特征在于所述的接口电路包括微处理器接口单元和锁存器，微处理器连接微处理器接口单元，微处理器接口单元连接锁存器，锁存器连接逻辑控制单元。

3.根据权利要求2所述的一种多通道正弦信号发生器，其特征在于所述的时钟发生电路包括数字锁相环倍频单元、偶数分频单元和计数器分频单元，外部晶振连接数字锁相环倍频单元，数字锁相环倍频单元分别连接偶数分频单元和计数器分频单元，偶数分频单元和计数器分频单元分别连接逻辑控制单元。

4.根据权利要求3所述的一种多通道正弦信号发生器，其特征在于所述的模拟信号处理单元包括依次连接的第一级二选一模拟开关、有源低通滤波单元、第二级二选一模拟开关、第一级差动放大器、第一级无源低通滤波单元、第三级二选一模拟开关、第二级差动放大器和第二级无源低通滤波单元，逻辑控制单元连接第一级二选一模拟开关和第三级二选一模拟开关，时钟发生单元连接第二级二选一模拟开关，第二级无源低通滤波单元输出同相放大后即为所需最终输出。

5.根据权利要求1所述的一种多通道正弦信号发生器的一种多通道正弦信号发生方法，其信号发生电路包括一个可编程逻辑器件与多路模拟信号变换单元组成，可编程逻辑器件内置了接口电路、时钟发生电路及若干路控制逻辑单元，其特征在于它包括以下步骤：

（1）接口电路将微处理器的串行总线转换成内部并行总线，以设置各通道正弦信号的幅度、频率、初始相位；接口电路锁存通道同步控制字SYN，全局同步SRST信号由微处理器控制；

（2）时钟发生电路产生系统时钟Fsys、由Fsys偶数分频产生公用的基频方波信号FBAS、由Fsys二进制计数器分频产生的时钟数组Fout；

（3）每个控制逻辑单元产生幅度控制信号PWM、相频控制信号FSET；在每个控制逻辑单元中，数组Fout与幅度字比较，数据比较器的输出即为幅度控制信号PWM；带相位预置功能的数控振荡器的输入为频率字和相位字，工作时钟为Fsys，复位由全局同步信号SRST和通道同步信号SYN控制，数控振荡器的最高位输出即是相频控制信号FSET；模拟变换单元产生的正弦信号频率为相频控制信号FSET与基频方波信号FBAS频率之差；

（4）每个模拟变换单元受其专属的幅度控制信号PWM、相频控制信号FSET和公用的基频方波信号FBAS控制，产生正弦信号，可编程逻辑器件驱动N路模拟信号变换单元的最少控制线为2N+1条，可编程逻辑器件的型号和封装可根据通道数及信号指标来确定；

（5）每路正弦波的幅度、频率、初始相位可以独立设置；可以实现所有通道或多个通道间正弦信号同步；当任意两通道信号同频后，同步控制后，两信号的相位差与对应的初始相位字之差相同；

（6）模拟信号变换单元增加隔离DC-DC电源芯片及高速光耦/磁耦后，可实现模拟信号变换单元的电气隔离，满足电气隔离的应用场合；将多通道隔离正弦信号串联使用，能产生大范围变化的波形信号，能产生多分量叠加的复杂波形信号，能产生谐波信号。