CH701856B1

CH701856B1 - A method for driving an active converter circuit and corresponding circuit.

Info

Publication number: CH701856B1
Application number: CH01451/09A
Authority: CH
Inventors: Johann W Kolar; Juergen Biela; Johann Miniboeck
Original assignee: Eth Zuerich
Priority date: 2009-09-17
Filing date: 2009-09-17
Publication date: 2014-01-31
Also published as: CH701856A2; CH701847A2; CH701847B1

Abstract

Verfahren zum Ansteuern einer aktiven Wandlerschaltung, wobei die aktive Wandlerschaltung eine Brückenschaltung mit mindestens einem ersten Brückenzweig aufweist, und wobei eine Induktivität (5) zwischen den Zweigmittelpunkt und einen ersten Eingangsanschluss (28) der Wandlerschaltung geschaltet ist. Beim Umschalten zwischen den Schaltern (1, 2) des Brückenzweigs wird mittels der Induktivität (5) jedenfalls ein Strom zum Umladen von parasitären Kapazitäten (6, 7) der Schalter (1, 2) eingeprägt und weiters bezogen auf die Taktperiode ein definierter Eingangsstrommittelwert eingestellt. Eine Zeitdauer, während welcher jeweils einer der Schalter (1, 2) vor dem Umschalten leitend ist, ist mindestens so lang, dass die Induktivität (5) ausreichend Energie zum Umladen der parasitären Kapazitäten (6, 7) speichert. Durch gleichsinnige Änderung der Einschaltzeiten der Schalter (1, 2) kann weiters die Dauer der Pulsperiode verändert werden, ohne dass der Eingangsstrommittelwert beeinflusst wird.A method for driving an active converter circuit, wherein the active converter circuit comprises a bridge circuit having at least a first bridge branch, and wherein an inductance (5) between the branch center and a first input terminal (28) of the converter circuit is connected. When switching between the switches (1, 2) of the bridge branch, a current for transferring parasitic capacitances (6, 7) of the switches (1, 2) impressed by means of the inductor (5) and further adjusted based on the clock period, a defined input current average , A period of time during which each one of the switches (1, 2) is conductive before switching is at least so long that the inductance (5) stores sufficient energy for transferring the parasitic capacitances (6, 7). By changing the turn-on times of the switches (1, 2) in the same direction, the duration of the pulse period can furthermore be changed without the input current mean being influenced.

Description

[0001] Die Erfindung bezieht sich auf das Gebiet der elektronischen Schaltungstechnik und insbesondere auf ein Verfahren zum Ansteuern einer aktiven Wandlerschaltung und auf eine aktive Wandlerschaltung gemäss dem Oberbegriff der entsprechenden unabhängigen Patentansprüche. The invention relates to the field of electronic circuit technology and more particularly to a method for driving an active converter circuit and to an active converter circuit according to the preamble of the corresponding independent claims.

Stand der TechnikState of the art

[0002] In vielen leistungselektronischen Systemen werden Gleichrichter, welche eine Wechselspannung in eine Gleichspannung umwandeln, eingesetzt. Im einfachsten Fall wird hierzu eine Schaltung bestehend aus Dioden, wie z.B. ein Brückengleichrichter, eingesetzt. Diese haben den Nachteil, dass sie relativ viele Oberschwingungen erzeugen und häufig auch einen Leistungsfaktor kleiner eins aufweisen. Um diese Nachteile zu beseitigen, werden aktive Gleichrichterschaltungen (PFC) eingesetzt, welche neben den Dioden auch aktive Schalter und zusätzliche passive Elemente, meist Induktivitäten, enthalten. Eine einfache Ausführungsform eines solchen PFC-Konverters besteht aus einem Brückengleichrichter und einem nachgeschalteten Boost-Konverter [z.B. Buch «Power Electronics: Converters, Applications And Design», von Ned Mohan. William Robbins, Tore Undeland, 3. Auflage, erschienen 2007 bei John Wiley and Sons]. Mit dieser Schaltung kann ein Leistungsfaktor von 1 sowie ein sinusförmiger Netzstrom erreicht werden. In many power electronic systems rectifier, which convert an AC voltage to a DC voltage, used. In the simplest case, this is a circuit consisting of diodes, such. a bridge rectifier used. These have the disadvantage that they generate relatively many harmonics and often also have a power factor less than one. In order to eliminate these disadvantages, active rectifier circuits (PFC) are used which, in addition to the diodes, also contain active switches and additional passive elements, mostly inductors. A simple embodiment of such a PFC converter consists of a bridge rectifier and a downstream boost converter [e.g. Book "Power Electronics: Converters, Applications and Design", by Ned Mohan. William Robbins, Tore Undeland, 3rd Edition, published 2007 by John Wiley and Sons]. With this circuit, a power factor of 1 and a sinusoidal mains current can be achieved.

[0003] Ein Nachteil dieser Schaltung ist, dass immer drei aktive Bauelemente, zwei Dioden des Brückengleichrichters und der Schalter des Boost-Konverters oder zwei Dioden des Brückengleichrichters und die Diode des Boost-Konverters, im Strompfad liegen. Dies führt zu relativ hohen Leitverlusten und damit zu einem niedrigen Wirkungsgrad des Konverters. Eine Möglichkeit, die Leitverluste zu senken, besteht darin, anstatt des Brückengleichrichters und dem nachgeschalteten Boost-Konverter eine integrierte Lösung zu verwenden. Diese kann z.B. aus zwei Schaltern und zwei Dioden bestehen, wobei die Elemente zu einem sogenannten Bridgeless PFC [z.B. «A Bridgeless PFC Boost Rectifier With Optimized Magnetic Utilization», von Yungtaek Jang; Jovanovic, M.M.. veröffentlicht in IEEE Transactions on Power Electronics, Volume 24, Issue 1. Jan. 2009] angeordnet sind. A disadvantage of this circuit is that always three active components, two diodes of the bridge rectifier and the switch of the boost converter or two diodes of the bridge rectifier and the diode of the boost converter are in the current path. This leads to relatively high conduction losses and thus to a low efficiency of the converter. One way to reduce the head losses is to use an integrated solution instead of the bridge rectifier and the downstream boost converter. This can e.g. consist of two switches and two diodes, the elements forming a so-called Bridgeless PFC [e.g. "A Bridgeless PFC Boost Rectifier With Optimized Magnetic Utilization", by Yungtaek Jang; Jovanovic, M.M .. published in IEEE Transactions on Power Electronics, Volume 24, Issue 1 Jan. 2009].

[0004] Die Topologie erlaubt eine deutliche Reduktion der Leitverluste. Allerdings entstehen weiterhin relativ hohe Schaltverluste. Diese bestehen zum einen aus Reverse-Recovery-Verlusten der Dioden und kapazitiven Verlusten. Die Reverse-Recovery-Verluste der Dioden können dadurch vermieden werden, dass z.B. Schottky-Dioden eingesetzt werden. Damit bleiben als einzige Schaltverluste die kapazitiven Verluste übrig, welche bei jedem Schaltvorgang entstehen, da die parasitären Kapazitäten der aktiven Bauelemente und des Aufbaus aktiv durch ein Schaltelement umgeladen werden müssen. Dadurch ist es auch nicht sinnvoll möglich, dass z.B. für einen Schalter eine grössere Anzahl an parallel geschalteten MOSFETs verwendet wird, da dadurch die parasitäre Kapazität aufgrund der Ausgangskapazität der MOSFETS und damit die Schaltverluste stark ansteigen. The topology allows a significant reduction in conduction losses. However, relatively high switching losses still occur. These consist on the one hand of reverse-recovery losses of the diodes and capacitive losses. The reverse recovery losses of the diodes can be avoided by e.g. Schottky diodes are used. As a result, the only remaining switching losses are the capacitive losses which arise during each switching operation, since the parasitic capacitances of the active components and of the structure must be actively transferred by a switching element. As a result, it is not meaningfully possible for e.g. For a switch, a larger number of parallel-connected MOSFETs is used, since this greatly increases the parasitic capacitance due to the output capacitance of the MOSFETs and thus the switching losses.

[0005] Eine weitere bekannte Ausführungsform von Gleichrichtersystemen setzt einzelne parallel geschaltete Gleichrichtersysteme ein, das sogenannte Interleaving, um den Rippel im Eingangsstrom und die Grösse der benötigten Eingangsinduktivität zu reduzieren. Beim Interleaving werden Techniken zum Synchronisieren der einzelnen Stufen eingesetzt [z.B. «A Novel Closed Loop Interleaving Strategy of Multiphase Critical Mode Boost PFC Converters», von Xiaojun Xu und Alex Q. Huang, veröffentlicht auf der Power Electronics and Motion Control Conference, 2006.], wobei die Schaltfrequenzen der parallelen Stufen für jede Periode angepasst werden. Hierbei ist es wichtig, dass durch die Veränderung der lokalen Schaltfrequenz der lokale Mittelwert des Eingangsstromes nicht vom Sollwert abweicht. Another known embodiment of rectifier systems employs individual rectifier systems connected in parallel, the so-called interleaving, in order to reduce the ripple in the input current and the size of the required input inductance. Interleaving employs techniques for synchronizing the individual stages [e.g. "A Novel Closed Loop Interleaving Strategy of Multiphase Critical Mode Boost PFC Converters", by Xiaojun Xu and Alex Q. Huang, published at the Power Electronics and Motion Control Conference, 2006.], adjusting the switching frequencies of the parallel stages for each period , It is important that the local mean value of the input current does not deviate from the setpoint due to the change in the local switching frequency.

Darstellung der ErfindungPresentation of the invention

[0006] Es ist deshalb Aufgabe der Erfindung, ein Verfahren zum Ansteuern einer aktiven Wandlerschaltung und eine aktive Wandlerschaltung zu schaffen, welche Schaltverluste weiter verkleinert. Erfindungsgemäss geschieht dies durch ein Verfahren zum Ansteuern einer aktiven Wandlerschaltung und durch eine aktive Wandlerschaltung gemäss den entsprechenden unabhängigen Patentansprüchen. Verluste, welche durch das Umladen der parasitären Kapazitäten entstehen, werden dabei durch ein geeignetes Steuerverfahren und eine geeignete Anordnung der Schalter beseitigt. It is therefore an object of the invention to provide a method for driving an active converter circuit and an active converter circuit, which further reduces switching losses. According to the invention, this is done by a method for driving an active converter circuit and by an active converter circuit according to the corresponding independent patent claims. Losses that result from the transfer of parasitic capacitances are eliminated by a suitable control method and a suitable arrangement of the switches.

[0007] Zusammengefasst wird in dem Verfahren zum Ansteuern einer aktiven Wandlerschaltung, wobei die aktive Wandlerschaltung eine Brückenschaltung mit mindestens einem ersten Brückenzweig aufweist, wobei eine Induktivität zwischen den Zweigmittelpunkt und einen ersten Eingangsanschluss der Wandlerschaltung geschaltet ist, beim Umschalten zwischen den Schaltern des Brückenzweigs mittels der Induktivität ein Strom zum Umladen von parasitären Kapazitäten der Schalter und des Aufbaus eingeprägt. Eine Zeitdauer, während welcher jeweils einer der Schalter vor dem Umschalten leitend ist, ist mindestens so lang, dass die Induktivität ausreichend Energie zum Umladen der parasitären Kapazitäten speichert. In summary, in the method for driving an active converter circuit, wherein the active converter circuit comprises a bridge circuit having at least a first bridge branch, wherein an inductance between the branch center and a first input terminal of the converter circuit is connected when switching between the switches of the bridge branch means the inductance impressed a current for reloading parasitic capacitances of the switches and the structure. A period of time during which each of the switches is conductive prior to switching is at least so long that the inductance stores sufficient energy to transfer the parasitic capacitances.

[0008] Ausführlicher gesagt: In dem Verfahren wird eine aktive Wandlerschaltung angesteuert, wobei die aktive Wandlerschaltung eine Brückenschaltung mit mindestens einem ersten Brückenzweig aufweist, wobei ein oberer Schalter des ersten Brückenzweigs zwischen einen positiven Anschluss und einen Zweigmittelpunkt geschaltet ist, und ein unterer Schalter des ersten Brückenzweigs zwischen einen negativen Anschluss und den Zweigmittelpunkt geschaltet ist, und eine Induktivität zwischen den Zweigmittelpunkt und einen ersten Eingangsanschluss geschaltet ist, und ein zweiter Eingangsanschluss an den positiven oder den negativen Anschluss oder an einen geschalteten weiteren Anschluss der Wandlerschaltung geschaltet ist, wobei der obere Schalter eine erste parasitäre Kapazität und der untere Schalter eine zweite parasitäre Kapazität aufweist. In more detail: In the method, an active converter circuit is driven, wherein the active converter circuit comprises a bridge circuit having at least a first bridge branch, wherein an upper switch of the first bridge branch is connected between a positive terminal and a branch center, and a lower switch of the first bridge branch is connected between a negative terminal and the branch center, and an inductance is connected between the branch center and a first input terminal, and a second input terminal is connected to the positive or the negative terminal or to a switched another terminal of the converter circuit, wherein the upper Switch has a first parasitic capacitance and the lower switch has a second parasitic capacitance.

[0009] Das Verfahren umfasst, dass, mit einer Periodendauer TPperiodisch wiederholt, – durch Einschalten eines zweiten der beiden Schalter des Brückenzweiges, wobei der andere respektive erste Schalter ausgeschaltet ist, während einer ersten Zeitdauer T1ein Strom durch die Induktivität aufgebaut wird, – anschliessend der zweite Schalter ausgeschaltet wird, wobei der erste Schalter ausgeschaltet bleibt und die parasitären Kapazitäten durch einen mittels der Induktivität eingeprägten Strom umgeladen werden, bis die Spannung über dem ersten Schalter mindestens annähernd null wird, – wobei die erste Zeitdauer T1mindestens so lange gewählt wird, dass die in der Induktivität gespeicherte Energie zum Umladen der parasitären Kapazitäten ausreicht, – und wobei anschliessend der erste Schalter eingeschaltet wird und sich der Strom durch die Induktivität abbaut und nach einem Nulldurchgang des Stroms sich während einer zweiten Zeitdauer T2ein Strom in Gegenrichtung durch die Induktivität aufbaut, – der erste Schalter ausgeschaltet wird, wobei der zweite Schalter ausgeschaltet bleibt und die parasitären Kapazitäten durch den mittels der Induktivität eingeprägten Strom in Gegenrichtung umgeladen werden, bis die Spannung über dem zweiten Schalter mindestens annähernd null wird, wobei die zweite Zeitdauer T2mindestens so lange gewählt wird, dass die in der Induktivität gespeicherte Energie zum Umladen der parasitären Kapazitäten ausreicht. – die Zeiten T1und T2so gewählt werden, dass der Mittelwert des Stromes in der Induktivität einem vorgegebenen Sollwert entspricht. – Für das Umladen der Kapazitäten werden gewisse Mindestenergien benötigt, was sich dadurch ausdrückt, dass es – abhängig vom jeweiligen Arbeitspunkt – für T1und T2einen Mindestwert gibt. The method comprises, repeating T periodically with a period of time, By switching on a second of the two switches of the bridge branch, the other or first switch being switched off, during a first time T1, a current is built up by the inductance, - Then the second switch is turned off, the first switch remains off and the parasitic capacitances are transposed by a impressed by the inductance current until the voltage across the first switch is at least approximately zero, Wherein the first time duration T1 is chosen to be at least as long that the energy stored in the inductance is sufficient for the transfer of the parasitic capacitances, - And wherein then the first switch is turned on and the current dissipates through the inductance and after a zero crossing of the current during a second period T2einA current builds up in the opposite direction by the inductance, The first switch is switched off, the second switch remaining switched off and the parasitic capacitances being reversely reversed by the current impressed by the inductance until the voltage across the second switch becomes at least approximately zero, wherein the second period of time T2 is selected at least so long that the energy stored in the inductance is sufficient for the transfer of the parasitic capacitances. - The times T1 and T2so be chosen so that the average value of the current in the inductance corresponds to a predetermined desired value. - Reloading of capacities requires certain minimum energies, which is expressed by the fact that, depending on the operating point, T1 and T2 have a minimum value.

[0010] Durch dieses Verfahren können die Schaltverluste in dem ersten Brückenzweig deutlich reduziert, im Idealfall sogar vollständig eliminiert, werden. Dadurch beseitigt das Verfahren die Schaltverluste, welche durch die parasitären Kapazitäten der Schalter (z.B. MOSFETs) entstehen, und es ermöglicht damit, dass für die Realisierung eines Schalters mehrere parallel geschalteter Halbleiterbauelemente (z.B. MOSFETs) verwendet werden. Dadurch können die Leitverluste deutlich reduziert werden, was wiederum zu einer Steigerung der Effizienz führt. Ohne das beschriebene Verfahren hätten die Schaltverluste durch die inhärenten parasitären Kapazitäten der Halbleiterbauelemente, den Gewinn bei den Leitverlusten reduziert oder sogar kompensiert. Mit der höheren Effizienz der Schaltung sinken die Verluste und damit auch der benötigte Kühlaufwand, so dass sich kompakte Aufbauten bei hohem Wirkungsgrad realisieren lassen. By this method, the switching losses in the first bridge branch can be significantly reduced, ideally even completely eliminated. As a result, the method eliminates the switching losses caused by the parasitic capacitances of the switches (e.g., MOSFETs), and thus allows a plurality of parallel-connected semiconductor devices (e.g., MOSFETs) to be used to implement a switch. As a result, the lead losses can be significantly reduced, which in turn leads to an increase in efficiency. Without the described method, the switching losses due to the inherent parasitic capacitances of the semiconductor devices would have reduced or even compensated for the gain in the conduction losses. With the higher efficiency of the circuit, the losses and thus also the required cooling effort decrease, so that compact structures can be realized with high efficiency.

[0011] Die Wandlerschaltung ist typischerweise eine AC-DC-Wandlerschaltung, die bidirektional betrieben werden kann, also mit wählbarer Richtung des Leistungsflusses. In einzelnen bevorzugten Ausführungsformen der Erfindung kann die Wandlerschaltung aber auch als DC-DC-Wandler oder als unidirektionaler AC-DC-Wandler betrieben werden. The converter circuit is typically an AC-DC converter circuit, which can be operated bidirectionally, ie with selectable direction of the power flow. In individual preferred embodiments of the invention, however, the converter circuit can also be operated as a DC-DC converter or as a unidirectional AC-DC converter.

[0012] Die Wandlerschaltung weist vorzugsweise eine Steuereinrichtung zur Ansteuerung der Schalter der Wandlerschaltung auf, welche zur Ausführung des Verfahrens gemäss den vorgenannten Schritten und/oder den im Folgenden beschriebenen weiteren Varianten ausgebildet ist. The converter circuit preferably has a control device for controlling the switches of the converter circuit, which is designed for carrying out the method according to the aforementioned steps and / or the further variants described below.

[0013] In einer bevorzugten Variante der Erfindung werden die erste und/oder die zweite Zeitdauer verlängert, wobei die Periode TPmit dem Verfahren durch Vergrössern von T1und T2verlängert werden kann, ohne dass der Mittelwert des Eingangsstromes sich ändert, d.h. dass dieser immer noch gleich dem Sollwert ist. Um die Periode TPzu verlängern, werden, abhängig vom Arbeitspunkt, T1und T2gemeinsam mit Hilfe eines nichtlinearen Zusammenhangs vergrössert, so dass der Mittelwert des Stromes gleich dem Sollwert ist und so dass die parasitären Kapazitäten umgeladen werden und die Schalter bei annähernd null Spannung eingeschaltet werden. Durch gleichsinnige Änderung der Einschaltzeiten der Schalter kann also die Dauer der Pulsperiode verändert werden, ohne dass der Eingangsstrommittelwert beeinflusst wird. In a preferred variant of the invention, the first and / or the second time periods are extended, wherein the period TP can be extended by the method by increasing T1 and T2, without changing the average value of the input current, i. that this is still equal to the setpoint. To lengthen the period TP, T1 and T2 together are increased, depending on the operating point, by means of a nonlinear relationship such that the mean value of the current is equal to the set point and the parasitic capacitances are reloaded and the switches are turned on at approximately zero voltage. By changing the turn-on times of the switches in the same direction, the duration of the pulse period can thus be changed without the input current mean being influenced.

[0014] Dadurch dass mit dem Verfahren die Dauer einer Periode TPverändert werden kann, ohne dass der Mittelwert des Stromes und das Umschwingen der Kapazitäten für verlustloses/verlustarmes Schalten beeinflusst werden, können nun parallel geschaltete Brückenzweige (Interleaving) bei verlustlosem Schalten so synchronisiert werden, dass durch die Überlagerung der Ströme am Eingang ein minimaler Rippel entsteht und die einzelnen Zweige unbeeinflusst dem Sollwert des Strommittelwertes folgen. By allowing the method to change the duration of a period TP without affecting the mean value of the current and the swapping of the capacitances for lossless / low-loss switching, parallel-connected bridge branches (interleaving) can now be synchronized in the case of lossless switching, that the superposition of the currents at the input creates a minimal ripple and the individual branches unaffected follow the set value of the average current value.

[0015] In einer weiteren bevorzugten Variante der Erfindung weist die Wandlerschaltung mindestens einen zweiten Brückenzweig auf, dessen Zweigmittelpunkt über eine zweite Induktivität an den ersten Eingangsanschluss geschaltet ist und der mindestens eine zweite Brückenzweig in derselben Weise wie der erste Brückenzweig angesteuert wird, wobei die Ströme durch die erste und die zweite Induktivität zeitlich gegeneinander versetzt zur Minimierung eines Summenstromrippels am ersten Eingangsanschluss erzeugt werden. In a further preferred variant of the invention, the converter circuit has at least one second bridge branch, the branch center is connected via a second inductance to the first input terminal and the at least one second bridge branch is driven in the same manner as the first bridge branch, wherein the currents by the first and the second inductance offset from each other in time to minimize a summation current ripple at the first input terminal are generated.

[0016] Durch den geringeren Summenstromrippel sinkt der Aufwand bei der EMV-Filterung am Eingang, um die einschlägigen Normen zu erfüllen, so dass zum einen das Bauvolumen sinkt und zum anderen geringere Verluste in dem Filter entstehen. Weiterhin können die Eingangsinduktivitäten relativ kleine Induktivitätswerte aufweisen, so dass diese ein kleines Bauvolumen aufweisen und mit geringen Verlusten realisiert werden können. Due to the lower sum current ripple the effort in EMC filtering at the entrance decreases to meet the relevant standards, so that on the one hand, the volume of construction decreases and on the other hand, lower losses occur in the filter. Furthermore, the input inductances can have relatively small inductance values, so that they have a small constructional volume and can be realized with low losses.

[0017] In einer weiteren bevorzugten Variante der Erfindung ist der geschaltete weitere Anschluss der Wandlerschaltung ein Zweigmittelpunkt eines weiteren, langsam geschalteten Brückenzweiges und sind der erste Eingangsanschluss und der zweite Eingangsanschluss an eine Wechselspannung geschaltet, wobei der langsam geschaltete Brückenzweig mit derselben Frequenz schaltet, mit welcher die Wechselspannung das Vorzeichen wechselt. In a further preferred variant of the invention, the switched further connection of the converter circuit is a branch center of a further, slowly connected bridge branch and the first input terminal and the second input terminal connected to an AC voltage, wherein the slowly switched bridge branch with the same frequency, with which changes the alternating voltage the sign.

[0018] Durch die niedrige Schaltfrequenz des gemeinsamen Brückenzweiges werden die Schaltverluste in diesem Brückenzweig vernachlässigbar und der Brückenzweig kann hinsichtlich der Leitverluste optimiert werden, so dass die Effizienz des Systems steigt. Weiterhin erlaubt der langsam geschaltete Brückenzweig eine kostengünstige Realisierung. Due to the low switching frequency of the common bridge branch, the switching losses in this bridge branch are negligible and the bridge branch can be optimized in terms of conduction losses, so that the efficiency of the system increases. Furthermore, the slowly switched bridge branch allows a cost-effective implementation.

Wege zur Ausführung der ErfindungWays to carry out the invention

[0019] In Fig. 1 ist eine Ausführungsform der Topologie eines bidirektionalen Gleichrichters dargestellt, welche einen oberen 1, einen unteren 2, einen dritten 3 und einen vierten 4 bidirektional leitenden Schalter, eine Induktivität 5, einen Ausgangskondensator 8 und eine Wechselspannungsquelle 9 aufweist. Weiterhin habe das erste Schaltelement eine erste 6 und das zweite Schaltelement eine zweite 7 parasitäre Kapazität, welche so angeordnet ist, dass diese die beiden geschalteten Kontakte überbrückt. In Fig. 1, an embodiment of the topology of a bidirectional rectifier is shown, which has an upper 1, a lower 2, a third 3 and a fourth 4 bidirectional conductive switch, an inductor 5, an output capacitor 8 and an AC voltage source 9. Furthermore, the first switching element has a first 6 and the second switching element has a second 7 parasitic capacitance, which is arranged so that it bridges the two switched contacts.

[0020] Der obere Schalter 1 ist an einem ersten Anschluss 17 über eine erste Leitung 13 mit einem ersten Anschluss 26 eines Ausgangskondensators 8 und an einem zweiten Anschluss 18 über eine zweite Leitung 16 mit einem ersten Anschluss 30 der Induktivität 5 und mit einem ersten Anschluss 19 des unteren Schalters 2 verbunden. Ein zweiter 20 Anschluss des unteren Schalters 2 ist über eine dritte Leitung 12 mit einem zweiten Anschluss 25 des Ausgangskondensators 8 verbunden. Ein zweiter Anschluss 29 der Induktivität 5 ist über eine vierte Leitung 10 mit einem ersten Anschluss 28 der Wechselspannungsquelle 9 verbunden. Ein erster Anschluss 24 des dritten Schalters 3 ist ebenfalls über die erste Leitung 13 mit dem ersten Anschluss 26 des Ausgangskondensators 8 verbunden. Ein zweiter Anschluss 27 der Wechselspannungsquelle 9 ist über eine vierte Leitung 11 mit einem zweiten Anschluss 23 des dritten Schalters 3 und mit einem ersten Anschluss 22 des vierten Schalters 4 verbunden. Ein zweiter Anschluss 21 des vierten Schalters ist ebenfalls über die zweite Leitung 12 mit dem zweiten Anschluss 25 des Ausgangskondensators 8 verbunden. An die erste Leitung 13 ist ein positiver Anschluss 14 und an die dritte Leitung 12 ein negativer Anschluss 15 einer Last oder allgemein einer Gleichspannungsquelle angeschlossen. Die vier Schalter 1, 2, 3, 4 bilden also eine Brückenschaltung mit Gleichspannungsanschlüssen und Wechselspannungsanschlüssen. The upper switch 1 is connected to a first terminal 17 via a first line 13 to a first terminal 26 of an output capacitor 8 and to a second terminal 18 via a second line 16 to a first terminal 30 of the inductance 5 and to a first terminal 19 of the lower switch 2 connected. A second terminal of the lower switch 2 is connected via a third line 12 to a second terminal 25 of the output capacitor 8. A second terminal 29 of the inductance 5 is connected via a fourth line 10 to a first terminal 28 of the AC voltage source 9. A first terminal 24 of the third switch 3 is likewise connected via the first line 13 to the first terminal 26 of the output capacitor 8. A second terminal 27 of the AC voltage source 9 is connected via a fourth line 11 to a second terminal 23 of the third switch 3 and to a first terminal 22 of the fourth switch 4. A second terminal 21 of the fourth switch is also connected via the second line 12 to the second terminal 25 of the output capacitor 8. A positive terminal 14 is connected to the first line 13, and a negative terminal 15 of a load or, in general, a DC voltage source is connected to the third line 12. The four switches 1, 2, 3, 4 thus form a bridge circuit with DC voltage connections and AC voltage connections.

[0021] Zur Beschreibung der Steuerung der vier Schalter 1–4 wird die dritte Leitung 12 als Bezugspotential gewählt und es wird angenommen, dass der erste Anschluss 28 der Wechselspannungsquelle ein positives Potential gegenüber dem zweiten Anschluss 27 hat. To describe the control of the four switches 1-4, the third line 12 is selected as a reference potential and it is assumed that the first terminal 28 of the AC voltage source has a positive potential relative to the second terminal 27.

[0022] Der erste Brückenzweig, aufweisend den oberen Schalter 1 und den unteren Schalter 2, schaltet mit einer Frequenz oberhalb der Grundperiode der Wechselspannungsquelle 9, und der zweite Brückenzweig, aufweisend den dritten 3 und den vierten 4 Schalter, schaltet mit der Frequenz, mit welcher die Wechselspannungsquelle 9 das Vorzeichen wechselt. Dabei ist in einem Brückenzweig jeweils entweder kein Schalter oder genau ein Schalter geschlossen, nie jedoch beide Schalter auf einmal. In dem betrachteten Fall ist der vierte Schalter 4 die gesamte Zeit, solange der erste Anschluss 28 der Wechselspannungsquelle positives Potential gegenüber dem zweiten Anschluss 27 der Wechselspannungsquelle hat. geschlossen, d.h. der erste 22 und der zweite 21 Anschluss des vierten Schalters 4 sind elektrisch miteinander verbunden und der dritte Schalter ist geöffnet, d.h. der erste 24 und der zweite 23 Anschluss des dritten Schalters 4 sind elektrisch nicht miteinander verbunden. Der Ausgangskondensator 8 ist auf die Ausgangsspannung UDCaufgeladen, wobei der erste Anschluss 26 ein positives Potential gegenüber dem zweiten Anschluss 25 des Kondensators hat und die Spannung UDCgrösser ist als die Amplitude der Wechselspannung der Wechselspannungsquelle 9. The first bridge branch, comprising the upper switch 1 and the lower switch 2, switches at a frequency above the fundamental period of the AC voltage source 9, and the second bridge branch, comprising the third 3 and the fourth 4 switches, switches with the frequency which the AC voltage source 9 changes the sign. In this case, either no switch or exactly one switch is closed in a bridge branch, but never both switches at once. In the considered case, the fourth switch 4 is the entire time as long as the first terminal 28 of the AC voltage source has positive potential with respect to the second terminal 27 of the AC voltage source. closed, i. the first 22 and second 21 terminals of the fourth switch 4 are electrically connected together and the third switch is open, i. the first 24 and second 23 terminals of the third switch 4 are not electrically connected to each other. The output capacitor 8 is charged to the output voltage UDC, the first terminal 26 having a positive potential with respect to the second terminal 25 of the capacitor, and the voltage UDC being greater than the amplitude of the AC voltage of the AC voltage source 9.

[0023] In Fig. 2 ist der Verlauf des Stromes IL5in der Induktivität 5 in Richtung vom zweiten Anschluss 29 zum ersten Anschluss 30 der Induktivität und der Verlauf der Spannung US2über dem unteren Schalter 2 mit Bezugsrichtung vom ersten Anschluss 19 zum zweiten Anschluss 20 des unteren Schalters 2 dargestellt, wobei die beiden horizontalen Achsen die Zeitachsen darstellen und die vertikalen Achsen die Amplitudenwerte angeben. Zu Beginn der Taktperiode t0wird der untere Schalter 2 geschlossen, d.h. die positive Spannung der Wechselspannungsquelle 9 fällt über der Induktivität 5 ab und der Strom in der Induktivität 5 beginnt zu steigen. Bei Erreichen eines vorgegebenen Stromwertes I1bzw. nach einer festen Zeit T1wird der untere Schalter 2 geöffnet und der Strom, welcher durch die Induktivität 5 eingeprägt wird, lädt die zweite parasitäre Kapazität 7 auf und entlädt die erste parasitäre Kapazität 6, so dass die Spannung über dem unteren Schalter 2 zu steigen beginnt. Sobald die Spannung über dem unteren Schalter 2 gleich der Ausgangsspannung UDCist, d.h. die Spannung über dem oberen Schalter 1 ist gleich null, wird der obere Schalter 1 eingeschaltet. Dabei ist der Stromwert I1so zu wählen, dass die gespeicherte Energie in Induktivität 5 ausreicht, um den ersten 6 und die zweite 7 parasitäre Kapazität umzuladen, d.h. dass die Spannung über dem oberen Schalter 1 zumindest annähernd null wird. Mit der sich einstellenden negativen Spannung an der Induktivität 5, d.h. der erste Anschluss 30 der Induktivität hat ein höheres Potential als der zweite Anschluss 29, nimmt der Strom in der Induktivität ab. Ab dem Zeitpunkt t3wird der Strom in der Induktivität 5 negativ und die Zeitdauer T2beginnt. Sobald der Strom einen gewissen Wert I2erreicht, bzw. nach Ablaufen der Zeit T2, wird der obere Schalter 1 zum Zeitpunkt t4geöffnet und der Strom in der Induktivität 5 entlädt die erste 6 und lädt die zweite 7 parasitäre Kapazität. Dabei wird vorzugsweise die Zeitdauer T2so gewählt, dass durch das Entladen der ersten 6 und der zweiten 7 parasitären Kapazität die Spannung über dem unteren Schalter 2 null wird, so dass der untere Schalter 2 zum Zeitpunkt t5spannungslos einschalten kann. Mit der positiven Spannung über der Induktivität 5 nimmt der Strom wieder zu und erreicht zum Zeitpunkt t6den Wert null. Die Periode TPdes beschriebenen Zyklus dauert dabei vom Zeitpunkt t0bis zum Zeitpunkt t6. 2, the profile of the current IL5 in the inductor 5 in the direction from the second terminal 29 to the first terminal 30 of the inductance and the course of the voltage US2 across the lower switch 2 with reference direction from the first terminal 19 to the second terminal 20 of the lower Switch 2 illustrated, wherein the two horizontal axes represent the time axes and the vertical axes indicate the amplitude values. At the beginning of the clock period t0, the lower switch 2 is closed, i. the positive voltage of the AC voltage source 9 drops across the inductor 5 and the current in the inductor 5 starts to increase. Upon reaching a predetermined current value I1bzw. after a fixed time T1, the lower switch 2 is opened and the current impressed by the inductor 5 charges the second parasitic capacitance 7 and discharges the first parasitic capacitance 6 so that the voltage across the lower switch 2 starts to increase. As soon as the voltage across the lower switch 2 equals the output voltage UDC, i. the voltage across the upper switch 1 is equal to zero, the upper switch 1 is turned on. In this case, the current value I1 should be chosen so that the stored energy in inductance 5 is sufficient to recharge the first 6 and the second 7 parasitic capacitance, i. the voltage across the upper switch 1 becomes at least approximately zero. With the resulting negative voltage on the inductor 5, i. the first terminal 30 of the inductor has a higher potential than the second terminal 29, the current in the inductance decreases. From the time t3, the current in the inductance 5 is negative and the duration T2 begins. As soon as the current reaches a certain value I2 or after expiration of the time T2, the upper switch 1 is opened at the time t4 and the current in the inductance 5 discharges the first 6 and charges the second 7 parasitic capacitance. In this case, the time duration T2so is preferably chosen such that the voltage across the lower switch 2 becomes zero as a result of the discharging of the first 6 and the second parasitic capacitance, so that the lower switch 2 can switch on at the instant t5 without voltage. With the positive voltage across the inductance 5, the current increases again and reaches the value zero at the time t6. The period TP of the described cycle lasts from the time t0 to the time t6.

[0024] Im Falle einer negativen Spannung der Wechselspannungsquelle 9, d.h. das Potential des ersten Anschlusses 28 der Wechselspannungsquelle 9 ist negativ in Bezug auf den zweiten Schluss 27, ist der dritte Schalter 3 geschlossen und der vierte Schalter 4 geöffnet, und der obere Schalter 1 und der untere Schalter 2 vertauschen in der vorangegangenen Beschreibung der Funktionsweise ihre Rolle. Weiterhin invertiert sich der Strom in der Induktivität 5. In the case of a negative voltage of the AC voltage source 9, i. the potential of the first terminal 28 of the AC voltage source 9 is negative with respect to the second terminal 27, the third switch 3 is closed and the fourth switch 4 is open, and the upper switch 1 and the lower switch 2 interchange in the foregoing description of the operation Role. Furthermore, the current in the inductance 5 inverts.

[0025] Eine Eigenschaft des Steuerverfahrens ist dabei, dass zum einen der obere Schalter 1 und der untere Schalter 2 spannungslos ein- und ausschalten und dass in der Periode TPder Strom in der Induktivität 5 einen vorgegebenen Mittelwert einhält. Für das spannungslose Einschalten des unteren Schalters 2 zum Zeitpunkt t2muss die Periode T1eine gewisse Mindestdauer haben, welche vom Verhältnis der Ausgangsspannung UDCzur Spannung der Wechselspannungsquelle 9 abhängt. Für das spannungslose Einschalten des oberen Schalters 1 zum Zeitpunkt t5muss die Periode T2eine gewisse Mindestdauer haben, welche vom Verhältnis der Ausgangsspannung UDCzur Spannung der Wechselspannungsquelle 9 abhängt. In Fig. 7 ist beispielhaft der Verlauf der Mindestwerte T1minfür T1und T2minfür T2für eine halbe Periode einer sinusförmigen Wechselspannung der Wechselspannungsquelle 9 dargestellt. Mit den Mindestdauern für T1und T2ergibt sich eine minimale Dauer für TP, welche vom Verhältnis der Ausgangsspannung UDCzur Spannung der Wechselspannungsquelle 9 und den Bauteilwerten abhängt. Diese Mindestdauer für TPergibt sich als Summe der Mindestdauern von T1und T2. Nun ist es möglich, die Perioden T1und T2grösser als die Mindestdauern zu wählen und damit die Periode TPzu verlängern. Dies kann zum einen genutzt werden, um den Mittelwert des Stromes durch die Induktivität 5 einzustellen, so dass dieser einer Sollgrösse, z.B. einer Sinusform bei einem Gleichrichter, folgt, oder es ist möglich, die Länge der Periode TPzu verändern, ohne dass der Mittelwert IMWdes Stromes durch die Induktivität 5 verändert wird. Dies kann für die Synchronisation von parallel geschalteten Zweigen genutzt werden, wie im folgenden Abschnitt erläutert wird. In Fig. 8 ist für einen angenommenen Betriebspunkt beispielhaft die Abhängigkeit der beiden Zeiten T1und T2von der Periode TPfür einen konstanten Strommittelwert dargestellt. A characteristic of the control method is that, on the one hand, the upper switch 1 and the lower switch 2 turn on and off without voltage and that in the period TP, the current in the inductance 5 maintains a predetermined mean value. For the voltage-free switching on of the lower switch 2 at the time t2, the period T1 must have a certain minimum duration, which depends on the ratio of the output voltage UDC to the voltage of the AC voltage source 9. For the voltage-free switching on of the upper switch 1 at the time t5, the period T2 must have a certain minimum duration, which depends on the ratio of the output voltage UDC to the voltage of the AC voltage source 9. FIG. 7 shows by way of example the course of the minimum values T1min for T1 and T2minfor T2 for half a period of a sinusoidal alternating voltage of the AC voltage source 9. With the minimum durations for T1 and T2, there is a minimum duration for TP, which depends on the ratio of the output voltage UDC to the voltage of the AC voltage source 9 and the component values. This minimum duration for TP will be the sum of the minimum durations of T1 and T2. Now it is possible to select the periods T1 and T2 greater than the minimum durations and thus extend the period TP. This can be used, on the one hand, to set the mean value of the current through the inductance 5, so that it is a set value, e.g. a sinusoidal form in a rectifier, or it is possible to change the length of the period TP without changing the mean value IMW of the current through the inductance 5. This can be used to synchronize branches in parallel, as explained in the following section. In Fig. 8, for an assumed operating point, the dependence of the two times T1 and T2 on the period TP for a constant average current is exemplified.

[0026] Weiterhin kann bei einem festen Mittelwert des Stromes durch die Induktivität 5 und bei spannungslosem Schalten des oberen Schalters 1 und des unteren Schalters 2 die Periodendauer TPdurch Vergrössern von T1und T2verlängert werden. Dies kann mit einem Aufbau nach Fig. 3 geschehen. Darin liegt zusätzlich zur den bereits beschriebenen Schaltungselementen ein weiterer schnell schaltender Zweig vor, mit einem fünften 36 und einem sechsten Schalter 40, mit zugeordneten weiteren parasitären Kapazitäten 38, 42, zur Verbindung der Gleichspannungsanschlüsse mit einem Brückenmittelpunkt, welcher über eine zweite Induktivität 33 an die Wechselspannungsquelle 9 angeschlossen ist. Dabei werden die Ströme in der ersten Induktivität 5 und der zweiten Induktivität 33 über die beiden schnell schaltenden Zweige synchronisiert geschaltet. Durch das Synchronisieren der Ströme kann nach bekannter Art der Stromrippel in der Wechselspannungsquelle verkleinert werden. Neuartig hierbei ist, dass die beiden schnell schaltenden Zweige einen gemeinsamen langsamen Zweig bestehend aus dem dritten 3 und dem vierten 4 Schalter als Rückleiter haben. Furthermore, at a fixed average value of the current through the inductance 5 and when energized switching of the upper switch 1 and the lower switch 2, the period TP can be extended by increasing T1 and T2. This can be done with a structure of FIG. 3. Therein, in addition to the circuit elements already described, there is another fast-switching branch, with a fifth 36 and a sixth switch 40, with associated further parasitic capacitances 38, 42, for connecting the DC voltage connections to a bridge center, which is connected to the bridge via a second inductance 33 AC voltage source 9 is connected. The currents in the first inductance 5 and the second inductance 33 are switched synchronized via the two fast-switching branches. By synchronizing the currents can be reduced in a known manner, the current ripple in the AC voltage source. The novelty here is that the two fast-switching branches have a common slow branch consisting of the third 3 and the fourth 4 switch as the return conductor.

[0027] In Fig. 4 ist eine weitere Aufbauform der Schaltung dargestellt, in welcher sich antiparallel bei einem oder mehreren Schaltern eine Diode, als Teil des Schalters, befindet. Dabei sind die Kathode einer antiparallelen Diode 43 des oberen Schalters 1 und die Kathode einer antiparallelen Diode 45 des dritten Schalters 3 an der ersten Leitung 1, welche mit dem ersten, positiven Anschluss 26 des Ausgangskondensators 8 verbunden ist, angeschlossen. Die Anode einer antiparallelen Diode 44 des unteren Schalters 2 und einer antiparallelen Diode 46 des vierten Schalters 4 sind mit der dritten Leitung 12 verbunden, welche an dem negativen, zweiten Anschluss 25 des Ausgangskondensators 8 angeschlossen ist. Mit den antiparallelen Dioden wird erreicht, dass die Schalter nicht geschlossen sind, wenn der Strom durch den Schalter in Richtung vom jeweiligen zweiten Anschluss 18, 20, 21, 23 zum jeweiligen ersten Anschluss 17, 19, 22, 24 fliesst. Die Funktionsweise der Steuerung ändert sich dadurch nicht. In Fig. 4 shows a further structure of the circuit is shown, in which anti-parallel at one or more switches, a diode, as part of the switch, is located. In this case, the cathode of an antiparallel diode 43 of the upper switch 1 and the cathode of an antiparallel diode 45 of the third switch 3 to the first line 1, which is connected to the first, positive terminal 26 of the output capacitor 8, connected. The anode of an antiparallel diode 44 of the lower switch 2 and an antiparallel diode 46 of the fourth switch 4 are connected to the third line 12, which is connected to the negative, second terminal 25 of the output capacitor 8. With the anti-parallel diodes is achieved that the switches are not closed when the current flows through the switch in the direction of the respective second terminal 18, 20, 21, 23 to the respective first terminal 17, 19, 22, 24. The operation of the controller does not change.

[0028] Anstatt der Wechselspannungsquelle 9 kann auch eine DC-Spannungsquelle 47, wie in Fig. 5 dargestellt ist, verwendet werden. Dabei können der dritte 3 und der vierte 4 Schalter entfallen und ein negativer Anschluss 49 der DC-Spannungsquelle 47 wird mit der dritten Leitung 12, d.h. dem negativen Anschluss 15 der Last, verbunden. Die Amplitude der DC-Spannungsquelle 47 muss dabei wiederum kleiner sein als die Spannung des Ausgangskondensators 8. Die Funktionsweise der Steuerung ist prinzipiell genauso, wie wenn die Wechselspannungsquelle 9 eine positive Spannung hat. Instead of the AC voltage source 9, a DC voltage source 47, as shown in Fig. 5, can be used. In this case, the third 3 and the fourth 4 switch can be omitted and a negative terminal 49 of the DC voltage source 47 is connected to the third line 12, i. the negative terminal 15 of the load connected. The amplitude of the DC voltage source 47 must again be smaller than the voltage of the output capacitor 8. The operation of the controller is basically the same as when the AC voltage source 9 has a positive voltage.

[0029] Neben dem Betrieb der Schaltung nach Fig. 1 als Gleichrichter kann die Schaltung auch als Wechselrichter eingesetzt werden, d.h. der mittlere Leistungsfluss findet vom Ausgangskondensator 8 zur Wechselspannungsquelle 9 oder zur DC-Spannungsquelle 47 statt. Dazu muss bei einer positiven Spannung der Wechselspannungsquelle 9 ein negativer Mittelwert des Stromes durch die Induktivität 5 eingeprägt werden, d.h. der Strom muss im Mittel von dem ersten Anschluss 30 der Induktivität zum zweiten Anschluss 29 fliessen. Dies kann leicht durch Vertauschen der Funktionen des oberen Schalters 1 und des unteren Schalters 2 erreicht werden. Dies bedeutet, dass zu Beginn der Periode TPzuerst der obere Schalter 1 geschlossen wird und in der Induktivität 5 ein negativer Strom aufgebaut wird. Am Ende der Periode T2wird der obere Schalter 1 geöffnet und der Strom in der Induktivität 5 lädt die erste 6 und die zweite 7 parasitäre Kapazität um, so dass die Spannung über dem unteren Schalter 2 kleiner wird. Sobald die Spannung über dem unteren Schalter 2 zum Zeitpunkt t2gleich null wird, wird der untere Schalter 2 eingeschaltet. Nun baut sich der Strom in der Induktivität 5 ab und wird zum Zeitpunkt t3gleich null. Anschliessend steigt der Strom in der Induktivität 5 während der Periode T2wieder an und zum Zeitpunkt t4wird der untere Schalter 2 geöffnet, so dass der Strom in der Induktivität 5 wiederum die erste 6 und die zweite 7 parasitäre Kapazität umlädt. Sobald die Spannung über dem oberen Schalter 1 gleich null ist, wieder dieser zum Zeitpunkt t5geschlossen. Die Periode TPendet wiederum zum Zeitpunkt t6. Mit dem beschriebenen Steuerverfahren ist es wiederum möglich, ein Schalten des oberen Schalters 1 und unteren Schalters 2 bei null Spannung und ein Einstellen des Mittelwertes IMWdes Stromes in der Induktivität 5 und damit des Leistungsflusses zu erreichen. In addition to the operation of the circuit of Fig. 1 as a rectifier, the circuit can also be used as an inverter, i. E. the average power flow takes place from the output capacitor 8 to the AC voltage source 9 or to the DC voltage source 47. For this purpose, at a positive voltage of the AC voltage source 9, a negative average value of the current through the inductor 5 must be impressed, i. the current must flow on average from the first terminal 30 of the inductance to the second terminal 29. This can be easily achieved by interchanging the functions of the upper switch 1 and the lower switch 2. This means that at the beginning of the period TP, the upper switch 1 is closed first and a negative current is built up in the inductance 5. At the end of the period T2, the upper switch 1 is opened and the current in the inductor 5 recharges the first 6 and the second 7 parasitic capacitances so that the voltage across the lower switch 2 becomes smaller. As soon as the voltage across the lower switch 2 becomes zero at time t2, the lower switch 2 is turned on. Now the current in the inductance 5 decreases and becomes zero at time t3. Subsequently, the current in the inductance 5 rises again during the period T2 and at the time t4 the lower switch 2 is opened so that the current in the inductance 5 in turn recharges the first 6 and the second 7 parasitic capacitances. Once the voltage across the upper switch 1 is zero, it is again closed at time t5. The period TP ends again at the time t6. With the described control method, it is again possible to achieve switching of the upper switch 1 and lower switch 2 at zero voltage and setting the mean value IMW of the current in the inductance 5 and thus of the power flow.

[0030] Eine Ausführungsform der Schalter besteht dabei vorzugsweise aus MOSFETs, kann jedoch auch mit JFETs, IGBTs oder anderen abschaltbaren Halbleitern realisiert werden. An embodiment of the switch is preferably made of MOSFETs, but can also be implemented with JFETs, IGBTs or other turn-off semiconductors.

Claims

A method for driving an active converter circuit, wherein the active converter circuit comprises a bridge circuit having at least a first bridge branch, wherein an upper switch (1) of the first bridge branch is connected between a positive terminal (14) and a branch center, and a lower switch ( 2) of the first bridge branch is connected between a negative terminal (15) and the branch center, and an inductance (5) is connected between the branch center and a first input terminal (28, 48), and a second input terminal (27, 49) is connected to positive or negative terminal (14, 15) or connected to a connected further terminal of the converter circuit, wherein the upper switch (1) has a first parasitic capacitance (6) and the lower switch (2) has a second parasitic capacitance (7) , characterized in that repeated in the process, with a period TP periodically By switching on a second of the two switches of the bridge branch, the other or first switch being switched off, during which a current is established through the inductance (5) during a first time T1, - Then the second switch is turned off, the first switch remains off, and the parasitic capacitances (6, 7) are transposed by a current impressed by the inductor (5) current until the voltage across the first switch is at least approximately zero, Wherein the first time duration T1 is chosen to be at least as long that the energy stored in the inductance is sufficient for the transfer of the parasitic capacitances (6, 7), - And wherein then the first switch is turned on and the current through the inductance (5) degrades, and after a zero crossing of the current during a second period T2einA current in the opposite direction through the inductance (5) builds, The first switch is switched off, the second switch remaining switched off and the parasitic capacitances (6, 7) being reversely reversed by the current impressed by the inductance (5) until the voltage across the second switch becomes at least approximately zero, - Wherein the second time T2 is chosen at least as long that the energy stored in the inductance sufficient for reloading the parasitic capacitances (6, 7).

2. The method according to claim 1, wherein the first and / or the second time period are extended, in accordance with a predetermined average current value or for controlling a power flow through the converter circuit.

3. The method according to claim 2, wherein an average value of the current IMW is set by the inductance (5) by varying the first time duration T1, the second time duration T2 being greater than / equal to the minimum value and the current average value IMW being unchanged by the mean value increase of T1 and T2 starting from a minimum value TPmin can be increased.

4. The method according to claim 2 or 3, wherein the converter circuit has at least one second bridge branch whose branch center is connected via a second inductance (33) to the first input terminal (28, 48). and the at least one second bridge branch is driven in the same manner as the first bridge branch, wherein the currents through the first and second inductors (5, 33) are offset in time from each other to minimize a sum ripple at the first input terminal (28, 48).

5. The method according to any one of the preceding claims, wherein the switched further terminal of the converter circuit is a branch center of another, slowly connected bridge branch, and the first input terminal (28, 48) and the second input terminal (27, 49) are connected to an AC voltage and wherein the slowly switched bridge branch switches at the same frequency with which the alternating voltage changes the sign.

6. Active conversion circuit, wherein the active converter circuit comprises a bridge circuit having at least a first bridge branch, wherein an upper switch (1) of the first bridge branch between a positive terminal (14) and a branch center is connected, and a lower switch (2) of the first Bridge branch is connected between a negative terminal (15) and the branch center and an inductance (5) is connected between the branch center and a first input terminal (28, 48) and a second input terminal (27, 49) is connected to the positive or the negative terminal (27). 14, 15) or connected to a connected further terminal of the converter circuit, wherein the upper switch (1) has a first parasitic capacitance (6) and the lower switch (2) has a second parasitic capacitance (7), characterized in that the Converter circuit comprises a control device for controlling the switch of the converter circuit, which for Ausf Forming the method according to one of the preceding claims is formed.

7. Active converter circuit according to claim 6, wherein the converter circuit has at least one second bridge branch, the branch center is connected via a second inductance (33) to the first input terminal (28, 48) and the control device is formed, the at least one second bridge branch in the same How to drive the first bridge branch while the currents through the first and the second inductance (5, 33) offset from each other in time to minimize a summation ripple at the first input terminal (28, 48) to produce.

8. Active converter circuit according to claim 6 or 7, wherein the switched further terminal of the converter circuit is a branch center of another, slowly connected bridge branch and the first input terminal (28, 48) and the second input terminal (27, 49) are connected to an AC voltage and the control device is designed to switch the slowly switched bridge branch with the same frequency with which the alternating voltage changes the sign.