WO2022059294A1 - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
WO2022059294A1
WO2022059294A1 PCT/JP2021/024971 JP2021024971W WO2022059294A1 WO 2022059294 A1 WO2022059294 A1 WO 2022059294A1 JP 2021024971 W JP2021024971 W JP 2021024971W WO 2022059294 A1 WO2022059294 A1 WO 2022059294A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
switching
pattern
state
control circuit
Prior art date
Application number
PCT/JP2021/024971
Other languages
French (fr)
Japanese (ja)
Inventor
翔吾 廣田
賢治 花村
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2022059294A1 publication Critical patent/WO2022059294A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Provided is a dual active bridge (DAB) converter wherein when power is stepped up from a first DC unit to a second DC unit and transmitted , the first DC unit and a primary winding n1 of an isolation transformer TR1 in a first bridge circuit 11 are electrically connected at times other than the dead time. A second bridge circuit 12 has a first period in which both ends of a secondary winding n2 of an isolation transformer TR1 are short-circuited in the second bridge circuit 12 and a second period in which the secondary winding n2 of the isolation transformer TR1 and the second DC unit are electrically connected. In a period during which the power is stepped up from the first DC unit to the second DC unit and transmitted , the control circuit 13 controls at least one switching element amongfifth switching element Q5 through eighth switching element Q8 to be in an ON state.

Description

電力変換装置Power converter
　本開示は、直流電力を別の電圧の直流電力に変換する電力変換装置に関する。 The present disclosure relates to a power conversion device that converts DC power into DC power of another voltage.
　太陽光発電システムやＶ２Ｈ（Vehicle to Home）システムに使用されるパワーコンディショナは、高効率な電力変換が求められる。Ｖ２Ｈシステムは、ＥＶ／ＰＨＥＶに搭載された蓄電池と、家庭内の電源／負荷との間で充放電することができる。例えば、家庭用の太陽光発電システムで発電した電力をＥＶ／ＰＨＥＶに充電することができる。また、ＥＶ／ＰＨＥＶに搭載された蓄電池を、家庭内の負荷のピークシフトやバックアップ用途に利用することができる。Ｖ２Ｈシステムで使用されるＤＣ／ＤＣコンバータには高効率であることに加え、広範囲の電圧レンジと絶縁型であることが求められる。これらの要求を満たすＤＣ／ＤＣコンバータの一つに、ＤＡＢ(Dual Active Bridge)コンバータがある。 Highly efficient power conversion is required for power conditioners used in solar power generation systems and V2H (Vehicle to Home) systems. The V2H system can be charged and discharged between the storage battery mounted on the EV / PHEV and the power source / load in the home. For example, the electric power generated by a household photovoltaic power generation system can be charged into an EV / PHEV. Further, the storage battery mounted on the EV / PHEV can be used for peak shift of the load in the home and backup application. In addition to high efficiency, DC / DC converters used in V2H systems are required to have a wide voltage range and isolation. One of the DC / DC converters satisfying these requirements is a DAB (Dual Active Bridge) converter.
　ＤＡＢコンバータは一般的に、低出力時のハードスイッチングによる損失の増加、電力伝送には関係ない無効電流が流れることによる損失の増加が課題としてあげられる。当該課題の対策として、４つのスイッチング素子で構成されるブリッジ回路のどちらか一方のレグに入力されるＰＷＭ信号を全オフし、位相シフトを用いた方式が提案されている（例えば、特許文献１参照）。当該方式ではこれらの課題を解決することが可能であるが、デッドタイム中に電流が、スイッチング素子の逆並列ダイオードを流れるタイミングが存在し、効率改善の余地がある。 DAB converters generally have problems such as an increase in loss due to hard switching at low output and an increase in loss due to the flow of reactive current that is not related to power transmission. As a countermeasure to this problem, a method has been proposed in which a PWM signal input to one of the legs of a bridge circuit composed of four switching elements is completely turned off and a phase shift is used (for example, Patent Document 1). reference). Although it is possible to solve these problems with this method, there is a timing in which the current flows through the antiparallel diode of the switching element during the dead time, and there is room for efficiency improvement.
国際公開第１６／１２５３７４号International Publication No. 16/125374
　本開示はこうした状況に鑑みなされたものであり、その目的は、高効率な絶縁型のＤＣ／ＤＣコンバータを提供することにある。 The present disclosure has been made in view of these circumstances, and an object thereof is to provide a highly efficient isolated DC / DC converter.
　上記課題を解決するために、本開示のある態様の電力変換装置は、第１スイッチング素子と第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子と第４スイッチング素子が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部に並列接続される第１ブリッジ回路と、第５スイッチング素子と第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子と第８スイッチング素子が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部に並列接続される第２ブリッジ回路と、前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、前記第１ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第１インダクタンスと、前記第２ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第２インダクタンスと、前記第１スイッチング素子－前記第８スイッチング素子を制御する制御回路と、を備える。前記第１スイッチング素子－前記第８スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、前記第１スイッチング素子－前記第８スイッチング素子のそれぞれに、並列に容量が接続または形成されており、前記第１直流部から前記第２直流部へ昇圧して電力を伝送する場合、前記第１ブリッジ回路は、デッドタイムを除き、前記第１直流部と前記絶縁トランスの一次巻線が導通し、前記第２ブリッジ回路は、前記絶縁トランスの二次巻線の両端が前記第２ブリッジ回路内で短絡する第１の期間と、前記絶縁トランスの二次巻線と前記第２直流部が導通する第２の期間を含む。前記制御回路は、前記第１直流部から前記第２直流部へ昇圧して電力を伝送する期間において、前記第５スイッチング素子－前記第８スイッチング素子の少なくとも一つをオン状態に制御する。 In order to solve the above problems, in the power conversion device of the present disclosure, the first leg in which the first switching element and the second switching element are connected in series, and the third switching element and the fourth switching element are connected in series. A first bridge circuit having the second leg and the first leg and the second leg connected in parallel to the first DC unit, and a third switching element and a sixth switching element connected in series. A second bridge circuit having a leg, a fourth leg in which a seventh switching element and an eighth switching element are connected in series, and the third leg and the fourth leg connected in parallel to a second DC unit, and the above-mentioned An isolation transformer connected between the first bridge circuit and the second bridge circuit, a first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer, and the first. It includes a second inductance connected or formed in series between a two-bridge circuit and a secondary winding of the isolation transformer, and a control circuit for controlling the first switching element-the eighth switching element. A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element, and a capacitance is connected or formed in parallel to each of the first switching element and the eighth switching element. In the case of boosting the voltage from the first DC section to the second DC section and transmitting power, the first bridge circuit has the first DC section and the primary winding of the isolation transformer except for the dead time. In the second bridge circuit, the second bridge circuit has a first period in which both ends of the secondary winding of the isolation transformer are short-circuited in the second bridge circuit, and the secondary winding of the isolation transformer and the second DC unit. Includes a second period of conduction. The control circuit controls at least one of the fifth switching element and the eighth switching element to be in the ON state during a period in which the voltage is boosted from the first DC unit to the second DC unit and power is transmitted.
　本開示によれば、高効率な絶縁型のＤＣ／ＤＣコンバータを実現できる。 According to the present disclosure, a highly efficient isolated DC / DC converter can be realized.
実施の形態に係る電力変換装置の構成を説明するための図である。It is a figure for demonstrating the configuration of the power conversion apparatus which concerns on embodiment. 図２（ａ）－（ｃ）は、電力変換装置の比較例に係る動作を説明するための図である。2 (a)-(c) are diagrams for explaining the operation according to the comparative example of the power conversion device. 実施例（降圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング１を示す図である。It is a figure which shows the switching timing 1 of the 1st switching element-the 8th switching element which concerns on Example (step-down mode). 図４（ａ）－（ｄ）は、電力変換装置の実施例（降圧モード）に係る動作を説明するための図である（その１）。4 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device (No. 1). 図５（ａ）－（ｄ）は、電力変換装置の実施例（降圧モード）に係る動作を説明するための図である（その２）。5 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device (No. 2). 図６（ａ）－（ｂ）は、ダイオードのリカバリ損失発生のメカニズムを説明するための図である。6 (a)-(b) are diagrams for explaining the mechanism of diode recovery loss generation. 実施例（降圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング２を示す図である。It is a figure which shows the switching timing 2 of the 1st switching element-8th switching element which concerns on Example (step-down mode). 変形例１に係る電力変換装置の構成を説明するための図である。It is a figure for demonstrating the structure of the power conversion apparatus which concerns on modification 1. FIG. 変形例１（降圧モード）に係る、第１スイッチング素子－第４スイッチング素子のスイッチングタイミングを示す図である。It is a figure which shows the switching timing of the 1st switching element-4th switching element which concerns on modification 1 (step-down mode). 実施例（昇圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング１を示す図である。It is a figure which shows the switching timing 1 of the 1st switching element-the 8th switching element which concerns on an Example (boosting mode). 図１１（ａ）－（ｃ）は、電力変換装置の実施例（昇圧モード）に係る動作を説明するための図である（その１）。11 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device (No. 1). 図１２（ａ）－（ｃ）は、電力変換装置の実施例（昇圧モード）に係る動作を説明するための図である（その２）。12 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device (No. 2). 比較例（昇圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミングを示す図である。It is a figure which shows the switching timing of the 1st switching element-the 8th switching element which concerns on a comparative example (boosting mode). 図１４（ａ）－（ｂ）は、電力変換装置の比較例（昇圧モード）に係る、二次側デッドタイムＴｄ’’の状態を説明するための図である。14 (a)-(b) are diagrams for explaining a state of the secondary side dead time Td ″ according to a comparative example (boost mode) of the power conversion device. 実施例（昇圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング２を示す図である。It is a figure which shows the switching timing 2 of the 1st switching element-the 8th switching element which concerns on an Example (boosting mode).
　図１は、実施の形態に係る電力変換装置１の構成を説明するための図である。電力変換装置１は絶縁型の双方向ＤＣ／ＤＣコンバータ（ＤＡＢコンバータ）であり、第１直流電源Ｅ１から供給される直流電力を変換して第２直流電源Ｅ２に伝送する。また電力変換装置１は、第２直流電源Ｅ２から供給される直流電力を変換して第１直流電源Ｅ１に伝送する。電力変換装置１は降圧して電力伝送することも、昇圧して電力伝送することも可能である。 FIG. 1 is a diagram for explaining the configuration of the power conversion device 1 according to the embodiment. The power conversion device 1 is an isolated bidirectional DC / DC converter (DAB converter), and converts the DC power supplied from the first DC power supply E1 and transmits it to the second DC power supply E2. Further, the power conversion device 1 converts the DC power supplied from the second DC power supply E2 and transmits it to the first DC power supply E1. The power conversion device 1 can be stepped down for power transmission or stepped up for power transmission.
　第１直流電源Ｅ１は例えば、ＥＶに搭載された蓄電池や電気二重層コンデンサ、又は定置型の蓄電池や電気二重層コンデンサが該当する。第２直流電源Ｅ２は例えば、インバータを介して商用電力系統に接続された直流バスが該当する。当該直流バスには、他のＤＣ／ＤＣコンバータを介して他の蓄電池、太陽電池、燃料電池等が接続されていてもよい。 The first DC power supply E1 corresponds to, for example, a storage battery or an electric double layer capacitor mounted on an EV, or a stationary storage battery or an electric double layer capacitor. The second DC power supply E2 corresponds to, for example, a DC bus connected to a commercial power system via an inverter. Other storage batteries, solar cells, fuel cells, and the like may be connected to the DC bus via another DC / DC converter.
　電力変換装置１は、一次側コンデンサＣａ、第１ブリッジ回路１１、第１インダクタンスＬ１、絶縁トランスＴＲ１、第２インダクタンスＬ２、第２ブリッジ回路１２、二次側コンデンサＣｂ及び制御回路１３を備える。 The power conversion device 1 includes a primary side capacitor Ca, a first bridge circuit 11, a first inductance L1, an isolation transformer TR1, a second inductance L2, a second bridge circuit 12, a secondary side capacitor Cb, and a control circuit 13.
　第１直流電源Ｅ１と並列に一次側コンデンサＣａが接続される。第２直流電源Ｅ２と並列に二次側コンデンサＣｂが接続される。一次側コンデンサＣａ及び二次側コンデンサＣｂには例えば、電解コンデンサが使用される。本明細書では、第１直流電源Ｅ１と一次側コンデンサＣａを総称して第１直流部と呼び、第２直流電源Ｅ２と二次側コンデンサＣｂを総称して第２直流部と呼ぶ。 The primary side capacitor Ca is connected in parallel with the first DC power supply E1. The secondary side capacitor Cb is connected in parallel with the second DC power supply E2. For example, an electrolytic capacitor is used for the primary side capacitor Ca and the secondary side capacitor Cb. In the present specification, the first DC power supply E1 and the primary side capacitor Ca are collectively referred to as a first DC unit, and the second DC power supply E2 and the secondary side capacitor Cb are collectively referred to as a second DC unit.
　第１ブリッジ回路１１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列接続された第１レグと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４が直列接続された第２レグが並列接続されて構成されるフルブリッジ回路である。第１ブリッジ回路１１は第１直流部と並列接続され、第１レグの中点と第２レグの中点が、絶縁トランスＴＲ１の一次巻線ｎ１の両端にそれぞれ接続される。第１ブリッジ回路１１は、第１直流部から供給される一次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の一次巻線ｎ１に出力することができる。また第１ブリッジ回路１１は、絶縁トランスＴＲ１の一次巻線ｎ１から供給される交流電圧を直流電圧に変換して、第１直流部に出力することができる。 In the first bridge circuit 11, the first leg in which the first switching element Q1 and the second switching element Q2 are connected in series and the second leg in which the third switching element Q3 and the fourth switching element Q4 are connected in series are connected in parallel. It is a full bridge circuit configured by. The first bridge circuit 11 is connected in parallel with the first DC unit, and the midpoint of the first leg and the midpoint of the second leg are connected to both ends of the primary winding n1 of the isolation transformer TR1, respectively. The first bridge circuit 11 can convert the DC voltage on the primary side supplied from the first DC unit into an AC voltage and output it to the primary winding n1 of the isolation transformer TR1. Further, the first bridge circuit 11 can convert the AC voltage supplied from the primary winding n1 of the isolation transformer TR1 into a DC voltage and output it to the first DC unit.
　第２ブリッジ回路１２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が直列接続された第３レグと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８が直列接続された第４レグが並列接続されて構成されるフルブリッジ回路である。第２ブリッジ回路１２は第２直流部と並列接続され、第３レグの中点と第４レグの中点が、絶縁トランスＴＲ１の二次巻線ｎ２の両端にそれぞれ接続される。第２ブリッジ回路１２は、第２直流部から供給される二次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の二次巻線ｎ２に出力することができる。また第２ブリッジ回路１２は、絶縁トランスＴＲ１の二次巻線ｎ２から供給される交流電圧を直流電圧に変換して、第２直流部に出力することができる。 In the second bridge circuit 12, the third leg in which the fifth switching element Q5 and the sixth switching element Q6 are connected in series and the fourth leg in which the seventh switching element Q7 and the eighth switching element Q8 are connected in series are connected in parallel. It is a full bridge circuit configured by. The second bridge circuit 12 is connected in parallel with the second DC unit, and the midpoint of the third leg and the midpoint of the fourth leg are connected to both ends of the secondary winding n2 of the isolation transformer TR1, respectively. The second bridge circuit 12 can convert the DC voltage on the secondary side supplied from the second DC section into an AC voltage and output it to the secondary winding n2 of the isolation transformer TR1. Further, the second bridge circuit 12 can convert the AC voltage supplied from the secondary winding n2 of the isolation transformer TR1 into a DC voltage and output it to the second DC unit.
　第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に接続または形成される。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１容量Ｃ１－第８容量Ｃ８が並列に接続または形成される。 A first diode D1 to an eighth diode D8 are connected or formed in antiparallel to each of the first switching element Q1 to the eighth switching element Q8. Further, the first capacitance C1 to the eighth capacitance C8 are connected or formed in parallel to the first switching element Q1 to the eighth switching element Q8, respectively.
　第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８には例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用できる。ＩＧＢＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のエミッタ・コレクタ間に外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用する。ＭＯＳＦＥＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間にそれぞれ形成される寄生ダイオードを第１ダイオードＤ１－第８ダイオードＤ８として使用するか、外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続する。 For example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) can be used for the first switching element Q1 to the eighth switching element Q8. When an IGBT is used, an external diode element is connected between the emitter and collector of the first switching element Q1 to the eighth switching element Q8 as the first diode D1 to the eighth diode D8, respectively. Further, an external capacitor may be connected between the collector and the emitter of the first switching element Q1-eighth switching element Q8 as the first capacitance C1-8th capacitance C8, or the first switching element Q1-eighth switching element Q8. The parasitic capacitance formed between the collector and the emitter of the above is used as the first capacitance C1 to the eighth capacitance C8. When a MOSFET is used, the parasitic diode formed between the source and drain of the 1st switching element Q1-8th switching element Q8 is used as the 1st diode D1-8th diode D8, or an external diode element is used. Are connected as the first diode D1-the eighth diode D8, respectively. Further, the parasitic capacitance formed between the source and drain of the first switching element Q1-8th switching element Q8 is used as the first capacitance C1-eighth capacitance C8, or the first switching element Q1-eighth switching element. An external capacitor is connected between the source and drain of Q8 as the first capacitance C1 and the eighth capacitance C8, respectively.
　第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にそれぞれ並列に接続または形成される第１容量Ｃ１－第８容量Ｃ８の容量値は全て対応している。即ち、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のエミッタ・コレクタ間またはソース・ドレイン間の容量値は実質的に等しい。同様に、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にそれぞれ逆並列に接続または形成される第１ダイオードＤ１－第８ダイオードＤ８の抵抗値も全て対応している。このように、第１レグ－第４レグの構成は全て対応しており、製造コストと回路面積の低減に寄与している。また、どのようなスイッチングパターンにも柔軟に対応することができる。 The capacitance values of the first capacitance C1 and the eighth capacitance C8 connected or formed in parallel to the first switching element Q1- and the eighth switching element Q8 correspond to each other. That is, the capacitance values between the emitter and collector of the first switching element Q1 and the eighth switching element Q8 or between the source and drain are substantially the same. Similarly, all the resistance values of the first diode D1-8th diode D8 connected or formed in antiparallel to the first switching element Q1-8th switching element Q8 are also supported. As described above, all the configurations of the first leg to the fourth leg correspond to each other, which contributes to the reduction of the manufacturing cost and the circuit area. Moreover, it is possible to flexibly correspond to any switching pattern.
　絶縁トランスＴＲ１は、第１ブリッジ回路１１の交流端子と第２ブリッジ回路１２の交流端子との間に接続される。絶縁トランスＴＲ１は、一次巻線ｎ１に接続される第１ブリッジ回路１１の出力電圧を、一次巻線ｎ１と二次巻線ｎ２の巻数比に応じて変換し、二次巻線ｎ２に接続される第２ブリッジ回路１２に出力する。また絶縁トランスＴＲ１は、二次巻線ｎ２に接続される第２ブリッジ回路１２の出力電圧を、二次巻線ｎ２と一次巻線ｎ１の巻数比に応じて変換し、一次巻線ｎ１に接続される第１ブリッジ回路１１に出力する。 The isolation transformer TR1 is connected between the AC terminal of the first bridge circuit 11 and the AC terminal of the second bridge circuit 12. The isolation transformer TR1 converts the output voltage of the first bridge circuit 11 connected to the primary winding n1 according to the turns ratio of the primary winding n1 and the secondary winding n2, and is connected to the secondary winding n2. It is output to the second bridge circuit 12. Further, the isolation transformer TR1 converts the output voltage of the second bridge circuit 12 connected to the secondary winding n2 according to the turns ratio of the secondary winding n2 and the primary winding n1, and connects to the primary winding n1. It is output to the first bridge circuit 11.
　第１インダクタンスＬ１は、第１ブリッジ回路１１の交流端子と絶縁トランスＴＲ１の一次巻線ｎ１の間に、直列に接続または形成される。第２インダクタンスＬ２は、第２ブリッジ回路１２の交流端子と絶縁トランスＴＲ１の二次巻線ｎ２の間に、直列に接続または形成される。図１に示す例では、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と絶縁トランスＴＲ１の一次巻線ｎ１との間に接続されたリアクトル素子で構成されている。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と絶縁トランスＴＲ１の二次巻線ｎ２との間に接続されたリアクトル素子で構成されている。 The first inductance L1 is connected or formed in series between the AC terminal of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. The second inductance L2 is connected or formed in series between the AC terminal of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1. In the example shown in FIG. 1, the first inductance L1 is composed of a reactor element connected between the midpoint of the first leg of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. The second inductance L2 is composed of a reactor element connected between the midpoint of the third leg of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1.
　なお、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と、絶縁トランスＴＲ１の一次巻線ｎ１との間に形成される一次巻線ｎ１の漏れインダクタンスで構成されてもよい。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と、絶縁トランスＴＲ１の二次巻線ｎ２との間に形成される二次巻線ｎ２の漏れインダクタンスで構成されてもよい。 The first inductance L1 may be composed of the leakage inductance of the primary winding n1 formed between the midpoint of the first leg of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. .. The second inductance L2 may be composed of the leakage inductance of the secondary winding n2 formed between the midpoint of the third leg of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1. ..
　図１には示していないが、第１直流部の両端電圧を検出する第１電圧センサ、第１直流部に流れる電流を検出する第１電流センサ、第２直流部の両端電圧を検出する第２電圧センサ、及び第２直流部に流れる電流を検出する第２電流センサが設けられ、それぞれの検出値が制御回路１３に出力される。 Although not shown in FIG. 1, a first voltage sensor that detects the voltage across the first DC section, a first current sensor that detects the current flowing through the first DC section, and a second voltage sensor that detects the voltage across the second DC section. A second voltage sensor and a second current sensor for detecting the current flowing through the second DC unit are provided, and their respective detection values are output to the control circuit 13.
　制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のゲート端子に駆動信号（ＰＷＭ（Pulse Width Modulation）信号）を供給することにより、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。制御回路１３の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＡＳＩＣ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。 The control circuit 13 controls the first switching element Q1 to the eighth switching element Q8 by supplying a drive signal (PWM (Pulse Width Modulation) signal) to the gate terminal of the first switching element Q1 to the eighth switching element Q8. do. The configuration of the control circuit 13 can be realized by the collaboration of hardware resources and software resources, or only by hardware resources. Analog devices, microcomputers, DSPs, ROMs, RAMs, ASICs, FPGAs, and other LSIs can be used as hardware resources. Programs such as firmware can be used as software resources.
　制御回路１３は基本制御として以下の制御を実行する。制御回路１３は、第１直流部から第２直流部へ電力伝送する際（第１直流電源Ｅ１から放電する際）、第１電流センサにより検出される電流値（放電電流値）が電流指令値を維持するように、又は第１電圧センサにより検出される電圧値（放電電圧値）が電圧指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。なお、第２電流センサにより検出される二次側の電流値を制御してもよいし、第２電圧センサにより検出される二次側の電圧値を制御してもよい。また制御回路１３は、第２直流部から第１直流部へ電力伝送する際（第１直流電源Ｅ１に充電する際）、第１電流センサにより検出される電流値（充電電流値）が電流指令値を維持するように、又は第１電圧センサにより検出される電圧値（充電電圧値）が電圧指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。なお、第２電流センサにより検出される二次側の電流値を制御してもよいし、第２電圧センサにより検出される二次側の電圧値を制御してもよい。 The control circuit 13 executes the following control as basic control. In the control circuit 13, when power is transmitted from the first DC section to the second DC section (when discharging from the first DC power supply E1), the current value (discharge current value) detected by the first current sensor is the current command value. The first switching element Q1 to the eighth switching element Q8 are controlled so that the voltage value (discharge voltage value) detected by the first voltage sensor maintains the voltage command value. The current value on the secondary side detected by the second current sensor may be controlled, or the voltage value on the secondary side detected by the second voltage sensor may be controlled. Further, in the control circuit 13, when power is transmitted from the second DC unit to the first DC unit (when charging the first DC power supply E1), the current value (charging current value) detected by the first current sensor is a current command. The first switching element Q1 to the eighth switching element Q8 are controlled so as to maintain the value or so that the voltage value (charging voltage value) detected by the first voltage sensor maintains the voltage command value. The current value on the secondary side detected by the second current sensor may be controlled, or the voltage value on the secondary side detected by the second voltage sensor may be controlled.
　このようにＤＡＢコンバータは、一次側と二次側が対称な構成であり、双方向に電力伝送することができる。以下、電力変換装置１の動作を説明する。 In this way, the DAB converter has a symmetrical configuration on the primary side and the secondary side, and can transmit power in both directions. Hereinafter, the operation of the power conversion device 1 will be described.
（比較例）
　図２（ａ）－（ｃ）は、電力変換装置１の比較例に係る動作を説明するための図である。図２（ａ）に示す第１状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオフ状態に制御する。この状態では第１直流電源Ｅ１から第１インダクタンスＬ１に電力が充電され、第２直流電源Ｅ２から第２インダクタンスＬ２に電力が充電される。 (Comparative example)
2 (a)-(c) are diagrams for explaining the operation according to the comparative example of the power conversion device 1. In the first state shown in FIG. 2A, the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, the sixth switching element Q6, and the seventh switching element Q7, and the second switching element Q2. The third switching element Q3, the fifth switching element Q5, and the eighth switching element Q8 are controlled to be in the off state. In this state, the first DC power supply E1 charges the first inductance L1 and the second DC power supply E2 charges the second inductance L2.
　図２（ｂ）に示す第２状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフ状態に制御する。この状態では第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が第２直流電源Ｅ２に伝送される。 In the second state shown in FIG. 2B, the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, the fifth switching element Q5, and the eighth switching element Q8, and the second switching element Q2, The third switching element Q3, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state. In this state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　第３状態（不図示）では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフ状態に制御する。この状態では第１直流電源Ｅ１から第１インダクタンスＬ１に電力が充電され、第２直流電源Ｅ２から第２インダクタンスＬ２に電力が充電される。 In the third state (not shown), the control circuit 13 turns on the second switching element Q2, the third switching element Q3, the fifth switching element Q5, and the eighth switching element Q8, the first switching element Q1, and the fourth switching. The element Q4, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state. In this state, the first DC power supply E1 charges the first inductance L1 and the second DC power supply E2 charges the second inductance L2.
　第４状態（不図示）では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオフ状態に制御する。この状態では第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が第２直流電源Ｅ２に伝送される。 In the fourth state (not shown), the control circuit 13 turns on the second switching element Q2, the third switching element Q3, the sixth switching element Q6, and the seventh switching element Q7, the first switching element Q1, and the fourth switching. The element Q4, the fifth switching element Q5, and the eighth switching element Q8 are controlled to be in the off state. In this state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　当該比較例に係る制御では、第１状態（図２（ａ）参照）と第３状態（不図示）で、第２直流電源Ｅ２の電力が第２インダクタンスＬ２に充電されている。その後の第２状態（図２（ｂ）参照）と第４状態（不図示）で、第２インダクタンスＬ２に蓄積された電力が第２直流電源Ｅ２に放電されている。即ち、二次側において電力伝送に関係ない無効電流が流れている。この無効電流が流れることにより無駄な損失が発生している。 In the control according to the comparative example, the power of the second DC power supply E2 is charged to the second inductance L2 in the first state (see FIG. 2A) and the third state (not shown). In the subsequent second state (see FIG. 2B) and the fourth state (not shown), the electric power stored in the second inductance L2 is discharged to the second DC power supply E2. That is, a reactive current that is not related to power transmission is flowing on the secondary side. Wasteful loss is generated by the flow of this reactive current.
　図２（ｃ）は、図２（ｂ）に示した第２状態において、第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧に対して大きく低下した場合の電流の流れを示している。第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧に対して大きく低下すると、電流の向きが逆になり、第２直流電源Ｅ２から第１直流電源Ｅ１に電流が逆流する。この状態において、次の状態に遷移するために第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４がターンオフされ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がターンオンされると、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３がハードスイッチングになり、また、第１スイッチング素子Ｑ１の第１ダイオードＤ１及び第４スイッチング素子Ｑ４の第４ダイオードＤ４はリカバリ動作となり、損失が増加する。 FIG. 2C shows the current flow when the voltage of the first DC power supply E1 drops significantly with respect to the voltage of the second DC power supply E2 in the second state shown in FIG. 2B. .. When the voltage of the first DC power supply E1 drops significantly with respect to the voltage of the second DC power supply E2, the direction of the current is reversed, and the current flows back from the second DC power supply E2 to the first DC power supply E1. In this state, when the first switching element Q1 and the fourth switching element Q4 are turned off and the second switching element Q2 and the third switching element Q3 are turned on in order to transition to the next state, the second switching element Q2 and the second switching element Q2 and The third switching element Q3 becomes hard switching, and the first diode D1 of the first switching element Q1 and the fourth diode D4 of the fourth switching element Q4 perform recovery operation, and the loss increases.
（実施例（降圧モード））
　図３は、実施例（降圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１を示す図である。図４（ａ）－（ｄ）は、電力変換装置１の実施例（降圧モード）に係る動作を説明するための図である（その１）。図５（ａ）－（ｄ）は、電力変換装置１の実施例（降圧モード）に係る動作を説明するための図である（その２）。 (Example (step-down mode))
FIG. 3 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). 4 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device 1 (No. 1). 5 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device 1 (No. 2).
　図４（ａ）に示す第１状態では、制御回路１３は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン状態、残りのスイッチング素子（第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第１スイッチングパターンＰ１（図３参照））。 In the first state shown in FIG. 4A, the control circuit 13 turns on the first switching element Q1 and the fourth switching element Q4, and the remaining switching elements (second switching element Q2, third switching element Q3, first). The 5 switching element Q5, the 6th switching element Q6, the 7th switching element Q7, and the 8th switching element Q8) are controlled to be in the off state (first switching pattern P1 (see FIG. 3)).
　第１状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８が全てオフ状態であるため、第２ブリッジ回路１２はダイオードブリッジ回路になっており、第５ダイオードＤ５及び第８ダイオードＤ８を介して整流している。第１状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電しながら、第５ダイオードＤ５及び第８ダイオードＤ８を介して第２直流電源Ｅ２に電力を伝送する。 In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, since the fifth switching element Q5- and the eighth switching element Q8 on the secondary side are all in the off state, the second bridge circuit 12 is a diode bridge circuit, via the fifth diode D5 and the eighth diode D8. Is rectifying. In the first state, the first DC power supply E1 transmits power to the second DC power supply E2 via the fifth diode D5 and the eighth diode D8 while charging the first inductance L1 and the second inductance L2. ..
　図４（ｂ）に示す第２状態では、制御回路１３は、第４スイッチング素子Ｑ４及び第８スイッチング素子Ｑ８をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７）をオフ状態に制御する（第２スイッチングパターンＰ２（図３参照））。 In the second state shown in FIG. 4B, the control circuit 13 turns on the fourth switching element Q4 and the eighth switching element Q8, and the remaining switching elements (first switching element Q1, second switching element Q2, first). The 3 switching element Q3, the 5th switching element Q5, the 6th switching element Q6, and the 7th switching element Q7) are controlled to be in the off state (second switching pattern P2 (see FIG. 3)).
　第２状態では、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第１直流電源Ｅ１から電気的に遮断される。また、二次側の第８スイッチング素子Ｑ８がオン状態であり、第５ダイオードＤ５及び第８スイッチング素子Ｑ８を介して整流している。第８スイッチング素子Ｑ８はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過する場合と比較して、二次側の損失が低減される。また、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第２状態では、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。 In the second state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited in the first bridge circuit 11, and the first inductance L1, the isolation transformer TR1 and the second inductance L2 are electrically cut off from the first DC power supply E1. Will be done. Further, the eighth switching element Q8 on the secondary side is in the ON state, and rectification is performed via the fifth diode D5 and the eighth switching element Q8. The eighth switching element Q8 is diode rectified or synchronously rectified. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the eighth diode D8 in the off state of the eighth switching element Q8. Further, when the current passes through the fifth diode D5 in the off state of the fifth switching element Q5, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the second state, the electric power stored in the first inductance L1 and the electric power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　図４（ｃ）に示す第３状態では、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する（デッドタイムＴｄ（図３参照））。デッドタイムＴｄにおいて、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第３ダイオードＤ３及び第２ダイオードＤ２を介して第１直流電源Ｅ１に電流が流れる。同様に、第２インダクタンスＬ２に電力が残留している場合、第２インダクタンスＬ２から、第５ダイオードＤ５及び第８ダイオードＤ８を介して第２直流電源Ｅ２に電流が流れる。 In the third state shown in FIG. 4 (c), the control circuit 13 controls all the first switching element Q1 to the eighth switching element Q8 to the off state (dead time Td (see FIG. 3)). When the electric power remains in the first inductance L1 in the dead time Td, a current flows from the first inductance L1 to the first DC power supply E1 via the third diode D3 and the second diode D2. Similarly, when power remains in the second inductance L2, a current flows from the second inductance L2 to the second DC power supply E2 via the fifth diode D5 and the eighth diode D8.
　図４（ｄ）に示す第４状態は、デッドタイムＴｄにおいて、第１インダクタンスＬ１と第２インダクタンスＬ２の残留電力がなくなった以降の状態を示している。第１インダクタンスＬ１と第２インダクタンスＬ２の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第２インダクタンスＬ２と第５容量Ｃ５－第８容量Ｃ８との間で共振が発生し、共振電流が流れる。具体的には、第２インダクタンスＬ２、第７容量Ｃ７、第５容量Ｃ５のハイサイド経路と、第２インダクタンスＬ２、第８容量Ｃ８、第６容量Ｃ６のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第１インダクタンスＬ１と第１容量Ｃ１－第４容量Ｃ４との間で共振が発生し、共振電流が流れる。具体的には、第１インダクタンスＬ１、第１容量Ｃ１、第３容量Ｃ３のハイサイド経路と、第１インダクタンスＬ１、第２容量Ｃ２、第４容量Ｃ４のローサイド経路の両方に共振電流が流れる。 The fourth state shown in FIG. 4D shows the state after the residual power of the first inductance L1 and the second inductance L2 has disappeared in the dead time Td. When the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the seventh capacitance C7, and the fifth capacitance C5 and the low-side path of the second inductance L2, the eighth capacitance C8, and the sixth capacitance C6. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitance C1 to the fourth capacitance C4, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the first inductance L1, the first capacitance C1, and the third capacitance C3 and the low-side path of the first inductance L1, the second capacitance C2, and the fourth capacitance C4.
　図５（ａ）に示す第５状態では、制御回路１３は、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第３スイッチングパターンＰ３（図３参照））。 In the fifth state shown in FIG. 5A, the control circuit 13 turns on the second switching element Q2 and the third switching element Q3, and the remaining switching elements (first switching element Q1, fourth switching element Q4, first). The 5 switching element Q5, the 6th switching element Q6, the 7th switching element Q7, and the 8th switching element Q8) are controlled to be in the off state (third switching pattern P3 (see FIG. 3)).
　第５状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、第５状態では、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８が全てオフ状態であるため、第２ブリッジ回路１２はダイオードブリッジ回路になっており、第７ダイオードＤ７及び第６ダイオードＤ６を介して整流している。第５状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電しながら、第７ダイオードＤ７及び第６ダイオードＤ６を介して第２直流電源Ｅ２に電力を伝送する。 In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, in the fifth state, since all the fifth switching elements Q5- and the eighth switching elements Q8 are in the off state, the second bridge circuit 12 is a diode bridge circuit, and the seventh diode D7 and the sixth diode D6 are used. It is rectifying through. In the fifth state, the first DC power supply E1 transmits power to the second DC power supply E2 via the seventh diode D7 and the sixth diode D6 while charging the first inductance L1 and the second inductance L2. ..
　図５（ｂ）に示す第６状態では、制御回路１３は、第３スイッチング素子Ｑ３及び第７スイッチング素子Ｑ７をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第４スイッチングパターンＰ４（図３参照））。 In the sixth state shown in FIG. 5B, the control circuit 13 turns on the third switching element Q3 and the seventh switching element Q7, and the remaining switching elements (first switching element Q1, second switching element Q2, first). 4 The switching element Q4, the fifth switching element Q5, the sixth switching element Q6, and the eighth switching element Q8) are controlled to be in the off state (fourth switching pattern P4 (see FIG. 3)).
　第６状態では、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第１直流電源Ｅ１から電気的に遮断される。また、二次側の第７スイッチング素子Ｑ７がオン状態であり、第６ダイオードＤ６及び第７スイッチング素子Ｑ７を介して整流している。第７スイッチング素子Ｑ７はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過する場合と比較して、二次側の損失が低減される。また、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第６状態では、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。 In the sixth state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited in the first bridge circuit 11, and the first inductance L1, the isolation transformer TR1 and the second inductance L2 are electrically cut off from the first DC power supply E1. Will be done. Further, the seventh switching element Q7 on the secondary side is in the ON state, and rectification is performed via the sixth diode D6 and the seventh switching element Q7. The seventh switching element Q7 is diode rectified or synchronously rectified. Since the synchronous rectification has a smaller loss than the diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the 7th diode D7 in the off state of the 7th switching element Q7. Further, when the current passes through the sixth diode D6 in the off state of the sixth switching element Q6, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the sixth state, the electric power stored in the first inductance L1 and the electric power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　図５（ｃ）に示す第７状態では、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する（デッドタイムＴｄ（図３参照））。デッドタイムＴｄにおいて、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第１ダイオードＤ１及び第４ダイオードＤ４を介して第１直流電源Ｅ１に電流が流れる。同様に、第２インダクタンスＬ２に電力が残留している場合、第２インダクタンスＬ２から、第７ダイオードＤ７及び第６ダイオードＤ６を介して第２直流電源Ｅ２に電流が流れる。 In the seventh state shown in FIG. 5 (c), the control circuit 13 controls all the first switching element Q1 to the eighth switching element Q8 to the off state (dead time Td (see FIG. 3)). When the electric power remains in the first inductance L1 in the dead time Td, a current flows from the first inductance L1 to the first DC power supply E1 via the first diode D1 and the fourth diode D4. Similarly, when power remains in the second inductance L2, a current flows from the second inductance L2 to the second DC power supply E2 via the seventh diode D7 and the sixth diode D6.
　図５（ｄ）に示す第８状態は、デッドタイムＴｄにおいて、第１インダクタンスＬ１と第２インダクタンスＬ２の残留電力がなくなった以降の状態を示している。第１インダクタンスＬ１と第２インダクタンスＬ２の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第２インダクタンスＬ２と第５容量Ｃ５－第８容量Ｃ８との間で共振が発生し、共振電流が流れる。具体的には、第２インダクタンスＬ２、第５容量Ｃ５、第７容量Ｃ７のハイサイド経路と、第２インダクタンスＬ２、第６容量Ｃ６、第８容量Ｃ８のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第１インダクタンスＬ１と第１容量Ｃ１－第４容量Ｃ４との間で共振が発生し、共振電流が流れる。具体的には、第１インダクタンスＬ１、第３容量Ｃ３、第１容量Ｃ１のハイサイド経路と、第１インダクタンスＬ１、第４容量Ｃ４、第２容量Ｃ２のローサイド経路の両方に共振電流が流れる。 The eighth state shown in FIG. 5D shows the state after the residual power of the first inductance L1 and the second inductance L2 has disappeared in the dead time Td. When the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the fifth capacitance C5, and the seventh capacitance C7 and the low-side path of the second inductance L2, the sixth capacitance C6, and the eighth capacitance C8. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitance C1 to the fourth capacitance C4, and a resonance current flows. Specifically, a resonance current flows through both the high-side path of the first inductance L1, the third capacitance C3, and the first capacitance C1 and the low-side path of the first inductance L1, the fourth capacitance C4, and the second capacitance C2.
　ここで、第１スイッチングパターンＰ１と第３スイッチングパターンＰ３の期間を第１の期間とし、第２スイッチングパターンＰ２と第４スイッチングパターンＰ４の期間を第２の期間とする。図３、図４（ａ）－（ｄ）、図５（ａ）－（ｄ）に示すように本実施例（降圧モード）では、制御回路１３は、第２の期間から第１の期間に切り替わる間に、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態にするデッドタイムＴｄを挿入している。これに対して、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態にするデッドタイムＴｄを挿入しない場合、ダイオードのリカバリ損失が発生する。 Here, the period of the first switching pattern P1 and the third switching pattern P3 is defined as the first period, and the period of the second switching pattern P2 and the fourth switching pattern P4 is defined as the second period. As shown in FIGS. 3, 4 (a)-(d) and 5 (a)-(d), in the present embodiment (step-down mode), the control circuit 13 changes from the second period to the first period. During the switching, a dead time Td for turning off the first switching element Q1 to the eighth switching element Q8 is inserted. On the other hand, if the dead time Td that turns off all the first switching element Q1 to the eighth switching element Q8 is not inserted, a diode recovery loss occurs.
　図６（ａ）－（ｂ）は、ダイオードのリカバリ損失発生のメカニズムを説明するための図である。図６（ａ）は、第２スイッチングパターンＰ２と第３スイッチングパターンＰ３との間のデッドタイムＴｄの別のスイッチングパターンを示している。 FIGS. 6 (a)-(b) are diagrams for explaining the mechanism of diode recovery loss generation. FIG. 6A shows another switching pattern of the dead time Td between the second switching pattern P2 and the third switching pattern P3.
　この状態において、第１インダクタンスＬ１及び第２インダクタンスＬ２の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第２インダクタンスＬ２と第５容量Ｃ５－第８容量Ｃ８との間で共振が発生し、共振電流が流れる。具体的には、第２インダクタンスＬ２、第７容量Ｃ７、第５容量Ｃ５のハイサイド経路と、第２インダクタンスＬ２、第８容量Ｃ８、第６容量Ｃ６のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第１インダクタンスＬ１、第２スイッチング素子Ｑ２、第４ダイオードＤ４のローサイド経路に電流が流れる。 In this state, when the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the seventh capacitance C7, and the fifth capacitance C5 and the low-side path of the second inductance L2, the eighth capacitance C8, and the sixth capacitance C6. On the primary side corresponding to the resonance current on the secondary side, a current flows in the low side path of the first inductance L1, the second switching element Q2, and the fourth diode D4.
　この状態から図５（ａ）に示した第３スイッチングパターンＰ３に遷移すると、一次側の第３スイッチング素子Ｑ３がターンオンする。第３スイッチング素子Ｑ３がターンオンすると、第４スイッチング素子Ｑ４に接続された第４ダイオードＤ４に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第３スイッチング素子Ｑ３と第４ダイオードＤ４に貫通電流が流れ、損失が増加する。 When transitioning from this state to the third switching pattern P3 shown in FIG. 5A, the third switching element Q3 on the primary side turns on. When the third switching element Q3 is turned on, a reverse bias voltage is applied to the fourth diode D4 connected to the fourth switching element Q4, and a recovery current flows in the reverse direction. As a result, a through current flows through the third switching element Q3 and the fourth diode D4, and the loss increases.
　図６（ｂ）は、第４スイッチングパターンＰ４と第１スイッチングパターンＰ１との間のデッドタイムＴｄの別のスイッチングパターンを示している。この状態において、第１インダクタンスＬ１及び第２インダクタンスＬ２の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第２インダクタンスＬ２と第５容量Ｃ５－第８容量Ｃ８との間で共振が発生し、共振電流が流れる。具体的には、第２インダクタンスＬ２、第５容量Ｃ５、第７容量Ｃ７のハイサイド経路と、第２インダクタンスＬ２、第６容量Ｃ６、第８容量Ｃ８のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第１インダクタンスＬ１、第３ダイオードＤ３、第１スイッチング素子Ｑ１のハイサイド経路に電流が流れる。 FIG. 6B shows another switching pattern of the dead time Td between the fourth switching pattern P4 and the first switching pattern P1. In this state, when the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the fifth capacitance C5, and the seventh capacitance C7 and the low-side path of the second inductance L2, the sixth capacitance C6, and the eighth capacitance C8. On the primary side corresponding to the resonance current on the secondary side, a current flows in the high side path of the first inductance L1, the third diode D3, and the first switching element Q1.
　この状態から図４（ａ）に示した第１スイッチングパターンＰ１に遷移すると、一次側の第４スイッチング素子Ｑ４がターンオンする。第４スイッチング素子Ｑ４がターンオンすると、第３ダイオードＤ３に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第３ダイオードＤ３と第４スイッチング素子Ｑ４に貫通電流が流れ、損失が増加する。 When transitioning from this state to the first switching pattern P1 shown in FIG. 4A, the fourth switching element Q4 on the primary side turns on. When the fourth switching element Q4 is turned on, a reverse bias voltage is applied to the third diode D3, and a recovery current flows in the reverse direction. As a result, a through current flows through the third diode D3 and the fourth switching element Q4, and the loss increases.
　これに対して本実施例では、第２スイッチングパターンＰ２から第３スイッチングパターンＰ３に遷移する間と、第４スイッチングパターンＰ４から第１スイッチングパターンＰ１に遷移する間に、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８が全てオフ状態になるデッドタイムＴｄが挿入される。これにより、第４ダイオードＤ４又は第３ダイオードＤ３に流れる電流を抑制することができ、第４ダイオードＤ４又は第３ダイオードＤ３のリカバリ損失を低減することができる。 On the other hand, in this embodiment, the first switching element Q1-first during the transition from the second switching pattern P2 to the third switching pattern P3 and during the transition from the fourth switching pattern P4 to the first switching pattern P1. 8 A dead time Td in which all switching elements Q8 are turned off is inserted. As a result, the current flowing through the 4th diode D4 or the 3rd diode D3 can be suppressed, and the recovery loss of the 4th diode D4 or the 3rd diode D3 can be reduced.
　本実施例（降圧モード）では、制御回路１３は、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２に供給する駆動信号のデューティ比を調整することで、第１直流部から第２直流部へ供給する電力の電圧または電流を制御する。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２に供給する駆動信号のオン時間が長くなるほど（デューティ比が大きくなるほど）、第１直流部から第２直流部へ伝送する電力量が増加する。制御回路１３は、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４を交互に、スイッチング周期ｆｓｗの半分の時間（デッドタイムＴｄを除く）、オン状態に制御する。 In this embodiment (step-down mode), the control circuit 13 supplies power from the first DC unit to the second DC unit by adjusting the duty ratio of the drive signal supplied to the first switching element Q1 and the second switching element Q2. Controls the voltage or current of the power to be used. As the on-time of the drive signal supplied to the first switching element Q1 and the second switching element Q2 becomes longer (the larger the duty ratio), the amount of electric power transmitted from the first DC unit to the second DC unit increases. The control circuit 13 alternately controls the third switching element Q3 and the fourth switching element Q4 to be in the ON state for half the time of the switching cycle fsw (excluding the dead time Td).
　このように本実施例（降圧モード）では、ＰＷＭ方式で第１直流部から第２直流部へ電力伝送する。これに対して、位相シフト方式で電力伝送する場合、一次側の第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４が全てオフ状態になる期間を設けることができず、上述したダイオードのリカバリ損失の発生を防止することができない。 As described above, in this embodiment (step-down mode), power is transmitted from the first DC section to the second DC section by the PWM method. On the other hand, in the case of power transmission by the phase shift method, it is not possible to provide a period in which all the first switching elements Q1 to the fourth switching elements Q4 on the primary side are in the off state, and the above-mentioned diode recovery loss occurs. Cannot be prevented.
　制御回路１３は、デッドタイムＴｄから第１スイッチングパターンＰ１に遷移する際、第１スイッチング素子Ｑ１のターンオンに同期して、第４スイッチング素子Ｑ４をターンオンさせる。即ち、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４を実質的に同時にターンオンする。 When the control circuit 13 transitions from the dead time Td to the first switching pattern P1, the control circuit 13 turns on the fourth switching element Q4 in synchronization with the turn-on of the first switching element Q1. That is, the first switching element Q1 and the fourth switching element Q4 are turned on substantially at the same time.
　制御回路１３は、第１スイッチングパターンＰ１から第２スイッチングパターンＰ２に遷移する際、第１スイッチング素子Ｑ１のターンオフに同期して、第８スイッチング素子Ｑ８をターンオンさせる。即ち、第１スイッチング素子Ｑ１のターンオフと第８スイッチング素子Ｑ８のターンオンを実質的に同時に行う。これにより、第８スイッチング素子Ｑ８の同期整流期間を最大化することができ、第８スイッチング素子Ｑ８の同期整流による損失低減効果を最大化することができる。 When the control circuit 13 transitions from the first switching pattern P1 to the second switching pattern P2, the control circuit 13 turns on the eighth switching element Q8 in synchronization with the turn-off of the first switching element Q1. That is, the turn-off of the first switching element Q1 and the turn-on of the eighth switching element Q8 are performed substantially at the same time. As a result, the synchronous rectification period of the eighth switching element Q8 can be maximized, and the loss reduction effect of the synchronous rectification of the eighth switching element Q8 can be maximized.
　制御回路１３は、第２スイッチングパターンＰ２からデッドタイムＴｄに遷移する際、第４スイッチング素子Ｑ４のターンオフに同期して、第８スイッチング素子Ｑ８をターンオフさせる。即ち、第４スイッチング素子Ｑ４と第８スイッチング素子Ｑ８を実質的に同時にターンオフする。 When the control circuit 13 transitions from the second switching pattern P2 to the dead time Td, the control circuit 13 turns off the eighth switching element Q8 in synchronization with the turnoff of the fourth switching element Q4. That is, the fourth switching element Q4 and the eighth switching element Q8 are turned off substantially at the same time.
　制御回路１３は、第１スイッチング素子Ｑ１のオン時間と、第８スイッチング素子Ｑ８のオン時間と、デッドタイムＴｄの合計時間が、スイッチング周期ｆｓｗの半分の時間になるように、第１スイッチング素子Ｑ１と第８スイッチング素子Ｑ８を制御する。第８スイッチング素子Ｑ８のオン時間は、第１スイッチング素子Ｑ１のオン時間に応じて適応的に変化する。 The control circuit 13 is the first switching element Q1 so that the total time of the on time of the first switching element Q1, the on time of the eighth switching element Q8, and the dead time Td is half the time of the switching cycle fsw. And the eighth switching element Q8 are controlled. The on-time of the eighth switching element Q8 changes adaptively according to the on-time of the first switching element Q1.
　制御回路１３は、デッドタイムＴｄから第３スイッチングパターンＰ３に遷移する際、第２スイッチング素子Ｑ２のターンオンに同期して、第３スイッチング素子Ｑ３をターンオンさせる。即ち、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３を実質的に同時にターンオンする。 When the control circuit 13 transitions from the dead time Td to the third switching pattern P3, the control circuit 13 turns on the third switching element Q3 in synchronization with the turn-on of the second switching element Q2. That is, the second switching element Q2 and the third switching element Q3 are turned on substantially at the same time.
　制御回路１３は、第３スイッチングパターンＰ３から第４スイッチングパターンＰ４に遷移する際、第２スイッチング素子Ｑ２のターンオフに同期して、第７スイッチング素子Ｑ７をターンオンさせる。即ち、第２スイッチング素子Ｑ２のターンオフと第７スイッチング素子Ｑ７のターンオンを実質的に同時に行う。これにより、第７スイッチング素子Ｑ７の同期整流期間を最大化することができ、第７スイッチング素子Ｑ７の同期整流による損失低減効果を最大化することができる。 When the control circuit 13 transitions from the third switching pattern P3 to the fourth switching pattern P4, the control circuit 13 turns on the seventh switching element Q7 in synchronization with the turn-off of the second switching element Q2. That is, the turn-off of the second switching element Q2 and the turn-on of the seventh switching element Q7 are performed substantially at the same time. As a result, the synchronous rectification period of the 7th switching element Q7 can be maximized, and the loss reduction effect of the synchronous rectification of the 7th switching element Q7 can be maximized.
　制御回路１３は、第４スイッチングパターンＰ４からデッドタイムＴｄに遷移する際、第３スイッチング素子Ｑ３のターンオフに同期して、第７スイッチング素子Ｑ７をターンオフさせる。即ち、第３スイッチング素子Ｑ３と第７スイッチング素子Ｑ７を実質的に同時にターンオフする。 When the control circuit 13 transitions from the fourth switching pattern P4 to the dead time Td, the control circuit 13 turns off the seventh switching element Q7 in synchronization with the turnoff of the third switching element Q3. That is, the third switching element Q3 and the seventh switching element Q7 are turned off substantially at the same time.
　制御回路１３は、第２スイッチング素子Ｑ２のオン時間と、第７スイッチング素子Ｑ７のオン時間と、デッドタイムＴｄの合計時間が、スイッチング周期ｆｓｗの半分の時間になるように、第２スイッチング素子Ｑ２と第７スイッチング素子Ｑ７を制御する。第７スイッチング素子Ｑ７のオン時間は、第２スイッチング素子Ｑ２のオン時間に応じて適応的に変化する。 In the control circuit 13, the second switching element Q2 has a total time of the on time of the second switching element Q2, the on time of the seventh switching element Q7, and the dead time Td, which is half the time of the switching cycle fsw. And the 7th switching element Q7 are controlled. The on-time of the seventh switching element Q7 changes adaptively according to the on-time of the second switching element Q2.
　このように、位相シフト方式ではなく、ＰＷＭ方式で第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御することにより、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８が全てオフ状態になる期間を容易に生成することができる。 In this way, by controlling the first switching element Q1-eighth switching element Q8 by the PWM method instead of the phase shift method, it is easy to set the period in which all the first switching elements Q1-eighth switching elements Q8 are off. Can be generated in.
　制御回路１３は、第１スイッチングパターンＰ１の期間と第３スイッチングパターンＰ３の期間を同期させる。即ち、第１スイッチングパターンＰ１の期間と第３スイッチングパターンＰ３の期間を実質的に同じ時間に制御する。また制御回路１３は、第２スイッチングパターンＰ２の期間と第４スイッチングパターンＰ４の期間を同期させる。即ち、第２スイッチングパターンＰ２の期間と第４スイッチングパターンＰ４の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。 The control circuit 13 synchronizes the period of the first switching pattern P1 with the period of the third switching pattern P3. That is, the period of the first switching pattern P1 and the period of the third switching pattern P3 are controlled to substantially the same time. Further, the control circuit 13 synchronizes the period of the second switching pattern P2 with the period of the fourth switching pattern P4. That is, the period of the second switching pattern P2 and the period of the fourth switching pattern P4 are controlled to substantially the same time. As a result, the operation becomes positive and negative symmetrical, and it is possible to suppress the occurrence of DC demagnetization in the transformer.
　図３、図４（ａ）－（ｄ）、図５（ａ）－（ｄ）に示した降圧モードの制御例では、制御回路１３は、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６を常時オフ状態に制御した。この点、制御回路１３は、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８を常時オフ状態に制御してもよい。この場合、第２スイッチングパターンＰ２では、第８スイッチング素子Ｑ８ではなく、第５スイッチング素子Ｑ５で同期整流する。第４スイッチングパターンＰ４では、第７スイッチング素子Ｑ７ではなく、第６スイッチング素子Ｑ６で同期整流する。 In the control example of the step-down mode shown in FIGS. 3, 4 (a)-(d) and 5 (a)-(d), the control circuit 13 constantly uses the fifth switching element Q5 and the sixth switching element Q6. Controlled to the off state. In this respect, the control circuit 13 may control the 7th switching element Q7 and the 8th switching element Q8 to be always off. In this case, in the second switching pattern P2, synchronous rectification is performed by the fifth switching element Q5 instead of the eighth switching element Q8. In the fourth switching pattern P4, synchronous rectification is performed by the sixth switching element Q6 instead of the seventh switching element Q7.
　図７は、実施例（降圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング２を示す図である。図３に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１では、第１直流部から第２直流部へ降圧して電力を供給する例を説明した。この点、第２直流部から第１直流部へ降圧して電力を供給することも可能である。この場合、図７に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。 FIG. 7 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 3, an example of stepping down from the first DC unit to the second DC unit to supply electric power has been described. In this respect, it is also possible to step down the voltage from the second DC unit to the first DC unit to supply electric power. In this case, as shown in FIG. 7, the control circuit 13 supplies a drive signal supplied to the first switching element Q1-fourth switching element Q4 and a drive signal supplied to the fifth switching element Q5-eighth switching element Q8. You can replace it.
　以上説明したように本実施例（降圧モード）によれば、比較例（図２（ａ）参照）のように第２直流電源Ｅ２から第２インダクタンスＬ２を充電する状態が発生しないため無効電力を抑制することができる。また、デッドタイム中に共振電流が、スイッチング素子の逆並列ダイオードに流れることを抑制できるため、ダイオードのリカバリ損失を低減することができる。また、状態２及び状態５において二次側の第８スイッチング素子Ｑ８又は第７スイッチング素子Ｑ７で同期整流することにより、ダイオードの導通損失を低減することができる。これらにより、ＤＡＢコンバータの降圧動作時の変換効率を向上させることができる。 As described above, according to the present embodiment (step-down mode), the state of charging the second inductance L2 from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2A), so that the reactive power is generated. It can be suppressed. Further, since the resonance current can be suppressed from flowing to the antiparallel diode of the switching element during the dead time, the recovery loss of the diode can be reduced. Further, the conduction loss of the diode can be reduced by performing synchronous rectification with the eighth switching element Q8 or the seventh switching element Q7 on the secondary side in the state 2 and the state 5. As a result, the conversion efficiency of the DAB converter during the step-down operation can be improved.
　また本実施例（降圧モード）によれば、第１直流電源Ｅ１と第２直流電源Ｅ２がダイオードを介さずに導通する状態が発生しないため、第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第２直流電源Ｅ２から第１直流電源Ｅ１に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to the present embodiment (step-down mode), the voltage of the first DC power supply E1 is the voltage of the second DC power supply E2 because the state in which the first DC power supply E1 and the second DC power supply E2 are conductive without passing through the diode does not occur. Even if the voltage drops significantly with respect to the voltage of, the direction of the current does not reverse, and the current does not flow back from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent the occurrence of hard switching.
（変形例１（降圧モード））
　図８は、変形例１に係る電力変換装置１の構成を説明するための図である。変形例１に係る電力変換装置１では第２ブリッジ回路１２は、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８の代わりに、ブリッジ接続された４つのダイオード素子（第５ダイオードＤ５－第８ダイオードＤ８）で構成される。変形例１に係る電力変換装置１は、第２直流部から第１直流部へ電力を伝送できない絶縁型の単方向ＤＣ／ＤＣコンバータである。 (Modification 1 (step-down mode))
FIG. 8 is a diagram for explaining the configuration of the power conversion device 1 according to the modification 1. In the power conversion device 1 according to the first modification, the second bridge circuit 12 uses four bridge-connected diode elements (fifth diode D5-8th diode D8) instead of the fifth switching element Q5-8th switching element Q8. ). The power conversion device 1 according to the first modification is an isolated unidirectional DC / DC converter that cannot transmit power from the second DC unit to the first DC unit.
　図９は、変形例１（降圧モード）に係る、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４のスイッチングタイミングを示す図である。変形例１（降圧モード）において、第１スイッチングパターンＰ１では、制御回路１３は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン状態、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフ状態に制御する。第２スイッチングパターンＰ２では、制御回路１３は、第４スイッチング素子Ｑ４をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフ状態に制御する。第２スイッチングパターンＰ２と第３スイッチングパターンＰ３の間のデッドタイムＴｄでは、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４を全てオフ状態に制御する。 FIG. 9 is a diagram showing the switching timing of the first switching element Q1 to the fourth switching element Q4 according to the modification 1 (step-down mode). In the first modification (step-down mode), in the first switching pattern P1, the control circuit 13 turns the first switching element Q1 and the fourth switching element Q4 on, and the second switching element Q2 and the third switching element Q3 off. To control. In the second switching pattern P2, the control circuit 13 controls the fourth switching element Q4 in the on state and the first switching element Q1, the second switching element Q2, and the third switching element Q3 in the off state. In the dead time Td between the second switching pattern P2 and the third switching pattern P3, the control circuit 13 controls all the first switching element Q1 to the fourth switching element Q4 in the off state.
　第３スイッチングパターンＰ３では、制御回路１３は、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン状態、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオフ状態に制御する。第４スイッチングパターンＰ４では、制御回路１３は、第３スイッチング素子Ｑ３をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４をオフ状態に制御する。第４スイッチングパターンＰ４と第１スイッチングパターンＰ１の間のデッドタイムＴｄでは、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４を全てオフ状態に制御する。 In the third switching pattern P3, the control circuit 13 controls the second switching element Q2 and the third switching element Q3 in the on state, and the first switching element Q1 and the fourth switching element Q4 in the off state. In the fourth switching pattern P4, the control circuit 13 controls the third switching element Q3 in the on state and the first switching element Q1, the second switching element Q2, and the fourth switching element Q4 in the off state. In the dead time Td between the fourth switching pattern P4 and the first switching pattern P1, the control circuit 13 controls all the first switching elements Q1 to the fourth switching element Q4 in the off state.
　変形例１（降圧モード）によれば、二次側から一次側へ電力伝送できない点、及び二次側の第８スイッチング素子Ｑ８又は第７スイッチング素子Ｑ７を使用した同期整流ができない点を除き、上記実施例（降圧モード）と同様の効果を奏する。 According to the first modification (step-down mode), except that power cannot be transmitted from the secondary side to the primary side and synchronous rectification cannot be performed using the 8th switching element Q8 or the 7th switching element Q7 on the secondary side. It has the same effect as that of the above embodiment (step-down mode).
（変形例２（降圧モード））
　変形例２では、図１に示した電力変換装置１の構成を前提として、制御回路１３は、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８を常時、オフ状態に制御する。 (Modification 2 (step-down mode))
In the second modification, on the premise of the configuration of the power conversion device 1 shown in FIG. 1, the control circuit 13 constantly controls the fifth switching element Q5 to the eighth switching element Q8 in the off state.
　具体的には変形例２（降圧モード）において、第１スイッチングパターンＰ１では、制御回路１３は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン状態、残りのスイッチング素子（第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する。第２スイッチングパターンＰ２では、制御回路１３は、第４スイッチング素子Ｑ４をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する。第２スイッチングパターンＰ２と第３スイッチングパターンＰ３の間のデッドタイムＴｄでは、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する。 Specifically, in the second modification (step-down mode), in the first switching pattern P1, the control circuit 13 turns on the first switching element Q1 and the fourth switching element Q4, and the remaining switching elements (second switching element Q2). , The third switching element Q3, the fifth switching element Q5, the sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to the off state. In the second switching pattern P2, the control circuit 13 turns on the fourth switching element Q4, and the remaining switching elements (first switching element Q1, second switching element Q2, third switching element Q3, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. In the dead time Td between the second switching pattern P2 and the third switching pattern P3, the control circuit 13 controls all the first switching element Q1 to the eighth switching element Q8 to the off state.
　第３スイッチングパターンＰ３では、制御回路１３は、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する。第４スイッチングパターンＰ４では、制御回路１３は、第３スイッチング素子Ｑ３をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する。第４スイッチングパターンＰ４と第１スイッチングパターンＰ１の間のデッドタイムＴｄでは、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する。 In the third switching pattern P3, the control circuit 13 turns on the second switching element Q2 and the third switching element Q3, and the remaining switching elements (first switching element Q1, fourth switching element Q4, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. In the fourth switching pattern P4, the control circuit 13 turns on the third switching element Q3, and the remaining switching elements (first switching element Q1, second switching element Q2, fourth switching element Q4, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. In the dead time Td between the fourth switching pattern P4 and the first switching pattern P1, the control circuit 13 controls all the first switching elements Q1 to the eighth switching elements Q8 in the off state.
　変形例２（降圧モード）によれば、変形例１（降圧モード）と同様の効果を奏する。なお、変形例２（降圧モード）では、第２直流部から第１直流部へ電力伝送することもできる。 According to the modified example 2 (step-down mode), the same effect as that of the modified example 1 (step-down mode) is obtained. In the second modification (step-down mode), power can be transmitted from the second DC unit to the first DC unit.
（実施例（昇圧モード））
　図１０は、実施例（昇圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１を示す図である。図１１（ａ）－（ｃ）は、電力変換装置１の実施例（昇圧モード）に係る動作を説明するための図である（その１）。図１２（ａ）－（ｃ）は、電力変換装置１の実施例（昇圧モード）に係る動作を説明するための図である（その２）。 (Example (boost mode))
FIG. 10 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boost mode). 11 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device 1 (No. 1). 12 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device 1 (No. 2).
　図１１（ａ）に示す第１状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４及び第６スイッチング素子Ｑ６をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第５スイッチングパターンＰ５（図１０参照））。 In the first state shown in FIG. 11A, the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4 and the sixth switching element Q6, the second switching element Q2, the third switching element Q3, The fifth switching element Q5, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (fifth switching pattern P5 (see FIG. 10)).
　第１状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、絶縁トランスＴＲ１の二次巻線ｎ２の両端が第２ブリッジ回路１２内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第２直流電源Ｅ２から電気的に遮断される。第１状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電する。 In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited in the second bridge circuit 12, and the first inductance L1, the isolation transformer TR1 and the second inductance L2 are electrically cut off from the second DC power supply E2. .. In the first state, the first DC power supply E1 charges the first inductance L1 and the second inductance L2 with electric power.
　図１１（ｂ）に示す第２状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４及び第８スイッチング素子Ｑ８をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフ状態に制御する（第６スイッチングパターンＰ６（図１０参照））。 In the second state shown in FIG. 11B, the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4 and the eighth switching element Q8, the second switching element Q2, the third switching element Q3, The fifth switching element Q5, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state (sixth switching pattern P6 (see FIG. 10)).
　第２状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第８スイッチング素子Ｑ８がオン状態であり、第５ダイオードＤ５及び第８スイッチング素子Ｑ８を介して整流している。第８スイッチング素子Ｑ８はダイオード整流又は同期整流している。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。同期整流はダイオード整流より損失が少ないため、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過する場合と比較して、二次側の損失が低減される。また、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第２状態では、第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。 In the second state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, the eighth switching element Q8 on the secondary side is in the ON state, and rectification is performed via the fifth diode D5 and the eighth switching element Q8. The eighth switching element Q8 is diode rectified or synchronously rectified. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the eighth diode D8 in the off state of the eighth switching element Q8. Further, when the current passes through the fifth diode D5 in the off state of the fifth switching element Q5, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the second state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　図１１（ｃ）に示す第３状態では、制御回路１３は、第５スイッチング素子Ｑ５をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第１の一次側デッドタイムＴｄ’（図１０参照））。 In the third state shown in FIG. 11C, the control circuit 13 turns on the fifth switching element Q5, the first switching element Q1, the second switching element Q2, the third switching element Q3, and the fourth switching element Q4. The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (first primary side dead time Td'(see FIG. 10)).
　第１の一次側デッドタイムＴｄ’において、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第３ダイオードＤ３及び第２ダイオードＤ２を介して第１直流電源Ｅ１に電流が流れる。また、二次側の第５スイッチング素子Ｑ５がオン状態であり、第５スイッチング素子Ｑ５及び第８ダイオードＤ８を介して整流している。第５スイッチング素子Ｑ５はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過する場合と比較して、二次側の損失が低減される。また、第２インダクタンスＬ２に電力が残留している場合、第５スイッチング素子Ｑ５をオン状態にすることで、ＺＶＳ（ゼロ電圧スイッチング）動作となり、スイッチング損失を低減できる。また、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 In the first primary side dead time Td', when power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power supply E1 via the third diode D3 and the second diode D2. It flows. Further, the fifth switching element Q5 on the secondary side is in the ON state, and rectification is performed via the fifth switching element Q5 and the eighth diode D8. The fifth switching element Q5 is diode rectified or synchronously rectified. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the fifth diode D5 in the off state of the fifth switching element Q5. Further, when the electric power remains in the second inductance L2, the ZVS (zero voltage switching) operation is performed by turning on the fifth switching element Q5, and the switching loss can be reduced. Further, when the current passes through the eighth diode D8 in the off state of the eighth switching element Q8, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.
　図１２（ａ）に示す第４状態では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第５スイッチング素子Ｑ５をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第７スイッチングパターンＰ７（図１０参照））。 In the fourth state shown in FIG. 12A, the control circuit 13 turns on the second switching element Q2, the third switching element Q3, and the fifth switching element Q5, the first switching element Q1, the fourth switching element Q4, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (seventh switching pattern P7 (see FIG. 10)).
　第４状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、絶縁トランスＴＲ１の二次巻線ｎ２の両端が第２ブリッジ回路１２内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第２直流電源Ｅ２から電気的に遮断される。第４状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電する。 In the fourth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited in the second bridge circuit 12, and the first inductance L1, the isolation transformer TR1 and the second inductance L2 are electrically cut off from the second DC power supply E2. .. In the fourth state, the first DC power supply E1 charges the first inductance L1 and the second inductance L2 with electric power.
　図１２（ｂ）に示す第５状態では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第７スイッチング素子Ｑ７をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８をオフ状態に制御する（第８スイッチングパターンＰ８（図１０参照））。 In the fifth state shown in FIG. 12B, the control circuit 13 turns on the second switching element Q2, the third switching element Q3, and the seventh switching element Q7, the first switching element Q1, the fourth switching element Q4, The fifth switching element Q5, the sixth switching element Q6, and the eighth switching element Q8 are controlled to be in the off state (the eighth switching pattern P8 (see FIG. 10)).
　第５状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第７スイッチング素子Ｑ７がオン状態であり、第７スイッチング素子Ｑ７及び第６ダイオードＤ６を介して整流している。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。第７スイッチング素子Ｑ７はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過する場合と比較して、二次側の損失が低減される。また、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第５状態では、第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。 In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, the seventh switching element Q7 on the secondary side is in the ON state, and rectification is performed via the seventh switching element Q7 and the sixth diode D6. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. The seventh switching element Q7 is diode rectified or synchronously rectified. Since the synchronous rectification has a smaller loss than the diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the 7th diode D7 in the off state of the 7th switching element Q7. Further, when the current passes through the sixth diode D6 in the off state of the sixth switching element Q6, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the fifth state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
　図１２（ｃ）に示す第６状態では、制御回路１３は、第６スイッチング素子Ｑ６をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第２の一次側デッドタイムＴｄ’（図１０参照））。 In the sixth state shown in FIG. 12 (c), the control circuit 13 turns on the sixth switching element Q6, the first switching element Q1, the second switching element Q2, the third switching element Q3, and the fourth switching element Q4. The fifth switching element Q5, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (second primary side dead time Td'(see FIG. 10)).
　第２の一次側デッドタイムＴｄ’において、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第１ダイオードＤ１及び第４ダイオードＤ４を介して第１直流電源Ｅ１に電流が流れる。また、二次側の第６スイッチング素子Ｑ６がオン状態であり、第７ダイオードＤ７及び第６スイッチング素子Ｑ６を介して整流している。第６スイッチング素子Ｑ６はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過する場合と比較して、二次側の損失が低減される。また、第２インダクタンスＬ２に電力が残留している場合、第６スイッチング素子Ｑ６をオン状態にすることで、ＺＶＳ（ゼロ電圧スイッチング）動作となり、スイッチング損失を低減できる。また、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 In the second primary side dead time Td', when power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power supply E1 via the first diode D1 and the fourth diode D4. It flows. Further, the sixth switching element Q6 on the secondary side is in the ON state, and rectification is performed via the seventh diode D7 and the sixth switching element Q6. The sixth switching element Q6 is diode rectified or synchronously rectified. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the sixth diode D6 in the off state of the sixth switching element Q6. Further, when the electric power remains in the second inductance L2, the ZVS (zero voltage switching) operation is performed by turning on the sixth switching element Q6, and the switching loss can be reduced. Further, when the current passes through the seventh diode D7 in the off state of the seventh switching element Q7, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.
　ここで、第５スイッチングパターンＰ５と第６スイッチングパターンＰ６の期間を第３の期間とし、第７スイッチングパターンＰ７と第８スイッチングパターンＰ８の期間を第４の期間とする。図１０、図１１（ａ）－（ｃ）、図１２（ａ）－（ｃ）に示すように本実施例（昇圧モード）では、制御回路１３は、第４の期間から第３の期間に切り替わる間に、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４を全てオフ状態にする一次側デッドタイムＴｄ’を挿入している。制御回路１３は、一次側デッドタイムＴｄ’を除き、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通するように第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４を制御している。 Here, the period of the fifth switching pattern P5 and the sixth switching pattern P6 is defined as the third period, and the period of the seventh switching pattern P7 and the eighth switching pattern P8 is defined as the fourth period. As shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), in the present embodiment (boost mode), the control circuit 13 changes from the fourth period to the third period. During the switching, the primary side dead time Td'that turns off all the first switching element Q1 to the fourth switching element Q4 is inserted. The control circuit 13 controls the first switching element Q1 to the fourth switching element Q4 so that the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 conduct with each other except for the primary side dead time Td'.
　これに対して、制御回路１３は、第４の期間から第３の期間に切り替わる間に、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８を全てオフ状態にする二次側デッドタイムを挿入していない。即ち、制御回路１３は、第１直流部から第２直流部へ昇圧して電力を伝送する期間において、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８の少なくとも一つをオン状態に制御している。 On the other hand, the control circuit 13 inserts a secondary side dead time that turns off all the fifth switching element Q5 and the eighth switching element Q8 while switching from the fourth period to the third period. do not have. That is, the control circuit 13 controls at least one of the fifth switching element Q5- and the eighth switching element Q8 to be in the ON state during the period in which the voltage is boosted from the first DC unit to the second DC unit and power is transmitted. ..
（比較例（昇圧モード））
　図１３は、比較例（昇圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミングを示す図である。比較例（昇圧モード）では、制御回路１３は二次側において、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８を常時オフ状態に制御し、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６を交互にオン状態に制御する。比較例（昇圧モード）では、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６を用いてダイオード整流又は同期整流を行っている。制御回路１３は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６のオン／オフを切り替える際、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６に貫通電流が流れることを防止するために、二次側デッドタイムＴｄ’’を挿入している。 (Comparative example (boost mode))
FIG. 13 is a diagram showing the switching timing of the first switching element Q1 to the eighth switching element Q8 according to the comparative example (boost mode). In the comparative example (boost mode), the control circuit 13 controls the 7th switching element Q7 and the 8th switching element Q8 to be always off on the secondary side, and alternately alternates the 5th switching element Q5 and the 6th switching element Q6. Control to the on state. In the comparative example (boost mode), diode rectification or synchronous rectification is performed using the fifth switching element Q5 and the sixth switching element Q6. The control circuit 13 is on the secondary side in order to prevent a through current from flowing through the fifth switching element Q5 and the sixth switching element Q6 when the fifth switching element Q5 and the sixth switching element Q6 are switched on / off. The dead time Td'' is inserted.
　図１４（ａ）－（ｂ）は、電力変換装置１の比較例（昇圧モード）に係る、二次側デッドタイムＴｄ’’の状態を説明するための図である。図１４（ａ）は、第５スイッチング素子Ｑ５のターンオフと第６スイッチング素子Ｑ６のターンオンの間に挿入される第１の二次側デッドタイムＴｄ’’の状態を示している。この状態において二次側は、第５ダイオードＤ５及び第８ダイオードＤ８の２つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第５スイッチング素子Ｑ５がオン状態で第５スイッチング素子Ｑ５を電流が通過する場合と比較して、二次側の損失が増加する。 14 (a)-(b) are diagrams for explaining the state of the secondary side dead time Td ″ according to the comparative example (boost mode) of the power conversion device 1. FIG. 14A shows a state of the first secondary side dead time Td ″ inserted between the turn-off of the fifth switching element Q5 and the turn-on of the sixth switching element Q6. In this state, the secondary side is rectified via two diodes, the fifth diode D5 and the eighth diode D8. Since diode rectification has a larger loss than synchronous rectification, the loss on the secondary side increases as compared with the case where the current passes through the fifth switching element Q5 in the on state of the fifth switching element Q5.
　図１４（ｂ）は、第６スイッチング素子Ｑ６のターンオフと第５スイッチング素子Ｑ５のターンオンの間に挿入される第２の二次側デッドタイムＴｄ’’の状態を示している。この状態において二次側は、第７ダイオードＤ７及び第６ダイオードＤ６の２つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第６スイッチング素子Ｑ６がオン状態で第６スイッチング素子Ｑ６を電流が通過する場合と比較して、二次側の損失が増加する。 FIG. 14B shows the state of the second secondary side dead time Td ″ inserted between the turn-off of the sixth switching element Q6 and the turn-on of the fifth switching element Q5. In this state, the secondary side is rectified via two diodes, the 7th diode D7 and the 6th diode D6. Since diode rectification has a larger loss than synchronous rectification, the loss on the secondary side increases as compared with the case where the current passes through the sixth switching element Q6 in the on state of the sixth switching element Q6.
　これに対して、図１０、図１１（ａ）－（ｃ）、図１２（ａ）－（ｃ）に示した実施例（昇圧モード）では、二次側デッドタイムが挿入されていないため、二次側において２つのダイオードを介して整流する状態が発生しない。したがって、比較例（昇圧モード）より変換効率が高い。 On the other hand, in the embodiment (boosting mode) shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), the secondary side dead time is not inserted. The state of rectifying via the two diodes does not occur on the secondary side. Therefore, the conversion efficiency is higher than that of the comparative example (boost mode).
　また比較例（昇圧モード）では、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流が小さい場合、二次側デッドタイムＴｄ’’の期間中に、二次側に流れる電流がゼロになる可能性がある。その場合、二次側デッドタイムＴｄ’’後の第５スイッチング素子Ｑ５又は第６スイッチング素子Ｑ６のターンオンがゼロ電流スイッチング（ＺＣＳ）となる。 Further, in the comparative example (boost mode), if the current flowing through the primary winding n1 of the isolation transformer TR1 is small, the current flowing through the secondary side may become zero during the period of the secondary side dead time Td''. be. In that case, the turn-on of the fifth switching element Q5 or the sixth switching element Q6 after the secondary side dead time Td ″ becomes zero current switching (ZCS).
　これに対して実施例（昇圧モード）では、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流が小さい場合でも、二次側デッドタイムＴｄ’’が存在しないため、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８のターンオンのタイミングで、二次側に流れる電流がゼロになることはない。したがって、第７スイッチング素子Ｑ７又は第８スイッチング素子Ｑ８のターンオンがゼロ電流スイッチング（ＺＣＳ）になる確率は低く、概ね、ゼロ電圧スイッチング（ＺＶＳ）となる。一般的に、ゼロ電圧スイッチング（ＺＶＳ）の方がゼロ電流スイッチング（ＺＣＳ）より損失が少ないため、実施例（昇圧モード）の方がスイッチング損失を低減することができる。 On the other hand, in the embodiment (boost mode), even when the current flowing through the primary winding n1 of the isolation transformer TR1 is small, the secondary side dead time Td'' does not exist, so that the seventh switching element Q7 and the eighth switching At the turn-on timing of the element Q8, the current flowing to the secondary side does not become zero. Therefore, the probability that the turn-on of the 7th switching element Q7 or the 8th switching element Q8 will be zero current switching (ZCS) is low, and it will be approximately zero voltage switching (ZVS). In general, zero voltage switching (ZVS) has less loss than zero current switching (ZCS), so the embodiment (boosting mode) can reduce the switching loss.
　本実施例（昇圧モード）では、制御回路１３は、第５スイッチングパターンＰ５で第６スイッチング素子Ｑ６をオン状態に制御したとき、第７スイッチングパターンＰ７で第５スイッチング素子Ｑ５をオン状態に制御する。絶縁トランスＴＲ１の二次巻線ｎ２の両端を第２ブリッジ回路１２内で短絡させる際、ハイサイドの第５スイッチング素子Ｑ５とローサイドの第６スイッチング素子Ｑ６を交互に使用することにより、第２ブリッジ回路１２において、ハイサイド又はローサイドに熱が集中することを防止することができる。 In the present embodiment (boost mode), the control circuit 13 controls the fifth switching element Q5 to the on state by the seventh switching pattern P7 when the sixth switching element Q6 is controlled to the on state by the fifth switching pattern P5. .. When both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited in the second bridge circuit 12, the second bridge is formed by alternately using the fifth switching element Q5 on the high side and the sixth switching element Q6 on the low side. In the circuit 12, it is possible to prevent heat from concentrating on the high side or the low side.
　制御回路１３は、第６スイッチングパターンＰ６において第８スイッチング素子Ｑ８をオン状態に制御し、第８スイッチングパターンＰ８において第７スイッチング素子Ｑ７をオン状態に制御する。二次側が整流動作する際、第７スイッチング素子Ｑ７又は第８スイッチング素子Ｑ８が同期整流することにより、二次側の損失を低減することができる。 The control circuit 13 controls the eighth switching element Q8 in the on state in the sixth switching pattern P6, and controls the seventh switching element Q7 in the on state in the eighth switching pattern P8. When the secondary side performs rectification operation, the loss on the secondary side can be reduced by synchronously rectifying the seventh switching element Q7 or the eighth switching element Q8.
　制御回路１３は、第１レグと第２レグ間の位相差を固定する。具体的には制御回路１３は、第１レグの第１スイッチング素子Ｑ１と第２レグの第４スイッチング素子Ｑ４の位相差と、第１レグの第２スイッチング素子Ｑ２と第２レグの第３スイッチング素子Ｑ３の位相差を固定する。制御回路１３は、例えば、第１レグと第２レグ間の位相差を０°に設定する。この場合、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２間、及び第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４間に貫通電流が流れることを防止しつつ、第１直流部から第２直流部への電力伝送期間を最大限に確保することができる。 The control circuit 13 fixes the phase difference between the first leg and the second leg. Specifically, the control circuit 13 includes the phase difference between the first switching element Q1 on the first leg and the fourth switching element Q4 on the second leg, and the second switching element Q2 on the first leg and the third switching on the second leg. The phase difference of the element Q3 is fixed. The control circuit 13 sets, for example, the phase difference between the first leg and the second leg to 0 °. In this case, from the first DC section to the second DC section while preventing a through current from flowing between the first switching element Q1 and the second switching element Q2, and between the third switching element Q3 and the fourth switching element Q4. It is possible to secure the maximum power transmission period.
　これに対して、図１３に示した比較例（昇圧モード）に係るスイッチングタイミングでは、第１レグと第２レグ間の位相差が０°に固定されないため、第１直流部から第２直流部への電力伝送期間が、実施例（昇圧モード）より短くなっている。特に、スイッチング周波数を高周波化した場合、電力伝送効率が大きく低下する。 On the other hand, in the switching timing according to the comparative example (boost mode) shown in FIG. 13, the phase difference between the first leg and the second leg is not fixed at 0 °, so that the first DC section to the second DC section are not fixed. The power transmission period to is shorter than that of the embodiment (boost mode). In particular, when the switching frequency is increased to a high frequency, the power transmission efficiency is greatly reduced.
　制御回路１３は、第５スイッチング素子Ｑ５又は第６スイッチング素子Ｑ６に供給する駆動信号のオン時間とオフ時間の比率で、第１直流部から第２直流部へ供給する電力の電圧または電流を制御する。このように、本実施例（昇圧モード）では、ＰＷＭ方式で第１直流部から第２直流部へ電力伝送する。 The control circuit 13 controls the voltage or current of the electric power supplied from the first DC unit to the second DC unit by the ratio of the on time and the off time of the drive signal supplied to the fifth switching element Q5 or the sixth switching element Q6. do. As described above, in this embodiment (boost mode), power is transmitted from the first DC unit to the second DC unit by the PWM method.
　制御回路１３は、第５スイッチング素子Ｑ５のオン時間と第７スイッチング素子Ｑ７のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第５スイッチング素子Ｑ５と第７スイッチング素子Ｑ７を制御する。又は、第５スイッチング素子Ｑ５のオン時間と第８スイッチング素子Ｑ８のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８を制御する。また制御回路１３は、第６スイッチング素子Ｑ６のオン時間と第８スイッチング素子Ｑ８のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第６スイッチング素子Ｑ６と第８スイッチング素子Ｑ８を制御する。又は、第６スイッチング素子Ｑ６のオン時間と第７スイッチング素子Ｑ７のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７を制御する。 The control circuit 13 is a fifth switching element so that the total time (excluding the dead time) of the on time of the fifth switching element Q5 and the on time of the seventh switching element Q7 is half the time of the switching cycle fsw. It controls Q5 and the 7th switching element Q7. Alternatively, the fifth switching element Q5 and the fifth switching element Q5 and the fifth switching element Q5 so that the total time (excluding the dead time) of the on-time of the fifth switching element Q5 and the on-time of the eighth switching element Q8 is half the time of the switching cycle fsw. 8 Controls the switching element Q8. Further, in the control circuit 13, the sixth switching is performed so that the total time (excluding the dead time) of the on time of the sixth switching element Q6 and the on time of the eighth switching element Q8 is half the time of the switching cycle fsw. The element Q6 and the eighth switching element Q8 are controlled. Alternatively, the sixth switching element Q6 and the sixth switching element Q6 so that the total time (excluding the dead time) of the on-time of the sixth switching element Q6 and the on-time of the seventh switching element Q7 is half the time of the switching cycle fsw. 7 Controls the switching element Q7.
　制御回路１３は、第６スイッチングパターンＰ６から第１の一次側デッドタイムＴｄ’に遷移する際、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のターンオフに同期して、第５スイッチング素子Ｑ５をターンオンさせる。即ち、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のターンオフと第５スイッチング素子Ｑ５のターンオンを実質的に同時に行う。第５スイッチング素子Ｑ５のターンオンを、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３のターンオンより早めることにより、第５スイッチング素子Ｑ５がゼロ電圧スイッチング（ＺＶＳ）になりやすくなり、効率が改善される。 When the control circuit 13 transitions from the sixth switching pattern P6 to the first primary side dead time Td', the control circuit 13 turns on the fifth switching element Q5 in synchronization with the turn-off of the first switching element Q1 and the fourth switching element Q4. Let me. That is, the turn-off of the first switching element Q1 and the fourth switching element Q4 and the turn-on of the fifth switching element Q5 are performed substantially at the same time. By accelerating the turn-on of the fifth switching element Q5 from the turn-on of the second switching element Q2 and the third switching element Q3, the fifth switching element Q5 tends to be in zero voltage switching (ZVS), and the efficiency is improved.
　制御回路１３は、第８スイッチングパターンＰ８から第２の一次側デッドタイムＴｄ’に遷移する際、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３のターンオフに同期して、第６スイッチング素子Ｑ６をターンオンさせる。即ち、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３のターンオフと第６スイッチング素子Ｑ６のターンオンを実質的に同時に行う。第６スイッチング素子Ｑ６のターンオンを、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のターンオンより早めることにより、第６スイッチング素子Ｑ６がゼロ電圧スイッチング（ＺＶＳ）になりやすくなり、効率が改善される。 The control circuit 13 turns on the sixth switching element Q6 in synchronization with the turn-off of the second switching element Q2 and the third switching element Q3 when transitioning from the eighth switching pattern P8 to the second primary side dead time Td'. Let me. That is, the turn-off of the second switching element Q2 and the third switching element Q3 and the turn-on of the sixth switching element Q6 are performed substantially at the same time. By accelerating the turn-on of the sixth switching element Q6 from the turn-on of the first switching element Q1 and the fourth switching element Q4, the sixth switching element Q6 is likely to become zero voltage switching (ZVS), and the efficiency is improved.
　制御回路１３は、第５スイッチングパターンＰ５の期間と第７スイッチングパターンＰ７の期間を同期させる。即ち、第５スイッチングパターンＰ５の期間と第７スイッチングパターンＰ７の期間を実質的に同じ時間に制御する。また制御回路１３は、第６スイッチングパターンＰ６の期間と第８スイッチングパターンＰ８の期間を同期させる。即ち、第６スイッチングパターンＰ６の期間と第８スイッチングパターンＰ８の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。 The control circuit 13 synchronizes the period of the fifth switching pattern P5 with the period of the seventh switching pattern P7. That is, the period of the fifth switching pattern P5 and the period of the seventh switching pattern P7 are controlled to substantially the same time. Further, the control circuit 13 synchronizes the period of the sixth switching pattern P6 with the period of the eighth switching pattern P8. That is, the period of the sixth switching pattern P6 and the period of the eighth switching pattern P8 are controlled to substantially the same time. As a result, the operation becomes positive and negative symmetrical, and it is possible to suppress the occurrence of DC demagnetization in the transformer.
　図１０、図１１（ａ）－（ｃ）、図１２（ａ）－（ｃ）に示した昇圧モードの制御例では、制御回路１３は、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６を用いて第２ブリッジ回路１２内で短絡させ、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８を用いてダイオード整流又は同期整流した。この点、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６と、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８の役割を入れ替えてもよい。その場合、第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８のスイッチングパターンが入れ替わり、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７のスイッチングパターンが入れ替わる。 In the boost mode control example shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), the control circuit 13 uses the fifth switching element Q5 and the sixth switching element Q6. The circuit was short-circuited in the second bridge circuit 12, and diode rectification or synchronous rectification was performed using the seventh switching element Q7 and the eighth switching element Q8. In this regard, the roles of the fifth switching element Q5 and the sixth switching element Q6 and the seventh switching element Q7 and the eighth switching element Q8 may be exchanged. In that case, the switching patterns of the 5th switching element Q5 and the 8th switching element Q8 are exchanged, and the switching patterns of the 6th switching element Q6 and the 7th switching element Q7 are exchanged.
　図１５は、実施例（昇圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング２を示す図である。図１０に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１では、第１直流部から第２直流部へ昇圧して電力を供給する例を説明した。この点、第２直流部から第１直流部へ昇圧して電力を供給することも可能である。この場合、図１５に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。 FIG. 15 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boost mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 10, an example of boosting the voltage from the first DC unit to the second DC unit to supply electric power has been described. In this respect, it is also possible to boost power from the second DC section to the first DC section. In this case, as shown in FIG. 15, the control circuit 13 supplies a drive signal supplied to the first switching element Q1-fourth switching element Q4 and a drive signal supplied to the fifth switching element Q5-eighth switching element Q8. You can replace it.
　以上説明したように本実施例（昇圧モード）によれば、比較例（図２（ａ）参照）のように第２直流電源Ｅ２から第２インダクタンスＬ２を充電する状態が発生しないため無効電力を抑制することができる。また、第６スイッチングパターンＰ６及び第８スイッチングパターンＰ８において二次側の第８スイッチング素子Ｑ８又は第７スイッチング素子Ｑ７で同期整流することにより、ダイオードの導通損失を低減することができる。また、二次側にデッドタイムを設けないことにより、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８がゼロ電流スイッチング（ＺＣＳ）になることを抑制することができ、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８のスイッチング損失を低減することができる。これらにより、ＤＡＢコンバータの昇圧動作時の変換効率を向上させることができる。 As described above, according to the present embodiment (boost mode), the state of charging the second inductance L2 from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2A), so that the reactive power is generated. It can be suppressed. Further, in the sixth switching pattern P6 and the eighth switching pattern P8, the conduction loss of the diode can be reduced by performing synchronous rectification by the eighth switching element Q8 or the seventh switching element Q7 on the secondary side. Further, by not providing a dead time on the secondary side, it is possible to suppress the fifth switching element Q5-the eighth switching element Q8 from becoming zero current switching (ZCS), and the fifth switching element Q5-eighth. The switching loss of the switching element Q8 can be reduced. As a result, the conversion efficiency of the DAB converter during the step-up operation can be improved.
　また本実施例（昇圧モード）によれば、第１直流電源Ｅ１と第２直流電源Ｅ２がダイオードを介さずに導通する状態が発生しないため、第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第２直流電源Ｅ２から第１直流電源Ｅ１に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to the present embodiment (boost mode), the voltage of the first DC power supply E1 is the voltage of the second DC power supply E2 because the state in which the first DC power supply E1 and the second DC power supply E2 are conductive without passing through the diode does not occur. Even if the voltage drops significantly with respect to the voltage of, the direction of the current does not reverse, and the current does not flow back from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent the occurrence of hard switching.
　なお、第５スイッチングパターンＰ５－第８スイッチングパターンＰ８は、昇圧モードの第１スイッチングパターンＰ１－第４スイッチングパターンＰ４と読み替えてもよい。また、第３の期間及び第４の期間は、昇圧モードの第１の期間及び第２の期間と読み替えてもよい。 The fifth switching pattern P5-8th switching pattern P8 may be read as the first switching pattern P1-fourth switching pattern P4 in the boost mode. Further, the third period and the fourth period may be read as the first period and the second period of the boost mode.
　以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiment. It is understood by those skilled in the art that the embodiments are exemplary and that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..
　上記実施の形態では、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にＩＧＢＴまたはＭＯＳＦＥＴを使用する例を想定した。この点、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８に、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等を使用したワイドバンドギャップ半導体で構成されたスイッチング素子を使用してもよい。 In the above embodiment, an example in which an IGBT or MOSFET is used for the first switching element Q1 to the eighth switching element Q8 is assumed. In this regard, the first switching element Q1 to the eighth switching element Q8 are composed of a wide bandgap semiconductor using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), diamond (C), or the like. Switching elements may be used.
　なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
［項目１］
　第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）が直列接続された第１レグと、第３スイッチング素子（Ｑ３）と第４スイッチング素子（Ｑ４）が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部（Ｅ１、Ｃａ）に並列接続される第１ブリッジ回路（１１）と、
　第５スイッチング素子（Ｑ５）と第６スイッチング素子（Ｑ６）が直列接続された第３レグと、第７スイッチング素子（Ｑ７）と第８スイッチング素子（Ｑ８）が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部（Ｅ２、Ｃｂ）に並列接続される第２ブリッジ回路（１２）と、
　前記第１ブリッジ回路（１１）と前記第２ブリッジ回路（１２）の間に接続された絶縁トランス（ＴＲ１）と、
　前記第１ブリッジ回路（１１）と前記絶縁トランス（ＴＲ１）の一次巻線（ｎ１）の間に直列に接続または形成された第１インダクタンス（Ｌ１）と、
　前記第２ブリッジ回路（１２）と前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）の間に直列に接続または形成された第２インダクタンス（Ｌ２）と、
　前記第１スイッチング素子（Ｑ１）－前記第８スイッチング素子（Ｑ８）を制御する制御回路（１３）と、を備え、
　前記第１スイッチング素子（Ｑ１）－前記第８スイッチング素子（Ｑ８）のそれぞれに、逆並列にダイオード（Ｄ１－Ｄ８）が接続または形成されており、
　前記第１スイッチング素子（Ｑ１）－前記第８スイッチング素子（Ｑ８）のそれぞれに、並列に容量（Ｃ１－Ｃ８）が接続または形成されており、
　前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ昇圧して電力を伝送する場合、
　前記第１ブリッジ回路（１１）は、デッドタイムを除き、前記第１直流部（Ｅ１、Ｃａ）と前記絶縁トランス（ＴＲ１）の一次巻線（ｎ１）が導通し、
　前記第２ブリッジ回路（１２）は、前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）の両端が前記第２ブリッジ回路（１２）内で短絡する第１の期間と、前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）と前記第２直流部（Ｅ２、Ｃｂ）が導通する第２の期間を含み、
　前記制御回路（１３）は、
　前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ昇圧して電力を伝送する期間において、前記第５スイッチング素子（Ｑ５）－前記第８スイッチング素子（Ｑ８）の少なくとも一つをオン状態に制御する、
　ことを特徴とする電力変換装置（１）。
　これによれば、同期整流を行う期間を長くすることができ、高効率化を図ることができる。
［項目２］
　前記制御回路（１３）は、
　前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ昇圧して電力を伝送する場合、
　前記第１スイッチング素子（Ｑ１）と前記第４スイッチング素子（Ｑ４）がオン状態、及び前記第２スイッチング素子（Ｑ２）と前記第３スイッチング素子（Ｑ３）がオフ状態で、前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）の両端が前記第２ブリッジ回路（１２）内で短絡状態の第１パターン、
　前記第１スイッチング素子（Ｑ１）と前記第４スイッチング素子（Ｑ４）がオン状態、及び前記第２スイッチング素子（Ｑ２）と前記第３スイッチング素子（Ｑ３）がオフ状態で、前記第２ブリッジ回路（１２）が整流状態の第２パターン、
　前記第２スイッチング素子（Ｑ２）と前記第３スイッチング素子（Ｑ３）がオン状態、及び前記第１スイッチング素子（Ｑ１）と前記第４スイッチング素子（Ｑ４）がオフ状態で、前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）の両端が前記第２ブリッジ回路（１２）内で短絡状態の第３パターン、
　前記第２スイッチング素子（Ｑ２）と前記第３スイッチング素子（Ｑ３）がオン状態、及び前記第１スイッチング素子（Ｑ１）と前記第４スイッチング素子（Ｑ４）がオフ状態で、前記第２ブリッジ回路（１２）が整流状態の第４パターン、を含んで制御し、
　前記第１パターンと前記第３パターンで動作する期間が前記第１の期間に対応し、
　前記第２パターンと前記第４パターンで動作する期間が前記第２の期間に対応する、
　ことを特徴とする項目１に記載の電力変換装置（１）。
　これによれば、第１パターンから第２パターンに遷移する際と、第３パターンから第４パターンに遷移する際にデッドタイムを設けないことで、二次側で即座に同期整流することができ、効率向上を図ることができる。また、低出力時でも、二次側でゼロ電流スイッチングではなくゼロ電圧スイッチングで動作でき、低損失化が可能となる。
［項目３］
　前記制御回路（１３）は、
　前記第１パターンで前記第６スイッチング素子（Ｑ６）をオン状態に制御したとき、前記第３パターンで前記第５スイッチング素子（Ｑ５）をオン状態に制御し、
　前記第１パターンで前記第７スイッチング素子（Ｑ７）をオン状態に制御したとき、前記第３パターンで前記第８スイッチング素子（Ｑ８）をオン状態に制御する、
　ことを特徴とする項目２に記載の電力変換装置（１）。
　これによれば、二次側を短絡させる際、上側のスイッチング素子（Ｑ５、Ｑ７）と下側のスイッチング素子（Ｑ６、Ｑ８）を交互に使用することができ、上側または下側のスイッチング素子に熱が集中することを防止することができる。
［項目４］
　前記制御回路（１３）は、
　前記第２パターンにおいて前記第８スイッチング素子（Ｑ８）または前記第５スイッチング素子（Ｑ５）をオン状態に制御し、
　前記第４パターンにおいて前記第７スイッチング素子（Ｑ７）または前記第６スイッチング素子（Ｑ６）をオン状態に制御する、
　ことを特徴とする項目２または３に記載の電力変換装置（１）。
　これによれば、同期整流を行うことで、ダイオードの導通損失を低減することができる。
［項目５］
　前記制御回路（１３）は、
　前記第１レグと前記第２レグ間の位相差を固定し、
　前記第５スイッチング素子（Ｑ５）または前記第７スイッチング素子（Ｑ７）と、前記第６スイッチング素子（Ｑ６）または前記第８スイッチング素子（Ｑ８）に供給する駆動信号のオン時間とオフ時間の比率で、前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ供給する電力の電圧または電流を制御する、
　ことを特徴とする項目３に記載の電力変換装置（１）。
　これによれば、ＰＷＭ方式で電力制御を行うことができる。
［項目６］
　前記制御回路（１３）は、
　前記第１レグと前記第２レグ間の位相差を０°に設定する、
　ことを特徴とする項目５に記載の電力変換装置（１）。
　これによれば、電力伝送期間を十分に確保することができる。
［項目７］
　前記制御回路（１３）は、
　前記第１スイッチング素子（Ｑ１）及び第４スイッチング素子（Ｑ４）のターンオフに同期して、前記第５スイッチング素子（Ｑ５）または前記第８スイッチング素子（Ｑ８）をターンオンさせ、
　前記第２スイッチング素子（Ｑ２）及び第３スイッチング素子（Ｑ３）のターンオフに同期して、前記第６スイッチング素子（Ｑ６）または前記第７スイッチング素子（Ｑ７）をターンオンさせる、
　ことを特徴とする項目１から６のいずれか１項に記載の電力変換装置（１）。
　これによれば、第２スイッチング素子（Ｑ２）及び第３スイッチング素子（Ｑ３）のターンオンより、第５スイッチング素子（Ｑ５）または第８スイッチング素子（Ｑ８）のターンオンを早めることにより、第５スイッチング素子（Ｑ５）または第８スイッチング素子（Ｑ８）がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。また、第１スイッチング素子（Ｑ１）及び第４スイッチング素子（Ｑ４）のターンオンより、第６スイッチング素子（Ｑ６）または第７スイッチング素子（Ｑ７）のターンオンを早めることにより、第６スイッチング素子（Ｑ６）または第７スイッチング素子（Ｑ７）がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。
［項目８］
　前記制御回路（１３）は、
　前記第１パターンの期間と前記第３パターンの期間を同期させ、
　前記第２パターンの期間と前記第４パターンの期間を同期させる、
　ことを特徴とする項目２から４のいずれか１項に記載の電力変換装置（１）。
　これによれば、正負対称な動作となり、直流偏磁の発生を抑制することができる。
［項目９］
　前記制御回路（１３）は、
　前記第２直流部（Ｅ２、Ｃｂ）から前記第１直流部（Ｅ１、Ｃａ）へ昇圧して電力を伝送する場合、
　前記第１スイッチング素子（Ｑ１）－前記第４スイッチング素子（Ｑ４）に供給する駆動信号と、前記第５スイッチング素子（Ｑ５）－前記第８スイッチング素子（Ｑ８）に供給する駆動信号を入れ替える、
　ことを特徴とする項目１から８のいずれか１項に記載の電力変換装置（１）。
　これによれば、双方向動作が可能となる。 [Item 1]
It has a first leg in which a first switching element (Q1) and a second switching element (Q2) are connected in series, and a second leg in which a third switching element (Q3) and a fourth switching element (Q4) are connected in series. Then, the first bridge circuit (11) in which the first leg and the second leg are connected in parallel to the first DC unit (E1, Ca),
It has a third leg in which the fifth switching element (Q5) and the sixth switching element (Q6) are connected in series, and a fourth leg in which the seventh switching element (Q7) and the eighth switching element (Q8) are connected in series. Then, the second bridge circuit (12) in which the third leg and the fourth leg are connected in parallel to the second DC unit (E2, Cb),
An isolation transformer (TR1) connected between the first bridge circuit (11) and the second bridge circuit (12),
A first inductance (L1) connected or formed in series between the first bridge circuit (11) and the primary winding (n1) of the isolation transformer (TR1).
A second inductance (L2) connected or formed in series between the second bridge circuit (12) and the secondary winding (n2) of the isolation transformer (TR1),
A control circuit (13) for controlling the first switching element (Q1) -the eighth switching element (Q8) is provided.
A diode (D1-D8) is connected or formed in antiparallel to each of the first switching element (Q1) and the eighth switching element (Q8).
A capacitance (C1-C8) is connected or formed in parallel to each of the first switching element (Q1) and the eighth switching element (Q8).
When boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) to transmit power.
In the first bridge circuit (11), the primary winding (n1) of the isolation transformer (TR1) is electrically connected to the first DC unit (E1, Ca) except for the dead time.
The second bridge circuit (12) has a first period in which both ends of the secondary winding (n2) of the isolation transformer (TR1) are short-circuited in the second bridge circuit (12), and the isolation transformer (TR1). ) Includes a second period in which the secondary winding (n2) and the second DC unit (E2, Cb) are conductive.
The control circuit (13) is
During the period of boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) and transmitting power, the fifth switching element (Q5) -the eighth switching element (Q8). Control at least one on,
A power conversion device (1).
According to this, the period for performing synchronous rectification can be lengthened, and high efficiency can be achieved.
[Item 2]
The control circuit (13) is
When boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) to transmit power.
The isolation transformer (TR1) with the first switching element (Q1) and the fourth switching element (Q4) turned on, and the second switching element (Q2) and the third switching element (Q3) turned off. The first pattern in which both ends of the secondary winding (n2) are short-circuited in the second bridge circuit (12).
The second bridge circuit (Q1) with the first switching element (Q1) and the fourth switching element (Q4) turned on, and the second switching element (Q2) and the third switching element (Q3) turned off. 12) is the second pattern in the rectified state,
The isolation transformer (TR1) with the second switching element (Q2) and the third switching element (Q3) on, and the first switching element (Q1) and the fourth switching element (Q4) off. A third pattern in which both ends of the secondary winding (n2) are short-circuited in the second bridge circuit (12).
The second bridge circuit (Q2) with the second switching element (Q2) and the third switching element (Q3) turned on, and the first switching element (Q1) and the fourth switching element (Q4) turned off. 12) is controlled including the fourth pattern of the rectified state.
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device (1) according to item 1, characterized in that.
According to this, by not providing a dead time when transitioning from the first pattern to the second pattern and when transitioning from the third pattern to the fourth pattern, synchronous rectification can be performed immediately on the secondary side. , Efficiency can be improved. Further, even at a low output, it is possible to operate with zero voltage switching instead of zero current switching on the secondary side, and it is possible to reduce the loss.
[Item 3]
The control circuit (13) is
When the sixth switching element (Q6) is controlled to be in the ON state in the first pattern, the fifth switching element (Q5) is controlled to be in the ON state in the third pattern.
When the seventh switching element (Q7) is controlled to be in the ON state in the first pattern, the eighth switching element (Q8) is controlled to be in the ON state in the third pattern.
The power conversion device (1) according to item 2, characterized in that.
According to this, when short-circuiting the secondary side, the upper switching element (Q5, Q7) and the lower switching element (Q6, Q8) can be used alternately, and the upper or lower switching element can be used. It is possible to prevent heat from concentrating.
[Item 4]
The control circuit (13) is
In the second pattern, the eighth switching element (Q8) or the fifth switching element (Q5) is controlled to be in the ON state.
In the fourth pattern, the seventh switching element (Q7) or the sixth switching element (Q6) is controlled to be in the ON state.
The power conversion device (1) according to item 2 or 3, characterized in that.
According to this, the conduction loss of the diode can be reduced by performing synchronous rectification.
[Item 5]
The control circuit (13) is
The phase difference between the first leg and the second leg is fixed.
The ratio of the on-time to the off-time of the drive signal supplied to the fifth switching element (Q5) or the seventh switching element (Q7) and the sixth switching element (Q6) or the eighth switching element (Q8). Controls the voltage or current of the electric power supplied from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The power conversion device (1) according to item 3, characterized in that.
According to this, power control can be performed by the PWM method.
[Item 6]
The control circuit (13) is
The phase difference between the first leg and the second leg is set to 0 °.
The power conversion device (1) according to item 5, characterized in that.
According to this, a sufficient power transmission period can be secured.
[Item 7]
The control circuit (13) is
The fifth switching element (Q5) or the eighth switching element (Q8) is turned on in synchronization with the turn-off of the first switching element (Q1) and the fourth switching element (Q4).
The sixth switching element (Q6) or the seventh switching element (Q7) is turned on in synchronization with the turn-off of the second switching element (Q2) and the third switching element (Q3).
The power conversion device (1) according to any one of items 1 to 6, characterized in that.
According to this, the turn-on of the fifth switching element (Q5) or the eighth switching element (Q8) is accelerated from the turn-on of the second switching element (Q2) and the third switching element (Q3), so that the fifth switching element is turned on. (Q5) or the eighth switching element (Q8) is likely to be subjected to zero voltage switching, and high efficiency can be achieved. Further, by accelerating the turn-on of the 6th switching element (Q6) or the 7th switching element (Q7) from the turn-on of the 1st switching element (Q1) and the 4th switching element (Q4), the 6th switching element (Q6) Alternatively, the 7th switching element (Q7) is likely to be subjected to zero voltage switching, and high efficiency can be achieved.
[Item 8]
The control circuit (13) is
Synchronize the period of the first pattern with the period of the third pattern,
Synchronize the period of the second pattern with the period of the fourth pattern.
The power conversion device (1) according to any one of items 2 to 4, wherein the power conversion device (1) is characterized in that.
According to this, the operation becomes positive and negative symmetrical, and the generation of DC demagnetization can be suppressed.
[Item 9]
The control circuit (13) is
When boosting the voltage from the second DC unit (E2, Cb) to the first DC unit (E1, Ca) to transmit power.
The drive signal supplied to the first switching element (Q1) -the fourth switching element (Q4) and the drive signal supplied to the fifth switching element (Q5) -the eighth switching element (Q8) are exchanged.
The power conversion device (1) according to any one of items 1 to 8, wherein the power conversion device (1) is characterized in that.
According to this, bidirectional operation becomes possible.
　本開示は、ＤＡＢコンバータに利用可能である。 This disclosure is available for DAB converters.
　Ｅ１　第１直流電源、　Ｅ２　第２直流電源、　１　電力変換装置、　１１　第１ブリッジ回路、　１２　第２ブリッジ回路、　１３　制御回路、　Ｑ１－Ｑ８　スイッチング素子、　Ｄ１－Ｄ８　ダイオード、　Ｃ１－Ｃ８　容量、　Ｌ１　第１インダクタンス、　Ｌ２　第２インダクタンス、　ＴＲ１　絶縁トランス、　ｎ１　一次巻線、　ｎ２　二次巻線、　Ｃａ　一次側コンデンサ、　Ｃｂ　二次側コンデンサ。 E1 1st DC power supply, E2 2nd DC power supply, 1 power conversion device, 11 1st bridge circuit, 12 2nd bridge circuit, 13 control circuit, Q1-Q8 switching element, D1-D8 diode, C1-C8 capacity, L1 1st inductance, L2 2nd inductance, TR1 isolated transformer, n1 primary winding, n2 secondary winding, Ca primary side capacitor, Cb secondary side capacitor.

Claims (9)

  1. 　第１スイッチング素子と第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子と第４スイッチング素子が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部に並列接続される第１ブリッジ回路と、
    　第５スイッチング素子と第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子と第８スイッチング素子が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部に並列接続される第２ブリッジ回路と、
    　前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、
    　前記第１ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第１インダクタンスと、
    　前記第２ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第２インダクタンスと、
    　前記第１スイッチング素子－前記第８スイッチング素子を制御する制御回路と、を備え、
    　前記第１スイッチング素子－前記第８スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、
    　前記第１スイッチング素子－前記第８スイッチング素子のそれぞれに、並列に容量が接続または形成されており、
    　前記第１直流部から前記第２直流部へ昇圧して電力を伝送する場合、
    　前記第１ブリッジ回路は、デッドタイムを除き、前記第１直流部と前記絶縁トランスの一次巻線が導通し、
    　前記第２ブリッジ回路は、前記絶縁トランスの二次巻線の両端が前記第２ブリッジ回路内で短絡する第１の期間と、前記絶縁トランスの二次巻線と前記第２直流部が導通する第２の期間を含み、
    　前記制御回路は、
    　前記第１直流部から前記第２直流部へ昇圧して電力を伝送する期間において、前記第５スイッチング素子－前記第８スイッチング素子の少なくとも一つをオン状態に制御する、
    　ことを特徴とする電力変換装置。     It has a first leg in which a first switching element and a second switching element are connected in series, and a second leg in which a third switching element and a fourth switching element are connected in series, and the first leg and the second leg are connected. The first bridge circuit connected in parallel to the first DC section,
    It has a third leg in which a fifth switching element and a sixth switching element are connected in series, and a fourth leg in which a seventh switching element and an eighth switching element are connected in series, and the third leg and the fourth leg are connected. The second bridge circuit connected in parallel to the second DC section,
    An isolation transformer connected between the first bridge circuit and the second bridge circuit,
    A first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer,
    A second inductance connected or formed in series between the second bridge circuit and the secondary winding of the isolation transformer,
    The first switching element-a control circuit for controlling the eighth switching element is provided.
    A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element.
    Capacities are connected or formed in parallel to each of the first switching element and the eighth switching element.
    When boosting the voltage from the first DC section to the second DC section to transmit power
    In the first bridge circuit, except for the dead time, the first DC portion and the primary winding of the isolation transformer are conductive.
    In the second bridge circuit, both ends of the secondary winding of the isolation transformer are short-circuited in the second bridge circuit, and the secondary winding of the isolation transformer and the second DC portion are conductive. Including the second period
    The control circuit is
    During the period in which the voltage is boosted from the first DC unit to the second DC unit and power is transmitted, at least one of the fifth switching element and the eighth switching element is controlled to be in the ON state.
    A power conversion device characterized by that.
  2. 　前記制御回路は、
    　前記第１直流部から前記第２直流部へ昇圧して電力を伝送する場合、
    　前記第１スイッチング素子と前記第４スイッチング素子がオン状態、及び前記第２スイッチング素子と前記第３スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第２ブリッジ回路内で短絡状態の第１パターン、
    　前記第１スイッチング素子と前記第４スイッチング素子がオン状態、及び前記第２スイッチング素子と前記第３スイッチング素子がオフ状態で、前記第２ブリッジ回路が整流状態の第２パターン、
    　前記第２スイッチング素子と前記第３スイッチング素子がオン状態、及び前記第１スイッチング素子と前記第４スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第２ブリッジ回路内で短絡状態の第３パターン、
    　前記第２スイッチング素子と前記第３スイッチング素子がオン状態、及び前記第１スイッチング素子と前記第４スイッチング素子がオフ状態で、前記第２ブリッジ回路が整流状態の第４パターン、を含んで制御し、
    　前記第１パターンと前記第３パターンで動作する期間が前記第１の期間に対応し、
    　前記第２パターンと前記第４パターンで動作する期間が前記第２の期間に対応する、
    　ことを特徴とする請求項１に記載の電力変換装置。     The control circuit is
    When boosting the voltage from the first DC section to the second DC section to transmit power
    When the first switching element and the fourth switching element are on, and the second switching element and the third switching element are off, both ends of the secondary winding of the isolation transformer are in the second bridge circuit. The first pattern in the short-circuit state,
    A second pattern in which the first switching element and the fourth switching element are on, the second switching element and the third switching element are off, and the second bridge circuit is in a rectified state.
    When the second switching element and the third switching element are on, and the first switching element and the fourth switching element are off, both ends of the secondary winding of the isolation transformer are in the second bridge circuit. Third pattern of short circuit,
    The second bridge circuit is controlled to include a fourth pattern in which the second switching element and the third switching element are on, the first switching element and the fourth switching element are off, and the second bridge circuit is in a rectified state. ,
    The period in which the first pattern and the third pattern operate correspond to the first period.
    The period in which the second pattern and the fourth pattern operate correspond to the second period.
    The power conversion device according to claim 1.
  3. 　前記制御回路は、
    　前記第１パターンで前記第６スイッチング素子をオン状態に制御したとき、前記第３パターンで前記第５スイッチング素子をオン状態に制御し、
    　前記第１パターンで前記第７スイッチング素子をオン状態に制御したとき、前記第３パターンで前記第８スイッチング素子をオン状態に制御する、
    　ことを特徴とする請求項２に記載の電力変換装置。     The control circuit is
    When the sixth switching element is controlled to be in the ON state in the first pattern, the fifth switching element is controlled to be in the ON state in the third pattern.
    When the 7th switching element is controlled to be in the ON state by the 1st pattern, the 8th switching element is controlled to be in the ON state by the 3rd pattern.
    The power conversion device according to claim 2.
  4. 　前記制御回路は、
    　前記第２パターンにおいて前記第８スイッチング素子または前記第５スイッチング素子をオン状態に制御し、
    　前記第４パターンにおいて前記第７スイッチング素子または前記第６スイッチング素子をオン状態に制御する、
    　ことを特徴とする請求項２または３に記載の電力変換装置。     The control circuit is
    In the second pattern, the eighth switching element or the fifth switching element is controlled to be in the ON state.
    In the fourth pattern, the seventh switching element or the sixth switching element is controlled to be in the ON state.
    The power conversion device according to claim 2 or 3.
  5. 　前記制御回路は、
    　前記第１レグと前記第２レグ間の位相差を固定し、
    　前記第５スイッチング素子または前記第７スイッチング素子と、前記第６スイッチング素子または前記第８スイッチング素子に供給する駆動信号のオン時間とオフ時間の比率で、前記第１直流部から前記第２直流部へ供給する電力の電圧または電流を制御する、
    　ことを特徴とする請求項３に記載の電力変換装置。     The control circuit is
    The phase difference between the first leg and the second leg is fixed.
    The ratio of the on-time to the off-time of the drive signal supplied to the fifth switching element or the seventh switching element and the sixth switching element or the eighth switching element, from the first DC unit to the second DC unit. Controls the voltage or current of the power supplied to
    The power conversion device according to claim 3.
  6. 　前記制御回路は、
    　前記第１レグと前記第２レグ間の位相差を０°に設定する、
    　ことを特徴とする請求項５に記載の電力変換装置。     The control circuit is
    The phase difference between the first leg and the second leg is set to 0 °.
    The power conversion device according to claim 5.
  7. 　前記制御回路は、
    　前記第１スイッチング素子及び第４スイッチング素子のターンオフに同期して、前記第５スイッチング素子または前記第８スイッチング素子をターンオンさせ、
    　前記第２スイッチング素子及び第３スイッチング素子のターンオフに同期して、前記第６スイッチング素子または前記第７スイッチング素子をターンオンさせる、
    　ことを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。     The control circuit is
    The fifth switching element or the eighth switching element is turned on in synchronization with the turn-off of the first switching element and the fourth switching element.
    The sixth switching element or the seventh switching element is turned on in synchronization with the turn-off of the second switching element and the third switching element.
    The power conversion device according to any one of claims 1 to 6, wherein the power conversion device is characterized by the above.
  8. 　前記制御回路は、
    　前記第１パターンの期間と前記第３パターンの期間を同期させ、
    　前記第２パターンの期間と前記第４パターンの期間を同期させる、
    　ことを特徴とする請求項２から４のいずれか１項に記載の電力変換装置。     The control circuit is
    Synchronize the period of the first pattern with the period of the third pattern,
    Synchronize the period of the second pattern with the period of the fourth pattern.
    The power conversion device according to any one of claims 2 to 4, wherein the power conversion device is characterized by the above.
  9. 　前記制御回路は、
    　前記第２直流部から前記第１直流部へ昇圧して電力を伝送する場合、
    　前記第１スイッチング素子－前記第４スイッチング素子に供給する駆動信号と、前記第５スイッチング素子－前記第８スイッチング素子に供給する駆動信号を入れ替える、
    　ことを特徴とする請求項１から８のいずれか１項に記載の電力変換装置。     The control circuit is
    When boosting the voltage from the second DC section to the first DC section to transmit power
    The drive signal supplied to the first switching element-the fourth switching element and the drive signal supplied to the fifth switching element-the eighth switching element are exchanged.
    The power conversion device according to any one of claims 1 to 8, wherein the power conversion device is characterized by the above.
PCT/JP2021/024971 2020-09-16 2021-07-01 Power conversion device WO2022059294A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020155777A JP7373802B2 (en) 2020-09-16 2020-09-16 power converter
JP2020-155777 2020-09-16

Publications (1)

Publication Number Publication Date
WO2022059294A1 true WO2022059294A1 (en) 2022-03-24

Family

ID=80776092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024971 WO2022059294A1 (en) 2020-09-16 2021-07-01 Power conversion device

Country Status (2)

Country Link
JP (1) JP7373802B2 (en)
WO (1) WO2022059294A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115589159A (en) * 2022-12-09 2023-01-10 惠州市乐亿通科技有限公司 Bidirectional conversion circuit, multi-mode control method and bidirectional resonant converter
WO2023246059A1 (en) * 2022-06-20 2023-12-28 Oppo广东移动通信有限公司 Charging circuit, electronic device, charging system, and charging control method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) * 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2017051082A (en) * 2015-08-31 2017-03-09 サンケン電気株式会社 Bidirectional dc/dc converter
JP2017121165A (en) * 2015-12-24 2017-07-06 株式会社安川電機 Power conversion device and power conversion method
JP2019041433A (en) * 2017-08-22 2019-03-14 ダイヤモンド電機株式会社 converter
JP2020010594A (en) * 2018-07-10 2020-01-16 シャープ株式会社 Dc/dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) * 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2017051082A (en) * 2015-08-31 2017-03-09 サンケン電気株式会社 Bidirectional dc/dc converter
JP2017121165A (en) * 2015-12-24 2017-07-06 株式会社安川電機 Power conversion device and power conversion method
JP2019041433A (en) * 2017-08-22 2019-03-14 ダイヤモンド電機株式会社 converter
JP2020010594A (en) * 2018-07-10 2020-01-16 シャープ株式会社 Dc/dc converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246059A1 (en) * 2022-06-20 2023-12-28 Oppo广东移动通信有限公司 Charging circuit, electronic device, charging system, and charging control method
CN115589159A (en) * 2022-12-09 2023-01-10 惠州市乐亿通科技有限公司 Bidirectional conversion circuit, multi-mode control method and bidirectional resonant converter
CN115589159B (en) * 2022-12-09 2023-03-14 惠州市乐亿通科技有限公司 Bidirectional conversion circuit, multi-mode control method and bidirectional resonant converter

Also Published As

Publication number Publication date
JP2022049534A (en) 2022-03-29
JP7373802B2 (en) 2023-11-06

Similar Documents

Publication Publication Date Title
US9490709B2 (en) Hybrid DC-DC converter with LLC converter and full-bridge converter
Karshenas et al. Bidirectional dc-dc converters for energy storage systems
Zhang et al. A novel ZVS DC/DC converter for high power applications
WO2018141092A1 (en) Dc-dc converter and control method
US10476398B1 (en) Power conversion circuit for photovoltaic power generation with high efficiency over wide input voltage range
US9543823B2 (en) Power conversion apparatus having a switching circuit unit that includes a switching device and an auxiliary switching device
Karshenas et al. Basic families of medium-power soft-switched isolated bidirectional dc-dc converters
US20160105119A1 (en) Power conversion apparatus
WO2008020629A1 (en) Insulation boost type push-pull soft-switching dc/dc converter
KR101314903B1 (en) Bidirectional dc/dc converter
CN114301301A (en) Wide-range resonant soft-switching bidirectional direct-current converter and control method thereof
WO2022059294A1 (en) Power conversion device
US20220278625A1 (en) Power conversion device
CN114301300A (en) Wide-range bidirectional resonant soft-switching direct-current converter and control method thereof
EP4007145A1 (en) Power conversion device
KR101350323B1 (en) Bidirectional DC/DC Converter
Blinov et al. Bidirectional soft switching current source DC-DC converter for residential DC microgrids
JP7432894B2 (en) power converter
WO2023105968A1 (en) Power conversion device
JP7262054B2 (en) power converter
Sun et al. New no-isolated interleaved bidirectional soft-switching dc-dc converter with a novel auxiliary ZVT cell
JP7422347B2 (en) power converter
JP7262055B2 (en) power converter
CN111262440B (en) Full-bridge direct-current converter suitable for electric direct-current operation power supply system of transformer substation
Maheri et al. Performance benchmarking of si and gan mosfets in isolated buck-boost dc-dc converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21868981

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21868981

Country of ref document: EP

Kind code of ref document: A1