WO2010107060A1 - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
WO2010107060A1
WO2010107060A1 PCT/JP2010/054552 JP2010054552W WO2010107060A1 WO 2010107060 A1 WO2010107060 A1 WO 2010107060A1 JP 2010054552 W JP2010054552 W JP 2010054552W WO 2010107060 A1 WO2010107060 A1 WO 2010107060A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
time
switching
switching elements
circuit
Prior art date
Application number
PCT/JP2010/054552
Other languages
French (fr)
Japanese (ja)
Inventor
希 丹
彰二 堀内
Original Assignee
株式会社ウインズ
三井物産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ウインズ, 三井物産株式会社 filed Critical 株式会社ウインズ
Priority to JP2011504865A priority Critical patent/JPWO2010107060A1/en
Publication of WO2010107060A1 publication Critical patent/WO2010107060A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/30—Wind power
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

Provided is a DC-DC converter wherein an insulated high-frequency transformer is provided and a voltage resonant circuit composed of a switching circuit is connected to the primary side of a first transformer. An inductance is connected in series between the terminal on the secondary side of the high-frequency transformer and an output terminal, a second switching circuit is connected between the secondary side and the output terminal so as to be alternately switched therebetween, and a voltage is outputted via a rectifying circuit and a smoothing circuit. The voltage resonant circuit is switched by means of first switching signals, and the frequency of the first switching signals is set higher than a reference frequency when the output voltage is larger than a target voltage, and when the output voltage is smaller than the target voltage, the frequency of the first switching signal is set lower than the reference frequency.

Description

ＤＣ－ＤＣコンバータDC-DC converter
　　この発明は、ＤＣ－ＤＣコンバータに係り、特に、分散型直流電源からの電力を中電力容量の電力に変換する分散型電源用の絶縁型ＤＣ－ＤＣコンバータに関する。 The present invention relates to a DC-DC converter, and more particularly to an isolated DC-DC converter for a distributed power source that converts power from a distributed DC power source into medium power capacity.
　分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システムから電力を中電力容量（０．３ｋW～１０ｋW）の電力に変換する分散型電源システムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力（１次側）と系統（２次側）との絶縁が望まれている。このような電力変換装置に、高周波絶縁型のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問題がある。 A distributed power supply system that converts electric power from a distributed direct current power source, for example, a household fuel cell, a solar power generation system or a wind power generation system into a medium power capacity (0.3 kW to 10 kW) is a power conversion device such as an inverter. In this power converter, insulation between the input (primary side) and the system (secondary side) is desired. Even if a high-frequency insulation type converter is used in such a power conversion device, there is a problem that efficiency is deteriorated as compared with a non-insulation type converter.
　また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多くなることから、上記のような定格出力時における効率向上はもとより、定格出力の５０％以下の省電力の小出力運転時の効率を向上することが重要な課題となっている。このような背景から、特許文献１において、高効率のＤＣ－ＤＣコンバータが提案されている。 In addition, since a power source such as a fuel cell inevitably increases the frequency of operation at an output less than the rated value, not only is the efficiency improved at the rated output as described above, but the power saving is less than 50% of the rated output. Improving efficiency during output operation is an important issue. Against this background, Patent Document 1 proposes a highly efficient DC-DC converter.
　また、特許文献２には、スイッチング素子（ＦＥＴ）をゼロ電圧又はゼロ電流でスイッチング（ＺＶＳ或いはＺＣＳ）してスイッチング損失を低減することができる共振型スイッチング電源が開示されている。同様に、特許文献３にもスイッチング電源のスイッチをゼロ電圧・ゼロ電流でスイッチングするＤＣ―ＤＣコンバータが開示されている。また、この特許文献３には、スイッチング電源回路とトランスの間に電流共振回路が設けられ、スイッチング電源回路のスイッチが共振周波数付近ｆｒで動作される旨が記述されている。 Patent Document 2 discloses a resonant switching power supply that can reduce switching loss by switching a switching element (FET) with zero voltage or zero current (ZVS or ZCS). Similarly, Patent Document 3 discloses a DC-DC converter that switches a switch of a switching power supply at zero voltage and zero current. Patent Document 3 describes that a current resonance circuit is provided between the switching power supply circuit and the transformer, and the switch of the switching power supply circuit is operated at a frequency near the resonance frequency fr.
　更に、特許文献４及び５には、トランスの一次側にスイッチング電源を設けるのみならず、その２次側に設けた昇圧回路がスイッチング素子で構成される旨が記述されている。 Furthermore, Patent Documents 4 and 5 describe that not only the switching power supply is provided on the primary side of the transformer, but also the booster circuit provided on the secondary side is formed of switching elements.
特許第３９３４６５４号公報Japanese Patent No. 3934654 特開平０７－２７４４９８号公報Japanese Patent Application Laid-Open No. 07-274498 特開平０７－２２２４４４号公報Japanese Patent Application Laid-Open No. 07-222444 特開２００５－３１８７５７号公報JP 2005-318757 A 特開平０６－３１１７４３号公報Japanese Patent Laid-Open No. 06-311743
　特許文献１～５に開示されたＤＣ－ＤＣコンバータは、高効率を実現することができる。しかし、小エネルギーの観点から、よりスイッチング・ロスが減少され、より高効率でＤＣ－ＤＣ変換を実現することができるＤＣ－ＤＣコンバータの開発が要請されている。 The DC-DC converters disclosed in Patent Documents 1 to 5 can achieve high efficiency. However, from the viewpoint of small energy, there has been a demand for the development of a DC-DC converter that can realize a DC-DC conversion with a higher switching efficiency and a higher efficiency.
　本発明は、上記問題点を解決するためになされているものであり、その目的は、高効率のＤＣ－ＤＣコンバータを提供することになる。 The present invention has been made to solve the above problems, and an object thereof is to provide a highly efficient DC-DC converter.
　本発明は、上記問題点を解決するためになされているものであり、その目的は、高効率のＤＣ－ＤＣコンバータを提供することにある。 The present invention has been made to solve the above problems, and an object thereof is to provide a highly efficient DC-DC converter.
　この発明によれば、
　交互にスイッチングされる１対の第１のスイッチング素子を含み、フルブリッジ回路、ハーフブリッジ回路及びプッシュプル回路のいずれかの回路で構成される第１のスイッチング回路を含み、出力電圧が変動する低電圧直流電源から直流電力が入力され、この直流電力をＤＣ－ＡＣ変換して出力する電圧共振回路と、
　前記電圧共振回路が接続された１次側及び２次側を有する絶縁型高周波トランスと、
　この絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に直列に接続されたインダクタンスと、
　交互にスイッチングされるように接続された１対の第２のスイッチング素子から構成され、この１対の第２のスイッチング素子の一方が前記絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に接続され、前記１対の第２のスイッチング素子の他方が前記絶縁型高周波トランスの２次側の他方の端子と出力端子の他方との間に接続されている第２のスイッチング回路と、
　前記第２のスイッチング回路からの出力を整流する整流回路と、
　この整流回路からの出力を平滑して前記出力端子に出力する平滑回路と、
　導通電流が略零並びに印加電圧が略零のタイミングで前記第１のスイッチング素子をターンオン及びターンオフする第１のスイッチング信号で前記電圧共振回路における電圧共振を維持する第１のドライバ回路と、
　印加電圧が略零のタイミングで前記第２のスイッチング素子をターンオン及びターンオフする第２のスイッチング信号で零電圧スイッチングを維持する第２のドライバ回路と、
　前記整流回路から出力された出力電圧に依存して前記第１及び第２のスイッチング信号の周波数及び第１及び第２のスイッチング信号の夫々のオン時間を設定する制御回路であって、目標電圧に比べて前記出力電圧が大きい際に基準周波数よりも高い周波数を設定し、目標電圧に比べて前記出力電圧が小さい際に基準周波数よりも低い周波数を設定し、前記入力電圧が基準電圧よりも大きい際に前記第２のスイッチング信号のオン時間を小さくし、前記入力電圧が基準電圧よりも小さい際に前記第２のスイッチング信号のオン時間を大きく設定する制御回路と、
を具備することを特徴とするＤＣ－ＤＣコンバータが提供される。 According to this invention,
It includes a pair of first switching elements that are alternately switched, and includes a first switching circuit that includes any one of a full-bridge circuit, a half-bridge circuit, and a push-pull circuit, and has a low output voltage variation. A voltage resonance circuit that receives DC power from a voltage DC power supply, converts the DC power into DC-AC, and outputs the DC resonance power;
An insulated high-frequency transformer having a primary side and a secondary side to which the voltage resonance circuit is connected;
An inductance connected in series between one terminal on the secondary side of the insulated high-frequency transformer and one of the output terminals;
It is composed of a pair of second switching elements connected so as to be alternately switched, and one of the pair of second switching elements is one terminal on the secondary side of the insulated high-frequency transformer and an output terminal And the other of the pair of second switching elements is connected between the other terminal on the secondary side of the insulated high-frequency transformer and the other of the output terminals. A switching circuit;
A rectifier circuit for rectifying the output from the second switching circuit;
A smoothing circuit that smoothes the output from the rectifying circuit and outputs the smoothed output to the output terminal;
A first driver circuit that maintains voltage resonance in the voltage resonance circuit with a first switching signal that turns on and off the first switching element at a timing when the conduction current is substantially zero and the applied voltage is substantially zero;
A second driver circuit that maintains zero voltage switching with a second switching signal that turns on and off the second switching element at a timing when the applied voltage is substantially zero;
A control circuit for setting the frequency of the first and second switching signals and the on-time of each of the first and second switching signals depending on the output voltage output from the rectifier circuit, When the output voltage is higher than the reference frequency when the output voltage is higher, and when the output voltage is lower than the target voltage, the frequency is lower than the reference frequency, and the input voltage is higher than the reference voltage. A control circuit for reducing the ON time of the second switching signal and setting the ON time of the second switching signal to be large when the input voltage is smaller than a reference voltage;
A DC-DC converter is provided.
　この発明のＤＣ－ＤＣコンバータによれば、スイッチング・ロスの無い高効率の変換を実現することが出来る。 According to the DC-DC converter of the present invention, high-efficiency conversion without switching loss can be realized.
　この発明のＤＣ－ＤＣコンバータによれば、全動作領域領において、１次及び２次のスイッチング回路がソフトスイッチングを行っているため高効率となる。また、この発明のＤＣ－ＤＣコンバータによれば、回路部品点数が少ないため、小型軽量化が図れ、コストダウンだけでなく、部品故障に対する信頼性が向上される。 According to the DC-DC converter of the present invention, since the primary and secondary switching circuits perform soft switching in the entire operation region, the efficiency becomes high. Further, according to the DC-DC converter of the present invention, since the number of circuit components is small, the size and weight can be reduced, and not only the cost is reduced, but also the reliability against the component failure is improved.
図１は、この発明の一実施の形態に係るＤＣ－ＤＣコンバータを示す回路図である。FIG. 1 is a circuit diagram showing a DC-DC converter according to an embodiment of the present invention. 図２は、電圧共振回路をハーフブリッジ回路で構成したこの発明の他の実施の形態に係るＤＣ－ＤＣコンバータを示す回路図である。FIG. 2 is a circuit diagram showing a DC-DC converter according to another embodiment of the present invention in which the voltage resonance circuit is constituted by a half bridge circuit. 図３は、電圧共振回路をプッシュプル回路で構成したこの発明の更に他の実施の形態に係るＤＣ－ＤＣコンバータを示す回路図である。FIG. 3 is a circuit diagram showing a DC-DC converter according to still another embodiment of the present invention in which the voltage resonance circuit is configured by a push-pull circuit. 図４は、図１に示される回路において、出力される出力電力を一定にする為のパルス信号の周波数と入力電圧Vinとの関係を示すグラフである。FIG. 4 is a graph showing the relationship between the frequency of the pulse signal and the input voltage Vin for making the output power output constant in the circuit shown in FIG. 図５Ａは、図１に示される回路において、入力電圧が一定の定常状態に達した後に出力される出力電力を可変とするパルス信号の周波数と出力電力との関係を示すグラフである。FIG. 5A is a graph showing the relationship between the output power and the frequency of a pulse signal that varies the output power output after the input voltage reaches a certain steady state in the circuit shown in FIG. 図５Ｂは、図１に示される回路において、入力電圧が一定の定常状態に達した後に出力される出力電力とパルス信号のデューティー比との関係を示すグラフである。FIG. 5B is a graph showing the relationship between the output power output after the input voltage reaches a certain steady state and the duty ratio of the pulse signal in the circuit shown in FIG. 図６は、図１に示すスイッチング素子を制御する制御ブロック図である。FIG. 6 is a control block diagram for controlling the switching element shown in FIG. 図７は、図１に示すスイッチング素子を制御する制御フローを示すフローチャートである。FIG. 7 is a flowchart showing a control flow for controlling the switching element shown in FIG. 図８の（ａ）～（ｅ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。FIGS. 8A to 8E show the operation of each part in the DC-DC converter shown in FIG. 1 when the rated voltage mode is set in the steady state. 図９の（ｆ）～（ｊ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(F) to (j) of FIG. 9 show the operation of each part in the DC-DC converter shown in FIG. 1 when the rated voltage mode is set in the steady state. 図１０の（ｋ）～（ｏ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) of FIG. 10 show the operation of each part in the DC-DC converter shown in FIG. 1 when the rated voltage mode is set in the steady state. 図１１の（ａ）～（ｅ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(A) to (e) of FIG. 11 show the operation of each part in the DC-DC converter shown in FIG. 1 when the low input voltage mode is set in the steady state. 図１２の（ｆ）～（ｉ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(F) to (i) in FIG. 12 show the operation of each part in the DC-DC converter shown in FIG. 1 when the low input voltage mode is set in the steady state. 図１３の（ｋ）～（ｏ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) of FIG. 13 show the operation of each part in the DC-DC converter shown in FIG. 1 when the low input voltage mode is set in the steady state. 図１４の（ａ）～（ｅ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。14A to 14E show the operation of each part in the DC-DC converter shown in FIG. 1 when the high input voltage mode is set in the steady state. 図１５の（ｆ）～（ｉ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。15 (f) to (i) show the operation of each part in the DC-DC converter shown in FIG. 1 when the high input voltage mode is set in the steady state. 図１６の（ｋ）～（ｏ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) in FIG. 16 show the operation of each part in the DC-DC converter shown in FIG. 1 when the high input voltage mode is set in the steady state. 図１７の（ａ）～（ｅ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。17A to 17E show the operation of each part in the DC-DC converter shown in FIG. 1 when the medium power mode is set in the steady state. 図１８の（ｆ）～（ｉ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(F) to (i) in FIG. 18 show the operation of each part in the DC-DC converter shown in FIG. 1 when the medium power mode is set in the steady state. 図１９の（ｋ）～（ｏ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) of FIG. 19 show the operation of each part in the DC-DC converter shown in FIG. 1 when the medium power mode is set in the steady state. 図２０の（ａ）～（ｅ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。20A to 20E show the operation of each part in the DC-DC converter shown in FIG. 1 when the low power mode is set in the steady state. 図２１の（ｆ）～（ｉ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。21 (f) to (i) show the operation of each part in the DC-DC converter shown in FIG. 1 when the low power mode is set in the steady state. 図２２の（ｋ）～（ｏ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) in FIG. 22 show the operation of each part in the DC-DC converter shown in FIG. 1 when the low power mode is set in the steady state. 図２３の（ａ）～（ｅ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。FIGS. 23A to 23E show the operation of each part in the DC-DC converter shown in FIG. 1 when the high power mode is set in the steady state. 図２４の（ｆ）～（ｉ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(F) to (i) of FIG. 24 show the operation of each part in the DC-DC converter shown in FIG. 1 when the high power mode is set in the steady state. 図２５の（ｋ）～（ｏ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。(K) to (o) in FIG. 25 show the operation of each part in the DC-DC converter shown in FIG. 1 when the high power mode is set in the steady state. 図２６の（ａ）～（ｅ）は、定格入力電圧モードが設定されている際の図３に示されるコンバータ回路における各部の動作を示している。26A to 26E show the operation of each part in the converter circuit shown in FIG. 3 when the rated input voltage mode is set. 図１に示すＤＣ－ＤＣコンバータの変形例に係るＤＣ－ＤＣコンバータを示す回路図である。FIG. 6 is a circuit diagram showing a DC-DC converter according to a modification of the DC-DC converter shown in FIG. 1.
　以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るＤＣ－ＤＣコンバータについて説明する。 Hereinafter, a DC-DC converter according to an embodiment of the present invention will be described with reference to the drawings as necessary.
　図１は、この発明の実施の形態に係るＤＣ－ＤＣコンバータを示している。この図１に示されるＤＣ－ＤＣコンバータとＤＣ－ＡＣ変換を行うインバータ部からパワーコンディショナーとしての連系インバータが構成され、この連系インバータが分散型電源システムに適用される。 FIG. 1 shows a DC-DC converter according to an embodiment of the present invention. The DC-DC converter and the inverter unit that performs DC-AC conversion shown in FIG. 1 constitute a connected inverter as a power conditioner, and this connected inverter is applied to a distributed power supply system.
　図１に示されるＤＣ－ＤＣコンバータの入力端子Vinには、出力に変動を伴う直流電源(図示せず）、例えば、燃料電池、太陽電池、或いは風力発電からの出力（直流電力）Vinが入力されている。この出力Vinは、図１に示すコンバータでＤＣ-ＤＣ変換され、変換されたＤＣ出力がインバータ部で交流出力、比較的小出力（例えば、０．３ｋＷ～数１０ｋＷ程度）に変換されて、負荷に、例えば、家庭内の負荷に商用電圧（系統電圧）Voutとして出力される。ここで、商用電圧（系統電圧）Voutは、日本では、１０１Ｖ或いは２０２Ｖ（単相３線接続の場合）に相当し、米国では、１１５Ｖ或いは２３０Ｖに相当している。 The input terminal Vin of the DC-DC converter shown in FIG. 1 is input with a DC power supply (not shown) with fluctuation in output, for example, an output (DC power) Vin from a fuel cell, a solar cell, or wind power generation. Has been. This output Vin is DC-DC converted by the converter shown in FIG. 1, and the converted DC output is converted into an AC output and a relatively small output (for example, about 0.3 kW to several tens of kW) by the inverter unit. For example, it is output as a commercial voltage (system voltage) Vout to a load in the home. Here, the commercial voltage (system voltage) Vout corresponds to 101V or 202V (in the case of single-phase three-wire connection) in Japan, and corresponds to 115V or 230V in the United States.
　燃料電池システムでは、図１に示されるコンバータに入力電圧Vinとして８０Ｖ以下、現状では、２０Ｖ～６０Ｖの電圧が入力され、無負荷の際にその出力電圧Ｖinが最も高く、負荷が大きくなるにつれて電圧が２５％～３０％程度低下する特性を有している。また、太陽電池モジュールを備える太陽光発電システムでは、１枚の太陽電池モジュールで１７－２１Ｖの電圧Vinが出力され、システムとしては、１７０Ｖ～３５０Ｖの電圧Voutが出力される。その出力電圧Voutは、１２０Ｖ～４５０Ｖの範囲で変動される。更に、風力発電システムでは、５０Ｖ程度の出力電圧Vinが発生されるが、羽根が回転している際には、３０Ｖ～５０Ｖの範囲で出力Vinが変動される。 In the fuel cell system, an input voltage Vin of 80 V or less, currently 20 V to 60 V, is input to the converter shown in FIG. 1, and the output voltage Vin is highest when there is no load, and the voltage increases as the load increases. Has a characteristic of lowering by about 25% to 30%. Further, in a solar power generation system including a solar cell module, a voltage Vin of 17-21V is output from one solar cell module, and a voltage Vout of 170V to 350V is output as the system. The output voltage Vout varies in the range of 120V to 450V. Further, in the wind power generation system, an output voltage Vin of about 50V is generated. However, when the blades are rotating, the output Vin is fluctuated in the range of 30V to 50V.
　このコンバータは、高周波絶縁型のＤＣ－ＤＣコンバータであって、高周波トランスＴ１、直流電源に接続された入力端子Vinと高周波トランスＴ１の一次側との間に配置され、高周波の電圧を出力する電圧共振回路１１、リーケージインダクタ（昇圧リアクトル）Ｌ１を有する高周波トランスＴ１、この高周波トランスＴ１の二次側に配置されたスイッチング回路１３、スイッチング回路１３からの出力電流を整流する整流回路１４及び整流回路１４からの出力を平滑化する平滑回路１６から構成され、平滑回路１６の出力端子２０Ａ、２０Ｂから出力電圧が出力される。ここで、リーケージインダクタＬ１は、高周波トランスＴ１のリーケージインダクタＬ１に代えて或いはリーケージインダクタに加えて別途高周波トランスＴ１の２次側に昇圧リアクトルＬ１が接続されても良い。 This converter is a high-frequency insulation type DC-DC converter, which is arranged between a high-frequency transformer T1, an input terminal Vin connected to a DC power supply, and a primary side of the high-frequency transformer T1, and outputs a high-frequency voltage. A resonant circuit 11, a high-frequency transformer T1 having a leakage inductor (step-up reactor) L1, a switching circuit 13 disposed on the secondary side of the high-frequency transformer T1, a rectifier circuit 14 for rectifying an output current from the switching circuit 13, and a rectifier circuit 14 Is output from output terminals 20A and 20B of the smoothing circuit 16. Here, instead of the leakage inductor L1 of the high-frequency transformer T1, the leakage inductor L1 may be connected to the secondary side of the high-frequency transformer T1 separately in addition to the leakage inductor L1.
　図１に示されるコンバータは、電圧共振回路１１を制御するドライブ・バッファ１７及びスイッチング回路１３を制御するドライブ・バッファ１８を更に備えている。また、動作モードに応じたパルス信号を格納した参照テーブル３６及び参照テーブル３６を参照してこれらドライブ・バッファ１７、１８にパルス幅変調信号ＰＷＭを出力するＣＰＵ３０から構成されるスイッチング制御部１２を更に備えている。 The converter shown in FIG. 1 further includes a drive buffer 17 that controls the voltage resonance circuit 11 and a drive buffer 18 that controls the switching circuit 13. Further, the switching controller 12 further comprising a CPU 30 that outputs a pulse width modulation signal PWM to the drive buffers 17 and 18 with reference to the reference table 36 storing the pulse signal corresponding to the operation mode and the reference table 36. I have.
　ここで、連系インバータが日本で使用する場合を想定すると、ＤＣ－ＤＣコンバータは、通常系統２００Ｖの連系インバータユニットに接続され、高周波トランス１２の二次側からは、３７０Ｖ程度の電圧が出力される。 Here, assuming that the interconnection inverter is used in Japan, the DC-DC converter is connected to the interconnection inverter unit of the normal system 200V, and a voltage of about 370V is output from the secondary side of the high-frequency transformer 12. Is done.
　一次側に配置された電圧共振回路１１は、図１に示すようにフルブリッジ電圧共振回路で構成することができる。フルブリッジ電圧共振回路１１においては、スイッチング素子Ｑ１及びスイッチング素子Ｑ３が直列接続され、スイッチング素子Ｑ２及びスイッチング素子Ｑ４が直列接続されている。スイッチング素子Ｑ１、Ｑ３の直列回路及びスイッチング素子Ｑ２，Ｑ４の直列回路が入力コンデンサＣ７に並列接続されるとともにフルブリッジ回路を構成するように夫々入力側１０Ａ、１０Ｂの直流電源に並列接続されている。即ち、入力コンデンサＣ７が電源のプラス側１０Ａ及びマイナス側１０Ｂ間に接続され、スイッチング素子Ｑ１、Ｑ２のドレインが電源のプラス側１０Ａに接続され、スイッチング素子Ｑ３、Ｑ４のソースが電源のマイナス側１０Ｂに接続されている。また、スイッチング素子Ｑ１及びスイッチング素子Ｑ３間の接続部が出力側のトランスＴ１の一端部に接続され、スイッチング素子Ｑ２及びスイッチング素子Ｑ４の接続部がトランスＴ１の他端部に接続されている。これらスイッチング素子Ｑ１～Ｑ４の夫々は、ＦＥＴ（電界効果トランジスタ）或いはＩＧＢＴ（絶縁ゲート・バイポーラトランジスタ）等のスイッチング素子で構成され、ドレイン及びソース間（ＩＧＢＴの場合にはエミッタ・コレクタ間）に寄生キャパシタＣ１～Ｃ４及び寄生ダイオードＤ１～Ｄ４を有している。また、スイッチング素子Ｑ１～Ｑ４のゲートには、スイッチング素子Ｑ１～Ｑ４を零電圧並びに零供給電流のタイミングでオン・オフするドライブ・バッファ１７が接続されている。 The voltage resonance circuit 11 arranged on the primary side can be constituted by a full bridge voltage resonance circuit as shown in FIG. In the full bridge voltage resonance circuit 11, the switching element Q1 and the switching element Q3 are connected in series, and the switching element Q2 and the switching element Q4 are connected in series. A series circuit of the switching elements Q1 and Q3 and a series circuit of the switching elements Q2 and Q4 are connected in parallel to the input capacitor C7 and are connected in parallel to the DC power sources on the input sides 10A and 10B so as to form a full bridge circuit. . That is, the input capacitor C7 is connected between the positive side 10A and the negative side 10B of the power source, the drains of the switching elements Q1, Q2 are connected to the positive side 10A of the power source, and the sources of the switching elements Q3, Q4 are the negative side 10B of the power source. It is connected to the. Further, a connection part between the switching element Q1 and the switching element Q3 is connected to one end part of the transformer T1 on the output side, and a connection part between the switching element Q2 and the switching element Q4 is connected to the other end part of the transformer T1. Each of these switching elements Q1 to Q4 is composed of a switching element such as an FET (field effect transistor) or an IGBT (insulated gate / bipolar transistor), and is parasitic between a drain and a source (between an emitter and a collector in the case of IGBT). Capacitors C1 to C4 and parasitic diodes D1 to D4 are provided. Further, a drive buffer 17 is connected to the gates of the switching elements Q1 to Q4 to turn on and off the switching elements Q1 to Q4 at the timing of zero voltage and zero supply current.
入力端子１０Ａの電圧は、入力電圧信号として検出されてインタフェース(図示せず）を介してＣＰＵ３０に入力されている。入力電圧信号は、ＣＰＵ３０によって参照テーブル３６に格納されている参照入力電圧に参照され、参照入力電圧に対応するスイッチング周期及びパルス幅を有するパルス信号が選定される。このパルス信号は、ＣＰＵ３０からドライブ・バッファ１７に与えられてこのドライブ・バッファ１７からスイッチング信号がスイッチング素子Ｑ１～Ｑ４に出力される。即ち、ドライブ・バッファ１７から出力されるスイッチング・パルスは、入力電圧信号に応じてその周波数並びにデューティー比（デューティー・サイクルに対するオン期間の比）が選定されてスイッチング素子Ｑ１～Ｑ４の夫々が実質的な零電圧並びに零供給電流のタイミングでオン及びオフされる。ここで、零供給電流とは、入力端子１０Ａ、１０Ｂから対応するスイッチング素子Ｑ１～Ｑ４の夫々に供給される電流がゼロの状態でスイッチングされることを意味している。後に説明されるようにスイッチング素子Ｑ１～Ｑ４は、夫々寄生容量Ｃ１～Ｃ４を有し、この寄生容量Ｃ１～Ｃ４を充電する為の無効電流が高周波トランスＴ１のインダクタから供給され、寄生容量Ｃ１～Ｃ４から高周波トランスＴ１のインダクタから放電される。しかし、この無効電流は、スイッチング素子Ｑ１～Ｑ４がスイッチングされる際の零供給電流には含まれないものとする。 The voltage at the input terminal 10A is detected as an input voltage signal and input to the CPU 30 via an interface (not shown). The input voltage signal is referred to the reference input voltage stored in the reference table 36 by the CPU 30, and a pulse signal having a switching period and a pulse width corresponding to the reference input voltage is selected. This pulse signal is supplied from the CPU 30 to the drive buffer 17, and a switching signal is output from the drive buffer 17 to the switching elements Q1 to Q4. That is, the switching pulse output from the drive buffer 17 has its frequency and duty ratio (ratio of the on period to the duty cycle) selected according to the input voltage signal, so that each of the switching elements Q1 to Q4 is substantially effective. ON and OFF at the timing of a zero voltage and a zero supply current. Here, the zero supply current means that the current supplied from the input terminals 10A and 10B to the corresponding switching elements Q1 to Q4 is switched in a zero state. As will be described later, the switching elements Q1 to Q4 have parasitic capacitances C1 to C4, respectively. A reactive current for charging the parasitic capacitances C1 to C4 is supplied from the inductor of the high frequency transformer T1, and the parasitic capacitances C1 to C4 are supplied. C4 is discharged from the inductor of the high-frequency transformer T1. However, this reactive current is not included in the zero supply current when the switching elements Q1 to Q4 are switched.
　図１に示される電圧共振回路１１は、図２に示されるようにハーフブリッジ電圧共振回路で構成しても良い。ハーフブリッジ電圧共振回路においては、図２に示されるようにスイッチング素子Ｑ２、Ｑ４の直列回路がキャパシタＣ７に並列に接続され、スイッチング素子Ｑ２、Ｑ４間の接続点が高周波トランスのＴ１の一次側の高圧端子に接続され、高周波トランスのＴ１の一次側の接地端子が接地側端子１０Ｂに接続されている。このハーフブリッジ電圧共振回路は、後に説明するブリッジ電圧共振回路と同様に動作される。即ち、ブリッジ電圧共振回路の動作を説明する波形図において、スイッチング素子Ｑ１、Ｑ３が除去されたと同様に動作されることから、ハーフブリッジ電圧共振回路の動作の説明は省略する。 The voltage resonance circuit 11 shown in FIG. 1 may be a half-bridge voltage resonance circuit as shown in FIG. In the half-bridge voltage resonance circuit, as shown in FIG. 2, a series circuit of switching elements Q2 and Q4 is connected in parallel to a capacitor C7, and the connection point between the switching elements Q2 and Q4 is the primary side of T1 of the high-frequency transformer. The primary side ground terminal of the high-frequency transformer T1 is connected to the ground side terminal 10B. This half-bridge voltage resonance circuit operates in the same manner as a bridge voltage resonance circuit described later. That is, in the waveform diagram for explaining the operation of the bridge voltage resonance circuit, the operation is performed in the same manner as when the switching elements Q1 and Q3 are removed, and thus the explanation of the operation of the half bridge voltage resonance circuit is omitted.
　同様に、図１に示される電圧共振回路１１は、図３に示すようにプッシュプル電圧共振回路で構成しても良い。プッシュプル電圧共振回路では、トランスＴ１の一次側中間タップが電源のプラス側１０Ａに接続され、トランスＴ１の一次側の端子にスイッチング素子Ｑ３、Ｑ４のドレインが接続され、スイッチング素子Ｑ３、Ｑ４のソースが電源のマイナス側１０Ｂに接続されている。 Similarly, the voltage resonance circuit 11 shown in FIG. 1 may be constituted by a push-pull voltage resonance circuit as shown in FIG. In the push-pull voltage resonance circuit, the primary side intermediate tap of the transformer T1 is connected to the positive side 10A of the power source, the drains of the switching elements Q3 and Q4 are connected to the primary side terminal of the transformer T1, and the sources of the switching elements Q3 and Q4 Is connected to the negative side 10B of the power source.
　図１及び図３に示されるようにトランスＴ１の二次側には、スイッチング回路１３が接続されている。ここで、トランスＴ１の二次側の高電圧端子には、昇圧リアクトルＬ１が直列に接続され、また、この昇圧リアクトルＬ１を介してトランスＴ１の高電圧端子と接地端子２０Ｂとの間には、スイッチング回路１３を構成するスイッチング素子Ｑ６が接続されている。トランスＴ１の２次側の低電圧端子と接地端子２０Ｂとの間には、スイッチング回路１３を構成するスイッチング素子Ｑ５が接続されている。 As shown in FIGS. 1 and 3, a switching circuit 13 is connected to the secondary side of the transformer T1. Here, a boosting reactor L1 is connected in series to the secondary high voltage terminal of the transformer T1, and between the high voltage terminal of the transformer T1 and the ground terminal 20B via the boosting reactor L1, A switching element Q6 constituting the switching circuit 13 is connected. A switching element Q5 constituting the switching circuit 13 is connected between the secondary low voltage terminal of the transformer T1 and the ground terminal 20B.
　スイッチング素子Ｑ５及びＱ６は、夫々そのドレイン（ＩＧＢＴの場合にはコレクタ）及びソース（ＩＧＢＴの場合にはエミッタ）間に並列接続された寄生キャパシタＣ５、Ｃ６並びに寄生ダイオードＤ５，Ｄ６を含んで構成されている。また、スイッチング素子Ｑ５及びＱ６には、ドライバ・バッファ１８が接続されている。即ち、スイッチング素子Ｑ６のドレイン（ＩＧＢＴの場合にはコレクタ）が昇圧リアクトルＬ１を介してトランスＴ１の二次高圧側端子に接続され、スイッチング素子Ｑ６のソース（ＩＧＢＴの場合にはエミッタ）が接地側出力端子２０Ｂに接続されている。また、スイッチング素子Ｑ５のドレイン（ＩＧＢＴの場合にはコレクタ）は、トランスＴ１の二次低電圧側端子に接続され、スイッチング素子Ｑ５のソース（ＩＧＢＴの場合にはエミッタ）が接地側出力端子２０Ｂに接続されている。また、スイッチング素子Ｑ５のドレインは、整流平滑回路１４を構成するダイオードＤ８を介してプラス側出力端子２０Ａに接続されている。整流平滑回路１４を構成するダイオードＤ７は、昇圧リアクトルＬ１を介してトランスＴ１の二次高圧側端子に接続されるとともにプラス側出力端子２０Ａに接続され、整流平滑回路１４を構成するダイオードＤ８は、トランスＴ１の二次低圧側端子及びプラス側出力端子２０Ａ間に接続され、平滑用キャパシタＣ８が出力端子２０Ａ，２０Ｂ間に接続されている。スイッチング素子Ｑ５及びＱ６のゲートは、スイッチング素子Ｑ５及びスイッチング素子Ｑ６を所定のタイミングでオン・オフするためにドライブ・バッファ１８に接続されて出力電圧信号Voutが出力端子２０Ａ，２０Ｂから出力される。出力端子２０Ａで検出される出力電圧は、電気的絶縁回路素子３２、例えば、フォトカプラ及び図示しないインタフェースを介して出力電圧信号としてＣＰＵ３０に入力されている。 The switching elements Q5 and Q6 include parasitic capacitors C5 and C6 and parasitic diodes D5 and D6 connected in parallel between the drain (collector in the case of IGBT) and the source (emitter in the case of IGBT), respectively. ing. A driver buffer 18 is connected to the switching elements Q5 and Q6. That is, the drain (collector in the case of IGBT) of the switching element Q6 is connected to the secondary high-voltage side terminal of the transformer T1 via the boost reactor L1, and the source (emitter in the case of IGBT) of the switching element Q6 is grounded. It is connected to the output terminal 20B. The drain (collector in the case of IGBT) of the switching element Q5 is connected to the secondary low voltage side terminal of the transformer T1, and the source (emitter in the case of IGBT) of the switching element Q5 is connected to the ground side output terminal 20B. It is connected. The drain of the switching element Q5 is connected to the plus-side output terminal 20A via the diode D8 constituting the rectifying and smoothing circuit 14. The diode D7 constituting the rectifying / smoothing circuit 14 is connected to the secondary high-voltage side terminal of the transformer T1 via the step-up reactor L1 and to the plus-side output terminal 20A, and the diode D8 constituting the rectifying / smoothing circuit 14 is The transformer T1 is connected between the secondary low-voltage side terminal and the plus-side output terminal 20A, and the smoothing capacitor C8 is connected between the output terminals 20A and 20B. The gates of the switching elements Q5 and Q6 are connected to the drive buffer 18 to turn on and off the switching elements Q5 and Q6 at a predetermined timing, and output voltage signals Vout are output from the output terminals 20A and 20B. The output voltage detected at the output terminal 20A is input to the CPU 30 as an output voltage signal through an electrically insulating circuit element 32, for example, a photocoupler and an interface (not shown).
　また、ＣＰＵ３０は、入力端子１０Ａから入力される入力電圧信号及び出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号で参照テーブル３６を参照して下記に説明する各モードに応じてスイッチング素子Ｑ５及びスイッチング素子Ｑ６をオン・オフするパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）及び周波数を設定して最適な条件下でスイッチング素子Ｑ５、Ｑ６を零供給電流並びに零電圧のタイミングでオン・オフしている。 Further, the CPU 30 refers to the reference table 36 with the input voltage signal input from the input terminal 10A and the output voltage signal output between the output terminals 20A and 20B, and the switching element Q5 and the switching element Q5 according to each mode described below. Set the duty ratio (ratio of the on period to the duty cycle) and frequency of the pulse signal for turning on / off the switching element Q6 and the frequency to turn on the switching elements Q5, Q6 at the timing of zero supply current and zero voltage under the optimum conditions・ Off.
　ここで、各モードに応じた最適制御を実施する為に参照テーブル３６には、図４、図５Ａ及び図５Ｂに示される関係から最適なパルス信号の周波数及びパルス信号のデューティー比が格納され、この格納されたテーブルから選定されたパルス信号がスイッチング素子Ｑ５、Ｑ６に与えられてスイッチング回路１３が最適制御される。図４は、出力端子２０Ａ，２０Ｂ間から出力される出力電力Ｖoutを一定にする為のパルス信号の周波数と出力電圧Ｖoutとの関係を示すグラフ及びパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）と入力電圧との関係を示すグラフである。 Here, in order to carry out optimal control according to each mode, the reference table 36 stores the optimal pulse signal frequency and pulse signal duty ratio from the relationships shown in FIGS. 4, 5A and 5B. A pulse signal selected from the stored table is applied to the switching elements Q5 and Q6, and the switching circuit 13 is optimally controlled. FIG. 4 is a graph showing the relationship between the frequency of the pulse signal and the output voltage Vout for making the output power Vout output from the output terminals 20A and 20B constant, and the duty ratio of the pulse signal (the ON period with respect to the duty cycle). It is a graph which shows the relationship between an input voltage and an input voltage.
　図４から明らかなように出力電圧Ｖoutが低下されると、パルス信号の周波数が低く設定され、出力電圧Ｖoutが上昇されると、パルス信号の周波数が高く設定される。また、図４から明らかなように出力電圧Ｖoutが低下されると、パルス信号のデューティー比が高く設定され、出力電圧Ｖoutが上昇されると、パルス信号のデューティー比が低く設定される。パルス信号の周波数及びパルス信号のデューティー比が適切に設定された出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号Ｖoutが一定に設定される。出力電圧信号Ｖoutは、既に説明されるようにモニタされ、出力電圧信号Ｖoutが一定となるようにパルス信号の周波数及びパルス信号のデューティー比が設定される。 As is apparent from FIG. 4, when the output voltage Vout is lowered, the frequency of the pulse signal is set low, and when the output voltage Vout is raised, the frequency of the pulse signal is set high. As is clear from FIG. 4, when the output voltage Vout is lowered, the duty ratio of the pulse signal is set high, and when the output voltage Vout is raised, the duty ratio of the pulse signal is set low. The output voltage signal Vout output from between the output terminals 20A and 20B in which the frequency of the pulse signal and the duty ratio of the pulse signal are appropriately set is set constant. The output voltage signal Vout is monitored as described above, and the frequency of the pulse signal and the duty ratio of the pulse signal are set so that the output voltage signal Vout is constant.
　より具体的には、出力電圧Ｖoutが低い場合には、トランスＴ１の１次側入力電圧が低下される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を長くする為にパルス信号の周波数が低下され、また、デューティー比が大きく選定されてスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４のオン期間が長く、オフ期間が短く設定されてこのスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４での昇圧比が大きくなる。これに対して出力電圧Ｖoutが高い場合には、トランスＴ１の１次側入力電圧が上昇される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を短くする為にパルス信号の周波数が上昇され、また、デューティー比が小さく選定されてスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４のオン期間が短く、オフ期間が長く設定されてこのスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４での昇圧比が低下される。 More specifically, when the output voltage Vout is low, the primary side input voltage of the transformer T1 is lowered. Accordingly, the frequency of the pulse signal is lowered to increase the ON time in the voltage resonance circuit 11 functioning as a booster circuit on the secondary side of the transformer T1, and the duty ratio is selected to be large so that the switching elements Q1, Q2, Q3 are selected. , Q4 are set to be long and the OFF period is set to be short so that the boosting ratio in the switching elements Q1, Q2, Q3, and Q4 is increased. On the other hand, when the output voltage Vout is high, the primary side input voltage of the transformer T1 is increased. Accordingly, the frequency of the pulse signal is increased in order to shorten the ON time in the voltage resonance circuit 11 functioning as a booster circuit on the secondary side of the transformer T1, and the duty ratio is selected to be small so that the switching elements Q1, Q2, Q3 are selected. , Q4 are set to be short and the off period is set to be long so that the step-up ratio in the switching elements Q1, Q2, Q3, Q4 is lowered.
　図３に示されるプッシュプル回路で電圧共振回路１１が構成される回路にあっても、同様に入力電圧Ｖinが低い場合には、電圧共振回路１１におけるオン時間を長くする為にパルス信号の周波数が低下され、また、デューティー比が大きく選定されてスイッチング素子Ｑ５，Ｑ６のオン期間が長く、オフ期間が短く設定されてこのスイッチング素子Ｑ５，Ｑ６での昇圧比が大きくなり、出力電圧が一定に保たれる。これに対して入力電圧Ｖinが高い場合には、トランスＴ１の１次側入力電圧が上昇される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を短くする為にパルス信号の周波数が上昇され、また、デューティー比が小さく選定されてスイッチング素子Ｑ２，Ｑ４のオン期間が短く、オフ期間が長く設定されてこのスイッチング素子Ｑ２，Ｑ４での昇圧比が低下されることによって出力電圧が一定に保たれる。 Even in the circuit in which the voltage resonance circuit 11 is configured by the push-pull circuit shown in FIG. 3, when the input voltage Vin is low, the frequency of the pulse signal is used to increase the on-time in the voltage resonance circuit 11. In addition, the duty ratio is selected to be large so that the ON period of the switching elements Q5 and Q6 is long and the OFF period is set to be short so that the step-up ratio in the switching elements Q5 and Q6 is large and the output voltage is constant. Kept. On the other hand, when the input voltage Vin is high, the primary side input voltage of the transformer T1 is increased. Accordingly, the frequency of the pulse signal is increased in order to shorten the on-time in the voltage resonance circuit 11 functioning as a booster circuit on the secondary side of the transformer T1, and the duty ratio is selected to be small so that the switching elements Q2 and Q4 are turned on. The output voltage is kept constant by setting the switching period Q2 and Q4 lower by setting the switching period Q2 and Q4 longer by setting the off period longer.
　図５Ａ及び図５Ｂは、入力電圧が一定の定常状態に達した後における負荷変動に対するパルス信号の周波数と出力電力（出力電圧Ｖout：一定）との関係を示すグラフ及びパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）と出力電力（出力電圧Ｖout：一定）との関係を示すグラフである。図５Ａから明らかなように入力電圧Ｖinが一定の定常状態となっている場合には、パルス信号の周波数が低く設定されると、出力電圧Ｖoutが上昇され、パルス信号の周波数が高く設定されると、出力電圧Ｖoutが低下される。従って、出力端子２０Ａ、２０Ｂに接続された負荷に応じてパルス信号の周波数が可変されて一定の出力電圧が出力端子２０Ａ、２０Ｂから出力される。ここで、電圧共振回路１１のスイッチング素子Ｑ１～Ｑ４をスイッチングするスイッチング・パルスの周波数は、昇圧リアクトルＬ１に依存して定められる。昇圧リアクトルＬ１への電流エネルギーの供給開始から電流エネルギーが飽和するに至るまで時間期間が最大値となる周波数が最も低い周波数に設定され、この最低周波数に比べて高い周波数に基準周波数が設定され、この基準周波数を基準に周波数が制御される。スイッチング周波数が制御される結果、ＤＣ－ＤＣコンバータから出力する電力（電圧）を目標電力（目標電圧）に達するように制御することができる。 5A and 5B are graphs showing the relationship between the frequency of the pulse signal and the output power (output voltage Vout: constant) with respect to the load fluctuation after the input voltage reaches a constant steady state, and the duty ratio (duty ratio) of the pulse signal. A ratio of the ON period to the cycle) and the output power (output voltage Vout: constant). As apparent from FIG. 5A, when the input voltage Vin is in a constant steady state, when the frequency of the pulse signal is set low, the output voltage Vout is increased and the frequency of the pulse signal is set high. As a result, the output voltage Vout is lowered. Accordingly, the frequency of the pulse signal is varied according to the load connected to the output terminals 20A and 20B, and a constant output voltage is output from the output terminals 20A and 20B. Here, the frequency of the switching pulse for switching the switching elements Q1 to Q4 of the voltage resonance circuit 11 is determined depending on the boost reactor L1. The frequency at which the time period is the maximum value from the start of supply of current energy to the boost reactor L1 until the current energy is saturated is set to the lowest frequency, and the reference frequency is set to a frequency higher than the lowest frequency, The frequency is controlled based on this reference frequency. As a result of controlling the switching frequency, the power (voltage) output from the DC-DC converter can be controlled to reach the target power (target voltage).
　以上のように、スイッチング・パルス信号の周波数が可変されて、出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号Voutが可変される。従って、出力端子２０Ａ、２０Ｂに接続された負荷に応じてパルス信号の周波数が可変されて出力電圧が出力端子２０Ａ、２０Ｂから出力される。 As described above, the frequency of the switching pulse signal is varied, and the output voltage signal Vout output from between the output terminals 20A and 20B is varied. Therefore, the frequency of the pulse signal is varied according to the load connected to the output terminals 20A and 20B, and the output voltage is output from the output terminals 20A and 20B.
　上述した図１に示すＤＣ―ＤＣコンバータにおいては、図６に示すように目標電圧ＶrefがステップＳ１に示すように図示しない入力装置でＣＰＵ３０に入力され、また、整流回路１４からの出力電圧VoutがステップＳ２に示すように電気的絶縁回路素子３２を介して入力される。目標電圧Ｖref及び出力電圧Voutは、ステップＳ３に示すようにＣＰＵ３０で比較され、その差電圧で参照テーブル３６が参照されてステップＳ４に示すように参照テーブル３６内の周波数テーブルでトランスTiの１次側のスイッチング素子Ｑ１～Ｑ４のスイッチング周波数及びトランスTiの２次側のスイッチング素子Ｑ５～Ｑ６のスイッチング周波数が決定される。また、ステップＳ５及びＳ６に示すようにＣＰＵ３０においてパルス幅変調信号ＰＷＭのオン期間(時間）が決定される。この決定された周波数及びオン期間に基づいてステップＳ７に示すようにＣＰＵ３０がパルスジェネレータとして作動してパルス信号（パルス幅変調信号）ＰＷＭがドライバ・バッファ１７に与えられて格納される。また、この決定された周波数及びオン期間に基づいてステップＳ７に示すようにＣＰＵ３０がパルスジェネレータとして作動して電気的絶縁回路素子３４を介してパルス信号（パルス幅変調信号）ＰＷＭがドライバ・バッファ１８に与えられて格納される。従って、ドライバ・バッファ１７は、ステップＳ８～Ｓ１１に示すように１次側のスイッチング素子Ｑ１～Ｑ４に第１～第４のゲートパルスを与えてスイッチング素子Ｑ１～Ｑ４をスイッチングする。同様に、ドライバ・バッファ１８は、ステップＳ１２及びＳ１３に示すように２次側のスイッチング素子Ｑ５，Ｑ６に第５及び第６のゲートパルスを与えてスイッチング素子Ｑ５～Ｑ６をスイッチングする。その結果、後に説明されるように、目標とされる電圧がキャパシタＣ８で構成される平滑回路１６から出力される。 In the DC-DC converter shown in FIG. 1, the target voltage Vref is input to the CPU 30 by an input device (not shown) as shown in step S1 as shown in FIG. 6, and the output voltage Vout from the rectifier circuit 14 is As shown in step S <b> 2, the signal is input through the electrical insulating circuit element 32. The target voltage Vref and the output voltage Vout are compared by the CPU 30 as shown in step S3, the reference table 36 is referred to by the difference voltage, and the primary of the transformer Ti in the frequency table in the reference table 36 as shown in step S4. The switching frequency of the side switching elements Q1 to Q4 and the switching frequency of the secondary side switching elements Q5 to Q6 of the transformer Ti are determined. Further, as shown in steps S5 and S6, the CPU 30 determines the ON period (time) of the pulse width modulation signal PWM. Based on the determined frequency and on-period, the CPU 30 operates as a pulse generator as shown in step S7, and a pulse signal (pulse width modulation signal) PWM is supplied to the driver buffer 17 and stored therein. Based on the determined frequency and on-period, the CPU 30 operates as a pulse generator as shown in step S7, and the pulse signal (pulse width modulation signal) PWM is supplied to the driver buffer 18 via the electrical insulation circuit element 34. Is given and stored. Accordingly, the driver buffer 17 switches the switching elements Q1 to Q4 by applying the first to fourth gate pulses to the primary side switching elements Q1 to Q4 as shown in steps S8 to S11. Similarly, the driver buffer 18 switches the switching elements Q5 to Q6 by applying fifth and sixth gate pulses to the secondary side switching elements Q5 and Q6 as shown in steps S12 and S13. As a result, as will be described later, a target voltage is output from the smoothing circuit 16 including the capacitor C8.
　より詳細には、図６に示されたスイッチング制御では、図７に示されるように始めに目標出力電圧が設定される。（ステップＳ２１）ここで、予め目標出力電圧に対応する基準となるスイッチング周波数が設定される。このスイッチング周波数で１次側のスイッチング素子Ｑ１～Ｑ５がスイッチングされる。整流回路１４からの出力電圧Voutが検出されてステップＳ２２で目標電圧と比較される。出力電圧Voutが目標電圧に達している場合には、そのスイッチング周波数でのスイッチングが継続される。（ステップＳ２３）出力電圧Voutが目標電圧に達していない場合には、ステップＳ２４で目標電圧よりも出力電圧Voutが大きいかが判別される。出力電圧Voutが目標電圧よりも大きい場合には、ステップＳ２５に示すように設定した周波数よりもより高い周波数が設定されて再びステップＳ２２が実行される。周波数が高く設定されると、励磁電流が流れる期間が小さくなり、トランスＴｉの２次側端子電圧が減少して昇圧効果が低下され、２次側のリアクタンスＬ１の励磁エネルギーが減少される。結果として、出力電圧Ｖoutが低下される。また、出力電圧Voutが目標電圧よりも小さい場合には、ステップＳ２６に示すように設定した周波数よりもより低い周波数が設定されて再びステップＳ２２が実行される。周波数が低く設定されると、励磁電流が流れる期間が大きくなり、トランスＴｉの一次側端子電圧が増加して昇圧効果が増加され、２次側のリアクタンスＬ１の励磁エネルギーが増加される。結果として、出力電圧Ｖoutが増加される。このようにしてゲートパルスの周波数が制御されて出力が一定に維持される。トランスＴｉの２次側では、２次側のスイッチング素子Ｑ５、Ｑ６が交互にオンされて２次側のリアクタンスＬ１の励磁エネルギー及び直列接続されたトランスのエネルギーがダイオードＤ７，Ｄ８に供給される。ダイオードＤ７，Ｄ８のカソード側では、脈動するエネルギーが合成され出力コンデンサＣ８により平滑され直流電力として出力される。また、リアクタンスＬ１のエネルギー放出は、スイッチング素子Ｑ５がオフの期間Ｄ８を通じてＣ８に供給され、スイッチング素子Ｑ６がオフの期間Ｄ７を通じてＣ８に供給される。 More specifically, in the switching control shown in FIG. 6, the target output voltage is first set as shown in FIG. (Step S21) Here, a reference switching frequency corresponding to the target output voltage is set in advance. The primary side switching elements Q1 to Q5 are switched at this switching frequency. The output voltage Vout from the rectifier circuit 14 is detected and compared with the target voltage in step S22. When the output voltage Vout has reached the target voltage, switching at the switching frequency is continued. (Step S23) If the output voltage Vout has not reached the target voltage, it is determined in step S24 whether the output voltage Vout is greater than the target voltage. When the output voltage Vout is higher than the target voltage, a frequency higher than the set frequency is set as shown in step S25, and step S22 is executed again. When the frequency is set high, the period during which the excitation current flows is reduced, the secondary side terminal voltage of the transformer Ti is reduced, the boosting effect is reduced, and the excitation energy of the secondary side reactance L1 is reduced. As a result, the output voltage Vout is reduced. When the output voltage Vout is smaller than the target voltage, a frequency lower than the set frequency is set as shown in step S26, and step S22 is executed again. When the frequency is set low, the period during which the excitation current flows increases, the primary terminal voltage of the transformer Ti increases, the boosting effect is increased, and the excitation energy of the secondary reactance L1 is increased. As a result, the output voltage Vout is increased. In this way, the frequency of the gate pulse is controlled and the output is kept constant. On the secondary side of the transformer Ti, the switching elements Q5 and Q6 on the secondary side are alternately turned on, and the excitation energy of the reactance L1 on the secondary side and the energy of the transformer connected in series are supplied to the diodes D7 and D8. On the cathode side of the diodes D7 and D8, pulsating energy is synthesized, smoothed by the output capacitor C8, and output as DC power. The energy release of the reactance L1 is supplied to C8 through the period D8 when the switching element Q5 is off, and is supplied to C8 through the period D7 when the switching element Q6 is off.
　また、図１に示されるＤＣ－ＤＣコンバータでは、全動作領域において、１次及び２次のスイッチング素子Ｑ１～Ｑ６がソフトスイッチングされているため高効率で動作される。また、回路部品点数が少ないため、小型軽量化が図れ、コストダウンだけでなく、部品故障に対する信頼性が向上される。 In addition, the DC-DC converter shown in FIG. 1 operates with high efficiency because the primary and secondary switching elements Q1 to Q6 are soft-switched in the entire operation region. In addition, since the number of circuit components is small, the size and weight can be reduced, and not only the cost is reduced, but also the reliability against component failure is improved.
　以下、入力端子１０Ａ，１０Ｂに一定の電力が入力される定常状態における図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 Hereinafter, the operation of the DC-DC converter shown in FIG. 1 in a steady state in which constant power is input to the input terminals 10A and 10B will be described.
　定常状態においては、以下に説明するように、（１）定格入力電圧が入力される定格入力電圧モード、（２）比較的低い電圧で一定電力が入力される低入力電圧モード、（３）比較的高い電圧で一定電力が入力される高入力電圧モード、（４）中間レベルの一定電力が入力される中電力モード、（５）比較的小さい一定電力が入力される低電力モード、（６）比較的大きい一定電力が入力される大電力モードがある。 In the steady state, as described below, (1) a rated input voltage mode in which a rated input voltage is input, (2) a low input voltage mode in which constant power is input at a relatively low voltage, and (3) comparison High input voltage mode in which constant power is input at a relatively high voltage, (4) medium power mode in which intermediate level constant power is input, (5) low power mode in which relatively small constant power is input, (6) There is a high power mode in which a relatively large constant power is input.
　（１）定格入力電圧モード
　図８（ａ）～図８（ｏ）は、低入力電圧モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図８（ａ）～図８（ｏ）を参照して図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 (1) Rated Input Voltage Mode FIGS. 8 (a) to 8 (o) show the operation of each part in the DC-DC converter shown in FIG. 1 in the low input voltage mode. The operation of the DC-DC converter shown in FIG. 1 will be described with reference to FIGS. 8 (a) to 8 (o).
　（時点ｔ２～時点ｔ３の動作）
　定格入力モードにおいては、図８（ａ）に示すように時点ｔ２のタイミングでドライブ・バッファ１７からスイッチング素子Ｑ１，Ｑ４のゲートに与えられるゲートパルス信号がオフされてスイッチング素子Ｑ１，Ｑ４がオフされる。この時点ｔ２においては、図８（ｂ）に示すようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が零であり、図８（ｅ）に示すようにスイッチング素子Ｑ１，Ｑ４には、実質的に零電流が入力側から供給されることから、零供給電流・零電圧でのスイッチング素子Ｑ１，Ｑ４のスイッチングが実現される。 (Operation from time t2 to time t3)
In the rated input mode, as shown in FIG. 8A, the gate pulse signal applied from the drive buffer 17 to the gates of the switching elements Q1 and Q4 is turned off at the timing of time t2, and the switching elements Q1 and Q4 are turned off. The At time t2, the drain voltages of the switching elements Q1 and Q4 are zero as shown in FIG. 8B, and the switching elements Q1 and Q4 have substantially zero current as shown in FIG. 8E. Is supplied from the input side, switching of the switching elements Q1, Q4 with zero supply current and zero voltage is realized.
　尚、スイッチング素子Ｑ１，Ｑ４のドレイン電流が完全な零ではなく、僅かな電流が流れているが、この電流は、昇圧リアクトルＬ１における自由振動及びトランスＴ１の励磁インダクタンスにおける励磁電流に相当している。 The drain currents of the switching elements Q1 and Q4 are not completely zero, but a slight current flows. This current corresponds to free vibration in the boost reactor L1 and exciting current in the exciting inductance of the transformer T1. .
　この時点ｔ２から時点ｔ３においては、昇圧リアクトルＬ１における自由振動及びトランスＴ１の励磁インダクタンスにおける励磁電流により、図８（ｅ）に示すように、ドレイン電流ｉＱ１，ｉＱ４がスイッチング素子Ｑ１，Ｑ４のドレインからスイッチング素子Ｑ１，Ｑ４のドレイン・ソース間のキャパシタＣ１、Ｃ４に流入してこのキャパシタＣ１、Ｃ４が充電される。従って、図８（ｂ）に示すように時点ｔ２からスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。 From time t2 to time t3, as shown in FIG. 8E, drain currents iQ1 and iQ4 are discharged from the drains of the switching elements Q1 and Q4 due to free vibration in the boost reactor L1 and exciting current in the exciting inductance of the transformer T1. It flows into the capacitors C1 and C4 between the drain and source of the switching elements Q1 and Q4, and the capacitors C1 and C4 are charged. Therefore, as shown in FIG. 8B, the drain voltages of the switching elements Q1 and Q4 are gently increased from time t2.
　ここで、ブリッジ回路を構成する他方のスイッチング素子Ｑ２，Ｑ３は、時点ｔ２においては、オフ状態にあり、そのドレイン・ソース間のキャパシタＣ２、Ｃ４は、スイッチング素子Ｑ１，Ｑ４のオフに伴い放電される。この放電電流は、図８（ｆ）に示されるドレイン電流ｉＱ２，ｉＱ３が昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流に寄与する。また、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、時点ｔ２～時点ｔ３に架けて図８（ｄ）に示すように穏やかに下降される。時点ｔ２～時点ｔ３間においては、トランスＴ１の１次側には、電流ｉＱ１，ｉＱ４及び電流ｉＱ２，ｉＱ３を合成したトランス電流ｉ１が流れ、トランスＴ１の２次側には、図９（ｈ）に示すように励磁電流を差し引いたトランス電流ｉ２が流れる。 Here, the other switching elements Q2 and Q3 constituting the bridge circuit are in an off state at time t2, and the drain-source capacitors C2 and C4 are discharged as the switching elements Q1 and Q4 are turned off. The In this discharge current, the drain currents iQ2 and iQ3 shown in FIG. 8 (f) contribute to the free oscillation by the boost reactor L1 and the exciting current of the transformer T1. Further, the drain voltages of the switching elements Q2, Q3 are gently lowered from the time point t2 to the time point t3 as shown in FIG. 8D. Between the time point t2 and the time point t3, a transformer current i1 obtained by combining the currents iQ1 and iQ4 and the currents iQ2 and iQ3 flows on the primary side of the transformer T1, and the secondary side of the transformer T1 has FIG. As shown in FIG. 4, a transformer current i2 obtained by subtracting the excitation current flows.
　（時点ｔ３～時点ｔ５の動作）
　図８（ｃ）に示すように時点ｔ３のタイミングでドライブ・バッファ１７からスイッチング素子Ｑ２，Ｑ３に印加されるゲートパルス信号がオンとされてスイッチング素子Ｑ２、Ｑ３がオンされる。この時点ｔ３においては、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が零であり、図９（ｆ）に示すようにスイッチング素子Ｑ２，Ｑ３には、実質的に零電流が入力側から供給されることから、零供給電流・零電圧でのスイッチング素子Ｑ２，Ｑ３のスイッチングが実現される。 (Operation from time t3 to time t5)
As shown in FIG. 8C, the gate pulse signal applied from the drive buffer 17 to the switching elements Q2 and Q3 is turned on at the time t3, and the switching elements Q2 and Q3 are turned on. At this time t3, the drain voltages of the switching elements Q2 and Q3 are zero as shown in FIG. 8D, and the switching elements Q2 and Q3 have a substantially zero current as shown in FIG. 9F. Is supplied from the input side, switching of the switching elements Q2 and Q3 with zero supply current and zero voltage is realized.
　時点ｔ３から時点ｔ９の間、スイッチング素子Ｑ２，Ｑ３がオンされ続け、トランスＴ１の２次側のスイッチング素子Ｑ５は、図９（ｉ）及び（ｊ）に示されるように、時点ｔ３から時点ｔ５の間にオンとされる。また、スイッチング素子Ｑ６は、図８（ｋ）及び（ｌ）に示すように、時点ｔ２から時点ｔ１２の間、特に、時点ｔ３から時点ｔ９の間オンに維持される。従って、時点ｔ３から時点ｔ５の間、スイッチング素子Ｑ５、Ｑ６、トランスＴ１の２次側及び昇圧リアクトルＬ１は、閉回路を形成し、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、トランスＴ１に流入する電流Ｉ（Ｉ＝ＥＴ／Ｌ）により直線的に電流が上昇される。トランスｔ１の１次側においても、図８（ｆ）に示されるように、同様にドレイン電流ｉＱ２，ｉＱ３が直線的に上昇される。ここで、Ｅは、入力電圧、Ｔはオン時間及びＬは、リアクトルＬ１のインダクダンスを１次側に変換したものである。 From time t3 to time t9, the switching elements Q2 and Q3 are continuously turned on, and the switching element Q5 on the secondary side of the transformer T1 is switched from time t3 to time t5 as shown in FIGS. 9 (i) and (j). It is turned on during Further, as shown in FIGS. 8K and 8L, the switching element Q6 is kept on from the time point t2 to the time point t12, particularly from the time point t3 to the time point t9. Accordingly, between time t3 and time t5, the switching elements Q5 and Q6, the secondary side of the transformer T1 and the boost reactor L1 form a closed circuit, and the voltage generated on the secondary side of the transformer T1 is all boosted reactor L1. The current is linearly increased by the current I (I = ET / L) flowing into the transformer T1. Also on the primary side of the transformer t1, the drain currents iQ2 and iQ3 similarly rise linearly as shown in FIG. 8 (f). Here, E is the input voltage, T is the on-time, and L is the inductance of the reactor L1 converted to the primary side.
　ここで、この時点ｔ３及びｔ２においては、図９（ｊ）及び図８（ｌ）に示すようにスイッチング素子Ｑ５，Ｑ６には、入力側から実質的に零の供給電流が供給され、また、スイッチング素子Ｑ５，Ｑ６のドレイン電圧が零となっていることから、零供給電流・零電圧でのスイッチング素子Ｑ５，Ｑ６のスイッチングが実現される。 At this time t3 and t2, as shown in FIGS. 9 (j) and 8 (l), substantially zero supply current is supplied to the switching elements Q5 and Q6 from the input side, and Since the drain voltages of the switching elements Q5 and Q6 are zero, switching of the switching elements Q5 and Q6 with zero supply current and zero voltage is realized.
　（時点ｔ５～時点ｔ６の動作）
　図９（ｉ）に示すように時点ｔ５のタイミングでドライブ・バッファ１８からスイッチング素子Ｑ５へのゲートパルス信号がオフされてスイッチング素子Ｑ５がオフされる。この時点ｔ５においても、図９（ｊ）に示すようにスイッチング素子Ｑ５のドレイン電圧が零であり、零電圧でのスイッチング素子Ｑ５のスイッチングが実現される。 (Operation from time t5 to time t6)
As shown in FIG. 9 (i), the gate pulse signal from the drive buffer 18 to the switching element Q5 is turned off at the timing of time t5, and the switching element Q5 is turned off. Also at this time t5, as shown in FIG. 9 (j), the drain voltage of the switching element Q5 is zero, and switching of the switching element Q5 at zero voltage is realized.
　時点ｔ５から時点ｔ９において、スイッチング素子Ｑ５がオフ状態に維持される。時点ｔ５から時点ｔ６間において、図９（ｊ）に示すように、昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、ドレイン電圧が穏やかに上昇される。 From time t5 to time t9, the switching element Q5 is maintained in the off state. Between time t5 and time t6, as shown in FIG. 9 (j), the drain-source capacitance C5 of the switching element Q5 is charged by the current flowing through the step-up reactor L1, and the drain voltage is gently increased. The
　（時点ｔ６～時点ｔ８の動作）
　時点ｔ６から時点ｔ８の間、スイッチング素子Ｑ５がオフとされ、スイッチング素子Ｑ６がオンとされることから、整流ダイオードＤ７が接地された状態で図１０（ｍ）に示すように導通された整流ダイオードＤ８を介して２次側の昇圧リアクトルＬ１のエネルギーが放出される。従って、図９（ｆ）に示すようにドレイン電流ｉＱ２，ｉＱ３が下降され、図１０（ｍ）に示すようにダイオードＤ７のダイオード電流ｉＤ７も下降される。時点ｔ８において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８を流れる電流がゼロとなり、整流ダイオードＤ８が穏やかにオフされる。その後、この整流ダイオードＤ８には、逆バイアスが印加される。逆バイアスが印加される前に整流ダイオードＤ８に流れる整流電流がゼロとなることから、以下の説明において、整流ダイオードＤ８がゼロ電流でスイッチングされると称する。時点ｔ９において、図９（ｉ）に示すようにドライブ・バッファ１８からスイッチング素子Ｑ５へのゲートパルス信号がオンされてスイッチング素子Ｑ５がオンされる。この時点ｔ９においては、スイッチング素子Ｑ５のドレイン電圧が零であり、また、供給電流も実質的に零であることから、スイッチング素子Ｑ５の零電圧・零供給電流でのスイッチングが実現される。 (Operation from time t6 to time t8)
Since the switching element Q5 is turned off and the switching element Q6 is turned on from the time point t6 to the time point t8, the rectification diode conducted as shown in FIG. 10 (m) with the rectification diode D7 grounded. The energy of the secondary boost reactor L1 is released via D8. Accordingly, the drain currents iQ2 and iQ3 are lowered as shown in FIG. 9 (f), and the diode current iD7 of the diode D7 is also lowered as shown in FIG. 10 (m). At time t8, all the energy of the boost reactor L1 is released, the current flowing through the rectifier diode D8 becomes zero, and the rectifier diode D8 is gently turned off. Thereafter, a reverse bias is applied to the rectifier diode D8. Since the rectified current flowing through the rectifier diode D8 before the reverse bias is applied becomes zero, in the following description, the rectifier diode D8 is referred to as being switched with zero current. At time t9, as shown in FIG. 9 (i), the gate pulse signal from the drive buffer 18 to the switching element Q5 is turned on, and the switching element Q5 is turned on. At this time t9, the drain voltage of the switching element Q5 is zero and the supply current is also substantially zero, so that switching with the zero voltage / zero supply current of the switching element Q5 is realized.
　（時点ｔ８～時点ｔ９の動作）
　時点ｔ８から時点ｔ９間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、図９（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧が穏やかに下降される。この時、昇圧リアクトルＬ１の電流は、反転される。 (Operation from time t8 to time t9)
From time t8 to time t9, free oscillation occurs due to the capacitance between the boost reactor L1 and the drain-source of the switching element Q5, and the voltage at the drain of the switching element Q5 is gently lowered as shown in FIG. 9 (j). . At this time, the current of the boost reactor L1 is inverted.
　（時点ｔ９の動作）
　スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ９にて既に述べたようにスイッチング素子Ｑ５がオン（ゼロ電圧スイッチング）され、図８（ｃ）に示すようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流は、略０Ａとなり、スイッチング素子Ｑ２，Ｑ３が零供給電流でスイッチングされる。時点ｔ９から時点ｔ１０間において、電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を充電し、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。 (Operation at time t9)
At time t9 when the voltage of the switching element Q5 becomes almost 0V, the switching element Q5 is turned on (zero voltage switching) as already described, and the switching elements Q2 and Q3 are turned off as shown in FIG. 8C. . At this time, the supply current of the switching elements Q2 and Q3 is substantially 0 A, and the switching elements Q2 and Q3 are switched with zero supply current. Between time t9 and time t10, the currents iQ2 and iQ3 charge the capacitance between the drain and source of the switching elements Q2 and Q3 by the free oscillation by the boost reactor L1 and the exciting current of the transformer T1, and FIG. As shown, the drain voltages of switching elements Q2 and Q3 are gently increased.
　（時点ｔ９～時点ｔ１０の動作）
　同様に、図９（ｆ）に示されるようにブリッジ回路構成するスイッチング素子Ｑ２，Ｑ３のドレイン電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は、図８（ｂ）に示すように穏やかに下降される。 (Operation from time t9 to time t10)
Similarly, as shown in FIG. 9 (f), the drain currents iQ2 and iQ3 of the switching elements Q2 and Q3 constituting the bridge circuit are caused by the free vibration caused by the boost reactor L1 and the exciting current of the transformer T1. The drain-source capacitances C1 and C4 are discharged, and the drain voltages of the switching elements Q1 and Q4 are gently lowered as shown in FIG. 8B.
　（時点ｔ１０の動作）
　時点ｔ１０において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧は、略０Ｖなので、ゼロ電圧でスイッチングされ、また、略供給電流も略零であるので零供給電流でのスイッチングが実施される。 (Operation at time t10)
At time t10, switching elements Q1, Q4 are turned on. Since the drain voltage at this time is approximately 0 V, switching is performed at zero voltage, and switching is performed at zero supply current because the supply current is approximately zero.
　（時点ｔ１０～時点ｔ１２の動作）
　時点ｔ１０から時点ｔ１６の間、図８（ａ）に示すようにスイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は、図９（ｉ）に示すように時点ｔ１０から時点ｔ１６までオンに維持され、また、図１０（ｋ）に示すようにスイッチング素子Ｑ６も時点ｔ１０から時点ｔ１２の間オンに維持される。従って、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にスイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、図８（e）に示されるように直線的に電流が上昇される。 (Operation from time t10 to time t12)
From time t10 to time t16, the switching elements Q1 and Q4 are turned on as shown in FIG. During this time, the secondary side switching element Q5 is kept on from time t10 to time t16 as shown in FIG. 9 (i), and the switching element Q6 is also changed from time t10 as shown in FIG. 10 (k). It remains on for a time t12. Accordingly, the voltage generated on the secondary side of the transformer T1 is all injected into the boost reactor L1, and the current is increased linearly by I = ET / L. Similarly, on the primary side of the transformer T1, the currents iQ1 and iQ4 of the switching elements Q1 and Q4 are linearly increased as shown in FIG.
　（時点ｔ１２～時点ｔ１３の動作）
　時点ｔ１２において、図８（ｋ）に示すようにスイッチング素子Ｑ６がオフされる。時点ｔ１２から時点ｔ１３間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図８（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。 (Operation from time t12 to time t13)
At time t12, the switching element Q6 is turned off as shown in FIG. The current flowing through the step-up reactor L1 between time t12 and time t13 charges the drain-source capacitance C6 of the switching element Q6, and the drain voltage is gently increased as shown in FIG. 8 (l). The
　（時点ｔ１３～時点ｔ１５の動作）
　時点ｔ１３から時点ｔ１５間、図８（ｎ）に示すように整流ダイオードＤ７が導通して２次側の昇圧リアクトルＬ１のエネルギーが放出され、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４が下降され、図１０（n)に示すようにダイオードＤ７のダイオード電流ｉＤ７の電流も下降される。時点ｔ１５において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は、非道通とされる。その後、整流ダイオードＤ７には、逆バイアスが印加される。従って整流ダイオードＤ７は、ゼロ電流でスイッチングされる。 (Operation from time t13 to time t15)
Between time t13 and time t15, as shown in FIG. 8 (n), the rectifier diode D7 conducts and the energy of the secondary boost reactor L1 is released, and the currents iQ1 and iQ4 of the switching elements Q1 and Q4 are lowered, As shown in FIG. 10 (n), the diode current iD7 of the diode D7 is also lowered. At time t15, all the energy of the boost reactor L1 is released, the current of the rectifier diode D7 becomes zero, and the rectifier diode D7 is turned off. Thereafter, a reverse bias is applied to the rectifier diode D7. Therefore, the rectifier diode D7 is switched with zero current.
　（時点ｔ１５～時点ｔ１６の動作）
　時点ｔ１５から時点ｔ１６間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、図１０（ｌ）に示すようにスイッチング素子Ｑ６のドレインの電圧は、穏やかに下降される。この時、昇圧リアクトルＬ１の電流は、反転される。 (Operation from time t15 to time t16)
From time t15 to time t16, free oscillation occurs due to the capacitance C6 between the boost reactor L1 and the drain-source of the switching element Q6, and the drain voltage of the switching element Q6 is gently lowered as shown in FIG. The At this time, the current of the boost reactor L1 is inverted.
　（時点ｔ１６～時点ｔ１７の動作）
　図１０（ｋ）に示すようにスイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１６にてスイッチング素子Ｑ６がオンされ、図８（ａ）に示すようにスイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流は、略０Ａとなり、また、ドレイン電圧も零電圧であることから、ゼロ電流及びゼロ電圧でのスイッチングとなる。時点ｔ１６から時点ｔ１７間において、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路であることから、スイッチング素子Ｑ２，Ｑ３の電流ｉＱ２,ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。 (Operation from time t16 to time t17)
As shown in FIG. 10 (k), the switching element Q6 is turned on at time t16 when the voltage of the switching element Q6 becomes approximately 0V, and the switching elements Q1, Q4 are turned off as shown in FIG. 8 (a). At this time, the supply current of the switching elements Q1 and Q4 is approximately 0 A, and the drain voltage is also zero voltage, so that switching is performed at zero current and zero voltage. Between time t16 and time t17, the currents iQ1 and iQ4 of the switching elements Q1 and Q4 have capacitances C1 and C4 between the drains and sources of the switching elements Q1 and Q4 due to free oscillation by the boost reactor L1 and excitation current of the transformer T1, respectively. Charging is performed, and the drain voltages of switching elements Q1 and Q4 are gently increased. Similarly, since it is a bridge circuit, the currents iQ2 and iQ3 of the switching elements Q2 and Q3 are caused by free oscillation by the boosting reactor L1 and the exciting current of the transformer T1, and the capacitance C2 between the drain and source of the switching elements Q2 and Q3, C3 is discharged, and the drain voltages of the switching elements Q2 and Q3 are gently lowered as shown in FIG. 8 (d).
　（時点ｔ１７の動作）
　図８（ｃ）に示すように時点ｔ１７において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧は、略０Ｖであり、また、供給電流もゼロであるので、ゼロ電圧スイッチングが実現される。 (Operation at time t17)
As shown in FIG. 8C, the switching elements Q2 and Q3 are turned on at time t17. The drain voltage at this time is approximately 0 V, and the supply current is also zero, so that zero voltage switching is realized.
　上述しように定格入力電圧モードにおいては、図１に示されるＤＣ－ＤＣコンバータが動作されることから、図１０（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。 As described above, in the rated input voltage mode, since the DC-DC converter shown in FIG. 1 is operated, an output current as shown in FIG. 10 (o) is supplied to the capacitor C8, and the voltage across the capacitor C8 is A constant voltage is output from the output terminals 20A and 20B.
　（２）低入力電圧モード（電力一定）
　図１１（ａ）～図１３（ｏ）は、低入力電圧モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図１１（ａ）～図１３（ｏ）を参照して図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 (2) Low input voltage mode (constant power)
FIG. 11A to FIG. 13O show the operation of each part in the DC-DC converter shown in FIG. 1 in the low input voltage mode. The operation of the DC-DC converter shown in FIG. 1 will be described with reference to FIGS. 11 (a) to 13 (o).
　（時点ｔ２～時点ｔ３の動作）
　この低入力電圧モード（電力一定）でのタイムチャートにおいて、図１１（ａ）に示されるように時点ｔ２のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ２から時点ｔ３間、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１１（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに上昇される。同様に、ブリッジ回路の他方のスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、図１２（ｆ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、図１１（ｄ）に示されるように穏やかに下降される。トランスＴ１の１次側には、図１２（ｇ）に示されるようにドレイン電流ｉＱ１，ｉＱ４及びドレイン電流ｉＱ２，ｉＱ３を合成した電流ｉ１が流れ、トランスＴ１の２次側には、図１２（ｈ）に示されるように励磁電流を差し引いた電流ｉ２が流れる。 (Operation from time t2 to time t3)
In the time chart in the low input voltage mode (constant power), as shown in FIG. 11A, the switching elements Q1 and Q4 are turned off at the timing of time t2. Between time t2 and time t3, the currents iQ1 and iQ4 of the switching elements Q1 and Q4 are caused by free oscillation by the boost reactor L1 and excitation current by the excitation inductance of the transformer T1, and the capacitance C1 between the drain and source of the switching elements Q1 and Q4, C4 is charged, and the drain voltages of the switching elements Q1 and Q4 are gently increased as shown in FIG. 11 (b). Similarly, in the other switching elements Q2 and Q3 of the bridge circuit, the free oscillation by the boosting reactor L1 and the exciting current of the transformer T1 cause a drain-source connection between the switching elements Q2 and Q3 as shown in FIG. The capacitors C2 and C3 are discharged, and the drain voltages of the switching elements Q2 and Q3 are gently lowered as shown in FIG. 11 (d). As shown in FIG. 12G, the current i1 obtained by combining the drain currents iQ1 and iQ4 and the drain currents iQ2 and iQ3 flows through the primary side of the transformer T1, and the secondary side of the transformer T1 has the circuit shown in FIG. As shown in h), a current i2 obtained by subtracting the excitation current flows.
　（時点ｔ３～時点ｔ１２の動作）
　図１１（ｃ）に示されるように時点ｔ３から時点ｔ１２の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、スイッチング素子Ｑ５は、図１２（ｉ）に示されるように時点ｔ３から時点ｔ９の間オン、スイッチング素子Ｑ６は、図１３（ｋ）に示されるように時点ｔ３から時点ｔ１２の間オンのままとなり、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にドレイン電流ｉＱ２，ｉＱ３は、図１２（ｆ）に示されるように直線的に上昇される。時点ｔ９において、スイッチング素子Ｑ５がオフされる。時点ｔ９から時点ｔ１０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、ドレイン電圧が穏やかに上昇される。 (Operation from time t3 to time t12)
As shown in FIG. 11C, the switching elements Q2 and Q3 are turned on from the time t3 to the time t12. During this time, the switching element Q5 is on from time t3 to time t9 as shown in FIG. 12 (i), and the switching element Q6 is between time t3 and time t12 as shown in FIG. 13 (k). All of the voltage generated on the secondary side of the transformer T1 remains on and is injected into the boost reactor L1, and the current rises linearly by I = ET / L. Similarly, on the primary side of the transformer T1, the drain currents iQ2 and iQ3 are linearly increased as shown in FIG. At time t9, the switching element Q5 is turned off. Due to the current flowing in the boost reactor L1 between time t9 and time t10, the drain-source capacitance C5 of the switching element Q5 is charged, and the drain voltage is gently increased.
　時点ｔ１０から時点ｔ１１間、図１３（ｍ）に示されるように整流ダイオードＤ８が導通し、２次側の昇圧リアクトルＬ１のエネルギーが放出される。従って、ドレイン電流ｉＱ２，ｉＱ３が下降され、図１３（ｍ）に示されるようにダイオードＤ８の電流ｉＤ８も下降される。時点ｔ１１において、昇圧リアクトルＬ１のエネルギーが全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフされる。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。 From time t10 to time t11, as shown in FIG. 13 (m), the rectifier diode D8 conducts, and the energy of the secondary boost reactor L1 is released. Accordingly, the drain currents iQ2 and iQ3 are lowered, and the current iD8 of the diode D8 is also lowered as shown in FIG. 13 (m). At time t11, all the energy of the boost reactor L1 is released, the current of the rectifier diode D8 becomes zero, and the rectifier diode D8 is gently turned off. That is, the rectifier diode D8 is switched with zero current.
　時点ｔ１１から時点ｔ１２間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５による自由振動が起こり、図１２（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降する。この時、昇圧リアクトルＬ１の電流は、反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ１２にてスイッチング素子Ｑ５がオンされ、図１１（ｃ）に示されるようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流は、ほぼ０Ａとなり、ゼロ電流スイッチングとなる。 From time t11 to time t12, free oscillation occurs due to the capacitance C5 between the boost reactor L1 and the drain-source of the switching element Q5, and the voltage at the drain of the switching element Q5 gently decreases as shown in FIG. 12 (j). . At this time, the current of the boost reactor L1 is inverted. At time t12 when the voltage of the switching element Q5 becomes almost 0V, the switching element Q5 is turned on, and as shown in FIG. 11C, the switching elements Q2 and Q3 are turned off. At this time, the supply current of the switching elements Q2 and Q3 is approximately 0 A, and zero current switching is performed.
　（時点ｔ１２～時点ｔ１３の動作）
　時点ｔ１２から時点ｔ１３間において、スイッチング素子Ｑ２，Ｑ３の電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３を充電し、図１１（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路なのでスイッチング素子Ｑ１，Ｑ４では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに下降される。ここで、図１１（ａ）に示されるように時点ｔ１３において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 (Operation from time t12 to time t13)
Between time t12 and time t13, the currents iQ2 and iQ3 of the switching elements Q2 and Q3 have the capacitances C2 and C3 between the drains and sources of the switching elements Q2 and Q3 due to free oscillation by the boost reactor L1 and the exciting current of the transformer T1, respectively. As shown in FIG. 11D, the drain voltages of the switching elements Q2 and Q3 are gently increased. Similarly, since it is a bridge circuit, the switching elements Q1 and Q4 discharge the capacitances C1 and C4 between the drain and source of the switching elements Q1 and Q4 by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and the switching elements Q1 and Q4 are discharged. The drain voltage of Q4 is gently lowered. Here, as shown in FIG. 11A, at time t13, the switching elements Q1, Q4 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　（時点ｔ１３～時点ｔ２２の動作）
　図１１（ａ）に示されるように時点ｔ１３から時点ｔ２２の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、図１２（ｉ）に示されるようにトランスＴ１の２次側のスイッチング素子Ｑ５は、この時点ｔ１３から時点ｔ２２の期間ではオンであり、スイッチング素子Ｑ６は、図１３（ｋ）に示されるように時点ｔ１３から時点ｔ１９の間にオンのままとなり、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は、図１１（ｅ）に示されるように直線的に電流が上昇する。図１３（ｋ）に示されるように時点ｔ１９において、スイッチング素子Ｑ６がオフされる。時点ｔ１９から時点ｔ２０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図１３（ｌ）に示されるようにドレイン電圧が穏やかに上昇する。 (Operation from time t13 to time t22)
As shown in FIG. 11A, the switching elements Q1 and Q4 are turned on from time t13 to time t22. During this period, as shown in FIG. 12 (i), the switching element Q5 on the secondary side of the transformer T1 is on during the period from time t13 to time t22, and the switching element Q6 is turned on in FIG. 13 (k). As shown in the figure, the voltage remains on from time t13 to time t19, and all the voltage generated on the secondary side of the transformer T1 is injected into the boost reactor L1, and the current is increased linearly by I = ET / L. The Similarly, on the primary side of the transformer T1, the currents iQ1 and iQ4 rise linearly as shown in FIG. As shown in FIG. 13 (k), the switching element Q6 is turned off at time t19. The current flowing in the boost reactor L1 between time t19 and time t20 charges the drain-source capacitance C6 of the switching element Q6, and the drain voltage gently rises as shown in FIG. 13 (l). .
　図１３（ｎ）に示されるように時点ｔ２０から時点ｔ２１の間、整流ダイオードＤ７がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ２１において、昇圧リアクトルＬ１のエネルギーが全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフされる。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。 As shown in FIG. 13 (n), from time t20 to time t21, the rectifier diode D7 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ1 and iQ4 are lowered, and the current of the diode D7 iD7 is also lowered. At time t21, all the energy of the boost reactor L1 is released, the current of the rectifier diode D7 becomes zero, and the rectifier diode D7 is gently turned off. That is, the rectifier diode D7 is switched with zero current.
　時点ｔ２１から時点ｔ２２間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は、穏やかに下降される。この時、昇圧リアクトルＬ１の電流は反転される。図１３（ｌ）に示されるようにスイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ２２において、図１３（ｋ）に示されるようにスイッチング素子Ｑ６がオンされ、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流は、ほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ２２から時点ｔ２３間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１１（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路を構成するスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、図１１（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。 From time t21 to time t22, free oscillation occurs due to the capacitance between the boost reactor L1 and the drain-source of the switching element Q6, and the drain voltage of the switching element Q6 is gently lowered. At this time, the current of the boost reactor L1 is inverted. As shown in FIG. 13 (l), at the timing t22 when the voltage of the switching element Q6 becomes almost 0V, the switching element Q6 is turned on and the switching elements Q1 and Q4 are turned off as shown in FIG. 13 (k). The At this time, the supply current of the switching elements Q1 and Q4 is approximately 0 A, and zero current switching is performed. Between time t22 and time t23, the currents iQ1 and iQ4 charge the capacitances C1 and C4 between the drains and sources of the switching elements Q1 and Q4 by the free oscillation of the boost reactor L1 and the exciting current of the transformer T1, and FIG. ), The drain voltages of the switching elements Q1 and Q4 are gently increased. Similarly, in the switching elements Q2 and Q3 constituting the bridge circuit, the free oscillation by the boosting reactor L1 and the exciting current of the transformer T1 cause the drain-source between the switching elements Q2 and Q3 as shown in FIG. The capacitance is discharged, and the drain voltages of the switching elements Q2 and Q3 are gently lowered.
　（時点ｔ２３の動作）
　図１１（ｃ）に示されるように時点ｔ２３において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 (Operation at time t23)
As shown in FIG. 11C, at time t23, the switching elements Q2, Q3 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　上述しように低入力電圧モードにおいても、図１３（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この低入力電圧モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図８（ｋ）と図１１（ａ）、図１１（ｃ）、図１２（ｉ）及び図１３（ｋ）との比較から明らかなように定格入力電圧に比べて低い入力電圧がコンバータに供給される場合には、スイッチング周波数が低下され、オンデューティーが大きく定められる。 As described above, even in the low input voltage mode, an output current as shown in FIG. 13 (o) is supplied to the capacitor C8, and the voltage across the capacitor C8 is output from the output terminals 20A and 20B as a constant voltage. In this low input voltage mode, FIG. 8 (a), FIG. 8 (c), FIG. 9 (i) and FIG. 8 (k) and FIG. 11 (a), FIG. 11 (c), FIG. As is clear from comparison with FIG. 13 (k), when an input voltage lower than the rated input voltage is supplied to the converter, the switching frequency is lowered and the on-duty is set large.
　（３）高入力電圧モード（電力一定）
　図１４（ａ）～図１６（ｏ）は、高入力電圧モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図１４（ａ）～図１６（ｏ）を参照して図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 (3) High input voltage mode (constant power)
FIGS. 14A to 16O show the operation of each part in the DC-DC converter shown in FIG. 1 in the high input voltage mode. The operation of the DC-DC converter shown in FIG. 1 will be described with reference to FIGS. 14 (a) to 16 (o).
　（時点ｔ１～時点ｔ２の動作）
　高入力電圧モード（電力一定）のタイムチャートにおいて、図１４（ａ）に示されるように時点ｔ１のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ１から時点ｔ２間、電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランス時点ｔ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに上昇する。同様に、ブリッジ回路を構成するスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。トランスＴ１の１次側には、図１５（ｇ）に示されるように電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流ｉ１が流れ、トランスＴ１の２次側には、図１５（ｈ）に示されるように励磁電流を差し引いた電流ｉ２が流れる。 (Operation from time t1 to time t2)
In the time chart of the high input voltage mode (constant power), as shown in FIG. 14A, the switching elements Q1 and Q4 are turned off at the timing of time t1. From time t1 to time t2, the currents iQ1 and iQ4 are charged by the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 by the free vibration caused by the boost reactor L1 and the exciting current caused by the exciting inductance at the transformer time t1, As shown in FIG. 14B, the drain voltages of the switching elements Q1, Q4 rise gently. Similarly, in the switching elements Q2 and Q3 constituting the bridge circuit, the capacitances C2 and C3 between the drain and source of the switching elements Q2 and Q3 are discharged by the free vibration of the boost reactor L1 and the exciting current of the transformer T1, and the switching elements Q2 and Q3 are discharged. The drain voltages of Q2 and Q3 are gently lowered. As shown in FIG. 15 (g), the current i1 obtained by combining the currents iQ1, iQ4 and iQ2, iQ3 flows through the primary side of the transformer T1, and the secondary side of the transformer T1 has the structure shown in FIG. 15 (h). As shown, a current i2 obtained by subtracting the excitation current flows.
　（時点ｔ２～時点ｔ７の動作）
　図１４（ｃ）に示されるように、時点ｔ２から時点ｔ７の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、２次側のスイッチング素子Ｑ５は、図１５（ｉ）に示されるように時点ｔ２から時点ｔ３の間ではオンとされ、スイッチング素子Ｑ６は、図１６（ｋ）に示されるように時点ｔ２から時点ｔ７の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にスイッチング素子Ｑ２，Ｑ３では、図１５（ｆ）に示されるように直線的に電流ｉＱ２，ｉＱ３が上昇される。時点ｔ３において、図１５（ｊ）に示されるようにスイッチング素子Ｑ５がオフされる。時点ｔ３から時点ｔ４間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、図１５（ｊ）に示されるようにドレイン電圧が穏やかに上昇する。 (Operation from time t2 to time t7)
As shown in FIG. 14C, the switching elements Q2 and Q3 are turned on between the time point t2 and the time point t7. During this time, the switching element Q5 on the secondary side is turned on between time t2 and time t3 as shown in FIG. 15 (i), and the switching element Q6 is turned on as shown in FIG. 16 (k). The voltage remains on from time t2 to time t7, and all the voltage generated on the secondary side of the transformer T1 is injected into the boost reactor L1, and the current is increased linearly by I = ET / L. Similarly, on the primary side of the transformer T1, in the switching elements Q2 and Q3, currents iQ2 and iQ3 are linearly increased as shown in FIG. At time t3, the switching element Q5 is turned off as shown in FIG. The current flowing through the boost reactor L1 between time t3 and time t4 charges the drain-source capacitance C5 of the switching element Q5, and the drain voltage gently rises as shown in FIG. 15 (j). .
　図１６（ｍ）に示されるように時点ｔ４から時点ｔ６間、整流ダイオードＤ８がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ２，ｉＱ３が下降、ダイオードの電流ｉＤ８も下降される。時点ｔ６において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフされる。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。 As shown in FIG. 16 (m), from the time point t4 to the time point t6, the rectifier diode D8 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ2 and iQ3 are decreased, and the diode current iD8 is also decreased. Is done. At the time t6, all the energy of the boost reactor L1 is released, the current of the rectifier diode D8 becomes zero, and the rectifier diode D8 is gently turned off. That is, the rectifier diode D8 is switched with zero current.
　時点ｔ６から時点ｔ７間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５による自由振動が起こり、図１５（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転する。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ７にてスイッチング素子Ｑ５がオン、スイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ７から時点ｔ８間において、スイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３を充電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇する。同様に、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４に供給され、ドレイン・ソース間の容量Ｃ１、Ｃ４が放電され、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ８において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 From time t6 to time t7, free oscillation occurs due to the capacitance C5 between the boost reactor L1 and the drain-source of the switching element Q5, and the drain voltage of the switching element Q5 is gently lowered as shown in FIG. 15 (j). The At this time, the current of the boost reactor L1 is reversed. The switching element Q5 is turned on and the switching elements Q2 and Q3 are turned off at time t7 when the voltage of the switching element Q5 becomes approximately 0V. At this time, the supply current of the switching elements Q2 and Q3 is almost 0 A, and zero current switching is performed. Between time t7 and time t8, the switching elements Q2 and Q3 charge the drain-source capacitances C2 and C3 of the switching elements Q2 and Q3 by the free vibration of the boost reactor L1 and the exciting current of the transformer T1, and the switching elements Q2 and Q3 The drain voltages of Q2 and Q3 rise gently. Similarly, the free vibration generated by the step-up reactor L1 and the exciting current of the transformer T1 supply the switching elements Q1 and Q4, and the drain-source capacitors C1 and C4 are discharged. As shown in FIG. The drain voltages of elements Q1 and Q4 are gently lowered. At time t8, switching elements Q1, Q4 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　（時点ｔ８～時点ｔ１３の動作）
　図１５（ａ）に示されるように時点ｔ８から時点ｔ１３の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は時点ｔ８から時点ｔ１３の間オンとされ、図１６（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ８から時点ｔ９の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４が直線的に上昇される。図１６（ｋ）に示されるように時点ｔ９において、スイッチング素子Ｑ６がオフされる。時点ｔ９から時点ｔ１０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図１６（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。 (Operation from time t8 to time t13)
As shown in FIG. 15A, the switching elements Q1 and Q4 are turned on from time t8 to time t13. During this time, the secondary side switching element Q5 is turned on from time t8 to time t13, and as shown in FIG. 16 (k), the switching element Q6 remains on from time t8 to time t9, and the transformer T1 The voltage generated on the secondary side is injected into the boost reactor L1, and the current rises linearly by I = ET / L. Similarly, the currents iQ1 and iQ4 rise linearly on the primary side of the transformer T1. As shown in FIG. 16 (k), at time t9, the switching element Q6 is turned off. The current flowing through the boost reactor L1 between time t9 and time t10 charges the drain-source capacitance C6 of the switching element Q6, and the drain voltage is gently increased as shown in FIG. 16 (l). The
　図１６（ｎ）に示されるように時点ｔ１０から時点ｔ１２間、整流ダイオードＤ７がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ１２において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフする。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。 As shown in FIG. 16 (n), from time t10 to time t12, the rectifier diode D7 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ1 and iQ4 are lowered, and the current iD7 of the diode D7 Is also lowered. At time t12, all the energy of the boost reactor L1 is released, the current of the rectifier diode D7 becomes zero, and the rectifier diode D7 is gently turned off. That is, the rectifier diode D7 is switched with zero current.
　時点ｔ１２から時点ｔ１３間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、図１６（ｌ）に示されるようにスイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１３で図１６（ｋ）に示されるようにスイッチング素子Ｑ６がオンされ、図１４（ａ）に示されるようにスイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１３から時点ｔ１４間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、図１４（ｄ）に示されるように穏やかに下降される。時点ｔ１４において、スイッチング素子Ｑ２，Ｑ３がオンする。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 From time t12 to time t13, free oscillation occurs due to the capacitance C6 between the boost reactor L1 and the drain-source of the switching element Q6, and the voltage at the drain of the switching element Q6 is gently lowered as shown in FIG. The At this time, the current of the boost reactor L1 is inverted. At time t13 when the voltage of the switching element Q6 becomes approximately 0V, the switching element Q6 is turned on as shown in FIG. 16 (k), and the switching elements Q1 and Q4 are turned off as shown in FIG. 14 (a). . At this time, the supply current of the switching elements Q1, Q4 is almost 0 A, and zero current switching is performed. Between time t13 and time t14, the currents iQ1 and iQ4 charge the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 by the free oscillation of the boost reactor L1 and the exciting current of the transformer T1, and FIG. ), The drain voltages of the switching elements Q1 and Q4 are gently increased. Similarly, the bridge circuit discharges the capacitances C2 and C3 between the drains and the sources of the switching elements Q2 and Q3 by the free vibration of the boost reactor L1 and the exciting current of the transformer T1, and the drain voltage of the switching elements Q2 and Q3 is: It is gently lowered as shown in FIG. At time t14, switching elements Q2 and Q3 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　上述しように高入力電圧モードにおいても、図１６（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この高入力電圧モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図８（ｋ）と図１４（ａ）、図１４（ｃ）、図１５（ｉ）及び図１６（ｋ）との比較から明らかなように定格入力電圧に比べて高い入力電圧がコンバータに供給される場合には、スイッチング周波数が上昇され、オンデューティーが小さく定められる。 As described above, even in the high input voltage mode, an output current as shown in FIG. 16 (o) is supplied to the capacitor C8, and the voltage across the capacitor C8 is output from the output terminals 20A and 20B as a constant voltage. In this high input voltage mode, FIG. 8 (a), FIG. 8 (c), FIG. 9 (i) and FIG. 8 (k) and FIG. 14 (a), FIG. 14 (c), FIG. As is clear from comparison with FIG. 16 (k), when an input voltage higher than the rated input voltage is supplied to the converter, the switching frequency is increased and the on-duty is set small.
　（４）中電力モード（入力電圧一定）
　図１７（ａ）～図１９（ｏ）は、中電力モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図１７（ａ）～図１９（ｏ）は、定格入力電圧モード（電力一定）と同様であるので、定格入力電圧モード（電力一定）における説明において、図８（ａ）～図８（ｏ）を図１７（ａ）～図１９（ｏ）に読み替えることによって中電力モードにおけるＤＣ－ＤＣコンバータの動作が理解できることから、その説明は省略する。 (4) Medium power mode (constant input voltage)
FIGS. 17 (a) to 19 (o) show the operation of each part in the DC-DC converter shown in FIG. 1 in the medium power mode. 17 (a) to 19 (o) are the same as the rated input voltage mode (constant power), and therefore in the description of the rated input voltage mode (constant power), FIG. 8 (a) to FIG. ) In FIG. 17 (a) to FIG. 19 (o), the operation of the DC-DC converter in the medium power mode can be understood.
　（５）小電力モード（入力電圧一定）
　図２０（ａ）～図２２（ｏ）は、小電力モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図２０（ａ）～図２２（ｏ）を参照して図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 (5) Low power mode (constant input voltage)
20 (a) to 22 (o) show the operation of each part in the DC-DC converter shown in FIG. 1 in the low power mode. The operation of the DC-DC converter shown in FIG. 1 will be described with reference to FIGS. 20 (a) to 22 (o).
　（時点ｔ１における動作）
　小電力モード（入力電圧一定）のタイムチャートにおいて、図２０（ａ）に示されるように時点ｔ１のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ１から時点ｔ２間、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、図２０（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。図２１（ｇ）に示されるように１次側のトランス電流ｉ１として電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流が流れ、図２１（ｈ）に示されるように２次側には、トランス電流ｉ２として励磁電流を差し引いた電流が流れる。 (Operation at time t1)
In the time chart of the low power mode (constant input voltage), as shown in FIG. 20A, the switching elements Q1 and Q4 are turned off at the timing of time t1. From time t1 to time t2, the currents iQ1 and iQ4 are charged with the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 due to the free vibration caused by the boost reactor L1 and the exciting current caused by the exciting inductance of the transformer T1, as shown in FIG. As shown in (b), the drain voltages of the switching elements Q1 and Q4 are gently increased. Similarly, in the bridge circuit, the drain-source capacitances C2 and C3 of the switching elements Q2 and Q3 are discharged by the free vibration of the boost reactor L1 and the exciting current of the transformer T1, and the drain voltages of the switching elements Q2 and Q3 are moderate. Is lowered. As shown in FIG. 21 (g), a current obtained by combining the currents iQ1, iQ4 and iQ2, iQ3 flows as the transformer current i1 on the primary side. As shown in FIG. A current obtained by subtracting the excitation current flows as the current i2.
　（時点ｔ２～時点ｔ６の動作）
　図２０（ｃ）に示されるように時点ｔ２から時点ｔ６の間、スイッチング素子Ｑ２，Ｑ３がオンする。また、この間、図２１（i）に示されるように２次側スイッチング素子Ｑ５は時点ｔ２から時点ｔ３の間オンされ、図２２（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ２から時点ｔ６の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。図２１（ｆ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ２，ｉＱ３は直線的に電流が上昇される。図２１（ｉ）に示されるように時点ｔ３において、スイッチング素子Ｑ５がオフされる。時点ｔ３から時点ｔ４間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、図２１（ｊ）に示されるようにドレイン電圧が穏やかに上昇される。 (Operation from time t2 to time t6)
As shown in FIG. 20C, the switching elements Q2 and Q3 are turned on from the time t2 to the time t6. During this time, the secondary side switching element Q5 is turned on from time t2 to time t3 as shown in FIG. 21 (i), and the switching element Q6 is turned on from time t2 to time t6 as shown in FIG. 22 (k). All the voltage generated on the secondary side of the transformer T1 is injected into the step-up reactor L1, and the current increases linearly by I = ET / L. As shown in FIG. 21 (f), the currents iQ2 and iQ3 increase linearly on the primary side of the transformer T1 as well. As shown in FIG. 21 (i), the switching element Q5 is turned off at time t3. The current flowing through the step-up reactor L1 between the time point t3 and the time point t4 charges the capacitance C5 between the drain and source of the switching element Q5, and the drain voltage is gently increased as shown in FIG. 21 (j). The
　図２２（ｍ）に示されるように時点ｔ４から時点ｔ５間、整流ダイオードＤ８がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、図２１（ｆ）に示されるように電流ｉＱ２，ｉＱ３が下降され、ダイオードの電流ｉＤ８も下降される。時点ｔ５において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフする。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。 As shown in FIG. 22 (m), from time t4 to time t5, the rectifier diode D8 is turned on, and the energy of the secondary boost reactor L1 is released, and as shown in FIG. 21 (f), the current iQ2, iQ3 is lowered and the diode current iD8 is also lowered. At the time t5, all the energy of the boost reactor L1 is released, the current of the rectifier diode D8 becomes zero, and the rectifier diode D8 is gently turned off. That is, the rectifier diode D8 is switched with zero current.
　時点ｔ５から時点ｔ６間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、図２１（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時、昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ６にてスイッチング素子Ｑ５がオンされ、図２０（ｃ）に示されるようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、図２１（ｆ）に示されるようにスイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。 Between time t5 and time t6, free oscillation occurs due to the capacitance between the boost reactor L1 and the drain-source of the switching element Q5, and the voltage at the drain of the switching element Q5 is gently lowered as shown in FIG. 21 (j). . At this time, the current of the boost reactor L1 is inverted. The switching element Q5 is turned on at time t6 when the voltage of the switching element Q5 becomes approximately 0 V, and the switching elements Q2 and Q3 are turned off as shown in FIG. At this time, as shown in FIG. 21 (f), the supply current of the switching elements Q2 and Q3 is approximately 0 A, and zero current switching is performed.
　（時点ｔ６～時点ｔ７の動作）
　時点ｔ６から時点ｔ７間において、電流ｉＱ２，ｉＱ３は昇圧リアクトルＬ１による自由振動及びトランスの励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量をＣ２、Ｃ３を充電し、図２０（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４が放電され、図２０（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ７において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 (Operation from time t6 to time t7)
Between time t6 and time t7, the currents iQ2 and iQ3 charge the capacitances C2 and C3 between the drain and source of the switching elements Q2 and Q3 by the free oscillation of the boost reactor L1 and the exciting current of the transformer, and FIG. ), The drain voltages of the switching elements Q2 and Q3 are gently increased. Similarly, in the bridge circuit, the capacitances C1 and C4 between the drains and the sources of the switching elements Q1 and Q4 are discharged by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and switching is performed as shown in FIG. The drain voltages of elements Q1 and Q4 are gently lowered. At time t7, switching elements Q1, Q4 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　時点ｔ７から時点ｔ１１の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は時点ｔ７から時点ｔ１１の間オンされ、スイッチング素子Ｑ６は時点ｔ７から時点ｔ８の間オンのままとなり、図２１（ｈ）に示されるようにトランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。図２１（ｇ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は直線的に電流が上昇される。図２２（ｋ）に示されるように時点ｔ８において、スイッチング素子Ｑ６がオフされる。時点ｔ８から時点ｔ９間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量を充電し、図２２（ｌ）に示されるようにドレイン電圧が穏やかに上昇する。 From time t7 to time t11, switching elements Q1 and Q4 are turned on. During this time, the secondary side switching element Q5 is turned on from time t7 to time t11, and the switching element Q6 remains on from time t7 to time t8, and as shown in FIG. All the voltage generated on the secondary side is injected into the boost reactor L1, and the current rises linearly by I = ET / L. As shown in FIG. 21 (g), the currents iQ1 and iQ4 rise linearly on the primary side of the transformer T1 as well. As shown in FIG. 22 (k), the switching element Q6 is turned off at time t8. The current flowing through the boost reactor L1 between time t8 and time t9 charges the capacitance between the drain and source of the switching element Q6, and the drain voltage gently rises as shown in FIG. 22 (l).
　図２２（ｎ）に示されるように時点ｔ９から時点ｔ１０間、整流ダイオードＤ７がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ１０において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフされる。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。 As shown in FIG. 22 (n), between time t9 and time t10, the rectifier diode D7 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ1 and iQ4 are lowered, and the current iD7 of the diode D7 is decreased. Is also lowered. At time t10, all the energy of the boost reactor L1 is released, the current of the rectifier diode D7 becomes zero, and the rectifier diode D7 is gently turned off. That is, the rectifier diode D7 is switched with zero current.
　時点ｔ１０から時点ｔ１１間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１１にてスイッチング素子Ｑ６がオンされ、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１１から時点ｔ１２間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を充電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３が放電され、図２０（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。時点ｔ１２において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 From time t10 to time t11, free oscillation occurs due to the capacitance between the boost reactor L1 and the drain-source of the switching element Q6, and the drain voltage of the switching element Q6 is gently lowered. At this time, the current of the boost reactor L1 is inverted. Switching element Q6 is turned on and switching elements Q1, Q4 are turned off at time t11 when the voltage of switching element Q6 becomes approximately 0V. At this time, the supply current of Q1 and Q4 is almost 0 A, and zero current switching is performed. Between time t11 and time t12, the currents iQ1 and iQ4 charge the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and the switching elements Q1 and Q4 are charged. The drain voltage of Q4 is gently increased. Similarly, in the bridge circuit, the capacitances C2 and C3 between the drains and the sources of the switching elements Q2 and Q3 are discharged by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and switching is performed as shown in FIG. The drain voltages of elements Q2 and Q3 are gently lowered. At time t12, switching elements Q2 and Q3 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　上述しように小電力モードにおいても、図２２（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この小電力モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図１０（ｋ）と図２０（ａ）、図２０（ｃ）、図２１（ｉ）及び図２２（ｋ）との比較から明らかなように定格入力電圧に比べて低い小電力がコンバータに供給される場合には、スイッチング周波数が上昇され、オンデューティーが小さく定められる。 As described above, even in the low power mode, an output current as shown in FIG. 22 (o) is supplied to the capacitor C8, and the voltage across the capacitor C8 is output from the output terminals 20A and 20B as a constant voltage. In this low power mode, FIGS. 8 (a), 8 (c), 9 (i), 10 (k), 20 (a), 20 (c), 21 (i) and FIG. As is clear from the comparison with 22 (k), when a small electric power lower than the rated input voltage is supplied to the converter, the switching frequency is increased and the on-duty is set small.
　（６）大電力モード（入力電圧一定）
　図２３（ａ）～図２５（ｏ）は、大電力モードにおける図１に示されるＤＣ－ＤＣコンバータにおける各部の動作を示している。この図２３（ａ）～図２５（ｏ）を参照して図１に示されるＤＣ－ＤＣコンバータの動作を説明する。 (6) High power mode (constant input voltage)
FIG. 23 (a) to FIG. 25 (o) show the operation of each part in the DC-DC converter shown in FIG. 1 in the high power mode. The operation of the DC-DC converter shown in FIG. 1 will be described with reference to FIGS. 23 (a) to 25 (o).
　（時点ｔ２における動作）
　大電力モード（入力電圧一定）のタイムチャートにおいて、図２３（ａ）に示されるように時点ｔ２のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ２から時点ｔ３間、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を充電し、図２３（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を放電し、図２３（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降する。図２４（ｇ）に示されるように１次側のトランス電流ｉ１として電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流が流れ、図２４（ｈ）に示されるように２次側のトランス電流ｉ２として励磁電流を差し引いた電流が流れる。 (Operation at time t2)
In the time chart of the high power mode (constant input voltage), the switching elements Q1 and Q4 are turned off at the timing of time t2, as shown in FIG. From time t2 to time t3, the currents iQ1 and iQ4 charge the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 by the free vibration generated by the step-up reactor L1 and the exciting current of the transformer T1, and FIG. As shown in (b), the drain voltages of the switching elements Q1 and Q4 are gently increased. Similarly, in the bridge circuit, the drain-source capacitances of the switching elements Q2 and Q3 are discharged by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and the switching elements Q2 and Q2 are discharged as shown in FIG. The drain voltage of Q3 falls gently. As shown in FIG. 24 (g), a current obtained by combining the currents iQ1, iQ4 and iQ2, iQ3 flows as the primary-side transformer current i1, and the secondary-side transformer current i2 as shown in FIG. 24 (h). As a result, a current obtained by subtracting the excitation current flows.
　（時点ｔ３～時点ｔ１３の動作）
　図２３（ｃ）に示されるように時点ｔ３から時点ｔ１３の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、図２４（i）に示されるように２次側スイッチング素子Ｑ５は時点ｔ３から時点ｔ７の間オンであり、図２５（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ３から時点ｔ１３の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。図２２（ｆ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ２，ｉＱ３は直線的に電流が上昇される。時点ｔ７において、スイッチング素子Ｑ５がオフする。時点ｔ７から時点ｔ８間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電さ、図２４（ｊ）に示されるようにドレイン電圧が穏やかに上昇する。 (Operation from time t3 to time t13)
As shown in FIG. 23C, the switching elements Q2 and Q3 are turned on from the time t3 to the time t13. During this time, as shown in FIG. 24 (i), the secondary side switching element Q5 is on from the time t3 to the time t7, and as shown in FIG. 25 (k), the switching element Q6 is turned on from the time t3. The voltage is kept on for t13 and all the voltage generated on the secondary side of the transformer T1 is injected into the boost reactor L1, and the current is increased linearly by I = ET / L. As shown in FIG. 22 (f), the currents iQ2 and iQ3 increase linearly on the primary side of the transformer T1 as well. At time t7, the switching element Q5 is turned off. The current flowing through the step-up reactor L1 from time t7 to time t8 charges the drain-source capacitance C5 of the switching element Q5, and the drain voltage gently rises as shown in FIG. 24 (j). .
　図２５（ｍ）に示されるように時点ｔ８から時点ｔ１２間、整流ダイオードＤ８がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ２，ｉＱ３が下降され、ダイオードの電流ｉＤ８も下降する。時点ｔ１２において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフする。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。 As shown in FIG. 25 (m), from time t8 to time t12, the rectifier diode D8 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ2 and iQ3 are lowered, and the diode current iD8 is also Descend. At time t12, all the energy of the boost reactor L1 is released, the current of the rectifier diode D8 becomes zero, and the rectifier diode D8 is gently turned off. That is, the rectifier diode D8 is switched with zero current.
　時点ｔ１２から時点ｔ１３間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ１３にてスイッチング素子Ｑ５がオン、スイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１３から時点ｔ１４間において、電流ｉＱ２，ｉＱ３は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を充電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇する。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ１４において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 From time t12 to time t13, free oscillation occurs due to the capacitance between the boost reactor L1 and the drain-source of the switching element Q5, and the drain voltage of the switching element Q5 is gently lowered. At this time, the current of the boost reactor L1 is inverted. The switching element Q5 is turned on and the switching elements Q2 and Q3 are turned off at time t13 when the voltage of the switching element Q5 becomes approximately 0V. At this time, the supply current of the switching elements Q2 and Q3 is almost 0 A, and zero current switching is performed. Between time t13 and time t14, the currents iQ2 and iQ3 charge the drain-source capacitances C2 and C3 of the switching elements Q2 and Q3 by the free oscillation of the step-up reactor L1 and the exciting current of the transformer T1, and the switching elements Q2 and Q3 are charged. The drain voltage of Q3 rises gently. Similarly, in the bridge circuit, the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 are discharged by the free vibration of the step-up reactor L1 and the exciting current of the transformer T1, and the drain voltages of the switching elements Q1 and Q4 are gently reduced. Be lowered. At time t14, switching elements Q1, Q4 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　（時点ｔ１４～時点ｔ２４の動作）
　図２３（ａ）に示されるように時点ｔ１４から時点ｔ２４の間、Ｑ１，Ｑ４がオンされる。また、この間、図２４（ｉ）に示されるように２次側スイッチング素子Ｑ５は時点ｔ１４から時点ｔ２４の間にオンにされ、スイッチング素子Ｑ６は時点ｔ１４から時点ｔ１８の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は直線的に電流が上昇する。時点ｔ１８において、図２５（ｋ）に示されるようにスイッチング素子Ｑ６がオフされる。時点ｔ１８から時点ｔ１９間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図２５（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。 (Operation from time t14 to time t24)
As shown in FIG. 23A, Q1 and Q4 are turned on between time t14 and time t24. During this time, as shown in FIG. 24 (i), the secondary side switching element Q5 is turned on from time t14 to time t24, and the switching element Q6 remains on from time t14 to time t18. The voltage generated on the secondary side of T1 is all injected into the boost reactor L1, and the current rises linearly by I = ET / L. Similarly, the currents iQ1 and iQ4 rise linearly on the primary side of the transformer T1. At time t18, the switching element Q6 is turned off as shown in FIG. The current flowing in the step-up reactor L1 from time t18 to time t19 charges the drain-source capacitance C6 of the switching element Q6, and the drain voltage is gently increased as shown in FIG. 25 (l). The
　時点ｔ１９から時点ｔ２３間、整流ダイオードＤ７がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ２３において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフする。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。 From time t19 to time t23, the rectifier diode D7 is turned on, the energy of the secondary boost reactor L1 is released, the currents iQ1 and iQ4 are lowered, and the current iD7 of the diode D7 is also lowered. At time t23, all the energy of the boost reactor L1 is released, the current of the rectifier diode D7 becomes zero, and the rectifier diode D7 is gently turned off. That is, the rectifier diode D7 is switched with zero current.
　時点ｔ２３から時点ｔ２４間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ２４にてスイッチング素子Ｑ６がオン、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ２４から時点ｔ２５間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇する。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。時点ｔ２５において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。 From time t23 to time t24, free oscillation occurs due to the capacitance C6 between the boost reactor L1 and the drain-source of the switching element Q6, and the voltage of the drain of the switching element Q6 is gently lowered. At this time, the current of the boost reactor L1 is inverted. The switching element Q6 is turned on and the switching elements Q1 and Q4 are turned off at time t24 when the voltage of the switching element Q6 becomes approximately 0V. At this time, the supply current of Q1 and Q4 is almost 0 A, and zero current switching is performed. From time t24 to time t25, the currents iQ1 and iQ4 are charged by the free oscillation of the boost reactor L1 and the exciting current of the transformer T1, and the drain-source capacitances C1 and C4 of the switching elements Q1 and Q4 are charged. The drain voltage of Q4 rises gently. Similarly, in the bridge circuit, the drain-source capacitances C2 and C3 of the switching elements Q2 and Q3 are discharged by the free vibration of the boosting reactor L1 and the exciting current of the transformer T1, and the drain voltages of the switching elements Q2 and Q3 are gently reduced. Be lowered. At time t25, switching elements Q2 and Q3 are turned on. Since the drain voltage at this time is almost 0 V, zero voltage switching is performed.
　上述しように大電力モードモードにおいても、図２５（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この大電力モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図１０（ｋ）と図２３（ａ）、図２３（ｃ）、図２４（ｉ）及び図２５（ｋ）との比較から明らかなように定格入力電力に比べて大きい電力がコンバータに供給される場合には、スイッチング周波数が低下され、オンデューティーが大きく定められる。 As described above, also in the high power mode mode, an output current as shown in FIG. 25 (o) is supplied to the capacitor C8, and the voltage across the capacitor C8 is output from the output terminals 20A and 20B as a constant voltage. In this high power mode, FIGS. 8 (a), 8 (c), 9 (i) and 10 (k) and FIGS. 23 (a), 23 (c), 24 (i) and FIG. As is clear from the comparison with 25 (k), when a power larger than the rated input power is supplied to the converter, the switching frequency is lowered and the on-duty is set large.
　図２６は、図３に示したプッシュプル電圧共振回路の各部における動作を示す波形図である。この図２６に示される動作モードは、定格入力電圧が入力されるモードに相当し、図２６と図８との比較から明らかなようにスイッチング素子Ｑ４、Ｑ２が同様に動作される。図２６においては、図２６の(ａ)がスイッチング素子Ｑ４のゲート電圧のオン・オフを示し、図２６の(ｂ)がスイッチング素子Ｑ４のドレイン電圧の変化を示している。同様に、図２６の(ｃ)がスイッチング素子Ｑ２のゲート電圧のオン・オフを示し、図２６の(ｄ)がスイッチング素子Ｑ２のドレイン電圧の変化を示している。また、図２６の(ｅ)は、スイッチング素子Ｑ４のドレイン電流の変化を示している。他のモードにおいても、プッシュプル電圧共振回路は、ブリッジ共振回路と同様に動作されることから、その説明並びに各モードにおける波形図の図示を省略する。 FIG. 26 is a waveform diagram showing an operation in each part of the push-pull voltage resonance circuit shown in FIG. The operation mode shown in FIG. 26 corresponds to a mode in which a rated input voltage is input, and switching elements Q4 and Q2 are similarly operated as is apparent from a comparison between FIG. 26 and FIG. In FIG. 26, (a) in FIG. 26 shows on / off of the gate voltage of the switching element Q4, and (b) in FIG. 26 shows changes in the drain voltage of the switching element Q4. Similarly, (c) of FIG. 26 shows on / off of the gate voltage of the switching element Q2, and (d) of FIG. 26 shows a change in the drain voltage of the switching element Q2. FIG. 26E shows a change in the drain current of the switching element Q4. In other modes, the push-pull voltage resonance circuit is operated in the same manner as the bridge resonance circuit, and therefore the description and the waveform diagrams in each mode are omitted.
　図１に示したＤＣ―ＤＣコンバータは、比較例としての特許文献１のＤＣ―ＤＣコンバータとは、広制御範囲（出力電力一定、入力電圧を可変した場合の制御及び入力電圧一定、出力電力を可変した場合の制御）が可能となる。即ち、比較例では一次側の無制御コンバータから２つのトランス出力を整流し、２次側のコンバータにて直列と並列を交互に制御している為、２倍の入力電圧範囲内でしか実現出来ない問題がある。これに対して図１に示すＤＣ－ＤＣコンバータでは、出力電圧制御に昇圧を利用している。従って、トランスの２次電圧が低い場合でも昇圧機能を有する範囲であれば任意の入力電圧範囲を制御可能である。その為、広制御範囲を実現することができる。 The DC-DC converter shown in FIG. 1 is different from the DC-DC converter of Patent Document 1 as a comparative example in that it has a wide control range (constant output power, control when the input voltage is variable, constant input voltage, and output power. Control when variable) is possible. In other words, in the comparative example, two transformer outputs are rectified from the primary-side uncontrolled converter, and series and parallel are alternately controlled by the secondary-side converter, so this can be realized only within the double input voltage range. There is no problem. On the other hand, the DC-DC converter shown in FIG. 1 uses boosting for output voltage control. Therefore, even when the secondary voltage of the transformer is low, any input voltage range can be controlled as long as it has a boosting function. Therefore, a wide control range can be realized.
　また、比較例の回路では複合共振を用い、１次回路における、電流共振は共振リアクトル（トランスのリーケージインダクタンスを含む）と共振コンデンサにより共振を行い、正弦波に近い電流を流し、その電流がほぼ０Ａでスイッチング素子をオン／オフし、ゼロ電流スイッチングを実現している。２次回路にて２つのトランスの出力を直並列に動作させ、出力電圧を制御しているが、２次回路のスイッチング素子はハードスイッチングを行っていた為、スイッチング素子のロスが大きい問題がある。これに対して図１に示す回路では、電流共振回路を設けることなく、周波数制御を用いて電圧制御を実施している。従って、１次回路と２次回路の両方でソフトスイッチングを実現することができる。制御においては、周波数を可変してもゼロ電流タイミングでスイッチング素子をオンさせる臨界モードを用いるため、ソフトスイッチングを実現でき、ＦＥＴ損失が減少し、効率が向上される。更に素子の選定に関しても全制御領域において、ソフトスイッチングを行っているため、導通損失のみを考慮すれば、スイッチングスピードに関して考慮する必要は無いこととなっている。また、比較例の回路では２次側に整流回路を２個持ち（倍電圧回路）、それぞれの回路に整流ダイオードが最低２本ずつ、また、フライホイールダイオードが２本と２次回路にダイオードは計６本必要である。これに対して、図１に示される回路においては、整流ダイオードを２個まで減らすことが出来、ダイオードロスを減少させることができる。また、１次スイッチング素子のソフトスイッチング動作において、昇圧リアクトルは１次スイッチング素子のドレイン－ソース間の容量の充放電を助け、トランス１次に流れる励磁電流を減らすことが出来る。励磁電流は無効電流なので、無効電流が減ることにより、損失が減り効率が向上される。具体的には、図１に示すＤＣ―ＤＣコンバータによれば、効率を比較例に係る回路に比べ、０．５％～１．０％向上させることができる。 In the circuit of the comparative example, composite resonance is used. In the primary circuit, current resonance is performed by a resonance reactor (including transformer leakage inductance) and a resonance capacitor, and a current close to a sine wave is passed. The switching element is turned on / off at 0 A to realize zero current switching. The output of the two transformers is operated in series and parallel in the secondary circuit, and the output voltage is controlled. However, since the switching element of the secondary circuit performs hard switching, there is a problem that the loss of the switching element is large. . On the other hand, in the circuit shown in FIG. 1, voltage control is performed using frequency control without providing a current resonance circuit. Therefore, soft switching can be realized in both the primary circuit and the secondary circuit. In the control, a critical mode is used in which the switching element is turned on at zero current timing even if the frequency is changed, so that soft switching can be realized, FET loss is reduced, and efficiency is improved. Furthermore, regarding the selection of elements, since soft switching is performed in the entire control region, it is not necessary to consider the switching speed if only the conduction loss is considered. Also, the circuit of the comparative example has two rectifier circuits on the secondary side (voltage doubler circuit), each circuit has at least two rectifier diodes, and two flywheel diodes and diodes in the secondary circuit A total of 6 are required. On the other hand, in the circuit shown in FIG. 1, the number of rectifier diodes can be reduced to two, and the diode loss can be reduced. Further, in the soft switching operation of the primary switching element, the step-up reactor helps charge / discharge of the capacitance between the drain and source of the primary switching element, and can reduce the exciting current flowing in the transformer primary. Since the exciting current is a reactive current, reducing the reactive current reduces the loss and improves the efficiency. Specifically, according to the DC-DC converter shown in FIG. 1, the efficiency can be improved by 0.5% to 1.0% compared to the circuit according to the comparative example.
　尚、図１に示されるダイオードＤ５、Ｄ６は、図２７に示されるようにスイッチング素子Ｑ５，スイッチング素子Ｑ６に同期してオン・オフされるスイッチング素子Ｑ７，Ｑ８（ＦＥＴ）で同期整流回路を構成しても良い。スイッチング素子Ｑ７，Ｑ８は、同期してオン・オフされることから、図８（ａ）～図２５（ｏ）を参照したと同様に動作される。 The diodes D5 and D6 shown in FIG. 1 constitute a synchronous rectifier circuit with switching elements Q7 and Q8 (FET) that are turned on and off in synchronization with the switching elements Q5 and Q6 as shown in FIG. You may do it. Since the switching elements Q7 and Q8 are turned on / off in synchronism, they are operated in the same manner as shown in FIGS. 8 (a) to 25 (o).
　尚、スイッチング素子Ｑ７，Ｑ８は、他のスイッチング素子と同様に等価的にキャパシタＣ７、Ｃ８及びダイオードＤ７，Ｄ８を有している。 The switching elements Q7 and Q8 have capacitors C7 and C8 and diodes D7 and D8 equivalently as other switching elements.
　また、図１に示されるＤＣ－ＤＣコンバータにおいて、昇圧リアクトルＬ１は、トランスＴ１の２次側の高電圧端子に接続されているが、図２７に示すように２次側の高電圧端子に接続するに代えてトランスＴ１の１次側とスイッチング素子Ｑ２、Ｑ４間の接続点との間に接続されても良い。また、高周波トランスＴ１がリーケージトランスであれば、リーケージトランスに含まれるリーケージインダクタンスが昇圧リアクトルの作用を有することから、図１に示される昇圧リアクトルＬ１は、省略されても良い。 In the DC-DC converter shown in FIG. 1, the step-up reactor L1 is connected to the secondary high voltage terminal of the transformer T1, but is connected to the secondary high voltage terminal as shown in FIG. Instead, it may be connected between the primary side of the transformer T1 and the connection point between the switching elements Q2 and Q4. Further, if the high-frequency transformer T1 is a leakage transformer, the leakage inductance included in the leakage transformer has the action of a boosting reactor, and therefore the boosting reactor L1 shown in FIG. 1 may be omitted.
　以上要約すれば、出力電圧一定のＤＣ－ＤＣコンバータでは、電力一定制御においては、以下の通りに制御が実施される。 In summary, in a DC-DC converter with a constant output voltage, control is performed as follows in constant power control.
　入力電圧が低い場合はトランスＴ１の電圧が低下される。従って、２次側における昇圧回路のオン時間を長くするために周波数が低下される。低入力電圧モードにおいて、時点ｔ３～時点ｔ９のタイミングにて電流が増加される為に、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルでは、オン期間が長く設定され、オフ期間は短く設定されて電圧の昇圧比が大きく設定される。 When the input voltage is low, the voltage of the transformer T1 is lowered. Therefore, the frequency is lowered in order to lengthen the ON time of the booster circuit on the secondary side. In the low input voltage mode, since the current is increased at the timing from time t3 to time t9, the on period is set longer and the off period is set shorter in the duty cycle of switching element Q5 and switching element Q6. The voltage boost ratio is set large.
　また、入力電圧が高い場合はトランスの電圧が上昇される。従って、２次側における昇圧回路のオン期間を短くするために、周波数が上げられる。高入力電圧モードにおいて、時点ｔ８～時点ｔ９のタイミングにて電流を減少させる為、スイッチング素子Ｑ５及びスイッチング素子Ｑ６のデューティー・サイクルはオフが長く設定され、オン期間が短く設定されて電圧の昇圧比が小さく設定される。 Also, when the input voltage is high, the transformer voltage is raised. Therefore, the frequency is increased in order to shorten the ON period of the booster circuit on the secondary side. In the high input voltage mode, the duty cycle of the switching element Q5 and the switching element Q6 is set to be long and the on period is set to be short so that the current is decreased at the timing from the time point t8 to the time point t9. Is set smaller.
　また、入力電圧一定制御においては、出力電力が小さい場合には、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルが一定とされる。周波数が上昇されて、昇圧回路のオン期間が減少される為、昇圧リアクトルに蓄えられるエネルギーが小さくなり、小出力電力に対応されるように出力電圧が一定に維持される。出力電力が大きい場合、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルが一定とされる。周波数が低下されることにより、昇圧回路のオン期間が増加される為、昇圧リアクトルに蓄えられるエネルギーが大きくなり、大出力電力に対応されるように出力電圧が一定に維持される。 In the constant input voltage control, when the output power is small, the duty cycle of the switching element Q5 and the switching element Q6 is constant. Since the frequency is increased and the ON period of the booster circuit is reduced, the energy stored in the boost reactor is reduced, and the output voltage is kept constant so as to correspond to the small output power. When the output power is large, the duty cycle of switching element Q5 and switching element Q6 is made constant. Since the ON period of the booster circuit is increased by reducing the frequency, the energy stored in the booster reactor is increased, and the output voltage is kept constant so as to correspond to the large output power.
　以上のように、この発明のＤＣ－ＤＣコンバータにおいては、絶縁トランスの入出力側（１次及び２次側）に使用するスイッチング素子が全てソフトスイッチングで制御されていることから、高効率のＤＣ－ＤＣコンバータとすることができる。また、トランスのリーケージインダクタンスが利用されている。従って、高効率のＤＣ－ＤＣコンバータでありながら、個別の部品がいらずローコストを実現することができる。また、リーケージインダクタンスは、固体差が大きく共振周波数の値にばらつきがあるが、ソフトウェアでスイッチング制御していることから、個別の調整値を記録し、理想的な共振及び制御を実現することができる。更に、スイッチング周波数を低下させてスイッチング素子を制御することから、スイッチングにおける損失或いはトランスのコア損失も低下させることができ、より高効率を実現することができる。 As described above, in the DC-DC converter of the present invention, since the switching elements used on the input / output sides (primary and secondary sides) of the isolation transformer are all controlled by soft switching, a highly efficient DC -It can be a DC converter. In addition, the leakage inductance of the transformer is used. Therefore, although it is a high-efficiency DC-DC converter, it is possible to realize low cost without requiring individual components. In addition, leakage inductance has a large individual difference and variation in the value of the resonance frequency, but since switching control is performed by software, individual adjustment values can be recorded, and ideal resonance and control can be realized. . Further, since the switching element is controlled by lowering the switching frequency, the loss in switching or the core loss of the transformer can be reduced, and higher efficiency can be realized.
　この発明によれば、高効率のＤＣ－ＤＣコンバータが提供される。 According to the present invention, a highly efficient DC-DC converter is provided.
　Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６．．．スイッチング素子、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６．．．スイッチング素子の寄生ダイオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６．．．スイッチング素子のＤ－Ｓ間の容量、Ｃ７．．．入力コンデンサ、Ｃ８．．．平滑コンデンサ、Ｄ７，Ｄ８．．．整流ダイオード、Ｌ１．．．昇圧リアクトル或いはトランスのリーケージインダクタンス、Ｔ１：トランス、１１．．．電圧共振回路、１３．．．スイッチング回路、１４．．．整流回路、１２．．．スイッチング制御部、１７，１８．．．ドライブ・バッファ、３０．．．ＣＰＵ、３６．．．参照テーブル Q1, Q2, Q3, Q4, Q5, Q6. . . Switching elements D1, D2, D3, D4, D5, D6. . . Parasitic diode of switching element, C1, C2, C3, C4, C5, C6. . . Capacitance between DS of switching element, C7. . . Input capacitor, C8. . . Smoothing capacitors, D7, D8. . . Rectifier diode, L1. . . 10. Step-up reactor or transformer leakage inductance, T1: transformer, . . Voltage resonant circuit, 13. . . Switching circuit, 14. . . Rectifier circuit, 12. . . Switching control unit 17, 18. . . Drive buffer, 30. . . CPU, 36. . . Reference table

Claims (6)

  1. 　　交互にスイッチングされる１対の第１のスイッチング素子を含み、フルブリッジ回路、ハーフブリッジ回路及びプッシュプル回路のいずれかの回路で構成される第１のスイッチング回路を含み、出力電圧が変動する低電圧直流電源から直流電力が入力され、この直流電力をＤＣ－ＡＣ変換して出力する電圧共振回路と、
    　前記電圧共振回路が接続された１次側及び２次側を有する絶縁型高周波トランスと、
    　この絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に直列に接続されたインダクタンスと、
    　交互にスイッチングされるように接続された１対の第２のスイッチング素子から構成され、この１対の第２のスイッチング素子の一方が前記絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に接続され、前記１対の第２のスイッチング素子の他方が前記絶縁型高周波トランスの２次側の他方の端子と出力端子の他方との間に接続されている第２のスイッチング回路と、
    　前記第２のスイッチング回路からの出力を整流する整流回路と、
    　この整流回路からの出力を平滑して前記出力端子に出力する平滑回路と、
    　導通電流が略零並びに印加電圧が略零のタイミングで前記第１のスイッチング素子をターンオン及びターンオフする第１のスイッチング信号で前記電圧共振回路における電圧共振を維持する第１のドライバ回路と、
    　印加電圧が略零のタイミングで前記第２のスイッチング素子をターンオン及びターンオフする第２のスイッチング信号で零電圧スイッチングを維持する第２のドライバ回路と、
    　前記整流回路から出力された出力電圧に依存して前記第１及び第２のスイッチング信号の周波数及び第１及び第２のスイッチング信号の夫々のオン時間を設定する制御回路であって、目標電圧に比べて前記出力電圧が大きい際に基準周波数よりも高い周波数を設定し、目標電圧に比べて前記出力電圧が小さい際に基準周波数よりも低い周波数を設定し、前記入力電圧が基準電圧よりも大きい際に前記第２のスイッチング信号のオン時間を小さくし、前記入力電圧が基準電圧よりも小さい際に前記第２のスイッチング信号のオン時間を大きく設定する制御回路と、
    を具備することを特徴とするＤＣ－ＤＣコンバータ。     It includes a pair of first switching elements that are alternately switched, and includes a first switching circuit that includes any one of a full-bridge circuit, a half-bridge circuit, and a push-pull circuit, and has a low output voltage variation. A voltage resonance circuit that receives DC power from a voltage DC power supply, converts the DC power into DC-AC, and outputs the DC resonance power;
    An insulated high-frequency transformer having a primary side and a secondary side to which the voltage resonance circuit is connected;
    An inductance connected in series between one terminal on the secondary side of the insulated high-frequency transformer and one of the output terminals;
    It is composed of a pair of second switching elements connected so as to be alternately switched, and one of the pair of second switching elements is one terminal on the secondary side of the insulated high-frequency transformer and an output terminal And the other of the pair of second switching elements is connected between the other terminal on the secondary side of the insulated high-frequency transformer and the other of the output terminals. A switching circuit;
    A rectifier circuit for rectifying the output from the second switching circuit;
    A smoothing circuit that smoothes the output from the rectifying circuit and outputs the smoothed output to the output terminal;
    A first driver circuit that maintains voltage resonance in the voltage resonance circuit with a first switching signal that turns on and off the first switching element at a timing when the conduction current is substantially zero and the applied voltage is substantially zero;
    A second driver circuit that maintains zero voltage switching with a second switching signal that turns on and off the second switching element at a timing when the applied voltage is substantially zero;
    A control circuit for setting the frequency of the first and second switching signals and the on-time of each of the first and second switching signals depending on the output voltage output from the rectifier circuit, When the output voltage is higher than the reference frequency when the output voltage is higher, and when the output voltage is lower than the target voltage, the frequency is lower than the reference frequency, and the input voltage is higher than the reference voltage. A control circuit for reducing the ON time of the second switching signal and setting the ON time of the second switching signal to be large when the input voltage is smaller than a reference voltage;
    A DC-DC converter comprising:
  2. 　　前記電圧共振回路は、また、交互にスイッチングされる１対の第３のスイッチング素子を含み、前記１対の第１のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第１のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の一方の端子に接続され、前記１対の第３のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第３のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の他方の端子に接続されてフルブリッジ回路を構成していることを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。 The voltage resonance circuit also includes a pair of third switching elements that are alternately switched, the pair of first switching elements being connected in series and connected to an input terminal, and the pair of first switching elements. The connection point of the switching elements is connected to one terminal on the primary side of the insulated high-frequency transformer, the pair of third switching elements are connected in series and connected to the input terminal, and the pair of third elements 2. The DC-DC converter according to claim 1, wherein a connection point of the switching elements is connected to the other terminal on the primary side of the insulating high-frequency transformer to constitute a full bridge circuit.
  3. 　　前記電圧共振回路は、前記１対の第１のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第１のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の一方の端子に接続され、前記絶縁型高周波トランスの１次側の他方の端子が前記入力端子の一方に接続されてハーフブリッジ回路を構成していることを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。 In the voltage resonance circuit, the pair of first switching elements are connected in series and connected to an input terminal, and a connection point of the pair of first switching elements is one of primary sides of the insulating high-frequency transformer. 2. The DC- of claim 1, wherein the other terminal on the primary side of the insulated high-frequency transformer is connected to one of the input terminals to form a half-bridge circuit. DC converter.
  4. 　　前記絶縁型高周波トランスは、一次側に入力端子の一方に接続された中間端子を有し、前記電圧共振回路は、前記１対の第１のスイッチング素子の一方が前記絶縁型高周波トランスの一次側の一方の端子及び前記入力端子の他方の間に接続され、前記１対の第１のスイッチング素子の他方が前記絶縁型高周波トランスの一次側の他方の端子及び前記入力端子の前記他方の間に接続されてプッシュプル回路を構成していることを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。 The insulated high-frequency transformer has an intermediate terminal connected to one of the input terminals on the primary side, and the voltage resonance circuit is configured such that one of the pair of first switching elements is the primary side of the insulated high-frequency transformer. And the other one of the pair of first switching elements is between the other terminal on the primary side of the insulated high-frequency transformer and the other of the input terminals. 2. The DC-DC converter according to claim 1, wherein the DC-DC converters are connected to form a push-pull circuit.
  5. 　前記整流回路は、前記第２のスイッチング信号で前記第２のスイッチング素子に同期してオン・オフされる第３のスイッチング素子で構成されることを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。 2. The DC-DC according to claim 1, wherein the rectifier circuit includes a third switching element that is turned on / off in synchronization with the second switching element by the second switching signal. converter.
  6. 　　前記インダクタンスは、前記第１のトランスが有するリーケージトランスに相当することを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。 2. The DC-DC converter according to claim 1, wherein the inductance corresponds to a leakage transformer included in the first transformer.
PCT/JP2010/054552 2009-03-18 2010-03-17 Dc-dc converter WO2010107060A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011504865A JPWO2010107060A1 (en) 2009-03-18 2010-03-17 DC-DC converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009066677 2009-03-18
JP2009-066677 2009-03-18

Publications (1)

Publication Number Publication Date
WO2010107060A1 true WO2010107060A1 (en) 2010-09-23

Family

ID=42739720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054552 WO2010107060A1 (en) 2009-03-18 2010-03-17 Dc-dc converter

Country Status (2)

Country Link
JP (1) JPWO2010107060A1 (en)
WO (1) WO2010107060A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114758A1 (en) * 2012-02-03 2013-08-08 富士電機株式会社 Control device for resonance-type dc-dc converter
WO2013132726A1 (en) * 2012-03-05 2013-09-12 富士電機株式会社 Dc-dc conversion device
WO2013132727A1 (en) * 2012-03-05 2013-09-12 富士電機株式会社 Dc-dc conversion device
JP2013546295A (en) * 2010-11-12 2013-12-26 エスエムエー ソーラー テクノロジー エージー A power inverter that supplies electrical energy from a DC generator to an AC grid with two power lines
JP2014176241A (en) * 2013-03-12 2014-09-22 Denso Corp Switching power supply
JP2015154506A (en) * 2014-02-10 2015-08-24 オリジン電気株式会社 DC-DC converter
CN112953266A (en) * 2021-03-23 2021-06-11 山东大学 Method and system for controlling running state of asymmetric isolated AC-DC converter
US11881788B2 (en) 2019-12-16 2024-01-23 Mitsubishi Electric Corporation DC/DC converter and power conversion device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126314A (en) * 1994-10-25 1996-05-17 Nissin Electric Co Ltd Multi-output controlled power supply
JP2003111401A (en) * 2001-09-28 2003-04-11 Tdk Corp Switching power supply unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126314A (en) * 1994-10-25 1996-05-17 Nissin Electric Co Ltd Multi-output controlled power supply
JP2003111401A (en) * 2001-09-28 2003-04-11 Tdk Corp Switching power supply unit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546295A (en) * 2010-11-12 2013-12-26 エスエムエー ソーラー テクノロジー エージー A power inverter that supplies electrical energy from a DC generator to an AC grid with two power lines
JPWO2013114758A1 (en) * 2012-02-03 2015-05-11 富士電機株式会社 Control device for resonant DC-DC converter
WO2013114758A1 (en) * 2012-02-03 2013-08-08 富士電機株式会社 Control device for resonance-type dc-dc converter
US9379617B2 (en) 2012-02-03 2016-06-28 Fuji Electric Co., Ltd. Resonant DC-DC converter control device
WO2013132727A1 (en) * 2012-03-05 2013-09-12 富士電機株式会社 Dc-dc conversion device
WO2013132726A1 (en) * 2012-03-05 2013-09-12 富士電機株式会社 Dc-dc conversion device
CN104115386A (en) * 2012-03-05 2014-10-22 富士电机株式会社 DC-DC conversion device
US9350255B2 (en) 2012-03-05 2016-05-24 Fuji Electric Co., Ltd. DC-DC conversion device including pulse width modulation control
JP2014176241A (en) * 2013-03-12 2014-09-22 Denso Corp Switching power supply
JP2015154506A (en) * 2014-02-10 2015-08-24 オリジン電気株式会社 DC-DC converter
US11881788B2 (en) 2019-12-16 2024-01-23 Mitsubishi Electric Corporation DC/DC converter and power conversion device
CN112953266A (en) * 2021-03-23 2021-06-11 山东大学 Method and system for controlling running state of asymmetric isolated AC-DC converter
CN112953266B (en) * 2021-03-23 2022-04-08 山东大学 Method and system for controlling running state of asymmetric isolated AC-DC converter

Also Published As

Publication number Publication date
JPWO2010107060A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
EP1727265B1 (en) Dc-dc converter
de Melo et al. A modified SEPIC converter for high-power-factor rectifier and universal input voltage applications
WO2010107060A1 (en) Dc-dc converter
US20160181925A1 (en) Bidirectional dc-dc converter
Wu et al. Phase-shift-controlled isolated buck-boost converter with active-clamped three-level rectifier (AC-TLR) featuring soft-switching within wide operation range
Shu et al. Light-load performance enhancement technique for LLC-based PEV charger through circuit reconfiguration
Wang et al. Resonance analysis and soft-switching design of isolated boost converter with coupled inductors for vehicle inverter application
Qian et al. Buck/half-bridge input-series two-stage converter
JP2007221915A (en) Dc-dc converter
JP5424307B2 (en) Isolated DC-DC converter
Salem et al. Improved topology of three-phase series resonant DC-DC boost converter with variable frequency control
JP6327403B2 (en) Energy management system
WO2010098486A1 (en) Dc-dc converter
KR101377124B1 (en) An isolated single switch resonant converter and an isolated interleaving single switch resonant converter using the same
JP2002272121A (en) Input/output insulation type power-regenerating apparatus
Zhou et al. High step-up soft switching dc-dc converter integrated with Y-source network
JP2011160603A (en) Fuel cell generator
JP3934654B2 (en) DC-DC converter
JP2019041428A (en) Power supply device and initial charging control method therefor
Gao et al. Single-stage LLC AC/DC converter with wide input range and low bus voltage
Sano et al. Improving dynamic performance and efficiency of a resonant switched-capacitor converter based on phase-shift control
JP2005304289A (en) Dc-dc converter
Han et al. Circulating current-less phase-shifted full-bridge converter with new rectifier structure
Rahman et al. Design of a Class-E Rectifier with DC-DC Boost Converter
KR20030025427A (en) Zero Voltage Switching Fullbridge Converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10753552

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011504865

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10753552

Country of ref document: EP

Kind code of ref document: A1