Claims (2)
Изобретение относитс к импульсной технике и может быть использовано дл де.модул ции импульсных сиг налов, промодулированных по амплитуде . Известен синхронный детектор с упрЭвл емым устройством запоминани П. Недостаток этого детектора заключаетс в низкой помехоустойчивости из-за наличи аддитивной помехи , котора подавл етс лишь частич но. Известен также синхронный демоду тор, содержащий блок масштабного суммировани , блок выборки - запоми нани , состо щий из п ключевых элементов и п конденсаторов, первые вы 80ДЫ которых подключены ко входам блока масштабного суммировани и блок упоавлени 2. Недостатком известного демодул тора вл етс низка помехоустойчивость при большом уровне помех. Цель изобретени - повышение помехоустойчивости . Поставленна цель достигаетс тем, что в синхронном демодул торе с п выборками входного сигнала, содержащем блок масштабного суммировани , выход которого подключен к выходной шине, а входы - к выходам блока выборки- запоминани , состо щего из Ключевых элементов и конденсаторов , первые выводы которЫ подключены к выходам блока выборкизапоминини , и блок управлени , блок выборки - запоминани состоит из (п-1) синхронных детекторов, в которых ключевые элементы подключены между общей шиной и выходами блока выборки- запоминани , вторые выводы конденсаторов объединены и подключены к входной шине, а выходы блока управлени подключены к управл ющим входам. ключевых элементов .На фиг. 1 показана функциональна схема синхронного одул тора; 393 на фиг. 2 - диаграммы входного, выходного и управл ющих сигналов. Синхронный демодул тор с. п выборками входного сигнала содержит блок 1 выборки - запоминани , блок 2 масш табного суммировани и блок 3 управлени . Блок 1 выборки - запоминани выполнен в виде (п-1) синхронных детекторов, каждый из которых состоит из конденсатора k и ключевого элемента 5. Первые выводы конденсаторов подключены к соответствующим входам блока 2 масштабного суммировани , а вторые выводы объединены и подключены к входной-шине. Ключевые элементы 5 включены между первыми вы водами конденсаторов 4 и общей шиной , а управл кздие входы ключевых эле ментов соединены с соответствующими выходами блока 3 управлени , Синхронный демодул тор работает следующим образом. На вход синхронного демодул тора поступают сигналы знакочередукхцихс пр моугольных импульсов с аддаптианой помехой (на фиг. 2) U(t -(-if-A +f (t.) ,. где i - номера положительных и отри- цательтйх импульсов; А - полезный сигнал; |(О - значени помехи, соответствующие моментам t; . t. - моменты выборок сигнала в синхронных детекторах 1. Если синхронный демодул тор содержит п синхронных детекторов, то дл получени одного значени полезного сигнала используетс последовательность из (п+1) импульсов. Положительна пол рность управл ющих сигналов .,(Фиг. 2) соответствует открытому состо нию ключевых элементов 5- Когда ключевой элемент 5 открыт, конденсатор k включен между общей шиной и входом устройства и происходит зар д конденсатора йо величины входного сигнала. По отрицательным фронтам управл ющих сигналов происходит запоминание на конденсаторах , соответствующих это му моменту времени значений входного сигнала. Входное сопротивление блока 2 масштабного суммировани должно быть достаточно велико, чтобы исключить погрешности разр да конденсаторов 4. На конденсаторе i-ro синхронного детектора оказываетс запомненым значение U(t), причем на вход лока 2 масштабного суммировани осле размыкани ключевого элейена 5 оно включаетс с обратным знаом . В момент времени t на внходах инхронных детекторов по вл етс нап жение величиной U(t )- U(t,-), Выходные сигналы синхронных детекоров суммируютс а блоке 2 масштабого суммировани , с весовыми коэфициентами Поэтому в момент времени t .на ыходе устройства имеем .Н(пи)-(4 1 SHr-; UiV-Uit ,,) С(,).§(,4 .И) 141 1 1 4--1 и-„ . п-и -С +-( . с;: -нГАснг- -(,)а1-1) i-« Г 1 «-п аЧ- - иГ-4--о-, |V)c|;f{i),,...,tnH)i де - конечна разность п-го по дка . Следовательно ц,,- А .,illcr.-W.. оэффициент подавлени помехи 1/ jm оП .. fUl f SinllE П+1 . . К.)., г iSfcAt-JI l tsinnf ulf-sin|a5 t+n- -j Наибольша величина .n)1.fm5i-nJT 6ui Тогда наименьшее значение подавлени I V K(s((sin-;j-) Дл низкочастотной помехи К -v( S. Ifi ) min Л if При 50 Гц и f 5 кГц коэффициент подавлени равен 070, 260000, 16600000,..., соответственно дл ,3, Таким образом достигаетс значительное уменьшение помех. Управл ющие сигналы могут быть и другими : отпира ключевые элементы лишь на один такт, соответствующи запоминаемому значению входного сигнала . Однако при сигналах 11ьрВыходно напр жение демодул тора имеет удобную форму, в виде монотонно нарас тающего сигнала Un, (фиг. 2) до значени А. Блок масштабного суммировани может быть выполнен на основе известны схем с применением суммирующих опера ционных усилителей. Предлагаемое изобретение обеспечи вает исключение посто нной и значительное уменьшение переменной сосг тавл ющей помехи; при частоте мo yп НИИ 5 кГц помеха частотой 50 Гц умен шаетс больше, чем в 63,3 раза при , в 4070. раз при , в 260000.раз при п и т.д. Формула изобретени Синхронный демодул тор с п выборками входного сигнала содержащий блок масштабного суммировани , выход которого подключен к выходной шине, а входы - к выходам блока выборки запоминани . состо щего из ключевых элементов и конденсаторов, первые выводы которых подключены к выходам блока выборки - запоминани , и блок управлени , отличающийс. тем, что, с целью повышени помехо устойчивости, блок выборкип-запоминав ни состоит из п-1 синхронных детекторов , в которых ключевые элементы подг ключены между общей шиной и выходами блока выборки - запоминани , вторые выводы конденсаторов об1 единены и подключены к входной шине, а выходы блока управлени подключены к управл ющим входам ключевых элементов. Источники информации, прин тые во внимание при экспертизе 1.Дж. Грен, Дж. Тоби и Л. Хьюлснан , 1 роектирование и применение операционных усилителей. М., Мир 197, с. 382-389, фиг. 9.29. The invention relates to a pulse technique and can be used for de-modulation of pulse signals modulated in amplitude. A synchronous detector with a controlled memory device P. is known. The disadvantage of this detector lies in its low noise immunity due to the presence of additive interference, which is only partially suppressed. A synchronous demodulator containing a scale summing unit is also known, the sampling unit is memory, consisting of n key elements and n capacitors, the first of which are connected to the inputs of the scale summation unit and the control unit 2. A disadvantage of the known demodulator is low noise immunity. with a high level of interference. The purpose of the invention is to improve noise immunity. The goal is achieved by the fact that in a synchronous demodulator with n samples of the input signal containing a scale aggregation unit, the output of which is connected to the output bus, and the inputs are connected to the outputs of the memory sampling unit consisting of Key elements and capacitors, the first outputs of which are connected to the outputs of the sampling unit of the memory, and the control unit, the sampling unit - memory consists of (p-1) synchronous detectors, in which key elements are connected between the common bus and the outputs of the sampling unit, the second output capacitors coupled and connected to the input bus and the control unit outputs are connected to the control inputs. key elements. FIG. 1 shows a functional diagram of a synchronous simulator; 393 in FIG. 2 - diagrams of input, output and control signals. Synchronous demodulator with. The input signal samples contain a sampling-memory unit 1, a scale aggregation unit 2 and a control unit 3. Sampling unit 1 is made in the form of (p-1) synchronous detectors, each of which consists of a capacitor k and a key element 5. The first terminals of the capacitors are connected to the corresponding inputs of the block 2 of large-scale summation, and the second terminals are combined and connected to the input bus . The key elements 5 are connected between the first terminals of the capacitors 4 and the common bus, and the control inputs of the key elements are connected to the corresponding outputs of the control unit 3, the synchronous demodulator operates as follows. Signs of alternating pulses of rectangular pulses with an adaptive interference (in Fig. 2) U (t - (- if-A + f (t.),. Where i are the numbers of positive and negative pulses; A - wanted signal; | (O - interference values corresponding to moments t;. t. - moments of signal samples in synchronous detectors 1. If a synchronous demodulator contains n synchronous detectors, then a sequence of (n + 1) is used to obtain one value of the useful signal pulses. Positive polarity of control signals. (Fig. 2) corresponds to the open state of the key elements 5- When key element 5 is open, capacitor k is connected between the common bus and the device input and the capacitor is charged with the input signal magnitude. On the negative fronts of the control signals, the capacitors corresponding to this moment are stored time of the input signal values. The input resistance of the block 2 of the large-scale summation must be large enough to eliminate the discharge error of the capacitors 4. On the i-ro capacitor synchronous The value of the detector is memorized by the value of U (t), and it is switched on with the reverse sign at the input of Lok 2 of the large-scale summation after the key Eleen 5 is opened. At time t, the inlets of the synchronous detectors appear at a voltage of U (t) - U (t, -). The output signals of synchronous detectors are summed up in block 2 of the scale summation, with weighting coefficients. Therefore, at time t. .N (pi) - (4 1 SHr-; UiV-Uit ,,) С (,). § (, 4 .И) 141 1 1 4--1 и-„. n-and-C + - (. s ;: -nGsng- - (,) a1-1) i- “G 1“ -p ACh- - IG-4 - o-, | V) c |; f { i) ,, ..., tnH) i the difference of the n-th sequence is finite. Consequently, q ,, - A.., Illcr.-W .. The interference suppression factor 1 / jm ОП .. fUl f SinllE П + 1. . K.)., ISfcAt-JI l tsinnf ulf-sin | a5 t + n- -j Largest value .n) 1.fm5i-nJT 6ui Then the smallest IVK suppression value (s ((sin-; j-) For low frequency interference K -v (S.Ifi) min Lf If At 50 Hz and f 5 kHz, the suppression factor is 070, 260000, 16600000, ..., respectively, for, 3, Thus a significant reduction of the interference is achieved. The control signals can be by others: unlocking the key elements only for one clock cycle, corresponding to the memorized value of the input signal. However, with signals 11n, the output voltage of the demodulator has a convenient form, in the form of a monotonically increasing Un signal (Fig. 2) to A. The scale-sum block can be made on the basis of known circuits using summing operational amplifiers. The invention provides an exception to the constant and significant reduction of the co-oscillation variable; The 5 kHz interference of 50 Hz frequency decreases more than 63.3 times at 4070. times at 260000 times at n, etc. Claims of the invention A synchronous demodulator with n samples of the input signal containing a scale aggregation unit, the output of which is connected to the output bus, and the inputs to the outputs of the memory sampling unit. consisting of key elements and capacitors, the first terminals of which are connected to the outputs of the sampling unit - memory, and the control unit, which differs. By the fact that, in order to increase the stability noise, the sampling unit consists of n-1 synchronous detectors in which the key elements are connected between the common bus and the outputs of the sampling unit - memory, the second terminals of the capacitors are connected and connected to the input bus, and the outputs of the control unit are connected to the control inputs of the key elements. Sources of information taken into account in the examination 1.J. Gren, J. Toby and L. Hülsnan, 1 design and application of operational amplifiers. M., World 197, p. 382-389, FIG. 9.29.
2.Авторское свидетельство СССР N- 65,6l6it, кл. Н 02 М 7/09, 05.0«,79 (прототип).2. USSR author's certificate N- 65,6l6it, cl. H 02 M 7/09, 05.0 “, 79 (prototype).
tt
flftfflftf
бходgo
II
BtffnoffBtffnoff
Фиг.11