Claims (2)
7,а выход синхроимпульсов - с входом управлени регистра 12. Выход последнего разр да сумматора-делител 13, в цепи переноса которого включены элементы 14 задержки, через элемент 14 задержки соединен с входом первого разр да. Вход формировател 16 соединен с вход«ой шиной тока, а выход - с входами записи регистра 19 и счетчика-регистра 25 и через элемент . 15 - с входами сброса фиксаторов 2 и 3, преобразовател 5, регистра 12, сумматора-делител 13 и счетчика 17. Пр мой и инверсньай выходы т-го разр да счетчика 17 соединены соответственно с входами управлени фиксаторов 2 и 3, ключа 4 и вторым входом элемента 9, и вторыми входами элементов 8 и 10, Информационные выходы счетчика 17 соединены с информационными входами регистра 19 и соответствующими входами блока 20, . другие входы которого соединены с информационными выходами регистра 19 а выходы - с входом элемента ИЛИ 21. Выход элемента ИЛИ 21 соединен через элемент 22 с первой выходной шиной преобразовател и входом счетчикарегистра 25, информационные входы ко торого соединены с выходами сумматора-делител 13, выходы - с входами элемента 24, а входы сложени и вычитани соответственно - с пр мым и инверсным выходами старшего разр да . Выход элемента 24 соединен с вто рыми входами элементов И 22 и. 23, а выход элемента И 23 подключен к второй выходной шине преобразовател . Преобразователь активной мощности работает следующим образом. Формирователь 16 вьщел ет периоды Т колебаний входного тока и в начале каждого периода формирует импульс, управл ющий переносом информации из счетчика 17 в регистр 19 и из сумматора-делител 13 - в счетчик регйстр 25 и сбросом в ноль фиксаторов 2 и 3 преобразовател 5, регистра 12, сумматора-делител 13 и счетчика 17. По следний между каждыми двум импульсами с выхода формировател 16 подсч тывает количество импульсов N часто той следовани fg с выхода генератор образцовой частоты NT о пропор 1;иональное периоду входного тока. В моменты установлени в единично состо ние т-го разр да счетчика 17 фиксаторы 2 и 3 запоминают соответст венно значение падени напр жени на калиброванном резисторе 1, пр мо про порциональное мгновенному значению входного тока и мгновенное значение входного напр жени и.,- . Напр жение с фиксаторов 2 и .3 подключаетс к входу преобразовател 5 ключом 4 соответственно при единичном и нулевом состо нии т-го разр да счетчика 17. На прот жении времени нахождени т-го разр да счетчика 17 в одном и. том же состо нии преобразователь 5 формирует серию синхроимпульсов/ на прот жении действи каждого из которых с выхода последнего поступает значение очередного разр да кода преобразуемого напр жени . Таким образом при единичном состо нии т-го разр да счетчика 17 на выходе преобразовател 5 формируетс последовательный код напр жени , пропорционального мгновенному значению входного тока, которое поступает через элемент 9 на вход регистра 12 и поскольку сдвиг в последнем осуще ствл етс концом каждого синхроимпульса записываетс в этом регистре к окончанию своего формировани . При переключении т-го разр да счетчика 17 в нулевое состо ние тригт гер 7 устанавливаетс в состо н ие, соответствукщее знаку мгновенного значени тока (в единичное - при минусе , нулевое при плюсе). Разр ды кода мгновенного значени входного напр жени U. , поочередно формирующиес на выходе преобразовтел 5, через элемент 10 поступают на вход логического устройства 11 и, если имеют единичное значение, разрешают перенос кода напр жени , пропорционального мгновенному значению тока, сдвигающегос в регистре 12 на один разр д вправо с окончанием каждого синхроимпульса, из регистра 12 в сумматор-делитель 13, где производитс сложение его с уже наход щимс там кодом. Причем .устройство 11 произво- , дит сравнение знаков мгновенных значений входного тока и напр жени (.соответственно потенциалов на выходе триггера 7 и выходе знака преобразовател 5) и при их совпадении подклю1чает к входам сумматор а-делител 13 пр мые выходы регистра 12, а при несовпадении - инверсные и устанавливает старший (знаковый) разр д сумматора-делител 13 в соответствующее состо ние. Такчм обрдзом, к концу преобразовани очередного значени входного напр жени в код в сумматоре-делителе 13 фиксируетс пр мой (.при положительном знаке) или обратный (при отрицательном знаке) код числа, пропорционального очередному произведению мгновенных значений входного тока и напр жени , а к концу очередного периода колебаний входного тока код числа, пропорционального сумме произведений мгновенных значений входного тока и напр жени за этот период, т. е. значению активной энергии W КЙ и, .1 ,, где К - коэффициент пропорциональности . В нечсше следук цего периода код числа, соответствующего значению активной энергии, переноситс из сумматора-делител 13 в счетчик-регистр 25. Счетчик 17, регистр 19, блок 20 и элемент 21 образуют интегратор последовательного переноса, на выходе которого формируетс частотноимпульсна последовательность частотой следовани где Nj. -числова емкость счетчика 17 и регистра 19. Импульсы этой последовательности, поступают через элемент 22 на вход счетчика-регистра 25, работающего в режиме вычитани при нулевом значении старшего разр да (код энергии пр мой , знак - положительный) или в сложени - при единичном состо нии (код энергии - обратный, знак - отрицательным). При установлении всех разр дов счетчика-регистра 25 в нулевое состо ние при вычита нии или единичное - при сложении на выходе элемента 24 по вл етс нулево сигнал, запрещающий прохождение импульсов частотой следовани f и fg соответственно на выходе элементов 22 и 23. При этом за врем t от момента пе реноса кода энергии в счетчик-регист 25 до установлени нул на выходе элемента 24 На выход элемементов 22 и 23 про йдет количество импульсов, пропорционапьное -соответственно значению активной энергии и значению активной мощности Рд р, к,.., Преимуществом преобразовател активной мощности в количество импульсов вл етс независимость результат вычислени активной мощности от периода входного тока, котора обеспечиваетс путем делени результата вы -числени активной энергии на величину этого периода, а не за счет фиксированного числа отсчетов за период Это, в.о-первых, позвол ет определ ть значение активной энергии, и во-вторых , дает возможность проведени от счетов мгновенных значений входного тока и напр жени на прот жении всего периода независимо от частоты колебаний входных сигналов, а следова тельно приводит к полному учету информап ,ии за период, результатом чего -вл етс снижение погрешности ее пре образовани . Формула изобретени 1. Преобразователь активной мощности в количество импульсов, содер жащий калиброванный резистор, преоб разователь -)апр жени в код, генера тор образцовой частоты, триггер зна ка, логическое устройство,элементы И сумматор-делитель, счетчик и ключ) котором шины входного тока подключе ны к выводам калиброванного резисто ра, выход ключа соединен с первым входом преобразовател напр жени в код, второй вход которого соединен выходом генератора образцовой частоты , выход знака преобразовател напр жени в код соединен с первым входои лохического устройства и через первый элемент И с входом триггера знака, выход которого подключен к второму входу логического устройства , а выходы последнего соединены с входами сумматора-делител , отичающийс тем, что, с целью повышени точности преобразовани , в него введены фиксаторы уровн , сдвиговый регистр, элементы задержки , формирователь импульсов и преобразователь кода в число импульсов , причем выводы калиброванного резистора через первый фиксатор уровн соединены с первыг-i входом ключа, шины входного напр жени через второй фиксатор уровн подключены к второму входу ключа, входы сброса в нуль фиксаторов уровн соединены с выходом элемента задер/кки и входами сброса в нуль счетчика, преобразовател напр жени в код, сдвигового регистра, сумматора-делител , управл ющие входы фиксаторов уровн соединены с пр мым выходом т-го разр да счетчика, с управл ющим входом ключа и первым входом второго элемента И, первый выход преобразовател напр жени в код соединен с вторым входом второго и первым входом третьего элементов И, второй,выход - с входом управлени - сдвигового регистра, выход генератора образцовой частоты соединен с входом счетчика и первым входом четвертого элемента И, выход третьего элемента И подключен к третьему входу логического устройства, выход второго элемента И,- к входу сдвигового регистра, выходы которого подключены к соответствующим входам логического устройства, а выходы последнего подключены через сумматор-, делитель к первой группе информационных входов преобразовател кодов в число импульсов, вход формировател импульсов подключен к одной из шин входного тока, а выход к входу элемента задержки и к входу записи преобразовател кодов в число импульсов, инверсный выход т-го разр да счетчика соединен с вторыми входами первого и третьего элементов И, а .его информационные выходы подключены к ьторой группе информационных входов преобразовател кодов в число импульсов . 7, and the output of the clock pulses - with the control input of the register 12. The output of the last bit of the adder-divider 13, in the transfer chain of which the delay elements 14 are included, is connected through the delay element 14 to the input of the first bit. The input of the imaging unit 16 is connected to the input bus bar current, and the output is connected to the inputs of the register record 19 and the counter-register 25 and through the element. 15 - with the reset inputs of latches 2 and 3, converter 5, register 12, adder-divider 13 and counter 17. The forward and reverse outputs of the tth digit of counter 17 are connected respectively to the control inputs of latches 2 and 3, key 4 and the second input element 9, and the second inputs of elements 8 and 10, the information outputs of the counter 17 are connected to the information inputs of the register 19 and the corresponding inputs of the block 20,. the other inputs of which are connected to the information outputs of the register 19 and the outputs to the input of the element OR 21. The output of the element OR 21 is connected via element 22 to the first output bus of the converter and the input of the register 25, whose information inputs are connected to the outputs of the adder-divider 13, outputs with inputs of element 24, and inputs of addition and subtraction, respectively, with direct and inverse outputs of higher order. The output of the element 24 is connected to the second inputs of the elements And 22 and. 23, and the output element And 23 is connected to the second output bus of the converter. The active power converter operates as follows. The shaper 16 extracts the periods T of the input current oscillations and at the beginning of each period generates a pulse controlling the transfer of information from counter 17 to register 19 and from adder-divider 13 to register 25 registers and reset to zero of latches 2 and 3 of converter 5, register 12, the adder-divider 13 and the counter 17. The last between each two pulses from the output of the imaging unit 16 counts the number of pulses N often followed by fg from the output the generator of the exemplary frequency NT about proportional to 1; the ionic period of the input current. At the instants of the setting of the tth discharge of the counter 17, clamps 2 and 3 store the corresponding value of the voltage drop across the calibrated resistor 1, directly proportional to the instantaneous value of the input current and the instantaneous value of the input voltage u., -. The voltage from clamps 2 and .3 is connected to the input of converter 5 by key 4, respectively, at the unit and zero state of the th-th bit of counter 17. During the time that the th-th bit of the counter 17 stays in one and. In the same state, converter 5 forms a series of clock pulses / during the action of each of which, from the output of the latter, the value of the next digit of the voltage to be converted. Thus, with the unit state of the tth digit of the counter 17, the output voltage of the converter 5 generates a sequential voltage code proportional to the instantaneous value of the input current, which enters through the element 9 to the input of the register 12, and since the shift in the last pin of the clock is written in this register to the end of its formation. When the t-th bit of the counter 17 is switched to the zero state, the trig ger 7 is set to the state corresponding to the sign of the instantaneous current value (1 at minus, 0 at positive). The code bits of the instantaneous value of the input voltage U., alternately formed at the output of the converter 5, through the element 10 are fed to the input of the logic device 11 and, if they have a single value, allow the voltage code proportional to the instantaneous value of the current shifted in the register 12 to be transferred by one bit to the right with the end of each clock pulse, from register 12 to adder-divider 13, where it is added with the code already present there. Moreover, device 11 produces a comparison of the signs of the instantaneous values of the input current and voltage (respectively, the potentials at the output of the trigger 7 and the output of the sign of the converter 5) and, if they coincide, connects the a-divider 13 direct outputs of the register 12 to the inputs, and if there is a mismatch, it is inverse and sets the most significant (sign) bit of the adder-divider 13 to the appropriate state. So by the end of the conversion of the next value of the input voltage to the code in the adder-divider 13 is fixed direct (. When a positive sign) or reversed (with a negative sign) the code of a number proportional to the next product of the instantaneous values of the input current and voltage, the end of the next period of oscillation of the input current is a code of a number proportional to the sum of the products of the instantaneous values of the input current and voltage for this period, i.e. the value of the active energy W KJ and, .1, where K is the proportionality coefficient . In the next period, the code of the number corresponding to the active energy value is transferred from adder-divider 13 to counter-register 25. Counter 17, register 19, block 20 and element 21 form a sequential transfer integrator, at the output of which the frequency-pulse sequence is formed, where Nj. - the number capacity of the counter 17 and the register 19. The pulses of this sequence are transmitted through element 22 to the input of the counter-register 25, operating in the subtraction mode at the zero value of the high bit (direct energy code, sign - positive) or in addition - at one state (energy code - reverse, negative sign). When all the bits of the counter-register 25 are set to the zero state when subtracting or single, when adding at the output of element 24, a zero signal appears that prohibits the passage of pulses with the following frequency f and fg, respectively, at the output of elements 22 and 23. At the same time the time t from the moment of transfer of the energy code to counter-register 25 to the setting of zero at the output of element 24 The output of elements 22 and 23 will be given by the number of pulses, proportional to the value of the active energy and the value of the active power Rd p, k, .., Mostly The function of the active power to the number of pulses is that the result of calculating the active power is independent of the period of the input current, which is provided by dividing the result of calculating the active energy by the value of this period, and not at the expense of a fixed number of counts per period. allows you to determine the value of the active energy, and secondly, it allows the billing of instantaneous values of the input current and voltage over the entire period, regardless of the oscillation frequency one signals, and consequently leads to the complete accounting of information, and for the period, the result of which is a reduction in the error of its transformation. Claim 1. Active-power-to-pulse converter containing a calibrated resistor, converter -) apr to code, generator of reference frequency, sign trigger, logic device, elements And adder-divider, counter and key) of which the input bus the current is connected to the terminals of a calibrated resistor, the key output is connected to the first input of the voltage converter in the code, the second input of which is connected to the generator output of the reference frequency, the output of the sign of the voltage converter to the code is connected to With the first input of the lochic device and through the first element I, with the input of the character trigger, the output of which is connected to the second input of the logic device, and the outputs of the last are connected to the inputs of the adder-divider, which in order to improve the accuracy of the conversion, it has introduced level locks, the shift register, the delay elements, the pulse driver and the code converter into the number of pulses, the outputs of the calibrated resistor being connected via the first level latch to the first key input, the input voltage bus through the second latch, they are connected to the second key input, the reset inputs to the zero level clamps are connected to the output of the deadlock element and the reset inputs to the zero of the counter, the voltage converter to the code, the shift register, the adder-divider, the control inputs of the level clamps are connected to the direct output of the t-th digit of the counter, with the control input of the key and the first input of the second element I, the first output of the voltage converter into the code is connected to the second input of the second and the first input of the third element I, and the second output to the input y control - shift register, the output of the generator of the reference frequency is connected to the input of the counter and the first input of the fourth element And, the output of the third element And connected to the third input of the logic device, the output of the second element And, - to the input of the shift register, the outputs of which are connected to the corresponding inputs of the logic device , and the outputs of the latter are connected via an adder, the divider to the first group of information inputs of the code converter into the number of pulses, the input of the pulse generator is connected to one of the buses. and the output to the input of the delay element and to the input of the converter of the codes into the number of pulses, the inverse output of the nth digit of the counter is connected to the second inputs of the first and third elements AND, and its information outputs are connected to the second group of information inputs of the code converter in the number of pulses.
2. Преобразователь по п. 1, о т ;1ичающий с тем, что преобразователь кодов в число импульсов содержит триггер, блок сравнени кодов , элементы И и ИЛИ, элемент неравнозначности и реверсивный счетчикрегистр ,- причем его БХОД записи подключен к входам записи регистра и реверсивного счегчика-регистра, перва группа информаи1гопн:.,)х входов под2. The converter according to claim 1, p; 1; that is, the code-to-pulse converter contains a trigger, a code comparison unit, AND and OR elements, an inequality element and a reversible counter register — its BOOK recording is connected to the register entry inputs and reverse register register, the first group of information:.,) x inputs for