KR20210004063A - Capacitor complex element substrate - Google Patents
Capacitor complex element substrate Download PDFInfo
- Publication number
- KR20210004063A KR20210004063A KR1020190079885A KR20190079885A KR20210004063A KR 20210004063 A KR20210004063 A KR 20210004063A KR 1020190079885 A KR1020190079885 A KR 1020190079885A KR 20190079885 A KR20190079885 A KR 20190079885A KR 20210004063 A KR20210004063 A KR 20210004063A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- line pattern
- pattern portion
- layer
- capacitor line
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
Abstract
Description
본 발명은 액체 금속을 이용한 커패시터 복합 소자 기판 및 그 제조 방법에 관한 것으로, 더 상세하게는 개선된 기생 커패시턴스 특성을 갖는 커패시터 복합 소자 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a capacitor composite device substrate using a liquid metal and a method of manufacturing the same, and more particularly, to a capacitor composite device substrate having improved parasitic capacitance characteristics and a method of manufacturing the same.
최근 IoT 기술 발전에 힘입어 다양한 센서 디바이스가 개발되고 있다. 예를 들어, 인간 등의 동물에 부착되는 생체 모니터링 디바이스는 체표면에 부착되어 체액 성분을 측정하거나, 체온 정보, 심박 정보, 위치 정보 및 기타 다양한 정보들을 수집하고 수집된 정보를 바탕으로 신체 활동을 관리할 수 있다. 다른 예를 들어, 식품에 부착되는 식품 안전 모니터링 디바이스는 식품의 유통 이력과 품질 등에 대한 정보를 수집하여 식품 안정성을 확보하고, 국민 건강 증진에 기여할 수 있다.With the recent development of IoT technology, various sensor devices are being developed. For example, a biological monitoring device attached to an animal such as a human is attached to the body surface to measure body fluid components, or collect body temperature information, heart rate information, location information, and various other information, and monitor physical activity based on the collected information. Can be managed. For another example, a food safety monitoring device attached to a food may collect information on a distribution history and quality of food to secure food safety and contribute to the promotion of public health.
이러한 센서 디바이스는 구비되는 표면에 따라 다양한 특성을 만족하여야 한다. 전술한 생체 모니터링 또는 식품 모니터링 디바이스의 경우, 센서 디바이스가 부착되는 대상 표면이 곡면이고, 나아가 대상 표면이 유동적이어서 대상 표면과 센서 디바이스 간의 밀착성이 불량할 경우 센싱 감도가 현저하게 저하되는 문제가 발생할 수 있다. 따라서 완전한 유연성(flexibility)을 갖는 센서 디바이스의 구현을 위한 기술의 개발이 절실하게 요구되고 있다. Such a sensor device must satisfy various characteristics depending on the surface to be provided. In the case of the above-described biological monitoring or food monitoring device, if the target surface to which the sensor device is attached is curved, and further, the target surface is fluid and the adhesion between the target surface and the sensor device is poor, the problem of remarkably deteriorating sensing sensitivity may occur. have. Therefore, there is an urgent need to develop a technology for implementing a sensor device having complete flexibility.
한편, 센서 디바이스 등의 전자 디바이스는 회로 기판을 포함하여 이루어질 수 있다. 회로 기판은 저항 소자, 인덕터 소자 및 커패시터 소자 등의 수동 소자를 포함하고, 수동 소자가 연결하는 전기적 선로는 전달하고자 하는 전기적 신호에 가장 적합하도록 구성될 수 있다. 예를 들어, 커패시터 소자는 정전기 유도 현상을 이용하여 대전된 전하를 축적할 수 있는 소자이다. 커패시터 소자는 주파수 필터 등으로 이용될 수 있다. 커패시터 소자에 축전되는 전하량은 두 단자의 대면 면적 및 이격 거리 등의 구조에 영향을 받기 때문에 회로 기판이 변형되는 경우에도 커패시터 소자 자체는 안정적인 구조를 유지하여야 한다.Meanwhile, an electronic device such as a sensor device may include a circuit board. The circuit board may include passive elements such as a resistance element, an inductor element, and a capacitor element, and an electric line connected by the passive element may be configured to be most suitable for an electric signal to be transmitted. For example, the capacitor device is a device capable of accumulating charged charges by using an electrostatic induction phenomenon. The capacitor element can be used as a frequency filter or the like. Since the amount of charge stored in the capacitor element is affected by structures such as the facing area and the separation distance between the two terminals, the capacitor element itself must maintain a stable structure even when the circuit board is deformed.
유연성을 갖는 전자 디바이스, 나아가 유연성을 갖는 회로 기판을 구현하기 위한 한가지 방법으로 유연성을 갖는 도전성 패턴을 이용하여 회로 기판을 형성하는 방법을 들 수 있다.One method for implementing a flexible electronic device, and furthermore, a flexible circuit board is a method of forming a circuit board using a flexible conductive pattern.
예를 들어, 특허문헌 1(US 9,945,739 B2)은 비정질 금속을 이용한 압력 및 온도 센서를 개시한다. 구체적으로, 특허문헌 1은 전자 피부용도로 사용할 수 있도록 스트레처블(stretchable)한 특성을 갖는 센서 디바이스를 개시한다. 특허문헌 1은 유연한 센서를 구현하기 위해 비정질 금속 및 이의 합금을 이용하여 디바이스의 배선을 형성하고 있으나, 특허문헌 1의 센서 디바이스 또한 유연성이 개선된 금속층을 이용하는 정도에 그치고 있으며, 디바이스가 구부러지는 정도가 크거나, 완전히 폴딩될 경우 배선이 파손되는 문제를 여전히 가지고 있다.For example, Patent Document 1 (US 9,945,739 B2) discloses a pressure and temperature sensor using an amorphous metal. Specifically,
또, 특허문헌 2(US 10,184,779 B2)는 인공 근육이나 인공 피부 등 메디컬 재료 분야 등 신축성을 갖는 센서에 사용되는 신축성 전극 및 센서 시트 등을 개시한다. 특허문헌 2는 다층 카본나노튜브를 이용한 섬유를 이용하여 전극 본체를 형성함을 교시한다. 그러나 특허문헌 2의 카본나노튜브는 국부적인 전극 형성이 가능하다 하더라도 배선 등을 형성하기 극히 어려운 한계가 있다.In addition, Patent Document 2 (US 10,184,779 B2) discloses an elastic electrode and a sensor sheet used for a sensor having elasticity, such as in the field of medical materials such as artificial muscle or artificial skin. Patent Document 2 teaches that an electrode body is formed by using fibers using multi-walled carbon nanotubes. However, although the carbon nanotubes of Patent Document 2 can be formed locally, there is a limit in which it is extremely difficult to form a wiring or the like.
그 외에도 특허문헌 3(US 8,826,747 B2), 특허문헌 4(US 2019-0003818 A1) 및 특허문헌 5(US 2018-0192911 A1) 등과 같이 유연성 센서 디바이스를 구현하기 위한 다양한 시도들이 이루어지고 있다.In addition, various attempts have been made to implement a flexible sensor device, such as Patent Document 3 (US 8,826,747 B2), Patent Document 4 (US 2019-0003818 A1), and Patent Document 5 (US 2018-0192911 A1).
또한 특허문헌 6(US 2018-0305563 A1)에서 액체 금속 혼합물을 이용하여 도전성 패턴을 형성하는 방법이 개시되어 있다. 특허문헌 6에서는 액체 금속 혼합물을 누르거나 가열하는 방법 등을 통해 도전성 패턴을 형성함을 개시한다. In addition, Patent Document 6 (US 2018-0305563 A1) discloses a method of forming a conductive pattern using a liquid metal mixture. Patent Document 6 discloses forming a conductive pattern through a method of pressing or heating a liquid metal mixture.
그 외에 액체 금속을 이용하여 도전성 패턴을 형성하기 위해 액체 금속을 잉크젯과 같이 토출하는 방법이 개발된 바 있다. 예를 들어 특허문헌 7(US 2017-0312849 A1)은 액체 금속을 사출 내지는 토출하기 위한 압출기가 개시되어 있다.In addition, a method of discharging liquid metal like ink jet has been developed to form a conductive pattern using liquid metal. For example, Patent Document 7 (US 2017-0312849 A1) discloses an extruder for injecting or discharging liquid metal.
또, 특허문헌 8(CN 105938021 B)에는 적층된 형태의 수동 소자가 개시되어 있다. 특허문헌 8은 인덕터 소자와 커패시터 소자를 이용하여 온도 센서로 사용할 수 있음을 교시한다.In addition, Patent Document 8 (CN 105938021 B) discloses a stacked passive element. Patent Document 8 teaches that an inductor element and a capacitor element can be used as a temperature sensor.
특허문헌 9(KR 10-1993313 B1) 및 특허문헌 10(KR 10-1993314 B1)은 본 출원인에 의한 출원으로서, 특허문헌 9 및 특허문헌 10에는 액체 금속을 이용하여 구성한 기판 적층체가 개시되어 있다. 특히 특허문헌 9 및 특허문헌 10은 액체 금속을 이용하여 커패시터 소자 및 인덕터 소자를 구성하되, 이들을 적층함으로써 주파수 필터 소자로 기능할 수 있는 유연성 기판 구조체가 개시되어 있다. 그러나 이들은 인덕터 소자 및/또는 커패시터 소자를 수직 방향으로 적층함을 개시할 뿐 수평 방향으로 복합 소자를 구성하는 구조에 대해 전혀 개시되어 있지 않다.Patent Document 9 (KR 10-1993313 B1) and Patent Document 10 (KR 10-1993314 B1) are applications by the present applicant, and Patent Document 9 and
한편, 액체 금속은 상온에서 액체 상태를 유지하기 때문에 그 구조적 안정성이 매우 중요한 요소이다. 또 액체 금속을 이용하여 미세 패턴을 형성할 경우 인접한 도전 패턴 간에 서로 전기적 영향을 미칠 수 있다. 예를 들어, 액체 금속을 이용하여 커패시터 소자 또는 저항 소자 등을 형성하는 경우 인접한 도전 패턴 간에 발생하는 기생 커패시턴스가 발생하는 문제가 발생할 수 있다.Meanwhile, since the liquid metal maintains a liquid state at room temperature, its structural stability is a very important factor. In addition, when a fine pattern is formed using liquid metal, adjacent conductive patterns may have an electrical effect on each other. For example, when a capacitor element or a resistance element is formed using a liquid metal, a problem of parasitic capacitance occurring between adjacent conductive patterns may occur.
이러한 문제는 서로 다른 기능을 수행하는 이종의 수동 소자, 예컨대 저항 소자와 커패시터 소자를 하나의 기판으로 일체화할 경우 더욱 심화될 수 있다. 이종의 수동 소자를 형성하기 위해 한번의 공정을 통해 도전 패턴을 형성, 본 발명이 이에 제한되는 것은 아니나 예를 들어 한번의 액체 금속 주입 공정을 통해 도전 패턴을 형성할 수 있고, 따라서 커패시터 소자 및 저항 소자 각각의 도전 패턴 형상을 제어하기가 곤란하다.This problem may be further aggravated when heterogeneous passive elements performing different functions, such as a resistance element and a capacitor element, are integrated into one substrate. In order to form a heterogeneous passive element, a conductive pattern is formed through a single process, and the present invention is not limited thereto, but, for example, a conductive pattern can be formed through a single liquid metal injection process. It is difficult to control the shape of the conductive pattern of each element.
이에 본 발명이 해결하고자 하는 과제는 우수한 커패시턴스 내지는 임피던스를 나타낼 수 있는 커패시터 복합 소자 기판을 제공하는 것이다. 또, 저항 소자 등과 일체화되어 형성되는 경우에, 안정적인 구조와 전기적 특성을 가짐과 동시에 기생 커패시턴스 특성이 개선된 구조를 갖는 커패시터 복합 소자 기판을 제공하는 것이다.Accordingly, a problem to be solved by the present invention is to provide a capacitor composite device substrate capable of exhibiting excellent capacitance or impedance. In addition, a capacitor composite device substrate having a structure having a stable structure and electrical characteristics and improved parasitic capacitance characteristics when formed integrally with a resistance element or the like is provided.
본 발명이 해결하고자 하는 다른 과제는 안정적인 구조와 전기적 특성을 가짐과 동시에 기생 커패시턴스 특성이 개선된 구조의 커패시터 복합 소자 기판의 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a method of manufacturing a capacitor composite device substrate having a structure having a stable structure and electrical characteristics and improved parasitic capacitance characteristics.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those skilled in the art from the following description.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판은, 베이스; 및 상기 베이스 상에 배치되고, 액체 금속으로 형성된 커패시터 패턴을 포함하되, 상기 커패시터 패턴은, 서로 이격되어 비도통된 제1 커패시터 선로 패턴부와 제2 커패시터 선로 패턴부, 및 상기 제1 커패시터 선로 패턴부 또는 상기 제2 커패시터 선로 패턴부와 연결된 패드 패턴부를 포함한다.A capacitor composite device substrate according to an embodiment of the present invention for solving the above problem includes: a base; And a capacitor pattern disposed on the base and formed of a liquid metal, wherein the capacitor pattern comprises a first capacitor line pattern part and a second capacitor line pattern part spaced apart and non-conductive, and the first capacitor line pattern. And a pad pattern part connected to the part or the second capacitor line pattern part.
상기 제1 커패시터 선로 패턴부는, 서로 제1 방향으로 이격되고, 각각 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 부분 및 제2 부분을 포함하고, 상기 제2 커패시터 선로 패턴부는, 서로 상기 제1 방향으로 이격되고, 각각 상기 제2 방향으로 연장된 제3 부분 및 제4 부분을 포함할 수 있다.The first capacitor line pattern portion is spaced apart from each other in a first direction, and each includes a first portion and a second portion extending in a second direction crossing the first direction, and the second capacitor line pattern portion is It may include a third portion and a fourth portion spaced apart in the first direction and extending in the second direction, respectively.
이 경우 상기 제1 부분은 적어도 부분적으로 상기 제2 부분과 대면하고, 상기 제1 부분은 적어도 부분적으로 상기 제3 부분과 대면하고, 상기 제2 부분은 적어도 부분적으로 상기 제4 부분과 대면할 수 있다.In this case, the first portion may at least partially face the second portion, the first portion at least partially face the third portion, and the second portion may at least partially face the fourth portion. have.
상기 제1 부분과 상기 제2 부분 사이의 이격 거리는, 상기 제1 커패시터 선로 패턴부의 폭 및 상기 제2 커패시터 선로 패턴부의 폭 보다 클 수 있다.A separation distance between the first portion and the second portion may be greater than a width of the first capacitor line pattern portion and a width of the second capacitor line pattern portion.
나아가 상기 제1 커패시터 선로 패턴부의 폭 및 상기 제2 커패시터 선로 패턴부의 폭은, 상기 제1 부분과 상기 제3 부분 사이의 이격 거리 보다 클 수 있다.Furthermore, a width of the first capacitor line pattern portion and a width of the second capacitor line pattern portion may be greater than a separation distance between the first portion and the third portion.
상기 커패시터 복합 소자 기판은 상기 베이스 상에 배치된 두께 보강층; 및 상기 두께 보강층 상에 배치되어 채널을 형성하는 격벽 패턴층을 더 포함할 수 있다.The capacitor composite device substrate may include a thickness reinforcing layer disposed on the base; And a partition wall pattern layer disposed on the thickness reinforcing layer to form a channel.
이 경우 상기 커패시터 패턴은 적어도 부분적으로 상기 두께 보강층 상에 배치될 수 있다.In this case, the capacitor pattern may be at least partially disposed on the thickness reinforcing layer.
또한 상기 제1 커패시터 선로 패턴부 및 상기 제2 커패시터 선로 패턴부는 각각 상기 두께 보강층과 중첩하도록 배치되고, 상기 패드 패턴부는 적어도 부분적으로 상기 두께 보강층과 비중첩하도록 배치될 수 있다.In addition, the first capacitor line pattern portion and the second capacitor line pattern portion may be disposed so as to overlap the thickness reinforcing layer, respectively, and the pad pattern portion may be at least partially non-overlapping with the thickness reinforcing layer.
상기 제1 커패시터 선로 패턴부 및 상기 제2 커패시터 선로 패턴부의 평균 두께는, 상기 패드 패턴부의 최대 두께 보다 작을 수 있다.An average thickness of the first capacitor line pattern portion and the second capacitor line pattern portion may be smaller than a maximum thickness of the pad pattern portion.
상기 제2 커패시터 선로 패턴부의 측면 경사각은 상기 제1 커패시터 선로 패턴부의 측면 경사각 보다 크고, 상기 제1 커패시터 선로 패턴부의 측면 경사각은 상기 패드 패턴부의 측면 경사각 보다 클 수 있다.A side inclination angle of the second capacitor line pattern portion may be greater than a side inclination angle of the first capacitor line pattern portion, and a side inclination angle of the first capacitor line pattern portion may be greater than a side inclination angle of the pad pattern portion.
또, 상기 제2 커패시터 선로 패턴부의 측면은 역경사를 가질 수 있다.In addition, a side surface of the second capacitor line pattern portion may have a reverse slope.
상기 커패시터 복합 소자 기판은 상기 두께 보강층 상에 배치되고, 상기 제1 부분과 상기 제3 부분 사이, 및 상기 제2 부분과 상기 제4 부분 사이에 배치되며, 상기 격벽 패턴층 보다 높은 유전률을 갖는 고유전층을 더 포함할 수 있다.The capacitor composite device substrate is disposed on the thickness reinforcing layer, is disposed between the first part and the third part, and between the second part and the fourth part, and has a higher dielectric constant than the partition pattern layer. The entire layer may be further included.
몇몇 실시예에서, 상기 고유전층은 상기 제1 부분과 상기 제2 부분 사이에는 배치되지 않을 수 있다.In some embodiments, the high-k layer may not be disposed between the first portion and the second portion.
또, 상기 고유전층의 상기 제1 부분과 대면하는 측면은 90도 초과의 역경사를 가지고, 상기 고유전층의 상기 제3 부분과 대면하는 측면은 90도 미만의 경사를 가질 수 있다.In addition, a side surface of the high-k layer facing the first portion may have a reverse slope of more than 90°, and a side surface of the high-k layer facing the third portion may have a slope of less than 90°.
이 때 상기 고유전층의 최대 두께는 상기 격벽 패턴층의 최대 두께 보다 작을 수 있다.In this case, the maximum thickness of the high dielectric layer may be smaller than the maximum thickness of the partition pattern layer.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 커패시터 복합 소자 기판은, 베이스; 상기 베이스 상에 배치되어 채널을 형성하는 격벽 패턴층; 상기 채널 내에 배치되는 액체 금속층; 및 상기 액체 금속층 상에 배치되는 밀봉층을 포함하되, 상기 액체 금속층은, 제1 커패시터 선로 패턴부, 상기 제1 커패시터 선로 패턴부와 함께 커패시터 기능을 수행하고, 상기 제1 커패시터 선로 패턴부와 이격되어 비도통된 제2 커패시터 선로 패턴부, 상기 제2 커패시터 선로 패턴부와 연결된 패드 패턴부, 및 상기 패드 패턴부와 연결되고 저항 기능을 수행하는 저항 선로 패턴부를 포함한다.A capacitor composite device substrate according to another embodiment of the present invention for solving the above problem includes: a base; A partition wall pattern layer disposed on the base to form a channel; A liquid metal layer disposed in the channel; And a sealing layer disposed on the liquid metal layer, wherein the liquid metal layer performs a capacitor function together with the first capacitor line pattern part and the first capacitor line pattern part, and is spaced apart from the first capacitor line pattern part. And a non-conductive second capacitor line pattern part, a pad pattern part connected to the second capacitor line pattern part, and a resistance line pattern part connected to the pad pattern part and performing a resistance function.
상기 커패시터 복합 소자 기판은, 상기 베이스와 상기 격벽 패턴층 사이에 배치되는 두께 보강층을 더 포함할 수 있다.The capacitor composite device substrate may further include a thickness reinforcing layer disposed between the base and the barrier rib pattern layer.
상기 패드 패턴부의 최대 두께 및 상기 저항 선로 패턴부의 최대 두께는, 상기 제1 커패시터 선로 패턴부 및 제2 커패시터 선로 패턴부의 최대 두께 보다 클 수 있다.The maximum thickness of the pad pattern portion and the maximum thickness of the resistance line pattern portion may be greater than the maximum thickness of the first capacitor line pattern portion and the second capacitor line pattern portion.
상기 제1 커패시터 선로 패턴부의 측면 경사각은 상기 저항 선로 패턴부의 측면 경사각 보다 클 수 있다.A side inclination angle of the first capacitor line pattern part may be greater than a side inclination angle of the resistance line pattern part.
또, 상기 저항 선로 패턴부의 측면 경사각은 상기 제2 커패시터 선로 패턴부의 측면 경사각 보다 클 수 있다.In addition, a side inclination angle of the resistance line pattern part may be greater than a side inclination angle of the second capacitor line pattern part.
또한, 상기 제2 커패시터 선로 패턴부의 측면 경사각은 상기 패드 패턴부의 측면 경사각 보다 클 수 있다.In addition, a side inclination angle of the second capacitor line pattern part may be greater than a side inclination angle of the pad pattern part.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판의 제조 방법은, 커패시터 영역, 패드 영역 및 저항 영역을 갖는 커패시터 복합 소자 기판의 제조 방법으로서, 베이스 상에 두께 보강층을 배치하는 단계로서, 상기 커패시터 영역 전면(全面)에 배치되고 상기 패드 영역 및 상기 저항 영역 내에 위치하는 개구를 갖는 두께 보강층을 배치하는 단계; 상기 두께 보강층 상에 채널을 형성하는 격벽 패턴층을 배치하는 단계; 상기 격벽 패턴층 상에 밀봉층을 배치하는 단계; 및 상기 채널 내에 액체 금속을 충진하는 단계를 포함한다.A method of manufacturing a capacitor composite device substrate according to an embodiment of the present invention for solving the above other problems is a method of manufacturing a capacitor composite device substrate having a capacitor region, a pad region, and a resistance region, wherein a thickness reinforcing layer is disposed on a base. The step of: disposing a thickness reinforcing layer disposed on the entire surface of the capacitor region and having an opening disposed in the pad region and the resistance region; Disposing a partition wall pattern layer forming a channel on the thickness reinforcing layer; Disposing a sealing layer on the partition pattern layer; And filling the channel with a liquid metal.
상기 제조 방법은, 상기 두께 보강층을 배치하는 단계 후에, 고유전층을 배치하는 단계를 더 포함할 수 있다.The manufacturing method may further include disposing a high dielectric layer after disposing the thickness reinforcing layer.
이 때 상기 고유전층은 상기 커패시터 영역 내에만 배치되고, 상기 두께 보강층과 중첩하고, 상기 격벽 패턴층과 비중첩하도록 배치될 수 있다.In this case, the high-k layer may be disposed only in the capacitor region, overlap the thickness reinforcing layer, and may be disposed to be non-overlapping with the partition wall pattern layer.
몇몇 실시예에서, 상기 고유전층의 일측면은 90도 초과의 역경사를 가지고, 상기 고유전층의 타측면은 90도 미만의 경사를 가질 수 있다.In some embodiments, one side of the high dielectric layer may have a reverse slope of more than 90 degrees, and the other side of the high dielectric layer may have a slope of less than 90 degrees.
기타 실시예의 구체적인 사항들은 상세한 설명에 포함되어 있다.Details of other embodiments are included in the detailed description.
본 발명의 실시예들에 따르면, 액체 금속을 이용하여 우수한 전기적 특성을 갖는 커패시터 복합 소자를 제공할 수 있다. 또, 커패시터 소자 뿐만 아니라 저항 소자와 함께 일체화된 형태의 복합 수동 소자 기판을 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a capacitor composite device having excellent electrical characteristics using a liquid metal. In addition, it is possible to provide not only a capacitor element but also a composite passive element substrate integrated with a resistance element.
나아가 커패시터 소자를 형성하는 부분의 두께를 저항 소자를 형성하는 부분의 두께 보다 작게 형성하여 기생 커패시턴스 특성을 개선할 수 있다. Furthermore, the parasitic capacitance characteristics may be improved by forming the thickness of the portion forming the capacitor element to be smaller than the thickness of the portion forming the resistance element.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the embodiments of the present invention are not limited by the contents illustrated above, and more various effects are included in the present specification.
도 1은 본 발명의 일 실시예에 따른 저항 소자 기판의 평면도이다.
도 2는 본 발명의 다른 실시예에 따른 저항 소자 기판의 평면도이다.
도 3은 도 2의 A 영역을 확대하여 나타낸 확대도이다.
도 4는 도 2의 B-B' 선 및 C-C' 선을 따라 절개한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 저항 소자 기판의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 저항 소자 기판의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 저항 소자 기판의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 커패시터 소자 기판의 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 커패시터 소자 기판의 평면도이다.
도 10은 도 9의 A 영역을 확대하여 나타낸 확대도이다.
도 11은 도 9의 B-B' 선 및 C-C' 선을 따라 절개한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판의 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판의 단면도이다.
도 15는 도 14의 D 영역을 확대하여 나타낸 확대도이다.
도 16은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판의 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판의 단면도이다.
도 18은 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판의 평면도이다.
도 19는 도 18의 A-A' 선, B-B' 선 및 C-C' 선을 따라 절개한 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 커패시터 복합 소자 기판의 단면도이다.
도 21은 본 발명의 또 다른 실시예에 따른 커패시터 복합 소자 기판의 단면도이다.
도 22 내지 도 27은 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판의 제조 방법을 나타낸 단면도들이다.
도 28은 제조예 1-1에 따른 저항 소자의 이미지이다.
도 29는 제조예 1-2에 따른 저항 소자의 이미지이다.
도 30은 제조예 2-1에 따른 커패시터 소자의 이미지이다.
도 31은 제조예 2-2에 따른 커패시터 소자의 이미지이다.
도 32는 실험예에 따라 커패시턴스를 측정한 이미지이다.1 is a plan view of a resistive element substrate according to an embodiment of the present invention.
2 is a plan view of a resistive element substrate according to another embodiment of the present invention.
3 is an enlarged view showing an enlarged area A of FIG. 2.
4 is a cross-sectional view taken along lines BB′ and CC′ of FIG. 2.
5 is a cross-sectional view of a resistive element substrate according to still another embodiment of the present invention.
6 is a cross-sectional view of a resistive element substrate according to still another embodiment of the present invention.
7 is a cross-sectional view of a resistive element substrate according to another embodiment of the present invention.
8 is a plan view of a capacitor device substrate according to an embodiment of the present invention.
9 is a plan view of a capacitor device substrate according to another embodiment of the present invention.
10 is an enlarged view showing an enlarged area A of FIG. 9.
11 is a cross-sectional view taken along lines BB' and CC' of FIG. 9.
12 is a cross-sectional view of a capacitor device substrate according to another embodiment of the present invention.
13 is a cross-sectional view of a capacitor device substrate according to another embodiment of the present invention.
14 is a cross-sectional view of a capacitor device substrate according to another embodiment of the present invention.
15 is an enlarged view showing an enlarged area D of FIG. 14.
16 is a cross-sectional view of a capacitor device substrate according to another embodiment of the present invention.
17 is a cross-sectional view of a capacitor device substrate according to another embodiment of the present invention.
18 is a plan view of a capacitor composite device substrate according to an embodiment of the present invention.
19 is a cross-sectional view taken along lines AA', BB' and CC' of FIG. 18.
20 is a cross-sectional view of a capacitor composite device substrate according to another embodiment of the present invention.
21 is a cross-sectional view of a capacitor composite device substrate according to another embodiment of the present invention.
22 to 27 are cross-sectional views illustrating a method of manufacturing a capacitor composite device substrate according to an embodiment of the present invention.
28 is an image of a resistive element according to Preparation Example 1-1.
29 is an image of a resistive element according to Preparation Example 1-2.
30 is an image of a capacitor device according to Preparation Example 2-1.
31 is an image of a capacitor device according to Preparation Example 2-2.
32 is an image of measuring capacitance according to an experimental example.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms different from each other, and only the embodiments make the disclosure of the present invention complete, and those skilled in the art to which the present invention pertains. It is provided to fully inform the person of the scope of the invention, and the invention is only defined by the scope of the claims.
공간적으로 상대적인 용어인 '위(above)', '상부(upper)', '상(on)', '아래(below)', '아래(beneath)', '하부(lower)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below 또는 beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓일 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다.Spatially relative terms such as'above','upper','on','below','beneath', and'lower' are As shown, it may be used to easily describe the correlation between one device or components and other devices or components. Spatially relative terms should be understood as terms including different directions of the device when used in addition to the directions shown in the drawings. For example, when an element shown in the figure is turned over, an element described as'below or beneath' another element may be placed'above' another element. Therefore, the exemplary term'below' may include both the lower and upper directions.
도면에 도시된 구성요소의 크기, 두께, 폭, 길이 등은 설명의 편의 및 명확성을 위해 과장 또는 축소될 수 있으므로 본 발명이 도시된 형태로 제한되는 것은 아니다.The size, thickness, width, length, etc. of the components shown in the drawings may be exaggerated or reduced for convenience and clarity of description, so the present invention is not limited to the illustrated form.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. '내지'를 사용하여 나타낸 수치 범위는 그 앞과 뒤에 기재된 값을 각각 하한과 상한으로서 포함하는 수치 범위를 나타낸다. '약' 또는 '대략'은 그 뒤에 기재된 값 또는 수치 범위의 20% 이내의 값 또는 수치 범위를 의미한다.The terms used in the present specification are for describing exemplary embodiments and are not intended to limit the present invention. In this specification,'and/or' includes each and every combination of one or more of the recited items. In addition, the singular form also includes the plural form unless otherwise stated in the text. As used in the specification,'comprises' and/or'comprising' does not exclude the presence or addition of one or more other elements other than the mentioned elements. Numerical ranges indicated using'to' represent numerical ranges including the values listed before and after them as lower and upper limits, respectively. "About" or "approximately" means a value or numerical range within 20% of the value or numerical range described thereafter.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used as meanings that can be commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not interpreted ideally or excessively unless explicitly defined specifically.
본 명세서에서, 제1 방향(X)은 평면 내 임의의 방향을 의미하고, 제2 방향(Y)은 상기 평면 내에서 제1 방향(X)과 교차하는 다른 방향을 의미한다. 또, 제3 방향(Z)은 상기 평면과 수직한 방향을 의미한다. 다르게 정의되지 않는 한, '평면'은 제1 방향(X)과 제2 방향(Y)이 속하는 평면을 의미한다. 또, 다르게 정의되지 않는 한, '중첩'은 상기 평면 시점에서 제3 방향(Z)으로 중첩하는 것을 의미한다.In this specification, the first direction (X) refers to an arbitrary direction in the plane, and the second direction (Y) refers to another direction in the plane that intersects the first direction (X). In addition, the third direction Z means a direction perpendicular to the plane. Unless otherwise defined, a'plane' means a plane to which the first direction X and the second direction Y belong. Further, unless otherwise defined, "overlapping" means overlapping in the third direction (Z) from the plane viewpoint.
이하, 첨부된 도면을 참고로 하여 본 발명에 대해 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 저항 소자 기판(10)의 평면도이다.1 is a plan view of a
도 1을 참조하면, 본 실시예에 따른 수동 소자 기판은 저항 소자 기판(10)일 수 있다. 저항 소자 기판(10)은 베이스(100) 및 베이스(100) 상에 배치된 저항 패턴(200)을 포함할 수 있다. 도 1은 저항 패턴(200)이 평면 시점에서 대략 제1 방향(X)으로 연장되고, 제2 방향(Y)으로의 지그재그 형상을 가진 저항 소자를 형성하는 경우를 예시하고 있다.Referring to FIG. 1, the passive element substrate according to the present embodiment may be a
베이스(100)는 저항 패턴(200)이 배치되기 위한 공간을 제공할 수 있다. 즉, 베이스(100)는 제1 방향(X)과 제2 방향(Y)이 속하는 평면 공간을 제공할 수 있다. 베이스(100)는 저항 패턴(200)을 안정적으로 지지할 수 있으면 그 재료는 특별히 제한되지 않으나, 예를 들어 유연성(flexibility), 신축성(stretchability), 폴더블(foldable) 및/또는 롤러블(rollable) 특성을 갖는 재료로 이루어질 수 있다. 구체적인 예를 들어, 베이스(100)는 폴리디메틸실록산(polydimethylsiloxane, PDMS), 폴리아크릴레이트, 폴리이미드 등의 고분자 수지로 이루어질 수 있다. 다른 예를 들어, 베이스(100)는 종이 등의 재료로 이루어질 수도 있다. 이 경우 베이스(100)는 소정의 액체 투과성을 가질 수도 있다.The base 100 may provide a space in which the
베이스(100) 상에는 액체 금속을 포함하는 액체 금속 도전성 패턴인 저항 패턴(200)이 배치될 수 있다. 상기 액체 금속은 갈륨 및 인듐을 포함하는 복합 조성의 액체 금속일 수 있다. 평면 시점에서 저항 패턴(200)은 소정의 형상을 가지고, 그 패턴의 형상으로 인해 고유한 전기적 특성을 나타낼 수 있다. A
비제한적인 예시로서, 상기 액체 금속은 상온에서 액체 상태를 유지하는 갈륨 및 인듐 외 상온에서 고체 상태를 유지하는 나노 입자를 더 포함할 수도 있다. 상기 나노 입자는 전기 전도성을 가질 수 있다. 전기 전도성을 갖는 나노 입자로는 특별히 제한되지 않으나, 예를 들어, 철, 구리, 은, 알루미늄, 티타늄, 니켈 등의 금속 나노 입자, 또는 탄소나노튜브(CNT) 등의 탄소계 나노 입자 등일 수 있다. 상기 나노 입자에 의해 저항 패턴(200)이 갖는 면저항의 제어를 용이하게 할 수 있다.As a non-limiting example, the liquid metal may further include nanoparticles maintaining a solid state at room temperature in addition to gallium and indium maintaining a liquid state at room temperature. The nanoparticles may have electrical conductivity. The nanoparticles having electrical conductivity are not particularly limited, but may be, for example, metal nanoparticles such as iron, copper, silver, aluminum, titanium, nickel, or carbon-based nanoparticles such as carbon nanotubes (CNT). . The sheet resistance of the
몇몇 실시예에서, 저항 패턴(200)은 저항 선로 패턴부(201) 및 패드 패턴부(202)를 포함할 수 있다. 저항 선로 패턴부(201)는 대략 일 방향으로 연장되어 전기적 선로로 기능함과 동시에, 지그재그 형상을 가짐으로써 저항 소자로 기능할 수 있다. 패드 패턴부(202)는 저항 선로 패턴부(201)에 비해 그 폭이 확장되어 접점 패드부를 형성할 수 있다. 패드 패턴부(202)는 저항 선로 패턴부(201)의 제1 방향(X) 양측 단부에 위치할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 저항 선로 패턴부(201)와 패드 패턴부(202)는 물리적 경계 없이 일체로 형성되고, 동일한 액체 금속이 연속적으로 충진된 상태일 수 있다.In some embodiments, the
도면으로 표현하지 않았으나, 저항 소자 기판(10)은 외부의 다른 구성요소, 예컨대 전자 회로 기기 또는 다른 전기적 선로 등과 전기적으로 연결될 수 있다. 패드 패턴부(202)는 저항 선로 패턴부(201)에 비해 큰 폭을 가지고 외부의 다른 구성요소와의 전기적 연결을 안정적으로 수행할 수 있다.Although not shown in the drawings, the
이하, 본 발명의 다른 실시예에 따른 수동 소자 기판에 대하여 설명한다. 다만 앞서 설명한 실시예에 따른 수동 소자 기판과 동일한 구성요소 또는 자명한 변경이 가해진 구성요소에 대한 중복되는 설명은 생략하며, 이는 첨부된 도면으로부터 본 기술분야에 속하는 통상의 기술자에게 명확히 이해될 수 있을 것이다.Hereinafter, a passive element substrate according to another embodiment of the present invention will be described. However, redundant descriptions of the same components as those of the passive device substrate according to the above-described embodiment or components to which obvious changes have been applied are omitted, which can be clearly understood by those of ordinary skill in the art from the accompanying drawings. will be.
도 2는 본 발명의 다른 실시예에 따른 저항 소자 기판(11)의 평면도이다. 도 3은 도 2의 A 영역을 확대하여 나타낸 확대도이다. 도 4는 도 2의 B-B' 선 및 C-C' 선을 따라 절개한 단면도로서, 좌측은 패드 패턴부(212)를 절개한 단면이고 우측은 복수의 저항 선로 패턴부(211)를 절개한 단면이다.2 is a plan view of a
도 2 내지 도 4를 참조하면, 본 실시예에 따른 수동 소자 기판은 저항 소자 기판(11)으로서, 평면상 제2 방향(Y)으로의 지그재그 형상을 갖지 않고 제1 방향(X) 및 제2 방향(Y)과 교차하는 대각선 방향으로 지그재그 형상을 갖는 점이 도 1의 실시예에 따른 저항 소자 기판(10)과 상이한 점이다.2 to 4, the passive element substrate according to the present embodiment is a
본 발명이 이에 제한되는 것은 아니나, 본 실시예에 따른 저항 소자 기판(11)은 대략 제1 방향(X)으로 연장된 저항 패턴(210)의 어느 일측에서 액체 금속이 주입되어 형성될 수 있다. 즉, 제1 방향(X) 어느 일측에서 타측 방향으로 액체 금속 주입 공정을 통해 형성될 수 있다.Although the present invention is not limited thereto, the
이 경우 저항 패턴(210), 구체적으로 저항 선로 패턴부(211)가 제1 방향(X)으로 연장된 부분 및 제1 방향(X)에 수직한 제2 방향(Y)으로 연장된 부분을 갖는 지그재그 형상이 아니라, 제1 방향(X) 및 제2 방향(Y)과 교차하는 대각선 방향으로 연장된 부분을 갖는 지그재그 형상을 갖도록 구성하여 액체 금속의 주입이 보다 용이해질 수 있다. 예를 들어, 제1 방향(X) 좌측의 패드 패턴부(212)에서 액체 금속을 주입하는 경우에 액체 금속은 좌측에서 우측 방향으로 점진적으로 충진될 수 있다. 이 때 채널 내부를 충진하는 액체 금속에 의해 채널 내부의 압력이 증가할 수 있다. 따라서 제1 방향(X)에 수직한 방향이 아니라 제1 방향(X)에 대각선 방향으로 액체 금속이 이동하도록 하여 채널 내부의 압력 증가를 억제할 수 있고 보다 많은 양의 액체 금속의 주입이 가능해진다. In this case, the
뿐만 아니라, 채널 내부의 압력 증가를 최소화할 수 있어 액체 금속 주입 공정에 있어 저항 선로 패턴부(211)의 평면상 각진 모서리 부분 등에 발생할 수 있는 미충진 불량을 완화할 수 있고 미충진 영역으로 인한 의도치 않은 선로 저항의 상승을 방지하고, 또는 저항 선로 패턴부(211)의 선로 도중이 개방(open)되는 등의 불량을 미연에 방지할 수 있다.In addition, since it is possible to minimize the pressure increase in the channel, it is possible to alleviate unfilled defects that may occur in the angled corner of the resistance
한편, 저항 선로 패턴부(211)의 폭(W211)과 피치(P)는 소정의 관계에 있을 수 있다. 예시적인 실시예에서, 저항 선로 패턴부(211)의 피치(P)는 폭(W211)의 3배 이상을 가질 수 있다. 피치(P)와 폭(W211)의 비율의 상한은 특별히 제한되지 않으나, 약 10배 이하, 또는 약 9배 이하, 또는 약 8 배 이하, 또는 약 7배 이하, 또는 약 6배 이하, 또는 약 5배 이하일 수 있다. 저항 선로 패턴부(211)의 피치(P)는, 저항 선로 패턴부(211)가 반복적인 형상을 갖는 경우에 반복 주기를 의미할 수 있다. 예를 들어, 도 2 등과 같이 제2 방향(Y) 일측과 타측으로 반복적으로 연장된 형상을 갖는 경우, 제2 방향(Y) 일측(예컨대, 도 2 기준 상측)으로 최대로 돌출된 부분에서, 다음 최대로 돌출된 부분까지의 제1 방향(X)으로의 거리를 의미할 수 있다.Meanwhile, the width W 211 and the pitch P of the resistance
앞서 설명한 것과 같이 저항 선로 패턴부(211)가 갖는 특유의 형상으로 인해 저항 패턴(210)은 저항 소자로서 기능할 수 있다. 특히 저항 선로 패턴부(211)를 상온에서 액체 상태를 유지하는 액체 금속을 이용하여 형성할 경우, 저항 선로 패턴부(211)의 형상은 저항 소자 기판(11)의 전기적 특성에 매우 민감하게 영향을 줄 수 있다. 이는 액체 금속이 상온에서 액체 상태를 유지하기 때문에 외부 환경에 따라 전기적 특성이 영향을 받기 때문일 수 있다.As described above, due to the characteristic shape of the resistance
본 발명의 발명자들은 저항 선로 패턴부(211)의 피치(P)와 폭(W211) 간의 관계에 따라 저항 소자 기판(11)의 전기적 특성의 안정성이 영향을 받음을 실험적으로 확인하고 본 발명을 완성하기에 이르렀다. 구체적으로, 저항 선로 패턴부(211)의 피치(P)가 폭(W211)의 3배 미만, 또는 2.5배 미만, 특히 2배 미만일 경우, 저항 소자 기판(11)의 전기적 특성 측정에 있어서 커패시턴스 성분이 반영되어 온전히 저항 소자로서 구현할 수 없음을 확인하였다. 따라서 액체 금속을 이용하여 저항 소자 기판(11)을 형성하는 경우, 저항 선로 패턴부(211)의 피치(P)가 폭(W211)의 3배 이상인 것이 바람직하다.The inventors of the present invention experimentally confirmed that the stability of the electrical characteristics of the
저항 소자 기판(11)의 적층 구조에 있어서, 앞서 설명한 것과 같이 저항 소자 기판(11)은 베이스(100) 및 베이스(100) 상에 배치된 저항 패턴(210)을 포함하되, 도 4에 도시된 것과 같이 저항 소자 기판(11)은 베이스(100) 상에 배치된 격벽 패턴층(620) 및 밀봉층(700)을 더 포함할 수 있다.In the stacked structure of the
예시적인 실시예에서, 격벽 패턴층(620)은 베이스(100) 상에 직접 배치될 수 있다. 격벽 패턴층(620)은 액체 금속이 충진되어 저항 패턴(210)을 형성하기 위한 채널 내지는 트렌치를 제공할 수 있다. 즉, 평면 시점에서, 격벽 패턴층(620)은 저항 패턴(210)의 대략 역상을 갖는 형상일 수 있다. 격벽 패턴층(620)은 절연성을 가질 수 있다. 예를 들어, 격벽 패턴층(620)은 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 폴리메틸메타크릴레이트(polymethylmethacrylate), 폴리카보네이트(polycarbonate) 등의 고분자 재료를 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 격벽 패턴층(620)은 베이스(100)에 비해 더 큰 소수성을 가질 수 있다. 즉, 중력 방향으로 저항 패턴(210) 내 액체 금속과 접촉하는 베이스(100)의 친수성을 더 크게 구성하여 액체 금속의 충진 상태를 보다 안정적으로 형성할 수 있다.In an exemplary embodiment, the partition
또, 저항 패턴(210) 및 격벽 패턴층(620) 상에는 밀봉층(700)이 배치될 수 있다. 밀봉층(700)은 절연성을 가지고, 저항 패턴(210)의 액체 금속을 밀봉할 수 있다. 밀봉층(700)은 격벽 패턴층(620)과 동일하거나 상이한 재료로 이루어질 수 있다. 밀봉층(700)은 베이스(100)에 비해 더 큰 소수성을 가질 수 있다. 도면으로 표현하지 않았으나, 밀봉층(700)과 격벽 패턴층(620) 사이에는 접착층(미도시) 등이 개재될 수도 있으나 본 발명이 이에 제한되는 것은 아니다.In addition, a
도 5는 본 발명의 또 다른 실시예에 따른 저항 소자 기판(12)의 단면도로서, 도 4와 상응하는 위치를 나타낸 단면도이다.5 is a cross-sectional view of a
도 5를 참조하면, 본 실시예에 따른 저항 소자 기판(12)은 베이스(100) 및 베이스(100) 상에 배치된 저항 패턴(211, 212)을 포함하되, 격벽 패턴층을 포함하지 않고 베이스(100)의 상면이 바로 패턴화된 구조를 갖는 점이 도 4 등의 실시예에 따른 저항 소자 기판(11)과 상이한 점이다.Referring to FIG. 5, the
베이스(100)는 그 자체로 액체 금속이 충진되기 위한 채널을 제공할 수 있다. 베이스(100)의 채널 내에는 저항 패턴의 저항 선로 패턴부(211) 및 패드 패턴부(212)가 삽입 배치될 수 있다. 이 경우, 베이스(100)의 상측으로 돌출된 부분은 밀봉층(700)과 직접 맞닿거나, 또는 그 사이에 접착층(미도시)을 개재할 수도 있다.The base 100 may itself provide a channel for filling the liquid metal. A resistance
도 6은 본 발명의 또 다른 실시예에 따른 저항 소자 기판(13)의 단면도로서, 도 4와 상응하는 위치를 나타낸 단면도이다.6 is a cross-sectional view of a
도 6을 참조하면, 본 실시예에 따른 저항 소자 기판(13)은 격벽 패턴층(630)과 베이스(100) 사이에 개재된 두께 보강층(635)을 더 포함하는 점이 도 4 등의 실시예에 따른 저항 소자 기판(11)과 상이한 점이다.Referring to FIG. 6, the
예시적인 실시예에서, 두께 보강층(635)은 격벽 패턴층(630)과 실질적으로 동일한 형상을 갖는 패턴층일 수 있다. 두께 보강층(635)은 절연성을 가질 수 있다. 두께 보강층(635)의 재료는 격벽 패턴층(630)의 재료와 동일하거나 상이한 재료로 이루어질 수 있다. 두께 보강층(635)의 재료는 특별히 제한되지 않으나, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 폴리메틸메타크릴레이트(polymethylmethacrylate), 폴리카보네이트(polycarbonate) 등의 고분자 재료를 포함할 수 있다.In an exemplary embodiment, the
두께 보강층(635)은 후술할 바와 같이 저항 소자 및 커패시터 소자를 포함하는 복합 수동 소자를 일체화된 기판으로 구현하는 경우에, 커패시터 소자와 저항 소자 간의 구조적 안정성을 제공하기 위한 층일 수 있다.The
격벽 패턴층(630)은 두께 보강층(635) 상에 직접 배치될 수 있다. 예를 들어, 두께 보강층(635)의 측면과 격벽 패턴층(630)의 측면은 정렬된 상태일 수 있다.The partition
한편, 두께 보강층(635) 및 격벽 패턴층(630)은 함께 액체 금속이 충진되기 위한 채널을 제공하되, 두께 보강층(635) 및 격벽 패턴층(630)이 제공하는 채널 내에는 저항 선로 패턴부(231) 및 패드 패턴부(232)가 배치될 수 있다. 본 실시예에서, 두께 보강층(635)은 저항 선로 패턴부(231) 및 패드 패턴부(232)와 비중첩할 수 있다.On the other hand, the
또, 두께 보강층(635)과 격벽 패턴층(630)의 형상이 실질적으로 동일한 경우, 저항 선로 패턴부(231)의 평균 두께(T231)는 패드 패턴부(232)의 최대 두께(T232)와 실질적으로 동일할 수 있다.In addition, when the shape of the
몇몇 실시예에서, 두께 보강층(635)의 최대 두께는 격벽 패턴층(630)의 최대 두께 보다 작을 수 있다.In some embodiments, the maximum thickness of the
도 7은 본 발명의 또 다른 실시예에 따른 저항 소자 기판(14)의 단면도로서, 도 4와 상응하는 위치를 나타낸 단면도이다.7 is a cross-sectional view of a
도 7을 참조하면, 본 실시예에 따른 저항 소자 기판(14)의 저항 패턴(241, 242)의 저항 선로 패턴부(241) 및 패드 패턴부(242)는 각각 경사진 측면을 갖는 점이 도 6의 실시예에 따른 저항 소자 기판(13)과 상이한 점이다.Referring to FIG. 7, the resistance
예시적인 실시예에서, 격벽 패턴층(640)의 측면은 부분적으로 역테이퍼진 형상의 역경사를 가지고, 저항 선로 패턴부(241) 및/또는 패드 패턴부(242)의 측면은 테이퍼진 형상의 경사를 가질 수 있다. 앞서 설명한 것과 같이 저항 선로 패턴부(241) 및 패드 패턴부(242)는 상온에서 액체 상태를 유지하는 액체 금속으로 형성될 수 있다. 이 경우 채널의 상단부를 형성하는 격벽 패턴층(640)의 측면이 역경사를 갖도록 하여 액체 금속을 안정적으로 트랩할 수 있다.In an exemplary embodiment, a side surface of the partition
또, 저항 선로 패턴부(241)의 측면 경사각(θ1)은 패드 패턴부(242)의 측면 경사각(θ2)과 상이할 수 있다. 예를 들어, 저항 선로 패턴부(241)의 측면 경사각(θ1)은 패드 패턴부(242)의 측면 경사각(θ2) 보다 클 수 있다. 도 7은 저항 선로 패턴부(241)와 패드 패턴부(242)가 모두 90도 미만의 경사각을 갖는 경우를 예시하고 있으나, 저항 선로 패턴부(241)가 약 90도의 경사각, 즉 실질적으로 경사를 갖지 않고 패드 패턴부(242)가 90도 미만의 경사각을 갖는 경우 또한 본 실시예의 균등한 변경의 범위에 속함을 통상의 기술자는 이해할 수 있을 것이다.In addition, the side inclination angle θ 1 of the resistance
앞서 설명한 것과 같이 격벽 패턴층(640)의 측면 경사를 이용하여 액체 금속을 안정적으로 트랩할 수 있으며 저항 패턴(241, 242)의 구조적 안정성을 향상시킬 수 있다. 특히, 패드 패턴부(242)는 저항 선로 패턴부(241)에 비해 상대적으로 넓은 면적을 차지하며, 저항 소자 기판(14) 외부의 다른 구성요소와 전기적 연결이 이루어지는 부분일 수 있다. 따라서 액체 금속의 안정적인 트랩이 매우 중요하며 패드 패턴부(242)의 측면 경사각을 상대적으로 작게 형성하여 구조적 안정성 및 외부 구성요소와의 전기적 접속의 안정성을 도모할 수 있다. 또한 패드 패턴부(242)는 상대적으로 큰 폭을 갖기 때문에 측면 경사를 가짐에도 불구하고 면저항의 불균일 문제가 발생하지 않을 수 있다.As described above, the liquid metal can be stably trapped by using the side slope of the partition
저항 선로 패턴부(241) 또한 소정의 측면 경사각을 가지고 액체 금속이 안정적으로 트랩되어야 하는 필요성은 패드 패턴부(242)와 동일하나, 저항 선로 패턴부(241)는 패드 패턴부(242)와 다소 상이한 특성이 요구된다. 즉, 저항 선로 패턴부(241)는 전류의 흐름에 기여하는 정도가 패드 패턴부(242)에 비해 더 크고, 따라서 국부적인 면저항의 차이가 수동 소자의 전기적 특성에 영향을 줄 수 있다. The resistance
예를 들어, 저항 선로 패턴부(241)의 측면 경사각이 지나치게 작을 경우 저항 선로 패턴부(241)의 상단에서의 폭과 하단에서의 폭 간에 차이가 커질 수 있고, 선로의 상부와 하부에서의 저항이 국부적으로 상이해질 수 있다. 따라서 저항 선로 패턴부(241)의 측면 경사각(θ1)은 패드 패턴부(242)의 측면 경사각(θ2) 보다 상대적으로 큰 것이 유리하다. 이 같은 관점에서, 저항 선로 패턴부(241)의 측면 경사각(θ1)은 약 80도 내지 85도이고, 패드 패턴부(242)의 측면 경사각(θ2)은 약 60도 내지 84도, 또는 약 70도 내지 80도일 수 있다.For example, when the side inclination angle of the resistance
또한 예시적인 실시예에서, 두께 보강층(645)은 격벽 패턴층(640)과 부분적으로 상이한 형상을 가질 수 있다. 예를 들어, 격벽 패턴층(640)의 측면은 역테이퍼진 형상의 역경사를 가지되, 두께 보강층(645)은 격벽 패턴층(640)과 상이한 측면 경사를 갖거나, 또는 측면 경사각을 갖지 않을 수 있다.In addition, in an exemplary embodiment, the
또, 저항 선로 패턴부(241)가 배치된 저항 선로 영역(도 7에서 우측 단면)에서, 격벽 패턴층(640)의 하면의 폭은 두께 보강층(645)의 상면의 폭과 실질적으로 동일한 반면, 패드 패턴부(242)가 배치된 패드 영역(도 7에서 좌측 단면)에서, 격벽 패턴층(640)의 하면의 폭은 두께 보강층(645)의 상면의 폭과 상이할 수 있다. 예를 들어, 상기 패드 영역에서 격벽 패턴층(640)의 측면과 두께 보강층(645)의 측면은 정렬되지 않은 상태이고, 격벽 패턴층(640)의 상면이 부분적으로 노출된 상태일 수 있다.In addition, in the resistance line region in which the resistance
앞서 설명한 것과 같이 액체 금속이 충진되어 형성된 저항 선로 패턴부(241)와 패드 패턴부(242)에서 요구되는 전기적 특성 내지는 안정성은 상이할 수 있다. 즉, 저항 선로 패턴부(241)와 인접한 두께 보강층(645)과 격벽 패턴층(640)은 그 측면이 연속적으로 형성되도록 하여 저항 선로 패턴부(241)의 상부와 하부에서의 국부적인 저항 차이가 발생되는 것을 방지할 수 있다. 반면, 패드 패턴부(242)는 저항 선로 패턴부(241)에 비해 폭이 크고 전류의 흐름에 기여하는 정도가 작기 때문에 안정적인 구조적 특성을 구현하는 것이 국부적인 면저항 차이의 발생 보다 더 우선시될 수 있다.As described above, electrical characteristics or stability required by the resistance
따라서 패드 패턴부(242)의 상부는 격벽 패턴층(640)을 이용하여 측면 경사각을 갖도록 형성하고, 패드 패턴부(242)의 하부 부근에서는 격벽 패턴층(640)과 두께 보강층(645)을 이용하여 단차를 형성함으로써 불필요한 액체 금속 충진 영역을 최소화하고 미충진 영역이 발생하는 불량을 방지할 수 있다.Therefore, the upper part of the
이하, 커패시터 소자를 포함하는 커패시터 소자 기판 및 커패시터 복합 소자 기판에 대하여 설명한다.Hereinafter, a capacitor element substrate including a capacitor element and a capacitor composite element substrate will be described.
도 8은 본 발명의 일 실시예에 따른 커패시터 소자 기판(30)의 평면도이다.8 is a plan view of a
도 8을 참조하면, 본 실시예에 따른 수동 소자 기판은 커패시터 소자 기판(30) 또는 커패시터 복합 소자 기판일 수 있다. 커패시터 소자 기판(30)은 베이스(100) 및 베이스(100) 상에 배치된 커패시터 패턴(400)을 포함할 수 있다. 도 8은 커패시터 패턴(400)이 평면 시점에서 제1 방향(X) 및 제2 방향(Y)으로 연장되어 각진 형상을 갖는 경우를 예시하고 있다.Referring to FIG. 8, the passive element substrate according to the present embodiment may be a
베이스(100)는 커패시터 패턴(400)이 배치되기 위한 공간을 제공할 수 있다. 베이스(100)는 유연성, 신축성, 폴더블 및/또는 롤러블 특성을 갖는 재료로 이루어질 수 있다. 베이스(100)에 대해서는 도 1과 함께 전술한 바 있으므로 중복되는 설명은 생략한다.The base 100 may provide a space in which the
베이스(100) 상에는 액체 금속을 포함하는 액체 금속 도전성 패턴인 커패시터 패턴(400)이 배치될 수 있다. 상기 액체 금속은 갈륨 및 인듐을 포함하는 복합 조성의 액체 금속일 수 있다.A
평면 시점에서 커패시터 패턴(400)은 소정의 형상을 가지고, 그 패턴의 형상으로 인해 고유한 전기적 특성을 나타낼 수 있다. 커패시터 패턴(400)은 평면 시점에서 각진 형상일 수 있다. In a plan view, the
예시적인 실시예에서, 커패시터 패턴(400)은 제1 커패시터 패턴(400a) 및 제2 커패시터 패턴(400b)을 포함할 수 있다. 제1 커패시터 패턴(400a) 및 제2 커패시터 패턴(400b)은 서로 이격되어 비도통 상태일 수 있다. 제1 커패시터 패턴(400a) 및 제2 커패시터 패턴(400b)은 서로 동일한 액체 금속 조성으로 이루어질 수 있다. 커패시터 패턴(400)은 정전기 유도 현상을 이용하여 대전된 전하를 축적하도록 구성될 수 있다. 이 경우 제1 커패시터 패턴(400a)과 제2 커패시터 패턴(400b)은 각각 커패시터 소자의 일측 단자와 타측 단자를 구성할 수 있다.In an exemplary embodiment, the
제1 커패시터 패턴(400a)은 제1 커패시터 선로 패턴부(401a) 및 제1 패드 패턴부(402a)를 포함할 수 있다. 제1 패드 패턴부(402a)는 제1 커패시터 선로 패턴부(401a)와 물리적 경계 없이 일체로 형성되고, 동일한 액체 금속이 연속적으로 충진된 상태일 수 있다. 마찬가지로, 제2 커패시터 패턴(400b)은 제2 커패시터 선로 패턴부(401b) 및 제2 패드 패턴부(402b)를 포함할 수 있다. 제2 패드 패턴부(402b)는 제2 커패시터 선로 패턴부(401b)와 물리적 경계 없이 일체로 형성되고, 동일한 액체 금속이 연속적으로 충진된 상태일 수 있다.The
도면으로 표현하지 않았으나, 커패시터 소자 기판(30)은 외부의 다른 구성요소 등과 전기적으로 연결될 수 있다. 제1 패드 패턴부(402a) 및 제2 패드 패턴부(402b)는 각각 제1 커패시터 선로 패턴부(401a) 및 제2 커패시터 선로 패턴부(401b)에 비해 큰 폭을 가지고 외부의 다른 구성요소와의 전기적 연결을 안정적으로 수행할 수 있다.Although not shown in the drawings, the
평면 시점에서, 제1 커패시터 선로 패턴부(401a)와 제2 커패시터 선로 패턴부(401b)는 각각 대략 각진 'S'자 형상을 가지며 일정한 간격을 가지고 제1 방향(X) 및 제2 방향(Y)으로 이격된 상태일 수 있다. 구체적으로, 제1 커패시터 선로 패턴부(401a)는 제2 방향(Y)으로 연장된 부분(예컨대, 제1 부분), 그로부터 제1 방향(X)으로 더욱 연장된 부분, 및 그로부터 제2 방향(Y)으로 더욱 연장된 부분(예컨대, 제2 부분)을 포함할 수 있다. 또, 제2 커패시터 선로 패턴부(401b)는 제2 방향(Y)으로 연장된 부분(예컨대, 제3 부분), 그로부터 제1 방향(X)으로 더욱 연장된 부분, 및 그로부터 제2 방향(Y)으로 더욱 연장된 부분(예컨대, 제4 부분)을 포함할 수 있다. In a plan view, the first capacitor
제1 커패시터 선로 패턴부(401a)의 제1 부분과 제2 부분은 서로 제1 방향(X)을 따라 인접하고, 직접 대면할 수 있다. 또, 제1 커패시터 선로 패턴부(401a)의 제1 부분과 제2 커패시터 선로 패턴부(401b)의 제3 부분은 서로 제1 방향(X)을 따라 인접하고, 직접 대면할 수 있다. 또한, 제1 커패시터 선로 패턴부(401a)의 제2 부분과 제2 커패시터 선로 패턴부(401b)의 제4 부분은 서로 제1 방향(X)을 따라 인접하고, 직접 대면할 수 있다. The first portion and the second portion of the first capacitor
즉, 평면 시점에서, 제1 커패시터 선로 패턴부(401a)의 제1 부분은 제1 커패시터 선로 패턴부(401a)의 제2 부분과 제2 커패시터 선로 패턴부(401b)의 제3 부분 사이에 위치할 수 있다. 또, 제1 커패시터 선로 패턴부(401a)의 제1 부분과 제2 부분은 모두 제2 커패시터 선로 패턴부(401b)의 제3 부분과 제4 부분 사이에 위치할 수 있다.That is, in a plan view, the first portion of the first capacitor
다시 말해서, 제1 커패시터 선로 패턴부(401a)의 제1 부분과 제2 부분이 제2 방향(Y) 일측(예컨대, 하측)으로 돌출된 부분을 가지고, 제2 커패시터 선로 패턴부(401b)의 제3 부분과 제4 부분이 제2 방향(Y) 일측(예컨대, 하측)으로 만입된 부분을 가지며, 제1 커패시터 선로 패턴부(401a)가 부분적으로 제2 커패시터 선로 패턴부(401b)의 만입된 부분에 삽입된 형태일 수 있다. 이를 통해 제1 커패시터 선로 패턴부(401a)와 제2 커패시터 선로 패턴부(401b) 사이의 대면 면적을 증가시킬 수 있고, 제1 커패시터 선로 패턴부(401a)와 제2 커패시터 선로 패턴부(401b) 사이의 유전성에 의해 제1 커패시터 선로 패턴부(401a)와 제2 커패시터 선로 패턴부(401b)는 함께 커패시터 소자로서 기능할 수 있다.In other words, the first portion and the second portion of the first capacitor
도 9는 본 발명의 다른 실시예에 따른 커패시터 소자 기판(31)의 평면도이다. 도 10은 도 9의 A 영역을 확대하여 나타낸 확대도이다. 도 11은 도 9의 B-B' 선 및 C-C' 선을 따라 절개한 단면도이다.9 is a plan view of a
도 9 내지 도 11을 참조하면, 본 실시예에 따른 수동 소자 기판은 커패시터 소자 기판(31)으로서, 제1 커패시터 패턴(410a) 및 제2 커패시터 패턴(410b)이 각각 평면상 라운드진 'S'자 형상을 갖는 점이 도 8의 실시예에 따른 커패시터 소자 기판(30)과 상이한 점이다.9 to 11, the passive element substrate according to the present embodiment is a
본 발명이 이에 제한되는 것은 아니나, 본 실시예에 따른 커패시터 소자 기판(31)은 액체 금속 주입 공정을 통해 형성될 수 있다. 예를 들어, 제1 패드 패턴부(412a) 측으로부터 액체 금속이 주입되어 제1 커패시터 선로 패턴부(411a)의 말단 측으로 액체 금속이 점진적으로 주입되고, 제2 패드 패턴부(412b) 측으로부터 액체 금속이 주입되어 제2 커패시터 선로 패턴부(411b)의 말단 측으로 액체 금속이 점진적으로 주입될 수 있다.Although the present invention is not limited thereto, the
이 경우 커패시터 패턴(410), 구체적으로 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b)가 각진 형상을 가지지 않고 라운드진 선로 형상을 갖도록 구성하여 액체 금속의 주입이 보다 용이해질 수 있다. 채널 내부를 따라 액체 금속이 이동함에 따라 충진되는 액체 금속에 의해 채널 내부의 압력이 증가할 수 있다. 따라서 제1 커패시터 선로 패턴부(411a) 및 제2 커패시터 선로 패턴부(411b)를 라운드 형상으로 형성하고 액체 금속이 이를 따라 이동하도록 하여 채널 내부의 압력 증가를 억제할 수 있고 보다 많은 양의 액체 금속의 주입이 가능해진다.In this case, the
뿐만 아니라, 채널 내부의 압력 증가를 최소화할 수 있어 액체 금속 주입 공정에 있어 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b)의 평면상 각진 모서리 부분 등에 발생할 수 있는 미충진 불량을 완화할 수 있고 미충진 영역으로 인한 의도치 않은 선로 저항의 상승을 방지하고, 또는 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b)의 선로 도중이 개방(open)되는 등의 불량을 미연에 방지할 수 있다.In addition, since it is possible to minimize an increase in pressure inside the channel, unfilling that may occur at the angled corners of the first capacitor
한편, 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b)의 폭과 인접한 이격 거리는 소정의 관계에 있을 수 있다.Meanwhile, the width of the first capacitor
예시적인 실시예에서, 제1 커패시터 선로 패턴부(411a)의 폭(W411a)과 제2 커패시터 선로 패턴부(411b)의 폭(W411b)은 실질적으로 동일할 수 있다.In an exemplary embodiment, the first width (W 411b) of the capacitor line pattern portion (411a) the width (W 411a) and a second capacitor line pattern portion (411b) of the can be substantially the same.
이 경우, 제1 커패시터 선로 패턴부(411a)의 제1 부분과 제1 커패시터 선로 패턴부(411a)의 제2 부분 사이의 이격 거리(D1)는 제1 커패시터 선로 패턴부(411a)의 폭(W411a) 보다 클 수 있다. 앞서 설명한 바와 같이 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b) 간의 대면 면적을 증가시키기 위해 대략 'S'자 형상으로 커패시터 패턴(410)을 형성할 경우, 제1 커패시터 선로 패턴부(411a)의 제1 부분과 제1 커패시터 선로 패턴부(411a)의 제2 부분 사이에 기생 커패시턴스가 발생할 수 있다. 따라서 서로 인접하여 직접 대면하는 제1 커패시터 선로 패턴부(411a)의 제1 부분과 제2 부분 사이의 이격 거리(D1)를 상대적으로 크게 구성하여 이러한 문제를 최소화할 수 있다.In this case, the separation distance D 1 between the first portion of the first capacitor
한편, 제1 커패시터 선로 패턴부(411a)의 제1 부분과 제2 커패시터 선로 패턴부(411b)의 제3 부분 사이, 및 제1 커패시터 선로 패턴부(411a)의 제2 부분과 제2 커패시터 선로 패턴부(411b)의 제4 부분 사이는 전하가 축적되는 부분일 수 있다. 따라서 제1 커패시터 선로 패턴부(411a)와 제2 커패시터 선로 패턴부(411b) 사이의 이격 거리(D2)를 제1 커패시터 선로 패턴부(411a) 및 제2 커패시터 선로 패턴부(411b)의 폭(W411a, W411b) 보다 작게 형성하여 축적 전하량을 향상시킬 수 있다.Meanwhile, between the first portion of the first capacitor
커패시터 소자 기판(31)의 적층 구조에 있어서, 앞서 설명한 것과 같이 커패시터 소자 기판(31)은 베이스(100) 및 베이스(100) 상에 배치된 커패시터 패턴(410)을 포함하되, 도 11에 도시된 것과 같이 커패시터 소자 기판(31)은 베이스(100) 상에 배치된 격벽 패턴층(620) 및 밀봉층(700)을 더 포함할 수 있다.In the stacked structure of the
격벽 패턴층(620)은 액체 금속이 충진되어 커패시터 패턴(410)을 형성하기 위한 채널 내지는 트렌치를 제공할 수 있다. 즉, 평면 시점에서, 격벽 패턴층(620)은 커패시터 패턴(410)의 대략 역상을 갖는 형상일 수 있다. 격벽 패턴층(620)은 절연성을 가질 수 있다. 또, 커패시터 패턴(410) 및 격벽 패턴층(620) 상에는 밀봉층(700)이 배치될 수 있다. 밀봉층(700)은 절연성을 가지고 커패시터 패턴(410)의 액체 금속을 밀봉할 수 있다.The partition
단면도로 표현하지 않았으나, 제2 패드 패턴부의 단면 형상은 제1 패드 패턴부(412a)의 단면 형상과 실질적으로 동일할 수 있다.Although not expressed in a cross-sectional view, the cross-sectional shape of the second pad pattern portion may be substantially the same as the cross-sectional shape of the first
그 외의 격벽 패턴층(620) 및 밀봉층(700)의 설명에 대해서는 도 4 등과 함께 설명한 바 있으므로 중복되는 설명은 생략한다.Other descriptions of the partition
도 12는 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판(32)의 단면도로서, 도 11과 상응하는 위치를 나타낸 단면도이다.12 is a cross-sectional view of a
도 12를 참조하면, 본 실시예에 따른 커패시터 소자 기판(32)은 베이스(100) 및 베이스(100) 상에 배치된 커패시터 패턴(411a, 411b, 412a)을 포함하되, 격벽 패턴층을 포함하지 않고 베이스(100)의 상면이 바로 패턴화된 구조를 갖는 점이 도 11 등의 실시예에 따른 커패시터 소자 기판(31)과 상이한 점이다.Referring to FIG. 12, the
베이스(100)는 그 자체로 액체 금속이 충진되기 위한 채널을 제공할 수 있다. 베이스(100)의 채널 내에는 커패시터 패턴의 제1 커패시터 선로 패턴부(411a), 제1 패드 패턴부(412a), 제2 커패시터 선로 패턴부(411b) 및 제2 패드 패턴부가 삽입 배치될 수 있다. 이 경우, 베이스(100)의 상측으로 돌출된 부분은 밀봉층(700)과 직접 맞닿거나, 또는 그 사이에 접착층(미도시)을 개재할 수도 있다.The base 100 may itself provide a channel for filling the liquid metal. In the channel of the
도 13은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판(33)의 단면도로서, 도 11과 상응하는 위치를 나타낸 단면도이다.13 is a cross-sectional view of a
도 13을 참조하면, 본 실시예에 따른 커패시터 소자 기판(33)은 격벽 패턴층(660)과 베이스(100) 사이에 개재된 두께 보강층(665)을 더 포함하는 점이 도 11 등의 실시예에 따른 커패시터 소자 기판(31)과 상이한 점이다.Referring to FIG. 13, the
두께 보강층(665)은 절연성을 가질 수 있다. 두께 보강층(665)의 재료는 격벽 패턴층(660)의 재료와 동일하거나 상이할 수 있다. 두께 보강층(665)은 제1 커패시터 선로 패턴부(431a), 제2 커패시터 선로 패턴부(431b)와 제1 패드 패턴부(432a), 제2 패드 패턴부의 두께 차이를 조절하기 위한 층일 수 있다. 또는, 두께 보강층(665)은 후술할 바와 같이 저항 소자 및 커패시터 소자를 포함하는 복합 수동 소자에서 구조적 안정성을 제공하기 위한 층일 수도 있다.The
예시적인 실시예에서, 두께 보강층(665)은 커패시터 패턴과 부분적으로만 중첩할 수 있다. 구체적으로, 제1 커패시터 선로 패턴부(431a) 및 제2 커패시터 선로 패턴부(431b)는 두께 보강층(665)과 제3 방향(단면도 기준 상하 방향)으로 중첩하되, 제1 패드 패턴부(432a) 및 제2 패드 패턴부는 적어도 부분적으로 두께 보강층(665)과 제3 방향으로 중첩하지 않을 수 있다.In an exemplary embodiment, the
또한 두께 보강층(665)은 격벽 패턴층(660)과 함께 액체 금속이 충진되기 위한 채널을 제공할 수 있다. 즉, 두께 보강층(665)은 제1 패드 패턴부(432a) 및 제2 패드 패턴부와 중첩하는 영역에 개구를 가질 수 있다. 이 경우, 제1 커패시터 선로 패턴부(431a) 및 제2 커패시터 선로 패턴부(431b)는 격벽 패턴층(660)이 제공하는 채널 내에만 배치되고, 제1 패드 패턴부(432a) 및 제2 패드 패턴부는 두께 보강층(665) 및 격벽 패턴층(660)이 제공하는 채널 내에 배치될 수 있다.In addition, the
즉, 두께 보강층(665)에 의해 제1 커패시터 선로 패턴부(431a) 및 제2 커패시터 선로 패턴부(431b)의 두께(T431)와 제1 패드 패턴부(432a) 및 제2 패드 패턴부의 두께(T432)는 상이할 수 있다. 예를 들어, 제1 패드 패턴부(432a)의 최대 두께(T432)는 제1 커패시터 선로 패턴부(431a)의 최대 두께, 내지는 평균 두께(T431) 보다 클 수 있다.That is, the thickness T 431 of the first capacitor
제1 패드 패턴부(432a) 및 제2 패드 패턴부는 외부의 구성요소와 전기적 접속을 수행하기 때문에 충분한 두께를 가질 필요가 있다. 반면 제1 커패시터 선로 패턴부(431a) 및 제2 커패시터 선로 패턴부(431b)의 두께(T431)가 지나치게 클 경우 불필요한 기생 커패시턴스가 발생할 수 있다.Since the first
뿐만 아니라 본 발명이 이에 제한되는 것은 아니나, 본 실시예에 따른 커패시터 소자 기판(33) 및 이를 포함하는 커패시터 복합 소자 기판은 튜닝이 이루어질 수도 있다. 예를 들어, 커패시터 복합 소자 기판을 신축시키거나, 벤딩하거나, 또는 부분적으로 가압하여 튜닝이 수행될 수 있다. 이 때 액체 금속 도전 패턴의 두께는 튜닝에 따른 임피던스 변화에 영향을 줄 수 있다. 즉, 액체 금속 도전 패턴의 두께가 클수록 외력에 의한 구조의 왜곡이 심하게 발생하고 임피던스 변화가 많이 발생할 수 있다. 따라서, 커패시터 소자와 저항 소자를 일체화시켜 복합 수동 소자를 구성하는 몇몇 실시예에 있어서, 저항 소자를 이루는 액체 금속 도전 패턴과 커패시터 소자를 이루는 액체 금속 도전 패턴의 두께를 상이하게 구성하는 것이 유리하고, 이를 통해 원하는 전기적 특성에 매칭되도록 튜닝을 용이하게 할 수 있다.In addition, although the present invention is not limited thereto, the
도 14는 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판(34)의 단면도로서, 도 11과 상응하는 위치를 나타낸 단면도이다. 도 15는 도 14의 D 영역을 확대하여 나타낸 확대도이다.14 is a cross-sectional view of a
도 14 및 도 15를 참조하면, 본 실시예에 따른 커패시터 소자 기판(34)의 커패시터 패턴의 제1 커패시터 선로 패턴부(441a), 제2 커패시터 선로 패턴부(441b) 및 제1 패드 패턴부(442a)와 제2 패드 패턴부(미도시)는 각각 경사진 측면을 갖는 점이 도 13의 실시예에 따른 커패시터 소자 기판(33)과 상이한 점이다.14 and 15, a first capacitor
우선 제1 패드 패턴부(442a)를 둘러싸는 채널을 형성하는 격벽 패턴층(660)의 측면은 부분적으로 90도를 초과하는 역경사를 가질 수 있다. 이에 따라 제1 패드 패턴부(442a)의 측면 경사각(θ2)은 90도 미만의 경사를 가질 수 있다. 제2 패드 패턴부는 단면도로 표현하지 않았으나, 제1 패드 패턴부(442a)와 실질적으로 동일한 구조를 가질 수 있다.First, a side surface of the barrier
제1 패드 패턴부(442a)는 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)에 비해 상대적으로 넓은 면적을 차지하며, 커패시터 소자 기판(34) 외부의 다른 구성요소와 전기적 연결이 이루어지는 부분일 수 있다. 따라서 액체 금속의 안정적인 트랩이 매우 중요하며, 제1 패드 패턴부(442a)의 측면 경사각(θ2)을 상대적으로 작게 형성하여 구조의 안정성 및 외부 구성요소와의 전기적 접속의 안정성을 도모할 수 있다.The first
한편, 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)를 둘러싸는 채널을 형성하는 격벽 패턴층(660)의 측면은 부분적으로 90도를 초과하는 역경사를 가지고, 부분적으로 90도 미만의 정경사를 가질 수 있다.On the other hand, the side surfaces of the barrier
또, 예시적인 실시예에서, 제1 커패시터 선로 패턴부(441a)의 측면은 90도를 초과하는 측면 경사각(θ1a)을 가지고, 제2 커패시터 선로 패턴부(441b)의 측면은 90도 미만의 측면 경사각(θ1b)을 가질 수 있다. 즉, 제1 커패시터 선로 패턴부(441a)의 측면 경사각(θ1a)은 제2 커패시터 선로 패턴부(441b)의 측면 경사각(θ1b) 보다 클 수 있다. 이에 따라 제1 커패시터 선로 패턴부(441a)와 제2 커패시터 선로 패턴부(441b)의 서로 대면하는 측면은 대략 평행 상태를 유지할 수 있다. In addition, in an exemplary embodiment, a side surface of the first capacitor
본 실시예에 따른 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)는 경사진 측면을 형성하여 서로 대면하는 대면 면적을 증가시킬 수 있다. 즉, 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)의 측면이 수직한 경우에 비해 경사진 측면을 갖는 경우, 대면하는 면적이 증가하고 결과적으로 축적 전하량을 극대화할 수 있다. 뿐만 아니라, 제1 커패시터 선로 패턴부(441a)와 제2 커패시터 선로 패턴부(441b) 중 어느 하나는 역경사를 가지고 다른 하나는 정경사를 갖도록 구성하여 일정한 이격 거리를 유지할 수 있고, 선로 패턴부의 상단과 하단에서의 커패시턴스가 불균일해지는 불량을 방지할 수 있다.The first capacitor
몇몇 실시예에서, 제2 커패시터 선로 패턴부(441b)의 측면 경사각(θ1b)은 제1 패드 패턴부(442a)의 측면 경사각(θ2) 보다 클 수 있다. 제2 커패시터 선로 패턴부(441b) 또한 소정의 측면 경사각을 가지고 액체 금속이 안정적으로 트랩되어야 하는 필요성은 제1 패드 패턴부(442a)와 동일하나, 제1 커패시터 선로 패턴부(441a)(또는 제2 커패시터 선로 패턴부(441b))는 제1 패드 패턴부(442a)와 다소 상이한 특성이 요구된다.In some embodiments, a side inclination angle θ 1b of the second capacitor
구체적으로, 커패시터 선로 패턴부(441a, 441b)는 전류의 흐름에 기여하는 정도가 패드 패턴부(442a) 보다 크고, 따라서 국부적인 면저항의 차이가 수동 소자의 전기적 특성에 영향을 줄 수 있다. 이러한 문제는 외부 환경에 의해 전기적 특성에 영향을 받을 수 있는 액체 금속으로 도전 패턴을 형성할 경우 더욱 커질 수 있다.Specifically, the capacitor
예를 들어, 커패시터 선로 패턴부(441a, 441b)의 측면 경사각이 지나치게 작을 경우 커패시터 선로 패턴부(441a, 441b)의 상단에서의 폭과 하단에서의 폭 간에 차이가 커질 수 있고, 선로의 상부와 하부에서의 저항이 국부적으로 상이해질 수 있다. 따라서 커패시터 선로 패턴부(441a, 441b)의 측면 경사각(θ1a, θ1b)은 제1 패드 패턴부(442a)의 측면 경사각(θ2) 보다 상대적으로 큰 것이 유리하다. 이 같은 관점에서, 제2 커패시터 선로 패턴부(441b)의 측면 경사각(θ1b)은 약 80도 내지 85도이고, 제1 패드 패턴부(442a)의 측면 경사각(θ2)은 약 60도 내지 84도, 또는 약 70도 내지 80도일 수 있다. 또, 역경사를 갖는 제1 커패시터 선로 패턴부(441a)의 측면 경사각(θ1a)은 약 95도 내지 100도일 수 있다.For example, when the side inclination angles of the capacitor
또한 예시적인 실시예에서, 제1 패드 패턴부(442a)가 배치되는 채널을 형성하는 두께 보강층(665)의 측면은 경사를 갖지 않을 수 있다. 또, 제1 패드 패턴부(442a)가 배치된 패드 영역에서, 격벽 패턴층(660)과 두께 보강층(665)의 측면은 정렬되지 않은 상태일 수 있다. 이에 따라 두께 보강층(665)의 상면은 부분적으로 노출되며, 제1 패드 패턴부(442a)와 맞닿을 수 있다.In addition, in an exemplary embodiment, a side surface of the
단면도로 표현하지 않았으나, 제2 패드 패턴부의 단면 구조는 제1 패드 패턴부(442a)의 단면 구조와 실질적으로 동일함은 앞서 설명한 바와 같다.Although not expressed in a cross-sectional view, the cross-sectional structure of the second pad pattern portion is substantially the same as that of the first
도 16은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판(35)의 단면도로서, 도 11과 상응하는 위치를 나타낸 단면도이다.16 is a cross-sectional view of a
도 16을 참조하면, 본 실시예에 따른 커패시터 소자 기판(35)은 고유전층(675)을 더 포함하는 점이 도 14 등의 실시예에 따른 커패시터 소자 기판(34)과 상이한 점이다.Referring to FIG. 16, the
앞서 설명한 것과 같이 제1 커패시터 선로 패턴부(441a)와 제2 커패시터 선로 패턴부(441b) 사이의 이격 공간은 전하가 축적되는 부분일 수 있다. 따라서 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b) 사이에 고유전층(675)을 배치하여 커패시터 소자의 전기적 특성을 향상시킬 수 있다.As described above, the spaced space between the first capacitor
고유전층(675)의 재료는 커패시터 소자를 구현할 수 있도록 충분한 유전률을 갖는 경우 특별히 제한되지 않으나, 예를 들어 고유전층(675)은 격벽 패턴층(660)에 비해 높은 유전률을 갖는 재료로 이루어질 수 있다. 즉, 고유전층(675)은 격벽 패턴층(660)에 비해 상대적으로 높은 유전률을 갖는 층을 의미한다.The material of the
고유전층(675)은 두께 보강층(665) 상에 직접 배치될 수 있다. 또, 고유전층(675)은 평면 시점에서 인접한 커패시터 패턴, 즉 액체 금속들 사이에 배치되어 채널을 형성할 수 있다. 다만, 고유전층(675)은 서로 인접한 제1 커패시터 선로 패턴부(441a)들의 사이, 및 서로 인접한 제2 커패시터 선로 패턴부(441b)들의 사이에는 배치되지 않고, 제1 커패시터 선로 패턴부(441a)와 제2 커패시터 선로 패턴부(441b)의 사이에만 배치될 수 있다. 구체적으로, 고유전층(675)은 제1 커패시터 선로 패턴부(441a)의 제1 부분과 제2 커패시터 선로 패턴부(441b)의 제3 부분 사이, 및 제1 커패시터 선로 패턴부(441a)의 제2 부분과 제2 커패시터 선로 패턴부(441b)의 제4 부분 사이에 배치될 수 있다. 제1 커패시터 선로 패턴부(441a)의 제1 부분과 제2 부분 사이에는 고유전층이 배치되지 않을 수 있다.The high-
예시적인 실시예에서, 고유전층(675)은 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)와 맞닿을 수 있다. 제1 커패시터 선로 패턴부(441a)의 측면이 역경사를 가지고 제2 커패시터 선로 패턴부(441b)의 측면이 정경사를 갖는 경우, 고유전층(675)의 제1 커패시터 선로 패턴부(441a)와 대면하는 측면은 90도 미만의 정경사를 가지고, 고유전층(675)의 제2 커패시터 선로 패턴부(441b)와 대면하는 측면은 90도 초과의 역경사를 가질 수 있다.In an exemplary embodiment, the high-
또, 고유전층(675)의 최대 두께는 격벽 패턴층(660)의 최대 두께 보다 작을 수 있다. 본 발명의 발명자들은 액체 금속으로 커패시터 소자를 형성함에 있어서, 커패시터 소자의 상측 단부 구조에 의해 커패시턴스 특성이 영향을 받는 것을 확인하고 본 발명을 완성하기에 이르렀다. 즉, 커패시터 소자를 이루는 도전 패턴, 즉 액체 금속이 상온에서 액체 상태를 유지하기 때문에 커패시터 소자 기판(35)의 상측에서 가해지는 압력 등에 의해 커패시터 소자의 커패시턴스가 의도치 않게 가변될 수 있다. 이 같은 문제를 해결하기 위해서는 제1 커패시터 선로 패턴부(441a)와 제2 커패시터 선로 패턴부(441b)의 상측 단부가 전하 축적 기능을 갖지 않거나, 상대적으로 전하 축적에 기여하는 정도를 낮추는 것이 바람직하다.Further, the maximum thickness of the
따라서 액체 금속이 충진되는 채널을 형성하는 격벽 패턴층(660)을 배치하되, 격벽 패턴층(660)에 비해 작은 두께를 갖는 고유전층(675)을 배치하여 상기와 같은 문제를 해결할 수 있고 보다 안정적인 전기적 특성을 갖는 커패시터 소자 기판(35)을 제공할 수 있다.Therefore, the partition
몇몇 실시예에서, 커패시터 소자 기판(35)은 고유전층(675) 상에 배치된 저유전층(670)을 더 포함할 수 있다. 저유전층(670)은 고유전층(675)에 비해 낮은 유전률을 갖는 층을 의미한다. 저유전층(670)은 절연성을 가질 수 있다. 저유전층(670)의 재료는 특별히 제한되지 않으며, 격벽 패턴층(660)과 동일하거나 상이한 재료로 이루어질 수 있다. 비제한적인 일례로, 고유전층(675)과 저유전층(670)의 두께의 합은 격벽 패턴층(660)의 두께와 실질적으로 동일할 수 있다.In some embodiments, the
도 17은 본 발명의 또 다른 실시예에 따른 커패시터 소자 기판(36)의 단면도로서, 도 11과 상응하는 위치를 나타낸 단면도이다.17 is a cross-sectional view of a
도 17을 참조하면, 본 실시예에 따른 커패시터 소자 기판(36)은 고유전층(689)이 제1 커패시터 선로 패턴부(441a) 및 제2 커패시터 선로 패턴부(441b)와 맞닿지 않고 이격된 점이 도 16의 실시예에 따른 커패시터 소자 기판(35)과 상이한 점이다.Referring to FIG. 17, in the
본 실시예는 도 16의 실시예와 상이한 방법으로 고유전층(689)을 형성할 수 있음을 나타낸다. 이 경우 고유전층(689)과 제1 커패시터 선로 패턴부(441a)의 사이, 및 고유전층(689)과 제2 커패시터 선로 패턴부(441b)의 사이에는 제2 격벽 패턴층(680)이 더 배치될 수 있다. 비제한적인 일례로, 고유전층(689)의 최대 두께는 격벽 패턴층(660)의 최대 두께와 실질적으로 동일하며, 저유전층은 배치되지 않을 수 있다.This embodiment shows that the high-
도 18은 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판(50)의 평면도이다. 도 19는 도 18의 A-A' 선, B-B' 선 및 C-C' 선을 따라 절개한 단면도이다.18 is a plan view of a capacitor
도 18 및 도 19를 참조하면, 본 실시예에 따른 복합 수동 소자 기판은 커패시터 소자와 저항 소자를 포함하는 커패시터 복합 소자 기판(50)일 수 있다. 구체적으로, 커패시터 영역(C)과 저항 영역(R) 및 그 사이에 위치한 패드 패턴을 포함하는 커패시터 복합 소자 기판(50) 또는 커패시터 복합 소자일 수 있다.18 and 19, the composite passive device substrate according to the present embodiment may be a capacitor
커패시터 복합 소자 기판(50)의 적층 구조에 있어서, 커패시터 복합 소자 기판(50)은 베이스(100) 및 베이스(100) 상에 배치된 액체 금속층(530)을 포함하고, 두께 보강층(635), 격벽 패턴층(630) 및 밀봉층(700)을 더 포함할 수 있다.In the stacked structure of the capacitor
베이스(100)는 액체 금속층(530)이 배치되기 위한 공간으로서, 제1 방향(X) 및 제2 방향(Y)이 속하는 평면 공간을 제공할 수 있다. 베이스(100)는 액체 금속층(530)을 안정적으로 지지할 수 있으면 그 재료는 특별히 제한되지 않으나, 예를 들어 유연성, 신축성, 폴더블 및/또는 롤러블 특성을 갖는 재료로 이루어질 수 있다. 구체적인 예를 들어, 베이스(100)는 폴리디메틸실록산(polydimethylsiloxane, PDMS), 폴리아크릴레이트, 폴리이미드 등의 고분자 수지로 이루어질 수 있다. 다른 예를 들어, 베이스(100)는 종이 등의 재료로 이루어질 수도 있다. 이 경우 베이스(100)는 소정의 액체 투과성을 가질 수도 있다.The
베이스(100) 상에는 액체 금속을 포함하는 액체 금속층(530)이 배치될 수 있다. 상기 액체 금속은 갈륨 및 인듐을 포함하는 복합 조성의 액체 금속일 수 있다.A
액체 금속층(530)은 커패시터 영역(Capacitor)에 위치하는 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b), 저항 영역(Resistance)에 위치하는 저항 선로 패턴부(533) 및 패드 영역(Pad)에 위치하는 패드 패턴부(532)를 포함할 수 있다. 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)는 함께 커패시터 기능을 수행할 수 있다.The
제1 커패시터 선로 패턴부(531a), 제2 커패시터 선로 패턴부(531b), 저항 선로 패턴부(533) 및 패드 패턴부(532)는 동일한 층에 위치할 수 있다. 또, 제1 커패시터 선로 패턴부(531a)와 제2 커패시터 선로 패턴부(531b)는 서로 이격되어 연결되지 않은 상태이되, 제2 커패시터 선로 패턴부(531b), 저항 선로 패턴부(533) 및 패드 패턴부(532)는 물리적 경계 없이 일체로 형성되고, 동일한 액체 금속이 연속적으로 충진된 상태일 수 있다. The first capacitor
비제한적인 예시로서, 제2 커패시터 선로 패턴부(531b)와 저항 선로 패턴부(533)는 물리적 경계 없이 형성되되, 서로 상이한 조성을 갖는 액체 금속을 포함할 수 있다. 예를 들어, 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)는 갈륨과 인듐을 포함하는 복합 조성의 액체 금속이 충진된 상태이고, 저항 선로 패턴부(533)는 갈륨과 인듐 외 상온에서 고체 상태를 유지하는 나노 입자를 더 포함할 수도 있다. 액체 금속이 상당한 점도를 갖기 때문에 제2 커패시터 선로 패턴부(531b)와 저항 선로 패턴부(533)에 상이한 조성의 액체 금속이 충진되더라도 그 상태를 유지할 수 있다. 이 경우 제2 커패시터 선로 패턴부(531b)와 저항 선로 패턴부(533)가 물리적 경계를 갖지 않음은 물론이다.As a non-limiting example, the second capacitor
도 18은 도 2 등에 따른 저항 패턴과 도 9 등에 따른 커패시터 패턴이 복합된 경우를 예시하고 있으나 본 발명이 이에 제한되지 않음은 물론이다. 본 기술분야에 속하는 통상의 기술자는 앞서서 설명한 다양한 저항 소자 및 커패시터 소자들이 복합될 수 있음을 쉽게 이해할 수 있을 것이다. 저항 선로 패턴부(533)와 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)의 평면상 형상, 폭, 이격 거리 및 그 특성에 대해서는 앞서 저항 소자 기판 및 커패시터 소자 기판 각각에 대해 상세하게 설명한 바와 동일하므로 중복되는 설명은 생략한다.18 illustrates a case in which the resistance pattern according to FIG. 2 and the like and the capacitor pattern according to FIG. 9 are combined, but the present invention is not limited thereto. Those of ordinary skill in the art will readily understand that various resistance elements and capacitor elements described above may be combined. Regarding the planar shape, width, separation distance, and characteristics of the resistance
한편, 두께 보강층(635)은 베이스(100) 상에 배치될 수 있다. 두께 보강층(635)은 절연성을 갖는 재료로 이루어지고, 두께 보강층(635)의 최대 두께는 격벽 패턴층(630)의 최대 두께 보다 작음은 앞서 설명한 바와 같다.Meanwhile, the
두께 보강층(635)은 커패시터 영역(C), 저항 영역(R) 및 패드 영역에 걸쳐 부분적으로 배치될 수 있다. 구체적으로, 두께 보강층(635)은 커패시터 영역(C)의 전면(全面)에 배치될 수 있다. 반면, 두께 보강층(635)은 부분적으로 채널 내지는 개구를 갖도록 패터닝되고, 상기 개구는 적어도 부분적으로 상기 패드 영역 및 저항 영역(R) 내에 위치할 수 있다. 즉, 두께 보강층(635)은 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)와 완전히 중첩하고, 패드 패턴부(532) 및 저항 선로 패턴부(533)와 적어도 부분적으로 비중첩하도록 배치될 수 있다.The
두께 보강층(635) 및 격벽 패턴층(630)은 함께 액체 금속이 충진되기 위한 채널 내지는 공간을 제공할 수 있다. 이 경우 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)는 격벽 패턴층(630)이 제공하는 채널 내에만 배치되고, 패드 패턴부(532) 및 저항 선로 패턴부(533)는 부분적으로 두께 보강층(635)의 개구 내에 삽입될 수 있다.The
즉, 두께 보강층(635)에 의해 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)의 두께(T531)는 패드 패턴부(532)의 두께(T532) 및 저항 선로 패턴부(533)의 두께(T533)와 상이할 수 있다. 예를 들어, 패드 패턴부(532)의 최대 두께(T532)는 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)의 최대 두께 내지는 평균 두께(T531) 보다 클 수 있다. 또, 저항 선로 패턴부(533)의 평균 두께(T533)는 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)의 최대 두께 내지는 평균 두께(T531) 보다 클 수 있다. 몇몇 실시예에서, 저항 선로 패턴부(533)의 평균 두께(T533)는 패드 패턴부(532)의 최대 두께(T532)와 실질적으로 동일할 수 있다.That is, the thickness T 531 of the first capacitor
앞서 설명한 것과 같이, 패드 패턴부(532)는 외부의 구성요소와 전기적 접속을 수행하기 때문에 충분한 두께를 가질 필요가 있다. 또, 본 발명이 이에 제한되는 것은 아니나, 본 실시예에 따른 커패시터 복합 소자 기판(50)을 튜닝하는 경우에 저항 선로 패턴부(533)가 충분한 두께를 갖도록 하여 튜닝을 용이하게 할 수 있다. 반면, 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)는 상대적으로 작은 두께를 갖도록 하여 기생 커패시턴스의 발생을 방지하고, 나아가 저항 영역(R)에서 신축, 벤딩 내지는 가압의 변형이 발생하더라도 커패시터 영역(C)의 제1 커패시터 선로 패턴부(531a) 및 제2 커패시터 선로 패턴부(531b)에서의 구조 왜곡을 최소화할 수 있다.As described above, the
다시 말해서, 커패시터 복합 소자 기판(50)을 튜닝하여 임피던스를 조절하는 경우에, 커패시터 복합 소자 기판(50)을 신축하거나, 벤딩하거나, 또는 가압할 때 커패시터 영역(C)의 구조 변형의 정도에 비해 저항 영역(R)의 구조 변형을 크게 할 수 있고, 리액턴스 성분은 유지하면서 저항 성분의 크기만을 가변적으로 제어할 수 있다. 다라서 원하는 임피던스로의 조절이 용이해지는 장점이 있다.In other words, when the capacitor
본 실시예에 따른 커패시터 복합 소자 기판(50)은 단순한 구조를 가지면서도 커패시터 영역(C)의 액체 금속층(531a, 531b)과 저항 영역(R)의 액체 금속층(533) 및 및 패드 영역의 액체 금속층(532)의 두께를 용이하게 제어할 수 있다. 또 액체 금속층(530)의 부분적인 두께 제어를 통해 전기적 특성과 구조적 안정성이 향상된 커패시터 복합 소자 기판(50)을 제공할 수 있다.The capacitor
도 20은 본 발명의 다른 실시예에 따른 커패시터 복합 소자 기판(51)의 단면도이다.20 is a cross-sectional view of a capacitor
도 20을 참조하면, 본 실시예에 따른 커패시터 복합 소자 기판(51)의 액체 금속층(540)의 측면은 부분적으로 경사를 가지며, 고유전층(675) 및 저유전층(670)을 더 포함하는 점이 도 19 등의 실시예에 따른 커패시터 복합 소자 기판(50)과 상이한 점이다.Referring to FIG. 20, a side surface of the
예시적인 실시예에서, 패드 패턴부(542)의 측면은 테이퍼진 형상의 경사, 즉 90도 미만의 경사를 가질 수 있다. 앞서 설명한 것과 같이 액체 금속층(540)은 상온에서 액체 상태를 유지하는 액체 금속으로 형성될 수 있다. 이 경우 채널의 상단부를 형성하는 격벽 패턴층(660)이 부분적으로 역경사를 갖는 측면을 가짐으로써 패드 패턴부(542)의 액체 금속을 안정적으로 트랩할 수 있다. In an exemplary embodiment, a side surface of the
또, 제1 커패시터 선로 패턴부(541a)의 측면 경사각은 패드 패턴부(542)의 측면 경사각 보다 클 수 있다. 제1 커패시터 선로 패턴부(541a) 또한 액체 금속을 안정적으로 트랩할 수 있도록 90도 미만의 경사를 형성하되, 상부에서의 면저항과 하부에서의 면저항을 대략 균일하게 유지할 수 있도록 패드 패턴부(542)의 측면 경사각 보다 크게 형성하는 것이 바람직하다.In addition, a side inclination angle of the first capacitor
또한, 저항 선로 패턴부(543)의 측면 경사각은 제1 커패시터 선로 패턴부(541a)의 측면 경사각 보다 클 수 있다. 본 발명이 이에 제한되는 것은 아니나, 측면 경사각이 작을 경우 커패시터 복합 소자 기판(51)이 부분적으로 신축, 벤딩 또는 가압되는 경우에 구조의 변형이 상대적으로 작을 수 있다. 따라서 저항 선로 패턴부(543)의 측면 경사각을 상대적으로 크게 형성하여 튜닝 안정성을 보다 개선할 수 있는 효과가 있다.In addition, a side inclination angle of the resistance
나아가, 제2 커패시터 선로 패턴부(541b)의 측면 경사각은 저항 선로 패턴부(543)의 측면 경사각 보다 클 수 있다. 전술한 바와 같이 제2 커패시터 선로 패턴부(541b)가 90도 초과의 역경사를 갖도록 하여 제1 커패시터 선로 패턴부(541a)와 제2 커패시터 선로 패턴부(541b) 간의 대면 면적을 극대화할 수 있다.Furthermore, a side inclination angle of the second capacitor
저항 영역에 배치되는 저항 소자, 커패시터 영역에 배치되는 커패시터 소자의 구성요소에 대해서는 앞서 설명한 바 있으므로 중복되는 설명은 생략한다.Since the components of the resistor element disposed in the resistance region and the capacitor element disposed in the capacitor region have been described above, overlapping descriptions will be omitted.
도 21은 본 발명의 또 다른 실시예에 따른 커패시터 복합 소자 기판(52)의 단면도이다.21 is a cross-sectional view of a capacitor
도 21을 참조하면, 본 실시예에 따른 커패시터 복합 소자 기판(52)은 고유전층(689)이 제1 커패시터 선로 패턴부(541a) 및 제2 커패시터 선로 패턴부(541b)와 맞닿지 않고 이격된 점이 도 20의 실시예에 따른 커패시터 복합 소자 기판(51)과 상이한 점이다.Referring to FIG. 21, in the capacitor
본 실시예는 도 20의 실시예와 상이한 방법으로 고유전층(689)을 형성할 수 있음을 나타낸다. 이 경우 고유전층(689)과 제1 커패시터 선로 패턴부(541a)의 사이, 및 고유전층(689)과 제2 커패시터 선로 패턴부(541b)의 사이에는 제2 격벽 패턴층(680)이 더 배치될 수도 있다. This embodiment shows that the
이하, 도 20의 실시예에 따른 커패시터 복합 소자 기판(51)을 예로 하여 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing the capacitor
도 22 내지 도 27은 본 발명의 일 실시예에 따른 커패시터 복합 소자 기판의 제조 방법을 나타낸 단면도들이다.22 to 27 are cross-sectional views illustrating a method of manufacturing a capacitor composite device substrate according to an embodiment of the present invention.
우선 도 22를 참조하면, 베이스(100) 상에 두께 보강층(665)을 배치한다. 두께 보강층(665)은 부분적으로 개구 내지는 채널을 갖도록 패터닝된 상태일 수 있다. 평면도로 표현하지 않았으나, 상기 두께 보강층(665)의 개구는 평면 시점에서 지그재그 형상의 개구(즉, 저항 선로 패턴이 배치될 부분) 및 패드와 상응하는 형상의 개구를 포함할 수 있다. First, referring to FIG. 22, a
베이스(100) 및 두께 보강층(665)에 대해서는 앞서 상세하게 설명한 바 있으므로 중복되는 설명은 생략한다.Since the
이어서 도 23을 더 참조하면, 두께 보강층(665) 상에 격벽 패턴층(660)을 배치한다. 격벽 패턴층(660)은 두께 보강층(665) 상에 직접 배치될 수 있다. 또, 격벽 패턴층(660)은 베이스(100)와 맞닿지 않도록 배치될 수 있다. 격벽 패턴층(660)은 액체 금속이 충진되기 위한 채널을 형성할 수 있다. 격벽 패턴층(660)의 측면은 부분적으로 90도를 초과하는 역경사를 가지고, 부분적으로 90도 미만의 정경사를 가질 수 있다. 평면도로 표현하지 않았으나, 격벽 패턴층(660)이 형성하는 채널은 지그재그 형상의 채널(즉, 저항 선로 패턴이 배치될 부분), 대략 'S'자 형상의 채널(즉, 커패시터 선로 패턴이 배치될 부분) 및 패드와 상응하는 형상의 채널을 포함할 수 있다.Subsequently, referring to FIG. 23 further, a partition
격벽 패턴층(660)의 형상 등에 대해서는 앞서 상세하게 설명한 바 있으므로 중복되는 설명은 생략한다.Since the shape of the partition
이어서 도 24를 더 참조하면, 두께 보강층(665) 상에 고유전층(675)을 배치한다. 고유전층(675)은 두께 보강층(665) 상에 직접 배치될 수 있다. 본 실시예에서는 격벽 패턴층(660)을 형성한 후에 고유전층(675)을 형성하는 경우를 예시하고 있으나 본 발명이 이에 제한되지 않음은 물론이다.Subsequently, referring to FIG. 24 further, a
예시적인 실시예에서, 고유전층(675)은 격벽 패턴층(660)과 함께 채널을 형성할 수 있다. 고유전층(675)은 커패시터 영역 내에만 배치되고, 패드 영역 및 저항 영역 내에는 배치되지 않을 수 있다. 또, 고유전층(675)은 두께 보강층(665)과 중첩하되, 격벽 패턴층(660)과는 비중첩하도록 배치될 수 있다.In an exemplary embodiment, the
몇몇 실시예에서, 고유전층(675)의 어느 일측면은 90도를 초과하는 역경사를 가지고, 타측면은 90도 미만의 정경사를 가질 수 있다. 또, 고유전층(675)의 두께는 격벽 패턴층(660)의 두께 보다 작을 수 있다.In some embodiments, one side of the
고유전층(675)의 형상 및 위치 등에 대해서는 앞서 상세하게 설명한 바 있으므로 중복되는 설명은 생략한다.Since the shape and location of the
이어서 도 25를 더 참조하면, 고유전층(675) 상에 저유전층(670)을 배치한다. 저유전층(670)은 고유전층(675) 보다 작은 유전률을 가지고 절연성을 갖는 재료로 이루어질 수 있다.Subsequently, referring to FIG. 25 further, a
이어서 도 26을 더 참조하면, 격벽 패턴층(660) 및 저유전층(670) 상에 밀봉층(700)을 배치한다. 도면으로 표현하지 않았으나, 격벽 패턴층(660)과 밀봉층(700) 사이, 및/또는 저유전층(670)과 밀봉층(700) 사이에는 접착층(미도시)이 개재될 수도 있다. 베이스(100), 두께 보강층(665), 격벽 패턴층(660), 고유전층(675) 등에 의해 둘러싸이는 공간은 비어있을 수 있다. Subsequently, referring to FIG. 26 further, a
이어서 도 27을 더 참조하면, 비어있는 채널 내에 액체 금속을 주입 또는 충진하여 액체 금속층(540)을 형성한다. 예시적인 실시예에서, 한번의 액체 금속 주입 공정을 통해 제1 커패시터 선로 패턴부(541a)가 형성될 수 있다. 또, 다른 한번의 액체 금속 주입 공정을 통해 제2 커패시터 선로 패턴부(541b), 패드 패턴부(542) 및 저항 선로 패턴부(543)가 충진될 수 있다.Subsequently, referring to FIG. 27 further, a
비제한적인 예시로서, 제2 커패시터 선로 패턴부(541b)와 저항 선로 패턴부(543)는 물리적 경계 없이 형성되되, 서로 상이한 조성을 갖는 액체 금속을 포함할 수 있다. 예를 들어, 제2 커패시터 선로 패턴부(541b)와 달리 저항 선로 패턴부(543)는 상온에서 고체 상태를 유지하는 나노 입자가 부유된 액체 금속으로 형성될 수 있다. 이 경우, 제2 커패시터 선로 패턴부(541b) 측으로부터 충진 공정이 수행되고, 저항 선로 패턴부(543) 측으로부터 충진 공정이 수행될 수 있다. 상기 양측의 충진 공정은 동시에, 또는 순차적으로 이루어질 수 있다. 액체 금속이 상당한 점도를 갖기 때문에 제2 커패시터 선로 패턴부(541b)와 저항 선로 패턴부(543)에 서로 상이한 조성의 액체 금속이 충진되더라도 그 상태를 유지할 수 있다.As a non-limiting example, the second capacitor
본 실시예에 따른 커패시터 복합 소자 기판의 제조 방법을 통해 제조된 커패시터 복합 소자 기판은 상온에서 액체 상태를 유지하는 액체 금속층(540)을 안정적으로 유지하며 전기적 특성이 우수하다. 뿐만 아니라 커패시터 복합 소자 기판에서 불필요한 기생 커패시턴스를 억제할 수 있고, 커패시터 복합 소자 기판을 튜닝하는 경우에, 커패시터 선로 패턴부(541a, 541b)에 가해지는 구조적 변형은 최소화하면서도 저항 선로 패턴부(543)에 가해지는 구조적 변형을 극대화할 수 있어 효율적인 임피던스 제어가 가능한 효과가 있다.The capacitor composite device substrate manufactured by the method of manufacturing the capacitor composite device substrate according to the present exemplary embodiment stably maintains the
이하, 제조예 및 실험예를 더 참조하여 본 발명에 대해 더욱 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to Preparation Examples and Experimental Examples.
[제조예 1-1][Production Example 1-1]
도 1에 도시된 것과 같은 형상의 저항 소자 기판을 제조하였다. 그리고 그 이미지를 도 28에 나타내었다.A resistive element substrate having a shape as shown in FIG. 1 was manufactured. And the image is shown in Figure 28.
액체 금속으로는 갈륨과 인듐의 혼합 조성을 이용하였다. 적층 구조는 도 7과 같이 구성하였다. 베이스로는 종이를 이용하였다.As the liquid metal, a mixed composition of gallium and indium was used. The laminated structure was configured as shown in FIG. 7. Paper was used as the base.
[제조예 1-2][Production Example 1-2]
도 2에 도시된 것과 같은 형상의 저항 소자 기판을 제조하였다. 그리고 그 이미지를 도 29에 나타내었다. 평면상 형상을 다르게 한 것을 제외하고는 제조예 1-1과 동일한 방법으로 제조하였다.A resistive element substrate having a shape as shown in FIG. 2 was manufactured. And the image is shown in Figure 29. It was prepared in the same manner as in Preparation Example 1-1, except that the planar shape was different.
[제조예 2-1][Production Example 2-1]
도 8에 도시된 것과 같은 형상의 커패시터 소자 기판을 제조하였다. 그리고 그 이미지를 도 30에 나타내었다.A capacitor device substrate having a shape as shown in FIG. 8 was manufactured. And the image is shown in Figure 30.
액체 금속으로는 갈륨과 인듐의 혼합 조성을 이용하였다. 적층 구조는 도 14와 같이 구성하였다. 베이스로는 종이를 이용하였다.As the liquid metal, a mixed composition of gallium and indium was used. The laminated structure was configured as shown in FIG. 14. Paper was used as the base.
[제조예 2-2][Production Example 2-2]
도 9에 도시된 것과 같은 형상의 커패시터 소자 기판을 제조하였다. 그리고 그 이미지를 도 31에 나타내었다. 평면상 형상을 다르게 한 것을 제외하고는 제조예 2-1과 동일한 방법으로 제조하였다.A capacitor device substrate having a shape as shown in FIG. 9 was manufactured. And the image is shown in Figure 31. It was prepared in the same manner as in Preparation Example 2-1, except that the planar shape was different.
[실험예][Experimental Example]
제조예 2-2에서 준비된 커패시터 소자 기판의 특성을 측정하여 도 32에 나타내었다. 도 32를 참조하면, 본 발명에 따른 액체 금속을 이용한 커패시터 소자 기판은 약 13.64pF의 커패시턴스를 나타내며 커패시터 소자로 기능하기에 충분한 것을 확인할 수 있다.The properties of the capacitor element substrate prepared in Preparation Example 2-2 were measured and shown in FIG. 32. Referring to FIG. 32, it can be seen that the capacitor element substrate using the liquid metal according to the present invention exhibits a capacitance of about 13.64 pF and is sufficient to function as a capacitor element.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 따라서 본 발명의 범위는 이상에서 예시된 기술 사상의 변경물, 균등물 내지는 대체물을 포함하는 것으로 이해되어야 한다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments of the present invention have been described above, but these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains should not depart from the essential characteristics of the embodiments of the present invention. It will be appreciated that various modifications and applications not illustrated above are possible. Therefore, the scope of the present invention should be understood to include modifications, equivalents, or substitutes of the technical idea exemplified above. For example, each component specifically shown in the embodiment of the present invention can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
50: 커패시터 복합 소자 기판
100: 베이스
530: 액체 금속층
531a: 제1 커패시터 선로 패턴부
531b: 제2 커패시터 선로 패턴부
532: 패드 패턴부
533: 저항 선로 패턴부
630: 격벽 패턴층
635: 두께 보강층
700: 밀봉층50: capacitor composite element substrate
100: base
530: liquid metal layer
531a: first capacitor line pattern portion
531b: second capacitor line pattern portion
532: pad pattern portion
533: resistance line pattern portion
630: bulkhead pattern layer
635: thickness reinforcing layer
700: sealing layer
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190079885A KR20210004063A (en) | 2019-07-03 | 2019-07-03 | Capacitor complex element substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190079885A KR20210004063A (en) | 2019-07-03 | 2019-07-03 | Capacitor complex element substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210004063A true KR20210004063A (en) | 2021-01-13 |
Family
ID=74142793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190079885A KR20210004063A (en) | 2019-07-03 | 2019-07-03 | Capacitor complex element substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210004063A (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8826747B2 (en) | 2012-01-19 | 2014-09-09 | Samsung Electronics Co., Ltd. | Flexible tactile sensor apparatus |
| US20170312849A1 (en) | 2016-05-02 | 2017-11-02 | Electronics And Telecommunications Research Institute | Extruder for metal material and 3d printer using the same |
| CN105938021B (en) | 2016-06-30 | 2018-02-23 | 东南大学 | A kind of multilayer inductor passive and wireless LC temperature sensors |
| US9945739B2 (en) | 2015-05-29 | 2018-04-17 | Korea University Research And Business Foundation | Flexible pressure sensor using amorphous metal and flexible bimodal sensor for simultaneously sensing pressure and temperature |
| US20180192911A1 (en) | 2017-01-10 | 2018-07-12 | Korea Electronics Technologies Institute | Sensors for measuring skin conductivity and methods for manufacturing the same |
| US20180305563A1 (en) | 2017-04-19 | 2018-10-25 | Electronics And Telecommunications Research Institute | Liquid metal mixture and method of forming a conductive pattern using the same |
| US20190003818A1 (en) | 2015-12-25 | 2019-01-03 | National Institute Of Advanced Industrial Science And Technology | Deformation sensor |
| US10184779B2 (en) | 2013-11-28 | 2019-01-22 | Bando Chemical Industries, Ltd. | Stretchable electrode, sensor sheet and capacitive sensor |
| KR101993314B1 (en) | 2019-04-16 | 2019-06-26 | 한국생산기술연구원 | Layered-substrate including liquid metal, flexible filter element using the layered-substrate, and method of preparing the filter element |
| KR101993313B1 (en) | 2019-04-15 | 2019-06-26 | 한국생산기술연구원 | Flexible filter element using liquid metal and method of preparing the same |
-
2019
- 2019-07-03 KR KR1020190079885A patent/KR20210004063A/en unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8826747B2 (en) | 2012-01-19 | 2014-09-09 | Samsung Electronics Co., Ltd. | Flexible tactile sensor apparatus |
| US10184779B2 (en) | 2013-11-28 | 2019-01-22 | Bando Chemical Industries, Ltd. | Stretchable electrode, sensor sheet and capacitive sensor |
| US9945739B2 (en) | 2015-05-29 | 2018-04-17 | Korea University Research And Business Foundation | Flexible pressure sensor using amorphous metal and flexible bimodal sensor for simultaneously sensing pressure and temperature |
| US20190003818A1 (en) | 2015-12-25 | 2019-01-03 | National Institute Of Advanced Industrial Science And Technology | Deformation sensor |
| US20170312849A1 (en) | 2016-05-02 | 2017-11-02 | Electronics And Telecommunications Research Institute | Extruder for metal material and 3d printer using the same |
| CN105938021B (en) | 2016-06-30 | 2018-02-23 | 东南大学 | A kind of multilayer inductor passive and wireless LC temperature sensors |
| US20180192911A1 (en) | 2017-01-10 | 2018-07-12 | Korea Electronics Technologies Institute | Sensors for measuring skin conductivity and methods for manufacturing the same |
| US20180305563A1 (en) | 2017-04-19 | 2018-10-25 | Electronics And Telecommunications Research Institute | Liquid metal mixture and method of forming a conductive pattern using the same |
| KR101993313B1 (en) | 2019-04-15 | 2019-06-26 | 한국생산기술연구원 | Flexible filter element using liquid metal and method of preparing the same |
| KR101993314B1 (en) | 2019-04-16 | 2019-06-26 | 한국생산기술연구원 | Layered-substrate including liquid metal, flexible filter element using the layered-substrate, and method of preparing the filter element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102063802B1 (en) | Liquid metal capacitor element substrate having improved parasitic capacitance characteristic and method of preparing the same | |
| JP6562357B2 (en) | Pressure sensor | |
| Sridhar et al. | A hydrogel-based passive wireless sensor using a flex-circuit inductive transducer | |
| KR102078215B1 (en) | Inductor complex element including liquid metal, method of preparing passive element substrate including the same, and method of tuning passive element substrate | |
| US7701696B2 (en) | Multilayer capacitor | |
| KR101993313B1 (en) | Flexible filter element using liquid metal and method of preparing the same | |
| KR101993314B1 (en) | Layered-substrate including liquid metal, flexible filter element using the layered-substrate, and method of preparing the filter element | |
| KR101963283B1 (en) | Capacitor Component | |
| JP2015204451A (en) | Multilayer ceramic capacitor and method of manufacturing the same and its mounting board | |
| RU2011110426A (en) | CAPACITIVE DEVICE AND RESONANT DIAGRAM | |
| JPH03501426A (en) | High dielectric constant soft sheet material | |
| US10998136B2 (en) | Three-dimensional capacitor | |
| US20080297977A1 (en) | Multilayer capacitor | |
| KR102569329B1 (en) | Flexible sensor device using liquid metal | |
| CN107926109A (en) | With the conductor structure and the article of electronic unit on carrier structure | |
| CN110095223A (en) | A kind of pressure sensor | |
| EP2104120A3 (en) | Tantalum capacitor | |
| CN105390284B (en) | Capacitor | |
| JPWO2018142972A1 (en) | Solid electrolytic capacitor | |
| CN108010721B (en) | Multilayer electronic component | |
| KR20210004059A (en) | Inductor complex element substrate | |
| KR20210004063A (en) | Capacitor complex element substrate | |
| CN103460321A (en) | Electrolytic capacitor | |
| KR102322963B1 (en) | Conductive pattern substrate including base with invaded liquid metal | |
| WO2014094776A1 (en) | A stretchable conductor array |