KR20170002506A - Method for determining the parameters of an ic manufacturing process by a differential procedure - Google Patents

Method for determining the parameters of an ic manufacturing process by a differential procedure Download PDF

Info

Publication number
KR20170002506A
KR20170002506A KR1020167033378A KR20167033378A KR20170002506A KR 20170002506 A KR20170002506 A KR 20170002506A KR 1020167033378 A KR1020167033378 A KR 1020167033378A KR 20167033378 A KR20167033378 A KR 20167033378A KR 20170002506 A KR20170002506 A KR 20170002506A
Authority
KR
South Korea
Prior art keywords
vector
layout
values
design
series
Prior art date
Application number
KR1020167033378A
Other languages
Korean (ko)
Other versions
KR101960070B1 (en
Inventor
모하메드 사이브
패트릭 시아본느
티아고 피구에이로
Original Assignee
아셀타 나노그라픽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아셀타 나노그라픽 filed Critical 아셀타 나노그라픽
Publication of KR20170002506A publication Critical patent/KR20170002506A/en
Application granted granted Critical
Publication of KR101960070B1 publication Critical patent/KR101960070B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G03F7/704Scanned exposure beam, e.g. raster-, rotary- and vector scanning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/04Constraint-based CAD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

차이 절차에 의해 IC 제조 공정의 파라미터를 결정하기 위한 방법. 본 발명은 제1 공정의 파라미터로부터 제2 제조 공정의 파라미터를 쉽게 결정하는 방법을 개시한다. 2개의 공정 간 차이를 나타내는 메트릭이 복수의 파라미터 값으로부터 계산되며, 이는 교정 레이아웃 상의 2개의 공정에 대해 측정되거나 내삽/외삽 절차에 의해 2개의 공정에 대한 레이아웃 또는 기준 데이터에 대해 기존 값으로부터 결정될 수 있다. 메트릭의 개수가 선택되어 이들 조합이 모든 설계 영역에서 2개의 공정 간 차이의 정밀한 표현을 제공한다. 바람직하게는, 타깃 설계의 콘볼루션과 커넬 함수와 변형 함수의 합성으로서 메트릭이 계산된다.A method for determining parameters of an IC manufacturing process by a difference procedure. The present invention discloses a method for easily determining parameters of a second manufacturing process from parameters of a first process. A metric representing the difference between the two processes is calculated from the plurality of parameter values, which can be measured for two processes on the calibration layout or can be determined from the existing values for the layout or reference data for the two processes by interpolation / have. The number of metrics is selected and these combinations provide a precise representation of the differences between the two processes in all design areas. Preferably, the metric is calculated as a convolution of the target design and a composite of the kernel function and the deformation function.

Figure P1020167033378
Figure P1020167033378

Description

차이 절차에 의해 IC 제조 공정의 파라미터를 결정하기 위한 방법{METHOD FOR DETERMINING THE PARAMETERS OF AN IC MANUFACTURING PROCESS BY A DIFFERENTIAL PROCEDURE}METHOD FOR DETERMINING THE PARAMETERS OF AN IC MANUFACTURING PROCESS BY A DIFFERENTIAL PROCEDURE BACKGROUND OF THE INVENTION [0001]

본 발명은 전자 또는 광 리소그래피의 분야에 적용된다. 본 발명은 그 밖의 다른 공정 중에서 마스크 쓰기(mask write) 및 직접 쓰기(direct write)에 적용된다. 본 발명은 반도체 제조 공정의 다른 단계, 가령, 나노각인(nanoimprint), DSA(Directed Self Assembly), 에칭, CMP(Chemincal Mechanical Polishing/Planarization), 어닐링, 베이킹, 측량 등에도 적용될 수 있다.The invention applies to the field of electronic or optical lithography. The present invention is applied to mask writing and direct writing among other processes. The present invention can also be applied to other stages of the semiconductor manufacturing process, such as nanoimprint, Directed Self Assembly (DSA), etching, CMP (Chemincal Mechanical Polishing / Planarization), annealing, baking,

마스크 쓰기 또는 직접 쓰기의 공정 중에, 몇 가지 요인이 오차를 야기하고 예상 분해능의 성취를 막는다. 이들 요인 중 일부가 전자 산란(전방 및 후방 산란), 레지스트 확산, 레지스트 두께, 에칭, 화염, 연무, 측량 등이다. 분해능을 개선하고 이들 현상의 영향을 감소시키기 위해, 근접 효과 교정(PEC)(proximity effect correction), 연무 효과 교정(FEC)(fogging effect correction), 에칭 보상(etching compensation) 등의 몇 가지 전략이 존재한다. 전략은 선량 및/또는 지오메트리 보상을 이용한 이들의 교정의 각각의 효과의 영향의 예측을 기초로 한다. 따라서 교정의 품질이 현상을 예측하기 위해 사용되는 모델의 품질에 따라 달라지며, 상기 모델은 제조 공정 별로 상이하다. 모델 및 교정의 높은 정밀도가 확실히 획득될 수 있지만 높은 계산 비용이 수반된다. During the process of mask writing or direct writing, several factors cause errors and prevent the achievement of the expected resolution. Some of these factors are electron scattering (front and back scattering), resist diffusion, resist thickness, etching, flame, fogging, measurement and the like. Several strategies exist to improve the resolution and reduce the effects of these phenomena, such as proximity effect correction (PEC), fogging effect correction (FEC), and etching compensation do. The strategy is based on the prediction of the effect of each of the effects of their correction using dose and / or geometry compensation. Therefore, the quality of the calibration depends on the quality of the model used to predict the phenomenon, and the model is different for each manufacturing process. The high accuracy of the model and calibration can be reliably obtained, but with high computational costs.

문제는, 임의의 생산 흐름에서, 때때로 공정을 변경하는 것이 필요하다는 것이다. 이는 새 장비, 새 레지스트 등의 구매로 인한 것일 수 있다. 많은 경우, 이전 흐름으로부터와 동일한 거동을 유지하는 것이 바람직할 수 있다. 종래 기술에서, 이는 공정 상태를 튜닝함으로써 달성된다. 시간 소모적이고 꽤 비싼 물리적 공정 파라미터(에칭 바이어스, 전력, 레지스트 두께, 베이킹 등)가 변경된다. The problem is that, in any production flow, it is sometimes necessary to change the process. This may be due to the purchase of new equipment, new resists, and so on. In many cases, it may be desirable to maintain the same behavior as from the previous flow. In the prior art, this is accomplished by tuning the process state. Time-consuming and quite expensive physical process parameters (etch bias, power, resist thickness, baking, etc.) are changed.

이 부담을 낮추기 위한 해결책이 광학적 근접 효과 교정(OPC)의 맥락에서 발견되었다. 이들 해결책 중 일부가 미국 특허 번호 6,033,814 및 6,463,403에 의해 개시된다. 종래 방식에서의 이들 방법의 기본 아이디어는 2개의 개별 모델, 즉, 기존 공정에 대한 모델과 새 공정에 대한 모델을 교정(calibrate)하고, 새 공정에 대한 모델의 출력이 기존 공정의 모델의 출력에 매칭되어야 하는 것이다. 두 가지 교정이 수행되면, 두 가지 교정된 모델을 이용해 기존 공정의 타깃을 새 공정의 타깃으로 변경하는 것이 필요하다. 복수의 계산 절차(두 번의 교정, 한 번의 시뮬레이션 및 한 번의 보정)이 실행되어야 하며, 이는 꽤 부담이 되고 계산상 무겁다.A solution to reduce this burden was found in the context of optical proximity correction (OPC). Some of these solutions are disclosed by U.S. Patent Nos. 6,033,814 and 6,463,403. The basic idea of these methods in the conventional way is to calibrate the model for two separate models, namely the existing process and the new process, and the output of the model for the new process to the output of the model of the existing process It should be matched. Once the two calibrations are performed, it is necessary to use the two calibrated models to change the target of the existing process to the target of the new process. Multiple calculation procedures (two calibrations, one simulation and one calibration) have to be performed, which is quite burdensome and computationally heavy.

본 발명은 하나의 공정이 다른 한 공정을 모방하게 하며 교정 및 보정 효과를 감소시키는 단일 차이 모델을 구현함으로써 부담 및 컴퓨팅 작업부하를 완화시킨다. 덧붙여, 공정 매칭 방법을 이용하는 것이, 사용되는 측정 포인트가 전체 설계에 걸쳐 산개되어 있지 않을 때 매칭 공정에 제약을 가해, 가령, 매칭 결과를 유지하거나, 측정들 간에 외삽 및 내삽 중 하나를 수행하거나 파라미터에 대한 선행성을 가함으로써 더 유연하게 원하는 결과를 획득할 수 있다.The present invention mitigates burden and computing workload by implementing a single difference model in which one process imitates another process and reduces calibration and correction effects. In addition, the use of a process matching method may limit the matching process when the used measurement point is not spread over the entire design, for example, to maintain the matching result, to perform either extrapolation and interpolation between measurements, By applying the precedence for, we can obtain the desired result more flexibly.

이를 위해, 본 발명은 컴퓨터에 의해, 출력 변수를 포함하는 출력 벡터를 결정하는 방법을 개시하며, 상기 출력 벡터는 반도체 집적 회로를 제조하기 위한 제2 공정의 특징부에 적용될 보정을 정의하며, 상기 방법은 다음을 포함한다: 제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령; 제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령; 상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄; 직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령.To this end, the invention discloses, by a computer, a method for determining an output vector comprising an output variable, the output vector defining a correction to be applied to a feature of a second process for manufacturing a semiconductor integrated circuit, The method includes: computer code instructions for obtaining a first series of values of an input vector for a first process for fabricating the same semiconductor integrated circuit at a first plurality of points of a first layout; Computer code instructions for obtaining a second set of values of a component of an input vector for a second process at one of a first plurality of points on a first layout and a second plurality of points on a second layout; A computer code instruction for determining a value of a state vector comprising a state variable; the state vector representing a state of a difference between a first series of values of the input vector and a second series of values; Computer code instructions for obtaining an output vector for a series of values of a state vector, by direct computation.

바람직하게는, 제1 공정이 가상 공정이며, 가상 공정은 입력 레이아웃과 동일한 출력 레이아웃을 생성한다.Preferably, the first step is a virtual process, and the virtual process produces the same output layout as the input layout.

바람직하게는, 출력 벡터는 출력 변수로서, 에지 변위, 선량 변조 및 이의 조합 중 적어도 하나를 포함한다.Preferably, the output vector is at least one of an output variable, an edge displacement, a dose modulation and a combination thereof.

바람직하게는, 입력 벡터는 입력 변수로서 집적 회로의 입력 설계의 CD 및 스페이스(space) 중 적어도 하나를 포함한다.Preferably, the input vector comprises at least one of a CD and a space of an input design of the integrated circuit as an input variable.

바람직하게는, 제1 레이아웃은 교정 레이아웃이다.Preferably, the first layout is a calibration layout.

바람직하게는, 제1 공정은 기준 공정이다.Preferably, the first process is a reference process.

바람직하게는, 입력 벡터의 제1 및 제2 일련의 값을 이용해 내삽 절차 및 외삽 절차 중 적어도 하나의 출력에서 상태 벡터의 일련의 값이 계산된다.Preferably, a series of values of the state vector at the output of at least one of the interpolation procedure and the extrapolation procedure is calculated using the first and second series of values of the input vector.

바람직하게는, 제1 상태 변수는 제1 공정 및 제2 공정이 사용될 값의 영역 상의 파라미터 벡터의 성분에 대한 판별력을 기초로 선택된다.Preferably, the first state variable is selected based on the discriminative power of the components of the parameter vector on the region of the values for which the first and second processes are to be used.

바람직하게는, 제1 상태 변수에 제2 상태 변수가 추가되어 지정된 계산 부하 예산 내에서 조합된 판별력을 증가시킨다.Preferably, a second state variable is added to the first state variable to increase the combined discrimination power within the specified calculated load budget.

바람직하게는, 상태 벡터는 CD, 스페이스 및 밀도 중 적어도 하나를 나타내는 상태 변수를 포함한다.Preferably, the state vector comprises a state variable representing at least one of CD, space and density.

바람직하게는, 설계의 일부분의 제1 에지에 접하면서 내부에 있는 원을 결정하고, 설계의 상기 일부분의 제1 에지와 설계의 상기 일부분의 제2 에지 사이에 포함되는 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서, CD를 나타내는 상태 변수를 계산함으로써, CD를 나타내는 상태 변수가 계산된다.Preferably, determining a circle in the interior while touching a first edge of a portion of the design, determining a surface area of a portion of the circle included between the first edge of the portion of the design and the second edge of the portion of the design And calculating a state variable representing the CD, as a ratio of the surface area of a part of the circle to the surface area of the circle, the state variable representing the CD is calculated.

바람직하게는, 설계의 다음 제2 부분을 바라보는 설계의 제1 부분의 에지에 접하고 외부에 있는 원을 결정하고, 설계의 제1 부분의 에지와 설계의 제2 부분의 에지 사이에 포함될 원의 일부분의 표면적을 결정하며, 디스크의 표면적에 대한 디스크의 일부분의 표면적의 비로서, 스페이스를 나타내는 상태 변수를 계산함으로써, 스페이스를 나타내는 상태 변수가 계산된다.Preferably, the edge of the first part of the design facing the next second part of the design is contacted and the circle on the outside is determined, and the circle of the circle to be included between the edge of the first part of the design and the edge of the second part of the design A state variable representing a space is calculated by calculating a state variable indicating a space, as a ratio of the surface area of a portion of the disk to the surface area of the disk, which determines the surface area of the portion.

바람직하게는, 설계의 복수의 부분을 덮는 원을 결정하고, 설계의 일부분에 포함된 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서 장거리 밀도를 나타내는 상태 변수를 계산함으로써, 장거리 밀도를 나타내는 상태 변수가 계산된다.Preferably, a circle covering the plurality of parts of the design is determined, a surface area of a part of the circle included in a part of the design is determined, and a state variable indicating a long distance density as a ratio of the surface area of a part of the circle to the surface area of the circle The state variable indicating the long-distance density is calculated.

바람직하게는, 상태 벡터는 외부 밀도와 내부 밀도 중 적어도 하나를 나타내는 상태 변수를 포함한다.Preferably, the state vector comprises a state variable indicating at least one of an outer density and an inner density.

바람직하게는, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 외부 밀도가 계산되며, 커넬 함수가 타깃 설계의 외부를 보도록 편이 각이 선택된다.Preferably, the external density is calculated by multiplying the convolution of the synthesis of the kernel function centered on the point of interest and the point of interest of the target design and the deformation function according to the viewing angle and the selected angle of departure, The angle of deviation is selected so as to see the outside of the screen.

바람직하게는, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 내부 밀도가 계산되며, 커넬 함수가 타깃 설계의 내부를 보도록 편이 각이 선택된다.Preferably, the internal density is calculated by the product of the convolution of the synthesis of the kernel function centered at the point of interest and the point of interest of the target design and the deformation function according to the viewing angle and the selected angle of departure, The angle of deviation is selected so as to observe the inside of the lens.

바람직하게는, 출력 변수가 변환 함수를 이용한 선량 변조로 변환되는 에지 변위이다.Preferably, the output variable is an edge displacement that is converted to a dose modulation using a transform function.

바람직하게는, 상기 변환 함수는 햇 함수(hat function), 사각형 함수(rectangular function), 삼각형 함수(triangular function) 및 가우시안 함수(Gaussian function) 중 하나이다.Advantageously, said conversion function is one of a hat function, a rectangular function, a triangular function and a Gaussian function.

바람직하게는, 상기 변환 함수는 파라미터 Wh에 의해 정의되는 햇 함수이다.Advantageously, said conversion function is a hat function defined by a parameter W h .

바람직하게는, 파라미터 Wh는, Wh ≥ Max(abs(ΔEdge)) 및 Wh ≤ minShapeDistance를 만족하도록 결정되며, 여기서 ΔEdge는 제1 일련의 값과 제2 일련의 값으로부터 획득된 에지(Edge) 값들의 차이로서 계산되고, ShapeDistance는 타깃 레이아웃 상에서 측정된다.Preferably, the parameter W h is determined such that W h ≥ Max (abs (ΔEdge)) and W h ≤ minShapeDistance, where ΔEdge is an edge obtained from a first series of values and a second series of values ) Values, and the ShapeDistance is measured on the target layout.

바람직하게는, 공식 Th=0.5-ΔEdge/Wh을 이용해 레지스트 임계치의 퍼센티지의 값 Th가 계산된다.Preferably, the value Th of the percentage of the resist threshold is calculated using the formula Th = 0.5-DeltaEdge / Wh.

본 발명은 또한 반도체 집적 회로를 제고하기 위한 제2 공정의 제2 파라미터에 적용될 일련의 보정(correction)을 결정하기 위한 컴퓨터 프로그램을 개시하며, 상기 컴퓨터 프로그램은 제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령; 제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령; 상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄; 직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령.The invention also discloses a computer program for determining a series of corrections to be applied to a second parameter of a second process for producing a semiconductor integrated circuit, Computer code instructions for obtaining a first series of values of an input vector for a first process for fabricating the same semiconductor integrated circuit; Computer code instructions for obtaining a second set of values of a component of an input vector for a second process at one of a first plurality of points on a first layout and a second plurality of points on a second layout; A computer code instruction for determining a value of a state vector comprising a state variable; the state vector representing a state of a difference between a first series of values of the input vector and a second series of values; Computer code instructions for obtaining an output vector for a series of values of a state vector, by direct computation.

본 발명은 또한 제21에 따르는 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비로서, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성된다.The present invention also relates to a semiconductor manufacturing equipment configured to use the output of a computer program according to claim 21, wherein the semiconductor manufacturing equipment is directly written onto a semiconductor wafer, written onto a mask plate, etched, chemically or mechanically planarized, Annealing, and inspection of the mask or semiconductor surface.

본 발명의 또 다른 이점은 각각의 노출 조건을 갖는 복수의 측정만 매칭을 수행하도록 요구된다는 것이다. 또한, 본 발명의 또 다른 이점은 이들 중 하나 또는 둘 모두를 블랙 박스로서 핸들링하면서 2개의 공정을 매칭하는 것이 가능하다는 것이다. 이는 하나의 마스크 제조업체가 공정의 내부를 액세스하지 못할 또 다른 마스크 제조업체에 의해 제공되는 것과 동일한 마스크를 구축하기 원할 때 유용하다. 또 다른 이점은 제2 공정을 제1 공정에 매칭하는 것이 (제1 공정을 제2 공정으로의) 역 매칭을 수행하는 데 사용될 수 있는 데이터를 생성한다는 것이다. 또 다른 이점은, 공정 매칭 단계 전에 교정 단계가 수행될 때, 정확도와 비용의 타협에 따라 다양한 옵션이 이용 가능하다: 두 소스 모두로부터의 계측 결과를 수집하기 위해 두 공정이 모두 적용되는 단일 교정 레이아웃, 2개의 서로 다른 교정 레이아웃의 결과를 이용하기, 소스와 타깃 공정으로부터 실제 설계 타깃에 대해 수행되는 측정 이용하기.Another advantage of the present invention is that only a plurality of measurements having respective exposure conditions are required to perform matching. Yet another advantage of the present invention is that it is possible to match two processes while handling one or both of them as a black box. This is useful when one mask manufacturer wants to build the same mask that is provided by another mask manufacturer that will not have access to the interior of the process. Another advantage is that matching the second process to the first process produces data that can be used to perform the backmatching (the first process to the second process). Another advantage is that when the calibration step is performed prior to the process matching step, a variety of options are available depending on the compromise between accuracy and cost: a single calibration layout in which both processes are applied to collect the measurement results from both sources , Utilizing the results of two different calibration layouts, and using the measurements performed on the actual design targets from the source and target processes.

리소그래피 공정의 보정 단계로 입력되기 전에 공차 기준에 매칭되어야 할 시뮬레이션 결과를 생성하도록 반전될 필요가 있는 다양한 공정 단계들의 기능 모델을 반드시 이용할 필요가 없다는 것이 본 발명의 이점이다.It is an advantage of the present invention that there is no need to necessarily use the functional models of the various process steps that need to be reversed to produce a simulation result that must be matched to the tolerance criteria before being input to the calibration step of the lithography process.

본 발명의 일부 실시예에서, 이상적인 기준 공정을 고려함으로써 입력 레이아웃에 적용될 지오메트리 보정이 직접(즉, 임의의 모델 반전 없이) 정의될 수 있다: 이상적인 공정이 입력 레이아웃과 동일한 타깃 레이아웃을 생성하는 공정이다. 본 발명의 방법은 입력 레이아웃의 지오메트리에 적용될 보정을 직접 생성하여 타깃 레이아웃을 생성할 수 있다.In some embodiments of the present invention, the geometric correction to be applied to the input layout can be defined directly (i.e., without any model reversal) by considering the ideal reference process: the ideal process is the process of generating the same target layout as the input layout . The method of the present invention can create a target layout by directly generating a correction to be applied to the geometry of the input layout.

다양한 실시예의 기술 및 다음의 도면을 통해 본 발명 및 이의 다양한 특징 및 이점이 더 잘 이해되고 자명해질 것이다.
도 1은 종래 기술에서 제2 공정을 제1 공정에 매칭하는 방법의 흐름도를 나타낸다.
도 2는 본 발명의 복수의 실시예에 따르는 교정 레이아웃을 이용하는 공정 매칭 방법의 흐름도를 나타낸다.
도 3은 본 발명의 복수의 실시예에서 2개의 서로 다른 레이아웃 및 내삽/외삽 법을 이용해 공정 매칭 방법의 흐름도를 나타낸다.
도 4는 본 발명의 복수의 실시예에서 2개의 기준 입력 데이터세트를 이용하는 공정 매칭 방법 및 내삽/외삽 방법의 흐름도를 도시한다.
도 5는 본 발명의 복수의 실시예에서 내삽/외삽 방법을 도시한다.
도 6 및 7은 본 발명의 변형예의 2개의 흐름도를 나타낸다.
도 8은 측정 지점을 갖는 3개의 서로 다른 레이아웃을 도시한다.
도 9a, 9b 및 9c는 도 8의 레이아웃을 갖는 스페이스 메트릭/상태 변수의 사용을 도시한다.
도 10a, 10b 및 10c는 도 8의 레이아웃을 갖는 CD 메트릭/상태 변수의 사용을 도시한다.
도 11a, 11b 및 11c는 도 8의 레이아웃을 갖는 밀도 메트릭/상태 변수의 사용을 도시한다.
BRIEF DESCRIPTION OF THE DRAWINGS The present invention and its various features and advantages will become better understood and appreciated by referring to the various embodiments and the following drawings.
1 shows a flow chart of a method of matching a second process to a first process in the prior art.
Figure 2 shows a flow diagram of a process matching method using a calibration layout in accordance with multiple embodiments of the present invention.
Figure 3 shows a flow diagram of a process matching method using two different layouts and interpolation / extrapolation in multiple embodiments of the present invention.
4 shows a flow diagram of a process matching method and an interpolation / extrapolation method using two reference input data sets in a plurality of embodiments of the present invention.
Figure 5 illustrates an interpolation / extrapolation method in multiple embodiments of the present invention.
Figures 6 and 7 show two flow charts of a variant of the invention.
Figure 8 shows three different layouts with measurement points.
Figures 9a, 9b and 9c illustrate the use of space metric / state variables with the layout of Figure 8.
Figures 10a, 10b and 10c illustrate the use of CD metric / state variables with the layout of Figure 8;
Figs. 11A, 11B and 11C illustrate the use of density metric / state variables with the layout of Fig.

도 1은 종래 기술에 따르는 제2 공정을 제1 공정에 매칭하는 방법의 흐름도를 도시한다.Figure 1 shows a flow diagram of a method for matching a second process according to the prior art to a first process.

인용된 2개의 US 특허에 의해 나타나는 종래 기술에서, 2번의 교정 단계, 사용 중인 공정(공정 I)에 대한 첫 번째 교정(110), 및 새 공정(공정 II)에 대한 두 번째 교정(120)이 수행된다. 그 후, 레이아웃 재-타깃팅 단계(130)가 수행되어, 공정 II이 공정 I에 의해 생성되는 레이아웃에 상응하는 레이아웃을 생성할 수 있다. 따라서 종래 기술의 이 공정은 3개의 복잡한 단계를 포함한다. 이것이 본 발명의 방법이 바람직한 이유 중 하나이다.In the prior art shown by the two US patents cited, there are two calibration steps, a first calibration 110 for the process in use (process I), and a second calibration 120 for the new process (process II) . Then, a layout re-targeting step 130 is performed so that a layout corresponding to the layout in which the process II is produced by the process I can be generated. Thus, this prior art process involves three complex steps. This is one of the reasons why the method of the present invention is preferable.

도 2는 본 발명의 복수의 실시예에 따르는 교정 레이아웃을 이용하는 공정 매칭 방법의 흐름도를 나타낸다.Figure 2 shows a flow diagram of a process matching method using a calibration layout in accordance with multiple embodiments of the present invention.

전략은 두 공정 모두로부터의 측정치를 이용하는 단계 및 그 후 하나의 공정이 또 다른 공정을 모방할 수 있도록 차이 모델을 교정하는 단계를 포함한다. 이 접근법에서, 계측 결과 외에 매칭되는 공정으로부터 그 밖의 다른 어떠한 정보도 요구되지 않는다. 이 접근법은 또한 어떠한 추가 노력 없이 단일 모델을 이용해 두 공정 모두 서로 매칭될 수 있는 이점을 제공한다.The strategy includes using measurements from both processes and then calibrating the difference model so that one process can mimic another process. In this approach, no other information is required from the matched process other than the measurement results. This approach also offers the advantage that both processes can be matched together using a single model without any additional effort.

제1 단계(210)는 매칭될 공정(220, 230)이 사용 중인 설계의 주요 특징부에 따라 달라질 수 있는 교정 레이아웃을 정의하는 것이다. 예를 들어, 치밀한 라인들을 갖는 Manhattan 설계를 재생하기 위한 공정이 주로 사용되는 경우, 교정 레이아웃(calibration layout)이 치밀한 라인들을 포함하는 것이 바람직할 것이다. 이와 마찬가지로, 공정이 치밀한 또는 산재된 자유 형태 설계에 대해 사용될 수 있다. 선택사항으로서, 교정 레이아웃을 형성하는 것이 반드시 필수인 것은 아니다. 계측 결과 또는 타깃 설계에 대해 매칭될 2개의 공정에 대한 시뮬레이션을 이용하는 것이 가능하다. The first step 210 is to define a calibration layout that the process 220, 230 to be matched can vary according to the major features of the design in use. For example, if a process for reproducing a Manhattan design with dense lines is used predominantly, it would be desirable for the calibration layout to include dense lines. Likewise, the process can be used for dense or scattered freeform designs. Optionally, it is not necessary to form a calibration layout. It is possible to use simulations for the two processes to be matched against the measurement results or the target design.

본 발명의 방법의 핵심 단계(240)는 2개의 공정(220, 230)의 결과(250, 260)에 대한 차이 모델을 교정하는 것이다. A key step 240 of the method of the present invention is to calibrate the difference model for the results 250, 260 of the two processes 220, 230.

그 후 최종 모델이 서로 다른 유형의 공정 매칭 전략을 이용하는 교정 흐름(270)에 적용될 수 있다. 예를 들어, 본 발명과 동일 출원인의 유럽 특허 출원 번호 2559054에 개시된 바와 같이 선량과 지오메트리 변조의 조합이 적용될 수 있다. 또한, 프랑스 특허 출원 번호 10/52862에 개시된 바와 같이 선량과 지오메트리 변조의 조합 보정 공정이 타깃 설계에 적용될 수 있다.The final model may then be applied to the calibration flow 270 using different types of process matching strategies. For example, a combination of dose and geometry modulation may be applied, as disclosed in commonly owned European Patent Application No. 2559054, the present invention. In addition, a combination correction process of dose and geometry modulation, as disclosed in French Patent Application No. 10/52862, can be applied to the target design.

차이 모델 교정 단계(240)가 더 상세히 기재될 것이다. The difference model correction step 240 will be described in more detail.

반도체 IC를 제조하기 위한 공정이 제조 단계 및 타깃 설계의 유형에 따라 중요도가 달라질 수 있는 복수의 변수에 의해 특징지어진다. 공정 효과를 모델링할 때, 스페이스 영역에서, 가령, CD(Critical Dimension, 임계 치수), 스페이스, 에지, 밀도 등의 일부 변수가 선택될 것이다. 그 밖의 다른 일부 변수가 전자 빔 선량 영역에서 선택될 것이다(예를 들어, 레지스트 임계치). 윤곽의 거칠기가 또한, 특히, 자유-형태 설계가 공정의 사용 분야 내에 있을 때 사용될 수 있다. Processes for fabricating semiconductor ICs are characterized by a plurality of variables that can vary in importance depending on the type of manufacturing stage and target design. When modeling the process effect, some parameters, such as CD (Critical Dimension), space, edge, density, etc., will be selected in the space area. Some other variables will be selected in the electron beam dose region (e.g., resist threshold). The roughness of the contour can also be used, especially when the free-form design is within the field of use of the process.

또한 출력 변수를 벡터의 함수로서 표현하는 것이 바람직할 수 있다. 이 벡터는 성분으로서 사용될 변수를 가져, 사용 분야를 통한 공정들 간 차이가 잘 표현될 수 있다. 변수 중 일부가 모델의 상태를 정의할 것이다(가령, CD, 스페이스, 밀도). 이들 변수는 "상태 변수" 또는 메트릭이라고 지칭될 수 있고 "상태 벡터"를 정의할 것이다. 일부 다른 것이 모델의 차이 출력을 정의할 것이다(에지 변위, 선량 변동, 둘 모두 조합 등). 이들 변수는 "출력 변수"라고 지칭될 것이며 "출력 벡터"를 형성할 것이다.It may also be desirable to express the output variable as a function of the vector. This vector has a variable to be used as a component so that the difference between the processes through the field of use can be well expressed. Some of the variables will define the state of the model (eg CD, space, density). These variables may be referred to as "state variables" or metrics and will define "state vectors ". Some others will define the difference output of the model (edge displacement, dose variation, combination of both, etc.). These variables will be referred to as "output variables" and will form "output vectors ".

바람직하게는, "입력 변수"를 형성하고 "입력 벡터"로 그룹화될 수 있는 교정 레이아웃에 대한 측정으로부터 차이 모델이 교정될 수 있다. 입력 변수는 CD, 스페이스 또는 그 밖의 다른 파라미터, 가령, 윤곽 거칠기(즉, LER(Line Edge Roughness) 또는 LWR(Line Width Roughness)), 또는 LES(Line End Shortening), 코너 라운딩 등일 수 있다. 사용 분야를 덮는 데 충분히 많은 개수의 지점에서 측정이 이뤄져야 하고 지점 위치가 또한 서브-레이아웃의 다양성을 또한 나타내야 한다. 그러나 본 발명은 방대하고 비싼 교정 레이아웃 단계를 이용하지 않고 수행될 수 있다.Preferably, the difference model can be calibrated from measurements on a calibration layout that can be grouped into "input vectors" and "input variables". The input variables may be CD, space or other parameters such as contour roughness (i.e., Line Edge Roughness (LER) or Line Width Roughness (LWR)), or Line End Shortening (LES), corner rounding, and the like. Measurements should be made at a sufficient number of points to cover the area of use and the point location should also indicate the diversity of the sub-layout. However, the present invention can be performed without using a large and expensive calibration layout step.

교정 레이아웃을 이용할 때, 공정 I(220)을 적용하여 입력 벡터(250)의 값의 제1 시리즈가 복수의 계측 지점에서 측정되며, 공정 II(230)을 적용하여 파라미터(260)의 값의 제2 시리즈가 측정된다. 일반적으로, 계측 지점의 개수는 약 1000개이다.When using the calibration layout, a first series of values of the input vector 250 is measured at a plurality of measurement points by applying process I 220, and process II 230 is applied to calculate the value of the value of the parameter 260 2 series is measured. Generally, the number of measurement points is about 1000.

본 발명에 따르면, 사용 분야를 통해 2개의 공정의 입력 변수의 차이의 상태를 가능한 나타내도록 선택된 상태 변수, 또는 "메트릭"을 정의하는 것이 바람직하다. 바람직하게는, 메트릭은 또한 벡터로 표현될 것이다. 상태 벡터는 제1 성분(가령, CD)을 선택하고, 모델을 시험하고, 제2 성분, 제3 성분(가령, 스페이스 및 밀도) 등을 추가하며, 컴퓨팅 부하의 증가가 지정 예산에 도달될 때 공정을 중단함으로써 실험적으로 구성될 수 있다.According to the present invention, it is desirable to define a state variable, or "metric ", that is selected through the field of use so as to possibly indicate the state of the difference of the input variables of the two processes. Preferably, the metric will also be represented as a vector. The state vector may be determined by selecting a first component (e.g., CD), testing the model, adding a second component, a third component (e.g., space and density), etc., Can be experimentally configured by interrupting the process.

메트릭의 예시는 도 8 내지 11에 대한 이하의 기재에서 제공된다.An example of a metric is provided in the following description of Figures 8-11.

그 후, 본 발명의 차이 모델에 의해 결정된 출력 벡터가 공정 I의 데이터 준비 파일에 적용되어 공정 II의 데이터 준비 파일을 유도하는 단계(270)가 적용된다.The output vector determined by the differential model of the present invention is then applied to the data preparation file of Process I to derive the data preparation file of Process II (step 270).

일부 경우, 보정 알고리즘에서 선량 영역의 변수를 이용하는 것이 바람직할 수 있다. 이 경우, 스페이스 영역의 변수에 적용될 수 있는 변환 함수를 이용하는 것이 바람직할 것이다. 그러나 선량 또는 선량 변동이 출력 변수로서 직접 선택될 수 있다.In some cases, it may be desirable to use a variable in the dose region in the correction algorithm. In this case, it is preferable to use a conversion function that can be applied to the variable of the space area. However, dose or dose variations can be directly selected as output variables.

이 변환 함수는 가장 단순한 옵션인 햇 함수(hat function)일 수 있다. 그러나 그 밖의 다른 옵션이 이용 가능하다: 사각형 함수, 삼각형 함수 또는 가우시안 함수 등. 변환 함수는 타깃 파라미터(에지 변위, 크기 등)를 형성하는 스페이스 함수와 합성될 때, 유한 간격으로 형성되는 선량 비 함수를 산출하는 것이 필요하다. 따라서 변환 함수가 (정의 공간 상에서의 유한 적분에 의해) 적분 가능하고 절반-공간만큼 단조로워야(monotonous) 한다. 대칭인 변환 함수를 이용하는 것이 바람직할 수 있다.This conversion function may be the simplest option, the hat function. However, other options are available: rectangle functions, triangle functions, or Gaussian functions. It is necessary to calculate the dose function that is formed at finite intervals when the transformation function is combined with the space function that forms the target parameters (edge displacement, size, etc.). Therefore, the transform function must be integrable (by finite integration in the positive space) and monotonous by half-space. It may be desirable to use a symmetric transform function.

햇 함수(hat function)를 이용한 이러한 변환의 실시예의 예시는 다음과 같이 제공된다.  An example of an embodiment of such a transformation using a hat function is provided as follows.

햇의 폭 Wh이 타깃 레이아웃의 특성 및 계측 지점 MPi1 및 MPi2에서의 CD(Critical Dimension) 또는 에지의 차이를 기초로 계산된다. The width Wh of the hat is calculated on the basis of the characteristics of the target layout and the difference in Critical Dimension (CD) or edge at measurement points MP i1 and MP i2 .

수행될 제1 조건은 햇 함수의 폭이 2개의 공정 간 모든 에지 위치 차이를 나타내기에 충분히 커야 한다는 것이다. 따라서, 계측 지점에서, CDProcess2 - CDProcess1 = ΔCD = ΔEdge를 고려하면, 햇 함수의 폭 Wh이 다음의 제1 부등식을 만족시켜야 한다: The first condition to be fulfilled is that the width of the hat function must be large enough to represent all edge position differences between the two processes. Thus, at the measurement point, considering CD Process2 - CD Process1 = ΔCD = ΔEdge, the width W h of the hat function should satisfy the first inequality:

Wh ≥ Max(abs(ΔEdge)) (수학식 1)W h ? Max (abs (? E dge)) (1)

여기서, Max는 MPi에서의 측정의 최대치이고, 측정 지점의 개수 및 위치가 신중하게 선택되어 대표적 값을 제공할 수 있다.Here, Max is the maximum value of the measurement at MP i , and the number and position of the measurement points can be carefully selected to provide a representative value.

덧붙여, 햇 함수의 폭이 2개의 패턴이 상호작용하는 것을 막기에 충분히 작아야 한다. 따라서, 햇 함수의 폭 Wh이 다음의 제2 부등식을 또한 만족시켜야 한다:In addition, the width of the hat function must be small enough to prevent the two patterns from interacting. Thus, the width W h of the hat function must also satisfy the second inequality:

Wh ≤ min(ShapeDistance) (수학식 2)W h ? Min (ShapeDistance) (2)

여기서 ShapeDistance가 타깃 레이아웃 내 인접한 패턴들 간 거리이다.Where ShapeDistance is the distance between adjacent patterns in the target layout.

따라서, 상기의 두 가지 조건이 동시에 만족될 수 있을 때만 햇 함수는 모델에서 PSF로서 사용될 수 있으며, 이는 다음을 의미한다: Therefore, the hat function can be used as a PSF in the model only when the above two conditions can be satisfied at the same time, which means:

max(abs(ΔEdge)) ≤ min(Space) (수학식 3)max (abs (DeltaEdge)) min (Space) (3)

이 조건이 만족될 수 없는 한, 서로 다른 변환 함수가 시도되어야 한다. Unless this condition can be satisfied, different conversion functions should be attempted.

차이가 0인 임의의 패턴에 대한 임계치는 변경되지 않아야 한다. 이 경우, 0.5로 유지되어야 한다. 이하에서 표시되는 바와 같이 임의의 차이가 임계치 변경으로 변환되어야 한다: The threshold for any pattern with a difference of zero should not be changed. In this case, it should be kept at 0.5. Any difference as shown below should be converted to a threshold change:

Th = 0.5 - ΔEdge/Wh (수학식 4)Th = 0.5 -? E dge / W h (4)

이하에서 수치 예시로 설명되는 바와 같이, 매칭되는 공정의 임계치의 값이, 각각의 패턴에 대해 복수의 계측 지점 MPi에서의 에지 값의 차이로부터 결정될 수 있다. The value of the threshold of the matched process can be determined from the difference of the edge values at the plurality of measurement points MP i for each pattern, as will be described in the following numerical examples.

목적은 공정 2를 공정 1에 매칭하는 것임을 고려하자. 이는 공정 1을 이용하는 노출을 수행하고, 공정 2를 이용함으로써 획득할 동일한 결과를 획득할 것이 기대됨을 의미한다. 계산은 반대 방향으로도 수행될 수 있다. 타깃/측정치의 세트를 고려할 수 있다.Consider that the aim is to match Step 2 to Step 1. This means that it is expected to perform the exposure using the process 1 and obtain the same result to be obtained by using the process 2. The calculation can also be performed in the opposite direction. A set of targets / measurements can be considered.

표 1Table 1

제1 단계는 공정 1과 공정 2 간 CD, 에지의 차이 (ΔCD, ΔEdge)를 계산하는 것이다. 목적은 에지 배치의 차이 ΔEdge를 획득하는 것이다. 표 1의 열(D) 및 (E)의 값을 기초로, 선택된 계측 지점에서 ΔCD 및 ΔEdge를 계산하는 것이 간단하다.The first step is to compute the difference (ΔCD, ΔEdge) between CD and edge between process 1 and process 2. The objective is to obtain the edge placement difference ΔEdge. Based on the values of columns (D) and (E) in Table 1, it is simple to calculate? CD and? Edge at the selected measuring point.

Wh ≥ max(abs(ΔEdge))= 5nmW h ? Max (abs (? Edge)) = 5 nm

최대 값이 다음과 같이 주어진다:The maximum value is given by:

Wh ≤ min(space)= 60nmW h ? Min (space) = 60 nm

따라서 햇 함수의 폭이 5nm 내지 60nm의 임의의 값일 수 있다. 이 예시에서, 우리는 20nm에서 값을 임의로 설정하지만, 수학식 1 및 2의 제약을 수행하는 임의의 값이 또한 사용될 것이다.Thus, the width of the hat function may be any value between 5 nm and 60 nm. In this example, we arbitrarily set the value at 20 nm, but any value that performs the constraints of equations (1) and (2) will also be used.

제2 단계는 CD(nm)의 각각의 변화를 임계 값(μC/㎠)의 퍼센티지 변화로 변환하는 것이다. 이는 표 1의 열(D)와 열(E)의 값의 차이인 이하의 표 2의 열(F)의 값에 적용되는 수학식 3을 기초로 수행된다: The second step is to convert each change in CD (nm) into a percentage change in threshold (μC / cm 2). This is performed based on Equation (3) applied to the value of column (F) in Table 2 below, which is the difference between the values of column (D) and column (E)

Th = 0.5 - ΔEdge/ Wh = 0.5 - ΔEdge/ 20Th = 0.5 -? E dge / W h = 0.5 -? E dge / 20

표 2Table 2

따라서 스페이스 영역의 파라미터와 선량 영역의 파라미터 간 변환이 획득된다.Therefore, the conversion between the parameter of the space area and the parameter of the dose area is obtained.

도 3은 본 발명의 복수의 실시예에서 2개의 서로 다른 레이아웃 및 내삽/외삽 법을 이용해 공정 매칭 방법의 흐름도를 나타낸다.Figure 3 shows a flow diagram of a process matching method using two different layouts and interpolation / extrapolation in multiple embodiments of the present invention.

교정 레이아웃의 사용이 번거롭고 비쌀 수 있다. 대신, 본 발명의 변형에서, 2개의 서로 다른 레이아웃(310 및 320)으로부터 획득된 기존 계측 결과(330, 340)를 이용하는 것이 바람직할 수 있다.The use of calibration layouts can be cumbersome and expensive. Instead, in a variation of the present invention, it may be desirable to utilize existing measurement results 330, 340 obtained from two different layouts 310 and 320.

그 후, 다른 레이아웃(330 또는 340)의 계측 지점 세트에서 레이아웃(340 또는 330) 중 하나의 계측 결과들 중 하나의 결과를 계산하기 위한 단계(350)가 수행된다. 바람직하게는, 이 단계는 내삽과 외삽의 조합이다. 이 내삽/외삽 단계는 선형이거나 레이아웃의 차이를 고려하기 위해 선택된 서로 다른 함수를 이용할 수 있다. 이 단계는 매칭의 정밀도를 감소시킬 아티팩트를 도입시킬 수 있고 보정되어야 한다. 예를 들어, 서로 다른 크기 인자가 설계의 서브-부분의 규모에 따라 보정으로서 적용될 수 있다. 대안적으로, 내삽/외삽 단계가 상태 벡터에 적용될 수 있다.A step 350 is then performed to calculate the result of one of the measurement results of one of the layouts 340 or 330 in the set of measurement points of the other layout 330 or 340. Preferably, this step is a combination of interpolation and extrapolation. This interpolation / extrapolation step may be linear or use different functions selected to account for layout differences. This step can introduce and correct artifacts that will reduce the precision of matching. For example, different size factors may be applied as corrections depending on the size of the sub-portion of the design. Alternatively, an interpolation / extrapolation step may be applied to the state vector.

그 후, 앞서 설명된 바와 같이, 메트릭 벡터의 사용을 포함해 차이 모델 교정의 단계(360)가 적용된다.Thereafter, as described above, step 360 of the difference model correction is applied, including the use of a metric vector.

그 후, 앞서 설명된 바와같이, 공정 II의 파라미터를 획득하기 위해 공정 I의 데이터 준비 파일의 보정 단계(370)가 적용된다.Thereafter, as described above, the correction step 370 of the data preparation file of the process I is applied to obtain the parameters of the process II.

도 3의 변형예의 이점들 중 하나가 매칭되어야 할 2개의 공정에 대한 신뢰 데이터를 액세스할 필요 없이 차이 모델의 교정을 가능하게 한다는 것이다.One of the advantages of the variant of FIG. 3 is that it allows calibration of the differential model without having to access the trust data for the two processes to be matched.

도 4는 본 발명의 복수의 실시예에서 2개의 기준 입력 데이터세트를 이용하는 공정 매칭 방법 및 내삽/외삽 방법의 흐름도를 도시한다.4 shows a flow diagram of a process matching method and an interpolation / extrapolation method using two reference input data sets in a plurality of embodiments of the present invention.

레이아웃을 대신하여, 방법이 계측 결과이지 않을 수도 있는 매칭될 2개의 공정으로부터의 데이터를 입력으로서 사용한다는 것을 제외하고, 도 4의 실시예는 도 3의 실시예와 크게 다르지 않다. 예를 들어, 입력 데이터는 이미 존재하는 모델로부터 시뮬레이션되는 데이터의 세트일 수 있다. 이는 선형성 요건, 가령, CD 대 피치 곡선의 경계일 수 있다.The embodiment of Fig. 4 is not much different from the embodiment of Fig. 3, except that instead of layout, the method uses data from two processes to be matched which may not be the measurement result. For example, the input data may be a set of data that is simulated from an already existing model. This may be a linearity requirement, for example, the boundary of the CD versus pitch curve.

2개의 서로 다른 레이아웃의 계측 결과 대신 공정 I과 공정 II의 입력 데이터 간에 내삽/외삽 단계가 수행된다. 보정 단계가 또한 적용될 수 있다.The interpolation / extrapolation steps between the input data of the process I and the process II are performed instead of the measurement results of two different layouts. A correction step may also be applied.

앞서 기재된 바와 동일한 방식으로 이전 실시예의 차이 모델 교정 단계 및 설계 보정 단계가 수행된다.The difference model calibration step and the design correction step of the previous embodiment are performed in the same manner as described above.

도 5는 본 발명의 복수의 실시예에서 내삽/외삽 방법을 도시한다.Figure 5 illustrates an interpolation / extrapolation method in multiple embodiments of the present invention.

제1 레이아웃에 대한 공정 I의 파라미터 측정 또는 복수의 지점(510, 520, 530)에 대한 이 공정 I의 기준 데이터가 획득된다. 알려진 내삽/외삽 방법을 이용해 이들 측정치의 최적합 곡선(540)이 계산된다.The parameter measurement of the process I for the first layout or the reference data of this process I for the plurality of points 510, 520, 530 is obtained. The best fit curve (540) of these measurements is calculated using known interpolation / extrapolation methods.

제2 레이아웃에 대해 공정 II의 파라미터의 측정치 또는 복수의 지점(550, 560, 570)에 대해 이 공정 II의 기준 데이터가 획득된다. 알려진 내삽/외삽 방법을 이용해 이들 측정치의 최적합 곡선(580)이 계산된다.For the second layout, the reference data of this process II is obtained for a measure of the parameters of process II or for a plurality of points 550, 560, 570. The best fit curve (580) of these measurements is calculated using known interpolation / extrapolation methods.

그 후, 공정 I와 공정 II의 모든 계측 지점에서 차이 파라미터(590)가 계산될 수 있다. 교정 단계(240 및 360)는 차이 측정치(590) 및 메트릭 벡터를 기초로 수행될 수 있다. 또한 설계 보정 단계(270, 370)가 적용될 수 있다.The difference parameter 590 can then be calculated at all measurement points in Process I and Process II. The calibration steps 240 and 360 may be performed based on the difference measure 590 and the metric vector. Also, the design correction steps 270 and 370 may be applied.

도 6 및 7은 본 발명의 변형예의 2개의 흐름도를 나타낸다.Figures 6 and 7 show two flow charts of a variant of the invention.

도 6의 변형예에서, 공정 I에 대한 계측 결과를 획득하기 위해 교정 레이아웃이 사용되고 공정 II의 기준 데이터가 사용된다. In the variant of Fig. 6, the calibration layout is used to obtain the measurement results for process I and the reference data of process II is used.

차이 교정 단계 및 설계 보정 단계가 앞서 기재된 바와 동일한 방식으로 적용된다.The difference correction step and the design correction step are applied in the same manner as described above.

도 7의 변형예에서, 공정 I 및 공정 II에 대한 계측 결과를 획득하기 위해 교정 레이아웃이 사용된다. In the variant of Fig. 7, a calibration layout is used to obtain the measurement results for Process I and Process II.

그 후, 공정 I 및 공정 II에 대해 2개의 서로 다른 모델이 교정되거나, 기존 교정 데이터가 재사용될 수 있고 그 후 계측 결과 대신, 2개의 공정의 교정 모델의 출력에 적용되는 메트릭 벡터를 이용해 2개의 모델의 교정의 결과로부터 차이 모델링이 교정된다.Thereafter, two different models may be calibrated for Process I and Process II, or existing calibration data may be reused and then metric vectors applied to the outputs of the calibration models of the two processes, instead of the measurement results, The difference modeling is calibrated from the results of the calibration of the model.

이 변형예의 단점은 3개의 모델의 교정을 필요로 한다는 것이다. 그러나 이는 도 1과 관련하여 기재된 종래 기술 솔루션의 재타깃팅 전략보다 더 정밀할 수 있다. 또한 이는 계측 지점에서 결과를 직접 이용할 때 나타날 수 있는 이상점(outlier)으로부터 덜 영향 받을 수 있다.The disadvantage of this variant is that it requires calibration of three models. However, this may be more precise than the retargeting strategy of the prior art solution described in connection with Fig. It can also be less affected by the outliers that may appear when using the results directly at the measurement points.

도 8은 측정 지점을 갖는 3개의 서로 다른 레이아웃을 도시한다.Figure 8 shows three different layouts with measurement points.

주사 전자 현미경(SEM)이 사용되어, 레이아웃의 부분(840, 850, 860)을 특징 짓는 CD(810, 820, 830)를 측정할 수 있다. 더 일반적으로, 계측 툴이 사용되어 레이아웃의 부분, 가령, CD, 스페이스 또는 밀도의 특성 치수에 의해 나타나는 파라미터를 측정할 수 있다. 이 맥락에서, CD는 설계의 일부분의 폭으로서 정의되고, 스페이스는 설계의 일부분 내 2개의 라인 사이의 폭으로서 정의되며, 레지스트의 톤(tone)에 따라 그 반대의 경우도 가능하다. 밀도가 설계의 총 표면에 대한 라인의 측정치이다.A scanning electron microscope (SEM) can be used to measure CDs 810, 820, 830 that characterize portions 840, 850, 860 of the layout. More generally, a metrology tool can be used to measure parameters represented by characteristic dimensions of a portion of the layout, e.g., CD, space, or density. In this context, the CD is defined as the width of a portion of the design, and the space is defined as the width between two lines in a part of the design, vice versa depending on the tone of the resist. Density is a measure of the line against the total surface of the design.

지금부터 설명될 도면이 상기 측정치를 수행하기 위한 복수의 방법을 도시한다. 또한, 동일한 물리 파라미터가 입력 파라미터를 모델링하는 데 사용될 수 있는 메트릭을 정의한다.The drawings to be described hereinafter illustrate a plurality of methods for performing the measurements. In addition, the same physical parameters define the metrics that can be used to model input parameters.

도 9a, 9b 및 9c는 도 8의 레이아웃을 갖는 스페이스 메트릭의 사용을 도시한다.Figures 9a, 9b and 9c illustrate the use of space metrics with the layout of Figure 8.

스페이스 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(911a)에서, 라인에 접선인 지름(912a)의 디스크의 전체 표면(910a)에 대한 중간 표면(913a)의 비로서 함수가 정의된다. 지점(911a)에서의 관측자는 라인 외부를 본다. 비가 클수록, 라인들 사이의 스페이스가 더 넓다. 라인의 치수 자체는 서로 상이하더라도, 도 9a, 9b 및 9c의 예시가 대략 80%의 동일한 스페이스를 가진다. 따라서 스페이스만 이용할 메트릭 벡터가 설계 차이를 정확히 나타낼 수 없을 것이고 따라서 2개의 서로 다른 공정을 이들 차이에 적응시키는 것이 쉽게 이해될 수 있다.The space metrics consider the density of the lines in the three different designs 810, 820, 830 of FIG. 810, a function is defined as the ratio of the intermediate surface 913a to the entire surface 910a of the disk with a diameter 912a tangent to the line, at a point 911a of the line of design. The observer at point 911a sees the outside of the line. The larger the ratio, the wider the space between the lines. Although the dimensions of the lines themselves are different from each other, the illustration of Figs. 9A, 9B and 9C has approximately 80% of the same space. Thus, it can be easily understood that the metric vector used only for the space will not accurately represent the design difference, and therefore two different processes are adapted to these differences.

도 10a, 10b 및 10c가 도 8의 레이아웃을 갖는 CD 메트릭의 사용을 도시한다.Figures 10a, 10b and 10c illustrate the use of CD metrics with the layout of Figure 8.

CD 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(1011a)에서, 라인에 접하는 지름(1012a)의 디스크의 전체 표면(1010a)에 대한 라인 내부의 표면(1013a)의 비로서 함수가 정의된다. 지점(1011a)에서의 관측자가 라인 내부를 본다. 비가 클수록, 라인이 더 넓다. 도 10a, 10b 및 10c의 예시는 각각 80%, 60%, 60%의 CD를 가진다. 따라서 메트릭 벡터에 이 제2 치수를 더하는 것이 메트릭 벡터에 의해 캡처된 설계의 차이를 개선할 것이다.The CD metric takes into account the density of the lines in the three different designs 810, 820, 830 of FIG. As an example of 810, a function is defined at the point 1011a of the line of design, the ratio of the surface 1013a in line to the entire surface 1010a of the disk with a diameter 1012a tangent to the line. An observer at point 1011a sees the inside of the line. The larger the ratio, the wider the line. 10A, 10B, and 10C have 80%, 60%, and 60% CD, respectively. Thus adding this second dimension to the metric vector will improve the design difference captured by the metric vector.

도 11a, 11b 및 11c가 도 8의 레이아웃을 갖는 밀도 메트릭의 사용을 도시한다.Figures 11A, 11B and 11C illustrate the use of density metrics with the layout of Figure 8.

CD 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(1111a)에서, 설계의 이 섹션의 라인과 교차하는 지름(1112a)의 디스크의 총 표면(1110a)에 대한 설계의 이 섹션의 라인 내부의 표면(1113a)의 3개의 부분의 비로서, 함수가 정의된다. 지점(1111a)에서의 관측자가 설계의 섹션 주위를 본다. 비가 클수록, 밀도가 커진다. 도 11a, 11b 및 11c의 예시가 각각 50%, 50%, 30%의 밀도를 가진다. 따라서 메트릭 벡터에 이 제3 치수를 더하는 것이 메트릭 벡터에 의해 캡처된 설계의 차이를 개선할 것이다.The CD metric takes into account the density of the lines in the three different designs 810, 820, 830 of FIG. For example, at point 1111a of the line of design, the surface 1111a of the line in this section of the design for the total surface 1110a of the disc with diameter 1112a intersecting the line of this section of the design, ), The function is defined. An observer at point 1111a looks around the section of the design. The larger the ratio, the larger the density. 11A, 11B and 11C have a density of 50%, 50% and 30%, respectively. Thus adding this third dimension to the metric vector will improve the design difference captured by the metric vector.

도형(910a, 910b 및 910c)에 의해 도시된 스페이스 메트릭이 도 8의 레이아웃 섹션(810, 820 및 830)에 대해 동일하다. CD 메트릭을 추가함으로써, 레이아웃 섹션(810)과 레이아웃 섹션(820 및 830)의 구별이 가능해진다. 그 후 밀도 메트릭을 추가함으로써, 레이아웃 섹션(810 및 820)과 레이아웃 섹션(830)의 구별이 가능해진다.The space metrics shown by the figures 910a, 910b, and 910c are the same for the layout sections 810, 820, and 830 of FIG. By adding the CD metric, the layout section 810 and the layout sections 820 and 830 can be distinguished from each other. By adding the density metric thereafter, it becomes possible to distinguish the layout sections 810 and 820 from the layout section 830.

실제로, CD, 스페이스 및 밀도가, 공정을 대표적 모델을 교정할 수 있도록 특징 짓기 위해 가장 자주 사용되는 입력 변수이다.In practice, CD, space and density are the most frequently used input variables to characterize the process so that representative models can be calibrated.

공정 중에 관찰되는 타깃 설계의 상태 변수의 가능한 복수의 표현 중에, "커넬"의 기하학적 개념을 이용하는 것이, 패턴의 세트와 관련하여 정의하기 위해 사용될 수 있기 때문에 일부 이점을 제공한다.Among possible representations of the state variables of the target design that are observed during the process, the use of the geometry of the "kernel " provides some advantages because it can be used to define with respect to a set of patterns.

- 패턴 외부의 관심 지점으로부터 관측 범위 내에서 보이는 세트 내 패턴들 간 표면 - 이 표면은 설계의 외부 밀도의 표현으로서 나타날 수 있고, 스페이스 메트릭을 정의하기 위한 레지스트 임계치에 대한 비(ratio)를 통해 사용될 표면의 치수들 중 하나에 의해 측정될 수 있음 - Surface between the patterns in the set seen within the observation range from the point of interest outside the pattern - this surface can be represented as an expression of the external density of the design, and can be expressed as a ratio of the resist threshold to the resist threshold used to define the space metric Can be measured by one of the dimensions of < RTI ID = 0.0 >

- 패턴 내부의 관심 지점으로부터 관측 범위 내에서 보이는 세트 내 패턴 내 표면 - 이 표면은 설계의 내부 밀도의 표현으로서 나타날 수 있고, CD 메트릭을 정의하기 위한 레지스트 임계치에 대한 비(ratio)를 통해 사용될 표면의 치수들 중 하나에 의해 측정될 수 있음(또는 그 반대도 가능함)- An inner surface of the pattern in the set viewed within the observation range from the point of interest inside the pattern-this surface may appear as an expression of the inner density of the design and may be represented by a ratio to the resist threshold for defining the CD metric, Can be measured by one of the dimensions (or vice versa)

메트릭을 계산하는 방식이 Park (J.-G. Park, S.-W. Kim, S.-B. Shim, S.-S. Suh, and H.-K. Oh (2011), 'The effective etch process proximity correction methodology for improving on chip CD variation in 20 nm node DRAM gate', Design for Manufacturability though Design-Process Integration V, proc. SPIE vol 7974)에 나타나 있다. The method of calculating the metric is disclosed in Park (J.-G. Park, S.-W. Kim, S.-B. Shim, S.-S. Suh, and H.-K. Oh (2011), 'The effective etch process proximity correction methodology for improving on-chip CD variation in 20 nm node DRAM gate ', Design for Manufacturability though Design-Process Integration V, proc. SPIE vol 7974).

이 문헌은 또한, 앞서 언급된 커넬 메트릭에 대한 변형예를 개시하며, 여기서 시야 영역이 섹터에 의해 정의된다. 이 시야 영역에 의해, 외부 교차부 및 내부 교차부의 정의가 각각 스페이스 및 CD 메트릭을 결정할 수 있다.This document also discloses a variation on the aforementioned kernel metric, wherein the field of view is defined by a sector. By means of this field of view, the definition of the outer intersection and the inner intersection can determine the space and CD metrics, respectively.

이 변형예에서, 각 θ이 커넬의 파라미터로서 정의된다. 예를 들어, 메트릭은 다음의 공식에 의해 계산될 수 있다:In this variation, angle? Is defined as a parameter of the kernel. For example, the metric can be calculated by the following formula:

Figure pct00001
Figure pct00001

이때:At this time:

K(r)이 가우시안 커넬이며,K (r) is the Gaussian kernel,

Figure pct00002
는 타깃 설계의 표면이고,
Figure pct00002
Is the surface of the target design,

A(θ)가 각도 θ만큼 커넬의 변형 계수이다.A (θ) is the deformation modulus of the kernel by the angle θ.

본 발명의 범위 내에서, 공정 메트릭의 결정의 정밀도를 개선하기 위해 커넬 모델의 그 밖의 다른 변형이 계산될 수 있다.Within the scope of the present invention, other variations of the kernel model can be computed to improve the accuracy of the determination of the process metrics.

특히 바람직한 변형예가 본 출원과 동일한 출원인에 의해 동일자로 출원된 유럽 특허 출원 번호 EP 14305834.5에 기재되어 있다.Particularly preferred variants are described in European Patent Application No. EP 14305834.5, filed on even date herewith by the same applicant as the present application.

특히, 커넬 함수와 변형 함수의 합성에 의한 설계의 시야 영역에 대한 콘볼루션의 사용이 개시되어 있으며, 상기 변형 함수는 시야 각과 편이 각에 종속적이다. 콘볼루션 함수의 사용이 계산 부하를 크게 완화시킨다. In particular, the use of convolution for the field of view of a design by combining a kernel function and a deformation function is disclosed, and the deformation function is dependent on the viewing angle and the angle of incidence. The use of a convolution function greatly alleviates the computational load.

본 발명의 방법이, 다음과 같은 차이 모델을 이용한 공정 매칭이 흥미로울 수 있는 많은 경우에서 사용될 수 있다.The method of the present invention can be used in many cases where process matching using differential models such as the following may be of interest.

- 반도체 웨이퍼 상의 E-빔 직접 쓰기 또는 광학 투영 리소그래피: 본 발명의 방법은, 상이한 레지스트 또는 새로운 머신 같은 제조 시 변경을 흡수하는 데 사용될 수 있고 웨이퍼 상에 기존 공정과 동일한 결과를 제공할 수 있다. - E-beam direct writing or optical projection lithography on semiconductor wafers: The method of the present invention can be used to absorb manufacturing variations such as different resists or new machines and can provide the same results as existing processes on wafers.

- 마스크 쓰기: 본 발명의 방법은 마스크 쓰기 흐름의 변경을 흡수하는 데 사용될 수 있고, 서로 다른 흐름으로부터 동일한 인쇄 마스크를 제공할 수 있고, 도 4의 변형을 적용함으로써 마스크 쓰기 단계에서의 웨이퍼 효과를 고려하는 것이 가능하다.- Mask Write: The method of the present invention can be used to absorb changes in the mask write flow, provide the same print mask from different flows, and consider the wafer effect in the mask write step by applying the variant of FIG. It is possible to do.

- 검사: 때때로, 계측 표준이 될 때 정확한 것보다 일정한 것이 더 중요하며, 본 발명의 공정 매칭을 이용함으로써 균등한 결과를 제공하기 위해 서로 다른 계측 시스템이 교정될 수 있다.- Inspection: Sometimes, it is more important than certain to be accurate when it comes to metrology standards, and different metrology systems can be calibrated to provide even results by using the process matching of the present invention.

- 반도체 제조 공정의 그 밖의 다른 단계, 가령, 에칭, CMP 어닐링. - Other steps of the semiconductor manufacturing process, such as etching, CMP annealing.

제안된 전략이 선량 전용 또는 지오메트리 전용 매칭 알고리즘에 적용될 수 있는데, 이는 공정에 대한 입력 레이아웃이 그 밖의 다른 공정 또는 입력 데이터세트를 매칭하는 데 적합한 선량 또는 지오메트리를 가질 것임을 의미한다. 또한, 전략이 선량과 지오메트리 매칭 알고리즘을 조합하여, 본 출원인의 유럽 특허 출원 공개 번호 EP2559054에 의해 개시된 바와 같이 단일 단계로 적용된다.The proposed strategy can be applied to a dose-only or geometry-only matching algorithm, which means that the input layout for the process will have a dose or geometry suitable for matching other process or input data sets. In addition, the strategy is applied in a single step, as disclosed by Applicant's European Patent Application Publication No. EP2559054, in combination with dose and geometry matching algorithms.

차이 모델을 교정하기 위해, 유일한 요구되는 정보는 2개의 공정 간 차이이다. 도 1의 표준 흐름에 대한 2개의 공정으로부터의 측정 결과를 액세스하는 것이 반드시 필요한 것이 아니다.To calibrate the difference model, the only required information is the difference between the two processes. It is not necessary to access the measurement results from the two processes for the standard flow of FIG.

따라서 각각의 공정에 대한 모델을 생성하는 것이 필수가 아니기 때문에, 공정은 공정의 내부를 신뢰할만하게 유지하면서, 서로 다른 회사로부터의 공정들을 매칭할 수 있는 "블랙 박스(black box)"로 간주될 수 있다.Thus, since it is not necessary to create a model for each process, the process can be viewed as a "black box" where processes from different companies can be matched, while keeping the interior of the process reliable. have.

덧붙여, 생성된 차이 모델이 두 가지 방식 모두로 동작하며, 이는 공정 1이 공정 2에 매칭되거나 공정 2가 공정 1에 매칭될 수 있게 하도록 동일한 모델이 사용될 수 있음을 의미한다.In addition, the generated difference model operates in both ways, which means that the same model can be used so that process 1 can match process 2 or process 2 can be matched to process 1.

또한, 2개의 모델(각각의 공정에 대해 하나씩)을 이용하는 것이 2개의 연관된 에러의 세트를 생성하기 때문에, 단일 모델을 이용함으로써 합성된 에러가 감소될 수 있다.In addition, since using two models (one for each process) produces two sets of associated errors, the error synthesized by using a single model can be reduced.

본 발명의 모든 실시예에서, 도 2, 4, 6 및 7에서 나타난 흐름도 차트, 도면 상의 공정 I이 이상적이거나 완벽한 공정, 즉, 입력 레이아웃에 동일한 타깃 또는 출력 레이아웃을 항상 생성하는 공정일 수 있다. In all embodiments of the present invention, the flowcharts shown in Figures 2, 4, 6 and 7, Process I in the drawing may be a process that always produces the same target or output layout in an ideal or perfect process, i.

도 2의 실시예에서, 계측 결과 I(250)가 타깃 레이아웃의 모든 지점에서 0nm와 동일한 에러로서 정의된다. 도 6 및 7의 실시예에서도 마찬가지이다. 따라서 계측 데이터가 가상적이다.In the embodiment of FIG. 2, the measurement result I 250 is defined as the same error as 0 nm at all points in the target layout. The same is true for the embodiments of Figs. 6 and 7. Therefore, the measurement data is hypothetical.

도 4의 실시예에서, 공정 I의 입력 데이터세트가 또한, 메트릭이 타깃 레이아웃의 메트릭으로서 모든 지점에서 형성되는 널 에러(null error)를 갖는 데이터세트이다.In the embodiment of FIG. 4, the input data set of process I is also a data set with a null error where the metric is formed at every point as a metric of the target layout.

기준 이상적 공정의 결과를 매칭하기 위해 실제 공정에 적용될 보정을 계산하기 위해 본 발명을 이용하는 이점은 입력 레이아웃에 적용될 지오메트리 보정이 계산의 출력에서 직접 결정된다. 이는 지정 공차 내에서 최적 솔루션을 찾기 위해 일반적으로 사용되는 표준 시뮬레이션 방식과 다르다. 이들 솔루션에서, 지정된 입력 레이아웃의 레지스트 내 각인을 결정하는 데 사용되는 모델을 변환하여, 레지스트에 타깃 레이아웃을 각인하기 위해 후자에 적용될 지오메트리 보정을 찾는 것이 필요하다. 실제 사용 용어에서, 이들 모델이 일반적으로 반전될 수 없기 때문에, 공차 내에 하나가 발견될 때까지 모든 솔루션을 계산함으로써, 부트스트랩(bootstrap) 방법을 적용하는 것이 필수적이다. 이는 컴퓨터 집약적이며, 길고 상당한 공정이며, 이상적인 기준 공정을 본 발명을 적용할 때 더는 필요하지 않다.The advantage of using the present invention to compute the correction to be applied to the actual process to match the result of the reference ideal process is that the geometry correction to be applied to the input layout is directly determined at the output of the calculation. This differs from standard simulation methods commonly used to find optimal solutions within specified tolerances. In these solutions, it is necessary to transform the model used to determine the imprinted resist in the designated input layout, and to find the geometry correction to be applied to the latter to imprint the target layout on the resist. In practical terms, it is essential to apply the bootstrap method by calculating all the solutions until one is found in the tolerance, since these models can not generally be reversed. It is a computer-intensive, long and substantial process, and an ideal reference process is no longer needed when applying the present invention.

이는 또한 본 발명의 방법이 타깃 윤곽의 지정된 지점에서 적용될 변위를 제공하며, 여기서, CD, 스페이스 및 밀도 메트릭이 정의될 수 있다. 이는 상기 메트릭이 정의되지 않는 지점에서조차 모델이 타깃 윤곽의 모든 지점에 적용될 선량을 계산하는 시뮬레이션 방식에 의한 전통적인 계산과 반대이다. This also provides a displacement to which the method of the present invention will be applied at a specified point in the target contour, where CD, space and density metrics can be defined. This is in contrast to the conventional calculation by a simulation method in which the model calculates the dose to be applied to all points of the target contour even at the point where the metric is not defined.

본 명세서에 개시된 예시는 본 발명의 일부 실시예만 설명한다. 이들 예시는 다음의 청구항에 의해 규정되는 본 발명의 범위를 어떠한 식으로도 한정하지 않는다.The examples disclosed herein only describe some embodiments of the present invention. These examples do not in any way limit the scope of the invention as defined by the following claims.

Claims (23)

컴퓨터에 의해, 출력 변수를 포함하는 출력 벡터를 결정하는 방법으로서, 상기 출력 벡터는 반도체 집적 회로를 제조하기 위한 제2 공정의 특징부에 적용될 보정을 정의하며, 상기 방법은
제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 단계(250, 330),
제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 단계(260, 340),
상태 변수를 포함하는 상태 벡터의 값을 결정하는 단계(240, 350, 360) - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄 - , 및
직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 단계(270, 370)
를 포함하는, 출력 벡터를 결정하는 방법.
A method for determining, by a computer, an output vector comprising an output variable, said output vector defining a correction to be applied to a feature of a second process for fabricating a semiconductor integrated circuit,
Obtaining (250,330) a first series of values of an input vector for a first process for fabricating the same semiconductor integrated circuit at a first plurality of points of a first layout,
Obtaining (260, 340) a second series of values of a component of an input vector for a second process at one of a first plurality of points on a first layout and a second plurality of points on a second layout,
Determining (240, 350, 360) a value of a state vector comprising a state variable, the state vector representing a state of a difference between a first series of values of the input vector and a second series of values, and
Obtaining (270, 370) an output vector for a series of values of the state vector,
/ RTI > of the output vector.
제1항에 있어서, 제1 공정이 가상 공정이며, 가상 공정은 입력 레이아웃과 동일한 출력 레이아웃을 생성하는, 출력 벡터를 결정하는 방법.2. The method of claim 1, wherein the first step is a virtual process, and wherein the virtual process generates the same output layout as the input layout. 제1항 또는 제2항에 있어서, 출력 벡터는 출력 변수로서, 에지 변위, 선량 변조 및 이의 조합 중 적어도 하나를 포함하는, 출력 벡터를 결정하는 방법.3. The method of claim 1 or 2, wherein the output vector comprises at least one of an edge displacement, a dose modulation and a combination thereof as an output variable. 제1항 내지 제3항 중 어느 한 항에 있어서, 입력 벡터는 입력 변수로서 집적 회로의 입력 설계의 CD 및 스페이스(space) 중 적어도 하나를 포함하는, 출력 벡터를 결정하는 방법.4. The method of any one of claims 1 to 3, wherein the input vector comprises at least one of a CD and a space of an input design of the integrated circuit as an input variable. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 레이아웃은 교정 레이아웃인, 출력 벡터를 결정하는 방법.5. The method of any one of claims 1 to 4, wherein the first layout is a calibration layout. 제1항 내지 제5항 중 어느 한 항에 있어서, 제1 공정은 기준 공정인, 출력 벡터를 결정하는 방법.6. The method according to any one of claims 1 to 5, wherein the first step is a reference process. 제1항 내지 제6항 중 어느 한 항에 있어서, 입력 벡터의 제1 및 제2 일련의 값을 이용해 내삽 절차 및 외삽 절차 중 적어도 하나의 출력에서 상태 벡터의 일련의 값이 계산되는, 출력 벡터를 결정하는 방법.7. The method according to any one of claims 1 to 6, wherein a series of values of the state vector is computed at at least one of an interpolation procedure and an extrapolation procedure using the first and second series of values of the input vector, / RTI > 제1항 내지 제7항 중 어느 한 항에 있어서, 제1 상태 변수는 제1 공정 및 제2 공정이 사용될 값의 영역 상의 파라미터 벡터의 성분에 대한 판별력을 기초로 선택되는, 출력 벡터를 결정하는 방법.8. A method according to any one of claims 1 to 7, wherein the first state variable is selected based on a discriminant for a component of a parameter vector on an area of a value for which the first and second processes are to be used, Way. 제8항에 있어서, 제1 상태 변수에 제2 상태 변수가 추가되어 지정된 계산 부하 예산 내에서 조합된 판별력을 증가시키는, 출력 벡터를 결정하는 방법.9. The method of claim 8, wherein a second state variable is added to the first state variable to increase the combined discrimination power within a specified computational load budget. 제9항에 있어서, 상태 벡터는 CD, 스페이스 및 밀도 중 적어도 하나를 나타내는 상태 변수를 포함하는, 출력 벡터를 결정하는 방법.10. The method of claim 9, wherein the state vector comprises a state variable representing at least one of CD, space and density. 제10항에 있어서, 설계의 일부분의 제1 에지에 접하면서 내부에 있는 원을 결정하고, 설계의 상기 일부분의 제1 에지와 설계의 상기 일부분의 제2 에지 사이에 포함되는 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서, CD를 나타내는 상태 변수를 계산함으로써, CD를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.11. The method of claim 10, further comprising: determining a circle in contact with a first edge of a portion of the design, determining a circle inside the circle, and determining a surface area of a portion of the circle included between the first edge of the portion of the design and the second edge of the portion of the design And calculating a state variable representing the CD, as a ratio of a surface area of a portion of the circle to a surface area of the circle, by calculating a state variable representing the CD. 제10항 또는 제11항에 있어서, 설계의 다음 제2 부분을 바라보는 설계의 제1 부분의 에지에 접하고 외부에 있는 원을 결정하고, 설계의 제1 부분의 에지와 설계의 제2 부분의 에지 사이에 포함될 원의 일부분의 표면적을 결정하며, 디스크의 표면적에 대한 디스크의 일부분의 표면적의 비로서, 스페이스를 나타내는 상태 변수를 계산함으로써, 스페이스를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.12. The method of claim 10 or 11, further comprising: determining a circle on the outside of the first portion of the design facing the next second portion of the design, Determining a surface area of a portion of a circle to be included between edges and determining an output vector in which a state variable representing a space is calculated by calculating a state variable representing a space as a ratio of a surface area of a portion of the disk to a surface area of the disk Way. 제10항 내지 제12항 중 어느 한 항에 있어서, 설계의 복수의 부분을 덮는 원을 결정하고, 설계의 일부분에 포함된 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서 밀도를 나타내는 상태 변수를 계산함으로써, 밀도를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.13. A method according to any one of claims 10 to 12, wherein a circle covering a plurality of parts of the design is determined, a surface area of a part of the circle included in a part of the design is determined, Wherein the state variable representing the density is calculated by calculating a state variable representing the density as a ratio of surface area. 제9항에 있어서, 상태 벡터는 외부 밀도와 내부 밀도 중 적어도 하나를 나타내는 상태 변수를 포함하는, 출력 벡터를 결정하는 방법.10. The method of claim 9, wherein the state vector comprises a state variable representing at least one of an outer density and an inner density. 제14항에 있어서, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 외부 밀도가 계산되며, 커넬 함수가 타깃 설계의 외부를 보도록 편이 각이 선택되는, 출력 벡터를 결정하는 방법.15. The method of claim 14, wherein the external density is calculated by multiplying the convolution of the synthesis of the kernel function centered on the point of interest and the point of interest of the target design by the distortion function according to the viewing angle and the selected angle of departure, Wherein a shift angle is selected to look outside the target design. 제14항에 있어서, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 내부 밀도가 계산되며, 커넬 함수가 타깃 설계의 내부를 보도록 편이 각이 선택되는, 출력 벡터를 결정하는 방법.15. The method of claim 14, wherein the internal density is calculated by multiplying the convolution of the synthesis of the kernel function centered on the point of interest and the point of interest of the target design by the distortion function according to the viewing angle and the selected angle of departure, Wherein a shift angle is selected to look inside the target design. 제3항 내지 제16항 중 어느 한 항에 있어서, 출력 변수가 변환 함수를 이용한 선량 변조로 변환되는 에지 변위인, 출력 벡터를 결정하는 방법.17. A method according to any one of claims 3 to 16, wherein the output variable is an edge displacement that is converted to a dose modulation using a transform function. 제17항에 있어서, 상기 변환 함수는 햇 함수(hat function), 사각형 함수(rectangular function), 삼각형 함수(triangular function) 및 가우시안 함수(Gaussian function) 중 하나인, 출력 벡터를 결정하는 방법.18. The method of claim 17, wherein the transform function is one of a hat function, a rectangular function, a triangular function, and a Gaussian function. 제18항에 있어서, 상기 변환 함수는 파라미터 Wh에 의해 정의되는 햇 함수인, 출력 벡터를 결정하는 방법.19. The method of claim 18, wherein the transform function is a hat function defined by a parameter W h . 제19항에 있어서, 파라미터 Wh는, Wh ≥ Max(abs(ΔEdge)) 및 Wh ≤ minShapeDistance를 만족하도록 결정되며, 여기서 ΔEdge는 제1 일련의 값과 제2 일련의 값으로부터 획득된 에지(Edge) 값들의 차이로서 계산되고, ShapeDistance는 타깃 레이아웃 상에서 측정되는, 출력 벡터를 결정하는 방법. The method of claim 19, wherein the parameter W h is determined such that W h ≥ Max (abs (ΔEdge)) and W h ≤ minShapeDistance, where ΔEdge is the edge obtained from the first series of values and the second series of values (Edge) values, and ShapeDistance is measured on a target layout. 제20항에 있어서, 공식 Th=0.5-ΔEdge/Wh을 이용해 레지스트 임계치의 퍼센티지의 값 Th가 계산되는, 출력 벡터를 결정하는 방법.21. The method according to claim 20, wherein a value Th of a percentage of the resist threshold is calculated using the formula Th = 0.5-DeltaEdge / Wh. 반도체 집적 회로를 제고하기 위한 제2 공정의 제2 파라미터에 적용될 일련의 보정(correction)을 결정하기 위한 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램은
제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령,
제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령,
상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄 - ,
직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령
을 포함하는, 컴퓨터 프로그램.
CLAIMS 1. A computer program for determining a series of corrections to be applied to a second parameter of a second process for enhancing a semiconductor integrated circuit,
Computer code instructions for obtaining a first set of values of an input vector for a first process for fabricating the same semiconductor integrated circuit at a first plurality of points of a first layout,
Computer code instructions for obtaining a second series of values of a component of an input vector for a second process at one of a first plurality of points on a first layout and a second plurality of points on a second layout,
A computer code instruction for determining a value of a state vector comprising a state variable, the state vector representing a state of a difference between a first series of values of the input vector and a second series of values,
A computer code instruction for obtaining an output vector for a series of values of a state vector,
And a computer program.
제22항에 따르는 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비로서, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성되는, 반도체 제조 장비.23. A semiconductor manufacturing equipment configured to use an output of a computer program according to claim 22, wherein the semiconductor manufacturing equipment is adapted for direct writing onto a semiconductor wafer, writing on a mask plate, etching, chemical or mechanical planarization, baking of a semiconductor wafer, Annealing, and inspection of a mask or semiconductor surface.
KR1020167033378A 2014-06-03 2015-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure KR101960070B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14305835.2 2014-06-03
EP14305835.2A EP2952964A1 (en) 2014-06-03 2014-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure
PCT/EP2015/062334 WO2015185598A1 (en) 2014-06-03 2015-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure

Publications (2)

Publication Number Publication Date
KR20170002506A true KR20170002506A (en) 2017-01-06
KR101960070B1 KR101960070B1 (en) 2019-03-19

Family

ID=50972614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033378A KR101960070B1 (en) 2014-06-03 2015-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure

Country Status (6)

Country Link
US (1) US10156796B2 (en)
EP (2) EP2952964A1 (en)
JP (1) JP6449336B2 (en)
KR (1) KR101960070B1 (en)
TW (1) TWI621908B (en)
WO (1) WO2015185598A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019017752A1 (en) * 2017-07-21 2019-01-24 주식회사바텍 Metal segmentation method using dual energy x-ray projection, metal artifact removal method, and x-ray image acquisition device using same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP3153924B1 (en) 2015-10-07 2021-11-17 Aselta Nanographics Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure
EP3582007A1 (en) * 2018-06-15 2019-12-18 ASML Netherlands B.V. Determining significant relationships between parameters describing operation of an apparatus
TWI729593B (en) * 2019-11-27 2021-06-01 台灣積體電路製造股份有限公司 Method for integrated circuit manufacturing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033814A (en) * 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
KR20060094470A (en) * 2005-02-24 2006-08-29 시놉시스, 인크. Method and apparatus for identifying a manufacturing problem area in a layout using a processmodel
JP4131880B2 (en) * 1997-07-31 2008-08-13 株式会社東芝 Mask data creation method and mask data creation apparatus
KR20110021998A (en) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 Methods for model-based process simulation
WO2011128393A1 (en) * 2010-04-15 2011-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Lithography method with combined optimisation of radiated energy and design geometry

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE903017C (en) 1951-01-31 1954-02-01 Sueddeutsche Lab G M B H Manufacture of small balls from high-fusible materials
KR100824031B1 (en) * 2004-01-30 2008-04-21 에이에스엠엘 마스크툴즈 비.브이. Method Of Predicting And Minimizing Model OPC Deviation Due To Mix/Match Of Exposure Tools Using A Calibrated Eigen Decomposition Model
US7617473B2 (en) * 2005-01-21 2009-11-10 International Business Machines Corporation Differential alternating phase shift mask optimization
KR101677522B1 (en) * 2009-09-24 2016-11-18 에이에스엠엘 홀딩 엔.브이. Time differential reticle inspection
GB201102715D0 (en) * 2011-02-16 2011-03-30 Cambridge Entpr Ltd Apparatus and methods
US10132763B2 (en) * 2012-07-23 2018-11-20 Asml Netherlands B.V. Inspection method and apparatus, lithographic system and device manufacturing method
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131880B2 (en) * 1997-07-31 2008-08-13 株式会社東芝 Mask data creation method and mask data creation apparatus
US6033814A (en) * 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
US6463403B1 (en) * 1998-02-26 2002-10-08 Micron Technology, Inc. System and method for process matching
KR20060094470A (en) * 2005-02-24 2006-08-29 시놉시스, 인크. Method and apparatus for identifying a manufacturing problem area in a layout using a processmodel
KR20110021998A (en) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 Methods for model-based process simulation
JP2011522439A (en) * 2008-06-03 2011-07-28 エーエスエムエル ネザーランズ ビー.ブイ. Model-based process simulation method
WO2011128393A1 (en) * 2010-04-15 2011-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Lithography method with combined optimisation of radiated energy and design geometry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019017752A1 (en) * 2017-07-21 2019-01-24 주식회사바텍 Metal segmentation method using dual energy x-ray projection, metal artifact removal method, and x-ray image acquisition device using same

Also Published As

Publication number Publication date
WO2015185598A1 (en) 2015-12-10
EP3152623A1 (en) 2017-04-12
TWI621908B (en) 2018-04-21
JP6449336B2 (en) 2019-01-09
JP2017520021A (en) 2017-07-20
KR101960070B1 (en) 2019-03-19
US20170075225A1 (en) 2017-03-16
EP2952964A1 (en) 2015-12-09
TW201610560A (en) 2016-03-16
US10156796B2 (en) 2018-12-18
EP3152623B1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
KR101960070B1 (en) Method for determining the parameters of an ic manufacturing process by a differential procedure
JP4675854B2 (en) Pattern evaluation method, evaluation apparatus, and pattern evaluation program
KR102009552B1 (en) Method for calculating the metrics of an ic manufacturing process
US20110202892A1 (en) Retarget process modeling method, method of fabricating mask using the retarget process modeling method, computer readable storage medium, and imaging system
JP2005099765A (en) Method for generating predictive model for process proximity effect, method for managing process, method for manufacturing semiconductor device, method for manufacturing photomask, and program
JP7278992B2 (en) Method for determining dose correction applied to IC manufacturing process by matching procedure
KR20180107071A (en) Method for performing dose modulation for electron beam lithography
JP5224853B2 (en) Pattern prediction method, pattern correction method, semiconductor device manufacturing method, and program
JP6462849B2 (en) Method for determining parameters of an IC manufacturing process model
JP2018531423A6 (en) Method for determining dose correction applied to IC manufacturing process by alignment procedure
KR102238742B1 (en) Method for grouping region of interest of mask pattern and measuring critical dimension of mask pattern using the same
JP2020154401A (en) Pattern shape measuring method
JP4818281B2 (en) Process management method, semiconductor device manufacturing method, photomask manufacturing method, and program

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant