KR20010113298A - Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof - Google Patents

Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof Download PDF

Info

Publication number
KR20010113298A
KR20010113298A KR1020000033582A KR20000033582A KR20010113298A KR 20010113298 A KR20010113298 A KR 20010113298A KR 1020000033582 A KR1020000033582 A KR 1020000033582A KR 20000033582 A KR20000033582 A KR 20000033582A KR 20010113298 A KR20010113298 A KR 20010113298A
Authority
KR
South Korea
Prior art keywords
digital
analog
test pattern
converter
test
Prior art date
Application number
KR1020000033582A
Other languages
Korean (ko)
Other versions
KR100341575B1 (en
Inventor
배종홍
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000033582A priority Critical patent/KR100341575B1/en
Publication of KR20010113298A publication Critical patent/KR20010113298A/en
Application granted granted Critical
Publication of KR100341575B1 publication Critical patent/KR100341575B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

본 발명은 별도의 측정 장치나 외부에 추가되는 회로 없이 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 자동으로 테스트할 수 있는 테스트 장치 및 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치에 있어서, 다수의 제어신호에 응답하여 2N개의 디지털 테스트 패턴을 랜덤하게 발생하는 테스트 패턴 생성 수단; 상기 테스트 장치의 테스트 동작 시에 인에이블되는 비스트인에이블신호에 따라서 상기 테스트 패턴 생성 수단으로부터 출력되는 디지털 테스트 패턴 또는 외부로부터 인가되는 디지털 입력 신호를 선택하여 상기 디지털-아날로그 변환기로 출력하는 제1 선택 수단; 상기 비스트인에이블신호에 따라서 외부로부터 인가되는 아날로그 입력 신호 또는 상기 디지털-아날로그 변환기로부터 출력되는 아날로그 신호로 변환된 테스트 패턴을 선택하여 상기 아날로그-디지털 변환기로 출력하는 제2 선택 수단; 상기 아날로그-디지털 변환기로부터 출력되는 디지털 신호로 재변환된 테스트 패턴과 상기 제1 선택 수단에 의해 선택된 상기 디지털 테스트 패턴을 비교하는 비교 수단; 및 클럭신호 및 상기 테스트 장치의 테스트 시작을 알리는 비스트시작신호에 응답하여 상기 비스트인에이블신호 및 상기 테스트 패턴 생성 수단의 동작을 제어하기 위한 제어 신호를 생성하고, 상기 비교 수단의 비교 결과에 응답하여 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 정상 동작 여부를 판단하는 제어 수단을 포함한다.The present invention provides a test apparatus and a method for automatically testing an analog-to-digital converter and a digital-to-analog converter without a separate measuring device or an external circuit added thereto. CLAIMS 1. A test apparatus of a beist type for testing a digital converter and a digital to analog converter, comprising: test pattern generating means for randomly generating 2 N digital test patterns in response to a plurality of control signals; A first selection for selecting a digital test pattern output from the test pattern generating means or a digital input signal applied from the outside according to the enable signal enabled in the test operation of the test apparatus and outputting the digital test signal to the digital-analog converter; Way; Second selecting means for selecting a test pattern converted into an analog input signal applied from the outside or an analog signal output from the digital-analog converter in accordance with the be enabled signal and outputting the test pattern to the analog-digital converter; Comparison means for comparing the test pattern reconverted into a digital signal output from the analog-digital converter and the digital test pattern selected by the first selection means; And generating a control signal for controlling the operation of the be enabled signal and the test pattern generating means in response to a clock signal and a start signal indicating a test start of the test apparatus, and in response to a comparison result of the comparing means. And control means for determining whether the analog-to-digital converter and the digital-to-analog converter operate normally.

Description

아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 장치 및 방법{APPARATUS AND METHOD FOR TESTING ANALOG-TO-DIGITAL CONVERTER AND DIGITAL-TO-ANALOG CONVERTER AND TESTING METHOD THEREOF}APPARATUS AND METHOD FOR TESTING ANALOG-TO-DIGITAL CONVERTER AND DIGITAL-TO-ANALOG CONVERTER AND TESTING METHOD THEREOF}

본 발명은 테스트 장치에 관한 것으로, 특히 아날로그-디지털 변환기(ANALOG-TO-DIGITAL CONVERTER)(이하, ADC라 함) 및 디지털-아날로그 변환기(DIGITAL-TO-ANALOG CONVERTER)(이하, DAC라 함)를 비스트(BIST, Built In Self Test) 방식으로 테스트하기 위한 장치 및 그 테스트 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a test apparatus, and in particular, an analog-to-digital converter (hereinafter referred to as an ADC) and a digital-to-analog converter (hereinafter referred to as a DAC). The present invention relates to an apparatus for testing by a built-in self test (BIST) method and a test method thereof.

최근 다양한 기능이 요구되는 마이크로컨트롤러(MCU)의 설계 시 ADC 및 DAC 가 많이 사용되고 있다. 이때, ADC는 아날로그 형태의 입력 신호를 내부의 세분화된 기준 전압과 비교하여 이를 디지털 형태로 변환하여 출력하는 회로이다. 또한, DAC는 디지털 형태의 입력신호를 외부의 최대 기준전압을 기준으로 하여 아날로그 신호로 변환하여 출력하는 회로이다.Recently, ADCs and DACs are widely used in the design of microcontrollers (MCUs) requiring various functions. In this case, the ADC is a circuit for comparing the analog input signal with the internal reference voltage and converting it into a digital form and outputting the digital signal. In addition, the DAC is a circuit for converting the digital input signal into an analog signal based on the maximum external reference voltage and outputting the analog signal.

도 1은 ADC를 테스트하기 위한 종래의 테스트 장치를 개념적으로 도시한 도면으로서, 도면 부호 10은 테스트하고자 하는 ADC를, 도면 부호 12는 ADC를 테스트하기 위한 외부의 DAC를, 도면 부호 14는 아날로그 가산기를 각각 나타낸 것이다.1 is a conceptual diagram illustrating a conventional test apparatus for testing an ADC, in which reference numeral 10 denotes an ADC to be tested, reference numeral 12 denotes an external DAC for testing an ADC, and reference numeral 14 denotes an analog adder. Will be shown respectively.

도 1에 도시된 ADC를 테스트하기 위한 종래의 장치는, 아날로그 입력 신호(Vin) 및 기준전압(Vref)을 입력받아 아날로그 입력 신호(Vin)를 디지털 신호로 변환하는 ADC(10)와, ADC(10)로부터 출력되는 변환된 디지털 신호를 다시 아날로그 신호로 변환하는 외부의 DAC(12)와, 아날로그 입력 신호(Vin)와 DAC(12)로부터 출력되는 아날로그 신호(VDAC)를 가산하는 아날로그 가산기(14)로 이루어진다.The conventional apparatus for testing the ADC illustrated in FIG. 1 includes an ADC 10 that receives an analog input signal V in and a reference voltage V ref , and converts the analog input signal V in to a digital signal. Adds an external DAC 12 that converts the converted digital signal output from the ADC 10 back to an analog signal, and an analog input signal V in and an analog signal V DAC output from the DAC 12. Consisting of an analog adder 14.

상기와 같이 구성되는 ADC 테스트 장치는, 테스트하고자 하는 ADC(10)에 아날로그 입력 신호(Vin)를 인가한 후 ADC(10)를 통해 변환된 디지털 신호를 외부의 DAC(12)로 보내고, DAC(12)에서 입력받은 디지털 신호를 아날로그 신호(VDAC)로 다시 변환한다. 이후, 아날로그 가산기(14)에서 아날로그 입력 신호(Vin)와 DAC(12)로부터 출력되는 아날로그 신호(VDAC)와의 차이값을 분석하여 ADC(10)가 정상적인 동작을 수행하는 지에 대한 테스트를 수행하였다.The ADC test apparatus configured as described above applies an analog input signal (V in ) to the ADC 10 to be tested and then sends the converted digital signal through the ADC 10 to an external DAC 12, and the DAC Convert the digital signal input at (12) to an analog signal (V DAC ) again. Then, the analog adder 14 analyzes the difference between the analog input signal V in and the analog signal V DAC output from the DAC 12 to test whether the ADC 10 performs normal operation. It was.

도 2는 DAC를 테스트하기 위한 종래의 테스트 장치를 개념적으로 도시한 도면으로서, 도면 부호 20은 테스트하고자 하는 DAC를, 도면 부호 22는 DAC를 테스트하기 위한 외부의 ADC를, 도면 부호 24는 디지털 가산기를 각각 나타낸 것이다.FIG. 2 is a diagram conceptually showing a conventional test apparatus for testing a DAC, in which reference numeral 20 denotes a DAC to be tested, reference numeral 22 denotes an external ADC for testing the DAC, and reference numeral 24 denotes a digital adder. Will be shown respectively.

도 2를 참조하면, 테스트하고자 하는 DAC(20)는 기준전압(Vref)을 기준으로 하여 외부로부터 입력되는 디지털 신호(Din)를 아날로그 신호로 변환한다. 또한, ADC(22)는 DAC(20)에서 변환된 아날로그 신호를 디지털 신호(D0)로 다시 변환한다.그리고, 디지털 가산기(24)는 ADC(22)에서 출력되는 디지털 신호(D0)와 외부로부터 입력되는 디지털 신호(Din)를 가산한다.Referring to FIG. 2, the DAC 20 to be tested converts a digital signal D in input from the outside into an analog signal based on the reference voltage V ref . In addition, the ADC 22 converts the analog signal converted by the DAC 20 back to the digital signal D0. The digital adder 24 is external from the digital signal D0 output from the ADC 22 and from the outside. The input digital signal D in is added.

상기와 같이 구성되는 종래의 DAC 테스트 장치는, 테스트하고자 하는 DAC(20)에 디지털 신호(Din)를 인가한 후 DAC(20)를 통해 변환된 아날로그 신호를 외부의 ADC(22)로 보내고, ADC(22)에서 입력받은 아날로그 신호를 디지털 신호(DO)로 다시 변환한다. 이후, 디지털 가산기(24)에서 디지털 신호(Din)와 ADC(22)로부터 출력되는 디지털 신호(DO)와의 차이값(DE)을 분석하여 DAC(20)가 정상적으로 동작하는 지를 판정하게 된다.In the conventional DAC test apparatus configured as described above, the digital signal D in is applied to the DAC 20 to be tested, and then the analog signal converted through the DAC 20 is sent to the external ADC 22. The analog signal received from the ADC 22 is converted back into a digital signal DO. Thereafter, the digital adder 24 analyzes the difference value DE between the digital signal D in and the digital signal DO output from the ADC 22 to determine whether the DAC 20 operates normally.

상술한 바와 같이 ADC 및 DAC를 위한 종래의 테스트 장치는, 외부에 별도의 DAC 및 ADC와 가산기를 필요로 하는 문제점이 있다. 또한, 정상 동작 여부를 판단하기 위하여 아날로그 가산기의 출력 신호를 정밀하게 측정하기 위한 측정 장치가 별도로 필요하다.As described above, the conventional test apparatus for the ADC and the DAC has a problem of requiring a separate DAC and ADC and an adder to the outside. In addition, a measurement device for precisely measuring the output signal of the analog adder is necessary to determine whether the normal operation.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 별도의 측정 장치나 외부에 추가되는 회로 없이 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 자동으로 테스트할 수 있는 테스트 장치 및 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, to provide a test apparatus and method that can automatically test the analog-to-digital converter and the digital-to-analog converter without a separate measuring device or additional circuitry for that purpose. There is this.

도 1은 ADC를 테스트하기 위한 종래의 테스트 장치를 개념적으로 도시한 도면.1 conceptually illustrates a conventional test apparatus for testing an ADC.

도 2는 DAC를 테스트하기 위한 종래의 테스트 장치를 개념적으로 도시한 도면.2 conceptually illustrates a conventional test apparatus for testing a DAC.

도 3은 ADC 및 DAC를 테스트하기 위한 본 발명의 일실시예에 따른 테스트 장치의 블록도.3 is a block diagram of a test apparatus in accordance with one embodiment of the present invention for testing ADCs and DACs.

도 4는 상기 도 3에 도시된 본 발명의 테스트 장치의 동작을 설명하기 위한 흐름도.4 is a flow chart for explaining the operation of the test apparatus of the present invention shown in FIG.

도 5는 본 발명의 다른 일실시예에 따른 ADC 및 DAC를 테스트하기 위한 테스트 장치의 블록도.5 is a block diagram of a test apparatus for testing an ADC and a DAC according to another embodiment of the present invention.

도 6은 상기 도 5에 도시된 본 발명의 다른 일실시예에 따른 테스트 장치의 동작을 설명하기 위한 흐름도.6 is a flow chart for explaining the operation of the test apparatus according to another embodiment of the present invention shown in FIG.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

100 : ADC 120 : DAC100: ADC 120: DAC

130 : 멀티플렉서 140 : 테스트 패턴 생성기130: multiplexer 140: test pattern generator

150 : 테스트 제어기 160 : 아날로그 멀티플렉서150: test controller 160: analog multiplexer

170 : 비교기 300 : 지연부170: comparator 300: delay unit

상기 목적을 달성하기 위한 본 발명은, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치에 있어서, 다수의 제어신호에 응답하여 2N개의 디지털 테스트 패턴을 랜덤하게 발생하는 테스트 패턴 생성 수단; 상기 테스트 장치의 테스트 동작 시에 인에이블되는 비스트인에이블신호에 따라서 상기 테스트 패턴 생성 수단으로부터 출력되는 디지털 테스트 패턴 또는 외부로부터 인가되는 디지털 입력 신호를 선택하여 상기 디지털-아날로그 변환기로 출력하는 제1 선택 수단; 상기 비스트인에이블신호에 따라서 외부로부터 인가되는 아날로그 입력 신호 또는 상기 디지털-아날로그 변환기로부터 출력되는 아날로그 신호로 변환된 테스트 패턴을 선택하여 상기 아날로그-디지털 변환기로 출력하는 제2 선택 수단; 상기 아날로그-디지털 변환기로부터 출력되는 디지털 신호로 재변환된 테스트 패턴과 상기 제1 선택 수단에 의해 선택된 상기 디지털 테스트 패턴을 비교하는 비교 수단; 및 클럭신호 및 상기 테스트 장치의 테스트 시작을 알리는 비스트시작신호에 응답하여 상기 비스트인에이블신호 및 상기 테스트 패턴 생성 수단의 동작을 제어하기 위한 제어 신호를 생성하고, 상기 비교 수단의 비교 결과에 응답하여 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 정상 동작 여부를 판단하는 제어 수단을 포함하여 이루어진다.In order to achieve the above object, the present invention provides a test apparatus of the beast type for testing an N-bit analog-to-digital converter and a digital-to-analog converter, wherein 2N digital test patterns are randomly selected in response to a plurality of control signals. Generating test pattern means; A first selection for selecting a digital test pattern output from the test pattern generating means or a digital input signal applied from the outside according to the enable signal enabled in the test operation of the test apparatus and outputting the digital test signal to the digital-analog converter; Way; Second selecting means for selecting a test pattern converted into an analog input signal applied from the outside or an analog signal output from the digital-analog converter in accordance with the be enabled signal and outputting the test pattern to the analog-digital converter; Comparison means for comparing the test pattern reconverted into a digital signal output from the analog-digital converter and the digital test pattern selected by the first selection means; And generating a control signal for controlling the operation of the be enabled signal and the test pattern generating means in response to a clock signal and a start signal indicating a test start of the test apparatus, and in response to a comparison result of the comparing means. And control means for determining whether the analog-to-digital converter and the digital-to-analog converter operate normally.

또한, 본 발명은 N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 방법에 있어서, 디지털 테스트 패턴의 누적수(I)를 '1'로, 디지털 테스트 패턴을 초기값으로 각각 초기화하고, 상기 아날로그-디지털 변환기및 상기 디지털-아날로그 변환기의 동작 에러 시 엑티브되는 비스트에러신호를 제1 레벨로 초기화하는 제1 단계; 상기 디지털-아날로그 변환기에서 상기 디지털 테스트 패턴을 아날로그로 변환하는 제2 단계; 상기 디지털-아날로그 변환기의 결과를 상기 아날로그-디지털 변환기에서 다시 디지털로 변환하는 제3 단계; 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과를 비교하는 제4 단계; 상기 제4 단계의 비교 결과, 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하지 않으면 상기 비스트에러신호를 제2 레벨로 발생하여 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기에 오류가 있음을 알려주고, 테스트를 종료하는 제5 단계; 상기 제4 단계의 비교 결과, 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하면 상기 디지털 테스트 패턴의 누적수(I)의 값이 전체 테스트 패턴 수 2N보다 작은 지를 비교하는 제6 단계; 상기 제6 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 2N값과 동일하면 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기가 정상 동작하는 것으로 판단하고 테스트를 종료하는 제7 단계; 및 상기 제6 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 2N값보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제7 단계를 반복 수행하는 제8 단계를 포함하여 이루어진다.In addition, the present invention provides a method for testing an N-bit analog-to-digital converter and a digital-to-analog converter, wherein the accumulated number (I) of the digital test pattern is initialized to '1' and the digital test pattern is initialized to an initial value, respectively. And a first step of initializing a beast error signal that is activated in an operation error of the analog-to-digital converter and the digital-to-analog converter to a first level. Converting the digital test pattern into analog in the digital-analog converter; A third step of converting the result of the digital-to-analog converter back to digital in the analog-to-digital converter; A fourth step of comparing the digital test pattern with a result of the analog-to-digital converter; As a result of the comparison in the fourth step, if the results of the digital test pattern and the analog-to-digital converter are not the same as each other, the beast error signal is generated at the second level and an error occurs in the digital-to-analog converter and the analog-to-digital converter. Notifying, and ending the test; Result of the comparison, the digital test pattern to the analog of the fourth step - if the result of the digital converter are equal to each other sixth of the value of the cumulative number (I) of the digital test pattern comparison whether a small number than 2 N total test pattern step; As a result of the comparison in the sixth step, when the value of the cumulative number I of the digital test pattern is equal to the value of 2 N , the digital-to-analog converter and the analog-to-digital converter are determined to operate normally, and the test is terminated. 7 steps; And if the value of the cumulative number I of the digital test pattern is less than 2 N as a result of the comparison in the sixth step, the next digital test pattern is generated using an arbitrary conversion function that randomly generates the digital test pattern. And an eighth step of repeating the second to seventh steps after increasing the cumulative number I of the digital test pattern by '1'.

바람직하게, 본 발명은 N비트의 아날로그-디지털 변환기 및 디지털-아날로그변환기를 테스트하기 위한 방법에 있어서, 디지털 테스트 패턴의 누적수(I)를 '1'로, 디지털 테스트 패턴을 초기값으로 각각 초기화하고, 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 동작 에러 시 엑티브되는 비스트에러신호를 제1 레벨로 초기화하는 제1 단계; 상기 디지털 테스트 패턴을 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기를 거쳐 변환하는 데 소요되는 변환 사이클 수(NCNV)만큼 상기 디지털 테스트 패턴을 지연하는 제2 단계; 상기 디지털-아날로그 변환기에서 상기 디지털 테스트 패턴을 아날로그로 변환하는 제3 단계; 상기 디지털-아날로그 변환개의 결과를 상기 아날로그-디지털 변환기에서 다시 디지털로 변환하는 제4 단계; 상기 디지털 테스트 패턴의 누적수(I)의 값이 상기 변환 사이클 수(NCNV)보다 작은 지를 비교하는 제5 단계; 상기 제5 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 상기 변환 사이클 수(NCNV)보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제5 단계를 반복 수행하는 제6 단계; 상기 제5 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값과 상기 변환 사이클 수(NCNV)가 동일하면 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과를 비교하는 제7 단계; 상기 제7 단계의 비교 결과, 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하지 않으면 상기 비스트에러신호를 제2 레벨로 발생하여 상기디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기에 오류가 있음을 알려주고, 테스트를 종료하는 제8 단계; 상기 제7 단계의 비교 결과, 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하면 상기 디지털 테스트 패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))보다 작은 지를 비교하는 제9 단계; 상기 제9 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))와 동일하면 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기가 정상 동작하는 것으로 판단하고 테스트를 종료하는 제10 단계; 및 상기 제9 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제10 단계를 반복 수행하는 제11 단계를 포함하여 이루어진다.Preferably, the present invention provides a method for testing an N-bit analog-to-digital converter and a digital-to-analog converter, wherein the cumulative number (I) of the digital test pattern is initialized to '1' and the digital test pattern is initialized to an initial value, respectively. And a first step of initializing a beast error signal that is activated at an operation error of the analog-to-digital converter and the digital-to-analog converter to a first level; Delaying the digital test pattern by the number of conversion cycles (N CNV ) required to convert the digital test pattern through the digital-to-analog converter and the analog-to-digital converter; Converting the digital test pattern into analog in the digital-analog converter; A fourth step of converting the result of the digital-to-analog conversion dog back to digital from the analog-to-digital converter; A fifth step of comparing whether the value of the cumulative number I of the digital test pattern is smaller than the conversion cycle number N CNV ; As a result of the comparison in the fifth step, if the value of the cumulative number I of the digital test pattern is less than the number of conversion cycles N CNV , a random conversion function for randomly generating the digital test pattern is then used. Generating a digital test pattern, increasing the cumulative number (I) of the digital test pattern by '1', and repeatedly performing the second to fifth steps; As a result of the comparison in the fifth step, if the value of the cumulative number I of the digital test pattern and the conversion cycle number N CNV are the same, the result of the digital test pattern and the analog-to-digital converter delayed in the second step Comparing the seventh step; As a result of the comparison in the seventh step, if the digital test pattern delayed in the second step and the result of the analog-to-digital converter are not the same as each other, the beast error signal is generated at the second level to generate the digital-to-analog converter and the analog. An eighth step of notifying the digital converter that there is an error and ending the test; As a result of the comparison in the seventh step, if the digital test pattern delayed in the second step and the result of the analog-to-digital converter are equal to each other, the value of the cumulative number I of the digital test pattern is (the total number of test patterns 2 N A ninth step of comparing whether the number of conversion cycles (N CNV )) is less than; As a result of the comparison in the ninth step, when the value of the cumulative number I of the digital test pattern is equal to (total test pattern number 2 N + the conversion cycle number N CNV ), the digital-analog converter and the analog- A tenth step of determining that the digital converter is in normal operation and ending the test; And randomly generating the digital test pattern when the value of the cumulative number I of the digital test pattern is smaller than (the total number of test patterns 2 N + the number of conversion cycles N CNV ) as a result of the comparison in the ninth step. And an eleventh step of generating a next digital test pattern by using an arbitrary conversion function, increasing the cumulative number I of the digital test pattern by '1', and then repeating the second to tenth steps. It is done by

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 ADC 및 DAC를 테스트하기 위한 본 발명의 일실시예에 따른 테스트 장치의 블록도로서, ADC 및 DAC의 효율적인 테스트를 위해 비스트 기법으로 구성된테스트 장치이다.FIG. 3 is a block diagram of a test apparatus according to an embodiment of the present invention for testing an ADC and a DAC, and is a test apparatus configured with a beast technique for efficient testing of an ADC and a DAC.

도 3을 참조하면, 본 발명의 테스트 장치는 N 비트 ADC(100) 및 DAC(120)를 테스트하기 위하여 입력되는 다수의 제어신호(RPG_RST, BIST_CLK, RPG_RUN)에 응답하여 2N개의 디지털 테스트 패턴 중 어느 하나를 발생하는 테스트 패턴 생성기(140)와, 비스트인에이블신호(BIST_En)에 따라서 테스트 패턴 생성기(140)로부터 출력되는 디지털 테스트 패턴 또는 외부로부터 인가되는 디지털 입력 신호(DAC_In)를 선택하여 DAC(120)로 출력하는 멀티플렉서(130)와, 비스트인에이블신호(BIST_En)에 따라서 아날로그 입력 신호 또는 DAC(120)로부터 출력되는 변환된 아날로그 신호를 선택하여 ADC(100)로 출력하는 아날로그 멀티플렉서(160)와, ADC(100)로부터 출력되는 변환된 디지털 신호와 멀티플렉서(130)의 출력이 동일한 지를 비교하는 비교기(170)와, 비스트클럭신호(BIST_CLK), 비스트시작신호(BIST_Start) 및 비교기(170)의 비교 결과에 따라 ADC(100) 및 DAC(120)의 정상 여부를 판단하고, 테스트 패턴 생성기(140), 멀티플렉서(130) 및 아날로그 멀티플렉서(160)를 제어하는 테스트 제어기(150)로 구성된다.3, the test device of the present invention is of the N-bit ADC (100) and the 2 N digital test pattern in response to a plurality of control signals (RPG_RST, BIST_CLK, RPG_RUN) inputted to test the DAC (120) The digital test pattern output from the test pattern generator 140 or the digital input signal DAC_In applied from the outside is selected according to the test pattern generator 140 which generates any one, and the Beast enable signal BIST_En. The multiplexer 130 outputting to the 120 and the analog multiplexer 160 which selects an analog input signal or a converted analog signal output from the DAC 120 according to the Beast enable signal BIST_En and outputs the same to the ADC 100. And a comparator 170 which compares whether the converted digital signal output from the ADC 100 and the output of the multiplexer 130 are the same, the beast clock signal BIST_CLK, and the start signal BIST_St. art) and a test controller for determining whether the ADC 100 and the DAC 120 are normal and controlling the test pattern generator 140, the multiplexer 130, and the analog multiplexer 160 according to the comparison result of the comparator 170 and the comparator 170. It consists of 150.

구체적으로, ADC(100) 및 DAC(120)가 N 비트일 때, 테스트 패턴 생성기(140)는 테스트 제어기(150)로부터 출력되는 패턴생성신호(RPG_Run)에 따라 2N개의 테스트 패턴 중 어느 하나를 발생한다. 이때, 테스트 방식의 선택에 따라 발생되는 테스트 패턴은 랜덤하게 발생시킬 수 있다. 그리고, 테스트 패턴 생성기(140)는 비스트클럭신호(BIST_CLK)에 동기하여 동작하고, 테스트 제어기(150)로부터 출력되는패턴생성리셋신호(RPG_RST)에 의해 초기화된다.Specifically, when the ADC 100 and the DAC 120 are N bits, the test pattern generator 140 may select any one of 2 N test patterns according to the pattern generation signal RPG_Run output from the test controller 150. Occurs. In this case, the test pattern generated according to the selection of the test method may be randomly generated. In addition, the test pattern generator 140 operates in synchronization with the beast clock signal BIST_CLK and is initialized by the pattern generation reset signal RPG_RST output from the test controller 150.

다음으로, 멀티플렉서(130)는 테스트 동작 시에 엑티브되는 비스트인에이블신호(BIST_En)에 따라 테스트 동작 시에 테스트 패턴 생성기(140)로부터 출력되는 디지털 테스트 패턴을 선택하여 DAC(120)로 보내고, 정상적인 ADC 및 DAC 동작 시에 외부로부터 인가되는 디지털 입력 신호(DAC_In)를 선택하여 DAC(120)로 보낸다.Next, the multiplexer 130 selects the digital test pattern output from the test pattern generator 140 in the test operation and sends the digital test pattern to the DAC 120 according to the Beast Enable signal BIST_En active during the test operation. In the ADC and DAC operation, a digital input signal DAC_In applied from the outside is selected and sent to the DAC 120.

그리고, 아날로그 멀티플렉서(130)는 비스트인에이블신호(BIST_En)에 따라 테스트 동작 시에 DAC(120)로부터 출력되는 아날로그 신호로 변환된 테스트 패턴을 선택하여 ADC(100)로 보내고, 정상적인 ADC 및 DAC 동작 시에 외부로부터 인가되는 아날로그 입력 신호(ADC_In)를 선택하여 ADC(100)로 보낸다. 여기서, 아날로그 멀티플렉서(160)는 두 개의 전송 게이트와 두 개의 인버터로 구성된다.In addition, the analog multiplexer 130 selects a test pattern converted into an analog signal output from the DAC 120 at the time of a test operation according to the Beast Enable signal BIST_En, and sends the test pattern to the ADC 100 for normal ADC and DAC operation. The analog input signal ADC_In applied from the outside is selected and sent to the ADC 100. Here, the analog multiplexer 160 is composed of two transmission gates and two inverters.

또한, 비교기(170)는 테스트 동작 시에 멀티플렉서(130)로부터 출력되는 디지털 테스트 패턴과 ADC(100)로부터 출력되는 디지털 신호로 변환된 신호를 비교하여, 그 비교 결과를 테스트 제어기(150)로 출력한다. 테스트 제어기(150)는 비교기(170)로부터 출력되는 비교 결과를 입력받아 2N개의 테스트 패턴에 대해 모두 일치할 때 ADC 및 DAC가 정상적으로 동작한다고 판단하고, 2N개의 테스트 패턴 중 어느 하나의 패턴이라도 일치하지 않을 시에 ADC 및 DAC가 오동작하는 것으로 판단하여 비스트에러신호(BIST_Err)를 출력한다. 또한, 테스트 제어기(150)는 비스트클럭신호(BIST_CLK)에 동기되어 엑티브된 비스트시작신호(BIST_Start)가 입력되면, 비스트인에이블신호(BIST_En) 및 패턴생성리셋신호(RPG_RST)를 엑티브시킨 후엑티브된 패턴생성리셋신호(RPG_RST)에 의해 테스트 패턴 생성기(140)가 리셋되면 패턴생성신호(RPG_Run)를 엑티브시킨다.In addition, the comparator 170 compares the digital test pattern output from the multiplexer 130 and the signal converted into the digital signal output from the ADC 100 during the test operation, and outputs the comparison result to the test controller 150. do. Test controller 150 is ADC and one even one pattern of the DAC is determined to function normally, and, 2 N of the test pattern when the matching for both the 2 N of test patterns receives the comparison result output from the comparator 170 If it does not match, it determines that the ADC and DAC are malfunctioning and outputs a Beast Error signal (BIST_Err). In addition, when the test start signal BIST_Start inputted in synchronization with the Beast Clock signal BIST_CLK is input, the test controller 150 activates the BST enable signal BIST_En and the pattern generation reset signal RPG_RST. When the test pattern generator 140 is reset by the pattern generation reset signal RPG_RST, the pattern generation signal RPG_Run is activated.

참고적으로, 도면에 도시된 ADC(100)의 출력(ADCRes)과 DAC(120)의 출력(DACRes)은 각각, ADC 및 DAC의 출력 신호를 인가받는 칩 내의 다른 회로부(도면에 도시되지 않음)로 보내진다.For reference, the outputs ADCRes of the ADC 100 and the outputs DACRes of the DAC 120 shown in the drawings are different circuits in the chip to which the output signals of the ADC and the DAC are applied (not shown). Is sent to.

상기와 같이 구성되는 테스트 장치의 동작을 상세히 살펴본다.The operation of the test apparatus configured as described above will be described in detail.

먼저, 엑티브된 비스트시작신호(BIST_Start)가 입력되면, 테스트 제어기(150)는 엑티브된 비스트인에이블신호(BIST_En)와 패턴생성리셋신호(RPG_RST)를 출력하고, 테스트 패턴 생성기(140)는 패턴생성리셋신호(RPG_RST)에 따라 내부 회로를 리셋시킨다. 이후, 테스트 패턴 생성기(140)는 테스트 제어기(150)로부터 출력되는 엑티브된 패턴생성신호(RPG_Run)에 따라 디지털 테스트 패턴을 생성하여 멀티플렉서(130)로 출력한다. 멀티플렉서(130)는 엑티브된 비스트인에이블신호(BIST_En)에 따라 테스트 패턴 생성기(140)로부터 출력되는 디지털 테스트 패턴을 선택한 후 DAC(120)와 비교기(170)로 출력한다.First, when the active Beast Start signal BIST_Start is input, the test controller 150 outputs the Active Beast Enable signal BIST_En and the pattern generation reset signal RPG_RST, and the test pattern generator 140 generates a pattern. The internal circuit is reset according to the reset signal RPG_RST. Thereafter, the test pattern generator 140 generates a digital test pattern according to the active pattern generation signal RPG_Run output from the test controller 150 and outputs the digital test pattern to the multiplexer 130. The multiplexer 130 selects the digital test pattern output from the test pattern generator 140 according to the active beaest enable signal BIST_En and outputs the digital test pattern to the DAC 120 and the comparator 170.

계속해서, DAC(120)를 통해 아날로그 신호로 변환된 테스트 패턴은 아날로그 멀티플렉서(160)를 거쳐 ADC(100)로 입력되고, ADC(100)를 통해 다시 디지털 신호로 변환되어 비교기(170)로 입력된다. 비교기(170)에서 멀티플렉서(130)로부터 출력되는 초기의 디지털 테스트 패턴(RPG)과, DAC(120)와 ADC(100)를 거치면서 다시 디지털 신호로 변환된 테스트 패턴을 서로 비교한다. 비교기(170)의 결과에 따라 테스트 제어기(150)에서 비스트에러신호(BIST_Err)를 출력한다. 이때, 테스트 제어기(150)는 앞서 설명한 바와 같이 2N개의 테스트 패턴 중 어느 하나의 패턴이라도 일치하지 않으면 비스트에러신호(BIST_Err)를 엑티브시켜 출력한다.Subsequently, the test pattern converted into an analog signal through the DAC 120 is input to the ADC 100 through the analog multiplexer 160, and is converted into a digital signal through the ADC 100 and input to the comparator 170. do. The comparator 170 compares the initial digital test pattern RPG output from the multiplexer 130 and the test pattern converted into a digital signal again through the DAC 120 and the ADC 100. According to the result of the comparator 170, the test controller 150 outputs a beast error signal BIST_Err. At this time, if any one of the 2N test patterns does not match as described above, the test controller 150 activates and outputs the beast error signal BIST_Err.

상기와 같이 ADC 및 DAC를 테스트하기 위한 본 발명의 테스트 장치는, 외부에 추가 회로와 별도의 측정 장비를 필요로 했던 종래 기술과 달리, 패턴 생성기와 멀티플렉서를 통해 ADC 및 DAC를 쌍으로 간단히 테스트할 수 있다.As described above, the test apparatus of the present invention for testing the ADC and the DAC, unlike the prior art that required additional circuitry and separate measurement equipment externally, simply test the ADC and the DAC in pairs through a pattern generator and a multiplexer. Can be.

다음으로, 비스트시작신호(BIST_Start)가 인엑티브된 정상 동작 모드 시에는 멀티플렉서(130)를 통해 외부로부터 인가되는 디지털 입력 신호(DAC_In)가 선택되어, 선택된 디지털 입력 신호(DAC_In)가 DAC(120)를 거쳐 아날로그 신호로 변환된 후 출력(DACRes)된다. 또한, 정상 동작 모드 시에는 아날로그 멀티플렉서(160)를 통해 외부로부터 인가되는 아날로그 입력 신호(ADC_In)가 선택되어, 선택된 아날로그 입력 신호(ADC_In)가 ADC(100)를 거쳐 디지털 신호로 변환된 후 출력(ADCRes)된다.Next, in the normal operation mode in which the Beast Start signal BIST_Start is activated, the digital input signal DAC_In applied from the outside through the multiplexer 130 is selected, and the selected digital input signal DAC_In is selected by the DAC 120. After converting into analog signal through the output (DACRes). In addition, in the normal operation mode, the analog input signal ADC_In applied from the outside through the analog multiplexer 160 is selected, and the selected analog input signal ADC_In is converted into a digital signal through the ADC 100 and then outputted ( ADCRes).

도 4는 상기 도 3에 도시된 본 발명의 테스트 장치의 동작을 설명하기 위한 흐름도이다.FIG. 4 is a flowchart for describing an operation of the test apparatus of the present invention illustrated in FIG. 3.

도 3 및 도 4를 참조하여 본 발명에 따른 테스트 장치의 동작을 살펴보면 다음과 같다.The operation of the test apparatus according to the present invention will be described with reference to FIGS. 3 and 4 as follows.

먼저, 설명의 편의를 위하여 I는 누적되는 테스트 패턴의 수를, RPG[I]는 I 번째 테스트 패턴을, F(RPG[I])는 테스트 패턴을 랜덤하게 생성하기 위한 임의의 변환 함수, 그리고 ADCRes는 ADC(100)의 출력을, BIST_Err은 ADC(100) 및 DAC(120)의 정상 여부를 나타내는 테스트 제어기(150)의 출력 신호(비스트에러신호)를 말하는 것으로, '1'일 때 비정상을 나타낸다고 가정한다.First, for convenience of description, I denotes the number of accumulated test patterns, RPG [I] denotes the I-th test pattern, and F (RPG [I]) denotes an arbitrary transform function for randomly generating test patterns, and ADCRes refers to the output of the ADC 100 and BIST_Err refers to the output signal (beast error signal) of the test controller 150 indicating whether the ADC 100 and the DAC 120 are normal. Assume that

먼저, 초기화 동작을 수행한다(210). 즉, 누적되는 테스트 패턴의 수 I를 '1'로, 첫 번째 테스트 패턴 RPG[I]를 초기값 RPG_init로 각각 초기화한다. 또한, 비스트에러신호(BIST_Err)를 '0'으로 초기화한다.First, an initialization operation is performed (210). That is, the accumulated number of test patterns I is initialized to '1' and the first test pattern RPG [I] is initialized to the initial value RPG_init. In addition, the beast error signal BIST_Err is initialized to '0'.

이어서, 비교기(170)에서 테스트 패턴 생성기(140)로부터 발생된 테스트 패턴 RPG[I]와 ADC(100)의 출력 ADCRes가 동일한지를 비교한다(220). 비교 결과, RPG[I]와 ADC(100)의 출력 ADCRes가 서로 동일하지 않으면, '1'의 비스트에러신호(BIST_Err)를 발생하여(250) ADC(100) 및 DAC(120)가 비정상임을 나타낸 후 전체 테스트 동작을 중지하고, RPG[I]와 ADC(100)의 출력 ADCRes가 서로 동일하면 I 값이 2N값(N비트일 경우 전체 테스트 패턴 수)보다 작은지를 비교하여(230) I 값이 2N값과 같으면 ADC(100) 및 DAC(120)가 정상 동작하는 것으로 판단하여 테스트 동작을 종료하고, I 값이 2N값보다 작으면 반복 동작을 위하여 변환 함수를 이용하여 랜덤하게 다음 테스트 패턴을 발생하고 I값을 '1' 증가시켜(240) 상술한 비교 동작(220)에서부터 반복 수행한다.In operation 220, the comparator 170 compares the test pattern RPG [I] generated from the test pattern generator 140 with the output ADCRes of the ADC 100. As a result of comparison, when the output ADCRes of the RPG [I] and the ADC 100 are not identical to each other, a Beast error signal BIST_Err of '1' is generated (250), indicating that the ADC 100 and the DAC 120 are abnormal. After stopping the entire test operation, if the output ADCRes of the RPG [I] and the ADC 100 are the same, compares whether the I value is smaller than 2 N values (when N bits are the total number of test patterns) (230) If the value is equal to 2 N , the ADC 100 and the DAC 120 determine that the normal operation ends the test operation. If the value of I is smaller than the value of 2 N , the next test is randomly performed using a conversion function for the repeated operation. The pattern is generated, and the I value is increased by '1' (240), and is repeated from the comparison operation 220 described above.

도 5는 본 발명의 다른 일실시예에 따른 ADC 및 DAC를 테스트하기 위한 테스트 장치의 블록도로서, 도 3과 동일한 구성 요소는 반복 설명을 피하기 위하여 동일 도면 부호로 나타내었다.5 is a block diagram of a test apparatus for testing an ADC and a DAC according to another embodiment of the present invention, in which the same components as those in FIG. 3 are denoted by the same reference numerals in order to avoid repetitive description.

도 5에 도시된 테스트 장치는 도 3에 지연부(300)를 추가로 구성한 것이다. 이때, 지연부(300)는 멀티플렉서(130)를 통해 출력되는 테스트 패턴 생성기(140)의테스트 패턴을 ADC(100)와 DAC(120)의 동작 사이클만큼 소정 시간 지연시키는 역할을 수행한다. 이는 테스트 패턴 생성기(140)에서 생성되는 테스트 패턴과, 이 테스트 패턴이 DAC(120)와 ADC(100)를 거쳐 변환되어 출력되는 값과의 동기를 맞추기 위해서이다.The test apparatus illustrated in FIG. 5 further includes a delay unit 300 in FIG. 3. At this time, the delay unit 300 serves to delay a test pattern of the test pattern generator 140 output through the multiplexer 130 by a predetermined time period as long as an operation cycle of the ADC 100 and the DAC 120. This is to synchronize the test pattern generated by the test pattern generator 140 with a value that is converted by the test pattern through the DAC 120 and the ADC 100 and output.

도 6은 상기 도 5에 도시된 본 발명의 다른 일실시예에 따른 테스트 장치의 동작을 설명하기 위한 흐름도이다.6 is a flowchart illustrating an operation of a test apparatus according to another embodiment of the present invention shown in FIG. 5.

도 5 및 도 6을 참조하여 본 발명의 다른 일실시예에 따른 테스트 장치의 동작을 살펴보면 다음과 같다.The operation of the test apparatus according to another embodiment of the present invention will be described with reference to FIGS. 5 and 6 as follows.

먼저, 설명의 편의를 위하여 I는 누적되는 테스트 패턴의 수를, RPG[I]는 I 번째 테스트 패턴을, F(RPG[I])는 테스트 패턴을 랜덤하게 생성하기 위한 임의의 변환 함수, DRPG는 지연부(300)를 통해 지연된 테스트 패턴을, NCNV는 DAC(120)와 ADC(100)을 거쳐 디지털 테스트 패턴이 아날로그로 변환된 후 다시 디지털로 변환되는 데 소요되는 변환 사이클 수를, ADCRes는 ADC(100)의 출력을, BIST_Err은 ADC(100) 및 DAC(120)의 정상 여부를 나타내는 테스트 제어기(150)의 출력 신호(비스트에러신호)를 말하는 것으로, '1'일 때 비정상을 나타낸다고 가정한다.First, for convenience of description, I denotes the number of accumulated test patterns, RPG [I] denotes the I-th test pattern, and F (RPG [I]) denotes an arbitrary transform function, DRPG, for randomly generating test patterns. Denotes a test pattern delayed through the delay unit 300, and N CNV denotes the number of conversion cycles required for the digital test pattern to be converted to analog again after being converted to analog via the DAC 120 and the ADC 100, and ADCRes. Denotes an output of the ADC 100 and BIST_Err denotes an output signal (beast error signal) of the test controller 150 indicating whether the ADC 100 and the DAC 120 are normal. Assume

먼저, 초기화 동작을 수행한다(410). 즉, 누적되는 테스트 패턴의 수 I를 '1'로, 첫 번째 테스트 패턴 RPG[I]를 초기값 RPG_init로 각각 초기화한다. 또한, 비스트에러신호(BIST_Err)를 '0'으로 초기화한다.First, an initialization operation is performed (410). That is, the accumulated number of test patterns I is initialized to '1' and the first test pattern RPG [I] is initialized to the initial value RPG_init. In addition, the beast error signal BIST_Err is initialized to '0'.

이어서, 누적되는 테스트 패턴의 수 I와 NCNV를 비교한다(420). 비교 결과, I가 NCNV보다 작으면 DAC(120) 및 ADC(100)를 통한 변환 동작이 완료되지 않았음을 나타내므로 변환 함수를 이용하여 랜덤하게 다음 테스트 패턴을 발생하고 I값을 '1' 증가시켜(450) 상기의 비교 동작(420)을 반복 수행한다. 반면, 비교 결과, I가 NCNV보다 크거나 같으면, 비교기(170)에서 지연부(300)를 통해 지연된 테스트 패턴 DRPG와 ADC(100)의 출력 ADCRes가 동일한지를 비교한다(430). 비교 결과, DRPG와 ADC(100)의 출력 ADCRes가 서로 동일하지 않으면, '1'의 비스트에러신호(BIST_Err)를 발생하여(460) ADC(100) 및 DAC(120)가 비정상임을 나타낸 후 전체 테스트 동작을 중지한다. 반면, DRPG와 ADC(100)의 출력 ADCRes가 서로 동일하면 I 값이 (2N값 + NCNV)보다 작은지를 비교하여(440), I 값이 (2N값 + NCNV)와 같으면 ADC(100) 및 DAC(120)가 정상 동작하는 것으로 판단하여 테스트 동작을 종료하고, I 값이 (2N값 + NCNV)보다 작으면 반복 동작을 위하여 변환 함수를 이용하여 랜덤하게 다음 테스트 패턴을 발생하고 I값을 '1' 증가시켜(450) 상술한 비교 동작(420)에서부터 반복 수행한다. 여기서, 2N값은 ADC 및 DAC가 N비트일 경우의 전체 테스트 패턴 수를 나타낸다.Next, the number of accumulated test patterns I and N CNV are compared 420. As a result of comparison, if I is smaller than N CNV , it indicates that the conversion operation through DAC 120 and ADC 100 is not completed. Therefore, the next test pattern is randomly generated using the conversion function and I value is set to '1'. Increment 450 to repeat the comparison operation 420. On the contrary, if I is greater than or equal to N CNV , the comparator 170 compares the delayed test pattern DRPG through the delay unit 300 with the output ADCRes of the ADC 100 (430). As a result of the comparison, when the output ADCRes of the DRPG and the ADC 100 are not the same, a Beast error signal (BIST_Err) of '1' is generated (460) to indicate that the ADC 100 and the DAC 120 are abnormal and then the entire test. Stop the operation. On the other hand, DRPG and when the output of the ADC (100) ADCRes same or different I value is equal to (2 N value + N CNV) and the Comparative if small (440), I value is (2 N value + N CNV) ADC ( 100) and the DAC 120 determines that the operation is normal, and terminates the test operation. When the I value is smaller than (2 N value + N CNV ), the next test pattern is randomly generated by using the transform function for the repeated operation. The I value is incremented by '1' (450) and repeated from the comparison operation 420 described above. Here, the 2 N value represents the total number of test patterns when the ADC and the DAC are N bits.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, ADC 및 DAC의 테스트를 자동화하여 테스트 시간을 대폭 줄일 수 있고, 테스트를 위해 외부에 추가되는 회로와 별도의 측정 장비가 필요없어 ADC 및 DAC 테스트 시 비용을 절감할 수 있다.The present invention made as described above, can significantly reduce the test time by automating the test of the ADC and DAC, and can reduce the cost when testing the ADC and DAC by eliminating the need for additional measurement equipment and circuits externally added for the test have.

Claims (5)

N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치에 있어서,In the test apparatus of the Beast type for testing the N-bit analog-to-digital converter and digital-to-analog converter, 다수의 제어신호에 응답하여 2N개의 디지털 테스트 패턴을 랜덤하게 발생하는 테스트 패턴 생성 수단;Test pattern generating means for randomly generating 2 N digital test patterns in response to the plurality of control signals; 상기 테스트 장치의 테스트 동작 시에 인에이블되는 비스트인에이블신호에 따라서 상기 테스트 패턴 생성 수단으로부터 출력되는 디지털 테스트 패턴 또는 외부로부터 인가되는 디지털 입력 신호를 선택하여 상기 디지털-아날로그 변환기로 출력하는 제1 선택 수단;A first selection for selecting a digital test pattern output from the test pattern generating means or a digital input signal applied from the outside according to the enable signal enabled in the test operation of the test apparatus and outputting the digital test signal to the digital-analog converter; Way; 상기 비스트인에이블신호에 따라서 외부로부터 인가되는 아날로그 입력 신호 또는 상기 디지털-아날로그 변환기로부터 출력되는 아날로그 신호로 변환된 테스트 패턴을 선택하여 상기 아날로그-디지털 변환기로 출력하는 제2 선택 수단;Second selecting means for selecting a test pattern converted into an analog input signal applied from the outside or an analog signal output from the digital-analog converter in accordance with the be enabled signal and outputting the test pattern to the analog-digital converter; 상기 아날로그-디지털 변환기로부터 출력되는 디지털 신호로 재변환된 테스트 패턴과 상기 제1 선택 수단에 의해 선택된 상기 디지털 테스트 패턴을 비교하는 비교 수단; 및Comparison means for comparing the test pattern reconverted into a digital signal output from the analog-digital converter and the digital test pattern selected by the first selection means; And 클럭신호 및 상기 테스트 장치의 테스트 시작을 알리는 비스트시작신호에 응답하여 상기 비스트인에이블신호 및 상기 테스트 패턴 생성 수단의 동작을 제어하기 위한 제어 신호를 생성하고, 상기 비교 수단의 비교 결과에 응답하여 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 정상 동작 여부를 판단하는제어 수단In response to a clock signal and a start signal indicating the test start of the test apparatus, a control signal for controlling the operation of the be enabled signal and the test pattern generating means is generated, and in response to a comparison result of the comparing means, Control means for determining whether the analog-to-digital converter and the digital-to-analog converter operate normally 을 포함하여 이루어지는, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치.The test apparatus of the Beast method for testing the N-bit analog-to-digital converter and the digital-to-analog converter, comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 선택 수단에 의해 선택된 상기 디지털 테스트 패턴을 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 전체 변환 사이클만큼 소정 시간 지연하여 상기 비교 수단으로 출력하는 지연 수단Delay means for delaying the digital test pattern selected by the first selection means for a predetermined time by the entire conversion cycle of the analog-to-digital converter and the digital-to-analog converter and outputting to the comparison means. 을 더 포함하여 이루어지는, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치.The test apparatus of the Beast method for testing the N-bit analog-to-digital converter and the digital-to-analog converter further comprising. 제 1 항 또는 제 2 항에 있어서, 상기 제어 수단은,The method according to claim 1 or 2, wherein the control means, 상기 비교 수단의 비교 결과에 응답하여 상기 2N개의 디지털 테스트 패턴이 모두 일치할 경우에만 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기가 정상 동작하는 것으로 판단하는, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 비스트 방식의 테스트 장치.N-bit analog-to-digital converter and digital, which determine that the analog-to-digital converter and the digital-to-analog converter operate normally only when the 2N digital test patterns all match in response to the comparison result of the comparing means. Beast type test apparatus for testing analog converters. N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 방법에 있어서,A method for testing N-bit analog-to-digital converters and digital-to-analog converters, 디지털 테스트 패턴의 누적수(I)를 '1'로, 디지털 테스트 패턴을 초기값으로 각각 초기화하고, 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 동작 에러 시 엑티브되는 비스트에러신호를 제1 레벨로 초기화하는 제1 단계;The accumulated number I of the digital test patterns is set to '1' and the digital test patterns are initialized to initial values, respectively, and the first error level signal that is activated in the event of an operation error of the analog-to-digital converter and the digital-to-analog converter is a first level. A first step of initializing to; 상기 디지털-아날로그 변환기에서 상기 디지털 테스트 패턴을 아날로그로 변환하는 제2 단계;Converting the digital test pattern into analog in the digital-analog converter; 상기 디지털-아날로그 변환기의 결과를 상기 아날로그-디지털 변환기에서 다시 디지털로 변환하는 제3 단계;A third step of converting the result of the digital-to-analog converter back to digital in the analog-to-digital converter; 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과를 비교하는 제4 단계;A fourth step of comparing the digital test pattern with a result of the analog-to-digital converter; 상기 제4 단계의 비교 결과, 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하지 않으면 상기 비스트에러신호를 제2 레벨로 발생하여 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기에 오류가 있음을 알려주고, 테스트를 종료하는 제5 단계;As a result of the comparison in the fourth step, if the results of the digital test pattern and the analog-to-digital converter are not the same as each other, the beast error signal is generated at the second level and an error occurs in the digital-to-analog converter and the analog-to-digital converter. Notifying, and ending the test; 상기 제4 단계의 비교 결과, 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하면 상기 디지털 테스트 패턴의 누적수(I)의 값이 전체 테스트 패턴 수 2N보다 작은 지를 비교하는 제6 단계;Result of the comparison, the digital test pattern to the analog of the fourth step - if the result of the digital converter are equal to each other sixth of the value of the cumulative number (I) of the digital test pattern comparison whether a small number than 2 N total test pattern step; 상기 제6 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이2N값과 동일하면 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기가 정상 동작하는 것으로 판단하고 테스트를 종료하는 제7 단계; 및As a result of the comparison in the sixth step, when the value of the cumulative number I of the digital test pattern is equal to the value of 2 N , the digital-to-analog converter and the analog-to-digital converter are determined to operate normally, and the test is terminated. 7 steps; And 상기 제6 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 2N값보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제7 단계를 반복 수행하는 제8 단계As a result of the comparison in the sixth step, if the value of the cumulative number I of the digital test pattern is less than 2 N, a next digital test pattern is generated using an arbitrary conversion function that randomly generates the digital test pattern. An eighth step of repeating the second to seventh steps after increasing the cumulative number I of the digital test pattern by 1; 를 포함하여 이루어지는, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 방법.A method for testing an N-bit analog-to-digital converter and a digital-to-analog converter, comprising: N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 방법에 있어서,A method for testing N-bit analog-to-digital converters and digital-to-analog converters, 디지털 테스트 패턴의 누적수(I)를 '1'로, 디지털 테스트 패턴을 초기값으로 각각 초기화하고, 상기 아날로그-디지털 변환기 및 상기 디지털-아날로그 변환기의 동작 에러 시 엑티브되는 비스트에러신호를 제1 레벨로 초기화하는 제1 단계;The accumulated number I of the digital test patterns is set to '1' and the digital test patterns are initialized to initial values, respectively, and the first error level signal that is activated in the event of an operation error of the analog-to-digital converter and the digital-to-analog converter is a first level. A first step of initializing to; 상기 디지털 테스트 패턴을 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기를 거쳐 변환하는 데 소요되는 변환 사이클 수(NCNV)만큼 상기 디지털 테스트 패턴을 지연하는 제2 단계;Delaying the digital test pattern by the number of conversion cycles (N CNV ) required to convert the digital test pattern through the digital-to-analog converter and the analog-to-digital converter; 상기 디지털-아날로그 변환기에서 상기 디지털 테스트 패턴을 아날로그로 변환하는 제3 단계;Converting the digital test pattern into analog in the digital-analog converter; 상기 디지털-아날로그 변환기의 결과를 상기 아날로그-디지털 변환기에서 다시 디지털로 변환하는 제4 단계;A fourth step of converting the result of the digital-to-analog converter back to digital in the analog-to-digital converter; 상기 디지털 테스트 패턴의 누적수(I)의 값이 상기 변환 사이클 수(NCNV)보다 작은 지를 비교하는 제5 단계;A fifth step of comparing whether the value of the cumulative number I of the digital test pattern is smaller than the conversion cycle number N CNV ; 상기 제5 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 상기 변환 사이클 수(NCNV)보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제5 단계를 반복 수행하는 제6 단계;As a result of the comparison in the fifth step, if the value of the cumulative number I of the digital test pattern is less than the number of conversion cycles N CNV , a random conversion function for randomly generating the digital test pattern is then used. Generating a digital test pattern, increasing the cumulative number (I) of the digital test pattern by '1', and repeatedly performing the second to fifth steps; 상기 제5 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값과 상기 변환 사이클 수(NCNV)가 동일하면 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과를 비교하는 제7 단계;As a result of the comparison in the fifth step, if the value of the cumulative number I of the digital test pattern and the conversion cycle number N CNV are the same, the result of the digital test pattern and the analog-to-digital converter delayed in the second step Comparing the seventh step; 상기 제7 단계의 비교 결과, 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하지 않으면 상기 비스트에러신호를 제2 레벨로 발생하여 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기에 오류가 있음을 알려주고, 테스트를 종료하는 제8 단계;As a result of the comparison in the seventh step, if the result of the digital test pattern delayed in the second step and the result of the analog-to-digital converter are not the same as each other, the beast error signal is generated at the second level to generate the digital-analog converter and the analog. An eighth step of notifying the digital converter that there is an error and ending the test; 상기 제7 단계의 비교 결과, 상기 제2 단계에서 지연된 상기 디지털 테스트 패턴과 상기 아날로그-디지털 변환기의 결과가 서로 동일하면 상기 디지털 테스트패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))보다 작은 지를 비교하는 제9 단계;As a result of the comparison in the seventh step, if the digital test pattern delayed in the second step and the result of the analog-to-digital converter are equal to each other, the value of the cumulative number I of the digital test pattern is (the total number of test patterns 2 N). A ninth step of comparing whether the number of conversion cycles (N CNV )) is less than; 상기 제9 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))와 동일하면 상기 디지털-아날로그 변환기 및 상기 아날로그-디지털 변환기가 정상 동작하는 것으로 판단하고 테스트를 종료하는 제10 단계; 및As a result of the comparison in the ninth step, when the value of the cumulative number I of the digital test pattern is equal to (total test pattern number 2 N + the conversion cycle number N CNV ), the digital-analog converter and the analog- A tenth step of determining that the digital converter is in normal operation and ending the test; And 상기 제9 단계의 비교 결과, 상기 디지털 테스트 패턴의 누적수(I)의 값이 (전체 테스트 패턴 수 2N+ 상기 변환 사이클 수(NCNV))보다 작으면 상기 디지털 테스트 패턴을 랜덤하게 생성하는 임의의 변환 함수를 이용하여 그 다음 디지털 테스트 패턴을 발생하고, 상기 디지털 테스트 패턴의 누적수(I)를 '1'증가시킨 후 상기 제2 내지 제10 단계를 반복 수행하는 제11 단계As a result of the comparison in the ninth step, if the value of the cumulative number I of the digital test pattern is smaller than (the total number of test patterns 2 N + the number of conversion cycles N CNV ), the digital test pattern is randomly generated. An eleventh step of generating a next digital test pattern by using an arbitrary conversion function, increasing the cumulative number I of the digital test pattern by '1', and then repeating the steps 2 to 10 를 포함하여 이루어지는, N비트의 아날로그-디지털 변환기 및 디지털-아날로그 변환기를 테스트하기 위한 방법.A method for testing an N-bit analog-to-digital converter and a digital-to-analog converter, comprising:
KR1020000033582A 2000-06-19 2000-06-19 Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof KR100341575B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033582A KR100341575B1 (en) 2000-06-19 2000-06-19 Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033582A KR100341575B1 (en) 2000-06-19 2000-06-19 Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof

Publications (2)

Publication Number Publication Date
KR20010113298A true KR20010113298A (en) 2001-12-28
KR100341575B1 KR100341575B1 (en) 2002-06-22

Family

ID=19672490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033582A KR100341575B1 (en) 2000-06-19 2000-06-19 Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof

Country Status (1)

Country Link
KR (1) KR100341575B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772840B1 (en) * 2001-04-30 2007-11-02 삼성전자주식회사 Apparatus and method for testing linearity character of analog to digital converter
KR20190103921A (en) * 2018-02-26 2019-09-05 삼성디스플레이 주식회사 Sampling circuit and method for estimating received voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084796A (en) 2020-12-14 2022-06-21 삼성전자주식회사 Built-in self-test circuit and semiconductor integrated circuit including the same
KR20220094486A (en) 2020-12-29 2022-07-06 삼성전자주식회사 Semiconductor integrated circuit and method of testing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629611B2 (en) * 1994-08-31 1997-07-09 日本電気株式会社 Analog / digital hybrid integrated circuit and test method therefor
JPH09178820A (en) * 1995-12-25 1997-07-11 Advantest Corp Test device for electronic circuit
KR980012939A (en) * 1996-07-29 1998-04-30 김광호 Analog / digital converter and / or digital / analog converter test method
JP3585687B2 (en) * 1997-01-31 2004-11-04 東芝マイクロエレクトロニクス株式会社 Semiconductor test equipment
JPH11326465A (en) * 1998-05-21 1999-11-26 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit with built-in ad-da converter and its test method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772840B1 (en) * 2001-04-30 2007-11-02 삼성전자주식회사 Apparatus and method for testing linearity character of analog to digital converter
KR20190103921A (en) * 2018-02-26 2019-09-05 삼성디스플레이 주식회사 Sampling circuit and method for estimating received voltage

Also Published As

Publication number Publication date
KR100341575B1 (en) 2002-06-22

Similar Documents

Publication Publication Date Title
CN107819467B (en) Time-interleaved ADC with programmable phase
US5589788A (en) Timing adjustment circuit
US6075478A (en) Analog/digital converter with threshold test and conversion modes
JPH05291952A (en) Built-in self test for a/d converter
KR930004772Y1 (en) Apparatus for testing analog to digital
US9323226B1 (en) Sub-ranging voltage-to-time-to-digital converter
US6507296B1 (en) Current source calibration circuit
US9692434B2 (en) Analog to digital converter
KR100318441B1 (en) analog-digital converting apparatus and converting method thereof
US7062401B1 (en) Low circuit overhead built in self test for oversampled ADC's
KR100341575B1 (en) Apparatus and method for testing analog-to-digital converter and digital-to-analog converter and testing method thereof
US20090174585A1 (en) System and method for converting analog values into digital form
US10924129B2 (en) Time-interleaved analog-to-digital converter device and associated control method
JP4951378B2 (en) Waveform generator and test equipment
US20080084921A1 (en) Spectrally shaped pseudo-random noise sequence generator and method thereof
US6011500A (en) Integrated circuit with a built-in D/A converter
JP5190014B2 (en) Integrating AD conversion circuit and AD conversion method
JP2001292064A (en) Analog/digital conversion circuit
EP0867072A2 (en) Testing control signals in a/d converters
KR20000042436A (en) Test apparatus of analog-to-digital converter
JP3776731B2 (en) A / D converter, A / D converter measurement system, and semiconductor device
US6414621B1 (en) Analog to digital converter having a parallel converter and logic for generating serial data
US6433625B1 (en) Noise reduction auto phasing circuit for switched capacitor circuits
JPH05211442A (en) Test method for a/d converter
JP2002214305A (en) Ad converter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee