KR19980028843A

KR19980028843A - Digital / Pulse Width Modulation (PWM) Signal Converters

Info

Publication number: KR19980028843A
Application number: KR1019960048027A
Authority: KR
Inventors: 유희상
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-10-24
Filing date: 1996-10-24
Publication date: 1998-07-15
Also published as: KR100219042B1

Abstract

본 발명은 전 회로의 구성요소가 디지탈 소자로 이루어지며 디지탈 신호를 PWM 신호로 출력 가능한 디지탈/PWM 변환기를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a digital / PWM converter in which all components of the circuit are made of digital elements and capable of outputting a digital signal as a PWM signal.

본 발명은 이를 위해 입력되는 디지탈 코드 데이터와 그 반전된 데이터를 입력받아 선택적으로 출력하는 멀티플렉서(1)와, 멀티플렉서(1)로부터 입력받은 값부터 오버 플로우가 발생할 때 까지 샘플링 주기마다 다운카운트하여 오버 플로우를 출력하는 프로그램머블 카운터(2)와, 입력되는 디지탈 코드 데이터를 입력받아 샘플링 주기당 펄스폭이 변하는 PWM 신호를 생성 출력하는 출력부와, 상기 프로그래머블 카운터로부터의 오버 플로우 값을 입력받아 제어클럭 신호를 제공하는 제어수단을 구비한다.According to the present invention, the multiplexer 1 receives and selectively outputs the digital code data and the inverted data inputted therefor, and down counts every sampling period until an overflow occurs from a value input from the multiplexer 1. A programmable counter 2 for outputting a flow, an output unit for receiving input digital code data and generating and outputting a PWM signal of varying pulse widths per sampling cycle, and a control clock for receiving an overflow value from the programmable counter And control means for providing a signal.

이에 의해 본 발명은, 간단한 디지탈 회로를 통해 디지탈 코드를 펄스 폭 변조 신호로 변조하는 것이 가능하고, 전 회로의 구성이 디지탈 소자로 구성되기 때문에 원 칩화하여 소향화하는 것이 가능한 효과가 있다.As a result, the present invention can modulate a digital code into a pulse width modulated signal through a simple digital circuit, and since the structure of all the circuits is composed of digital elements, there is an effect that it can be converted into a single chip and be downsized.

Description

Digital / Pulse Width Modulated (PWM) Signal Converters

본 발명은 디지탈신호를 아날로그 신호 성분을 가지는 PWM(Pulse Width Modulation) 신호로 변환시키는 디지탈/PWM 변환기에 관한 것이다.The present invention relates to a digital / PWM converter for converting a digital signal into a pulse width modulation (PWM) signal having an analog signal component.

종래 디지탈신호를 아날로그 신호로 변환하는 회로를 제1도 및 제2도를 참조하여 살펴보면 다음과 같다.A circuit for converting a conventional digital signal into an analog signal will be described with reference to FIGS. 1 and 2.

제1도는 종래의 디지탈/아날로그 변환기를 채용한 음향 전송장치의 구성도로서, 음향 발생측의 음성 신호는 음향 전기 변환기(11)에 입력되어 전기적인 신호로 바뀌고, 이 신호는 중폭기(12)와 반복적인 잡음을 방지하는 저역 통과 필터(13)을 통해 아날로그/디지탈(A/D) 변환기(14)에서 디지탈 신호로 변환되어 전송계(15)를 통해 송출된다.FIG. 1 is a block diagram of a conventional sound transmitting apparatus employing a digital / analog converter. The sound signal on the sound generating side is input to the acoustic electric converter 11 to be converted into an electrical signal. And a low pass filter 13 to prevent repetitive noise is converted into a digital signal in the analog / digital (A / D) converter 14 is transmitted through the transmission system 15.

수신측에 전달된 디지탈 신호는 디지탈/아날로그(A/D) 변환기(16)에 의해 아날로그 신호로 변환되고 고주파 성분을 제거하는 저역 통과 필터(17), 증폭기(18)를 통해 전기 음향 변환기(19)에 전달되므로 음향이 재생되는 것이다.The digital signal transmitted to the receiving side is converted into an analog signal by the digital / analog (A / D) converter 16 and the low pass filter 17 which removes the high frequency component, the electroacoustic transducer 19 through the amplifier 18. ), So sound is played.

제2도는 종래의 디지탈/아날로그 변환기의 회로도로서, 기준전압(Vs)은 2진 코드에 기초하여 디지탈 신호 bn,bn-1,.....b0에 의해 제어되는 아날로그 스위치군 Sn,Sn-1,....S0를 통하게 되고, 2종류의 저항 R과 2R로 구성되는 사다리형 저항 회로망에 공급되어 아날로그 신호인 출력전압(Vo)로서 출력되는 것이다.2 is a circuit diagram of a conventional digital-to-analog converter, in which the reference voltage Vs is controlled by the digital signals bn, bn-1, ..... b0 based on a binary code. Through 1, ... S0, it is supplied to a ladder-type resistance network composed of two types of resistors R and 2R and output as an output signal Vo which is an analog signal.

그런데 이러한 종래의 디지탈/아날로그 변환기는 출력 정밀도와 아날로그 스위치의 임피던스로 좌우되기 때문에 제조가 어려운 상온 등의 드리프트(Drift)에 영향을 받기 쉽다. 그리고 출력신호에서 고주파 성분을 제거하는 저역 통과 필터(17)와 디지탈/아날로그 변환기 출력을 증폭하는 증폭기(18)를 구동하는 전력 공급장치가 필요하여 시스템이 복잡하게 되고 비용이 많이 소요되며, 디지탈 아날로그 회로가 섞여 있어 IC로 원 칩(one chip)화 하는 것이 어렵다는 문제점이 있다.However, these conventional digital-to-analog converters are susceptible to drift, such as room temperature, which is difficult to manufacture because they depend on the output precision and the impedance of the analog switch. In addition, a power supply for driving a low pass filter 17 for removing high frequency components from the output signal and an amplifier 18 for amplifying the digital / analog converter output is required, which makes the system complicated and expensive. There is a problem that it is difficult to make one chip into IC because the circuits are mixed.

따라서 본 발명은 전 회로의 구성요소가 디지탈 소자로 이루어지며 디지탈 신호를 PWM 신호로 출력 가능한 디지탈/PWM 변환기를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a digital / PWM converter capable of outputting a digital signal as a PWM signal in which all components of the circuit are composed of digital elements.

제1도는 종래의 PCM(Pulse Code Modulation) 전송방식의 예시도,1 is an exemplary diagram of a conventional pulse code modulation (PCM) transmission method;

제2도는 종래의 디지탈/아날로그 변환기의 회로도,2 is a circuit diagram of a conventional digital to analog converter,

제3도는 본 발명에 따른 디지탈/아날로그 변환기의 회로도,3 is a circuit diagram of a digital to analog converter according to the present invention,

제4도는 본 발명에 출력신호인 PWM(Pulse Width Modulation) 신호의 파형도.4 is a waveform diagram of a pulse width modulation (PWM) signal as an output signal according to the present invention.

제5도는 본 발명의 일실시예시도.5 is an embodiment of the present invention.

* 도면의 주요한 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 멀티플렉서 2 : 프로그래머블 카운터1: multiplexer 2: programmable counter

3 : 제어부 4 : 출력부3: control unit 4: output unit

상기 목적을 달성하기 위하여 본 발명은, 입력되는 디지탈 코드 데이터와 그 반전된 데이터를 입력받아 선택적으로 출력하는 멀티플렉서와, 상기 멀티플렉서로부터 입력받은 값부터 오버 플로우가 발생할 때 까지 샘플링 주기마다 다운카운트하여 오버 플로우를 출력하는 프로그램머블 카운터와, 상기 입력되는 디지탈 코드 데이터를 입력받아 샘플링 주기당 펄스폭이 변하는 PWM 신호를 생성 출력하는 출력부와, 상기 프로그래머블 카운터로부터의 오버 플로우 값을 입력받아 프로그래머블 카운터가 입력데이타를 받아 들일 것인지 받아들인 데이터를 다운 카운트 할 것이진지를 제어하는 제어클럭을 제공하고, 상기 출력부로 샘플링 클럭신호를 제공하는 제어수단을 구비한다.In order to achieve the above object, the present invention provides a multiplexer for receiving and selectively outputting input digital code data and its inverted data, and counting down each sampling period until an overflow occurs from a value received from the multiplexer. A programmable counter that outputs a flow, an output unit that receives the input digital code data and generates and outputs a PWM signal of varying pulse widths per sampling period, and a programmable counter that receives an overflow value from the programmable counter And a control clock for controlling whether to accept the data or to down-count the received data and to provide a sampling clock signal to the output.

또한 상기 출력부는, 상기 제어수단으로 부터의 클럭신호에 따라 토글 동작하고 그 출력값을 PWM 신호 생성의 샘플링 주기 신호로 제공하고 상기 멀티플렉서의 선택 제어신호로 제공하는 플립플롭을 구비하도록 하였다.In addition, the output unit has a flip-flop that toggles according to a clock signal from the control means and provides the output value as a sampling period signal for generating a PWM signal and a selection control signal for the multiplexer.

이하, 첨부된 제3도 이하를 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 3.

제3도는 본 발명에 따른 디지탈/PWM 변환기의 구성 블럭도로서, 도면을 참조하여 본 발명의 구성 및 동작을 사에히 살펴보면 다음과 같다.3 is a block diagram illustrating a digital / PWM converter according to the present invention.

디지탈 신호의 입력 데이터는 멀티플렉서(1)에 입력되는데 이를 내부에서 반전된 데이터로도 생성하여 입력 데이터와 반전된 입력 데이터 중 하나가 선택되어 출력된다. 이 멀티플렉서(1)는 논리소자들의 논리회로로 구성된다.The input data of the digital signal is input to the multiplexer 1, which is also generated internally inverted data so that one of the input data and the inverted input data is selected and output. This multiplexer 1 is composed of logic circuits of logic elements.

멀티플렉서(1)로부터 출력된 데이터는 프로그래머블 카운터(2)로 입력되는데, 프로그래머블 카운터(2)에서는 입력된 데이터 값부터 다운 카운트하되 오버 플로우(over flow)가 발생할 때 까지 샘플링 주기마다 다운카운트 한다. 오버 플로우가 발생되면 이 신호는 제어부(3)로 입력되는데, 제어부(3)는 소정의 논리 처리를 통해 제어클럭을 발생한다. 이 제어클럭은 프로그래머블 카운터(2)와 출력부(4)로 인가되는데, 프로그래머블 카운터(2)에서는 이 제어클럭을 입력받으면, 멀티플렉서(1)를 통해 반전된 입력 데이터를 제공받아 제공받은 값부터 오버플로우가 발생할 때 까지 다운 카운트를 수행한다.The data output from the multiplexer 1 is input to the programmable counter 2, which counts down from the input data value and down counts every sampling period until an overflow occurs. When an overflow occurs, this signal is input to the controller 3, which generates a control clock through a predetermined logic process. This control clock is applied to the programmable counter 2 and the output unit 4. When the control counter 2 receives the control clock, the inverted input data is provided through the multiplexer 1 and is overwritten. Count down until the flow occurs.

한편 제어부(3)의 제어클럭은 출력부(4)에 제공되어 소정의 논리회로를 거쳐 내부의 토글 플립플롭의 클럭단에 인가되고, 이에 따른 반전된 토글 플립플롭의 출력값이 입력 데이터를 받아 논리합 처리하여 PWM 파형으로 변환하여 출력하는 논리회로에 인가되어, 입력데이타를 샘플링 주파수 당으로 펄스폭이 변화하는 PWM 파형으로서 출력되게 된다. 한편, 상기 토글 플립플롭의 출력은 멀티플렉서(1)에 인가되어 멀티플렉서(1)가 입력 데이터와 반전된 입력 데이터 중 하나를 선택하기 위한 제어신호로 이용된다.On the other hand, the control clock of the control unit 3 is provided to the output unit 4 is applied to the clock terminal of the internal toggle flip-flop through a predetermined logic circuit, and the output value of the inverted toggle flip-flop according to the logic to receive the input data It is applied to a logic circuit which processes and converts the signal into a PWM waveform, and outputs the input data as a PWM waveform whose pulse width changes per sampling frequency. On the other hand, the output of the toggle flip-flop is applied to the multiplexer 1 is used as a control signal for the multiplexer 1 to select one of the input data and the inverted input data.

제5도는 본 발명의 일실시예시도로서, 출력부(4)에서 출력되는 PWM 신호의 파형은 제4도에 도시한 바와 같다.5 is an exemplary view of the present invention, and the waveform of the PWM signal output from the output unit 4 is as shown in FIG.

상기와 같이 구성되어 동작하는 본 발명은 간단한 디지탈 회로를 통해 디지탈 코드를 펄스 폭 변조 신호로 변조하는 것이 가능하고, 전 회로의 구성이 디지탈 소자로 구성되기 때문에 원 칩화하여 소량화하는 것이 가능한 효과가 있다.According to the present invention configured and operated as described above, it is possible to modulate a digital code into a pulse width modulated signal through a simple digital circuit. have.

Claims

A multiplexer which receives input digital code data and its inverted data and selectively outputs the same;

A programmable counter outputting the overflow by down counting every sampling period from the value input from the multiplexer until the overflow occurs;

An output unit configured to receive the input digital code data and generate and output a PWM signal having a pulse width varying per sampling period;

Control means for receiving an overflow value from the programmable counter and controlling whether the programmable counter accepts input data or down counts the received data and provides a sampling clock signal to the output unit;

And a digital / PWM converter.

The method of claim 1,

And the output unit has a flip-flop which toggles according to a clock signal from the control means and provides the output value as a sampling period signal for generating a PWM signal and as a selection control signal for the multiplexer. converter.