KR101669987B1 - SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof - Google Patents
SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof Download PDFInfo
- Publication number
- KR101669987B1 KR101669987B1 KR1020140172044A KR20140172044A KR101669987B1 KR 101669987 B1 KR101669987 B1 KR 101669987B1 KR 1020140172044 A KR1020140172044 A KR 1020140172044A KR 20140172044 A KR20140172044 A KR 20140172044A KR 101669987 B1 KR101669987 B1 KR 101669987B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench structure
- layer
- doping layer
- trench
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000004888 barrier function Effects 0.000 title claims description 38
- 238000005468 ion implantation Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 14
- 239000007924 injection Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 claims description 33
- 230000005684 electric field Effects 0.000 claims description 11
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법에 관한 것으로, 기판 위에 N형 에피층(epilayer)을 성장시키고, 마스크(mask)를 사용하여 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 마스크를 유지한 채로 트렌치 구조의 내측 벽면에 도핑층을 형성하고, 도핑층을 포함하여 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하고, 트렌치 구조의 노출된 상단과 산화막을 감싸도록 전하 인가층을 증착하며, 전하 인가층의 상단과 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성한다.The present invention relates to a silicon carbide trench MOS barrier-Schottky diode and a method of fabricating the same, which method comprises growing an N-type epilayer on a substrate and etching the epilayer using a mask to form a trench ) Structure, forming a doping layer on the inner wall surface of the trench structure while maintaining the mask, depositing an oxide film to cover the inner wall surface and the bottom surface of the trench structure including the doping layer, And an anode metal layer and a cathode metal layer are formed on the upper surface of the charge injection layer and the lower surface of the substrate, respectively.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로서, 특히 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC trench MOS barrier Schottky barrier diode) 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a silicon carbide trench MOS barrier Schottky barrier diode and a method of manufacturing the same.
급속한 산업발전과 더불어 미래산업에 대한 전망은 기존의 반도체 재료의 물리적인 한계를 뛰어넘는 새로운 반도체 재료의 개발을 요구하고 있다. 이러한 관점에서 Si보다 단단하고, 밴드갭이 크며, 환경친화 및 우수한 전기적, 열적, 화학적 특성을 갖고 있는 ZnO, GaN, SiC는 차세대 반도체 재료로 많은 관심을 불러일으키고 있다. 특히, SiC는 높은 항복전압, 높은 전자포화속도, 우수한 열전도도 특성을 갖고 있기 때문에 차세대 고전력, 고주파 전자소자로서 폭 넓은 응용이 기대되고 있다.Along with rapid industrial development, the prospects for future industries are demanding the development of new semiconductor materials that exceed the physical limitations of existing semiconductor materials. From this point of view, ZnO, GaN, and SiC, which are harder than Si, have a large bandgap, and are environmentally friendly and have excellent electrical, thermal and chemical properties, are attracting much attention as next-generation semiconductor materials. In particular, since SiC has high breakdown voltage, high saturation rate of electrons, and excellent thermal conductivity, it is expected to be widely used as a next generation high power, high frequency electronic device.
실리콘 카바이드를 이용한 쇼트키 다이오드(SiC Schottky barrier diode, SiC-SBD)는 Si를 이용한 쇼트키 다이오드(Si-SBD)에 비하여 쇼트키 장벽이 약 2배정도 높으며, SiC의 절연파괴 전계는 Si나 GaAs에 비하여 약 10배정도 높기 때문에, 높은 구동전력과 고내전압을 갖는 쇼트키 다이오드를 제작할 수 있을 뿐만 아니라, 소자 크기를 크게 줄일 수 있다.The SiC Schottky barrier diode (SiC-SBD) using SiC has about two times higher Schottky barrier than Si-based Schottky diode (Si-SBD) It is possible to fabricate a Schottky diode having a high driving voltage and a high withstand voltage, as well as greatly reducing the device size.
또한, SiC를 이용한 고전력 쇼트키 다이오드는 고내전압을 구현하기 위한 박막의 두께를 현저하게 줄일 수 있으므로, 동작 전압을 크게 감소시킬 수 있고, SiC의 고속특성 때문에 고전압(600V 이상)이면서도, 손실이 작은, 고속 스위칭용 전력소자로서 이용될 수 있다.In addition, the high-power Schottky diode using SiC can remarkably reduce the thickness of the thin film for realizing a high withstand voltage, so that the operating voltage can be largely reduced and the high voltage (600 V or more) , And can be used as a power device for high-speed switching.
이하에서 제시되는 선행기술문헌에는 트렌치(trench) 구조를 갖는 쇼트키 다이오드 및 그 제조 방법에 대해 설명하고 있다.The following prior art documents describe a Schottky diode having a trench structure and a manufacturing method thereof.
본 발명이 해결하고자 하는 기술적 과제는, 종래의 쇼트키 다이오드에서 접합부의 가장자리에서 전계집중에 의해 항복 전압의 저하가 나타나는 문제점을 해결하며, 특히 이를 해결하기 위해 쇼트키 다이오드에 트렌치 모스 장벽 쇼트키 구조를 채택하더라도 순방향 특성이 나빠지는 한계를 극복하고자 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to solve the problem of a drop in breakdown voltage due to field concentration at the edge of a junction in a conventional Schottky diode, To overcome the limit of deterioration of forward characteristics even when adopting.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC Trench MOS Barrier Schottky Barrier Diode)의 제조 방법은, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시키는 단계; 마스크(mask)를 사용하여 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계; 상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성하는 단계; 상기 도핑층을 포함하여 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하는 단계; 상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막을 감싸도록 전하 인가층을 증착하는 단계; 및 상기 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a silicon carbide trench MOS barrier Schottky barrier diode (hereinafter abbreviated as SiC trench MOS barrier Schottky barrier diode) ; Forming a trench structure by etching the N-type epilayer using a mask; Forming a doping layer on the inner wall surface of the etched trench structure while maintaining the mask; Depositing an oxide layer including the doped layer so as to surround the inner wall surface and the bottom surface of the etched trench structure; Depositing a charge-applied layer to surround the exposed top of the trench structure and the deposited oxide layer; And forming anode metal junctions and cathode metal junctions respectively at the upper end of the deposited charge injection layer and the lower end of the N-type SiC substrate.
일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층을 형성하는 단계는, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어질 수 있다.In the method of fabricating the silicon carbide trench MOSS barrier Schottky diode according to an embodiment, the step of forming the doping layer may include masking with the mask in the etched trench structure using tilt ion implantation By doping N < + > at a concentration equal to or higher than the critical value on the inner wall surface.
일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성된다.In one embodiment, the doped layer is formed in a direction perpendicular to a bottom surface of the trench structure along an inner wall surface of the etched trench structure.
일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층은, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시킬 수 있다. 또한, 상기 도핑층은, 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.In the method of fabricating the silicon carbide trench MOSS barrier Schottky diode according to an embodiment, the doping layer may reduce on-resistance by forming a current path along the doping layer in forward characteristics. In addition, the doping layer can increase the breakdown voltage by preventing an electric field exceeding a reference value from being concentrated on the edge of the bottom surface of the trench structure in the reverse characteristic.
일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 산화막은, BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)로 형성될 수 있다. 또한, 상기 전하 인가층은, 폴리실리콘(polysilicon) 또는 금속(metal)으로 형성될 수 있다.In the method of fabricating the silicon carbide trench MOSS barrier Schottky diode according to an embodiment, the oxide film may be formed of a BCB (Benzocyclobutene) insulator or an oxide. Also, the charge injection layer may be formed of polysilicon or metal.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드는, N형 SiC 기판; 상기 N형 SiC 기판 위에 성장시킨 후, 부분 식각을 통해 트렌치 구조가 형성된 N형 에피층; 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 증착된 산화막; 상기 트렌치 구조의 노출된 상단과 상기 산화막을 감싸도록 증착된 전하 인가층; 및 상기 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 형성된 애노드 금속 접합과 캐소드 금속 접합;을 포함하되, 상기 트렌치 구조를 식각하는데 사용된 마스크를 이용하여 상기 트렌치 구조의 내측 벽면에 도핑층을 형성한다.According to another aspect of the present invention, there is provided a silicon carbide trench MOS barrier-Schottky diode comprising: an N-type SiC substrate; An N-type epitaxial layer grown on the N-type SiC substrate and having a trench structure formed through partial etching; An oxide film deposited to surround the inner wall surface and the bottom surface of the etched trench structure; An exposed top of the trench structure and a charge injection layer deposited to surround the oxide layer; And an anode metal junction and a cathode metal junction formed respectively at the top of the charge injection layer and the bottom of the N-type SiC substrate, wherein a mask used to etch the trench structure is used to form a doped layer .
다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 경사 이온 주입을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성될 수 있다.In the silicon carbide trench MOSS barrier Schottky diode according to another embodiment, the doping layer is doped with N + with a concentration above the threshold on both inwardly unsintered walls of the etched trench structure using sloped ion implantation And then doped.
다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성된다.In the silicon carbide trench MOSS barrier Schottky diode according to another embodiment, the doped layer is formed in a direction perpendicular to the bottom surface of the trench structure along the inner wall surface of the etched trench structure.
다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시킬 수 있다. 또한, 상기 도핑층은, 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.In the silicon carbide trench MOSS barrier Schottky diode according to another embodiment, the doping layer can reduce the on-resistance by forming a current path along the doping layer in forward characteristics. In addition, the doping layer can increase the breakdown voltage by preventing an electric field exceeding a reference value from being concentrated on the edge of the bottom surface of the trench structure in the reverse characteristic.
다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 산화막은, BCB 절연체 또는 산화물로 형성될 수 있다. 또한, 상기 전하 인가층은, 폴리실리콘 또는 금속으로 형성될 수 있다.In the silicon carbide trench MOS barrier semiconductor Schottky diode according to another embodiment, the oxide film may be formed of a BCB insulator or an oxide. Further, the charge injection layer may be formed of polysilicon or metal.
본 발명의 실시예들은, 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 마스크를 사용한 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 내측 벽면에 고농도 도핑층을 형성함으로써, 항복전압을 증가시키고, 이와 동시에 순방향 특성에서 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키며, 역방향 특성에서 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.Embodiments of the present invention increase the breakdown voltage by forming a heavily doped layer on the inner wall of the etched trench structure using a tilt ion implantation with a mask in a silicon carbide trench mos barrier Schottky diode At the same time, the ON resistance is reduced by forming a current path along the doping layer in the forward characteristic, and the breakdown voltage can be increased by preventing the electric field exceeding the reference value from being concentrated on the edge of the bottom surface of the trench structure in the reverse characteristic.
도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 도시한 흐름도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.
도 3 및 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 형성된 도핑층에 의해 전류 경로가 형성되었음을 비교 설명하기 위한 시뮬레이션 결과를 예시한 도면이다.1 is a flowchart illustrating a method of manufacturing a silicon carbide trench MOSS barrier Schottky diode using slant ion implantation according to an embodiment of the present invention.
FIGS. 2A through 2F sequentially illustrate the method of manufacturing the silicon carbide trench MOSS barrier Schottky diode of FIG. 1 according to an embodiment of the present invention in accordance with a process order.
FIGS. 3 and 4 are diagrams illustrating simulation results for comparing the current path formed by the doped layer formed by the oblique ion implantation adopted in the embodiments of the present invention.
본 발명의 실시예들을 설명하기에 앞서, 실리콘 카바이드 쇼트키 다이오드의 특징과 그 약점을 간략히 소개한 후, 이러한 문제점을 해결하기 위해 본 발명의 실시예들이 채택하고 있는 기술적 수단을 순차적으로 제시하도록 한다.Before describing the embodiments of the present invention, the characteristics and weaknesses of the silicon carbide Schottky diode will be briefly introduced, and then the technical means employed by the embodiments of the present invention will be sequentially presented .
앞서 간략히 소개한 바와 같이, 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 낮은 순방향 전압 강하와 빠른 역회복 특성 때문에 집적회로를 위한 저 전압 파워 서플라이(power supply)에 널리 사용되고 있으며, 최근 많은 응용 분야들에서 빠른 스위칭 속도, 낮은 순방향 전압강하, 높은 항복 전압을 요구하고 있는 상황이다. 하지만 실리콘 기반의 쇼트키 다이오드의 경우 실리콘의 물성의 한계로 인하여 높은 항복 전압의 구현이 어렵다.As briefly introduced above, Schottky barrier diodes (SBDs) are widely used in low voltage power supplies for integrated circuits due to their low forward voltage drop and fast reverse recovery characteristics, Speed switching speed, low forward voltage drop, and high breakdown voltage. However, in the case of a silicon-based Schottky diode, it is difficult to realize a high breakdown voltage because of the limitation of the physical properties of silicon.
이러한 점에서 넓은 밴드 갭(wide band gap)을 갖는 반도체 재료인 실리콘 카바이드(SiC)를 사용하여 쇼트키 다이오드를 제작하면 드리프트(drift) 영역의 저항을 낮게 가져가면서 높은 항복 전압을 구현할 수 있다. 또한, 빠른 스위칭 속도를 제공할 뿐만 아니라 고전압 실리콘 쇼트키 다이오드에서 발생하는 역회복 누설 전류를 줄일 수 있다. 이는 결과적으로 전력 회로 내에서 쇼트키 다이오드의 스위칭 손실을 줄일 수 있게 된다. 즉, SiC 쇼트키 다이오드의 화두는 전력 손실을 줄이기 위하여 순방향 전압강하, 역방향 누설전류, 역회복 전류를 감소시키는 것이다.In this respect, when a Schottky diode is fabricated using silicon carbide (SiC), which is a semiconductor material having a wide band gap, a high breakdown voltage can be realized while reducing the resistance of a drift region. In addition to providing fast switching speeds, reverse recovery leakage currents in high-voltage silicon Schottky diodes can be reduced. This results in a reduction in the switching loss of the Schottky diode in the power circuit. In other words, the topic of SiC Schottky diode is to reduce forward voltage drop, reverse leakage current, reverse recovery current to reduce power loss.
실리콘 카바이드(Silicon Carbide, SiC)는 종래의 실리콘(Silicon)과 비교할 때 낮은 고유 캐리어 농도(intrinsic carrier density), 높은 밴드갭(bandgap), 높은 임계전계(critical electric field) 및 높은 열전도도 등의 우수한 특성으로 인해 전력 반도체 소자에서 각광받고 있는 물질이다. 이러한 우수한 특성으로 인해 SiC 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 실리콘을 사용한 다이오드보다 높은 항복 전압(breakdown voltage)을 가지고 있다. 또한, 빠른 역회복 속도로 전력 소비량을 낮출 수 있으며, 낮은 드리프트 영역(drift region) 저항을 가져갈 수 있다는 장점이 있다.Silicon Carbide (SiC) has excellent properties such as low intrinsic carrier density, high bandgap, high critical electric field and high thermal conductivity as compared with conventional silicon Is a material attracting attention in power semiconductor devices due to its characteristics. Because of these excellent properties, SiC Schottky Barrier Diodes (SBDs) have higher breakdown voltages than silicon-based diodes. It also has the advantage of lowering power consumption at a fast reverse recovery rate and allowing low drift region resistance.
한편, 쇼트키 장벽(Schottky barrier)은 역방향 바이어스가 인가되었을 경우 역방향 누설 전류를 막아주는 역할을 한다. 따라서 장벽의 높이가 높을수록 그 효과는 강화되며 항복 전압을 높게 가져갈 수 있게 된다. 쇼트키 다이오드(Schottky barrier diode)에서 가장 중요한 것으로는 항복 전압이 있다. 금속 에지(metal edge) 부분에 전계 크라우딩(electric field crowding)이 발생하면서 이론상의 항복 전압보다 더 낮은 전압에서 브레이크다운(breakdown)이 발생하게 되며, 또한 도핑(doping) 농도에 따라서도 항복 전압이 낮아지게 되는 문제가 나타난다. Guard Ring, field plate, Junction Termination Extension(JTE)등 여러 가지 기법을 활용하여 코너(corner)에서 발생하는 전계 크라우딩을 감소시켜 항복 전압을 높임으로써 반도체 소자를 안정하게 만들 수 있다.On the other hand, the Schottky barrier serves to prevent reverse leakage current when a reverse bias is applied. Therefore, the higher the barrier height, the stronger the effect and the higher the breakdown voltage. The most important thing in Schottky barrier diodes is the breakdown voltage. Electric field crowding occurs at the metal edge portion, breakdown occurs at a voltage lower than the theoretical breakdown voltage, and also breakdown occurs depending on the doping concentration. The problem becomes low. By using various techniques such as a guard ring, a field plate, and a junction termination extension (JTE), it is possible to stabilize a semiconductor device by increasing the breakdown voltage by reducing the field crowding generated at the corner.
요약하건대, 실리콘 카바이드(SiC)는 Si에 비해 우수한 물성 때문에 반도체 산업에서 전력 소자의 재료로 주목받고 있다. SiC는 Si에 비해 3배 높은 열전도도, 10배 높은 역방향 항복 전압 그리고 낮은 진성 캐리어 농도를 가지는 물리적 특성을 가지고 있다. 이러한 우수한 물성 때문에 고온, 고전압, 고주파 응용분야에서 적합한 물질로 여겨지고 있다.In summary, silicon carbide (SiC) is attracting attention as a material for power devices in the semiconductor industry due to its superior physical properties compared to Si. SiC has three times higher thermal conductivity than Si, ten times higher reverse breakdown voltage, and low intrinsic carrier concentration. Because of its excellent physical properties, it is considered to be a suitable material in high temperature, high voltage and high frequency applications.
실리콘 카바이드 쇼트키 장벽 다이오드(SiC Schottky Barrier Diode)는 SiC 전력반도체 중 가장 많이 개발, 생산하는 소자이다. 그러나, 접합부의 가장자리에서 전계 집중에 의해 SiC가 가지고 있는 물성에 비해 낮은 항복 전압을 가지게 된다. 이를 해결하기 위해 트렌치 모스 장벽 쇼트키(Trench MOS Barrier Schottky, TMBS)구조가 활용될 수 있다. 그러나, 트렌치 모스 장벽 쇼트키 구조의 경우, 항복 전압은 10배 이상 증가하는데 반해, 순방향 특성이 나빠지는 것이 단점으로 지적된다.Silicon carbide Schottky barrier diodes (SiC Schottky barrier diodes) are the most developed and produced SiC power semiconductors. However, it has a lower breakdown voltage than the physical properties of SiC due to the electric field concentration at the edge of the junction. To solve this problem, a trench MOS barrier schottky (TMBS) structure can be utilized. However, in the case of the trench MOSS barrier Schottky structure, the breakdown voltage is increased by a factor of ten or more, while the forward characteristic is deteriorated.
따라서, 이하에서는 본 발명의 실시예들을 통해 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 순방향과 항복전압 특성을 모두 증가시킬 수 있는 구조를 제안하고자 한다. 이를 위해 본 발명의 실시예들은, 트렌치 모스 장벽 쇼트키 구조를 제작하는 과정에서 산화막을 형성하기 전, 경사각 이온 주입을 이용하여 트렌치의 옆면에 고농도의 도핑 영역을 형성함으로써 이상의 기술적 과제를 달성할 수 있다.Therefore, a structure capable of increasing forward voltage and breakdown voltage characteristics in a silicon carbide trench MOS barrier-type Schottky diode through embodiments of the present invention will be described below. To this end, embodiments of the present invention can achieve the above-mentioned technical problem by forming a high concentration doping region on the side surface of the trench by using the tilt angle ion implantation before forming the oxide film in the process of manufacturing the trench MOSS barrier Schottky structure have.
트렌치의 옆면에 수직 방향으로 형성된 도핑 영역이 포함된 구조를 채택함으로써, 역방향 특성에서는 트렌치 바닥면의 모서리에서 일어나는 전계 집중을 고도핑 농도 영역이 저지하게 되고, 종래의 트렌치 모스 장벽 쇼트키 구조에 비해 높은 항복 전압을 가질 수 있게 된다. 또한 순방향 특성에서는 고농도 도핑된 영역을 따라 전류 경로가 형성되므로 온저항이 감소할 수 있게 된다. 특히, 이온 주입 공정을 추가함에 있어서, 앞서 트렌치를 형성할 때 사용한 마스크를 그대로 사용할 수 있다는 장점이 있다. 이러한 간단한 공정을 추가함으로써, 시뮬레이션 결과 같은 드리프트 농도 조건의 트렌치 모스 장벽 쇼트키 다이오드와 비교하여 27% 증가한 항복 전압 특성 및 60% 감소한 온저항을 나타내는 트렌치 모스 장벽 쇼트키 다이오드를 설계할 수 있었다.By adopting the structure including the doping region formed in the vertical direction on the side surface of the trench, in the reverse characteristic, the electric field concentration occurring at the edge of the bottom surface of the trench is blocked by the high doping concentration region, and compared with the conventional trench MOSS barrier Schottky structure It becomes possible to have a high breakdown voltage. Also, in the forward characteristic, the on-resistance can be reduced because a current path is formed along the heavily doped region. Particularly, when the ion implantation process is added, there is an advantage that the mask used for forming the trench can be used as it is. By adding this simple process, we were able to design a trench MOS barrier-Schottky diode with a 27% increase in breakdown voltage characteristics and a 60% reduction in on-resistance compared to a trench MOS barrier Schottky diode with drift concentration conditions such as simulation results.
본 발명의 실시예들이 제안하는 쇼트키 다이오드 소자는 다음과 같은 특징을 가진다.The Schottky diode device proposed by the embodiments of the present invention has the following characteristics.
(1) 산화막 형성 전 단계에서 경사각 이온 주입 공정을 통해 고농도의 도핑층을 형성한다.(1) In the step before the formation of the oxide film, a doped layer having a high concentration is formed through an inclined angle ion implantation process.
(2) 도핑층을 통해 전류 경로가 형성되어 기존의 쇼트키 다이오드 수준의 낮은 온저항 특성이 나타난다.(2) a current path is formed through the doping layer, and low on-resistance characteristics of the conventional Schottky diode level are exhibited.
(3) 트렌치 모서리의 전계 집중 저지 작용을 통해 항복 전압이 향상된다.(3) The breakdown voltage is improved by the field concentration blocking action of the trench edge.
이하에서는 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명하도록 한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description and the accompanying drawings, detailed description of well-known functions or constructions that may obscure the subject matter of the present invention will be omitted. It should be noted that the same constituent elements are denoted by the same reference numerals as possible throughout the drawings.
도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 도시한 흐름도로서, 다음과 같은 단계들을 포함한다.FIG. 1 is a flow chart illustrating a method of manufacturing a silicon carbide trench MOS barrier-Schottky diode using slant ion implantation according to an embodiment of the present invention, which includes the following steps.
S110 단계에서, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시킨다.In step S110, an N-type epilayer is grown on the N-type SiC substrate.
S120 단계에서, 상기 S110 단계를 통해 성장시킨 N형 에피층을 마스크(mask)를 사용하여 식각(etching)함으로써 트렌치(trench) 구조를 형성한다.In step S120, a trench structure is formed by etching the N-type epilayers grown in step S110 using a mask.
S130 단계에서, 상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성한다. 여기서, 도핑층을 형성하는 과정은, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어진다. 특히 이 과정은 상기 S120 단계에서 사용하였던 마스크를 재활용함으로써 이루어질 수 있고, 그로 인해 공정의 복잡도를 크게 증가시키지 않으면서도 경사 이온 주입이 가능하다는 장점을 갖는다.In step S130, while maintaining the mask, a doping layer is formed on the inner wall surface of the etched trench structure. Here, the process of forming the doping layer is performed by doping N + in the etched trench structure at a concentration equal to or higher than the threshold value on both sides of the mask, which is not masked with the mask, by using tilt ion implantation. Particularly, this process can be performed by recycling the mask used in the step S120, and thus it is possible to perform the oblique ion implantation without greatly increasing the process complexity.
이러한 N+ 도핑층은, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키고, 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 특징을 나타낸다.The N + doping layer reduces the on-resistance by forming a current path along the doping layer in forward characteristics without lowering the breakdown voltage of the Schottky diode, and reduces the ON resistance of the bottom surface of the trench structure And the breakdown voltage is increased by preventing the electric field exceeding the reference value from being concentrated on the edge of the electrode.
S140 단계에서, 상기 도핑층을 포함하여 상기 S120 단계를 통해 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착한다. 구현의 관점에서, 이러한 산화막은 BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)(예를 들어, SiO2가 될 수 있다.) 중 어느 하나와 같은 부도체로서 제조될 수 있다.In step S140, the oxide layer is deposited to cover the inner wall surface and the bottom surface of the trench structure including the doped layer and etched through step S120. From an implementation point of view, such an oxide film can be produced as a nonconductor such as any one of a BCB (Benzocyclobutene) insulator or an oxide (for example, SiO 2 ).
S150 단계에서, 상기 트렌치 구조의 노출된 상단과 상기 S140 단계를 통해 증착된 산화막을 감싸도록 전하 인가층을 증착한다.In step S150, the charge injection layer is deposited to cover the exposed top of the trench structure and the oxide layer deposited in step S140.
S160 단계에서, 상기 S150 단계를 통해 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성한다.At step S160, an anode metal junction and a cathode metal junction are formed at the upper end of the charge injection layer and the lower end of the N-type SiC substrate, respectively.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.FIGS. 2A through 2F sequentially illustrate the method of manufacturing the silicon carbide trench MOSS barrier Schottky diode of FIG. 1 according to an embodiment of the present invention in accordance with a process order.
도 2a를 참조하면, 최초에 N형 SiC 기판(10)과 상기 N형 SiC 기판(10) 위에 성장시킨 N형 에피층(epilayer)(20)이 마련되었음을 보여주고 있다. 이러한 N형 기판은 드리프트 영역보다 높은 도핑을 가지며 소자의 내압을 결정하는 부분에 해당한다.Referring to FIG. 2A, an N-
그런 다음, 도 2b에서는 상기 N형 에피층(20)의 N-드리프트 영역(drift region)을 마스크(mask)(25)를 이용하여 부분 식각(etching)함으로써 도랑 형태의 트렌치(trench) 구조를 형성하고 있음을 보여주고 있다. 물론 마스크의 구조는 예시적인 것으로서, 공정상의 필요에 따라 다양한 형태로 구현될 수 있음은 당연하다.2B, a drift region of the N-
도 2c에서는, 상기 식각한 트렌치 구조의 내측의 양쪽 벽면에 고농도의 l층(30)을 형성하였다. 이를 위해, N+를 비스듬하게(tilt) 주입(implant)해주면, 트렌치 구조의 양쪽 벽면에 N+가 도핑된다. 이때, 앞서 도 2b에서 활용하였던 마스크(25)를 그대로 유지할 수 있음을 예시하고 있다. 따라서, 상기 도핑층(30)은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성될 수 있다.In Fig. 2C, a l-
도 2d에서는 상기 도핑층(30)을 포함하여 상기 식각한 트렌치 구조 내의 내측 벽면과 바닥면을 산화막(40)으로 절연하였다. 구현의 관점에서 이 과정은 산화물(Oxide)을 증착하는 등의 방법으로 달성될 수 있다. 예를 들어, SiO2로 구성된 트렌치 모스(MOS) 부분이 될 수 있다.In FIG. 2D, the inner wall surface and the bottom surface of the etched trench structure including the
도 2e에서는 상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막(40)을 감싸도록 전하 인가층(50)을 증착한다. 여기서, 트렌치 구조의 노출된 상단은 드리프트 영역과 금속 접합이 직접 닿는 쇼트키 부분이다.In FIG. 2E, the
이러한 전하 인가층(50)은, 폴리실리콘(polysilicon) 또는 금속(metal)으로 형성될 수 있으며, 소자의 제작시(예를 들어, MOSFET의 경우 게이트 금속으로 구현 가능하다.) 필요에 따라 선택 가능하다. 폴리실리콘 또는 금속은 전하를 단순히 인가하는 역할을 수행하는데, 고온에서 동작하는 소자에서는 녹는 점이 낮은 금속을 사용할 경우 구동 중이나 공정시 소자의 온도가 올라가면 금속이 녹아 소자가 망가질 우려가 있어, 녹는 점이 높은 폴리실리콘을 사용하는 것이 바람직하다. 이후에 소개될 도 4의 시뮬레이션에서는 니켈(Nickel)을 사용하였는데, 이는 니켈의 녹는점이 3000도 가량으로 고온소자에 적합하여 많이 사용되므로, 니켈만 단독으로 구성하였다.The
마지막으로, 도 2f에서는 상기 증착된 전하 인가층(50)의 상단과 상기 N형 SiC 기판(10) 하단에 각각 애노드(anode) 금속 접합(60)과 캐소드(cathode) 금속 접합(70)을 형성하여 소자를 완성한다.2F, an
도 3 및 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 형성된 도핑층에 의해 전류 경로가 형성되었음을 비교 설명하기 위한 시뮬레이션 결과를 예시한 도면이다.FIGS. 3 and 4 are diagrams illustrating simulation results for comparing the current path formed by the doped layer formed by the oblique ion implantation adopted in the embodiments of the present invention.
도 3에 비해 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 트렌치 구조에 나란한 방향(즉, 트렌치 바닥면에 수직인 방향을 의미한다.)으로 도핑층이 형성되어 있으며, 이러한 도핑층을 통해 전류 경로에 변화가 있음을 보여준다. 도 3과 도 4를 비교하면, 도 4의 경우 경사 이온 주입이 이루어진 영역에 전류(current)가 상대적으로 더 많이 흐르고 있음을 확인할 수 있다. 다시 말해, 순방향 전압 상태에서 경사 이온 주입을 통해 전류가 잘 흐를 수 있는 통로를 만들어 줌으로써 순방향 특성인 온저항을 낮출 수 있다.4, a doping layer is formed in a direction parallel to the trench structure (i.e., a direction perpendicular to the bottom surface of the trench) by oblique ion implantation adopted in the embodiments of the present invention. It shows that there is a change in the current path through the doping layer. 3 and FIG. 4, it can be seen that the current flows relatively more in the region where the slant ion implantation is performed in the case of FIG. In other words, it is possible to reduce the ON resistance, which is a forward characteristic, by creating a path through which the current can flow well through the slant ion implantation in the forward voltage state.
이상과 같은 시뮬레이션에 따르면, 같은 크기의 종래의 트렌치 모스 장벽 쇼트키 구조와 온저항과 항복전압을 비교해보면, 본 발명의 실시예에 따른 소자의 경우 온저항은 60% 감소했고, 항복 전압은 27% 증가한 결과를 얻을 수 있었다. 또한, 본 발명의 실시예들이 제안하고 있는 트렌치 모스 장벽 쇼트키 다이오드 소자와 종래의 통상적인 쇼트키 다이오드 소자를 비교할 경우, 온저항은 그대로 유지하되, 항복 전압은 27배 증가하였음을 확인할 수 있었다. 즉, 본 발명의 실시예들을 통해 제안된 구조의 순방향 목표는 같은 크기의 쇼트키 다이오드와 같은 온저항을 갖게 된다.According to the above simulation, comparing the conventional trench MOSS barrier Schottky structure of the same size with the ON resistance and the breakdown voltage, the ON resistance of the device according to the embodiment of the present invention was reduced by 60%, and the breakdown voltage was 27 %, Respectively. Also, when the trench MOS barrier-Schottky diode device proposed by the embodiments of the present invention is compared with the conventional Schottky diode device, it can be confirmed that the on-resistance is maintained, but the breakdown voltage is increased by 27 times. That is, the forward targets of the proposed structure through the embodiments of the present invention have the same on-resistance as the Schottky diodes of the same size.
상기된 본 발명의 실시예들에 따르면, 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 마스크를 사용한 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 내측 벽면에 고농도 도핑층을 형성함으로써, 항복전압을 증가시키고, 이와 동시에 순방향 특성에서 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키며, 역방향 특성에서 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.According to embodiments of the present invention described above, by forming a heavily doped layer on the inner wall surface of the trench structure etched by using a tilt ion implantation using a mask in a silicon carbide trench mos barrier Schottky diode, The on resistance is reduced by increasing the voltage while at the same time forming the current path along the doping layer in the forward characteristic and increasing the breakdown voltage by preventing the electric field exceeding the reference value from being concentrated on the edge of the bottom surface of the trench structure in the reverse characteristic .
이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.The present invention has been described above with reference to various embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and all differences within the scope of equivalents thereof should be construed as being included in the present invention.
10 : N형 SiC 기판
20 : N형 에피층(epilayer)
25 : 마스크(mask)
30 : 도핑층
40 : 산화막
50 : 전하 인가층
60 : 애노드(anode) 금속 접합
70 : 캐소드(cathode) 금속 접합10: N-type SiC substrate
20: N-type epilayer
25: mask
30: doped layer
40: oxide film
50: charge-applied layer
60: anode metal junction
70: cathode metal junction
Claims (14)
마스크(mask)를 사용하여 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계;
상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성하는 단계;
상기 도핑층을 포함하여 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하는 단계;
상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막을 감싸도록 전하 인가층을 증착하는 단계; 및
상기 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성하는 단계;를 포함하되,
상기 도핑층은,
순방향 특성에서 상기 N형 에피층의 식각된 트렌치 구조의 내측과 상기 증착된 산화막 사이에서 도핑된 영역을 따라 전류경로를 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC Trench MOS Barrier Schottky Barrier Diode)의 제조 방법.Growing an N-type epilayer on an N-type SiC substrate;
Forming a trench structure by etching the N-type epilayer using a mask;
Forming a doping layer on the inner wall surface of the etched trench structure while maintaining the mask;
Depositing an oxide layer including the doped layer so as to surround the inner wall surface and the bottom surface of the etched trench structure;
Depositing a charge-applied layer to surround the exposed top of the trench structure and the deposited oxide layer; And
Forming an anode metal junction and a cathode metal junction at the top of the deposited charge injection layer and at the bottom of the N-type SiC substrate, respectively,
The doping layer
And forming a current path along the doped region between the inner side of the etched trench structure of the N-type epi layer and the deposited oxide film in a forward direction characteristic. The silicon carbide trench MOS barrier Schottky diode Barrier Diode).
상기 도핑층을 형성하는 단계는,
경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어지는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
Wherein forming the doped layer comprises:
Doped N < + > into the etched trench structure using tilt ion implantation at a concentration of at least a critical value on both sides of the inner wall unmasked with the mask. Gt;
상기 도핑층은,
상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
The doping layer
Wherein the trenches are formed in a direction perpendicular to a bottom surface of the trench structure along an inner wall surface of the etched trench structure.
상기 도핑층은,
순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
The doping layer
Wherein the on-resistance is reduced by forming a current path along the doped layer in forward characteristics. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 도핑층은,
역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
The doping layer
Wherein a breakdown voltage is increased by preventing an electric field exceeding a reference value from being concentrated on an edge of a bottom surface of the trench structure in an inverse characteristic, thereby increasing a breakdown voltage of the silicon carbide trench MOSS barrier Schottky diode.
상기 산화막은,
BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
Wherein,
Wherein the silicon carbide is a BCB (Benzocyclobutene) insulator or an oxide.
상기 전하 인가층은,
폴리실리콘(polysilicon) 또는 금속(metal)으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.The method according to claim 1,
The charge-
Wherein the silicon carbide is formed of polysilicon or metal. ≪ Desc / Clms Page number 20 >
상기 N형 SiC 기판 위에 성장시킨 후, 부분 식각을 통해 트렌치 구조가 형성된 N형 에피층;
상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 증착된 산화막;
상기 트렌치 구조의 노출된 상단과 상기 산화막을 감싸도록 증착된 전하 인가층; 및
상기 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 형성된 애노드 금속 접합과 캐소드 금속 접합;을 포함하되,
상기 트렌치 구조를 식각하는데 사용된 마스크를 이용하여 상기 트렌치 구조의 내측 벽면에 도핑층을 형성하되,
상기 도핑층은,
순방향 특성에서 상기 N형 에피층의 식각된 트렌치 구조의 내측과 상기 증착된 산화막 사이에서 도핑된 영역을 따라 전류경로를 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.An N-type SiC substrate;
An N-type epitaxial layer grown on the N-type SiC substrate and having a trench structure formed through partial etching;
An oxide film deposited to surround the inner wall surface and the bottom surface of the etched trench structure;
An exposed top of the trench structure and a charge injection layer deposited to surround the oxide layer; And
An anode metal junction and a cathode metal junction formed respectively at an upper end of the charge injection layer and a lower end of the N-type SiC substrate,
Forming a doping layer on an inner wall surface of the trench structure using a mask used to etch the trench structure,
The doping layer
And forms a current path along the doped region between the inner side of the etched trench structure of the N-type epilayers and the deposited oxide film in forward characteristics.
상기 도핑층은,
경사 이온 주입을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
The doping layer
Doped N < + > in a concentration greater than a critical value on both inwardly unmasked walls of the etched trench structure using slant ion implantation. ≪ Desc / Clms Page number 13 >
상기 도핑층은,
상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
The doping layer
And is formed in a direction perpendicular to a bottom surface of the trench structure along an inner wall surface of the etched trench structure. ≪ Desc / Clms Page number 19 >
상기 도핑층은,
순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
The doping layer
Lt; RTI ID = 0.0 > 1, < / RTI > wherein the on-resistance is reduced by forming a current path along the doping layer in forward characteristics.
상기 도핑층은,
역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
The doping layer
Wherein a breakdown voltage is increased by preventing an electric field exceeding a reference value from being concentrated on an edge of a bottom surface of the trench structure in an inverse characteristic.
상기 산화막은,
BCB 절연체 또는 산화물인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
Wherein,
BCB insulator or oxide. ≪ RTI ID = 0.0 > 18. < / RTI >
상기 전하 인가층은,
폴리실리콘 또는 금속으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.9. The method of claim 8,
The charge-
Silicon carbide trench MOSS barrier Schottky diode formed of polysilicon or metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140172044A KR101669987B1 (en) | 2014-12-03 | 2014-12-03 | SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140172044A KR101669987B1 (en) | 2014-12-03 | 2014-12-03 | SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160066811A KR20160066811A (en) | 2016-06-13 |
| KR101669987B1 true KR101669987B1 (en) | 2016-10-27 |
Family
ID=56191108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140172044A KR101669987B1 (en) | 2014-12-03 | 2014-12-03 | SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101669987B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129126A (en) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | A kind of trench schottky diode and preparation method thereof |
| CN113078062B (en) * | 2021-03-26 | 2022-12-30 | 光华临港工程应用技术研发(上海)有限公司 | Manufacturing method of Schottky diode |
| CN116072699B (en) * | 2022-07-26 | 2023-09-26 | 江苏新顺微电子股份有限公司 | Manufacturing method of novel Schottky diode with terminal structure |
| CN116031159B (en) * | 2023-03-29 | 2023-06-06 | 江苏能华微电子科技发展有限公司 | GaN Schottky diode with low reverse leakage quasi-vertical structure and preparation method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100148224A1 (en) | 2003-09-25 | 2010-06-17 | Rutgers, The State University Of New Jersey | Power junction field effect power transistor with highly vertical channel and uniform channel opening |
| JP2010147405A (en) * | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| KR100483074B1 (en) | 2002-08-28 | 2005-04-14 | 정상구 | Schottky diode and method for fabricating thereof |
| US8466017B2 (en) * | 2009-12-08 | 2013-06-18 | Power Integrations, Inc. | Methods of making semiconductor devices having implanted sidewalls and devices made thereby |
-
2014
- 2014-12-03 KR KR1020140172044A patent/KR101669987B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100148224A1 (en) | 2003-09-25 | 2010-06-17 | Rutgers, The State University Of New Jersey | Power junction field effect power transistor with highly vertical channel and uniform channel opening |
| JP2010147405A (en) * | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160066811A (en) | 2016-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6522102B2 (en) | Field effect diode and method of manufacturing the same | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US11626477B2 (en) | Silicon carbide field-effect transistor including shielding areas | |
| US8816355B2 (en) | Semiconductor device | |
| JP2012059841A (en) | Semiconductor device | |
| TW201427001A (en) | Step trench metal-oxide-semiconductor field-effect transistor and method of fabrication the same | |
| US9525039B2 (en) | Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer | |
| KR101669987B1 (en) | SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof | |
| KR101802419B1 (en) | SiC Super junction MOSFET using pillar oxide and manufacturing method thereof | |
| US20230017518A1 (en) | Semiconductor device | |
| KR20150078759A (en) | SiC Schottky barrier diode and method for manufacturing the diode | |
| US9613951B2 (en) | Semiconductor device with diode | |
| KR101590477B1 (en) | SiC Schottky barrier diode using tilt ion implantation and method for manufacturing thereof | |
| CN113675279A (en) | Junction barrier Schottky device with heterojunction | |
| CN107681001B (en) | Silicon carbide switch device and manufacturing method thereof | |
| JP6930113B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
| KR101724464B1 (en) | Schottky barrier diode and method for manufacturing the same | |
| CN117810265B (en) | Wide bandgap semiconductor trench MOSFET device and manufacturing method thereof | |
| JP7381028B2 (en) | Gallium nitride power device and its manufacturing method | |
| Kong et al. | A Sidewall Enhanced Trench Poly-Si/SiC Heterojunction Diode with Energy Barrier Height Control Technology | |
| CN111276530A (en) | Semiconductor device and method for manufacturing the same | |
| CN111129115A (en) | Vertical power device and potential barrier modulation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |