KR101308456B1 - Flat panel display device and method for testing the same and manufacturing method - Google Patents

Flat panel display device and method for testing the same and manufacturing method Download PDF

Info

Publication number
KR101308456B1
KR101308456B1 KR1020070024883A KR20070024883A KR101308456B1 KR 101308456 B1 KR101308456 B1 KR 101308456B1 KR 1020070024883 A KR1020070024883 A KR 1020070024883A KR 20070024883 A KR20070024883 A KR 20070024883A KR 101308456 B1 KR101308456 B1 KR 101308456B1
Authority
KR
South Korea
Prior art keywords
gate
gate driver
resistors
output
line
Prior art date
Application number
KR1020070024883A
Other languages
Korean (ko)
Other versions
KR20080083960A (en
Inventor
이부열
임경문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070024883A priority Critical patent/KR101308456B1/en
Publication of KR20080083960A publication Critical patent/KR20080083960A/en
Application granted granted Critical
Publication of KR101308456B1 publication Critical patent/KR101308456B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

본 발명은 화상 표시부에 게이트 드라이버 검사부를 구비하여 표시패널의 불량을 감소시키는 평판 표시장치와 이의 검사방법 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device having a gate driver inspection portion in an image display portion to reduce defects of a display panel, and a method and a manufacturing method thereof.

본 발명에 따른 평판 표시장치는 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 액정셀을 포함하는 화상 표시부와; 상기 복수의 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버와; 상기 게이트 드라이버에서 출력되는 전압을 검사하는 검사부를 포함하여 구성된다.According to an aspect of the present invention, there is provided a flat panel display including: an image display unit including a liquid crystal cell formed for each region defined by a plurality of gate lines and a plurality of data lines; A gate driver for supplying a gate signal to the plurality of gate lines; And an inspection unit for inspecting a voltage output from the gate driver.

이러한 구성에 의하여 본 발명은 기판에 게이트 드라이버를 생성하기 전 단계에서 게이트 드라이버의 동작 여부를 검사함으로써 표시패널의 불량을 감소시키고 생산 원가 절감과 공정 수율을 향상시킬 수 있다.With this configuration, the present invention can reduce the defects of the display panel, reduce the production cost, and improve the process yield by inspecting the operation of the gate driver in the step before generating the gate driver on the substrate.

검사부, GIP, 게이트 드라이버, 저항 Inspector, GIP, Gate Driver, Resistor

Description

평판 표시장치와 이의 검사방법 및 제조방법{FLAT PANEL DISPLAY DEVICE AND METHOD FOR TESTING THE SAME AND MANUFACTURING METHOD}Flat panel display device, inspection method and manufacturing method {FLAT PANEL DISPLAY DEVICE AND METHOD FOR TESTING THE SAME AND MANUFACTURING METHOD}

도 1은 본 발명의 실시 예에 따른 평판 표시장치를 나타낸 도면.1 illustrates a flat panel display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 제 1 실시 예에 따른 게이트 드라이버 검사부를 나타낸 도면.2 is a diagram illustrating a gate driver test unit according to a first embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 각 게이트 구동집적회로 구동시 검출되는 검출신호를 나타낸 도면.3 is a diagram illustrating a detection signal detected when driving each gate driving integrated circuit according to an exemplary embodiment of the present invention.

도 4는 본 발명의 제 2 실시 예에 따른 게이트 드라이버 검사부를 나타낸 도면.4 is a diagram illustrating a gate driver test unit according to a second exemplary embodiment of the present invention.

도 5는 본 발명의 제 3 실시 예에 따른 게이트 드라이버 검사부를 제조하는 방법을 나타낸 도면.5 is a diagram illustrating a method of manufacturing a gate driver inspection unit according to a third exemplary embodiment of the present invention.

도 6은 본 발명의 게이트 드라이버 검사부를 표시패널에 실장하는 것을 나타낸 도면.Fig. 6 is a diagram showing the mounting of the gate driver inspection unit of the present invention on a display panel.

< 도면의 주요 부분에 대한 부호설명 >Description of the Related Art [0002]

100 : 화상 표시부 102 : 데이터 드라이버100: image display unit 102: data driver

104 : 게이트 드라이버 106 : 타이밍 컨트롤러104: gate driver 106: timing controller

108 : 게이트 드라이버 검사부 110 : 저항108: gate driver inspection unit 110: resistance

112 : 출력라인 114 : 검출패드112: output line 114: detection pad

본 발명은 평판 표시장치에 관한 것으로, 특히 화상 표시부에 게이트 드라이버 검사부를 구비하여 표시패널의 불량을 감소시는 평판 표시장치와 이의 검사방법 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a flat panel display, and more particularly, to a flat panel display, an inspection method thereof, and a manufacturing method for reducing defects of a display panel by providing a gate driver inspection unit in an image display unit.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display)등이 있다.Recently, various flat panel display devices that can reduce weight and volume, which are disadvantages of cathode ray tubes, have emerged. Such flat panel displays include liquid crystal displays, field emission displays, plasma display panels, and light emitting displays.

이중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정셀을 가지는 표시패널과, 표시패널에 광을 조사하는 백 라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.In a liquid crystal display device, an image is displayed by adjusting the light transmittance of a liquid crystal using an electric field. To this end, the liquid crystal display includes a display panel having a liquid crystal cell, a backlight unit for irradiating light to the display panel, and a driving circuit for driving the liquid crystal cell.

여기서, 구동회로는 표시패널의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버와 표시패널의 각 게이트 라인의 게이트 신호를 인가하는 게이트 드라이버를 포함한다.The driving circuit includes a data driver for inputting a data signal to each data line of the display panel and a gate driver for applying a gate signal of each gate line of the display panel.

이때, 게이트 드라이버는 구동시킬 액정셀(미도시)을 선택하기 위한 게이트 신호를 발생하는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터로부터 출력되는 신호를 일정시간 유지하는 출력버퍼를 포함하여 구성된다.At this time, the gate driver outputs a shift register for generating a gate signal for selecting a liquid crystal cell (not shown) to be driven, and a level shifter and a level shifter for converting an output signal of the shift register into a swing width suitable for driving the liquid crystal cell. It is configured to include an output buffer for maintaining a predetermined signal.

이와 같은 게이트 드라이버는 표시패널 상에 게이트 드라이버 회로를 일체화시켜 구성하고 있는데, 특히 게이트 드라이버의 패널 내 구성(GIP : Gate In Panel)을 통해 장치의 소형화 및 제조비용의 절감 효과를 실현하고 있다.Such a gate driver is constructed by integrating a gate driver circuit on a display panel. In particular, the gate driver (GIP: Gate In Panel) of the gate driver realizes miniaturization of a device and a reduction in manufacturing cost.

그러나, 이와 같이 액정 패널 상에 구성되는 게이트 드라이버 회로는 동작의 신뢰성 확보가 매우 중요한데 회로를 구성하는 한 소자의 불량으로 인해 전체 패널의 교체와 같은 문제가 발생하게 된다.However, it is very important to secure the reliability of the operation of the gate driver circuit formed on the liquid crystal panel as described above. Therefore, a problem such as replacement of the entire panel occurs due to a failure of one element constituting the circuit.

따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 화상 표시부에 게이트 드라이버 검사부를 구비하여 표시패널의 불량을 감소시키는 평판 표시장치와 이의 검사방법 및 제조방법을 제공하는데 있다.Accordingly, in order to solve the above problems, the present invention is to provide a flat panel display device having a gate driver inspection unit in the image display unit to reduce the defect of the display panel, and a method and a manufacturing method thereof.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 평판 표시장치는 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와; 상기 복수의 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버와; 및 상기 게이트 드라이버와 상기 화상 표시부 사이에 형성되어 상기 게이트 드라이버에서 상기 각 게이트 라인으로 출력되는 상기 게이트 신호의 이상 유무를 검사하는 게이트 드라이버 검사부를 포함하여 구성된 다.According to an aspect of the present invention, there is provided a flat panel display device including an image display unit including pixel cells formed in regions defined by a plurality of gate lines and a plurality of data lines; A gate driver for supplying a gate signal to the plurality of gate lines; And a gate driver inspection unit formed between the gate driver and the image display unit and inspecting an abnormality of the gate signal output from the gate driver to each gate line.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 1은 본 발명의 실시 예에 따른 평판 표시장치를 나타낸 도면이다.1 is a diagram illustrating a flat panel display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 평판 표시장치는 복수의 게이트 라인(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부(100)와, 복수의 게이트 라인(GL1 내지 GLm)에 게이트 신호를 공급하는 게이트 드라이버(104) 및 게이트 드라이버(104)와 상기 화상 표시부(100) 사이에 형성되어 게이트 드라이버(104)에서 각 게이트 라인(GL1 내지 GLm)으로 출력되는 게이트 신호의 이상 유무를 검사하는 게이트 드라이버 검사부(108)를 포함하여 구성된다.Referring to FIG. 1, a flat panel display according to an exemplary embodiment of the present invention includes an image display unit including pixel cells formed in regions defined by a plurality of gate lines GL1 through GLm and a plurality of data lines DL1 through DLn. A gate driver 104 and a gate driver 104 for supplying a gate signal to the plurality of gate lines GL1 to GLm, and the image display unit 100, and each gate in the gate driver 104; It includes a gate driver inspection unit 108 for inspecting the abnormality of the gate signal output to the lines (GL1 to GLm).

화상 표시부(100)는 복수의 게이트 라인(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역에 형성된 적어도 하나의 박막 트랜지스터와, 박막 트랜지스터에 접속되는 화소셀을 포함한다.The image display unit 100 includes at least one thin film transistor formed in a region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn, and a pixel cell connected to the thin film transistor.

박막 트랜지스터는 복수의 게이트 라인(GL1 내지 GLm)으로부터의 게이트 신호에 응답하여 복수의 데이터 라인(DL1 내지 DLn)으로부터의 데이터 신호를 화소셀로 공급한다. 화소셀은 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위한 적어도 하나의 스토리지 커패시터를 포함한다.The thin film transistor supplies the data signals from the plurality of data lines DL1 to DLn to the pixel cells in response to the gate signals from the plurality of gate lines GL1 to GLm. The pixel cell includes at least one storage capacitor to maintain the charged data signal until the next data signal is charged.

타이밍 컨트롤러(106)는 게이트 드라이버(104) 및 데이터 드라이버(102)의 구동 타이밍을 제어하기 위한 다수의 제어신호들을 생성한다.The timing controller 106 generates a plurality of control signals for controlling the driving timing of the gate driver 104 and the data driver 102.

데이터 드라이버(102)는 칩 형태로 형성하여 TCP 또는 COF 테잎과 같이 표시패널에 부착되고, 쉬프트 레지스터, 래치, 디지털-아날로그 변환기 및 출력버퍼를 각각 포함하는 다수의 데이터 드라이버 집적회로들로 구성된다. 이때, 데이터 드라이버(102)는 타이밍 컨트롤러(106)로부터의 데이터 제어신호 예를 들어, 소스 스타스 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등에 따라 타이밍 컨트롤러(106)로 부터의 데이터를 아날로그 화상 신호로 변환하고 이를 데이터 라인들로 공급한다.The data driver 102 is formed in a chip form and attached to a display panel such as a TCP or COF tape, and includes a plurality of data driver integrated circuits each including a shift register, a latch, a digital-to-analog converter, and an output buffer. In this case, the data driver 102 may control a data control signal from the timing controller 106, for example, a source start pulse (SSP), a source shift clock (SSC), and a source output enable (SOE). Data from the timing controller 106 is converted into an analog image signal according to a Source Output Enable) signal and supplied to the data lines.

게이트 드라이버(104)는 화상 표시부(100)가 형성된 기판 상에 형성되고, 구동시킬 화소셀(미도시)을 선택하기 위한 게이트 신호를 발생하는 쉬프트 레지스터를 포함하여 구성된다. 여기서, 표시패널의 부화를 감안할 경우 게이트 드라이버(104)는 쉬프트 레지스터의 출력신호를 화소셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터로부터 출력되는 신호를 일정시간 유지하는 출력 버퍼를 더 포함하여 구성된다. The gate driver 104 is formed on a substrate on which the image display unit 100 is formed, and includes a shift register for generating a gate signal for selecting a pixel cell (not shown) to be driven. Here, in consideration of the hatching of the display panel, the gate driver 104 includes a level shifter for converting the output signal of the shift register into a swing width suitable for driving the pixel cell, and an output buffer for maintaining a signal output from the level shifter for a predetermined time. It is configured to include more.

이때, 게이트 드라이버(104)는 타이밍 컨트롤러(106)로부터의 게이트 제어신호 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable)신호 등에 따라 게이트 신호를 생성하여 각 게이트 라인(GL1 내지 GLm)에 공급한다.In this case, the gate driver 104 may include a gate control signal from the timing controller 106, for example, a gate start signal (GSP), a gate shift clock (GSC), and a gate output enable (GOE). A gate signal is generated according to a Gate Output Enable signal and supplied to each gate line GL1 to GLm.

구체적으로, 게이트 드라이버(104)는 타이밍 컨트롤러(106)로부터의 게이트 스타트 펄스(GSP)를 게이트 스타트 클럭(GSC)에 따라 쉬프트 시켜 게이트 라인(GL1 내지 GLm)에 순차적으로 게이트 온 전압을 공급한다.Specifically, the gate driver 104 shifts the gate start pulse GSP from the timing controller 106 in accordance with the gate start clock GSC to sequentially supply gate-on voltages to the gate lines GL1 to GLm.

게이트 드라이버 검사부(108)는 도 2에 도시된 바와 같이 게이트 드라이버(104)와 복수의 게이트 라인(GL1 내지 GLm) 사이에 형성된다. 이때, 게이트 드라이버 검사부(108)는 복수의 게이트 라인(GL1 내지 GLm)에 연결된 저항(110), 각각의 저항(110)과 연결된 출력라인(112) 및 출력라인(112)의 전압을 측정하는 검사패드(114)를 포함한다.The gate driver inspecting unit 108 is formed between the gate driver 104 and the plurality of gate lines GL1 to GLm as shown in FIG. 2. In this case, the gate driver inspecting unit 108 measures the voltages of the resistors 110 connected to the plurality of gate lines GL1 to GLm, the output lines 112 and the output lines 112 connected to the respective resistors 110. Pad 114 is included.

복수의 저항(110)은 게이트 드라이버(104)와 연결된 각각의 게이트 라인(GL1 내지 GLm)에 제 1 단자가 연결되도록 형성된다. 이때, 복수의 저항(110)은 게이트 라인(GL1 내지 GLm)에 흐르는 전류가 누설되지 않도록 고저항으로 형성한다.The plurality of resistors 110 are formed such that a first terminal is connected to each gate line GL1 to GLm connected to the gate driver 104. In this case, the plurality of resistors 110 are formed with high resistance so that the current flowing through the gate lines GL1 to GLm does not leak.

출력라인(112)은 각 저항(110)의 제 2 단자에 연결하도록 형성된다. 이때, 출력라인(112)은 각각의 저항(110)을 통해 흐르는 전압을 검사패드(114)에 전달한다.The output line 112 is formed to be connected to the second terminal of each resistor 110. In this case, the output line 112 transmits the voltage flowing through each resistor 110 to the test pad 114.

검사패드(114)는 출력라인(112)과 연결되고, 출력라인(112)을 통해 전달되는 전압을 측정할 수 있도록 형성된다.The test pad 114 is connected to the output line 112 and is formed to measure a voltage transmitted through the output line 112.

도 3의 (a),(b),(c)는 본 발명의 실시 예에 따른 각 게이트 구동집적회로 구동시 검사패드에서 검출되는 전압을 나타낸 도면이다.3A, 3B, and 3C are diagrams illustrating voltages detected by an inspection pad when driving gate driving integrated circuits according to an exemplary embodiment of the present invention.

먼저, 게이트 드라이버(104)가 복수의 게이트 라인(GL1 내지 GLm)을 구동시키기 위하여 각 게이트 라인(GL1 내지 GLm)에 순차적으로 게이트 신호를 인가했을 경우 각각의 게이트 라인(GL1 내지 GLm) 동작시 검출되는 검출전압(DetV)이 검사패드(114)를 통해 측정된다.First, when the gate driver 104 sequentially applies a gate signal to each of the gate lines GL1 to GLm in order to drive the plurality of gate lines GL1 to GLm, the gate driver 104 detects each gate line GL1 to GLm. The detected detection voltage DetV is measured through the test pad 114.

이때, 검출전압(DetV)은 게이트 드라이버(204)가 게이트 라인(GL1 내지 GLm)에 출력되는 전압의 평균을 구한 기준전압을 결정하게 된다.At this time, the detection voltage DetV determines the reference voltage obtained by the gate driver 204 obtaining the average of the voltages output to the gate lines GL1 to GLm.

여기서, 기준전압은 (GVon(V) - GVoff(V))/N + GVoff(V)으로 예를 들어 GVon(V) 전압이 10V, GVoff전압이 OV 및 총 게이트 라인의 수가 100개일때, 게이트 드라이버 구동시 도 2에 도시된 출력라인(112)에 측정되는 기준전압은 O.1V가 된다.Here, the reference voltage is (GVon (V)-GVoff (V)) / N + GVoff (V), for example, when the GVon (V) voltage is 10V, the GVoff voltage is OV and the total number of gate lines is 100, When the driver is driven, the reference voltage measured at the output line 112 shown in FIG. 2 is 0.1V.

이어, 도 3b는 각 게이트 라인(GL1 내지 GLm)에 인가되는 게이트 신호 중 두번째 게이트 라인(GL2)에 신호를 전달하는 게이트 드라이버(104)가 정상적인 신호를 출력하지 못하여 검사패드(114)에 검출전압(DetV)이 측정되지 않는 것을 나타낸 도면이다.3B shows a detection voltage on the test pad 114 because the gate driver 104 which transmits a signal to the second gate line GL2 among the gate signals applied to the gate lines GL1 to GLm does not output a normal signal. It is a figure which shows that (DetV) is not measured.

이어, 도 3c는 각 게이트 라인(GL1 내지 GLm)에 인가되는 게이트 신호 중 세번째 게이트 라인(GL3)에 신호를 전달하는 게이트 드라이버(104)이외의 게이트 드라이버가 구동되어 정상적인 검출전압(DetV)보다 높은 전압이 측정되는 것을 알 수 있다.3C shows that a gate driver other than the gate driver 104 which transmits a signal to the third gate line GL3 of the gate signals applied to the gate lines GL1 to GLm is driven to be higher than the normal detection voltage DetV. It can be seen that the voltage is measured.

도 4는 본 발명의 제 2 실시 예에 따른 게이트 드라이버 검사부를 나타낸 도면이다.4 is a diagram illustrating a gate driver inspecting unit according to a second exemplary embodiment of the present invention.

검사부(108)는 도 4에 도시된 바와 같이 복수의 게이트 라인(GL1 내지 GLm)과 연결된 복수의 저항(110)과, 각각의 저항(110)과 연결된 복수의 스위칭소자(316)와, 복수의 스위칭소자(216)를 온-오프 시키는 제어신호라인(218)과 스위칭소자(216)와 연결되는 출력라인(212) 및 출력라인(212)의 전압을 측정하는 검사패드(214)를 포함한다.As illustrated in FIG. 4, the inspection unit 108 includes a plurality of resistors 110 connected to the plurality of gate lines GL1 to GLm, a plurality of switching elements 316 connected to the respective resistors 110, and a plurality of resistors. A control signal line 218 for turning on / off the switching element 216, an output line 212 connected to the switching element 216, and a test pad 214 for measuring the voltage of the output line 212.

복수의 저항(210)은 게이트 드라이버(104)와 연결된 각각의 게이트 라인(GL1 내지 GLm)과 스위칭 소자(216) 사이에 제 1 단자가 연결되도록 형성된다. 이때, 복수의 저항(210)은 게이트 라인(GL1 내지 GLm)에 흐르는 전류가 누설되지 않도록 고저항으로 형성된다.The plurality of resistors 210 are formed such that a first terminal is connected between each of the gate lines GL1 to GLm connected to the gate driver 104 and the switching element 216. In this case, the plurality of resistors 210 are formed with high resistance so that current flowing through the gate lines GL1 to GLm does not leak.

스위칭 소자(216)는 각 저항(210)의 제 2 단자와 출력라인(212) 사이에 연결되어 제어신호라인(218)의 온-오프 신호에 의해 출력라인(212)에 연결된 검사패드(214)에서 검출전압(DetV)이 측정된다.The switching element 216 is connected between the second terminal of each resistor 210 and the output line 212 and the test pad 214 connected to the output line 212 by the on-off signal of the control signal line 218. The detected voltage DetV is measured at.

제어신호라인(218)은 각 스위칭 소자(216)의 게이트 전극과 연결되도록 형성된다. 이때, 제어신호라인(218)은 제어부(미도시)의 제어신호(DecS)에따라 스위칭 소자(216)를 온-오프시켜 게이트 드라이버(104)의 동작모드와 테스트 모드를 구분한다. The control signal line 218 is formed to be connected to the gate electrode of each switching element 216. In this case, the control signal line 218 turns on / off the switching element 216 according to the control signal DecS of the controller (not shown) to distinguish between the operation mode and the test mode of the gate driver 104.

출력라인(212)은 각각의 스위칭 소자(216)와 검사패드(114)가 연결되도록 형성된다. 이때, 출력라인(212)은 각각의 저항(210)에 흐르는 전압을 스위칭 소자를 통해 검사패드(214)에 전달한다.The output line 212 is formed such that each switching element 216 and the test pad 114 are connected to each other. At this time, the output line 212 transfers the voltage flowing through each resistor 210 to the test pad 214 through the switching element.

검사패드(214)는 출력라인(212)을 통해 전달되는 전압을 측정할 수 있도록 형성된다. The test pad 214 is formed to measure the voltage transmitted through the output line 212.

도 5는 본 발명의 제 3 실시 예에 따른 게이트 드라이버의 제조방법을 나타낸 도면이다.5 is a view showing a method of manufacturing a gate driver according to a third embodiment of the present invention.

도 5를 참조하면, 기판상에는 복수의 게이트 드라이버(304)와 복수의 게이트 드라이버 검사부(308)로 형성된다.Referring to FIG. 5, a plurality of gate drivers 304 and a plurality of gate driver inspection units 308 are formed on a substrate.

게이트 드라이버(304)는 일측에 게이트 드라이버(304)를 제어하는 제어신호라인과 연결되는 입출력패드부(302)와 화상 표시부의 각 게이트 라인(GL1 내지 GLm)과 연결되는 복수의 게이트 라인 연결부(306)로 형성된다.The gate driver 304 has an input / output pad unit 302 connected to a control signal line controlling the gate driver 304 at one side thereof, and a plurality of gate line connection units 306 connected to respective gate lines GL1 to GLm of the image display unit. Is formed.

게이트 드라이버 검사부(308)의 내부는 도 2 및 도 4에 도시된 바와 같이 등가회로로 형성될 수 있으며 게이트 드라이버(304)의 게이트 라인 연결부(306)와 접합하여 각각의 게이트 드라이버(304)에서 출력되는 전압을 측정하여 게이트 드라이버(304)의 정상 여부를 결정한다.The interior of the gate driver inspection unit 308 may be formed as an equivalent circuit as shown in FIGS. 2 and 4, and is connected to the gate line connection part 306 of the gate driver 304 and output from each gate driver 304. The voltage of the gate driver 304 is determined to determine whether the gate driver 304 is normal.

절단라인(310)은 도 5에 도시된 바와 같이 각각의 게이트 드라이버(304)와 게이트 드라이버 검사부(308)의 외곽부에 형성된다. 이러한 절단라인(310)은 게이트 드라이버(304)의 검사 후 게이트 드라이버(304)와 게이트 드라이버 검사부(308)가 기판에서 쉽게 분리될 수 있도록 한다.The cutting line 310 is formed at the periphery of each gate driver 304 and the gate driver inspection unit 308 as shown in FIG. 5. The cutting line 310 allows the gate driver 304 and the gate driver inspection unit 308 to be easily separated from the substrate after the inspection of the gate driver 304.

이와 같이, 게이트 드라이버 검사부(308)를 제외한 게이트 드라이버(304)는 도 6에 도시한 바와 같이, 화상 표시부(100)를 구성하는 기판상에 접착제 등을 이용하여 실장되고, 입출력패드부(302)와 게이트 라인 연결부(306)가 전기적으로 연결되도록 형성된다.As described above, the gate driver 304 except for the gate driver inspection unit 308 is mounted on the substrate constituting the image display unit 100 using an adhesive or the like, and the input / output pad unit 302 is shown in FIG. 6. And the gate line connection part 306 are formed to be electrically connected.

따라서, 게이트 드라이버를 기판상에 형성하는 GIP(Gate In Panel)방식의 평판 표시장치는 기판에 게이트 드라이버를 생성하기 전 단계에서 게이트 드라이버의 동작여부를 검사함으로써 표시패널의 불량을 감소시키고 생산 원가 절감과 공정 수율을 향상시킬 수 있다.Therefore, a GIP (Gate In Panel) type flat panel display that forms a gate driver on a substrate reduces defects on the display panel and reduces production costs by inspecting whether the gate driver is operated before generating the gate driver on the substrate. And process yield can be improved.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

상기와 같은 본 발명의 실시 예에 따른 평판 표시장치는 기판에 게이트 드라이버를 생성하기 전 단계에서 게이트 드라이버 검사부를 구비하여 게이트 드라이버의 동작 여부를 검사함으로써 표시패널의 불량을 감소시키고 생산 원가 절감과 공정 수율을 향상시킬 수 있다.The flat panel display device according to the embodiment of the present invention as described above includes a gate driver inspection unit in a step before generating a gate driver on a substrate to check whether the gate driver is operated, thereby reducing defects of the display panel and reducing production costs and processes. Yield can be improved.

Claims (17)

복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부;An image display unit including pixel cells formed for each region defined by the plurality of gate lines and the plurality of data lines; 상기 복수의 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버; 및A gate driver supplying a gate signal to the plurality of gate lines; And 상기 게이트 드라이버와 상기 화상 표시부 사이에 형성되어 상기 게이트 드라이버에서 상기 각 게이트 라인으로 출력되는 상기 게이트 신호의 이상 유무를 검사하는 게이트 드라이버 검사부를 포함하며,A gate driver inspection unit formed between the gate driver and the image display unit and inspecting an abnormality of the gate signal output from the gate driver to each gate line; 상기 게이트 드라이버 검사부는 상기 게이트 드라이버와 상기 복수의 게이트 라인 사이에 제 1 단자가 연결되는 복수의 저항;The gate driver inspecting unit may include a plurality of resistors having a first terminal connected between the gate driver and the plurality of gate lines; 상기 복수의 저항의 제 2 단자와 연결되어 상기 복수의 게이트 라인을 통해 흐르는 전압을 출력하는 출력라인; 및An output line connected to the second terminals of the plurality of resistors to output voltages flowing through the plurality of gate lines; And 상기 출력라인의 전압을 측정하는 검사패드를 포함하며,It includes a test pad for measuring the voltage of the output line, 상기 복수의 저항은 상기 게이트 라인에 누설전류가 발생하지 않도록 고저항으로 형성되는 것을 특징으로 하는 평판 표시장치.And the plurality of resistors are formed of high resistance so that leakage current does not occur in the gate line. 제 1 항에 있어서,The method of claim 1, 상기 게이트 드라이버는 상기 화상 표시부 상에 형성되는 것을 특징으로 하는 평판 표시장치.And the gate driver is formed on the image display unit. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 게이트 드라이버 검사부는The gate driver inspection unit 상기 복수의 저항의 제 2 단자와 상기 출력라인 사이에 연결되어 스위칭하는 스위칭소자; 및A switching element connected and switched between the second terminal of the plurality of resistors and the output line; And 상기 복수의 스위칭 소자의 게이트 전극에 제어신호를 공급하는 제어신호라인을 더 포함하며,Further comprising a control signal line for supplying a control signal to the gate electrode of the plurality of switching elements, 상기 출력라인이 상기 제어신호라인의 제어신호에 따라 상기 복수의 저항을 통해 상기 스위칭소자에서 출력되는 전압을 출력하는 것을 특징으로 하는 평판 표시장치.And the output line outputs a voltage output from the switching element through the plurality of resistors according to the control signal of the control signal line. 삭제delete 삭제delete 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와 복수의 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버를 포함하는 평판 표시장치에 있어서 검사방법은,In the flat panel display device comprising an image display unit including a pixel cell formed for each region defined by a plurality of gate lines and a plurality of data lines and a gate driver for supplying a gate signal to the plurality of gate lines, 상기 게이트 드라이버가 복수의 게이트 라인에 게이트 신호를 공급하는 단계;Supplying a gate signal to a plurality of gate lines by the gate driver; 상기 게이트 드라이버에서 상기 복수의 게이트 라인으로 출력되는 전압을 게이트 드라이버 검사부에서 검사하는 단계를 포함하며,Inspecting, by a gate driver inspecting unit, voltages output from the gate driver to the plurality of gate lines; 상기 게이트 드라이버 검사부에서 검사하는 단계는 상기 게이트 드라이버와 상기 게이트 라인 사이에 제 1 단자가 연결된 복수의 저항에 전압이 흐르는 단계; 및The inspecting of the gate driver inspection unit may include: flowing a voltage through a plurality of resistors having a first terminal connected between the gate driver and the gate line; And 상기 복수의 저항의 제 2 단자와 연결되어 상기 게이트 드라이버 구동시 인가되는 전압을 출력라인에서 출력하는 단계를 포함하며,Outputting a voltage applied to the gate driver when the gate driver is connected to the second terminal of the plurality of resistors in an output line; 상기 복수의 저항은 상기 게이트 라인에 누설전류가 발생하지 않도록 고저항으로 형성되는 것을 특징으로 하는 평판 표시장치의 검사방법.And the plurality of resistors are formed of high resistance so that leakage current does not occur in the gate line. 삭제delete 제 9 항에 있어서,The method of claim 9, 상기 출력라인에서 출력한 전압을 검출패드에서 측정하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치의 검사방법.And measuring the voltage output from the output line with a detection pad. 제 9 항에 있어서,The method of claim 9, 상기 게이트 드라이버 검사부에서 검사하는 단계는;The inspecting in the gate driver inspecting unit may include; 상기 복수의 저항의 제 2 단자와 상기 출력라인 사이에 연결된 스위칭 소자에 제어신호라인이 제어신호를 공급하는 단계; 및Supplying a control signal by a control signal line to a switching element connected between the second terminal of the plurality of resistors and the output line; And 상기 제어신호라인에 제어신호에 따라 스위칭 소자가 스위칭하는 단계를 더 포함하여 이루어져,And switching the switching element in accordance with a control signal in the control signal line. 상기 출력라인에서 상기 복수의 저항과 복수의 스위칭 소자를 통해 인가되는 전압을 출력하는 단계를 포함하여 구성하는 것을 특징으로 하는 평판 표시장치의 검사방법.And outputting a voltage applied through the plurality of resistors and the plurality of switching elements in the output line. 제 12 항에 있어서,13. The method of claim 12, 상기 출력라인에서 출력한 전압을 검출패드에서 측정하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 평판 표시장치의 검사방법.And measuring the voltage output from the output line with a detection pad. 기판 상에 복수의 출력라인을 통해 게이트 신호를 출력하는 복수의 게이트 드라이버를 일정한 간격으로 형성함과 동시에 상기 각 게이트 드라이버의 각 출력라인에 접속되어 상기 각 출력라인에서 출력되는 상기 게이트 신호의 이상 유무를 검출하기 위한 검사부를 형성하는 단계;Forming a plurality of gate drivers for outputting the gate signal through a plurality of output lines on a substrate at regular intervals and at the same time, the abnormality of the gate signal output from each output line connected to each output line of each gate driver Forming an inspection unit for detecting the; 상기 각 게이트 드라이버를 구동시킴과 동시에 상기 각 검사부를 통해 상기 게이트 신호의 이상 유무를 검출하는 단계;Driving each gate driver and detecting an abnormality of the gate signal through each inspection unit; 상기 기판에서 상기 각 게이트 드라이버를 분리하여 개별 게이트 드라이버를 마련하는 단계;Separating each gate driver from the substrate to provide a separate gate driver; 표시패널 상에 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 영역마다 화소셀을 포함하는 화상 표시부를 형성하는 단계;Forming an image display unit including pixel cells for each region defined by the plurality of gate lines and the plurality of data lines on the display panel; 상기 화상 표시부에 상기 개별 게이트 드라이버를 부착하여 상기 게이트 드라이버의 출력라인을 상기 각 게이트 라인에 접속시키는 단계를 포함하여 이루어진 것을 특징으로 하는 평판 표시장치의 제조방법And attaching the individual gate driver to the image display unit to connect the output line of the gate driver to each of the gate lines. 제 14 항에 있어서,15. The method of claim 14, 상기 검사부는;The inspection unit; 상기 게이트 드라이버와 상기 복수의 게이트 라인 사이에 제 1 단자가 연결되는 복수의 저항을 형성하는 단계와;Forming a plurality of resistors having a first terminal connected between the gate driver and the plurality of gate lines; 상기 복수의 저항의 제 2 단자와 연결되어 상기 복수의 게이트 라인을 통해 흐르는 전압을 출력하는 출력라인을 형성하는 단계를 포함하여 구성하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming an output line connected to the second terminals of the plurality of resistors to output voltages flowing through the plurality of gate lines. 제 14 항에 있어서,15. The method of claim 14, 상기 게이트 드라이버 검사부는;The gate driver inspection unit; 상기 게이트 드라이버와 상기 복수의 게이트 라인 사이에 제 1 단자가 연결되는 복수의 저항을 형성하는 단계와;Forming a plurality of resistors having a first terminal connected between the gate driver and the plurality of gate lines; 상기 복수의 저항의 제 2 단자에 연결되어 스위칭하는 스위칭소자를 형성하는 단계와;Forming a switching element connected to the second terminals of the plurality of resistors to switch; 상기 복수의 스위칭 소자에 제어신호를 공급하는 제어신호라인를 형성하는 단계와;Forming a control signal line for supplying a control signal to the plurality of switching elements; 상기 제어신호라인의 제어신호에 따라 상기 복수의 저항을 통해 스위칭소자에서 출력되는 전압을 출력하는 출력라인을 형성하는 단계를 포함하여 구성하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming an output line for outputting a voltage output from the switching element through the plurality of resistors according to the control signal of the control signal line. 삭제delete
KR1020070024883A 2007-03-14 2007-03-14 Flat panel display device and method for testing the same and manufacturing method KR101308456B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070024883A KR101308456B1 (en) 2007-03-14 2007-03-14 Flat panel display device and method for testing the same and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024883A KR101308456B1 (en) 2007-03-14 2007-03-14 Flat panel display device and method for testing the same and manufacturing method

Publications (2)

Publication Number Publication Date
KR20080083960A KR20080083960A (en) 2008-09-19
KR101308456B1 true KR101308456B1 (en) 2013-09-16

Family

ID=40024414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024883A KR101308456B1 (en) 2007-03-14 2007-03-14 Flat panel display device and method for testing the same and manufacturing method

Country Status (1)

Country Link
KR (1) KR101308456B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909897B2 (en) 2018-11-05 2021-02-02 Samsung Display Co., Ltd. Gate driving circuit and display device having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100124617A (en) 2009-05-19 2010-11-29 삼성전자주식회사 Thin film transistor array pannel and display device including the same
KR102104332B1 (en) 2013-07-16 2020-04-27 삼성디스플레이 주식회사 Error detecting apparatus of gate driver, display apparatus having the same and method of detecting error of gate driver using the same
KR102312291B1 (en) 2015-02-24 2021-10-15 삼성디스플레이 주식회사 Display device and inspecting method thereof
CN113284442B (en) * 2021-05-26 2023-01-17 惠科股份有限公司 Testing module and testing method of display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075936A (en) * 2004-12-29 2006-07-04 삼성전자주식회사 Liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075936A (en) * 2004-12-29 2006-07-04 삼성전자주식회사 Liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909897B2 (en) 2018-11-05 2021-02-02 Samsung Display Co., Ltd. Gate driving circuit and display device having the same

Also Published As

Publication number Publication date
KR20080083960A (en) 2008-09-19

Similar Documents

Publication Publication Date Title
KR101253271B1 (en) Display device and display device testing system and method for testing display device using the same
EP3518027B1 (en) Liquid crystal display device and failure inspection method
KR100951357B1 (en) Liquid crystal display
US7825361B2 (en) Light sensor test unit of testing a light sensor that senses an external light, method of testing light sensor using the same and display apparatus
KR100394923B1 (en) Testing method of array substrate
US9472473B2 (en) Method and device for testing a thin film transistor
US8643574B2 (en) Imaging device
US8279147B2 (en) Liquid crystal display device having protective circuits and method of manufacturing the same
US20070080913A1 (en) Display device and testing method for display device
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
JP2004310024A (en) Liquid crystal display device and its inspecting method
JP2004310024A5 (en)
JP2006189423A (en) Array substrate and display unit having the same
KR102322710B1 (en) Display device and sensing method for sensing bonding resistance thereof
JP2006018278A (en) Liquid crystal display device and driving method therefor
KR101308456B1 (en) Flat panel display device and method for testing the same and manufacturing method
KR101304415B1 (en) Display device
US20060125512A1 (en) Method and apparatus for inspecting array substrate
KR20200008078A (en) Display device and method of inspecting the same
JP2005266342A (en) Method for testing tft array
US8294470B2 (en) One sheet test device and method of testing using the same
KR101043678B1 (en) Liquid crystal display
KR20080078475A (en) Testing circuit for liquid crystal display device
KR101192050B1 (en) Method and Apparatus for Inspecting Flat Panel Display
KR20150034373A (en) Light testing apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7